JPH10107869A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH10107869A JPH10107869A JP8276985A JP27698596A JPH10107869A JP H10107869 A JPH10107869 A JP H10107869A JP 8276985 A JP8276985 A JP 8276985A JP 27698596 A JP27698596 A JP 27698596A JP H10107869 A JPH10107869 A JP H10107869A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- circuit
- clock
- reception timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】ＩＴＵ−Ｔ Ｘ．２１インタフェースの通信制
御装置同士を直結接続する場合、誤設定によるデータ化
け等の発生を未然に防ぐ通信制御装置の提供。 【解決手段】Ｓ線上の信号遷移を検出するクロック抽出
回路７０と、ＸＳ駆動モード時に、Ｓ線上の信号遷移を
検出した際にＣＰＵに割り込みを発生するクロック認識
回路８０を設け、双方の通信制御装置を送受信タイミン
グ信号送出モードに設定したことを検出する。
御装置同士を直結接続する場合、誤設定によるデータ化
け等の発生を未然に防ぐ通信制御装置の提供。 【解決手段】Ｓ線上の信号遷移を検出するクロック抽出
回路７０と、ＸＳ駆動モード時に、Ｓ線上の信号遷移を
検出した際にＣＰＵに割り込みを発生するクロック認識
回路８０を設け、双方の通信制御装置を送受信タイミン
グ信号送出モードに設定したことを検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、通信制御装置に関
し、特にＩＴＵ−Ｔ勧告Ｘ．２１インタフェースにおい
て直結接続する通信制御装置の誤設定検出方法に関す
る。
し、特にＩＴＵ−Ｔ勧告Ｘ．２１インタフェースにおい
て直結接続する通信制御装置の誤設定検出方法に関す
る。
【０００２】
【従来の技術】この種の通信制御装置（Ｃommunication
Ｃontrol Ｕnit；「ＣＣＵ」という）は、ＩＴＵ−
Ｔ勧告Ｘ．２１インタフェースを使用する、ＤＴＥ（Ｄ
ataＴerminal Ｅquipment；データ端末装置）同士を、
交換機やモデム、ＤＣＥ（Ｄata Ｃircuit Terminati
ng Ｅquipment；データ回線終端装置）等を使用せず
に、直結接続するために用いられている。
Ｃontrol Ｕnit；「ＣＣＵ」という）は、ＩＴＵ−
Ｔ勧告Ｘ．２１インタフェースを使用する、ＤＴＥ（Ｄ
ataＴerminal Ｅquipment；データ端末装置）同士を、
交換機やモデム、ＤＣＥ（Ｄata Ｃircuit Terminati
ng Ｅquipment；データ回線終端装置）等を使用せず
に、直結接続するために用いられている。
【０００３】Ｘ．２１インタフェースを使用する、ＤＴ
Ｅ同士を直結接続する通信制御装置（ＣＣＵ）の従来方
式の一例として、例えば特開平２−２１３２５５号公報
には、電子計算機等のＤＴＥ側から送受信タイミング信
号を供給し、そのタイミング信号を接続される両側ＤＴ
Ｅに供給することで、特別な装置を必要とせずに、安価
に直結接続を実現する構成が提案されている。
Ｅ同士を直結接続する通信制御装置（ＣＣＵ）の従来方
式の一例として、例えば特開平２−２１３２５５号公報
には、電子計算機等のＤＴＥ側から送受信タイミング信
号を供給し、そのタイミング信号を接続される両側ＤＴ
Ｅに供給することで、特別な装置を必要とせずに、安価
に直結接続を実現する構成が提案されている。
【０００４】図２は、従来のＣＣＵの一例の構成原理を
示す図である。図２において、符号３は、送受信タイミ
ング信号を送出する送受信タイミング送出回路、符号１
は、送受信タイミング信号送出回路３を有するＣＣＵ−
ａ、符号２は、送受信タイミング信号送出回路を持たな
い通常のＣＣＵ−ｂ、符号４は、ＣＣＵ−ａ１とＣＣＵ
−ｂ２を接続する直結ケーブル−ａを、それぞれ示して
いる。
示す図である。図２において、符号３は、送受信タイミ
ング信号を送出する送受信タイミング送出回路、符号１
は、送受信タイミング信号送出回路３を有するＣＣＵ−
ａ、符号２は、送受信タイミング信号送出回路を持たな
い通常のＣＣＵ−ｂ、符号４は、ＣＣＵ−ａ１とＣＣＵ
−ｂ２を接続する直結ケーブル−ａを、それぞれ示して
いる。
【０００５】次に、図２に示したＣＣＵの動作を説明す
る。
る。
【０００６】ＣＣＵ−ａ１内の送受信信号送出回路３か
ら送出された送受信タイミング信号ＸＳは、ＣＣＵ−ａ
１内部で自局の信号エレメントタイミングＳに折り返さ
れると共に、相手の信号エレメントタイミングＳにも接
続している。
ら送出された送受信タイミング信号ＸＳは、ＣＣＵ−ａ
１内部で自局の信号エレメントタイミングＳに折り返さ
れると共に、相手の信号エレメントタイミングＳにも接
続している。
【０００７】これにより、ＣＣＵ−ａ１及びＣＣＵ−ｂ
２は、ＤＣＥ等が無くとも、ＣＣＵ−ａ１内部で送出さ
れる送受信タイミング信号ＸＳにより信号エレメントタ
イミングＳを得ることができ、通信を行うことができ
る。
２は、ＤＣＥ等が無くとも、ＣＣＵ−ａ１内部で送出さ
れる送受信タイミング信号ＸＳにより信号エレメントタ
イミングＳを得ることができ、通信を行うことができ
る。
【０００８】図３は、図２に示したＣＣＵの発展形を示
す図である。図４は、図３の内部の回路構成を詳細に示
す図である。なお、図４の内部回路の説明においては、
後述する本発明の一実施例の説明で参照される図１も参
照される。
す図である。図４は、図３の内部の回路構成を詳細に示
す図である。なお、図４の内部回路の説明においては、
後述する本発明の一実施例の説明で参照される図１も参
照される。
【０００９】図３において、符号３−ａは、プログラム
制御により送受信タイミング信号ＸＳの送信可否を保持
するモード保持回路１０（図４参照）を有する送受信タ
イミング送出回路、符号５は、送受信タイミング信号送
出回路３−ａを有するＣＣＵ−ｃ、符号６は、ＣＣＵ−
ｃ５同士を接続する直径ケーブル−ｂを、それぞれ示し
ている。
制御により送受信タイミング信号ＸＳの送信可否を保持
するモード保持回路１０（図４参照）を有する送受信タ
イミング送出回路、符号５は、送受信タイミング信号送
出回路３−ａを有するＣＣＵ−ｃ、符号６は、ＣＣＵ−
ｃ５同士を接続する直径ケーブル−ｂを、それぞれ示し
ている。
【００１０】図３の送受信タイミング送出回路３−ａの
構成を示す図４において、符号２０は、送信信号Ｔ及び
受信信号Ｒをサンプリングするタイミング信号を送受信
タイミング信号ＸＳを内部発生させる発振器（ＯＳ
Ｃ）、符号３０は、プログラム制御により送受信タイミ
ング信号ＸＳの周波数を選択するクロック選択回路、１
０はモード選択信号１２を入力しＸＳイネーブル信号１
１として出力保持するモード保持回路を、それぞれ示し
ている。
構成を示す図４において、符号２０は、送信信号Ｔ及び
受信信号Ｒをサンプリングするタイミング信号を送受信
タイミング信号ＸＳを内部発生させる発振器（ＯＳ
Ｃ）、符号３０は、プログラム制御により送受信タイミ
ング信号ＸＳの周波数を選択するクロック選択回路、１
０はモード選択信号１２を入力しＸＳイネーブル信号１
１として出力保持するモード保持回路を、それぞれ示し
ている。
【００１１】モード保持回路１０は、プログラム制御に
より、モード選択信号１２が入力されると、そのモード
により、ＸＳイネーブル信号１１を、ＸＳ線のラインド
ライバ、クロック切替回路（図１の４参照）に出力す
る。
より、モード選択信号１２が入力されると、そのモード
により、ＸＳイネーブル信号１１を、ＸＳ線のラインド
ライバ、クロック切替回路（図１の４参照）に出力す
る。
【００１２】クロック選択回路３０の出力（ＸＳ）３２
は、送受信タイミング信号ＸＳあるいは信号エレメント
タイミング信号Ｓに切り替えるクロック切替回路（図１
の４０参照）に入力され、送信回路からの送信データを
クロックに同期化させる送信同期用フリップフロップ
（図１の５０参照）のクロック入力端、及びライレシー
バからの受信データをクロックに同期化させる受信同期
用フリップフロップ（図１の６０参照）のクロック入力
端に入力される。
は、送受信タイミング信号ＸＳあるいは信号エレメント
タイミング信号Ｓに切り替えるクロック切替回路（図１
の４０参照）に入力され、送信回路からの送信データを
クロックに同期化させる送信同期用フリップフロップ
（図１の５０参照）のクロック入力端、及びライレシー
バからの受信データをクロックに同期化させる受信同期
用フリップフロップ（図１の６０参照）のクロック入力
端に入力される。
【００１３】図３及び図４を参照して、発展形ＣＣＵの
動作を説明する。
動作を説明する。
【００１４】いずれか一方のＣＣＵ−ｃ５において、プ
ログラム制御により、送受信タイミングＸＳの送信権を
与えるモード選択信号１２がモード保持回路１０に入力
されると、ＸＳイネーブル信号１１を出力する。このＸ
Ｓイネーブル信号１１が出力されると、ＸＳ線のライン
ドライバがイネーブルとなると共に、クロック切替回路
（図１の４０参照）の出力を、送受信信号ＸＳ側に切り
替える。この時、送受信信号ＸＳは、クロック選択信号
３１により、発振器（ＯＳＣ）２０の出力をクロック選
択回路３０で分周することにより得る。
ログラム制御により、送受信タイミングＸＳの送信権を
与えるモード選択信号１２がモード保持回路１０に入力
されると、ＸＳイネーブル信号１１を出力する。このＸ
Ｓイネーブル信号１１が出力されると、ＸＳ線のライン
ドライバがイネーブルとなると共に、クロック切替回路
（図１の４０参照）の出力を、送受信信号ＸＳ側に切り
替える。この時、送受信信号ＸＳは、クロック選択信号
３１により、発振器（ＯＳＣ）２０の出力をクロック選
択回路３０で分周することにより得る。
【００１５】他方のＣＣＵ−ｃ５に、プログラム制御に
より送受信タイミングＸＳの送信権を与えなければ、こ
のＣＣＵ−ａ５のＸＳイネーブル信号１１はアクティブ
とされず、ＸＳ線のラインドライバは、ディスエーブル
状態のままとなる（すなわちＸＳ線は駆動されない）。
このため、クロック切替回路（図１の４０参照）の出力
は、ラインからのＳ線が出力され、送信データ及び受信
データはＳ線のクロックによりサンプリングされる。
より送受信タイミングＸＳの送信権を与えなければ、こ
のＣＣＵ−ａ５のＸＳイネーブル信号１１はアクティブ
とされず、ＸＳ線のラインドライバは、ディスエーブル
状態のままとなる（すなわちＸＳ線は駆動されない）。
このため、クロック切替回路（図１の４０参照）の出力
は、ラインからのＳ線が出力され、送信データ及び受信
データはＳ線のクロックによりサンプリングされる。
【００１６】このように、双方のＣＣＵ−ｃ５が、送受
信タイミング送出回路３−ａを持ち、一方のＣＣＵ−ｃ
５のみにＣＰＵ等からの指示により送受信タイミング信
号ＸＳの送信権を与えることによりＤＴＥ同士の通信を
行う。
信タイミング送出回路３−ａを持ち、一方のＣＣＵ−ｃ
５のみにＣＰＵ等からの指示により送受信タイミング信
号ＸＳの送信権を与えることによりＤＴＥ同士の通信を
行う。
【００１７】
【発明が解決しようとする課題】上記した従来のＣＣＵ
においては、下記記載の問題点を有している。
においては、下記記載の問題点を有している。
【００１８】（１）第１の問題点は、受信データと受信
タイミングの位相がずれ、データ化けの原因となる、と
いうことである。
タイミングの位相がずれ、データ化けの原因となる、と
いうことである。
【００１９】その理由は、誤って、双方のＣＣＵに、送
受信タイミング信号ＸＳの送信権を与えた場合には、双
方のＣＣＵは、それぞれ自局の送出する送受信タイミン
グＸＳに従って、送信データを送信するので、他局の送
受信タイミングによってサンプリングされた受信データ
を、自局の送受信タイミングによって受信する、ことに
なるためである。
受信タイミング信号ＸＳの送信権を与えた場合には、双
方のＣＣＵは、それぞれ自局の送出する送受信タイミン
グＸＳに従って、送信データを送信するので、他局の送
受信タイミングによってサンプリングされた受信データ
を、自局の送受信タイミングによって受信する、ことに
なるためである。
【００２０】（２）第２の問題点は、上記原因によるデ
ータ化けの発生頻度が低い場合には、誤設定のまま運用
を継続してしまう場合が生じる、ということである。
ータ化けの発生頻度が低い場合には、誤設定のまま運用
を継続してしまう場合が生じる、ということである。
【００２１】その理由は、上記従来方式においては、誤
設定していることを知らせる手段を考慮されていないた
めである。
設定していることを知らせる手段を考慮されていないた
めである。
【００２２】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、双方のＣＣＵに
おける誤設定により発生するデータ化けの障害を未然に
防ぐことを可能とする通信制御装置を提供することにあ
る。
てなされたものであって、その目的は、双方のＣＣＵに
おける誤設定により発生するデータ化けの障害を未然に
防ぐことを可能とする通信制御装置を提供することにあ
る。
【００２３】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ＩＴＵ−Ｔ勧告Ｘ．２１インタフェース
において直結接続をする場合に、双方の通信制御装置
が、送受信タイミング送出モードに誤設定されているこ
とを検出する、手段を備えたことを特徴とする。
め、本発明は、ＩＴＵ−Ｔ勧告Ｘ．２１インタフェース
において直結接続をする場合に、双方の通信制御装置
が、送受信タイミング送出モードに誤設定されているこ
とを検出する、手段を備えたことを特徴とする。
【００２４】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、信号エレメントタイミング信号Ｓ線上の信号遷移を
検出するクロック抽出回路（図１の７０）と、ＸＳ駆動
モード時に、Ｓ線上の信号遷移を検出すると、ＣＰＵに
対して割り込みを発生するクロック認識回路（図１の８
０）と、を備えて構成され、双方の通信制御装置が、送
受信タイミング送出モードに誤設定されていることを検
出し、この検出結果をＣＰＵに通知する。
に説明する。本発明は、その好ましい実施の形態におい
て、信号エレメントタイミング信号Ｓ線上の信号遷移を
検出するクロック抽出回路（図１の７０）と、ＸＳ駆動
モード時に、Ｓ線上の信号遷移を検出すると、ＣＰＵに
対して割り込みを発生するクロック認識回路（図１の８
０）と、を備えて構成され、双方の通信制御装置が、送
受信タイミング送出モードに誤設定されていることを検
出し、この検出結果をＣＰＵに通知する。
【００２５】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て詳細に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て詳細に説明する。
【００２６】図１を参照すると、送受信タイミング信号
送出回路３−ａは、モード保持回路１０と、発振器（Ｏ
ＳＣ）２０と、クロック選択回路３０と、を備えて構成
されている。モード保持回路１０は、プログラム制御に
よりモード選択信号１２が入力されると、そのモードに
より、ＸＳイネーブル信号１１をＸＳ線のラインドライ
バ、クロック切替回路４０、及びクロック認識回路８０
に出力する。
送出回路３−ａは、モード保持回路１０と、発振器（Ｏ
ＳＣ）２０と、クロック選択回路３０と、を備えて構成
されている。モード保持回路１０は、プログラム制御に
よりモード選択信号１２が入力されると、そのモードに
より、ＸＳイネーブル信号１１をＸＳ線のラインドライ
バ、クロック切替回路４０、及びクロック認識回路８０
に出力する。
【００２７】発振器（ＯＳＣ）２０は、送受信タイミン
グ信号ＸＳの基準クロックを発生してクロック選択回路
３０に出力する。
グ信号ＸＳの基準クロックを発生してクロック選択回路
３０に出力する。
【００２８】クロック選択回路３０は、プログラム制御
により、クロック選択信号３１が入力されると、発振器
（ＯＳＣ）２０から出力される基準クロックを分周し
て、目的の送受信タイミング信号ＸＳ３２を、クロック
切替回路４０、ＸＳ線のラインドライバ９１に出力す
る。
により、クロック選択信号３１が入力されると、発振器
（ＯＳＣ）２０から出力される基準クロックを分周し
て、目的の送受信タイミング信号ＸＳ３２を、クロック
切替回路４０、ＸＳ線のラインドライバ９１に出力す
る。
【００２９】クロック切替回路４０は、ＸＳイネーブル
信号１１の状態により、送受信タイミング信号ＸＳ又は
信号エレメントタイミング信号Ｓのいずれかに切り替
え、その出力４１を、送信同期用フリップフロップ（Ｆ
Ｆ）５０及び受信同期用フリップフロップ（ＦＦ）６０
のクロック入力端に出力する。
信号１１の状態により、送受信タイミング信号ＸＳ又は
信号エレメントタイミング信号Ｓのいずれかに切り替
え、その出力４１を、送信同期用フリップフロップ（Ｆ
Ｆ）５０及び受信同期用フリップフロップ（ＦＦ）６０
のクロック入力端に出力する。
【００３０】クロック抽出回路７０は、Ｓ線入力の信号
遷移を検出し、その結果をクロック認識回路６０に出力
する。
遷移を検出し、その結果をクロック認識回路６０に出力
する。
【００３１】クロック認識回路８０は、クロック抽出回
路７０におけるクロック抽出結果と、ＸＳイネーブル信
号１１とに応じて割込み信号を生成して、ＣＰＵ（不図
示）に通知する。
路７０におけるクロック抽出結果と、ＸＳイネーブル信
号１１とに応じて割込み信号を生成して、ＣＰＵ（不図
示）に通知する。
【００３２】次に図１を参照して本発明の実施例の動作
について説明する。
について説明する。
【００３３】プログラム制御により、モード選択信号１
２がＸＳ信号送出モード（ＸＳ駆動モード）に設定され
ると（例えばＨｉｇｈレベル）、モード保持回路１０は
この状態を保持すると共に、ＸＳイネーブル信号１１と
して、ＸＳ線のラインドライバ９１をイネーブルにする
（以後、このモードが解除されるまでＸＳ線からクロッ
クが送出される）。
２がＸＳ信号送出モード（ＸＳ駆動モード）に設定され
ると（例えばＨｉｇｈレベル）、モード保持回路１０は
この状態を保持すると共に、ＸＳイネーブル信号１１と
して、ＸＳ線のラインドライバ９１をイネーブルにする
（以後、このモードが解除されるまでＸＳ線からクロッ
クが送出される）。
【００３４】このラインドライバ９１には、クロック選
択回路３０より、指定の速度の送受信タイミング信号Ｘ
Ｓ３２が入力されている。
択回路３０より、指定の速度の送受信タイミング信号Ｘ
Ｓ３２が入力されている。
【００３５】ここで、本来どちらか一方のＣＣＵ７のみ
が、ＸＳ信号送出モードに設定されていなければならな
いが、誤って両方のＣＣＵ７がＸＳ信号送出モードに設
定されていると、自装置におけるＳ線入力からも、クロ
ックが入力される。
が、ＸＳ信号送出モードに設定されていなければならな
いが、誤って両方のＣＣＵ７がＸＳ信号送出モードに設
定されていると、自装置におけるＳ線入力からも、クロ
ックが入力される。
【００３６】このＳ線からの入力クロックは、クロック
抽出回路７０においてその信号遷移を検出することによ
って抽出され、さらにクロック認識回路８０において、
自局がＸＳ信号送出モードであることを示すＸＳイネー
ブル信号１１との論理値をとることにより、割込み信号
を発生させる。
抽出回路７０においてその信号遷移を検出することによ
って抽出され、さらにクロック認識回路８０において、
自局がＸＳ信号送出モードであることを示すＸＳイネー
ブル信号１１との論理値をとることにより、割込み信号
を発生させる。
【００３７】ＣＰＵは、この割込みを認識することによ
り、双方のＣＣＵ７がＸＳ信号送出モードに誤設定され
ていることを検出する、ことができる。その結果、ＣＰ
Ｕは、この誤設定を保守作業者等に通知する等の処理を
行う他、一方のＣＣＵのＸＳ信号送出モードを強制解除
等して、誤設定によるデータ化けによる回線障害の発生
を未然に防止する対策を講ずる等の処理を行うことがで
きる。
り、双方のＣＣＵ７がＸＳ信号送出モードに誤設定され
ていることを検出する、ことができる。その結果、ＣＰ
Ｕは、この誤設定を保守作業者等に通知する等の処理を
行う他、一方のＣＣＵのＸＳ信号送出モードを強制解除
等して、誤設定によるデータ化けによる回線障害の発生
を未然に防止する対策を講ずる等の処理を行うことがで
きる。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
誤設定により発生するデータ化けの障害を未然に防ぐこ
とができる、という効果を奏する。
誤設定により発生するデータ化けの障害を未然に防ぐこ
とができる、という効果を奏する。
【００３９】その理由は、本発明においては、直結接続
されるＣＣＵが、誤設定を事前に検出する手段を備えた
ことによる。
されるＣＣＵが、誤設定を事前に検出する手段を備えた
ことによる。
【図１】本発明の一実施例の構成を示す図である。
【図２】従来方式の一例を説明するための図である。
【図３】従来方式の発展形を説明するための図である。
【図４】図３における送信タイミング送出回路の構成を
示す図である。
示す図である。
１ ＣＣＵ−ａ ２ ＣＣＵ−ｂ ３ 送受信タイミング送出回路 ３−ａ 送受信タイミング送出回路 ４ 直結ケーブル−ａ ５ ＣＣＵ−ｃ ６ 直結ケーブル−ｂ ７ ＣＣＵ １０ モード保持回路 １１ ＸＳイネーブル信号 ２０ ＯＳＣ ３０ クロック選択回路 ３１ クロック選択信号 ３２ ＸＳ信号 ４０ クロック切替回路 ４１ クロック ５０ 送信同期用ＦＦ ６０ 受信同期用ＦＦ ７０ クロック抽出回路 ８０ クロック認識回路
Claims (2)
- 【請求項１】ＩＴＵ−Ｔ勧告Ｘ．２１インタフェースに
おいて直結接続する場合に、双方の通信制御装置が送受
信タイミング送出モードに誤設定されていることを検出
するための検出手段を備えた、ことを特徴とする通信制
御装置。 - 【請求項２】前記検出手段が、信号エレメントタイミン
グＳ線上の信号遷移を検出するクロック抽出手段と、 送受信タイミング送出モード時に、前記クロック抽出手
段が、前記信号エレメントタイミングＳ線上の信号遷移
を検出した際に、ＣＰＵに対してこれを通知する手段
と、 を備えたことを特徴とする請求項１記載の通信制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8276985A JP2848360B2 (ja) | 1996-09-27 | 1996-09-27 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8276985A JP2848360B2 (ja) | 1996-09-27 | 1996-09-27 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107869A true JPH10107869A (ja) | 1998-04-24 |
| JP2848360B2 JP2848360B2 (ja) | 1999-01-20 |
Family
ID=17577169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8276985A Expired - Lifetime JP2848360B2 (ja) | 1996-09-27 | 1996-09-27 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848360B2 (ja) |
-
1996
- 1996-09-27 JP JP8276985A patent/JP2848360B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2848360B2 (ja) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2982731B2 (ja) | 同期信号検出方式 | |
| CA2297129C (en) | Method and apparatus for recovery of time skewed data on a parallel bus | |
| US6880026B2 (en) | Method and apparatus for implementing chip-to-chip interconnect bus initialization | |
| JP2848360B2 (ja) | 通信制御装置 | |
| JP3344466B2 (ja) | 信号転送制御方法およびその回路 | |
| US6201816B1 (en) | Token ring speed detection | |
| JPH11239119A (ja) | 通信装置のクロック切替回路 | |
| KR100296039B1 (ko) | 비동기 전송 모드 교환시스템에서 이중화된 링크를 선택하는방법 | |
| JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
| CN117527530A (zh) | Vbo通信方法、vbo接口及显示终端 | |
| EP1480370B1 (en) | Transmission data frame synchronization method and transmission data frame synchronization circuit | |
| JP2000049841A (ja) | 通信システム | |
| CN112585592A (zh) | 异步通信 | |
| JPH11205396A (ja) | シリアル通信装置 | |
| JP2000250624A (ja) | 装置内状態監視方式 | |
| JPH06284121A (ja) | 同期ワード検出方式 | |
| JPS58105654A (ja) | 回線状態検出方式 | |
| KR20000026705A (ko) | 에이티엠 교환 시스템에서의 셀 경계 회복방법 | |
| KR20090074491A (ko) | Ｉ２ｃ 프로토콜에 기초한 선택적 인터페이싱 방법,디바이스 및 ｉ２ｃ 버스 시스템 | |
| JP2002314625A (ja) | Ｈｄｌｃ通信コントローラ | |
| KR19980057466U (ko) | 전전자교환기에서의 td버스 정합 오류 감지회로 | |
| JP2000196577A (ja) | フレ―ム同期検出回路およびフレ―ム同期検出方法 | |
| JPH08293899A (ja) | 回線側異常検出装置 | |
| JPH10190676A (ja) | Ａｔｍ通信インタフェース | |
| JPH01103060A (ja) | 異常処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |