JPH10107858A - Error correction circuit - Google Patents
Error correction circuitInfo
- Publication number
- JPH10107858A JPH10107858A JP9085719A JP8571997A JPH10107858A JP H10107858 A JPH10107858 A JP H10107858A JP 9085719 A JP9085719 A JP 9085719A JP 8571997 A JP8571997 A JP 8571997A JP H10107858 A JPH10107858 A JP H10107858A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- capacitor
- data stream
- signal
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
- H03K5/007—Base line stabilisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Error Detection And Correction (AREA)
- Television Signal Processing For Recording (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は誤差補正回路に関
し、特にＤＣ分離段階から出力されたデータを取り扱う
誤差補正回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction circuit, and more particularly, to an error correction circuit that handles data output from a DC separation stage.
【０００２】[0002]
【従来の技術】従来、交流のデータを直流のデータに変
換するＤＣ分離段階が様々なデジタル回路に用いられて
いる。このＤＣ分離段階は、直流信号としてのデータ流
を出力すると共に、交流信号（ＡＣ信号）の構成部分を
データ流の中において保持する。しかしながら、このデ
ータ流の全体のポテンシャルは基準ポテンシャル、通常
は接地ポテンシャル、に対して、自由にふらつき、又は
基準ポテンシャルに対して浮き上がる。普通はデータ流
のベースラインのふらつきによるものであるが、もしこ
のデータ流の平均ポテンシャルが無視できない程変化す
ると、そのデータ流に含まれるデータの正確な解析は不
可能になり、従って、誤差データがデータ流の中に組み
込まれることになる。2. Description of the Related Art Conventionally, a DC separation stage for converting AC data into DC data has been used in various digital circuits. This DC separation stage outputs a data stream as a DC signal and retains components of an AC signal (AC signal) in the data stream. However, the overall potential of this data stream wanders freely relative to a reference potential, usually the ground potential, or rises above the reference potential. Usually due to baseline wander in the data stream, but if the average potential of this data stream changes appreciably, it will not be possible to accurately analyze the data contained in that data stream, and therefore the error data Will be incorporated into the data stream.
【０００３】そこで、従来ではこの誤差データがデータ
流に組み込まれることを防止するため、図２に示すよう
な誤差補正回路が用いられている。この従来の誤差補正
回路は、図に示すように、２つの補助フィルタ１、２及
び２つのフィードバックフィルタ３、４を必要とするも
のである。In order to prevent this error data from being incorporated in the data stream, an error correction circuit as shown in FIG. 2 has been used. This conventional error correction circuit requires two auxiliary filters 1, 2 and two feedback filters 3, 4, as shown in the figure.
【０００４】この誤差補正回路による誤差補正動作は、
フィードバックループ５、６を介した正のフィードバッ
クループに依存している。そのため、これらのループの
利得は常に１デシベルよりも小さくなければならず、も
しこの条件が満足されていなければ、信号経路の前方に
おけるＤＣドリフトにより、取り消すことのできないラ
ッチアップ条件が結果として出力されてしまう。The error correction operation by this error correction circuit is as follows.
It relies on a positive feedback loop via feedback loops 5,6. Therefore, the gain of these loops must always be less than 1 dB, and if this condition is not met, a DC drift ahead of the signal path will result in an irreversible latch-up condition. Would.
【０００５】[0005]
【発明が解決しようとする課題】上述のように、従来に
おいては、誤差データがデータ流に組み込まれるとい
う、特殊な困難を補正するために様々な誤差補正回路が
提案されてきた。しかしながら、このような誤差補正回
路は、フィルタのデザインに対して慎重な取り扱いが必
要となり、その生産性を向上させることが難しいという
問題点を有している。As described above, conventionally, various error correction circuits have been proposed to correct a special difficulty that error data is incorporated into a data stream. However, such an error correction circuit has a problem in that it requires careful handling of the filter design, and it is difficult to improve the productivity.
【０００６】また、正のフィードバックループを用いて
いるため、その動作特性の不安定さを防止することが困
難であるという問題点を有している。Further, since a positive feedback loop is used, there is a problem that it is difficult to prevent the instability of the operation characteristics.
【０００７】さらに、誤差補正回路にフィルタを用いる
と、誤差補正回路のコストを上昇させ、回路を複雑に
し、信号の劣化を引き起こすという問題点を有してい
る。Further, if a filter is used in the error correction circuit, there is a problem that the cost of the error correction circuit is increased, the circuit is complicated, and the signal is deteriorated.
【０００８】本発明は上記事情に鑑みなされたもので、
その目的とするところは、フィルタを用いずにＤＣドリ
フトを排除することが可能な誤差補正回路を提供するこ
とにある。[0008] The present invention has been made in view of the above circumstances,
An object of the present invention is to provide an error correction circuit capable of eliminating DC drift without using a filter.
【０００９】[0009]
【課題を解決するための手段】請求項１記載の発明は、
第１の入力データ流と第１の基準電圧とを比較し、該比
較の結果を第１の比較結果信号として出力する第１の比
較器と、第２の入力データ流と第２の基準電圧とを比較
し、該比較の結果を第２の比較結果信号として出力する
第２の比較器と、前記第１の比較器から出力された信号
と第２の比較器から出力された信号とに基づきその両極
間の電圧が制御されるキャパシタと、前記キャパシタの
負電極を含む第１の負のフィードバックループと、前記
キャパシタの正電極を含む第２の負のフィードバックル
ープとを有し、前記第１の入力データ流のベースライン
のふらつきを除去するために、前記第１の負のフィード
バックループの信号と前記第１の入力データ流とを加算
し、前記第２の入力データ流のベースラインのふらつき
を除去するために、前記第２の負のフィードバックルー
プの信号と前記第２の入力データ流とを加算することを
特徴とする。According to the first aspect of the present invention,
A first comparator for comparing a first input data stream with a first reference voltage and outputting a result of the comparison as a first comparison result signal; a second input data stream and a second reference voltage; And a second comparator that outputs the result of the comparison as a second comparison result signal, a signal output from the first comparator, and a signal output from the second comparator. A capacitor whose voltage between both poles is controlled, a first negative feedback loop including a negative electrode of the capacitor, and a second negative feedback loop including a positive electrode of the capacitor. Summing the signal of the first negative feedback loop and the first input data stream to remove a baseline wander of one input data stream to form a baseline of the second input data stream; To remove wobble Characterized by adding the second negative feedback loop signal and the second input data stream.
【００１０】請求項２記載の発明は、請求項１記載の発
明において、前記第１の基準電圧と前記第２の基準電圧
とに同じ基準電圧を用いることを特徴とする。A second aspect of the present invention is characterized in that, in the first aspect of the invention, the same reference voltage is used as the first reference voltage and the second reference voltage.
【００１１】請求項３記載の発明は、請求項１又は２に
記載の発明において、前記誤差補正回路は、前記キャパ
シタの両極間の電圧を制御するためのチャージポンプを
有し、該チャージポンプは、前記第１の比較器から出力
された第１の比較結果信号と、前記第２の比較器から出
力された第２の比較結果信号とに基づき前記キャパシタ
の両極間の電圧を制御することを特徴とする。According to a third aspect of the present invention, in the first or second aspect of the present invention, the error correction circuit has a charge pump for controlling a voltage between both electrodes of the capacitor. Controlling a voltage between both electrodes of the capacitor based on a first comparison result signal output from the first comparator and a second comparison result signal output from the second comparator. Features.
【００１２】請求項４記載の発明は、請求項１から３の
いずれかに記載の発明において、前記第１の負のフィー
ドバックループは、入力した信号を第１の比較器に出力
する第１の加算器を有し、該第１の加算器の出力は、前
記キャパシタの両極間の電位の変化に対応し、前記第２
の負のフィードバックループは、入力した信号を第２の
比較器に出力する第２の加算器を有し、該第２の加算器
の出力は、前記キャパシタの両極間の電位の変化に対応
することを特徴とする。According to a fourth aspect of the present invention, in the first aspect of the present invention, the first negative feedback loop includes a first negative feedback loop for outputting an input signal to a first comparator. An output of the first adder, the output of the first adder corresponding to a change in potential between both electrodes of the capacitor;
Has a second adder that outputs an input signal to a second comparator, the output of the second adder corresponding to a change in potential between the two poles of the capacitor. It is characterized by the following.
【００１３】請求項５記載の発明は、請求項１から４の
いずれかに記載の発明において、第１の入力データ流と
キャパシタの負電極の電位とを加算し、該加算結果を第
１の比較器と第１の出力端子とに出力する第１の加算器
と、第２の入力データ流とキャパシタの正電極の電位と
を加算し、該加算結果を第２の比較器と第２の出力端子
とに出力する第２の加算器と、前記第１の加算器から出
力された信号と基準電圧とを比較して、該比較の結果を
第１の比較結果信号としてチャージポンプに出力する第
１の比較器と、前記第２の加算器から出力された信号と
基準電圧とを比較して、該比較の結果を第２の比較結果
信号としてチャージポンプに出力する第２の比較器と、
前記第１の比較結果信号と第２の比較結果信号とに基づ
いてキャパシタの両極間の電位を制御するチャージポン
プと、前記チャージポンプの制御に従って、その両極間
に誤差電圧を生成するキャパシタとを有することを特徴
とする。According to a fifth aspect of the present invention, in the first aspect of the invention, the first input data stream is added to the potential of the negative electrode of the capacitor, and the addition result is added to the first input data stream. A first adder for outputting to the comparator and the first output terminal, a second input data stream and a potential of the positive electrode of the capacitor, and a result of the addition being added to the second comparator and the second A second adder that outputs to the output terminal, a signal output from the first adder is compared with a reference voltage, and a result of the comparison is output to the charge pump as a first comparison result signal. A first comparator, a second comparator that compares a signal output from the second adder with a reference voltage, and outputs a result of the comparison to a charge pump as a second comparison result signal; ,
A charge pump that controls a potential between both electrodes of the capacitor based on the first comparison result signal and the second comparison result signal; and a capacitor that generates an error voltage between the two electrodes according to the control of the charge pump. It is characterized by having.
【００１４】[0014]
【発明の実施の形態】次に、本発明に係る誤差補正回路
の一実施形態を図面を参照して詳細に説明する。Next, an embodiment of an error correction circuit according to the present invention will be described in detail with reference to the drawings.
【００１５】図１は本発明に係る誤差補正回路の一実施
形態を示す回路図である。この誤差補正回路は、入力デ
ータ流１３を入力する真のインプットポート１０と、入
力データ流１３の反転である入力データ流１４を入力す
る虚のインプットポート１１と、入力データ流１３とキ
ャパシタ２０の負極の電圧とを加算する加算器１５と、
入力データ流１４とキャパシタ２０の正極の電圧とを加
算する加算器１６と、高利得であり加算器１５の出力と
基準電圧Ｖｒｅｆとを比較する比較器１７と、高利得で
あり加算器１６の出力と基準電圧Ｖｒｅｆとを比較する
比較器１８と、比較器１７の出力と比較器１８の出力と
を用いてキャパシタ２０の両極間の電圧を制御するチャ
ージポンプ１９と、両極間の電圧が誤差電圧Ｖｅｒｒｏ
ｒとなるキャパシタ２０とから構成される。FIG. 1 is a circuit diagram showing an embodiment of an error correction circuit according to the present invention. The error correction circuit includes a true input port 10 for inputting an input data stream 13, an imaginary input port 11 for inputting an input data stream 14 which is the inverse of the input data stream 13, An adder 15 for adding the voltage of the negative electrode,
An adder 16 for adding the input data stream 14 and the voltage of the positive electrode of the capacitor 20; a comparator 17 having a high gain and comparing the output of the adder 15 with the reference voltage Vref; A comparator 18 for comparing the output with the reference voltage Vref; a charge pump 19 for controlling the voltage between both electrodes of the capacitor 20 using the output of the comparator 17 and the output of the comparator 18; Voltage Verro
r.
【００１６】次に、この誤差補正回路の動作について説
明する。この誤差補正回路は、一組の入力ポート１０、
１１を有し、ここからデジタルデータ流としての入力デ
ータ流１３及び入力データ流１４が供給される。入力ポ
ート１０に入力されるデータ流は真のデータであり、入
力ポート１１に入力されたデータ流は補足の、つまり、
入力データ流１３を反転したデータ流であり、そして、
これら２つのデータ流は、一般的に、図示しないＤＣ分
離変換器で生成される。Next, the operation of the error correction circuit will be described. This error correction circuit includes a set of input ports 10,
11 from which input data streams 13 and 14 are provided as digital data streams. The data flow input to input port 10 is true data, and the data flow input to input port 11 is complementary, ie,
A data stream that is the inverse of the input data stream 13, and
These two data streams are generally generated by a DC separation converter, not shown.
【００１７】このＤＣ分離変換器の特徴として、ＤＣ分
離変換器から出力されたデータ流は、ある一定の基準電
圧に対してそのベースラインがふらつき、又は浮くこと
がある。図１では、このふらつきの結果を、入力データ
流１３及び１４において、誤差電圧Ｖｅｒｒｏｒ（ｔ）
という量により、記述している。As a characteristic of the DC separation converter, the data stream output from the DC separation converter may have a baseline that fluctuates or floats with respect to a certain reference voltage. In FIG. 1, the result of the fluctuation is represented by the error voltage Error (t) in the input data streams 13 and 14.
It is described by the quantity.
【００１８】それぞれの加算器１５、１６から出力され
たデータ流１３及び１４は、それぞれ高い利得の比較器
１７、１８に入力され、ここでデータ流１３、１４はそ
れぞれ共通の基準ポテンシャルＶｒｅｆにより比較され
る。この比較の結果である比較器１７、１８の出力は、
チャージポンプ１９のアップ−ダウン入力に供給され
る。The data streams 13 and 14 output from the respective adders 15 and 16 are input to high gain comparators 17 and 18, respectively, where the data streams 13 and 14 are compared by a common reference potential Vref. Is done. The outputs of the comparators 17 and 18, which are the result of this comparison, are
It is supplied to the up-down input of the charge pump 19.
【００１９】チャージポンプ１９は、比較器１７、１８
から出力された結果に基づき可変キャパシタ２０の両極
間のポテンシャルを制御する。従って、キャパシタ２０
の両極間のポテンシャルは、共通の基準電圧Ｖｒｅｆに
対するそれぞれのデータビットの比較に応じた比較器の
出力に基づき制御される。The charge pump 19 includes comparators 17 and 18
, The potential between both poles of the variable capacitor 20 is controlled based on the result output from. Therefore, the capacitor 20
Is controlled based on the output of the comparator in response to the comparison of each data bit with the common reference voltage Vref.
【００２０】一方、このキャパシタ２０の正極は加算器
１６に接続されており、１つの負のフィードバックルー
プ、つまり負帰還を形成する。また、キャパシタ２０の
負極は加算器１５に接続されており、もう１つの負のフ
ィードバックループを形成している。On the other hand, the positive electrode of the capacitor 20 is connected to the adder 16, and forms one negative feedback loop, that is, a negative feedback. The negative electrode of the capacitor 20 is connected to the adder 15 to form another negative feedback loop.
【００２１】そして、真の出力データは、加算器１５に
接続された端子２１を介して得られ、虚の（補足的な）
出力データは加算器１６に接続された端子２２を介して
得られる。Then, the true output data is obtained via a terminal 21 connected to the adder 15 and the imaginary (complementary) data is obtained.
The output data is obtained via a terminal 22 connected to the adder 16.
【００２２】従って、入力データ流における電圧の任意
の片寄りや、ベースラインのふらつきがある場合、比較
器１７、１８においてしきい値を横切ることになる。そ
して、しきい値を横切ると、チャージポンプ１９を介し
てキャパシタ２０の充電／放電が制御されることによ
り、誤差電圧が生成されることになる。Therefore, if there is an arbitrary bias of the voltage in the input data stream or a fluctuation of the baseline, the comparators 17 and 18 will cross the threshold value. When the voltage crosses the threshold, the charge / discharge of the capacitor 20 is controlled via the charge pump 19, so that an error voltage is generated.
【００２３】また、負のフィードバックループの高利得
の結果として、再建された誤差電圧は、ＤＣの軌道及び
データ信号の低い周波数成分に制御され、これらはベー
スラインのふらつきを除去、又は小さくする。Also, as a result of the high gain of the negative feedback loop, the reconstructed error voltage is controlled by the DC trajectory and the low frequency content of the data signal, which eliminates or reduces baseline wander.
【００２４】ここで、図２に示す従来の誤差補正回路
と、図１に示す本実施形態に係る誤差補正回路とを比較
すると、本実施形態に係る誤差補正回路に従来の誤差補
正回路に具備されているインラインフィルタ１、２、３
及び４が無いということは、ベースラインのふらつきに
よる誤差がないことを条件として、データ信号に対し、
本実施形態に係る誤差補正回路はそのデータを通過させ
るということを意味する。Here, comparing the conventional error correction circuit shown in FIG. 2 with the error correction circuit according to the present embodiment shown in FIG. 1, the error correction circuit according to the present embodiment is provided with the conventional error correction circuit. Inline filters 1, 2, 3
The absence of 4 and 4 means that the data signal has the following condition, provided that there is no error due to the fluctuation of the baseline.
The error correction circuit according to the present embodiment means that the data is passed.
【００２５】この実施形態で用いたキャパシタ２０は、
一般的に１５ｐＦの容量を有し、チャージポンプ１９の
電流は約１５０μＡであることが好ましいが、本発明は
この値に限定されるものではない。また、この誤差補正
回路におけるデータ転送速度は、１００ＭＨｚのオーダ
ーであり、最大のベースライン周波数は、２０ｋＨｚで
ある。The capacitor 20 used in this embodiment is
Generally, it is preferable that the capacitor has a capacitance of 15 pF and the current of the charge pump 19 is about 150 μA, but the present invention is not limited to this value. The data transfer rate in this error correction circuit is on the order of 100 MHz, and the maximum baseline frequency is 20 kHz.
【００２６】[0026]
【発明の効果】以上の説明から明らかなように、本発明
によれば、従来の誤差補正回路のように回路中にフィル
タを設けず、ベースラインのふらつきの誤差を除去した
ことによりデータ信号をそのまま通過させる誤差補正回
路を提供することができる。As is apparent from the above description, according to the present invention, a filter is not provided in a circuit as in a conventional error correction circuit, and a data signal is obtained by eliminating a base line fluctuation error. It is possible to provide an error correction circuit that allows the signal to pass as it is.
【００２７】また、本発明に係る誤差補正回路が具備す
る比較器が高利得である結果として高利得になっている
負のフィードバックループを利用しているので、信号の
前方における任意のＤＣドリフトがもはや重大な問題と
はならない誤差補正回路を提供することができる。Also, since the error correction circuit according to the present invention employs a negative feedback loop having a high gain as a result of the high gain of the comparator, any DC drift in front of the signal is reduced. It is possible to provide an error correction circuit which is no longer a serious problem.
【図１】本発明に係る誤差補正回路の一実施形態のブロ
ック図である。FIG. 1 is a block diagram of an embodiment of an error correction circuit according to the present invention.
【図２】従来の誤差補正回路を示すブロック図である。FIG. 2 is a block diagram showing a conventional error correction circuit.
１３ 入力データ流 １４ 入力データ流 １５ 加算器 １６ 加算器 １７ 比較器 １８ 比較器 １９ チャージポンプ ２０ キャパシタ ２１ 端子 ２２ 端子 13 input data stream 14 input data stream 15 adder 16 adder 17 comparator 18 comparator 19 charge pump 20 capacitor 21 terminal 22 terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クレイグ モーリス テイラ イギリス オーエル２ ８イーエイ，ラン カシァー，ショー，ハーウッド ロード 36 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Craig Maurice Teyla UK Aul 28 AA, Lan Casher, Shaw, Harwood Road 36
Claims (5)
を比較し、該比較の結果を第１の比較結果信号として出
力する第１の比較器と、 第２の入力データ流と第２の基準電圧とを比較し、該比
較の結果を第２の比較結果信号として出力する第２の比
較器と、 前記第１の比較器から出力された信号と第２の比較器か
ら出力された信号とに基づきその両極間の電圧が制御さ
れるキャパシタと、 前記キャパシタの負電極を含む第１の負のフィードバッ
クループと、 前記キャパシタの正電極を含む第２の負のフィードバッ
クループとを有し、 前記第１の入力データ流のベースラインのふらつきを除
去するために、前記第１の負のフィードバックループの
信号と前記第１の入力データ流とを加算し、 前記第２の入力データ流のベースラインのふらつきを除
去するために、前記第２の負のフィードバックループの
信号と前記第２の入力データ流とを加算することを特徴
とする誤差補正回路。A first comparator for comparing a first input data stream with a first reference voltage and outputting a result of the comparison as a first comparison result signal; A second comparator for comparing a second reference voltage and outputting a result of the comparison as a second comparison result signal; and a signal output from the first comparator and an output from the second comparator. A capacitor whose voltage between both electrodes is controlled based on the obtained signal, a first negative feedback loop including a negative electrode of the capacitor, and a second negative feedback loop including a positive electrode of the capacitor. Adding the signal of the first negative feedback loop and the first input data stream to eliminate baseline wander in the first input data stream; Flow baseline wander An error correction circuit for adding the signal of the second negative feedback loop and the second input data stream in order to eliminate the error.
圧とに同じ基準電圧を用いることを特徴とする請求項１
記載の誤差補正回路。2. The method according to claim 1, wherein the same reference voltage is used for the first reference voltage and the second reference voltage.
Error correction circuit as described.
両極間の電圧を制御するためのチャージポンプを有し、 該チャージポンプは、前記第１の比較器から出力された
第１の比較結果信号と、前記第２の比較器から出力され
た第２の比較結果信号とに基づき前記キャパシタの両極
間の電圧を制御することを特徴とする請求項１又は２に
記載の誤差補正回路。3. The error correction circuit has a charge pump for controlling a voltage between both electrodes of the capacitor, and the charge pump outputs a first comparison result signal output from the first comparator. 3. The error correction circuit according to claim 1, wherein a voltage between both electrodes of the capacitor is controlled based on a second comparison result signal output from the second comparator. 4.
は、入力した信号を第１の比較器に出力する第１の加算
器を有し、 該第１の加算器の出力は、前記キャパシタの両極間の電
位の変化に対応し、 前記第２の負のフィードバックループは、入力した信号
を第２の比較器に出力する第２の加算器を有し、 該第２の加算器の出力は、前記キャパシタの両極間の電
位の変化に対応することを特徴とする請求項１から３の
いずれかに記載の誤差補正回路。4. The first negative feedback loop has a first adder that outputs an input signal to a first comparator, and the output of the first adder is a bipolar terminal of the capacitor. The second negative feedback loop has a second adder that outputs an input signal to a second comparator, and an output of the second adder is: 4. The error correction circuit according to claim 1, wherein the error correction circuit responds to a change in potential between both electrodes of the capacitor.
極の電位とを加算し、該加算結果を第１の比較器と第１
の出力端子とに出力する第１の加算器と、 第２の入力データ流とキャパシタの正電極の電位とを加
算し、該加算結果を第２の比較器と第２の出力端子とに
出力する第２の加算器と、 前記第１の加算器から出力された信号と基準電圧とを比
較して、該比較の結果を第１の比較結果信号としてチャ
ージポンプに出力する第１の比較器と、 前記第２の加算器から出力された信号と基準電圧とを比
較して、該比較の結果を第２の比較結果信号としてチャ
ージポンプに出力する第２の比較器と、 前記第１の比較結果信号と第２の比較結果信号とに基づ
いてキャパシタの両極間の電位を制御するチャージポン
プと、 前記チャージポンプの制御に従って、その両極間に誤差
電圧を生成するキャパシタとを有することを特徴とする
誤差補正回路。5. A first input data stream is added to a potential of a negative electrode of a capacitor, and the sum is added to a first comparator and a first comparator.
A first adder that outputs the sum of the second input data stream and the potential of the positive electrode of the capacitor, and outputs the addition result to a second comparator and a second output terminal. A first adder that compares a signal output from the first adder with a reference voltage and outputs a result of the comparison to a charge pump as a first comparison result signal A second comparator that compares a signal output from the second adder with a reference voltage and outputs a result of the comparison to a charge pump as a second comparison result signal; A charge pump that controls a potential between both electrodes of the capacitor based on the comparison result signal and the second comparison result signal; and a capacitor that generates an error voltage between the two electrodes according to control of the charge pump. Error correction circuit.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9607208.7 | 1996-04-04 | ||
| GB9607208A GB2311902B (en) | 1996-04-04 | 1996-04-04 | An error correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107858A true JPH10107858A (en) | 1998-04-24 |
Family
ID=10791673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9085719A Pending JPH10107858A (en) | 1996-04-04 | 1997-03-19 | Error correction circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6047031A (en) |
| EP (1) | EP0800278B1 (en) |
| JP (1) | JPH10107858A (en) |
| AT (1) | ATE187586T1 (en) |
| DE (1) | DE69700891T2 (en) |
| GB (1) | GB2311902B (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9620762D0 (en) * | 1996-10-04 | 1996-11-20 | Philips Electronics Nv | Charge measurement circuit |
| GB9717826D0 (en) * | 1997-08-22 | 1997-10-29 | Plessey Semiconductors Ltd | Detection circuits |
| DE19909086C2 (en) * | 1999-03-02 | 2002-05-08 | Siemens Ag | Analog to digital converter |
| US6140857A (en) * | 1999-03-29 | 2000-10-31 | Intel Corporation | Method and apparatus for reducing baseline wander |
| US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
| US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
| USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
| US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
| US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
| US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
| GB2368712A (en) * | 2000-10-31 | 2002-05-08 | Hewlett Packard Co | Data reader |
| US6833743B2 (en) * | 2002-10-29 | 2004-12-21 | Gong Gu | Adjustment of a clock duty cycle |
| US7298173B1 (en) | 2004-10-26 | 2007-11-20 | Marvell International Ltd. | Slew rate control circuit for small computer system interface (SCSI) differential driver |
| US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
| TWI336164B (en) * | 2007-01-03 | 2011-01-11 | Realtek Semiconductor Corp | Dc offset calibration apparatus and method for differential signal |
| TWI342109B (en) * | 2007-01-03 | 2011-05-11 | Realtek Semiconductor Corp | Dc offset calibration apparatus and method |
| MX2012006325A (en) * | 2009-12-02 | 2012-12-17 | Univ New York State Res Found | Gas sensor with compensation for baseline variations. |
| CN102841669A (en) * | 2011-06-23 | 2012-12-26 | 鸿富锦精密工业（深圳）有限公司 | Central processor frequency adjustment circuit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2337970A1 (en) * | 1976-01-12 | 1977-08-05 | Commissariat Energie Atomique | BASIC LINE RESTORER CIRCUIT |
| JPH01140016A (en) * | 1987-11-26 | 1989-06-01 | Yokogawa Electric Corp | Dc voltage generator |
| US4823360A (en) * | 1988-02-12 | 1989-04-18 | Northern Telecom Limited | Binary data regenerator with adaptive threshold level |
| GB2215544B (en) * | 1988-03-10 | 1992-02-19 | Plessey Co Plc | Apparatus for the correction of frequency independent errors in quadrature zero i.f. radio architectures |
| DE58900619D1 (en) * | 1988-06-15 | 1992-02-06 | Siemens Ag | THRESHOLD SWITCHING WITH REGULATED RESPONSE THRESHOLD. |
| JPH04243325A (en) * | 1991-01-18 | 1992-08-31 | Sanyo Electric Co Ltd | Dc error correction circuit for digital device |
| US5182476A (en) * | 1991-07-29 | 1993-01-26 | Motorola, Inc. | Offset cancellation circuit and method of reducing pulse pairing |
| US5475342A (en) * | 1993-04-19 | 1995-12-12 | Nippon Telegraph And Telephone Corporation | Amplifier for stably maintaining a constant output |
| CN1077830A (en) * | 1993-06-04 | 1993-10-27 | 北京航空航天大学 | Forward floating reference type decision device |
| FI96811C (en) * | 1993-11-30 | 1996-08-26 | Nokia Mobile Phones Ltd | Method and circuitry for compensating the DC offset voltage in a D / A converter |
| AU1726795A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Amplifier with active duty cycle correction |
| US5465272A (en) * | 1994-04-08 | 1995-11-07 | Synoptics Communications, Inc. | Data transmitter baseline wander correction circuit |
| FR2731125B1 (en) * | 1995-02-28 | 1997-05-16 | Sgs Thomson Microelectronics | CIRCUIT FOR PROCESSING AN ASYNCHRONOUS SIGNAL PERIODICALLY PRESENTING SYNCHRONIZATION SALVES |
| US5880615A (en) * | 1996-12-10 | 1999-03-09 | Intel Corporation | Method and apparatus for detecting differential threshold levels while compensating for baseline wander |
| US5933459A (en) * | 1996-12-30 | 1999-08-03 | Intel Corporation | Dual reference voltage input receiver for high speed data transmission |
| US5914982A (en) * | 1997-06-13 | 1999-06-22 | Rockwell Semiconductor Systems, Inc. | Method and apparatus for training linear equalizers in a PCM modem |
-
1996
- 1996-04-04 GB GB9607208A patent/GB2311902B/en not_active Expired - Fee Related
-
1997
- 1997-02-27 AT AT97301321T patent/ATE187586T1/en not_active IP Right Cessation
- 1997-02-27 EP EP97301321A patent/EP0800278B1/en not_active Expired - Lifetime
- 1997-02-27 DE DE69700891T patent/DE69700891T2/en not_active Expired - Fee Related
- 1997-03-19 JP JP9085719A patent/JPH10107858A/en active Pending
- 1997-03-31 US US08/829,723 patent/US6047031A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0800278B1 (en) | 1999-12-08 |
| GB2311902A (en) | 1997-10-08 |
| US6047031A (en) | 2000-04-04 |
| GB2311902B (en) | 2000-05-10 |
| ATE187586T1 (en) | 1999-12-15 |
| DE69700891T2 (en) | 2000-04-27 |
| GB9607208D0 (en) | 1996-06-12 |
| DE69700891D1 (en) | 2000-01-13 |
| EP0800278A1 (en) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10107858A (en) | Error correction circuit | |
| US7078964B2 (en) | Detection of DC output levels from a class D amplifier | |
| US6538498B2 (en) | Gm-C tuning circuit with filter configuration | |
| US6259300B1 (en) | Differential input interface circuit and method for adjusting DC levels of differential input signals | |
| JPH0448285B2 (en) | ||
| EP0648010B1 (en) | Frequency compensation circuit for stabilising a differential amplifier with cross-coupled transistors | |
| US7106238B2 (en) | Input data slicer | |
| JP2834000B2 (en) | Intermediate frequency amplifier circuit | |
| JP2007006012A (en) | Amplifier and amplification method | |
| JPH08242577A (en) | Switching regulator | |
| JPS6119259A (en) | Data signal correcting circuit | |
| JPH0983294A (en) | Gm-c filter circuit and gm-c filter adjusting method | |
| JP2003037449A (en) | Operational amplifier | |
| JPS6347066Y2 (en) | ||
| JP2932534B2 (en) | State variable circuit | |
| JP3781030B2 (en) | Active filter | |
| JPS632389B2 (en) | ||
| JPS58129821A (en) | Complete integral filter | |
| JPH0132415Y2 (en) | ||
| JP2701254B2 (en) | Signal processing device | |
| JPH01183908A (en) | Filter circuit | |
| JP2005086854A (en) | Switching power supply | |
| JPH0522971Y2 (en) | ||
| US20040080353A1 (en) | Circuit | |
| JP2538659Y2 (en) | FM receiver |