JPH0983294A - Gm-c filter circuit and gm-c filter adjusting method - Google Patents

Gm-c filter circuit and gm-c filter adjusting method

Info

Publication number
JPH0983294A
JPH0983294A JP23669895A JP23669895A JPH0983294A JP H0983294 A JPH0983294 A JP H0983294A JP 23669895 A JP23669895 A JP 23669895A JP 23669895 A JP23669895 A JP 23669895A JP H0983294 A JPH0983294 A JP H0983294A
Authority
JP
Japan
Prior art keywords
filter
output
signal
bias current
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23669895A
Other languages
Japanese (ja)
Inventor
Toshio Adachi
敏男 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP23669895A priority Critical patent/JPH0983294A/en
Publication of JPH0983294A publication Critical patent/JPH0983294A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide the Gm-C filter circuit in which a required circuit scale is reduced and the accuracy of the filter is improved and to provide the adjustment method of the Gm-C filter. SOLUTION: In order to adjust a Gm-C filter (BPF) 10, a signal with a center frequency of an ideal band pass filter is given to a reference signal input terminal 21. A phase comparator 11 provides an output of a phase lag (lead) signal to an output terminal. Then an up-down counter 12 increments (decrements) its count based on an output of the phase lag (lead) signal by one. A fine- adjustment bias current generating circuit 13 decides an output current by a count output 27 of the up-down counter 12. Since a Gm of each Gm amplifier is controlled based on a bias current supplied to each bias terminal to control a center frequency of the Gm-C filter 10.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、周波数特性を自動
調整するGm−Cフィルタ回路、ならびに、Gm−Cフ
ィルタの調整方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Gm-C filter circuit for automatically adjusting frequency characteristics and a method for adjusting a Gm-C filter.

【0002】[0002]

【従来の技術】Gm−Cフィルタは、スイッチトキャパ
シタフィルタ等のサンプリング系フィルタと異なって時
間連続系フィルタであるため、高速化が容易であるとい
う特長があり、近年注目されている。
2. Description of the Related Art A Gm-C filter is a time-continuous filter, unlike a sampling filter such as a switched-capacitor filter.

【0003】従来から知られているGm−Cフィルタの
一例を図5に示す。図5において50はGmアンプと容
量から構成されるGm−Cフィルタ、51はGmアンプ
と容量から構成されるGm−C型低域通過フィルタ、5
2は位相比較器、53は低域通過フィルタ、54および
55は比較器(コンパレータ)である。そして、これら
の各素子51〜55によりPLL回路56が構成され
る。
An example of a conventionally known Gm-C filter is shown in FIG. In FIG. 5, 50 is a Gm-C filter composed of a Gm amplifier and a capacitor, 51 is a Gm-C type low-pass filter composed of a Gm amplifier and a capacitor, 5
Reference numeral 2 is a phase comparator, 53 is a low-pass filter, and 54 and 55 are comparators. Then, the PLL circuit 56 is configured by these respective elements 51 to 55.

【0004】図6は、図5に示したPLL回路56の具
体的な回路構成を示す。図6において61〜64はGm
アンプ、65および66は容量である。これらの各素子
61〜66を有するGm−Cフィルタ51は、入力端子
を67、出力端子を68としたとき、低域通過フィルタ
特性を有すると同時に、図7に示すような低域では位相
シフトが0°、高域では位相シフトが180°、カット
オフ周波数fc のところでは位相シフトが90°となる
位相特性を有する。すなわち、入力信号の周波数がカッ
トオフ周波数fc に一致している場合には、フィルタ入
力信号およびフィルタ出力信号がそれぞれコンパレータ
55,54を通過し、さらに位相比較器52として機能
する排他論理和回路(EXOR)を通過することによ
り、周波数が入力信号の2倍でかつ高レベル論理と低レ
ベル論理のそれぞれの期間が等しくなる、いわゆるデュ
ーティ比50%の出力信号となる。このときには、位相
比較器52から出力された信号を低域通過フィルタとし
ても機能する積分器53(LPF)を通しても、積分器
53の直流出力レベルに変動はなく、位相ロック状態が
実現できる。
FIG. 6 shows a specific circuit configuration of the PLL circuit 56 shown in FIG. In FIG. 6, 61 to 64 are Gm
Amplifiers 65 and 66 are capacitors. When the input terminal is 67 and the output terminal is 68, the Gm-C filter 51 having these elements 61 to 66 has a low-pass filter characteristic, and at the same time, has a phase shift in the low range as shown in FIG. Is 0 °, the phase shift is 180 ° in the high range, and the phase shift is 90 ° at the cutoff frequency f c . That is, when the frequency of the input signal matches the cut-off frequency f c , the filter input signal and the filter output signal pass through the comparators 55 and 54, respectively, and further function as the phase comparator 52. By passing through (EXOR), an output signal having a so-called duty ratio of 50% in which the frequency is double that of the input signal and the periods of the high level logic and the low level logic are equal to each other is obtained. At this time, even if the signal output from the phase comparator 52 passes through the integrator 53 (LPF) which also functions as a low-pass filter, the DC output level of the integrator 53 does not change, and the phase locked state can be realized.

【0005】仮に、図6に示した各素子61〜66で構
成されるフィルタのカットオフ周波数fc ′が設計値f
c より小さいときには、図8からも判るように、位相遅
れは設計値(=90°)よりも大きくなる。この結果と
して、位相比較器52の出力信号は高レベル論理の期間
が低レベル論理期間よりも短くなるため、積分器53の
出力レベルを下げる方向に動作する。そして、積分器5
3の出力レベルが下がったときに発生されるバイアス電
圧は、すべてのGmアンプ61〜64のGm値を上げる
ようになっている。特にGmアンプ62および63のG
m値は、Gm−Cフィルタ51自体のカットオフ周波数
を決定しているので、このGm値増加に伴いカットオフ
周波数も増加することになる。かくして、積分器53の
出力レベルはフィルタ51のカットオフ周波数が設計値
に等しくなる方向にシフトし、最終的に位相比較器52
の出力信号のデューティ比が50%になったとき、すな
わちフィルタ51のカットオフ周波数が設計値に等しく
なったとき(fc ′=fc)に、積分器出力は一定レベ
ルに落ちつく。また、フィルタ51のカットオフ周波数
が設計値より大きいときにも、同様に動作して、最終的
にはフィルタ51のカットオフ周波数が設計値と等しく
なり、積分器出力が一定レベルに落ちつく。
Assuming that the cutoff frequency f c ′ of the filter composed of the elements 61 to 66 shown in FIG.
When it is smaller than c , the phase delay becomes larger than the design value (= 90 °), as can be seen from FIG. As a result, the high-level logic period of the output signal of the phase comparator 52 is shorter than that of the low-level logic period, so that the output level of the integrator 53 is lowered. And integrator 5
The bias voltage generated when the output level of No. 3 is lowered increases the Gm values of all the Gm amplifiers 61 to 64. Especially Gm of Gm amplifiers 62 and 63
Since the m value determines the cutoff frequency of the Gm-C filter 51 itself, the cutoff frequency also increases as the Gm value increases. Thus, the output level of the integrator 53 shifts in the direction where the cutoff frequency of the filter 51 becomes equal to the design value, and finally the phase comparator 52
When the duty ratio of the output signal becomes 50%, that is, when the cutoff frequency of the filter 51 becomes equal to the design value (f c '= f c) , the integrator output settles to a constant level. Also, when the cutoff frequency of the filter 51 is higher than the design value, the same operation is performed, and finally, the cutoff frequency of the filter 51 becomes equal to the design value, and the output of the integrator falls to a certain level.

【0006】一方、図5のGm−Cフィルタ50が仮に
PLL回路56内で用いられている低域通過Gm−Cフ
ィルタ51と全く同じ構成であり、かつ、そこで用いら
れているGmアンプのGm値および容量値も同じである
ならば、フィルタ50とフィルタ51の特性は同一にな
る。しかしながら、実際に構成されているGmアンプの
Gm値はMOSFETの素子間ばらつきに起因して設計
値通りに実現できないため、フィルタ間で誤差が生ず
る。
On the other hand, the Gm-C filter 50 of FIG. 5 has exactly the same configuration as the low-pass Gm-C filter 51 used in the PLL circuit 56, and the Gm of the Gm amplifier used therein. If the value and the capacitance value are also the same, the characteristics of the filter 50 and the filter 51 are the same. However, since the Gm value of the actually configured Gm amplifier cannot be realized as the design value due to the variation between the elements of the MOSFET, an error occurs between the filters.

【0007】ここで、フィルタ50の回路構成を図9に
示す。図9に示した回路構成は、図6のGm−Cフィル
タ51と全く同じである。また、フィルタ50のカット
オフ周波数はGmアンプ92と93のGm値の相乗平均
に比例する。同様に、フィルタ51(図6参照)のカッ
トオフ周波数はGmアンプ62と63のGm値の相乗平
均に比例する。仮に、フィルタ51(図6参照)のGm
アンプ62,63のGm値の相乗平均値が、フィルタ5
0(図9参照)のGmアンプ92,93のGm値の相乗
平均に比べて1%ほど大きいならば、フィルタ51のカ
ットオフ周波数はフィルタ50に比べ1%ほど高くな
る。
Here, the circuit configuration of the filter 50 is shown in FIG. The circuit configuration shown in FIG. 9 is exactly the same as that of the Gm-C filter 51 of FIG. The cutoff frequency of the filter 50 is proportional to the geometric mean of the Gm values of the Gm amplifiers 92 and 93. Similarly, the cutoff frequency of the filter 51 (see FIG. 6) is proportional to the geometric mean of the Gm values of the Gm amplifiers 62 and 63. Assuming that the Gm of the filter 51 (see FIG. 6) is
The geometric mean value of the Gm values of the amplifiers 62 and 63 is calculated by the filter 5
When the Gm value of the Gm amplifiers 92 and 93 of 0 (see FIG. 9) is larger by 1% than the geometric average, the cutoff frequency of the filter 51 is higher by 1% than that of the filter 50.

【0008】このようにGmアンプを全く同じに設計し
たとしても、プロセスの問題でGm値間に誤差が発生す
るため、フィルタ50(図9参照)の特性がフィルタ5
1(図6参照)の特性と完全に一致しない。しかも、こ
の誤差はLSIにおいて頻繁に用いられているSCF
(スイッチト・キャパシタ・フィルタ)に比べて大きい
ため、実用に供することが困難であった。
Even if the Gm amplifiers are designed in exactly the same manner as described above, an error occurs between the Gm values due to a process problem, so that the characteristic of the filter 50 (see FIG. 9) is the same as that of the filter 5.
1 (see FIG. 6) does not completely match. Moreover, this error is due to the SCF frequently used in LSI.
Since it is larger than (switched capacitor filter), it was difficult to put it to practical use.

【0009】[0009]

【発明が解決しようとする課題】このような点を解消す
る方法として、適応フィルタによる補正手法を用いてフ
ィルタに要求されている特性に合わせ込む方法が知られ
ている。この適応フィルタによる補正手法として、例え
ばKAREN A.KOZMAらによるIEEE,CI
RCUITS AND SYSTEMS 1991年1
1月号,1241ページ掲載の方法が知られている。
As a method of solving such a problem, there is known a method of adjusting the characteristics required for a filter by using a correction method using an adaptive filter. As a correction method using this adaptive filter, for example, KARAN A. IEEE, CI by KOZMA et al.
RCUITS AND SYSTEMS 1991/1
A method of publishing the January issue on page 1241 is known.

【0010】図10は、上記適応フィルタによる手法を
用いたGm−Cフィルタ回路の構成を示す。本図におい
て121は理想入力信号源、122はGm−Cフィル
タ、123〜126は勾配フィルタ、127は理想出力
信号源、128〜131は乗算器、132〜135は累
加算器としての機能を果たす積分器、136は減算器で
ある。
FIG. 10 shows the configuration of a Gm-C filter circuit using the above adaptive filter method. In the figure, 121 is an ideal input signal source, 122 is a Gm-C filter, 123 to 126 are gradient filters, 127 is an ideal output signal source, 128 to 131 are multipliers, and 132 to 135 function as cumulative adders. The integrator 136 is a subtractor.

【0011】ここで、勾配フィルタ123〜126はフ
ィルタの各係数を補正するために必要な勾配係数(各ブ
ロック中に記載してある)を発生することを目的として
用いられており、その入力信号としてはGm−Cフィル
タ122のある定められた出力を用いている。また、各
勾配フィルタの回路構成は基本的にはGm−Cフィルタ
と同一となっている。
Here, the gradient filters 123 to 126 are used for generating gradient coefficients (described in each block) necessary for correcting each coefficient of the filter. Is a predetermined output of the Gm-C filter 122. The circuit configuration of each gradient filter is basically the same as that of the Gm-C filter.

【0012】Gm−Cフィルタ122の変数を更新する
ためには、Gm−Cフィルタ122に信号を入力させ、
その出力を理想出力信号と比較して誤差信号εが零とな
るように動作させる。
In order to update the variables of the Gm-C filter 122, a signal is input to the Gm-C filter 122,
The output is compared with an ideal output signal to operate so that the error signal ε becomes zero.

【0013】しかしながら、このような動作を行うため
の回路を構成した場合には、回路規模が極めて大きくな
るという問題点があった。
However, when a circuit for performing such an operation is configured, there is a problem that the circuit scale becomes extremely large.

【0014】よって本発明の目的は、上述の点に鑑み、
所要の回路規模を縮小させ、しかも、フィルタの精度を
向上させたGm−Cフィルタ回路およびGm−Cフィル
タの調整方法を提供することにある。
Accordingly, an object of the present invention is to provide
It is an object of the present invention to provide a Gm-C filter circuit and a method for adjusting a Gm-C filter in which the required circuit scale is reduced and the filter accuracy is improved.

【0015】[0015]

【課題を解決するための手段】かかる目的を達成するた
めに、本発明に係るGm−Cフィルタ回路は、Gm値を
制御するための制御端子を備えたGmアンプと容量とを
有する帯域通過型Gm−Cフィルタと、前記Gm−Cフ
ィルタに入力される参照信号と、該Gm−Cフィルタか
ら出力される信号との間の位相関係を比較する位相比較
手段と、前記位相比較手段から出力される比較信号に応
答して、カウントアップまたはカウントダウンを行うア
ップダウンカウンタと、前記アップダウンカウンタの計
数出力に基づいて、前記Gm値を制御するための制御信
号を前記制御端子に供給する制御信号発生手段とを具備
したものである。さらに加えて、前記Gm−Cフィルタ
に入力されている前記参照信号を処理用入力信号に切り
換えると共に、前記Gm−Cフィルタからの出力信号を
前記位相比較手段に入力することなく所定の出力端へ導
く切換手段を備えた構成とすることもできる。ここで、
前記制御信号発生手段は、前記Gm値を制御するための
基準バイアス電流を発生する電流源と、前記アップダウ
ンカウンタの計数出力に対応した微調整用バイアス電流
を発生する電流源と、前記基準バイアス電流と前記微調
整用バイアス電流とを加算する加算器とを備えた構成と
するのが好適である。
In order to achieve the above object, a Gm-C filter circuit according to the present invention is a band pass type having a Gm amplifier having a control terminal for controlling a Gm value and a capacitor. A Gm-C filter, a phase comparison means for comparing a phase relationship between a reference signal input to the Gm-C filter and a signal output from the Gm-C filter, and output from the phase comparison means. And a control signal generator for supplying a control signal for controlling the Gm value to the control terminal based on a count output of the up / down counter in response to a comparison signal And means. In addition, the reference signal input to the Gm-C filter is switched to a processing input signal, and an output signal from the Gm-C filter is input to a predetermined output end without being input to the phase comparison means. It is also possible to adopt a configuration provided with a switching means for guiding. here,
The control signal generating means includes a current source that generates a reference bias current for controlling the Gm value, a current source that generates a fine adjustment bias current corresponding to the count output of the up / down counter, and the reference bias. It is preferable to employ a configuration including an adder that adds a current and the fine adjustment bias current.

【0016】また、本発明に係るGm−Cフィルタの調
整方法は、Gm値を制御するための制御端子を備えたG
mアンプと容量とを有する帯域通過型Gm−Cフィルタ
の周波数特性を調整するにあたり、前記Gm−Cフィル
タに入力される参照信号と、該Gm−Cフィルタから出
力される信号との間の位相関係を比較し、前記比較の結
果として得られる比較信号に応答して、アップダウンカ
ウンタをカウントアップまたはカウントダウンさせ、前
記アップダウンカウンタの計数出力に基づいて、前記G
m値を制御するための制御信号を前記制御端子に供給す
るものである。なお、前記Gm−Cフィルタの周波数特
性の調整が終了した後は、前記Gm−Cフィルタに入力
されている参照信号を処理用入力信号に切り換えると共
に、前記Gm−Cフィルタからの出力信号を直ちに所定
の出力端へ導くものとする。ここで、前記Gm値を制御
するための制御信号を前記制御端子に供給するに際し
て、前記Gm値を制御するための基準バイアス電流を発
生する電流源と、前記アップダウンカウンタの計数出力
に対応した微調整用バイアス電流を発生する電流源と、
前記基準バイアス電流と前記微調整用バイアス電流とを
加算する加算器とを用い、前記加算器から得られる加算
バイアス電流を前記制御端子に供給するのが好適であ
る。
Further, the Gm-C filter adjusting method according to the present invention is provided with a control terminal for controlling the Gm value.
In adjusting the frequency characteristic of a bandpass Gm-C filter having an m amplifier and a capacitance, a phase between a reference signal input to the Gm-C filter and a signal output from the Gm-C filter. The relationships are compared, the up / down counter is counted up or down in response to a comparison signal obtained as a result of the comparison, and the G
A control signal for controlling the m value is supplied to the control terminal. After the adjustment of the frequency characteristic of the Gm-C filter is completed, the reference signal input to the Gm-C filter is switched to the processing input signal, and the output signal from the Gm-C filter is immediately output. It shall be led to a predetermined output terminal. Here, when a control signal for controlling the Gm value is supplied to the control terminal, a current source for generating a reference bias current for controlling the Gm value and a count output of the up / down counter are supported. A current source that generates a bias current for fine adjustment,
It is preferable to use an adder that adds the reference bias current and the fine adjustment bias current, and supply the addition bias current obtained from the adder to the control terminal.

【0017】上述した本発明によれば、Gm−Cフィル
タの周波数特性(具体的には、位相送れ)がその理想中
心周波数において理想フィルタのものと等しくなるよう
に中心周波数を調整制御することで、フィルタの周波数
特性の精度を向上させることができる。
According to the present invention described above, the center frequency is adjusted and controlled so that the frequency characteristic (specifically, phase shift) of the Gm-C filter becomes equal to that of the ideal filter at the ideal center frequency. The accuracy of the frequency characteristics of the filter can be improved.

【0018】[0018]

【発明の実施の形態】以下、図1〜図4を参照して、本
発明の実施の形態の一例を説明する。
DETAILED DESCRIPTION OF THE INVENTION An example of an embodiment of the present invention will be described below with reference to FIGS.

【0019】図1は、本発明を適用したGm−Cフィル
タ回路のブロック図を示す。図1において、10はGm
アンプおよび容量からなるGm−Cフィルタ、11はG
m−Cフィルタ10の入力信号23とGm−Cフィルタ
10の出力信号24の位相を比較するための位相比較
器、12は位相比較器11の出力の極性に応じてカウン
ト数値がアップまたはダウンするアップ/ダウンカウン
タである。すなわち、位相比較器11の出力が正ならば
カウントアップし、また負ならばカウントダウンするよ
うに動作する。
FIG. 1 shows a block diagram of a Gm-C filter circuit to which the present invention is applied. In FIG. 1, 10 is Gm
Gm-C filter consisting of amplifier and capacitor, 11 is G
A phase comparator for comparing the phase of the input signal 23 of the m-C filter 10 and the phase of the output signal 24 of the Gm-C filter 10, and 12 is a count value that increases or decreases according to the polarity of the output of the phase comparator 11. Up / down counter. That is, when the output of the phase comparator 11 is positive, it counts up, and when it is negative, it counts down.

【0020】13はアップ/ダウンカウンタ12の出力
信号27に応じて出力電流値(バイアス電流値)30が
決まる微調整バイアス電流発生回路、14はGm−Cフ
ィルタ10の周波数特性を自己調整(フィードバック制
御)するために必要な基準バイアス電流IPLL を発生す
るバイアス電流発生回路(PLL回路)、15はバイア
ス電流発生回路14と微調整バイアス電流発生回路13
の各出力電流29(IPLL ),30(ITUNE)を加算す
るための加算器である。そして、加算器15の出力電流
31(IFIL )を、Gm−Cフィルタ10の周波数特性
を調整するためのバイアス端子に供給する。
Reference numeral 13 is a fine adjustment bias current generating circuit in which an output current value (bias current value) 30 is determined according to the output signal 27 of the up / down counter 12, and 14 is a self-adjustment (feedback) of the frequency characteristic of the Gm-C filter 10. Bias current generating circuit (PLL circuit) for generating a reference bias current I PLL required for control), and 15 is a bias current generating circuit 14 and a fine adjustment bias current generating circuit 13.
Is an adder for adding each of the output currents 29 (I PLL ) and 30 (I TUNE ). Then, the output current 31 (I FIL ) of the adder 15 is supplied to a bias terminal for adjusting the frequency characteristics of the Gm-C filter 10.

【0021】20はフィルタ10の入力信号を導入する
入力端子、21はフィルタ10の周波数特性を自己調整
するための参照信号を導入する参照信号入力端子、16
および17はGm−Cフィルタ10に入力する信号を切
り換えるためのスイッチ、22はフィルタ10の出力信
号を出力する出力端子、18および19はフィルタ10
の出力信号を出力端子に出すか又は位相比較器11に出
すかを切り換えるためのスイッチ、28はバイアス電流
発生回路14に入力するための基準クロック信号を印加
する端子である。
Reference numeral 20 is an input terminal for introducing the input signal of the filter 10, 21 is a reference signal input terminal for introducing a reference signal for self-adjusting the frequency characteristic of the filter 10, 16
And 17 are switches for switching a signal input to the Gm-C filter 10, 22 is an output terminal for outputting an output signal of the filter 10, and 18 and 19 are filters 10
Is a switch for switching between outputting the output signal to the output terminal and outputting the output signal to the phase comparator 11, and a terminal 28 for applying a reference clock signal to be input to the bias current generating circuit 14.

【0022】次に、図1に示したGm−Cフィルタの動
作について説明する。
Next, the operation of the Gm-C filter shown in FIG. 1 will be described.

【0023】帯域通過フィルタ(Gm−Cフィルタ)1
0の周波数特性を図2に示す。ここで、図2(A)は周
波数・ゲイン特性を示す。図2(B)は周波数・位相特
性であり、図に示すように、位相は中心周波数fo のと
ころで零となる性質がある。すなわち、入力信号周波数
が帯域通過フィルタ(以下、BPFと称する)の中心周
波数fo と等しい場合には、出力信号の位相は入力信号
と一致している。
Bandpass filter (Gm-C filter) 1
FIG. 2 shows the frequency characteristics of 0. Here, FIG. 2A shows frequency-gain characteristics. FIG. 2 (B) is a frequency-phase characteristic, as shown in FIG., The phase has a property that becomes zero at the center frequency f o. That is, the input signal frequency band pass filters equal to the center frequency f o (hereinafter referred to as BPF), the output signal of the phase is consistent with the input signal.

【0024】先ず、Gm−Cフィルタ(BPF)10の
調整のためにトレーニング信号として参照信号入力端子
21に理想帯域通過フィルタの中心周波数の信号を与え
る。このときスイッチ17および19はオン、16およ
び18はオフにする。仮に、BPF10の中心周波数が
理想値よりも小さい場合には、出力位相は理想値よりも
遅れることになる。従って、位相比較器11は位相遅れ
としての信号を位相遅れ出力端子に出力する。すると、
アップ/ダウンカウンタ12は、位相遅れ信号出力に基
づいてカウンタ12の計数値を1つ増加させる。例え
ば、カウンタ12の初期値が“0”とすると、位相比較
器11の出力に基づいてカウンタ12の出力は“1”に
なる。
First, in order to adjust the Gm-C filter (BPF) 10, a signal of the center frequency of the ideal bandpass filter is given to the reference signal input terminal 21 as a training signal. At this time, the switches 17 and 19 are turned on, and the switches 16 and 18 are turned off. If the center frequency of the BPF 10 is smaller than the ideal value, the output phase will lag behind the ideal value. Therefore, the phase comparator 11 outputs the signal as the phase delay to the phase delay output terminal. Then
The up / down counter 12 increments the count value of the counter 12 by 1 based on the phase delay signal output. For example, when the initial value of the counter 12 is “0”, the output of the counter 12 is “1” based on the output of the phase comparator 11.

【0025】微調整バイアス電流発生回路13はカウン
タ12の計数出力27によって出力電流が決定される。
例えば、カウンタ12の計数値が“N”とすると、出力
電流ITUNEは次式で与えられる。
The output current of the fine adjustment bias current generating circuit 13 is determined by the count output 27 of the counter 12.
For example, when the count value of the counter 12 is "N", the output current I TUNE is given by the following equation.

【0026】[0026]

【数1】ITUNE=N×Iref …(1) ここで、Iref はバイアス電流発生回路14で生成され
た電流に比例した微小基準電流、Nはカウンタ12の計
数値である。すなわち、Nは最小値Nmin から最大値N
max の範囲の整数値でNmin =−Nmax となる。加算器
15の出力電流31(IFIL )は、バイアス電流発生回
路14の出力電流IPLL と微調整バイアス電流発生回路
13の出力電流ITUNEを加算しているので、出力電流I
FIL は次式で与えられる。
I TUNE = N × I ref (1) where I ref is a minute reference current proportional to the current generated by the bias current generating circuit 14, and N is a count value of the counter 12. That is, N ranges from the minimum value N min to the maximum value N
the N min = -N max as an integer value in the range of max. Since the output current 31 (I FIL ) of the adder 15 adds the output current I PLL of the bias current generation circuit 14 and the output current I TUNE of the fine adjustment bias current generation circuit 13, the output current I PLL
FIL is given by the following equation.

【0027】[0027]

【数2】IFIL =IPLL +ITUNE …(2) この場合、ITUNEは位相遅れによって増加するので、出
力電流IFIL も同様に増加してくる。かくして、出力バ
イアス電流IFIL によってGm−Cフィルタ10の周波
数特性が制御される。
## EQU2 ## I FIL = I PLL + I TUNE (2) In this case, since I TUNE increases due to the phase delay, the output current I FIL also increases. Thus, the frequency characteristics of the Gm-C filter 10 are controlled by the output bias current I FIL .

【0028】いま、Gm−Cフィルタ10は、バイアス
電流IFIL の増加によって中心周波数が増加するように
設計されているものとする。すると、このような動作に
よってGm−Cフィルタ10の位相遅れが小さくなる。
こうしたカウンタ動作を繰り返すことによって、最終的
に参照入力信号周波数においてGm−Cフィルタ10の
入出力位相差は零になるようになり、結果として中心周
波数は最終的に理想フィルタのものと一致する。
Now, it is assumed that the Gm-C filter 10 is designed so that the center frequency increases as the bias current IFIL increases. Then, the phase lag of the Gm-C filter 10 is reduced by such an operation.
By repeating such a counter operation, the input / output phase difference of the Gm-C filter 10 finally becomes zero at the reference input signal frequency, and as a result, the center frequency finally matches that of the ideal filter.

【0029】また仮に、Gm−Cフィルタ(BPF)1
0の中心周波数が理想値よりも大きい場合には、出力位
相は理想値よりも進むことになる。従って、位相比較器
11は位相進みとしての信号を位相進み出力端子に出力
する。アップ/ダウンカウンタ12は位相進み信号出力
に基づいて、カウンタ12の計数値を1つ減少させる。
例えば、カウンタ12の初期値が“0”とすると、位相
比較器11の出力に基づいてカウンタ12の計数値は
“−1”になる。
Further, temporarily, the Gm-C filter (BPF) 1
When the center frequency of 0 is larger than the ideal value, the output phase leads the ideal value. Therefore, the phase comparator 11 outputs the signal as the phase lead to the phase lead output terminal. The up / down counter 12 decrements the count value of the counter 12 by 1 based on the phase lead signal output.
For example, if the initial value of the counter 12 is "0", the count value of the counter 12 becomes "-1" based on the output of the phase comparator 11.

【0030】この結果、カウンタ12の出力は小さくな
り、カウンタ12の出力に基づいて決まる微調整バイア
ス電流発生回路の出力電流ITUNEも小さくなり、さらに
加算器15からの出力電流IFIL も小さくなる。この出
力電流IFIL の減少によりGm−Cフィルタ10の中心
周波数が減少することになる。
As a result, the output of the counter 12 becomes small, the output current I TUNE of the fine adjustment bias current generating circuit determined based on the output of the counter 12 becomes small, and the output current I FIL from the adder 15 also becomes small. . Due to the decrease in the output current I FIL , the center frequency of the Gm-C filter 10 decreases.

【0031】アップ/ダウンカウンタ12が同様の動作
を繰り返すことで、Gm−Cフィルタ10の入出力位相
差が参照入力信号周波数において零になるようになり、
結果として中心周波数は最終的に理想フィルタのものと
一致する。
By repeating the same operation of the up / down counter 12, the input / output phase difference of the Gm-C filter 10 becomes zero at the reference input signal frequency,
As a result, the center frequency finally matches that of the ideal filter.

【0032】図3は、図1に示したGm−Cフィルタ1
0の回路構成を示す。ここで37〜40はGmアンプ、
41および42は容量であり、これら37〜42の要素
によってGm−Cフィルタ10が構成される。そして、
加算器15からの出力バイアス電流IFIL はGmアンプ
のそれぞれのGm値制御用バイアス端子に供給される。
各バイアス端子に供給されるバイアス電流によって各G
mアンプのGm値が制御されることで、Gm−Cフィル
タ10の中心周波数が制御されることになる。なお、M
OSFET43はカレントミラー回路の一要素であっ
て、電流値I1 を電圧値に変換する(I1 に比例した電
流I2 は、MOSFET44に流れる:図4参照)。
FIG. 3 shows the Gm-C filter 1 shown in FIG.
A circuit configuration of 0 is shown. Here, 37 to 40 are Gm amplifiers,
Reference numerals 41 and 42 denote capacitances, and the Gm-C filter 10 is constituted by these elements 37 to 42. And
The output bias current I FIL from the adder 15 is supplied to each Gm value control bias terminal of the Gm amplifier.
Each G is controlled by a bias current supplied to each bias terminal.
By controlling the Gm value of the m amplifier, the center frequency of the Gm-C filter 10 is controlled. In addition, M
The OSFET 43 is an element of the current mirror circuit and converts the current value I 1 into a voltage value (a current I 2 proportional to I 1 flows through the MOSFET 44: see FIG. 4).

【0033】図4は、図3に示した各Gmアンプの詳細
な回路構成を示す。ここで、44は図3のMOSFET
43と対をなしてカレントミラー回路を構成するMOS
FETであり、バイアス電流制御回路で形成された電流
源として働き、この電流値I2 によって各Gmアンプの
Gm値が決められる。具体的にはGm値は、次式で与え
られる。
FIG. 4 shows a detailed circuit configuration of each Gm amplifier shown in FIG. Here, 44 is the MOSFET of FIG.
MOS forming a current mirror circuit in pair with 43
A FET, acts as a current source formed by the bias current control circuit, Gm value of each Gm amplifier is determined by the current value I 2. Specifically, the Gm value is given by the following equation.

【0034】[0034]

【数3】Gm=2(I2 K)0.5 …(3) 従って、電流I1 すなわち加算器15からのバイアス電
流IFIL が増加するとGm値が増加して、結果として中
心周波数が高くなる。
Gm = 2 (I 2 K) 0.5 (3) Accordingly, when the current I 1, that is, the bias current I FIL from the adder 15 increases, the Gm value increases, and as a result, the center frequency increases.

【0035】また、45および46は正ならびに負信号
をゲートに受ける入力MOSFET、47および48は
ロード用MOSFETであって各ゲート端子には同相信
号調整用の信号が印加される。
Further, 45 and 46 are input MOSFETs for receiving positive and negative signals at their gates, 47 and 48 are load MOSFETs, and a signal for in-phase signal adjustment is applied to each gate terminal.

【0036】なお、本発明は図4に示したGmアンプの
構成にのみ適用されるものではなく、その他の一般的な
Gmアンプにも適用し得ることは勿論である。
Note that the present invention is not limited to the configuration of the Gm amplifier shown in FIG. 4, but can of course be applied to other general Gm amplifiers.

【0037】[0037]

【発明の効果】以上説明した通り、本発明ではGmアン
プのGm値を制御することによりGm−Cフィルタの周
波数特性を自己調整することとしているので、周波数特
性精度の優れたフィルタを実現することができる。
As described above, in the present invention, the frequency characteristic of the Gm-C filter is self-adjusted by controlling the Gm value of the Gm amplifier, so that a filter having excellent frequency characteristic accuracy can be realized. Can be.

【0038】他方、従来の回路においては、相対精度を
向上させるためにMOSFETのチャネル長ならびにチ
ャネル幅の大きいものを使用していたが、これによりチ
ップサイズが大きくなってしまった。このような従来の
回路に対して、本発明を実施することにより、全体とし
てチップサイズが小さくなり、かつ精度の良いフィルタ
を得ることが可能になる。
On the other hand, in the conventional circuit, a MOSFET having a large channel length and a large channel width was used in order to improve the relative accuracy, but this increased the chip size. By implementing the present invention with respect to such a conventional circuit, it becomes possible to obtain a filter having a small chip size as a whole and high accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用したGm−Cフィルタの回路図で
ある。
FIG. 1 is a circuit diagram of a Gm-C filter to which the present invention is applied.

【図2】本発明を適用したGm−Cフィルタが有する周
波数特性を示す図である。
FIG. 2 is a diagram showing frequency characteristics of a Gm-C filter to which the present invention is applied.

【図3】図1に示したGm−Cフィルタの具体的な回路
例を示す図である。
3 is a diagram showing a specific circuit example of the Gm-C filter shown in FIG.

【図4】図3に示した各Gmアンプの回路図を示す図で
ある。
FIG. 4 is a diagram showing a circuit diagram of each Gm amplifier shown in FIG.

【図5】従来から知られているGm−Cフィルタの一例
を示すブロック図である。
FIG. 5 is a block diagram showing an example of a conventionally known Gm-C filter.

【図6】図5に示したPLL回路56をより具体的に示
した図である。
6 is a diagram more specifically showing the PLL circuit 56 shown in FIG.

【図7】図6に示したGm−Cフィルタ51の位相特性
を示す図である。
7 is a diagram showing a phase characteristic of the Gm-C filter 51 shown in FIG.

【図8】図6に示したGm−Cフィルタ51の位相特性
を示す図である。
8 is a diagram showing a phase characteristic of the Gm-C filter 51 shown in FIG.

【図9】図5に示したGm−Cフィルタ50の詳細な回
路図である。
9 is a detailed circuit diagram of the Gm-C filter 50 shown in FIG.

【図10】従来の適応フィルタを用いたGm−Cフィル
タの一例を示す図である。
FIG. 10 is a diagram showing an example of a Gm-C filter using a conventional adaptive filter.

【符号の説明】[Explanation of symbols]

10 Gm−Cフィルタ 11 位相比較器 12 アップ/ダウンカウンタ 13 微調整バイアス電流発生回路 14 バイアス電流発生回路 15 加算器 10 Gm-C filter 11 Phase comparator 12 Up / down counter 13 Fine adjustment bias current generation circuit 14 Bias current generation circuit 15 Adder

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 Gm値を制御するための制御端子を備え
たGmアンプと容量とを有する帯域通過型Gm−Cフィ
ルタと、 前記Gm−Cフィルタに入力される参照信号と、該Gm
−Cフィルタから出力される信号との間の位相関係を比
較する位相比較手段と、 前記位相比較手段から出力される比較信号に応答して、
カウントアップまたはカウントダウンを行うアップダウ
ンカウンタと、 前記アップダウンカウンタの計数出力に基づいて、前記
Gm値を制御するための制御信号を前記制御端子に供給
する制御信号発生手段とを具備したことを特徴とするG
m−Cフィルタ回路。
1. A band-pass Gm-C filter having a Gm amplifier having a control terminal for controlling a Gm value and a capacitor; a reference signal input to the Gm-C filter;
Phase comparison means for comparing the phase relationship with the signal output from the -C filter, and in response to the comparison signal output from the phase comparison means,
An up / down counter for counting up or down and a control signal generating means for supplying a control signal for controlling the Gm value to the control terminal based on the count output of the up / down counter. And G
m-C filter circuit.
【請求項2】 請求項1において、さらに加えて、前記
Gm−Cフィルタに入力されている前記参照信号を処理
用入力信号に切り換えると共に、前記Gm−Cフィルタ
からの出力信号を前記位相比較手段に入力することなく
所定の出力端へ導く切換手段を備えたことを特徴とする
Gm−Cフィルタ回路。
2. The method according to claim 1, wherein the reference signal input to the Gm-C filter is switched to a processing input signal, and an output signal from the Gm-C filter is added to the phase comparison means. A Gm-C filter circuit comprising switching means for leading to a predetermined output end without inputting to the Gm-C filter circuit.
【請求項3】 請求項1において、前記制御信号発生手
段は、 前記Gm値を制御するための基準バイアス電流を発生す
る電流源と、前記アップダウンカウンタの計数出力に対
応した微調整用バイアス電流を発生する電流源と、前記
基準バイアス電流と前記微調整用バイアス電流とを加算
する加算器とを備えたことを特徴とするGm−Cフィル
タ回路。
3. The control signal generating means according to claim 1, wherein the current source generates a reference bias current for controlling the Gm value, and a fine adjustment bias current corresponding to the count output of the up / down counter. A Gm-C filter circuit, comprising: a current source for generating the above; and an adder for adding the reference bias current and the fine adjustment bias current.
【請求項4】 Gm値を制御するための制御端子を備え
たGmアンプと容量とを有する帯域通過型Gm−Cフィ
ルタの周波数特性を調整するにあたり、 前記Gm−Cフィルタに入力される参照信号と、該Gm
−Cフィルタから出力される信号との間の位相関係を比
較し、 前記比較の結果として得られる比較信号に応答して、ア
ップダウンカウンタをカウントアップまたはカウントダ
ウンさせ、 前記アップダウンカウンタの計数出力に基づいて、前記
Gm値を制御するための制御信号を前記制御端子に供給
することを特徴とするGm−Cフィルタの調整方法。
4. A reference signal input to the Gm-C filter when adjusting frequency characteristics of a bandpass Gm-C filter having a Gm amplifier having a control terminal for controlling a Gm value and a capacitor. And the Gm
-Compare the phase relation with the signal output from the C filter, and count up or down the up-down counter in response to the comparison signal obtained as a result of the comparison, and output the count output of the up-down counter. Based on the above, a control signal for controlling the Gm value is supplied to the control terminal.
【請求項5】 請求項4において、前記Gm−Cフィル
タの周波数特性の調整が終了した後は、前記Gm−Cフ
ィルタに入力されている参照信号を処理用入力信号に切
り換えると共に、前記Gm−Cフィルタからの出力信号
を直ちに所定の出力端へ導くことを特徴とするGm−C
フィルタの調整方法。
5. The method according to claim 4, wherein after the adjustment of the frequency characteristic of the Gm-C filter is completed, the reference signal input to the Gm-C filter is switched to the processing input signal and the Gm-C filter is input. Gm-C characterized in that an output signal from the C filter is immediately led to a predetermined output terminal.
How to adjust the filter.
【請求項6】 請求項4において、前記Gm値を制御す
るための制御信号を前記制御端子に供給するに際して、 前記Gm値を制御するための基準バイアス電流を発生す
る電流源と、前記アップダウンカウンタの計数出力に対
応した微調整用バイアス電流を発生する電流源と、前記
基準バイアス電流と前記微調整用バイアス電流とを加算
する加算器とを用い、前記加算器から得られる加算バイ
アス電流を前記制御端子に供給することを特徴とするG
m−Cフィルタの調整方法。
6. The current source for generating a reference bias current for controlling the Gm value when supplying a control signal for controlling the Gm value to the control terminal, according to claim 4, A current source that generates a fine adjustment bias current corresponding to the count output of the counter and an adder that adds the reference bias current and the fine adjustment bias current are used, and the added bias current obtained from the adder is G which is supplied to the control terminal
Adjustment method of m-C filter.
JP23669895A 1995-09-14 1995-09-14 Gm-c filter circuit and gm-c filter adjusting method Pending JPH0983294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23669895A JPH0983294A (en) 1995-09-14 1995-09-14 Gm-c filter circuit and gm-c filter adjusting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23669895A JPH0983294A (en) 1995-09-14 1995-09-14 Gm-c filter circuit and gm-c filter adjusting method

Publications (1)

Publication Number Publication Date
JPH0983294A true JPH0983294A (en) 1997-03-28

Family

ID=17004451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23669895A Pending JPH0983294A (en) 1995-09-14 1995-09-14 Gm-c filter circuit and gm-c filter adjusting method

Country Status (1)

Country Link
JP (1) JPH0983294A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005528836A (en) * 2002-06-03 2005-09-22 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal
KR100662584B1 (en) * 1998-08-06 2007-01-02 후지쯔 가부시끼가이샤 Filter characteristic regulating apparatus and regulating method therefor
WO2007058012A1 (en) * 2005-11-17 2007-05-24 Mitsumi Electric Co., Ltd. Filter adjusting method, filter adjusting device, and filter circuit
US7245178B2 (en) 2005-01-06 2007-07-17 Fujitsu Limited Analog filter circuit and adjustment method thereof
US7400868B2 (en) * 2004-01-06 2008-07-15 Matsushita Electric Industrial Co., Ltd. Automatic tuning apparatus for filter and communication instrument
US7583948B2 (en) 2005-04-28 2009-09-01 Kabushiki Kaisha Toshiba Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662584B1 (en) * 1998-08-06 2007-01-02 후지쯔 가부시끼가이샤 Filter characteristic regulating apparatus and regulating method therefor
JP2005528836A (en) * 2002-06-03 2005-09-22 テレフオンアクチーボラゲット エル エム エリクソン(パブル) Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal
US7400868B2 (en) * 2004-01-06 2008-07-15 Matsushita Electric Industrial Co., Ltd. Automatic tuning apparatus for filter and communication instrument
US7245178B2 (en) 2005-01-06 2007-07-17 Fujitsu Limited Analog filter circuit and adjustment method thereof
US7583948B2 (en) 2005-04-28 2009-09-01 Kabushiki Kaisha Toshiba Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant
US7865163B2 (en) 2005-04-28 2011-01-04 Kabushiki Kaisha Toshiba Time constant automatic adjusting circuit, filter circuit system, and method of automatically adjusting time constant
WO2007058012A1 (en) * 2005-11-17 2007-05-24 Mitsumi Electric Co., Ltd. Filter adjusting method, filter adjusting device, and filter circuit
JP2007142755A (en) * 2005-11-17 2007-06-07 Mitsumi Electric Co Ltd Filter adjustment method and device, and filter circuit

Similar Documents

Publication Publication Date Title
KR101410877B1 (en) Phase locked loop with digital compensation for analog integration
US7030688B2 (en) Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit
JP4608153B2 (en) Charge pump current correction circuit
US7501867B2 (en) Power supply noise rejection in PLL or DLL circuits
JP3804763B2 (en) Duty cycle correction circuit and method
US9705512B1 (en) Self-calibrating fractional-N phase lock loop and method thereof
US10027333B2 (en) Phase locked loops having decoupled integral and proportional paths
JPH11163696A (en) Frequency comparator and clock reproduction circuit using the comparator
JPH04282912A (en) Continuous time filter tuned circuit and method
TW201842733A (en) Track-and-hold charge pump
US7403063B2 (en) Apparatus and method for tuning center frequency of a filter
CN209982465U (en) Phase-locked loop and control circuit for phase-locked loop
US20020084817A1 (en) Duty cycle control loop
JPH0983294A (en) Gm-c filter circuit and gm-c filter adjusting method
JPH10303699A (en) Gm-c filter circuit
JP4323425B2 (en) Phase-locked loop circuit, electronic device including phase-locked loop circuit, and method for generating periodic signal
US6737911B2 (en) Filter
JPH04331504A (en) High-speed response/high-accuracy composite amplifier
RU2422985C1 (en) Structure of filter of control circuit for phase automatic frequency control device
CN110635789B (en) Clock adjusting circuit and clock adjusting method
TW202223585A (en) System-on-chip device, spread spectrum clock generator and discrete-time loop filtering method thereof
KR20150069497A (en) Digital phase locked loop using multi digital integral path and method of operating the same
KR950003357B1 (en) Band pass filter
CN116073822A (en) Gapped clock regeneration circuit and regeneration method
JPH02170723A (en) A/d converting circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021025