JPH01140016A - Dc voltage generator - Google Patents

Dc voltage generator

Info

Publication number
JPH01140016A
JPH01140016A JP29835387A JP29835387A JPH01140016A JP H01140016 A JPH01140016 A JP H01140016A JP 29835387 A JP29835387 A JP 29835387A JP 29835387 A JP29835387 A JP 29835387A JP H01140016 A JPH01140016 A JP H01140016A
Authority
JP
Japan
Prior art keywords
voltage
analog
error
digital
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29835387A
Other languages
Japanese (ja)
Inventor
Hideo Susuda
煤田 秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP29835387A priority Critical patent/JPH01140016A/en
Publication of JPH01140016A publication Critical patent/JPH01140016A/en
Pending legal-status Critical Current

Links

Landscapes

  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

PURPOSE:To obtain a device comprising a small number of components and having high reliability, by providing an A/D converter converting digitally an analog DC voltage output from a variable gain amplifier and feeding it back to an arithmetic element, so as to minimize an error correction circuit. CONSTITUTION:Digital DC voltage data (DDV) subjected to corrective computation in an arithmetic element CPU 120 and outputted therefrom are inputted to and stored in RAM 14 and changed into an analog DC voltage (ADV) in DAC 20. This ADV is led to a variable gain amplifier 30 composed of an operational amplifier and a variable attenuator, and it is amplified therein by a necessary amount and outputted to change over an output voltage range (measuring range). This ADV is converted into DDV by an A/D converter 15 and fed back to the CPU 120. Thereby zero data are set in the DAC 20 first, an offset error is corrected, and thereafter the correction of a gain error is conducted by the same arithmetic operation cycle. Through this cycle, accordingly, the correction for the entire measuring range is completed. Therefore from these operations a, DC voltage in the necessary measuring range is obtained thereafter without any error.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、アナログ直流電圧出力に含まれる誤差を補正
する為の回路構成のシンプル化を図るようにした直流電
圧発生装置の改善に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to an improvement of a DC voltage generator that simplifies the circuit configuration for correcting errors included in analog DC voltage output.

〈従来の技術〉 以下図面を用いて従来の技術の説明をする。<Conventional technology> The conventional technology will be explained below using the drawings.

第3図は従来の直流電圧発生装置の概要を示すブロック
系統図である。
FIG. 3 is a block system diagram showing an outline of a conventional DC voltage generator.

第3図において、直流電圧発生装置の主要部αは、レジ
スタ1.レジスタ1からのデジタル直流電圧をアナログ
直流電圧に変換するデジタル/アナログ変換器(以下r
’DAcJと略称する)2゜変換されたアナログ直流電
圧を測定レンジに応じた所懐の直流電圧に増幅して出力
端子α、に出力する演算増幅器3a及び可変減衰器3b
から成る可変利得増幅器3により構成される。この主要
部αにおいて、アナログ変換された直流電圧には、電圧
ゼロ時のオフセット誤差と電圧100%時のゲイン誤差
とが存在する。そこで、第1ランダム・アクセス・メモ
リ(以下ランダム・アクセス・メモリはrRAM、と略
称する)4と、第1DAC5と、第1固定減衰器(以下
固定減衰器は「ATTJと略称する)6とから成るオフ
セット誤差補正回路βのオフセット誤差補正信号が加減
算器7に供給されて前記オフセット誤差をキャンセルす
る。又、第2RAM8と、第2DAC9と、第2ATT
10と、第2ATT10の出力を基準電圧Vrefと加
減算する加減算器11とから成るゲイン誤差補正回路γ
のゲイン誤差補正信号がDAC2に供給されて前記ゲイ
ン誤差をキャンセルする。
In FIG. 3, the main parts α of the DC voltage generator are registers 1. A digital/analog converter (referred to below as r) that converts the digital DC voltage from register 1 into an analog DC voltage.
The operational amplifier 3a and the variable attenuator 3b amplify the 2° converted analog DC voltage (abbreviated as 'DAcJ) to the desired DC voltage according to the measurement range and output it to the output terminal α.
It is constituted by a variable gain amplifier 3 consisting of. In this main part α, the analog-converted DC voltage has an offset error when the voltage is zero and a gain error when the voltage is 100%. Therefore, from a first random access memory (hereinafter referred to as rRAM) 4, a first DAC 5, and a first fixed attenuator (hereinafter referred to as "ATTJ") 6, The offset error correction signal of the offset error correction circuit β is supplied to the adder/subtractor 7 to cancel the offset error.
10, and an adder/subtracter 11 that adds or subtracts the output of the second ATT 10 to the reference voltage Vref.
A gain error correction signal of is supplied to the DAC 2 to cancel the gain error.

ここで、主要部αやオフセット誤差補正回路βやゲイン
誤差補正回路γは、リード・オンリ・メモリ(以下rR
OM、と略称する)13に記憶された演算式等を用いて
必要とする演算を行う例えばプロセッサ等から成る演算
部(以下rCPU、という)12によって制御される。
Here, the main part α, the offset error correction circuit β, and the gain error correction circuit γ are read-only memories (rR
It is controlled by an arithmetic unit (hereinafter referred to as rCPU) 12 comprising, for example, a processor, which performs necessary arithmetic operations using arithmetic expressions and the like stored in OM (abbreviated as OM) 13.

この様な構成により、測定レンジに応じ、誤差が補正さ
れた正確な直流電圧が主要部αから出力される。
With such a configuration, an accurate DC voltage with errors corrected is output from the main part α according to the measurement range.

〈発明が解決しようとする問題点〉 しかしながら、この従来の直流電圧発生装置は、主要部
αに対して各誤差補正回路がかなり大きな部分を占めて
いるため、全体の回路構成が複雑となり、必然的に回路
構成部品が多くな、製品価格の上昇、製作の複雑さ、使
用部品ストックの増加、メンテナンスの困難さ等、多く
の問題点がある。
<Problems to be Solved by the Invention> However, in this conventional DC voltage generator, since each error correction circuit occupies a considerable portion of the main part α, the overall circuit configuration becomes complicated and There are many problems, such as the large number of circuit components, increased product price, complexity of manufacturing, increased stock of used parts, and difficulty in maintenance.

本発明は、この従来の技術の問題点に鑑みてなされたも
のであって、誤差補正回路を最小限度に押えて、部品点
数の少ない、小形で且つ窩信顆性を有する安価な直流電
圧発生装置を提供することを目口勺とする。
The present invention has been made in view of the problems of the conventional technology, and it is possible to generate an inexpensive DC voltage with a small number of parts, a small size, and a condylar property by minimizing the error correction circuit. Our goal is to provide the equipment.

く問題点を解決するための手段〉 上述の目的を達成するための本発明の直流電圧発生装置
は、デジタル直流電圧をアナログ直流電圧に変換し、可
変利得増幅器で測定レンジに応じた所望のアナログ直流
電圧に増幅して出力する直流電圧発生装置において、出
力されるアナログ直流電圧に含まれるゲイン誤差、オフ
セット誤差。
Means for Solving Problems〉 To achieve the above-mentioned object, the DC voltage generator of the present invention converts a digital DC voltage into an analog DC voltage, and uses a variable gain amplifier to generate a desired analog voltage according to the measurement range. Gain error and offset error included in the output analog DC voltage in a DC voltage generator that amplifies and outputs DC voltage.

及びこれ等誤差に基づく直流電圧特性を補正するために
、測定レンジ毎のアナログ直流電圧出力の補正値を演算
する演算部と、該演算部で演算されたデータを記憶する
ランダム・アクセス・メモリと、該ランダム・アクセス
・メモリからのデジタル直流電圧をアナログ直流電圧に
変換して前記可変利得増幅器に出力するデジタル/アナ
ログ変換器と、前記可変利得増幅器からのアナログ直流
電圧出力をデジタル直流電圧に変換して前記演算部にフ
ィードバックするアナログ/デジタル変換器と、を具備
して成る事を特徴とするものである。
and a calculation unit that calculates a correction value for analog DC voltage output for each measurement range in order to correct DC voltage characteristics based on these errors, and a random access memory that stores data calculated by the calculation unit. , a digital/analog converter that converts a digital DC voltage from the random access memory into an analog DC voltage and outputs it to the variable gain amplifier; and a digital/analog converter that converts the analog DC voltage output from the variable gain amplifier into a digital DC voltage. and an analog/digital converter that feeds back the converted data to the arithmetic unit.

〈実施例〉 以下本発明の実施例を図面に基づき詳細に説明する。尚
、以下の図面において、第3図と重複する部分は同一番
号を付してその説明は省略する。
<Example> Hereinafter, an example of the present invention will be described in detail based on the drawings. In the following drawings, parts that overlap with those in FIG. 3 are given the same numbers, and their explanations will be omitted.

第1図は本願発明の直流電圧発生装置の概要を示すブロ
ック系統図である。
FIG. 1 is a block system diagram showing an outline of the DC voltage generator of the present invention.

第1図において、アナログに変換された直流電圧に存在
するゲイン誤差、オフセット誤差、及びこれ等誤差に基
づく直流電圧特性を補正するために、直流電圧発生装置
を、測定レンジ毎のアナログ直流電圧出力の補正演算を
行う演算部(CPU)120と、このCP U 120
で補正演算され出力されるデジタル直流電圧データをデ
ータバスを介して入力し記憶するRAM14と、このR
A M 14に記憶されたデジタル直流電圧データを入
力してアナログ直流電圧に変換するD A C20と、
D A C20からのアナログ直流電圧を必要量だけ増
幅して出力する為と出力電圧レンジ(測定レンジ)の切
換を行うための演算増幅器と可変減衰器とから成る可変
利得増幅器30と、可変利得増幅器30からのアナログ
直流電圧出力を入力してデジタル直流電圧に変換してデ
ータバスを介してCP tJ 120にフィードバック
するアナログ/デジタル変換器(以下「ADC,と略称
する)15と、で構成する。
In Figure 1, in order to correct the gain error, offset error, and DC voltage characteristics based on these errors that exist in the DC voltage converted to analog, the DC voltage generator is connected to the analog DC voltage output for each measurement range. a calculation unit (CPU) 120 that performs correction calculations;
This R
A DAC 20 that inputs digital DC voltage data stored in the AM 14 and converts it into an analog DC voltage;
A variable gain amplifier 30 consisting of an operational amplifier and a variable attenuator for amplifying and outputting the analog DC voltage from the DAC 20 by the required amount and for switching the output voltage range (measurement range); An analog/digital converter (hereinafter abbreviated as "ADC") 15 inputs an analog DC voltage output from CP tJ 120, converts it into a digital DC voltage, and feeds it back to CP tJ 120 via a data bus.

第2図は本発明の説明に供するためのフローチャートで
ある。
FIG. 2 is a flowchart for explaining the present invention.

以下第1図乃至第2図を用いて本発明の詳細な説明する
The present invention will be described in detail below with reference to FIGS. 1 and 2.

まず、オフセット誤差とゲイン誤差とを合せた。First, the offset error and gain error were combined.

誤差の最大値が、D A C20の全レベル数(2n。The maximum value of the error is the total number of levels (2n) of DA C20.

但しnはビット数である)に対してどの程度の割合を占
めるかを予測し、これに相当するレベル数を誤差補正用
として割当てる0例えば、DAC20を12ビツト(1
=12.即ち全レベル数は4096レベル)で構成した
とする。又、誤差の最大値をフルスケールの1%以下と
する。この時DAC2においては、全レベル中の40レ
ベルが誤差補正用として割り当てるられることとなる。
For example, if the DAC 20 is set to 12 bits (1
=12. In other words, it is assumed that the total number of levels is 4096 levels). Also, the maximum value of the error shall be 1% or less of the full scale. At this time, in the DAC 2, 40 levels out of all levels are allocated for error correction.

まずオフセット誤差の補正を行う。First, offset errors are corrected.

オフセット誤差の値は、各測定レンジで異なる。The offset error value differs for each measurement range.

そこで、全ての測定レンジについてオフセット誤差の補
正を行う必要がある。CPU120を用いて測定レンジ
毎のアナログ直流電圧出力の補正演算を行うために、ま
ず最初に、CPU120 、ROM130を用いて、R
A M 14を介し、DAC20にゼロデータを設定す
る。この時のゼロデータは、RAM14の任意のアドレ
スに記憶される。可変利得増幅器30において、可変減
衰器を用いてオフセット誤差を行うべき測定レンジが切
換・選択される。
Therefore, it is necessary to correct offset errors for all measurement ranges. In order to use the CPU 120 to perform correction calculations for the analog DC voltage output for each measurement range, first, the CPU 120 and ROM 130 are used to perform R
Zero data is set in the DAC 20 via the AM 14. The zero data at this time is stored at an arbitrary address in the RAM 14. In the variable gain amplifier 30, a measurement range in which offset error should be measured is switched and selected using a variable attenuator.

ゼロデータに基づくアナログ直流電圧がDAC20から
出力される。DAC20からのアナログ直流電圧及び選
択された測定レンジに基づくオフセット誤差を含む、そ
の時のD A C20の入力値に対応するゼロデータ・
アナログ直流電圧出力VSTLO(但し、nは各測定レ
ンジによって異なる事を表わすために用いられる)が、
可変利得増幅器3oがら出力される。このゼロデータ・
アナログ直流電圧出力Vsπ。をADC15を介してデ
ジタル変換し、データバスを介してCP U 120で
補正演算を行うためのデータとしてフィードバックし、
CPU120を動作させてRAM14に測定レンジ/−
+!ロデー夕に対応するオフセット誤差として記憶する
An analog DC voltage based on zero data is output from the DAC 20. Zero data corresponding to the current input value of the DAC 20, including the analog DC voltage from the DAC 20 and an offset error based on the selected measurement range.
The analog DC voltage output VSTLO (where n is used to indicate that it differs depending on each measurement range) is
It is output from the variable gain amplifier 3o. This zero data
Analog DC voltage output Vsπ. is digitally converted via the ADC 15, and fed back via the data bus as data for performing correction calculations in the CPU 120,
Operate the CPU 120 and store the measurement range/- in the RAM 14.
+! It is stored as an offset error corresponding to the load value.

この様なサイクルを全ての測定レンジに渡って実行する
Such a cycle is executed over all measurement ranges.

オフセット誤差補正サイクルが終了すると、次にゲイン
誤差の補正を行う。
After the offset error correction cycle is completed, the gain error is then corrected.

ゲイン誤差の補正は、予めRA M 14の任意のアド
レスに記憶しておいた、D A C20の全レベル数<
4096レベル)から、誤差補正、用に割当てたレベル
(例えば40レベル)を引いた値(4o56レベル)で
あるフル・スケール・データ(以下rF−Sデータ」と
略称する)Dpsを、CPU120の制御信号に基づい
てD A C20に設定する。
The gain error correction is performed by adjusting the total number of levels of the D A C 20 stored in advance at an arbitrary address in the RAM 14
Full scale data (hereinafter abbreviated as rF-S data) Dps, which is the value (4o56 level) obtained by subtracting the level assigned for error correction (for example, 40 level) from the 4096 level), is controlled by the CPU 120. Set in the DAC 20 based on the signal.

可変利得増幅器30においては、可変減衰器を用いてゲ
イン誤差補正のための測定レンジが切換・選択される。
In the variable gain amplifier 30, a variable attenuator is used to switch and select a measurement range for gain error correction.

F−SデータDpsに基づくアナログ直流電圧がD A
 C20から出力される。このDAC20の出力と選択
された測定レンジとに基づくゲイン誤差を含むF−Sデ
ータI)psに対応するF・Sアナログ直流電圧出力v
Qπ(但しnは測定レンジによって異なる事を表わすた
めに用いられる)が、可変利得増幅器30から出力され
る。このF・Sアナログ直流電圧出力vo1をA D 
C15を介してデジタル変換し、データバスを介してC
PU120にフィードバックする。CPU120におい
ては、このフィードバックされた値(Val)と、記憶
されているこの測定レンジに対応するゼロデータ・アナ
ログ直流電圧[(Vsuo)と、その時の測定レンジに
おけるF−SデータDFSと、に基づくゲイン誤差補正
・傾斜特性(これをLSBとして表わす)が、 LSB=Dps/(Vc+u  Vsuo)  −(1
)から成る演算式に基づいて行なわれる。この補正演算
結果をRAM14にその時の測定レンジデータとして記
憶する。その上で、この傾斜特性の中間値(リニアリテ
ィー)を求める。このために、必要とする中間値の設定
を行い、ゼロ/F−S中間データ・アナログ直流電圧値
Vl)ujN旦しlは中間値を表わすために用いられる
)を測定する。
The analog DC voltage based on the F-S data Dps is DA
It is output from C20. F-S data including gain error based on the output of this DAC 20 and the selected measurement range I) F-S analog DC voltage output v corresponding to ps
Qπ (where n is used to indicate that it varies depending on the measurement range) is output from the variable gain amplifier 30. This F・S analog DC voltage output vo1 is A D
Digital conversion via C15 and C via data bus.
Feedback is provided to the PU 120. The CPU 120 calculates the value based on this fed-back value (Val), the stored zero data analog DC voltage [(Vsuo) corresponding to this measurement range, and the F-S data DFS in the measurement range at that time. The gain error correction/slope characteristic (represented as LSB) is: LSB=Dps/(Vc+u Vsuo) −(1
). This correction calculation result is stored in the RAM 14 as measurement range data at that time. Then, the intermediate value (linearity) of this slope characteristic is determined. For this purpose, the required intermediate value is set and the zero/FS intermediate data analog DC voltage value Vl)ujN is used to represent the intermediate value) is measured.

CPU120で演算されるリニア補正値は、(Vc T
L r XLSB) −Vs TLO−(2)に基づい
て行なわれる。この演算結果はRAM14にその時の測
定レンジにおける傾斜特性詳細データとして追加記・は
される、このような演算サイクルがリニア補正に・必要
な全中間値について実行される。このようにしてその測
定レンジにおけるオフセット誤差、ゲイン誤差、及びこ
れ等に附随する中間値に対する補正特性が得られる。
The linear correction value calculated by the CPU 120 is (Vc T
L r XLSB) -Vs TLO- (2). This calculation result is additionally stored in the RAM 14 as detailed slope characteristic data in the measurement range at that time. Such a calculation cycle is executed for all intermediate values necessary for linear correction. In this way, correction characteristics for offset errors, gain errors, and intermediate values accompanying these in the measurement range are obtained.

この演算サイクルガ終了すると更に他の測定レンジにつ
いて同様の補正演算が成される。このようにして全測定
レンジにおける補正?ii算を行う。
When this calculation cycle is completed, similar correction calculations are performed for other measurement ranges. Is it corrected in this way for all measurement ranges? ii Do calculations.

この様なサイクルを経て全測定レンジに渡っての補正が
完了するので、以後はこれ等の結果に基づいて必要とす
る測定レンジにおける直流電圧が誤差無く得ることが出
来る。
Since the correction over the entire measurement range is completed through such a cycle, the DC voltage in the required measurement range can be obtained without error based on these results.

〈発明の効果〉 以上、実施例と共に具体的に本発明を説明したように、
本発明の直流電圧発生装置によれば、オフセット誤差と
ゲイン誤差を1系統のクローズドロー1で補正出来るた
めに、全体を簡単な構成とすることができるために、装
置全体を小形化でき、必要とする部品点数を削減でき、
製作工程の簡略化が達成でき、部品ストックを減少する
ことができ、総合的に大幅なコストタウンが達成できる
と共に、メンテナンスの容易化等から、高信頼性の製品
を実現できる、という効果がある。
<Effects of the Invention> As described above, the present invention has been specifically explained along with the examples.
According to the DC voltage generator of the present invention, the offset error and the gain error can be corrected with one system of closed draw 1, so the overall configuration can be made simple, so the entire device can be downsized and the necessary The number of parts can be reduced,
This has the effect of simplifying the manufacturing process, reducing parts stock, achieving a significant overall cost reduction, and realizing highly reliable products due to easier maintenance. .

【図面の簡単な説明】 第1図は本発明の直流電圧発生装置の概要を示すブロッ
ク系統図、第2図は本発明の説明に供するフローチャー
ト、第3図は従来の直流電圧発生装置の概要を示すブロ
ック系統図である。 α・・・主要部、2.20・・・デジタル/アナログ変
換器(DAC)、3 、30・・・可変利得増幅器、1
2.120・・・演算部(CPU)、14・・・ランダ
ム・アクセス・メモリ(RAM) 、15・・・アナロ
グ/デジタル変換器(ADC)。
[Brief Description of the Drawings] Fig. 1 is a block system diagram showing an overview of the DC voltage generator of the present invention, Fig. 2 is a flowchart for explaining the invention, and Fig. 3 is an overview of a conventional DC voltage generator. FIG. α...Main part, 2.20...Digital/analog converter (DAC), 3, 30...Variable gain amplifier, 1
2.120... Arithmetic unit (CPU), 14... Random access memory (RAM), 15... Analog/digital converter (ADC).

Claims (1)

【特許請求の範囲】[Claims] デジタル直流電圧をアナログ直流電圧に変換し、可変利
得増幅器で測定レンジに応じた所望のアナログ直流電圧
に増幅して出力する直流電圧発生装置において、出力さ
れるアナログ直流電圧に含まれるゲイン誤差、オフセッ
ト誤差、及びこれ等誤差に基づく直流電圧特性を補正す
るために、測定レンジ毎のアナログ直流電圧出力の補正
値を演算する演算部と、該演算部で演算されたデータを
記憶するランダム・アクセス・メモリと、該ランダム・
アクセス・メモリからのデジタル直流電圧をアナログ直
流電圧に変換して前記可変利得増幅器に出力するデジタ
ル/アナログ変換器と、前記可変利得増幅器からのアナ
ログ直流電圧出力をデジタル直流電圧に変換して前記演
算部にフィードバックするアナログ/デジタル変換器と
、を具備して成る事を特徴とする直流電圧発生装置。
In a DC voltage generator that converts a digital DC voltage to an analog DC voltage, amplifies it to a desired analog DC voltage according to the measurement range using a variable gain amplifier, and outputs it, the gain error and offset included in the output analog DC voltage. In order to correct errors and DC voltage characteristics based on these errors, there is a calculation section that calculates a correction value for the analog DC voltage output for each measurement range, and a random access memory that stores the data calculated by the calculation section. memory and the random
a digital/analog converter that converts a digital DC voltage from an access memory into an analog DC voltage and outputs it to the variable gain amplifier; and a digital/analog converter that converts the analog DC voltage output from the variable gain amplifier into a digital DC voltage and performs the calculation. A DC voltage generator comprising: an analog/digital converter that provides feedback to the DC voltage generator;
JP29835387A 1987-11-26 1987-11-26 Dc voltage generator Pending JPH01140016A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29835387A JPH01140016A (en) 1987-11-26 1987-11-26 Dc voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29835387A JPH01140016A (en) 1987-11-26 1987-11-26 Dc voltage generator

Publications (1)

Publication Number Publication Date
JPH01140016A true JPH01140016A (en) 1989-06-01

Family

ID=17858584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29835387A Pending JPH01140016A (en) 1987-11-26 1987-11-26 Dc voltage generator

Country Status (1)

Country Link
JP (1) JPH01140016A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0800278A1 (en) * 1996-04-04 1997-10-08 Plessey Semiconductors Limited An error correction circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0800278A1 (en) * 1996-04-04 1997-10-08 Plessey Semiconductors Limited An error correction circuit

Similar Documents

Publication Publication Date Title
US4903023A (en) Subranging analog-to-digital converter with digital error correction
JP2690905B2 (en) Series-parallel AD converter
US5381148A (en) Method and apparatus for calibrating a gain control circuit
US4835535A (en) Digital-to-analog converting apparatus equipped with calibrating function
KR940000225B1 (en) Linearizing non-linear analog-to-digital process and circuit
US5451946A (en) Apparatus and method for producing an analog output signal from a digital input word
JPS61129532A (en) Load cell scale
JPH01140016A (en) Dc voltage generator
JP2002111495A (en) Digital-analog conversion circuit
JPH08189845A (en) Digital measuring instrument
JP3053886B2 (en) Analog-to-digital conversion method and apparatus
JPS61199199A (en) Analog input unit
US5955979A (en) System and method for compensating for glitch errors in a D/A converter
JP2000068830A (en) Da converter and successive-comparison type ad converter using the da converter
JPH0373822B2 (en)
JPS62204617A (en) High resolution analog-digital converter
JP3351167B2 (en) Battery voltage measurement device
JPS6161577B2 (en)
JP2794050B2 (en) AD converter test equipment
JP2806547B2 (en) High-speed AD converter
JPS6068725A (en) Analog-digital converter
JPH01270715A (en) Digital protective relay
KR960043541A (en) Error compensation method of cyclic multistage analog / digital converter
JPH10253795A (en) Circuit for adjusting output of nuclear instrumentation device
JPS5920153A (en) Current measuring apparatus