JPH10106191A - サーボ復調器と同期サーボ復調法 - Google Patents

サーボ復調器と同期サーボ復調法

Info

Publication number
JPH10106191A
JPH10106191A JP9243904A JP24390497A JPH10106191A JP H10106191 A JPH10106191 A JP H10106191A JP 9243904 A JP9243904 A JP 9243904A JP 24390497 A JP24390497 A JP 24390497A JP H10106191 A JPH10106191 A JP H10106191A
Authority
JP
Japan
Prior art keywords
signal
servo
circuit
wedge
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9243904A
Other languages
English (en)
Inventor
Kerry C Glover
シー．グローバー カーリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10106191A publication Critical patent/JPH10106191A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/10231—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein an asynchronous, free-running clock is used; Interpolation of sampled signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/08—Track changing or selecting during transducing operation
    • G11B21/081—Access to indexed tracks or parts of continuous track
    • G11B21/083—Access to indexed tracks or parts of continuous track on discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G11B5/59605—Circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G11B5/59633—Servo formatting
    • G11B5/59655—Sector, sample or burst servo format
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1267—Address data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 大容量のハードディスクの面積密度を高め、
電力消費量を押さえ、再読取りによる性能の低下を防ぐ
装置と方法を提供する。 【解決手段】 読取りチャンネル１８が処理したサーボ
ウェッジ信号からトラック識別信号１４８と位置誤り信
号１５０を生成する、サーボ復調器２０を提供する。サ
ーボクロック生成回路９０は、基準クロック信号１１０
と濾波されたサーボウェッジ信号１１２を受けて同期サ
ーボクロック信号１０２を生成し、これを読取りチャン
ネル１８に送って同期的にサンプリングされたサーボウ
ェッジ信号１１４を生成する。位置誤り信号回路９２
は、同期サーボクロック信号１０２と同期的にサンプリ
ングされたサーボウェッジ信号１１４を受けて位置誤り
信号１５０を生成する。トラック識別回路７６は、読取
りチャンネル１８からディジタル・サーボウェッジ信号
１１６を受けてトラック識別信号１４８を生成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は一般に情報記憶の
分野に関し、より詳しくは、サーボ復調器および同期サ
ーボ復調法に関する。
【０００２】
【従来の技術】コンピュータのハードウエアおよびソフ
トウエア技術が発達するにつれて、コンピュータのソフ
トウエアやデータを記憶する大規模で高速の大容量記憶
装置の必要性がますます高まっている。電子的データベ
ースやマルチメディア応用などのコンピュータ応用に
は、大量のディスク記憶空間が必要である。
【０００３】このように増大する需要に応えるため、ハ
ードディスクドライブ（ＨＤＤ）は絶えず発展し進歩し
ている。初期のディスクドライブは最大記憶容量が５メ
ガバイトで１４インチ盤の程度のものを用いていたが、
最近のＨＤＤは１ギガバイト以上で３．５インチ盤を用
いるのが普通である。単位面積当たりに記憶するデータ
の量、すなわち面積密度の向上は非常に加速されてい
る。たとえば、１９８０年の面積密度の増加は年率約３
０％であったが、１９９０年の面積密度の増加は年率約
６０％である。面積密度の増加は、データを記憶し検索
する速度を高めることにより行う。ＨＤＤのメガバイト
当たりのコストは、面積密度に反比例する。
【０００４】一般に、ＨＤＤなどの大容量記憶装置やシ
ステムは、回転ディスクすなわち盤などの磁気記憶媒
体、スピンドルモータ、読取り書込みヘッド、サーボア
クチュエータ、サーボ回路、前置増幅器、読取りチャン
ネル、書込みチャンネル、メモリ、ＨＤＤの動作を制御
しＨＤＤをホストにすなわちシステムバスに正しくイン
ターフェースする制御回路、を備える。読取りチャンネ
ル、書込みチャンネル、サーボ回路、メモリは、全てデ
ータチャンネルと呼ぶ１個の集積回路で実現することが
できる。制御回路は、制御プログラムを実行しまたＨＤ
Ｄの動作中に与えられる情報を処理するマイクロプロセ
ッサを含むことが多い。
【０００５】ＨＤＤは、データを記憶し検索するとき
に、書込み動作と読取り動作とサーボ動作を行う。一般
的なＨＤＤでは、書込み動作の場合はホストインターフ
ェースからその制御回路にデータを転送する。制御回路
はこのデータを局所のダイナミック・ランダムアクセス
メモリ（ＤＲＡＭ）に記憶する。制御回路プロセッサは
一連の事象の予定を作り、書込みチャンネルを通して情
報をディスク盤に転送する。読取り書込みヘッドは、該
当するトラックおよびセクタに移動する。最後にＨＤＤ
制御回路は、書込みチャンネルを用いてデータをＤＲＡ
Ｍからそのセクタに転送する。セクタは一般に固定され
たデータ記憶容量、たとえばセクタ当たり５１２バイト
のユーザデータ、を持つ。書込みクロックにより、書込
みチャンネルの書込み動作のタイミングを制御する。書
込みチャンネルは、後でデータを検索するときの信頼度
が高まるようにデータを符号化する。
【０００６】読取り動作の場合は、該当する読取りセク
タを探して、前にディスクに書き込んだデータを読み取
る。読取り書込みヘッドはディスク盤の磁束の変化を検
知して、対応するアナログ読取り信号を生成する。読取
りチャンネルはアナログ読取り信号を受けて調整し、信
号から「０」と「１」を検出する。読取りチャンネルの
信号の調整とは、自動利得制御回路を用いて読取り信号
を所定のレベルに増幅することである。次に読取りチャ
ンネルは信号を濾波して望ましくない高周波雑音を除去
し、チャンネルを等化し、信号から「０」と「１」を検
出し、制御回路のために２進データを書式化する。この
２進すなわちディジタルデータを読取りチャンネルから
制御回路に転送し、ＤＲＡＭ内に記憶する。次にプロセ
ッサは、データ転送の準備ができたことをホストに通知
する。読取りクロックにより、読取りチャンネル内の読
取り動作のタイミングを制御する。読取り動作中の目標
は、データを正確に検索し、最も雑音の多い環境でのビ
ット誤り率（ＢＥＲ）を最小にすることである。
【０００７】最近の読取りチャンネル回路では、面積密
度を向上させるために、離散時間信号処理（ＤＴＳＰ）
を用いて、ディスクに書き込まれた元のデータを再構築
して読み取る高度な技法が用いられている。これらの技
法では、データ回復クロックを用いてデータを同期的に
サンプリングする。得たサンプルを、信号処理理論を用
いた一連の数学的操作により処理する。同期的にサンプ
リングする読取りチャンネルにはいくつかの種類があ
る。ＤＴＳＰ技法を用いた異なる種類の同期的にサンプ
リングする読取りチャンネルの例としては、パーシャル
レスポンス最尤法（ＰＲＭＬ）、拡張ＰＲＭＬ（ＥＰＲ
ＭＬ）、強化拡張ＰＲＭＬ（ＥＥＰＲＭＬ）、固定遅れ
トリー探索（ＦＤＴＳ）、決定フィードバック等化（Ｄ
ＦＥ）などがある。いくつかのシステムで行う最尤検出
は、通常はビタビ(Viterbi) アルゴリズム（１９６７年
にこれを開発したアンドリュー・ビタビの名を付けた）
を実現したビタビ復号器で行う。
【０００８】サーボ動作の場合は、サーボ回路は各セク
タに記憶されているサーボウェッジを読み取り、復調し
て、トラック識別信号と位置誤り信号（ＰＥＳ）を生成
する。ＰＥＳは、読取りおよび書込み動作でヘッドを正
しく位置決めするための、特定のトラックにおける読取
り書込みヘッドの相対的位置合わせを示す。サーボウェ
ッジは、トラック識別信号を生成するためのトラック識
別情報と、ＰＥＳを生成するためのトラック位置ずれ情
報、すなわち位置誤り情報を含む。位置誤り情報はサー
ボバーストとして与えてよい。読取りおよび書込み動作
中にトラック識別信号とＰＥＳを制御回路に与えて、ト
ラック識別信号によりトラックを識別し、ＰＥＳにより
読取り書込みヘッドをそのトラックに正しく位置合わせ
する。
【０００９】
【発明が解決しようとする課題】従来のサーボ回路はピ
ーク検出回路を備えている。これはサーボ動作中にサー
ボウェッジの処理を助けて、トラック識別信号とＰＥＳ
を生成するのに用いる。問題は、ピーク検出回路を用い
ると、最終的に全ＨＤＤ容量が減少し、過度に電力を消
費し、トラックの再読取りが増えてＨＤＤの全体性能が
悪くなることである。全ＨＤＤ容量が減少する理由は、
ピーク検出回路がサーボウェッジを処理して対応するト
ラック識別信号とＰＥＳを生成する速度が比較的遅いか
らである。したがって、より大きなサーボウェッジ（こ
れにはＨＤＤ容量を増やす必要がある）をピーク検出回
路に与えなければならない。このため、データ／情報の
記憶に使用できる全ＨＤＤ容量が減少する。電力消費が
増加する理由は、ピーク検出回路を実現するために回路
を増やす必要があるからである。ラップトップやノート
ブックコンピュータなどの携帯用すなわち電池を電源と
する応用では、電力消費は特に重要である。また、回路
を増やすと全製作コストも高くなる。ピーク検出回路は
希望に沿うほど正確ではないので、トラック識別信号誤
りを生じる。トラック識別信号誤りがあるとトラックの
再読取りが起こり、ＨＤＤの全体の性能が悪くなる。
【００１０】
【課題を解決するための手段】以上のことから、サーボ
動作中に用いるサーボ回路を改善する必要があることが
分かる。この発明はサーボ復調器と同期サーボ復調法を
提供して、これまでのサーボ回路とピーク検出回路を用
いる方法の欠点と問題点を除き、または減少させる。こ
の発明は、現在の同期的にサンプリングする読取りチャ
ンネルと共に動作するサーボ復調器を備え、最小の回路
を用いて、トラック識別信号と位置誤り信号を迅速かつ
正確に生成する。このためピーク検出回路は必要でなく
なり、全ＨＤＤ容量は増加し、電力消費は減少し、ＨＤ
Ｄの全体性能は向上する。
【００１１】この発明では、サーボ復調器を設けて、サ
ーボ動作中にサーボウェッジからトラック識別信号と位
置誤り信号を生成する。サーボ復調器は同期的にサンプ
リングする読取りチャンネルにインターフェースして、
これらの信号を生成する。サーボ復調器は、サーボクロ
ック生成回路と、位置誤り信号回路と、トラック識別回
路を備える。サーボクロック生成回路は、基準クロック
信号とサーボウェッジ信号を受けると、これに応じて同
期サーボクロック信号を生成する。同期サーボクロック
信号を読取りチャンネルに送って、サーボウェッジ信号
を処理する。位置誤り信号回路は、サーボクロック生成
回路から同期サーボクロック信号を受け、また読取りチ
ャンネルから同期的にサンプリングされたサーボウェッ
ジ信号を受けると、これに応じて位置誤り信号を生成す
る。最後に、トラック識別回路は、読取りチャンネルか
らディジタル・サーボウェッジ信号を受けると、これに
応じてトラック識別信号を生成する。
【００１２】この発明は、ピーク検出回路を用いる場合
に比べて優れた種々の技術的な利点を持ち、サーボウェ
ッジの処理を支援する。この発明の技術的利点は、トラ
ック識別信号とＰＥＳを迅速かつ正確に生成できるの
で、全ＨＤＤ記憶容量が増加することである。全ＨＤＤ
記憶容量が増加する理由は、サーボウェッジを与えるた
めの専用の記憶容量の量が減少するからである。この発
明の別の技術的利点は、全電力消費が減少することであ
る。全電力消費が減少する理由は、ピーク検出回路がな
くなるので全回路が減少するからである。さらに別の技
術的利点は、トラック識別信号とＰＥＳを生成する精度
が向上するのでトラックの再読取りが減少し、ＨＤＤの
全体性能が向上することである。他の技術的利点は、以
下の図面と説明と特許請求の範囲から、当業者には容易
に明らかである。
【００１３】
【発明の実施の形態】
【実施例】図１は、読取り動作中にデータを検索し、書
込み動作中にデータを記憶するのに用いるディスク駆動
大容量記憶装置３０のブロック図である。ディスク駆動
大容量記憶装置３０は読取りおよび書込み動作中はホス
ト３２にインターフェースしてデータを交換し、またデ
ィスク／ヘッド・アセンブリ１２、前置増幅器１４、同
期的にサンプリングされたデータ（ＳＳＤ）チャンネル
１０、制御回路１１を備える。ディスク／ヘッド・アセ
ンブリ１２と前置増幅器１４により、データを磁気的に
記憶する。ＳＳＤチャンネル１０と制御回路１１によ
り、ディスク／ヘッドアセンブリ１２から読み取りまた
は書き込むデータを処理し、またディスク駆動大容量記
憶装置３０の種々の動作を制御する。ホスト３２は制御
回路１１とディジタルデータを交換する。
【００１４】ディスク／ヘッド・アセンブリ１２は、デ
ータを記憶するのに用いる多数の回転する磁気ディスク
すなわち盤を有する。データは磁気盤上に磁気的遷移と
して記憶する。読取り書込みヘッドを用いて、磁気盤の
各面にデータを記憶しまた検索する。データは、読取り
および書込みデータ信号の形で与えられる。読取り書込
みヘッドは、磁気抵抗ヘッドなどの利用可能な読取り書
込みヘッドを任意の数だけ用いてよい。前置増幅器１４
は読取り書込みヘッドとＳＳＤチャンネル１０をインタ
ーフェースし、必要に応じて読取りおよび書込みデータ
を増幅する。
【００１５】ＳＳＤチャンネル１０は、読取りおよび書
込み動作中に、前置増幅器１４を通してディスク／ヘッ
ド・アセンブリ１２とアナログデータ信号を交換し、ま
たデータ／パラメータ路１３を通して制御回路１１とデ
ィジタルデータ信号を交換するのに用いる。ＳＳＤチャ
ンネル１０は書込みチャンネル１６、読取りチャンネル
１８、サーボ復調器２０、パラメータメモリ２２を備え
る。ＳＳＤチャンネル１０は単一の集積回路で実現して
よい。読取りチャンネル１８とサーボ復調器２０を囲む
点線の箱は読取りチャンネル１８とサーボ復調器２０の
組合わせを示しており、読取りチャンネル／サーボ復調
器３６とも呼ぶ。読取りチャンネル／サーボ復調器３６
の詳細は図２に示すが、これも単一の集積回路で実現す
ることができる。
【００１６】書込みチャンネル１６は書込み動作中に、
データ／パラメータ路１３を通して制御回路１１からデ
ィジタルデータを並列書式で受ける。ディジタルデータ
は記憶のために再書式化して、ディスク／ヘッド・アセ
ンブリ１２に与えられる。書込みチャンネル１６は、レ
ジスタ、スクランブラ、符号器、並直列変換器、書込み
事前補償回路を含んでよい。書込みチャンネル１６の動
作とタイミングは、位相固定ループが制御する。
【００１７】読取りチャンネル１８は読取り動作中に、
前置増幅器１４を通してディスク／ヘッド・アセンブリ
１２からアナログデータ信号を受ける。読取りチャンネ
ル１８はアナログ信号を調整し、復号し、書式化して、
ディジタルデータ信号をデータ／パラメータ路１３を通
して制御回路１１に並列書式で与える。読取りチャンネ
ル１８は各種の回路モジュール、たとえば自動利得制御
回路、低域フィルタ、サンプラ、有限インパルス応答フ
ィルタなどの等化器、ビタビ検出器などの最尤パーシャ
ルレスポンス検出器、を備える。読取りチャンネル１８
のタイミングと動作は、位相固定ループが制御する。
【００１８】ＳＳＤチャンネル１０の種々の回路モジュ
ールは、操作パラメータを受けて性能を強化しまたは最
適にする。操作パラメータは一般にならし運転中に計算
されるが、他のときに計算してもよい。操作パラメータ
はＳＳＤチャンネル１０の動作を強化するのに用いる。
また操作パラメータは、ディスク駆動大容量記憶装置３
０の種々の物理的および磁気的特徴を示すよう設計す
る。これはシステム毎に異なり、また動作性能に影響を
与える。起動のときは、操作パラメータはデータ／パラ
メータ路１３を通して制御回路１１からＳＳＤチャンネ
ル１０に与えられる。パラメータメモリ２２はこの操作
パラメータを記憶する。ＳＳＤチャンネル１０の種々の
回路モジュールは、パラメータメモリ２２から操作パラ
メータにアクセスする。
【００１９】サーボ復調器２０は読取りチャンネル１８
と共にトラック識別信号と位置誤り信号（ＰＥＳ）を生
成し、読取りおよび書込み動作中にこれらの信号を制御
回路１１に与える。これらの信号は、ディスク／ヘッド
・アセンブリ１２のディスク上に記憶されているサーボ
ウェッジから出る。トラック識別信号はディスク／ヘッ
ド・アセンブリ１２のディスク上の種々のトラックを識
別する。ＰＥＳは個々のトラック上の読取り書込みヘッ
ドの位置に関係し、読取りおよび書込み動作中にヘッド
を正しく位置決めする。
【００２０】制御回路１１は、ディスク駆動大容量記憶
装置３０の種々の動作を制御し、またＳＳＤチャンネル
１０およびホスト３２とディジタルデータを交換するの
に用いる。制御回路１１は、マイクロプロセッサ２８、
ディスク制御回路２４、ランダムアクセスメモリ（ＲＡ
Ｍ）２６、リードオンリーメモリ（ＲＯＭ）２９を備え
る。マイクロプロセッサ２８、ディスク制御回路２４、
ＲＡＭ２６、ＲＯＭ２９全体でディスク駆動大容量記憶
装置３０に制御および論理機能を与えるのであって、デ
ータは、ホスト３２から受け、ディスク／ヘッド・アセ
ンブリ１２に記憶し、後でディスク／ヘッド・アセンブ
リ１２から検索してホスト３２に送り返す。ＲＯＭ２９
は予めロードされたマイクロプロセッサ命令を記憶し、
マイクロプロセッサはこれを用いてディスク駆動大容量
記憶装置３０を操作しまた制御する。またＲＯＭ２９は
操作パラメータを記憶し、起動のときにパラメータメモ
リ２２に与える。ＲＡＭ２６は、読取りおよび書込み動
作中にディジタルデータを一時的に記憶するのに用い
る。ディスク制御回路２４は種々の論理およびバス調停
回路を備え、ディスク駆動大容量記憶装置３０とホスト
３２をインターフェースし、また制御回路１１とＳＳＤ
チャンネル１０を内部でインターフェースするのに用い
る。回路の内容に従って、任意の種類の回路をディスク
制御回路２４に用いてよい。
【００２１】また制御回路１１は、サーボ復調器２０か
らトラック識別信号およびＰＥＳを受けるのに用いる。
制御回路１１はこれらの信号を処理して、読取り書込み
ヘッドをディスク／ヘッド・アセンブリ１２上に正しく
位置決めしまた位置合わせするので、ディスク／ヘッド
・アセンブリ１２のディスクからデータを正しく読み取
りまた正しく書き込むことができる。
【００２２】動作を説明すると、電力を与えるとディス
ク駆動大容量記憶装置３０は初期化および起動ルーチン
を実行する。１つのルーチンは、前にＲＯＭ２９に記憶
した操作パラメータを、データ／パラメータ路１３を通
してパラメータメモリ２２に送るようマイクロプロセッ
サ２８に命令する。この操作パラメータはパラメータメ
モリ２２のメモリレジスタ内に記憶され、読取り動作中
の読取りチャンネル１８や、ＳＳＤチャンネル１０の他
の回路モジュールがこれを用いる。
【００２３】初期化ルーチンが終わると、データをディ
スク／ヘッド・アセンブリ１２から読み出しまたは書き
込む。サーボ復調器２０はトラック識別信号およびＰＥ
Ｓを与え、読取り書込みヘッドをディスク上に正しく位
置決めし位置合わせして、データを読み出しまた書き込
む。
【００２４】読取り動作中は、ホスト３２はデータの要
求を行う。ディスク／ヘッド・アセンブリ１２の読取り
書込みヘッドを正しく位置決めした後、アナログデータ
信号が前置増幅器１４に与えられる。読取りチャンネル
１８は前置増幅器１４からアナログデータ信号を受け、
このアナログデータ信号を処理して対応するディジタル
データ信号を出す。このために、図２に示すような、ア
ナログデータ信号を同期的にサンプリングしまたディジ
タル信号を検出する種々の回路モジュールと技法を用い
る。これについては、後で詳細に説明する。読取りチャ
ンネル１８はディジタルデータ信号を、データ／パラメ
ータ路１３を通してディスク制御回路２４に与える。デ
ィスク制御回路２４は、読取り・書込み・サーボ動作中
に、ＳＳＤチャンネル１０、ホスト３２、ＲＡＭ２６、
マイクロプロセッサ２８、ＲＯＭ２９の間の種々のディ
ジタル論理制御および調停を行う回路である。次に、デ
ータの転送準備ができたことをマイクロプロセッサ２８
がホスト３２に通知するまで、ディジタルデータをＲＡ
Ｍ２６に記憶する。ホスト３２はシステムバス、たとえ
ばパーソナルコンピュータのシステムバス、でよい。
【００２５】書込み動作中は、ディジタルデータ信号を
ホスト３２から受けて、最終的にディスク／ヘッド・ア
センブリ１２に記憶する。最初、ディジタルデータはホ
スト３２から制御回路１１に与えられる。制御回路１１
はディジタルデータをＲＡＭ２６に記憶する。マイクロ
プロセッサ２８は一連の事象の予定を作り、書込みチャ
ンネル１６を通してデータをＲＡＭ２６からディスク／
ヘッド・アセンブリ１２に転送する。このデータ交換は
データ／パラメータ路１３を通して行う。書込みチャン
ネル１６はディジタルデータを符号化し、データを直列
書式にする。次に、ディスク上の該当する位置にデータ
を書き込みすなわち記憶するようディスク／ヘッド・ア
センブリ１２のヘッドを正しく位置決めした後、書込み
チャンネル１６はデータをディスク／ヘッド・アセンブ
リ１２に与える。
【００２６】図２は、読取りチャンネル１８とサーボ復
調器２０の組合わせである読取りチャンネル／サーボ復
調器３６のブロック図である。読取りチャンネル１８を
用いて、読取り動作中はアナログ読取り信号の処理と調
整を行い、またサーボ動作中は受けたサーボウェッジ信
号の処理を行う。サーボ動作中は、サーボ復調器２０は
読取りチャンネル１８に密接にインターフェースして、
該当するトラック識別信号とＰＥＳを生成する。このよ
うに、読取りチャンネル／サーボ復調器３６は、読取り
動作中は読取りモードで、またサーボ動作中はサーボモ
ードで動作する。
【００２７】図２に示す実施の形態では、読取りチャン
ネル１８は同期的にサンプリングする読取りチャンネル
であって、パーシャルレスポンスのクラスＩＶ（ＰＲ
４）又はデュオバイナリ(duobinary) のダイコード読取
りチャンネルとして実現する。読取りチャンネル１８
は、読取り動作中は前置増幅器１４を通してディスク／
ヘッド・アセンブリ１２から受けたアナログ読取り信号
の処理と調整を行うのに用いる、種々の回路モジュール
を備える。読取りチャンネル１８の回路モジュールは、
可変利得増幅器（ＶＧＡ）４０、自動利得制御回路（Ａ
ＧＣ）４４、低域フィルタ（ＬＰＦ）４２、サンプラ４
６、有限インパルス応答フィルタ（ＦＩＲ）４８、誤り
回路５０、位相固定ループ（ＰＬＬ）５２、サンプルク
ロック・マルチプレクサ５６、ビタビ検出器５４、を備
える。これらの回路モジュールは全て読取り動作中に用
いられ、アナログ読取り信号を調整する種々の機能を実
行して、対応する正しいディジタルデータ信号をビタビ
検出器５４の出力に出す。このディジタルデータ信号
を、図１に示す制御回路１１に、また最終的にホストシ
ステムに供給する。
【００２８】読取りチャンネル１８には読取りゲート信
号や、ウェッジ可能信号１００や、図２に示していない
他の制御信号が与えられ、読取りチャンネル１８の各種
回路モジュールは必要に応じてこれらの信号にアクセス
する。読取りチャンネル／サーボ復調器３６は、読取り
ゲート信号が使用可能（イネーブル）のときは読取りモ
ードで動作し、ウェッジ可能信号１００が使用可能（イ
ネーブル）のときはサーボモードで動作する。
【００２９】サーボ動作中は、ＶＧＡ４０はディスク／
ヘッド・アセンブリ１２に記憶されているサーボウェッ
ジから出るアナログ・サーボウェッジ信号を前置増幅器
１４から受け、この信号を増幅して、増幅されたアナロ
グ・サーボウェッジ信号を生成する。読取りチャンネル
１８の必要に応じて、ＶＧＡ４０はＡＧＣ４４と共に動
作してアナログ・サーボウェッジ信号を増幅する。ＡＧ
Ｃ４４は誤り回路５０からフィードバック情報を受ける
ので、ＧＶＡ４０によるアナログ・サーボウェッジ信号
の増幅すなわち利得を適切に調整することができる。誤
り回路５０は、サンプリングされたすなわち離散的時間
信号の処理中に、アナログ誤り信号をＡＧＣ４４に与え
る。このアナログ誤り信号はＡＧＣ４４に入力し、ＶＧ
Ａ４０の利得を確立するのを支援する。
【００３０】読取りチャンネル１８でさらに処理するた
めに、ＶＧＡ４０は増幅されたアナログ・サーボウェッ
ジ信号をＬＰＦ４２に与える。サーボモード動作中は、
ＬＰＦ４２は増幅されたアナログ・サーボウェッジ信号
を受け、信号を濾波して望ましくない高周波雑音を除去
し、濾波されたサーボウェッジ信号１１２を生成する。
またＬＰＦ４２は波形形成と振幅増幅を行う。ＬＰＦ４
２はＧｍとＣ成分を用いて設計された連続時間７次フィ
ルタでよく、読取りゲート信号およびウェッジ可能信号
１００の決定に従って、読取りモードとサーボモードで
動作する。ＬＰＦ４２の遮断周波数と増幅はプログラム
可能である。濾波されたサーボウェッジ信号１１２は、
サンプラ４６とサーボ復調器２０に与えられる。これに
ついては図３に詳細に示す。
【００３１】サンプラ４６は濾波されたサーボウェッジ
信号１１２を受けて、連続的な時間信号を離散的な時刻
に同期的にサンプリングし、サンプル値を次のサンプリ
ング時刻まで保持し、又は与える。ＰＬＬ５２は、読取
り動作中にサンプラ４６が信号をいつサンプリングして
保持するかを示すクロック信号を出して、サンプラ４６
を制御する。サーボモード中は、サーボ復調器２０は同
期サーボクロック信号１０２によりサンプラ４６のサン
プリングを制御する。ウェッジ可能信号１００が使用可
能になってサーボ動作を実行中であることを示すと、サ
ンプルクロック・マルチプレクサ５６は同期サーボクロ
ック信号１０２をサンプラ４６に与える。サーボ動作中
は、サンプラ４６の出力は同期的にサンプリングされた
サーボウェッジ信号１１４である。同期的にサンプリン
グされたサーボウェッジ信号１１４の離散値は、サーボ
ウェッジ信号１１２をサンプラ４６でサンプリングした
ときの濾波されたサーボウェッジ信号１１２の値すなわ
ち振幅に対応する。サンプラ４６は、円形サンプリング
および保持回路などのサンプリングおよび保持回路でよ
く、時間シーケンスをＦＩＲ４８に多重通信して、正し
い時間シーケンス値をＦＩＲ４８に与える。同期的にサ
ンプリングされたサーボウェッジ信号１１４は、ＦＩＲ
４８とサーボ復調器２０に送られる。
【００３２】ＦＩＲ４８は同期的にサンプリングされた
サーボウェッジ信号１１４をサンプラ４６から受けて、
ビタビ検出器５４の目標機能に等化された離散的な等化
信号を生成する。ＦＩＲ４８は複数のフィルタ係数すな
わちタップを用いて信号を濾波する。ＦＩＲ４８は複数
の乗算器を備え、各乗算器は、フィルタ係数の１つと、
同期的にサンプリングされたサーボウェッジ信号１１４
から与えられる離散値の逐次の値を受ける。各乗算器の
出力はアナログ加算回路などの加算器に与えられ、加算
器はこれらの値を加算してＦＩＲ４８の出力として出
す。同期的にサンプリングされたサーボウェッジ信号１
１４の離散値が変わると、離散値の逐次の値は乗算器か
ら乗算器にシフトされる。したがって、第１乗算器は最
新の離散値を受け、最後の乗算器は最も古い離散値を捨
てて、次に古い離散値を受ける。
【００３３】ＦＩＲ４８は５タップのフィルタでよく、
係数はプログラム可能なディジタル回路で設定する。た
とえば、ＦＩＲ４８はディジタル・アナログ変換器によ
りアナログ値に変換された５つのディジタル係数すなわ
ちフィルタタップ重みを受ける。次に各係数を別個の乗
算器に与える。各乗算器は同期的にサンプリングされた
サーボウェッジ信号１１４の離散値の逐次の値を受け
る。５個全ての乗算器の出力をアナログ加算回路に与
え、アナログ加算回路は離散的な等化信号をＦＩＲ４８
の出力として出す。係数すなわちタップと対応する乗算
器の数は変えてもよい。ＦＩＲ４８は離散的な等化信号
をビタビ検出器５４と誤り回路５０に与える。
【００３４】誤り回路５０はＦＩＲ４８から離散的な等
化信号を受けて、アナログ誤り信号を生成する。アナロ
グ誤り信号はＰＬＬ５２とＡＧＣ４４に入力する。アナ
ログ誤り信号は、離散的な等化信号の離散値が理想的な
目標値からどの位離れているかを示す。誤り回路５０は
比較器と記憶レジスタを備え、離散的な等化信号の離散
値と、種々の理想的な目標値およびしきい値と比較す
る。図２に示していないが、目標値およびしきい値が誤
り回路５０に与えられる。
【００３５】ＰＬＬ５２は読取りおよびサーボ動作中に
誤り回路５０からアナログ誤り信号を受けてクロック信
号を生成する。図２に示していないが、ＰＬＬ５２は基
準クロック信号も受けてクロック信号を生成する。クロ
ック信号は読取り動作中はサンプラ４６のサンプリング
時間すなわちサンプリング間隔を制御し、また読取りチ
ャンネル１８の種々の回路のタイミング信号になる。Ｐ
ＬＬ５２は誤り信号を受けて、その出力クロック信号の
周波数を誤り信号に対応する量だけ調整する。サンプル
クロック・マルチプレクサ５６は、読取り動作中はクロ
ック信号を受けてサンプラ４６にクロック信号を与え
る。
【００３６】ビタビ検出器５４はビタビアルゴリズムを
実現する最尤検出器すなわちビタビ復号器で、ＦＩＲ４
８からの離散的な等化信号により与えられる部分応答信
号を分析する。ビタビ検出器５４は、サーボモード動作
中はディジタル・サーボウェッジ信号１１６を生成す
る。最尤検出を行う際に、ビタビアルゴリズムは反復法
によりトレリス図(trellis diagram) の分岐に沿った最
良の経路を決定する。最尤検出により、多数の逐次デー
タサンプルを分析して最大公算経路を決定する。多数の
逐次サンプルを分析することにより、最大公算のシーケ
ンスを選ぶことができる。ビタビ検出器５４は、メトリ
ック回路(metric circuit)と、偶数および奇数のトレリ
ス回路を含むトレリスブロックを備える。
【００３７】上に説明したように、読取りチャンネル１
８は同期的にサンプリングする読取りチャンネルであっ
て、パーシャルレスポンスのクラスＩＶ（ＰＲ４）すな
わちデュオバイナリのダイコード読取りチャンネルとし
て実現する。ＰＲ４読取りチャンネルでは、ＦＩＲ４８
が与える離散的な等化信号は奇数および偶数インターリ
ーブ信号にデインターリーブされる(deinterleaved) 。
奇数および偶数インターリーブ信号は離散的な等化信号
の各離散値を交互に出すことにより生成されるので、奇
数インターリーブ信号は１つおきの離散値を含み、偶数
インターリーブ信号は残りの離散値を含む。各インター
リーブ信号はビタビ検出器５４により別個に分析した
後、１つのディジタルデータ出力信号にインターリーブ
され、すなわち再結合される。
【００３８】計数回路は偶数インターリーブ信号と奇数
インターリーブ信号を交互に分析して、これに応じて２
ビットの遷移信号を出す。遷移信号は負の遷移信号と正
の遷移信号を含む。遷移信号は、奇数インターリーブ信
号用の遷移信号と、偶数インターリーブ信号用の遷移信
号を交互に出す。トレリスブロックは偶数格子回路と奇
数格子回路を備え、それぞれ対応する遷移信号を計数回
路から受ける。奇数および偶数トレリス回路はシーケン
スの論理トリーすなわち判断トリーとして動作し、遷移
信号を復号する。奇数および偶数格子回路のディジタル
出力信号はインターリーブすなわち再結合されて、１つ
のディジタルデータ出力信号を生成する。これはサーボ
動作中はディジタルサーボウェッジ信号１１６になる。
【００３９】サーボ動作中の動作を説明すると、ウェッ
ジ可能信号１００が使用可能になると、読取りチャンネ
ル１８はディスク／ヘッド・アセンブリ１２からアナロ
グ・サーボウェッジ信号を受ける。ＶＧＡ４０はアナロ
グ・サーボウェッジ信号を受けて必要な利得すなわち増
幅を与え、この信号をＬＰＦ４２に与える。ＡＧＣ４４
は利得信号をＶＧＡに与えて、必要な増幅すなわち利得
を確立する。ＡＧＣ４４は誤り回路５０からフィードバ
ック情報を得るので、ＶＧＡ４０に与える利得信号に、
必要な調整を行うことができる。ＬＰＦ４２はアナログ
・サーボウェッジ信号を濾波して、濾波されたサーボウ
ェッジ信号１１２を生成する。
【００４０】サンプラ４６は、ＰＬＬ５２の制御の下
に、濾波されたサーボウェッジ信号１１２をＬＰＦ４２
から受けて、この信号を同期的にサンプリングする。サ
ンプラ４６はこれに応じて同期的にサンプリングされた
サーボウェッジ信号１１４を生成する。ＦＩＲ４８は同
期的にサンプリングされたサーボウェッジ信号１１４を
受け、この信号をさらに調整し等化して、読取りチャン
ネル１８の所望のチャンネル応答を持つ離散的な等化信
号を生成する。ビタビ検出器５４は離散的な等化信号を
受けてこれを分析し、ディジタル・サーボウェッジ信号
１１６を生成して、サーボ動作中はこれをサーボ復調器
２０に与える。
【００４１】サーボ復調器２０は、サーボ基準クロック
１１０、ウェッジ可能信号１００、サーボＡＧＣ可能信
号１０４、しきい値信号、および読取りチャンネル１８
からの種々の信号、たとえば濾波されたサーボウェッジ
信号１１２、同期的にサンプリングされたサーボウェッ
ジ信号１１４、ディジタル・サーボウェッジ信号１１６
など、を受け、これらの信号を用いて、サーボ動作中は
同期サーボクロック信号１０２とサーボ復調器出力信号
１５２を生成する。サーボ復調器出力信号１５２は、ト
ラック識別期間中はトラック識別信号１４８を、またＰ
ＥＳ期間中はＰＥＳ１５０を出す。これらの信号を制御
回路１１に与えて、読取りおよび書込み動作中は読取り
／書込みヘッドを正しく位置決めし位置合わせする。こ
のように、同期サーボクロック信号１０２の制御の下に
読取りチャンネル１８を用いて、サーボ復調器２０は濾
波されたサーボウェッジ信号１１２、同期的にサンプリ
ングされたサーボウェッジ信号１１４、ディジタル・サ
ーボウェッジ信号１１６を生成し、サーボ動作中はサー
ボ復調器出力信号１５２を生成する。図３、図４、図
５、図６に、サーボ復調器２０の動作をさらに示す。
【００４２】図３は、サーボ復調器２０のブロック図で
ある。サーボ復調器２０は読取りチャンネル１８と共
に、トラック識別信号１４８と位置誤り信号１５０を含
むサーボ復調器出力信号１５２を生成する。サーボ復調
器２０は３つの動作部、すなわち点線で囲んだサーボク
ロック生成回路９０と、これも点線で囲んだ位置誤り信
号回路９２と、トラック識別回路７６に分かれる。
【００４３】サーボクロック生成回路９０は読取りチャ
ンネル１８からの濾波されたサーボウェッジ信号１１
２、サーボＡＧＣ可能信号１０４、サーボ基準クロック
信号１００を受けて、これに応じて同期サーボクロック
信号１０２を生成する。サーボクロック生成回路９０
は、同期サーボクロック信号１０２と濾波されたサーボ
ウェッジ信号１１２の位相差が最小になるように、同期
サーボクロック信号１０２を生成する。一般にサーボ基
準クロック信号１１０と同期サーボクロック信号１０２
の周波数は、濾波されたサーボウェッジ信号１１２の周
波数より大きい。たとえば、濾波されたサーボウェッジ
信号１１２の周波数は約１０メガヘルツであるが、サー
ボ基準クロック１１０と同期サーボクロック信号１０２
の周波数は約４０メガヘルツである。図２に示すよう
に、同期サーボクロック信号１０２をサンプルクロック
・マルチプレクサ５６に、次いでサンプラ４６に与え
て、濾波されたサーボウェッジ信号１１２を同期的にサ
ンプリングし、同期的にサンプリングされたサーボウェ
ッジ信号１１４を生成する。サーボクロック生成回路９
０はゼロ位相再開始回路６０と遅れクロックループ６２
を含む。サーボクロック生成回路９０の種々の信号のタ
イミングを図５に示す。
【００４４】ゼロ位相再開始回路６０は濾波されたサー
ボウェッジ信号１１２、サーボＡＧＣ可能信号１０４、
サーボ基準クロック信号１１０を受けて、これに応じて
ゼロ位相再開始信号１３０を生成する。ゼロ位相再開始
回路６０は、図５に示すようにサーボＡＧＣ可能信号１
０４が使用可能状態から使用不能状態に遷移した後、濾
波されたサーボウェッジ信号１１２とサーボ基準クロッ
ク信号１１０を比較器により比較する。図２に関して説
明したアナログ・サーボウェッジ信号などのサーボウェ
ッジ信号がサーボ動作中に読取りチャンネル１８にＡＧ
Ｃ情報を与えている間、サーボＡＧＣ可能信号１０４が
使用可能状態で与えられる。ＡＧＣ可能信号１０４が使
用可能状態から使用不能状態に遷移した後、サーボ基準
クロック信号１１０と濾波されたサーボウェッジ信号１
１２を比較して、ゼロ位相再開始信号１３０を生成す
る。図５に示すように、サーボ基準クロック信号１１０
と濾波されたサーボウェッジ信号１１２の位相差に対応
する時間中、ゼロ位相再開始信号１３０は使用可能状態
で与えられる。
【００４５】遅れ固定ループ６２は、サーボ基準クロッ
ク信号１１０と共にゼロ位相再開始回路６０からのゼロ
位相再開始信号１３０を受けて、これに応じて同期サー
ボクロック信号１０２を生成する。遅れ固定ループ６２
は、ゼロ位相再開始信号１３０により決定された量だけ
サーボ基準クロック信号１１０の位相を調整するので、
同期サーボクロック信号１０２は、濾波されたサーボウ
ェッジ信号１１２と同じ位相で、かつサーボ基準クロッ
ク信号１１０と同じ周波数で供給される。
【００４６】遅れ固定ループ６２は、一連のバッファま
たはインバータなどの複数の遅れブロックを含み、これ
を用いて、ゼロ位相再開始信号１３０が示す量だけサー
ボ基準クロック信号の位相を遅らせる。遅れ固定ループ
６２は、一連のバッファと、必要なバッファ数を選択す
る信号を受けるのに用いるマルチプレクサとを用いて実
現してよく、サーボ基準クロック信号１１０は、ゼロ位
相再開始信号１３０が使用可能状態で与えられる時間に
等しい時間だけ遅らされる。上に説明したように同期サ
ーボクロック信号１０２は、位置誤り信号回路９２のア
ドレスマーク回路６４と、読取りチャンネル１８のサン
プルクロック・マルチプレクサ５６に与えられる。
【００４７】位置誤り信号回路９２は、読取りチャンネ
ル１８から同期的にサンプリングされたサーボウェッジ
信号１１４を受けると、これに応じてトラック可能信号
１０６と位置誤り信号１５０を生成する。位置誤り信号
回路９２は、アドレスマーク回路６４と、状態機械６６
と、アナログ加算回路などの第１加算回路６８と、第２
加算回路７０と、第３加算回路７２と、第４加算回路７
４と、アナログ・ディジタル変換器８とを備える。
【００４８】アドレスマーク回路６４は、サーボクロッ
ク生成回路９０からの同期サーボクロック信号１０２、
ウェッジ可能信号１００、しきい値信号、読取りチャン
ネル１８からの同期的にサンプリングされたサーボウェ
ッジ信号１１４を受ける。同期的にサンプリングされた
サーボウェッジ信号１１４は、同期サーボクロック信号
１０２の制御の下に、サンプラ４６により予めサンプリ
ングされている。アドレスマーク回路６４は、同期的に
サンプリングされたサーボウェッジ信号１１４を処理
し、同期的にサンプリングされたサーボウェッジ信号１
１４がアドレスマーク情報を与えると、アドレスマーク
可能信号１０８を使用可能（イネーブル）状態で生成す
る。アドレスマーク回路６４の詳細は、図４を参照して
後で詳しく説明する。
【００４９】図示のように、アドレスマーク可能信号１
０８は状態機械６６と、種々の加算回路に与えられる。
状態機械６６はアドレスマーク可能信号１０８と共に同
期サーボクロック信号１０２を受け、サーボ復調器２０
の他の回路を使用可能にするのに用いる種々の信号を生
成する。たとえば状態機械６６は、図５と図６に示すよ
うに、同期的にサンプリングされたサーボウェッジ信号
１１４がトラック識別情報を与えている間は、トラック
可能信号１０６を使用可能（イネーブル）状態で生成す
る。
【００５０】状態機械６６は、プログラム可能なタイマ
などの種々のタイマやカウンタを備え、これらを用い
て、トラック可能信号１０６、第１加算回路可能信号１
２０、第２加算回路可能信号１２２、第３加算回路可能
信号１２４、第４加算回路可能信号１２６、などの種々
の出力信号を生成する。状態機械６６は、同期サーボク
ロック信号１０２をクロックとして用いて、状態機械６
６の種々のタイマやカウンタを動作させる。後で詳細に
説明するように、図６は状態機械６６が生成する出力信
号とそのタイミングを示す。図３に示していないが、状
態機械６６は種々のプログラム可能な制御信号を受け
て、状態機械６６の各出力信号が使用可能になる時間の
長さと、これらの信号が使用可能になる時刻を決定す
る。
【００５１】位置誤り信号回路９２の説明を終わる前
に、トラック識別回路７６を説明する。トラック識別回
路７６は読取りチャンネル１８からのディジタル・サー
ボウェッジ信号１１６とトラック可能信号１０６とを受
けて、トラック識別信号１４８を出力する。トラック識
別回路７６の動作は、状態機械６６から来るトラック可
能信号１０６により制御される。トラック識別回路７６
はシフトレジスタで実現してよく、トラック可能信号１
０６が使用可能状態で与えられている間は、ディジタル
・サーボウェッジ信号１１６を受けて、対応するディジ
タル信号をトラック識別信号１４８として出す。トラッ
ク可能信号１０６が使用可能状態で与えられている時間
は、同期的にサンプリングされたサーボウェッジ信号１
１４すなわち濾波されたサーボウェッジ信号１１２が図
５に示すようにトラック識別情報を出している時間に対
応する。サーボウェッジがトラック識別情報を出してい
る間は、トラック識別信号１４８がサーボ復調器出力信
号１５２になる。
【００５２】位置誤り信号回路９２の説明に戻って、状
態機械６６は、サーボウェッジが位置誤り信号情報を与
えている第１期間中は第１加算回路可能信号１２０を生
成する。第１加算回路６８、第２加算回路７０、第３加
算回路７２、第４加算回路７４は、全てアナログ加算回
路などの加算回路である。アドレスマーク回路６４から
アドレスマーク可能信号１０８が使用可能（イネーブ
ル）状態で与えられると、これらの各加算回路はリセッ
トされる。
【００５３】第１加算回路６８は、状態機械６６からの
第１加算回路可能信号１２０と、同期的にサンプリング
されたサーボウェッジ信号１１４を受ける。サーボウェ
ッジが同期的にサンプリングされたサーボウェッジ信号
１１４を通して位置誤り信号情報を与える第１期間中
は、第１加算回路可能信号１２０は使用可能（イネーブ
ル）状態で与えられる。この期間中に、同期的にサンプ
リングされたサーボウェッジ信号１１４をアナログ加算
回路に与えると、第１加算回路６８は第１信号１４０を
生成する。第１信号１４０はアナログ・ディジタル変換
器８０に送られる。アナログ・ディジタル変換器８０第
１信号１４０をアナログ領域からディジタル領域に変換
して、位置誤り信号１５０を出す。この第１期間中は、
これがサーボ復調器出力信号１５２になる。
【００５４】第２加算回路７０、第３加算回路７２、第
４加算回路７４は第１加算回路６８と同様に動作する
が、異なるのは、状態機械６６から与えられるそれぞれ
の対応する加算回路可能信号が、サーボウェッジが同期
的にサンプリングされたサーボウェッジ信号１１４を通
して位置誤り信号情報を与える後の期間に起こることで
ある。これらの加算回路の動作とタイミングを図５と図
６に詳細に示す。第２加算回路７０は、位置誤り信号情
報が与えられる第２期間中に第２信号１４２を生成し、
これはアナログ・ディジタル変換器８０により変換され
る。第３加算回路７２は、位置誤り信号情報が与えられ
る第３期間中に第３信号１４４を生成し、最後に第４加
算回路７２は、位置誤り信号情報が与えられる第４期間
中に第４信号１４６を生成する。第２信号１４２と、第
３信号１４４と、第４信号１４６は、それぞれの期間中
にアナログ・ディジタル変換器８０に与えられる。アナ
ログ・ディジタル変換器８０は対応する位置誤り信号１
５０を出力し、これがこれらの期間中のサーボ復調器出
力信号１５２になる。位置誤り信号情報が与えられる第
１、第２、第３、第４期間は、サーボウェッジ信号が与
えるサーボバースト信号に対応する。
【００５５】図４は、アドレスマーク回路６４の詳細な
ブロック図である。アドレスマーク回路６４は同期的に
サンプリングされたサーボウェッジ信号１１４、同期サ
ーボクロック信号１０２、ウェッジ可能信号１００を受
けて、これに応じてアドレスマーク可能信号１０８を生
成する。アドレスマーク可能信号１０８が使用可能（イ
ネーブル）状態から使用不能（アンイネーブル）状態に
遷移することは、アドレスマーク情報が同期的にサンプ
リングされたサーボウェッジ信号１１４によって与えら
れたことと、トラック識別情報が次に与えられることを
示す。
【００５６】アドレスマーク回路６４は同期的にサンプ
リングされたサーボウェッジ信号１１４を整流する整流
回路８０を備え、整流された信号は比較器８２の入力に
与えられる。比較器８２はプログラム可能なしきい値信
号などのしきい値信号も受け、これらの２つの信号を比
較する。整流回路８０の出力がしきい値信号より大きい
場合は、比較器８２は出力信号を使用可能（イネーブ
ル）状態で生成する。したがって図５のタイミング図に
示すように、アドレスマーク情報が与えられている間
は、しきい値信号は整流回路８０の出力より大きく、比
較器８２の出力は使用可能状態から使用不能状態に遷移
し、この間は使用不能（アンイネーブル）状態で与えら
れる。比較器８２の出力は、ダウンカウンタ８４とＡＮ
Ｄゲート８６に与えられる。
【００５７】ダウンカウンタ８４は、ウェッジ可能信号
１００が使用可能（イネーブル）状態で与えられる間は
使用可能になるカウンタである。ダウンカウンタ８４
は、比較器８２の出力が使用可能状態で与えられると、
プログラム可能な初期値からカウントダウンを開始す
る。ダウンカウンタ８４はプログラム可能な初期値か
ら、同期サーボクロック信号１０２の各クロックサイク
ル毎にまたは各クロックサイクルの倍数毎にカウントダ
ウンする。比較器８２の出力が使用不能状態から使用可
能状態に遷移する度に、ダウンカウンタ８４はリセット
される。
【００５８】ダウンカウンタ８４が初期値からカウント
してゼロになると、ダウンカウンタ８４はその出力信号
をＡＮＤゲート８６に使用可能（イネーブル）状態で与
える。アドレスマーク情報が与えられている間は比較器
８２の出力は使用不能状態で与えられ、ダウンカウンタ
８４は初期値からゼロまでカウントすることができる。
このとき、ダウンカウンタ８４はその出力信号をＡＮＤ
ゲート８６に使用可能状態で与える。ダウンカウンタ８
４は所定の期間中、たとえば数クロックサイクルの間、
その出力信号を使用可能状態に保つことができる。図５
に示すように同期的にサンプリングされたサーボウェッ
ジ信号１１４に反映されたサーボウェッジ信号がトラッ
ク識別情報を与えられると、比較器８２の出力はＡＮＤ
ゲート８６に使用可能状態で与えられる。このとき、整
流回路８０の出力はしきい値より大きく、比較器８２は
出力信号を使用可能状態で与える。したがってＡＮＤゲ
ート８６の２つの入力信号は使用可能状態で与えられ、
ＡＮＤゲート８６の出力は使用可能状態で生成される。
ＡＮＤゲート８６の出力は、図６に示すようなアドレス
マーク可能信号１０８である。比較器８２の出力が使用
可能になるとダウンカウンタ８４はリセットされ、ダウ
ンカウンタ８４の出力は、結局リセットされて使用不能
状態になる。
【００５９】図５は、サーボ復調器２０のサーボクロッ
ク生成回路９０の信号のタイミング図である。上に説明
したように、サーボクロック生成回路９０は読取りチャ
ンネル１８のＬＰＦ４２からの濾波されたサーボウェッ
ジ信号１１２と、サーボＡＧＣ可能信号１０４と、サー
ボ基準クロック信号１１０を受けて、これに応じて最終
的に同期サーボクロック信号１０２を生成する。
【００６０】サーボウェッジが濾波されたサーボウェッ
ジ信号１１２を通して「ヘッダ」情報すなわちＡＧＣ情
報を与えている間、サーボＡＧＣ可能信号１０４は使用
可能（イネーブル）状態である。この間は、図２に示す
ように読取りチャンネル１８のＡＧＣ４４を用いて利得
信号を確立し、これをＶＧＡ４０に与えてアナログ・サ
ーボウェッジ信号を正しく増幅する。ＡＧＣ可能信号１
０４が使用可能状態から使用不能状態に遷移した後、ゼ
ロ位相再開始回路６０は、比較回路を用いてサーボ基準
クロック信号１１０と濾波されたサーボウェッジ信号１
１２を比較することにより、ゼロ位相再開始信号１３０
を生成する。ゼロ位相再開始信号１３０は、サーボ基準
クロック信号１１０と濾波されたサーボウェッジ信号１
１２の位相差に対応する。サーボ基準クロック信号１１
０と濾波されたサーボウェッジ信号１１２の位相がずれ
ている間は、ゼロ位相再開始信号１３０は使用可能状態
で与えられる。
【００６１】ゼロ位相再開始信号１３０は、サーボ基準
クロック信号１１０と共に遅れ固定ループ６２の入力に
与えられる。遅れ固定ループ６２はゼロ位相再開始信号
１３０と等しい時間だけサーボ基準クロック信号１１０
を遅らせて、濾波されたサーボウェッジ信号１１２と同
位相の同期サーボクロック信号１０２を生成する。
【００６２】図６は、種々の入力信号と、サーボ復調器
２０の位置誤り信号回路９２に用いる内部信号を示すタ
イミング図である。図３に示すように、同期サーボクロ
ック信号１０２はいくつかの入力の１つとしてアドレス
マーク回路６４に与えられる。これに応じて、アドレス
マーク回路６４はアドレスマーク可能信号１０８を生成
する。アドレスマーク可能信号１０８と同期サーボクロ
ック信号１０２は、状態機械６６に入力として与えられ
る。上に説明したように、状態機械６６は外部ポートを
通してプログラムされる種々のタイマまたはカウンタ回
路を備える。状態機械６６は、種々の使用可能信号を位
置誤り信号回路９２の残りの回路とトラック識別回路７
６に与えてサーボ復調器出力信号１５２を生成し、図１
と図２に示すように、最終的に制御回路１１に与える。
【００６３】図５に示すように、濾波されたサーボウェ
ッジ信号１１２は、アドレスマーク情報を出した後にト
ラック識別情報を出す。この信号は、アドレスマーク可
能信号１０８が使用可能状態から使用不能状態に遷移す
るときに出る。トラック識別情報が与えられると、状態
機械６６はトラック可能信号１０６を生成して使用可能
状態で出す。トラック可能信号１０６が使用可能状態で
出ている間、トラック識別回路７６はシフトレジスタを
用いてディジタル・サーボウェッジ信号１１６をトラッ
ク識別信号１４８として出し、この間はこれがサーボ復
調器出力信号１５２になる。
【００６４】同期的にサンプリングされたサーボウェッ
ジ信号１１４などのサーボウェッジ信号が位置誤り信号
情報を出している間は、状態機械６６は、サーボウェッ
ジ信号が出す４つのサーボバースト信号に対応する４つ
の使用可能信号を出す。たとえば、状態機械６６は、サ
ーボウェッジ信号が第１サーボバースト信号を出してい
る間は第１加算回路可能信号１２０を使用可能状態で出
す。位置誤り信号情報が出ている間にサーボウェッジ信
号がサーボバースト信号を次々に出すと、対応する第２
加算回路可能信号１２２、第３加算回路可能信号１２
４、第４加算回路可能信号１２６が使用可能状態で出
る。
【００６５】これらの加算回路可能信号を使用可能状態
で出す時間はプログラム可能であり、変更することがで
きる。さらに、トラック可能信号１０６が使用可能状態
から使用不能状態に遷移する時刻と、第１加算回路可能
信号１２０が使用可能状態で出る時刻の間の、図６に
「Ａ」で示す時間も、プログラム可能である。文字
「Ｂ」は、第１加算回路可能信号１２０が使用可能状態
で出る時間を表す。図６に示すこの時間もプログラム可
能である。同様に文字「Ｃ」は、第１加算回路可能信号
１２０が使用可能状態から使用不能状態に遷移する時刻
と、第２加算回路可能信号１２２が使用不能状態から使
用可能状態に遷移する時刻の間の時間を示すもので、こ
れもプログラム可能である。状態機械６６が生成するど
の信号も、プログラム可能な時間中に、使用可能状態で
出てよい。
【００６６】このようにこの発明は、上に示した利点を
持つトラック識別信号と位置誤り信号を迅速かつ正確に
生成するサーボ復調器と同期サーボ復調法を提供する。
好ましい実施の形態を詳細に説明したが、この発明の範
囲から逸れることなく、種々の変更、代替、修正が可能
なことが理解できよう。たとえば、ディジタル回路など
の種々の異なる回路を、第１加算回路６８、第２加算回
路７０、第３加算回路７２、第４加算回路７４、アナロ
グ・ディジタル変換器８０の代わりに用いることができ
る。
【００６７】また、好ましい実施の形態ではアドレスマ
ーク回路６４などは離散的すなわち別個の回路として説
明し示したが、これらはこの発明の範囲から逸れること
なく１つの回路に統合しまたは別個の回路に分割するこ
とができる。サーボウェッジは、トラック識別情報や位
置誤り信号情報などの情報を任意の順序で与えてよい。
サーボ復調器２０に与えられる多くの信号はプログラム
可能な信号でよい。さらに、当業者はここに示した直接
接続を変更して、仲介するデバイスを通して２個のデバ
イスを単に相互に結合し、しかもこの発明が示す望まし
い結果を得ることができる。当業者は変更や代替や修正
の他の例を容易に確認し、この発明の精神と範囲から逸
れずに作ることができる。
【００６８】以上の説明に関して更に以下の項を開示す
る。 （１） 同期的にサンプリングする読取りチャンネルに
よるサーボウェッジ信号の処理に応じて、トラック識別
信号と位置誤り信号を生成するサーボ復調器であって、
基準クロック信号と前記サーボウェッジ信号を受ける
と、これに応じて前記読取りチャンネルに送って前記サ
ーボウェッジ信号を処理するための同期サーボクロック
信号を生成する、サーボクロック生成回路と、前記サー
ボクロック生成回路の同期サーボクロック信号と前記読
取りチャンネルからの同期的にサンプリングされたサー
ボウェッジ信号を受けると、これに応じて位置誤り信号
を生成する位置誤り信号回路と、前記読取りチャンネル
からディジタル・サーボウェッジ信号を受けると、これ
に応じてトラック識別信号を生成するトラック識別回
路、を備える、サーボ復調器。
【００６９】（２） 前記同期サーボクロック信号を用
いて前記サーボウェッジ信号を同期的にサンプリングす
ることにより、前記同期的にサンプリングされたサーボ
ウェッジ信号を前記読取りチャンネル内で生成する、第
１項記載のサーボ復調器。 （３） 前記同期サーボクロック信号を用いて前記サー
ボウェッジ信号を同期的にサンプリングしまた前記同期
的にサンプリングされたサーボウェッジ信号に最大公算
検出を行うことにより、前記ディジタル・サーボウェッ
ジ信号を前記読取りチャンネル内で生成する、第２項記
載のサーボ復調器。 （４） 前記サーボウェッジ信号は、アドレスマーク
部、トラック識別部、および位置誤り部を含む、第２項
記載のサーボ復調器。
【００７０】（５） 前記位置誤り信号回路は、前記サ
ーボウェッジ信号のトラック識別部が与えられていると
きを示すトラック可能信号を生成し、また前記トラック
識別回路は、前記トラック可能信号とディジタル・サー
ボウェッジ信号を受けると、これに応答してトラック識
別信号を生成する、第４項記載のサーボ復調器。 （６） 前記位置誤り信号回路は、前記同期的にサンプ
リングされたサーボウェッジ信号を受けて処理して、前
記サーボウェッジ信号のアドレスマーク部が与えられた
ことを示すアドレスマーク可能信号を使用可能にする、
アドレスマーク回路を備える、第４項記載のサーボ復調
器。
【００７１】（７） 前記アドレスマーク回路は、前記
同期的にサンプリングされたサーボウェッジ信号を整流
して、これに応じて整流された同期的にサンプリングさ
れたサーボウェッジ信号を生成する、整流回路と、前記
整流された同期的にサンプリングされたサーボウェッジ
信号と或るしきい値信号を比較して、これに応じて、前
記整流された同期的にサンプリングされたサーボウェッ
ジ信号が前記しきい値信号より大きいかどうかを示す比
較信号を生成する、比較器と、前記比較信号を受けて、
前記比較信号を既知の状態で或る期間受けた後、アドレ
スマーク可能信号を使用可能にする、タイマ、を備え
る、第６項記載のサーボ復調器。
【００７２】（８） 前記タイマは、前記しきい値信号
が前記整流された同期的にサンプリングされたサーボウ
ェッジ信号より大きいことを示す多数の逐次の比較信号
値を受けた後、アドレスマーク可能信号を使用可能状態
で生成するダウンカウンタである、第７項記載のサーボ
復調器。 （９） 前記サーボウェッジ信号は位置誤り部を含み、
前記位置誤り部は複数の位置誤りバーストを含み、前記
位置誤り信号回路は前記同期的にサンプリングされたサ
ーボウェッジ信号が前記位置誤り部を与えると前記位置
誤り信号を生成する、第２項記載のサーボ復調器。
【００７３】（１０） 前記位置誤り信号回路は、前記
同期的にサンプリングされたサーボウェッジ信号が与え
る前記複数の位置誤りバーストを受けて処理して前記位
置誤り信号を生成する、複数のサンプリングおよび変換
回路と、前記同期サーボクロック信号を受け、複数の使
用可能信号を与えて前記複数のサンプリングおよび変換
回路をそれぞれ使用可能にして、前記複数の位置誤りバ
ーストの対応するものを処理する、状態機械、を備え
る、第９項記載のサーボ復調器。
【００７４】（１１） 前記同期的にサンプリングされ
たサーボウェッジ信号が与える前記位置誤りバーストは
それぞれ多数のサンプルを含み、また前記複数のサンプ
リングおよび変換回路はそれぞれ、前記位置誤りバース
トの１つからのサンプルの数を加算し、これに応じて出
力を生成する、加算回路と、前記加算回路からの出力を
受けて、これに応じて前記位置誤り信号となるディジタ
ル出力信号を生成する、アナログ・ディジタル変換器、
を備える、第１０項記載のサーボ復調器。
【００７５】（１２） 前記同期的にサンプリングされ
たサーボウェッジ信号が与える前記位置誤りバーストは
それぞれ多数のサンプルを含み、また前記複数のサンプ
リングおよび変換回路はそれぞれ、前記位置誤りバース
トの１つからサンプルの数をアナログ領域で受けて、こ
のサンプルの数をディジタル領域に変換する、アナログ
・ディジタル変換器と、前記アナログ・ディジタル変換
器からサンプルの数をディジタル領域で受け、前記サン
プルの数を加算して位置誤り信号を生成する、加算回
路、を備える、第１０項記載のサーボ復調器。
【００７６】（１３） 前記サーボクロック生成回路
は、前記基準クロック信号とサーボウェッジ信号を受け
て、前記基準クロック信号とサーボウェッジ信号の位相
差に等しい継続時間を持つゼロ位相再開始信号を生成す
る、ゼロ位相再開始回路と、前記基準クロック信号とゼ
ロ位相再開始信号を受けて、前記ゼロ位相再開始信号に
等しい時間だけ前記基準信号を遅らせて前記同期サーボ
クロック信号を生成する、遅れ固定ループ回路、を備え
る、第１項記載のサーボ復調器。
【００７７】（１４） 前記サーボウェッジ信号はヘッ
ダ部を備え、また前記サーボクロック生成回路は前記サ
ーボウェッジ信号が前記ヘッダ部を与えると前記同期サ
ーボクロック信号を生成する、第１項記載のサーボ復調
器。 （１５） 前記トラック識別回路は、前記ディジタル・
サーボウェッジ信号がトラック識別情報を与えている
間、前記ディジタル・サーボウェッジ信号を受けるシフ
トレジスタである、第１項記載のサーボ復調器。
【００７８】（１６） 読取りチャンネル１８がサーボ
ウェッジ信号を処理すると、これに応じて、濾波された
サーボウェッジ信号１１２などのサーボウェッジ信号か
らトラック識別信号１４８と位置誤り信号１５０を生成
する、サーボ復調器２０を提供する。サーボ復調器２０
はサーボクロック生成回路９０と、位置誤り信号回路９
２と、トラック識別回路７６を備える。サーボクロック
生成回路９０は、基準クロック信号１１０と濾波された
サーボウェッジ信号１１２を受けると、これに応じて同
期サーボクロック信号１０２を生成する。同期サーボク
ロック信号１０２は、読取りチャンネル１８に送ってサ
ーボウェッジ信号を処理する。位置誤り信号回路９２
は、サーボクロック生成回路９０からの同期サーボクロ
ック信号１０２と読取りチャンネル１８からの同期的に
サンプリングされたサーボウェッジ信号１１４を受ける
と、これに応じて位置誤り信号１５０を生成する。読取
りチャンネル１８は同期サーボクロック信号１０２を用
いて同期的にサンプリングされたサーボウェッジ信号１
１４を生成する。トラック識別回路７６は、読取りチャ
ンネル１８からディジタル・サーボウェッジ信号１１６
を受けると、これに応じてトラック識別信号１４８を生
成する。
【図面の簡単な説明】
この発明とその利点をよりよく理解するため、添付の図
面と共に詳細な説明を参照していただきたい。図と説明
の中で、同じ参照番号は同じ部分を示す。
【図１】ディスク駆動大容量記憶装置を示すブロック
図。
【図２】ディスク駆動大容量記憶装置の読取りチャンネ
ルとサーボ復調器を示すブロック図。
【図３】サーボ復調器の詳細を示すブロック図。
【図４】サーボ復調器の位置誤り信号回路のアドレスマ
ーク回路を示すブロック図。
【図５】サーボ復調器のサーボクロック生成回路の信号
を示すタイミング図。
【図６】位置誤り信号回路の種々の入力信号と内部信号
を示すタイミング図。
【符号の説明】
１０ 同期的にサンプリングされるデータチャンネル １１ 制御回路 １２ ディスク／ヘッドアセンブリ １６ 書込みチャンネル １８ 読取りチャンネル ２０ サーボ復調器 ３０ ディスク駆動大容量記憶装置 ７６ トラック識別回路 ９０ サーボクロック生成回路 ９２ 位置誤り信号回路 １０２ 同期サーボクロック信号 １１２ 濾波されたサーボウェッジ信号 １１４ 同期的にサンプリングされたサーボウェッジ信
号 １１６ ディジタル・サーボウェッジ信号 １４８ トラック識別信号 １５０ 位置誤り信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 同期的にサンプリングされた読取りチャ
    ンネルによるサーボウェッジ信号の処理に応じて、トラ
    ック識別信号と位置誤り信号を生成するサーボ復調器で
    あって、 基準クロック信号と前記サーボウェッジ信号を受ける
    と、これに応じて、前記読取りチャンネルに送って前記
    サーボウェッジ信号を処理するための同期サーボクロッ
    ク信号を生成する、サーボクロック生成回路と、 前記サーボクロック生成回路の同期サーボクロック信号
    と前記読取りチャンネルからの同期的にサンプリングさ
    れたサーボウェッジ信号を受けると、これに応じて位置
    誤り信号を生成する位置誤り信号回路と、 前記読取りチャンネルからディジタル・サーボウェッジ
    信号を受けると、これに応じてトラック識別信号を生成
    するトラック識別回路と、を備える前記サーボ復調器。
JP9243904A 1996-09-09 1997-09-09 サーボ復調器と同期サーボ復調法 Pending JPH10106191A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2472096P 1996-09-09 1996-09-09
US024720 1996-09-09

Publications (1)

Publication Number Publication Date
JPH10106191A true JPH10106191A (ja) 1998-04-24

Family

ID=21822055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9243904A Pending JPH10106191A (ja) 1996-09-09 1997-09-09 サーボ復調器と同期サーボ復調法

Country Status (6)

Country Link
US (1) US6108153A (ja)
EP (1) EP0828242A1 (ja)
JP (1) JPH10106191A (ja)
KR (1) KR100555277B1 (ja)
SG (1) SG55370A1 (ja)
TW (1) TW349197B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195220B1 (en) 1998-05-21 2001-02-27 Seagate Technology Llc Method and apparatus utilizing field ratioing demodulation techniques for a null-type servo pattern
US6426845B1 (en) 1998-05-21 2002-07-30 Seagate Technology Llc Asynchronous analog demodulator and method for a null-type servo pattern
US6181505B1 (en) * 1998-06-26 2001-01-30 Seagate Technology Llc Synchronous digital demodulator with integrated read and servo channels
US6567489B1 (en) * 1999-02-08 2003-05-20 Texas Instruments Incorporated Method and circuitry for acquiring a signal in a read channel
EP1090393B1 (en) * 1999-04-20 2006-09-13 Koninklijke Philips Electronics N.V. A servo format for disks, preferably hard disks
US6785075B2 (en) * 2000-10-24 2004-08-31 Seagate Technology Llc Self-writing servo and clock fields on a recording medium
US6678110B2 (en) 2000-12-05 2004-01-13 Seagate Technology Llc Robust servo demodulation filtering method
US6369969B1 (en) 2001-02-28 2002-04-09 Western Digital Technologies, Inc. Disk drive for detecting a polarity error of a magnetoresistive head by detecting a sync mark
US6603622B1 (en) 2001-02-28 2003-08-05 Western Digital Technologies, Inc. Disk drive employing a sync mark detector comprising a matched filter and a dual polarity correlator
US6639748B1 (en) 2001-02-28 2003-10-28 Western Digital Technologies, Inc. Disk drive that discerns the polarity of a head signal from a sync mark to enhance data detection
US7839594B2 (en) * 2001-06-28 2010-11-23 Stmicroelectronics, Inc. Data-storage disk having few or no spin-up wedges and method for writing servo wedges onto the disk
US7027247B2 (en) * 2001-06-28 2006-04-11 Stmicroelectronics, Inc. Servo circuit having a synchronous servo channel and method for synchronously recovering servo data
US7830630B2 (en) 2001-06-28 2010-11-09 Stmicroelectronics, Inc. Circuit and method for detecting the phase of a servo signal
US6894858B1 (en) 2002-08-06 2005-05-17 Storage Technology Corporation Read equalizer optimization based on the PTR effects to write equalization
US7006315B2 (en) * 2002-12-27 2006-02-28 Matsushita Electric Industrial Co., Ltd. Systems for improving servo-demodulation robustness
US6995935B2 (en) * 2002-12-27 2006-02-07 Matsushita Electric Industrial Co., Ltd. Methods for detecting multiple occurrences of a SAM pattern to thereby improve servo-demodulation robustness
US7006311B2 (en) * 2002-12-27 2006-02-28 Matsushita Electric Industrial Co., Ltd Systems for preventing channel control values from being corrupted to thereby improve servo-demodulation robustness
US7016133B2 (en) * 2002-12-27 2006-03-21 Matsushita Electric Industrial Co., Ltd. Systems for detecting multiple occurrences of a SAM pattern to thereby improve servo-demodulation robustness
US6943981B2 (en) * 2002-12-27 2005-09-13 Matsushita Electric Co., Ltd. Methods for improving servo-demodulation robustness
US7006312B2 (en) * 2002-12-27 2006-02-28 Matsushita Electic Industrial Co., Ltd. Methods for preventing channel control values from being corrupted to thereby improve servo-demodulation robustness
US7054083B2 (en) * 2003-07-16 2006-05-30 Matsushita Electric Industrial Co., Ltd. Systems for searching for SAM patterns at multiple nominal frequencies
US7092177B2 (en) * 2003-07-16 2006-08-15 Matsushita Electric Industrial Co., Ltd. Methods for searching for SAM patterns using multiple sets of servo demodulation detection parameters
US7075742B2 (en) * 2003-07-16 2006-07-11 Matsushita Electric Industrial Co., Ltd. Servo demodulator systems including multiple servo demodulators
US7072128B2 (en) * 2003-07-16 2006-07-04 Matsushita Electric Industrial Co., Ltd. Methods for searching for SAM patterns at multiple nominal frequencies
US6992856B2 (en) * 2003-09-18 2006-01-31 Matsushita Electric Industrial Co., Ltd. Systems for limiting channel control values to thereby improve servo-demodulation robustness
US6992855B2 (en) * 2003-09-18 2006-01-31 Matsushita Electric Industrial Co., Ltd. Methods for limiting channel control values to thereby improve servo-demodulation robustness
US7023639B1 (en) * 2004-03-31 2006-04-04 Western Digital Technologies, Inc. Servo synchronization validation techniques based on both servo synch marks and wedge identifiers in a rotating media storage device
US7057836B1 (en) * 2004-11-19 2006-06-06 Western Digital Technologies, Inc. Disk drive servo controller utilizing an extended servo header
US7333290B1 (en) 2006-08-03 2008-02-19 Western Digital Technologies, Inc. Magnetic disk in a disk drive and method having improved null servo burst phasing
US7885025B2 (en) * 2008-10-22 2011-02-08 Seagate Technology Llc Generating PES using readback signal distortion
KR101551620B1 (ko) * 2009-04-06 2015-09-09 시게이트 테크놀로지 엘엘씨 연속 시간 필터의 필터 계수 조절 방법 및 이에 따른 데이터 저장 장치
US11557319B1 (en) 2021-08-24 2023-01-17 Seagate Technology Llc Read offset calibration for error recovery
US11568895B1 (en) 2021-09-03 2023-01-31 Seagate Technology Llc Read offset calibration for error recovery

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744840B2 (ja) * 1990-08-20 1998-04-28 富士通株式会社 磁気ディスク装置の同期信号再生装置
US5089757A (en) * 1991-03-15 1992-02-18 Maxtor Corporation Synchronous digital detection of position error signal
US5311376A (en) * 1991-06-11 1994-05-10 Western Digital (Singapore) Pte Information detecting system
EP0595454B1 (en) * 1992-08-27 1999-10-06 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5343340A (en) * 1992-12-31 1994-08-30 International Business Machines Corporation Digital servo signal demodulation method and apparatus utilizing a partial-response maximum-likelihood (PRML) channel in a disk file
JPH0757410A (ja) * 1993-08-13 1995-03-03 Fujitsu Ltd サーボ信号復調方式
JPH07192238A (ja) * 1993-11-23 1995-07-28 Internatl Business Mach Corp <Ibm> ディスク・ドライブ・サーボ制御装置
US5384671A (en) * 1993-12-23 1995-01-24 Quantum Corporation PRML sampled data channel synchronous servo detector
US5552942A (en) * 1994-08-23 1996-09-03 Quantum Corporation Zero phase start optimization using mean squared error in a PRML recording channel
US5576904A (en) * 1994-09-27 1996-11-19 Cirrus Logic, Inc. Timing gradient smoothing circuit in a synchronous read channel
US5576906A (en) * 1994-10-11 1996-11-19 Quantum Corporation Synchronous detection of concurrent servo bursts for fine head position in disk drive
JPH08180620A (ja) * 1994-12-22 1996-07-12 Fujitsu Ltd セクタサーボ信号復調方法
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
US5805001A (en) * 1996-06-13 1998-09-08 Texas Instruments Instruments Incorporated Zero phase circuit for sampled data phase locked loop

Also Published As

Publication number Publication date
TW349197B (en) 1999-01-01
SG55370A1 (en) 1998-12-21
KR100555277B1 (ko) 2006-04-21
EP0828242A1 (en) 1998-03-11
US6108153A (en) 2000-08-22
KR19980024422A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
JPH10106191A (ja) サーボ復調器と同期サーボ復調法
US5987562A (en) Waveform sampler and method for sampling a signal from a read channel
US6519715B1 (en) Signal processing apparatus and a data recording and reproducing apparatus including local memory processor
US6023383A (en) Error estimation circuit and method for providing a read channel error signal
KR100589090B1 (ko) 서버 하드디스크 드라이브 시스템
US8174949B2 (en) Systems and methods for format efficient timing recovery in a read channel
KR100545592B1 (ko) 대용량기억시스템의자기매체내의결함검출기및검출방법
US9129647B2 (en) Servo channel with equalizer adaptation
US6101229A (en) Data synchronization method and circuit using a timeout counter
JP4480191B2 (ja) 位相固定ループ・システム
US6018554A (en) Automatic gain control circuit and method for full gain restart
US6219387B1 (en) Metric circuit and method for use in a viterbi detector
US6567489B1 (en) Method and circuitry for acquiring a signal in a read channel
US6212664B1 (en) Method and system for estimating an input data sequence based on an output data sequence and hard disk drive incorporating same
US5829011A (en) Apparatus and method of exchanging data and operational parameters in a mass storage system
EP0799472B1 (en) Method for overlapping block read events in disk drive
JP4576008B2 (ja) 信号処理装置及び該信号処理装置を搭載したデータ記録再生装置
US7010065B2 (en) Method and apparatus for word synchronization with large coding distance and fault tolerance for PRML systems
JPH08212717A (ja) 磁気記録再生装置の復調回路
US6275524B1 (en) Apparatus and method for reducing the time required to acquire synchronization with an incoming data stream
JP4682182B2 (ja) データ復調装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328