JPH1010573A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH1010573A
JPH1010573A JP16419596A JP16419596A JPH1010573A JP H1010573 A JPH1010573 A JP H1010573A JP 16419596 A JP16419596 A JP 16419596A JP 16419596 A JP16419596 A JP 16419596A JP H1010573 A JPH1010573 A JP H1010573A
Authority
JP
Japan
Prior art keywords
storage capacitor
electrode
capacitor electrode
thin film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16419596A
Other languages
English (en)
Other versions
JP3133676B2 (ja
Inventor
Hiroshi Miyama
博 深山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16419596A priority Critical patent/JP3133676B2/ja
Publication of JPH1010573A publication Critical patent/JPH1010573A/ja
Application granted granted Critical
Publication of JP3133676B2 publication Critical patent/JP3133676B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型の液晶表示装置にお
いて、蓄積容量用電極にあらかじめ設けた開口部の両端
部を切断し、蓄積容量用電極を短絡部を含む部分と含ま
ない部分とに分割することにより、点欠陥発生を防止し
た高品位な表示性能の液晶表示装置を提供する。 【解決手段】 基板上に配置された画素電極22に近接
して配置される薄膜トランジスタと、前記薄膜トランジ
スタに信号を入力する信号配線16と、前記薄膜トラン
ジスタから画素電極へ電流を通すドレイン電極19と、
前記薄膜トランジスタを走査する走査配線23と、前記
走査配線23と絶縁体を介して対向する蓄積容量用電極
17とを備え、前記蓄積容量用電極17には前記走査配
線23の幅より広く、前記走査配線を横断し、かつ両端
部26を分離することにより前記蓄積容量用電極17を
電気的に分割することが可能な開口部24を備えてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置、とり
わけ薄膜トランジスタをスイッチング素子として用いた
アクティブマトリクス型液晶表示装置に関するものであ
る。
【0002】
【従来の技術】近年、微細加工技術と液晶材料の進歩に
より、液晶パネルを用いたテレビ画像表示装置が商用ベ
ースで提供されている。その方式としては画像毎にスイ
ッチング素子を内蔵させた、いわゆるアクティブマトリ
クス方式が高コントラスト、高解像度等の利点から主流
になりつつある。
【0003】以下、図面を用いてこの従来のアクティブ
マトリクス型の液晶パネルの一例について説明する。図
3はアクティブマトリクス型の液晶パネルの等価回路を
示すものである。走査線群1と信号線群2との交差点毎
に、例えば電界効果型の薄膜トランジスタ(以下、電界
効果型トランジスタと呼ぶ)のスイッチング素子3と、
液晶セル4が配置される。5は全ての液晶セル4に共通
する透明導電層よりなる対向電極である。図4は一般的
なアクティブマトリクス方式の単位画素を示す平面配置
図である。図5は図4のA−A´線における断面図であ
る。
【0004】以下、製造工程順に説明する。まず、透明
性絶縁基板14の一主面上には画素電極6が形成され
る。透明性絶縁基板14には、例えばガラス基板が用い
られ、画素電極6には例えばITOが用いられる。次に
透明性絶縁基板14上に、走査線と電界効果型トランジ
スタのゲートを兼ねる走査配線(導電層)7が設けられ
る。この走査配線7は、第一の導電層7aと第二の導電
層7bとの連続的な積層によって被着形成される。第一
の導電層7aには例えばCr薄膜が、第二の導電層7b
には例えばMoSi2薄膜が用いられる。さらにその上
には第一の絶縁層15と、不純物をほとんど含まない第
一の非晶質シリコン層11、そして第二の絶縁層13が
被着される。これらは、連続的に被着されることが好ま
しい。第一の絶縁層15と第二の絶縁層13には、例え
ばSi34が用いられる。第二の絶縁層13はソース配
線及びドレイン配線時のエッチングストッパとして電界
効果型トランジスタのチャンネル部に島状にパタニング
される。
【0005】第一の非晶質シリコン層11とソース配線
8の電極部とドレイン配線9の電極部との間のオーミッ
ク性を改善する目的で、例えば燐を含んだ第二の非晶質
シリコン層12が、前記第一の非晶質シリコン層11が
被着されるのと同時に電界効果型トランジスタのチャン
ネル部に島状にパタニングされる。最後にソース配線
8、及びドレイン配線9が形成される。これら配線に
は、例えばAl薄膜が用いられる。以上のような工程を
経て、液晶表示装置のアレイが完成する。
【0006】
【発明が解決しようとする課題】液晶パネルのさらなる
高密度化、及び大画面化を達成するために画像表示上の
無点欠陥化が切望されている。しかしながら前記のよう
な構成では構造、及び製造プロセスが複雑であるため、
この無点欠陥化の実現は非常に困難である。この無点欠
陥化を困難にしている原因の一つに、信号配線もしくは
ドレイン電極と蓄積容量用電極との電気的短絡がある。
電気的短絡(膜残り)は、信号配線層のパタニング時の
ダスト付着によるパタン不良が主な原因である。走査配
線とドレイン電極及び蓄積容量用電極とが同一層で形成
されるものについては信号配線、もしくはドレイン電極
と、蓄積容量用電極との距離が数ミクロンであるため膜
残りによる欠陥が発生し易い。液晶パネルを画像表示さ
せた際には、この電気的短絡は点欠陥として画像に表
れ、著しく画像性能を低下させることになる。
【0007】本発明は上記課題を解消し、信号配線もし
くはドレイン電極と、蓄積容量用電極との電気的短絡に
よる点欠陥発生を防止できる液晶表示装置を提供するこ
とを目的とする。
【0008】
【課題を解決するための手段】前記目的を達成するため
に、本発明の第1番目の液晶表示装置は基板上にマトリ
クス状に配置された画素電極と、前記画素電極に近接し
て配置される薄膜トランジスタと、前記薄膜トランジス
タに信号を入力するための信号配線と、前記薄膜トラン
ジスタから画素電極へ電流を通すドレイン電極と、前記
薄膜トランジスタを走査するための走査配線と、前記走
査配線と絶縁体を介して対向する蓄積容量用電極とを備
えた液晶表示装置であって、前記蓄積容量用電極は、前
記走査配線の幅方向のいづれの両端部からもはみ出す延
長部分を有し、さらに前記蓄積容量用電極には前記走査
配線を横断する開口部が設けられ、この開口部の両端部
は前記蓄積容量用電極の両側の延長部分を含み、前記両
端部における前記蓄積容量用電極を切断することによ
り、前記蓄積容量用電極を複数の部分に分割することが
可能なことを特徴とする。
【0009】以上のような構成によれば、蓄積容量用電
極と信号配線とのパタニング不良による電気的な短絡が
発生しても、蓄積容量用電極にあらかじめ設けた開口部
を切断することにより、蓄積容量用電極を前記短絡部を
含む部分と含まない部分とに分割することが可能である
ため、点欠陥発生を防止した高品位な表示性能の液晶表
示装置を提供することができる。さらに点欠陥発生によ
る製造時の不良率を大幅に低下させることができるた
め、大幅な製造歩留りの向上及びそれに伴うコスト低減
が可能となる。
【0010】次に、本発明の第2番目の液晶表示装置は
基板上にマトリクス状に配置された画素電極と、前記画
素電極に近接して配置される薄膜トランジスタと、前記
薄膜トランジスタに信号を入力するための信号配線と、
前記薄膜トランジスタから画素電極へ電流を通すドレイ
ン電極と、前記薄膜トランジスタを走査するための走査
配線と、前記走査配線と絶縁体を介して対向する蓄積容
量用電極とを備えた液晶表示装置であって、前記蓄積容
量用電極は、前記走査配線の幅方向の両端部のうちドレ
イン電極側の端部からはみ出す延長部分を有し、さらに
前記蓄積容量用電極には開口部が設けられ、この開口部
は前記蓄積容量用電極のドレイン電極側の前記延長部分
を含み、前記開口部の周囲における前記蓄積容量用電極
を切断することにより、前記蓄積容量用電極を複数の部
分に分割することが可能なことを特徴とする。
【0011】以上のような構成によれば、蓄積容量用電
極とドレイン電極とのパタニング不良による電気的な短
絡が発生しても、蓄積容量用電極にあらかじめ設けた開
口部を切断することにより、蓄積容量用電極を前記短絡
部を含む部分と含まない部分とに分割することが可能で
あるため、点欠陥発生を防止した高品位な表示性能の液
晶表示装置を提供することができる。さらに点欠陥発生
による製造時の不良率を大幅に低下させることができる
ため、大幅な製造歩留りの向上及びそれに伴うコスト低
減が可能となる。
【0012】第1番目の液晶表示装置においては、蓄積
容量用電極の内、信号配線と電気的な短絡部のある蓄積
容量用電極は、蓄積容量用電極に形成されている開口部
の両端部における前記蓄積容量用電極がレーザ等により
切断されていることにより、前記蓄積容量用電極が前記
短絡部を含む部分と含まない部分とに分割されているこ
とが好ましい。
【0013】以上のような構成によれば、蓄積容量用電
極と信号配線とのパタニング不良による電気的な短絡が
ある画素であっても、正常動作が可能な画素となる。
【0014】第2番目の液晶表示装置においては、蓄積
容量用電極の内、ドレイン配線と電気的な短絡のある蓄
積容量用電極は、蓄積容量用電極に形成されている開口
部の周囲における前記蓄積容量用電極がレーザ等により
切断されていることにより、前記蓄積容量用電極が前記
短絡部を含む部分と含まない部分とに分割されているこ
とが好ましい。
【0015】以上のような構成によれば、蓄積容量用電
極とドレイン電極とのパタニング不良による電気的な短
絡がある画素であっても、正常動作が可能な画素とな
る。
【0016】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を用いて説明する。図1は本発明の一実施形態
によるアクティブマトリクス型の液晶表示装置の単位画
素を示す平面配置図である。
【0017】この液晶表示装置の構成を製造工程順に説
明する。まず、ガラス基板上(図示せず)に透明電極か
らなる画素電極22をパターン形成し、前記画素電極2
2とは電気的に分離して、ゲートとなる走査配線23
(Cr、Al等)をパターン形成する。次に走査配線2
3と信号配線16との絶縁を保つための第一の絶縁層
(図示せず)が形成され、さらに電界効果型トランジス
タ部には不純物をほとんど含まない第一の非晶質シリコ
ン層21、及び第二の絶縁層20が連続的に被着され
る。第二の絶縁層20は、後に形成される信号配線16
のエッチングストッパーとして電界トランジスタのチャ
ンネル部に島状にパタニングされる。次に第一の非晶質
シリコン層21と信号配線16との間にオーミック性を
改善する目的で、例えば燐を含んだ第二の非晶質シリコ
ン層(図示せず)が第一の非晶質シリコン層21と同様
の位置に島状にパタニングされる。次に信号配線16、
ドレイン電極19、及び蓄積容量用電極17がそれぞれ
電気的に独立した平面的な電極(Mo、Al等)として
形成される。ドレイン電極19は画素電極22と開口コ
ンタクト部18によって電気的に接続され、蓄積容量用
電極17も同様に開口コンタクト部によって画素電極2
2に電気的に接続される。
【0018】ここで、信号配線部層を形成する方法に
は、金属層(Mo、Al等)となる材料をスパッタリン
グ法等により薄膜形成し、次にフォトリソ(フォトレジ
スト塗布、乾燥、露光、現像、並びにベーキング工
程)、エッチング(酸、アルカリ液によるウエットエッ
チング法もしくはプラズマ中ガス反応によるドライエッ
チング法)プロセスを経てパターン加工するものがあ
る。
【0019】これらの製造工程を経てアレイ基板が完成
する。従来例と同様に本実施形態においても、例えばダ
スト付着等のプロセスの異常によって、パターンの一部
が残存し、例えば蓄積容量用電極17と信号配線16が
短絡部25を通じて電気的な短絡が発生する。この電気
的短絡部25がある画素は、液晶表示した際には、点欠
陥として画像に表れるため画質を著しく低下させる。
【0020】この問題を解決するために蓄積容量用電極
17には、開口部24が信号配線層23をパタニングす
る際に同時に形成されている。この開口部24は図示の
ように前記走査配線23を横断するように形成されてい
る。さらに、開口部24の両端部は、蓄積容量用電極1
7の走査電極23からはみ出した延長部を含んでいる。
蓄積容量用電極17は、開口部24の走査配線23の幅
方向の両端部で一体化されている。図1はレーザによる
切断後の状態を示している。前記の短絡部25が発生し
ている画素部分にはレーザ装置等を使用して前記両端部
を切断する。26が切断部を示す。この切断部26によ
って、蓄積容量用電極17は、電気的短絡部部25aを
含む部分と含まない部分とに分割される。このため、電
気的短絡部25がある画素であっても、正常動作が可能
な画素となる。
【0021】以上、前記実施形態においては、蓄積容量
用電極17と信号配線16について電気的短絡25のあ
る場合について説明をした。蓄積容量用電極17とドレ
イン電極19が電気的に短絡した場合についても、この
電気的短絡部のある画素を前記のように正常動作させる
ことも可能である。この場合の蓄積容量用電極17の開
口部の配置を図2に示す。開口部24aは、ドレイン電
極19側の走査配線23からの延長部分を含んでいる。
図2はレーザによる切断後の状態を示している。25a
はドレイン電極19と蓄積容量用電極17との電気的短
絡部である。この電気的短絡部25aが発生している画
素部分については、レーザ装置等を使用して前記開口部
24aの両端部を切断する。26aが切断部を示す。こ
の切断部26aによって、蓄積容量用電極17は、電気
的短絡部25aを含む部分と含まない部分とに分割され
る。このため、この電気的短絡部25aがある画素であ
っても、正常動作が可能な画素となる。また、開口部2
4、24aを複数個形成し、パターンの短絡状態に応じ
て蓄積容量用電極17を分割しても本発明は適用でき
る。
【0022】
【発明の効果】以上のような構成によれば、アクティブ
マトリクス型の液晶表示装置において、蓄積容量用電極
と信号配線、もしくは蓄積容量用電極とドレイン電極と
のパタニング不良による電気的な短絡が発生しても、蓄
積容量用電極にあらかじめ設けた開口部を切断すること
により、蓄積容量用電極を前記短絡部を含む部分と含ま
ない部分とに分割することが可能であるため、点欠陥発
生を防止した高品位な表示性能の液晶表示装置を提供す
ることができる。さらに点欠陥発生による製造時の不良
率を大幅に低下させることができるため、大幅な製造歩
留りの向上及びそれに伴うコスト低減が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態における液晶表示装置の要
部平面図
【図2】本発明の一実施形態における液晶表示装置の要
部平面図
【図3】一般的アクティブマトリクス型液晶パネルの等
価回路
【図4】従来例の液晶表示装置の要部平面図
【図5】図4のA−A´線における断面図
【符号の説明】
16 信号配線 17 蓄積容量用電極 18 開口コンタクト部 19 ドレイン電極 20 絶縁層 21 非晶質シリコン層 22 画素電極 23 走査配線 24,24a 開口部 25,25a 短絡部 26,26a 切断部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上にマトリクス状に配置された画素
    電極と、前記画素電極に近接して配置される薄膜トラン
    ジスタと、前記薄膜トランジスタに信号を入力するため
    の信号配線と、前記薄膜トランジスタから画素電極へ電
    流を通すドレイン電極と、前記薄膜トランジスタを走査
    するための走査配線と、前記走査配線と絶縁体を介して
    対向する蓄積容量用電極とを備えた液晶表示装置であっ
    て、前記蓄積容量用電極は、前記走査配線の幅方向のい
    づれの両端部からもはみ出す延長部分を有し、さらに前
    記蓄積容量用電極には前記走査配線を横断する開口部が
    設けられ、この開口部の両端部は前記蓄積容量用電極の
    両側の前記延長部分を含み、前記両端部における前記蓄
    積容量用電極を切断することにより、前記蓄積容量用電
    極を複数の部分に分割することが可能なことを特徴とす
    る液晶表示装置。
  2. 【請求項2】 基板上にマトリクス状に配置された画素
    電極と、前記画素電極に近接して配置される薄膜トラン
    ジスタと、前記薄膜トランジスタに信号を入力するため
    の信号配線と、前記薄膜トランジスタから画素電極へ電
    流を通すドレイン電極と、前記薄膜トランジスタを走査
    するための走査配線と、前記走査配線と絶縁体を介して
    対向する蓄積容量用電極とを備えた液晶表示装置であっ
    て、前記蓄積容量用電極は、前記走査配線の幅方向の両
    端部のうちドレイン電極側の端部からはみ出す延長部分
    を有し、さらに前記蓄積容量用電極には開口部が設けら
    れ、この開口部は前記蓄積容量用電極のドレイン電極側
    の前記延長部分を含み、前記開口部の周囲における前記
    蓄積容量用電極を切断することにより、前記蓄積容量用
    電極を複数の部分に分割することが可能なことを特徴と
    する液晶表示装置。
  3. 【請求項3】 前記蓄積容量用電極の内、前記信号配線
    と電気的な短絡部のある蓄積容量用電極は、蓄積容量用
    電極に形成されている開口部の両端部における前記蓄積
    容量用電極がレーザ等により切断されていることによ
    り、前記蓄積容量用電極が前記短絡部を含む部分と含ま
    ない部分とに分割されている請求項1記載の液晶表示装
    置。
  4. 【請求項4】 前記蓄積容量用電極の内、前記ドレイン
    配線と電気的な短絡のある蓄積容量用電極は、蓄積容量
    用電極に形成されている開口部の周囲における前記蓄積
    容量用電極がレーザ等により切断されていることによ
    り、前記蓄積容量用電極が前記短絡部を含む部分と含ま
    ない部分とに分割されている請求項2記載の液晶表示装
    置。
JP16419596A 1996-06-25 1996-06-25 液晶表示装置 Expired - Fee Related JP3133676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16419596A JP3133676B2 (ja) 1996-06-25 1996-06-25 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16419596A JP3133676B2 (ja) 1996-06-25 1996-06-25 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH1010573A true JPH1010573A (ja) 1998-01-16
JP3133676B2 JP3133676B2 (ja) 2001-02-13

Family

ID=15788493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16419596A Expired - Fee Related JP3133676B2 (ja) 1996-06-25 1996-06-25 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3133676B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043951A (ja) * 2001-07-31 2003-02-14 Advanced Display Inc 表示装置および表示装置の製造方法ならびに表示装置の断線修復方法
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
CN1295557C (zh) * 2001-05-23 2007-01-17 皇家菲利浦电子有限公司 用于制造有源板的方法
CN100357991C (zh) * 2004-03-09 2007-12-26 三星Sdi株式会社 平板显示器及其制造方法
KR100885839B1 (ko) * 2001-12-29 2009-02-27 엘지디스플레이 주식회사 액정 표시 소자
KR100940571B1 (ko) * 2003-04-24 2010-02-03 삼성전자주식회사 박막 트랜지스터 표시판
US8421078B2 (en) 2008-07-18 2013-04-16 Chimei Innolux Corporation Thin film transistor substrate and method for manufacturing same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
CN1295557C (zh) * 2001-05-23 2007-01-17 皇家菲利浦电子有限公司 用于制造有源板的方法
JP2003043951A (ja) * 2001-07-31 2003-02-14 Advanced Display Inc 表示装置および表示装置の製造方法ならびに表示装置の断線修復方法
KR100885839B1 (ko) * 2001-12-29 2009-02-27 엘지디스플레이 주식회사 액정 표시 소자
KR100940571B1 (ko) * 2003-04-24 2010-02-03 삼성전자주식회사 박막 트랜지스터 표시판
CN100357991C (zh) * 2004-03-09 2007-12-26 三星Sdi株式会社 平板显示器及其制造方法
US8421078B2 (en) 2008-07-18 2013-04-16 Chimei Innolux Corporation Thin film transistor substrate and method for manufacturing same

Also Published As

Publication number Publication date
JP3133676B2 (ja) 2001-02-13

Similar Documents

Publication Publication Date Title
JP4199357B2 (ja) 液晶表示装置及びその製造方法
US7515243B2 (en) Display device and method for repairing line disconnection thereof
US5045485A (en) Method for producing amorphous silicon thin film transistor array substrate
JPH06160904A (ja) 液晶表示装置とその製造方法
JPH10123572A (ja) 液晶表示装置及びその製造方法
US6654074B1 (en) Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same
JP2000267140A (ja) 液晶表示装置の製造方法
JP3272625B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP3270361B2 (ja) 薄膜トランジスタアレイ及びその製造方法
US5952675A (en) Thin film transistor element array
JP3133676B2 (ja) 液晶表示装置
US5796449A (en) Active matrix liquid crystal display with one repair line above protective layer and one below
JP2008003290A (ja) 液晶表示装置
JP2820738B2 (ja) 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法
JPH09101541A (ja) 表示装置用アレイ基板及びその製造方法
JPH09325354A (ja) 液晶表示装置の製造方法及び液晶表示装置
JP2687967B2 (ja) 液晶表示装置
JPH04338728A (ja) アクティブマトリクス基板
JPH07253593A (ja) 液晶表示装置の製造方法
JPH05257161A (ja) アクティブマトリクス基板
JPH05346590A (ja) Tftアレイ基板
JP3279969B2 (ja) Tftアレイ基板およびその製造方法並びに液晶表示装置
JPH10333187A (ja) 液晶表示装置とその製造方法
JP3545879B2 (ja) 表示素子の製造方法
JPH01205460A (ja) 非晶質シリコン薄膜トランジスタアレイ基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees