JPH10105596A - 論理素子レベルでの出力波形の生成方法および出力波形の特性抽出方法 - Google Patents
論理素子レベルでの出力波形の生成方法および出力波形の特性抽出方法Info
- Publication number
- JPH10105596A JPH10105596A JP8275276A JP27527696A JPH10105596A JP H10105596 A JPH10105596 A JP H10105596A JP 8275276 A JP8275276 A JP 8275276A JP 27527696 A JP27527696 A JP 27527696A JP H10105596 A JPH10105596 A JP H10105596A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- input
- output
- vdd
- output waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ＭＯＳ型トランジスタからなる半導体集積回
路設計における論理素子レベルでの出力波形の生成方法
および、論理素子レベルでの出力波形の特性抽出方法に
おいて、実波形入力との誤差を実用レベルで少なくでき
る入力波形を用いた出力波形の生成方法、出力波形の特
性抽出方法を提供する。 【解決手段】 出力波形の遅延情報、ナマリ情報等を得
るために、ＭＯＳトランジスタにより形成される回路に
ついて、論理素子レベルで、ＳＰＩＣＥ（Ｓｉｍｕｌａ
ｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａ
ｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）ソフトを
用いて入力波形から出力波形を得る出力波形の生成方法
であって、入力電圧として、実波形入力の波形ナマリか
ら求めた指数波形を用いる。
路設計における論理素子レベルでの出力波形の生成方法
および、論理素子レベルでの出力波形の特性抽出方法に
おいて、実波形入力との誤差を実用レベルで少なくでき
る入力波形を用いた出力波形の生成方法、出力波形の特
性抽出方法を提供する。 【解決手段】 出力波形の遅延情報、ナマリ情報等を得
るために、ＭＯＳトランジスタにより形成される回路に
ついて、論理素子レベルで、ＳＰＩＣＥ（Ｓｉｍｕｌａ
ｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａ
ｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）ソフトを
用いて入力波形から出力波形を得る出力波形の生成方法
であって、入力電圧として、実波形入力の波形ナマリか
ら求めた指数波形を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は，ＭＯＳ（Ｍｅｔａ
ｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半
導体集積回路設計における論理素子レベルでの出力波形
の生成方法とその特性抽出方法に関し、特に、信号の遅
延、波形ナマリについて、実波形との誤差を実用レベル
で少なくした出力波形の生成方法に関する。
ｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半
導体集積回路設計における論理素子レベルでの出力波形
の生成方法とその特性抽出方法に関し、特に、信号の遅
延、波形ナマリについて、実波形との誤差を実用レベル
で少なくした出力波形の生成方法に関する。
【０００２】
【従来の技術】近年、電子機器の高性能化と軽薄短小の
傾向から、ＡＳＩＣに代表される種々のＬＳＩには、ま
すます高集積化、高機能化が求められるようになってき
た。上記ＡＳＩＣ等のＬＳＩは、一般には、機能、論理
設計、回路設計、レイアウト設計等を経て、フオトマス
クパターン用のパターンを作製し、これを用いてフオト
マスクを作製した後、フオトマスクのパターンをウエハ
上に縮小投影露光等により転写して、半導体素子作製プ
ロセスを行うという長い工程を経て作製されるものであ
る。このように工程が長い為、できるだけ早い工程にお
いて、遅延時間を含めた精確な波形を求めておくことが
要求されることがある。特に、論理回路ライブラリの開
発においては、ＬＳＩの性能向上の点から遅延時間を含
めた精確な波形を求めておくことは不可欠で、一般に
は、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａ
ｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
Ｅｍｐｈａｓｉｓ）ソフトを用い、入力波形としてラ
ンプ波形（線型波形）を用い、これに対応する出力波形
を求めて遅延時間等を検証している。
傾向から、ＡＳＩＣに代表される種々のＬＳＩには、ま
すます高集積化、高機能化が求められるようになってき
た。上記ＡＳＩＣ等のＬＳＩは、一般には、機能、論理
設計、回路設計、レイアウト設計等を経て、フオトマス
クパターン用のパターンを作製し、これを用いてフオト
マスクを作製した後、フオトマスクのパターンをウエハ
上に縮小投影露光等により転写して、半導体素子作製プ
ロセスを行うという長い工程を経て作製されるものであ
る。このように工程が長い為、できるだけ早い工程にお
いて、遅延時間を含めた精確な波形を求めておくことが
要求されることがある。特に、論理回路ライブラリの開
発においては、ＬＳＩの性能向上の点から遅延時間を含
めた精確な波形を求めておくことは不可欠で、一般に
は、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａ
ｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ
Ｅｍｐｈａｓｉｓ）ソフトを用い、入力波形としてラ
ンプ波形（線型波形）を用い、これに対応する出力波形
を求めて遅延時間等を検証している。
【０００３】ここで、簡単にＳＰＩＣＥのソフトを用い
た入出力波形の遅延時間等の検証について簡単に説明し
ておく。図３（ａ）に示す、ＮＡＮＤ素子は、図３
（ｂ）に示す真理値表のように機能が表現され、入力Ｉ
１、Ｉ２が変化し、出力が１から０、ないし０から１へ
と変化する場合がある。そして、例えば、入力Ｉ１、Ｉ
２がともに１で出力が０の状態から、入力Ｉ１のみが０
に変化し、出力が１に変化する際、入力Ｉ１の変化に対
して出力Ｏ１が１に変化するが、入力Ｉ１と出力Ｏ１と
には時間にズレが生じる。即ち、入力Ｉ１と出力Ｏ１と
には遅延時間が発生する。また、入出波形も矩形波とな
らず矩形波から変形した形となる。ここでは、以降、図
４（ａ）に示すように、波形４１０、４２０をそれぞれ
実波形の入力波形、出力波形とした場合、入力が出力値
ＶDDの１／２になった時点から出力が出力値ＶDDの１／
２になるまでの時間を遅延時間ｔｐｄ（ｔｉｍｅｏｆ
ｐｒｏｐａｇａｔｉｏｎ ｄｅｌａｙ）と言い、入力、
出力について、それぞれ出力値がＨｉｇｈ側閾電圧に達
し、Ｌｏｗ側閾電圧に達するまでの時間、ないしＬｏｗ
側閾電圧に達し、Ｈｉｇｈ側閾電圧に達するまでの時間
を波形の変形具合を表す量として波形ナマリと言う。
尚、図４においては、縦軸を出力値に対する％表示とし
ており、ここでは便宜上、入力の出力値と出力の出力値
はともにＶDDとしている。Ｈｉｇｈ側閾電圧としては出
力電圧の１０〜２０％、Ｌｏｗ側閾電圧としては出力電
圧の９０〜８０％が好ましい。一般には、図４（ｂ）に
示すように、論理素子における入力の変化に対応する出
力の変化は、入力としてランプ入力（線型入力）４３０
を用い、これに対応する出力４４０をＳＰＩＣＥのソフ
トから求めていた。しかし、出力波形のナマリ、遅延時
間等、実波形と比較した場合、実用レベルでは、誤差が
大きく問題となっていた。尚、ここで言う実波形とは、
ＭＯＳ形半導体素子について、動作特性から厳密に近似
計算して求めた波形を言っている。入出力波形の検証に
おいては、実波形を用いるのは、困難で従来は、図４
（ｂ）に示すランプ波形４３０を用いていた。
た入出力波形の遅延時間等の検証について簡単に説明し
ておく。図３（ａ）に示す、ＮＡＮＤ素子は、図３
（ｂ）に示す真理値表のように機能が表現され、入力Ｉ
１、Ｉ２が変化し、出力が１から０、ないし０から１へ
と変化する場合がある。そして、例えば、入力Ｉ１、Ｉ
２がともに１で出力が０の状態から、入力Ｉ１のみが０
に変化し、出力が１に変化する際、入力Ｉ１の変化に対
して出力Ｏ１が１に変化するが、入力Ｉ１と出力Ｏ１と
には時間にズレが生じる。即ち、入力Ｉ１と出力Ｏ１と
には遅延時間が発生する。また、入出波形も矩形波とな
らず矩形波から変形した形となる。ここでは、以降、図
４（ａ）に示すように、波形４１０、４２０をそれぞれ
実波形の入力波形、出力波形とした場合、入力が出力値
ＶDDの１／２になった時点から出力が出力値ＶDDの１／
２になるまでの時間を遅延時間ｔｐｄ（ｔｉｍｅｏｆ
ｐｒｏｐａｇａｔｉｏｎ ｄｅｌａｙ）と言い、入力、
出力について、それぞれ出力値がＨｉｇｈ側閾電圧に達
し、Ｌｏｗ側閾電圧に達するまでの時間、ないしＬｏｗ
側閾電圧に達し、Ｈｉｇｈ側閾電圧に達するまでの時間
を波形の変形具合を表す量として波形ナマリと言う。
尚、図４においては、縦軸を出力値に対する％表示とし
ており、ここでは便宜上、入力の出力値と出力の出力値
はともにＶDDとしている。Ｈｉｇｈ側閾電圧としては出
力電圧の１０〜２０％、Ｌｏｗ側閾電圧としては出力電
圧の９０〜８０％が好ましい。一般には、図４（ｂ）に
示すように、論理素子における入力の変化に対応する出
力の変化は、入力としてランプ入力（線型入力）４３０
を用い、これに対応する出力４４０をＳＰＩＣＥのソフ
トから求めていた。しかし、出力波形のナマリ、遅延時
間等、実波形と比較した場合、実用レベルでは、誤差が
大きく問題となっていた。尚、ここで言う実波形とは、
ＭＯＳ形半導体素子について、動作特性から厳密に近似
計算して求めた波形を言っている。入出力波形の検証に
おいては、実波形を用いるのは、困難で従来は、図４
（ｂ）に示すランプ波形４３０を用いていた。
【０００４】
【発明が解決しようとする課題】上記のように、従来の
ランプ波形を入力とした論理素子レベルでの入出力波形
の検証方法においては、実波形を入力とした場合との比
較で、実用レベルで誤差が大きくなり問題となってい
た。この為、従来はＳＰＩＣＥのソフトから求められた
出力に予め適当と判断される数値（ゲタとも言う）を加
減するという方法で対応していたが、種々の回路に対し
一様な扱いは難しく、基本的な問題解決とははなってお
らず、その対応が求められていた。本発明は、このよう
な状況のもと、ＭＯＳ型トランジスタからなる半導体集
積回路設計における論理素子レベルでの出力波形の生成
方法および、論理素子レベルでの出力波形の特性抽出方
法において、実波形入力との誤差を実用レベルで少なく
できる入力波形を用いた出力波形の生成方法、出力波形
の特性抽出方法を提供しようとするものである。
ランプ波形を入力とした論理素子レベルでの入出力波形
の検証方法においては、実波形を入力とした場合との比
較で、実用レベルで誤差が大きくなり問題となってい
た。この為、従来はＳＰＩＣＥのソフトから求められた
出力に予め適当と判断される数値（ゲタとも言う）を加
減するという方法で対応していたが、種々の回路に対し
一様な扱いは難しく、基本的な問題解決とははなってお
らず、その対応が求められていた。本発明は、このよう
な状況のもと、ＭＯＳ型トランジスタからなる半導体集
積回路設計における論理素子レベルでの出力波形の生成
方法および、論理素子レベルでの出力波形の特性抽出方
法において、実波形入力との誤差を実用レベルで少なく
できる入力波形を用いた出力波形の生成方法、出力波形
の特性抽出方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】本発明の論理素子レベル
での出力波形の生成方法は、出力波形の遅延情報、ナマ
リ情報等を得るために、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタにより
形成される回路について、論理素子レベルで、ＳＰＩＣ
Ｅ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａ
ｓｉｓ）ソフトを用いて入力波形から出力波形を得る出
力波形の生成方法であって、入力電圧として、実波形入
力の波形ナマリから求めた指数波形を用いることを特徴
としたものである。そして、上記における、指数波形
は、実波形入力の出力値、Ｌｏｗ側閾電圧、Ｈｉｇｈ側
閾電圧、波形ナマリ（ナマリ、ナマリ時間ないしｓｌｅ
ｗとも言う）をそれそれ、ＶＤＤ、ＶＬ、ＶＨ、Ｔｓと
した場合、指数波形の立ち下がり電圧をＶfall（ｔ）、
立ち上がり電圧Ｖrise（ｔ）をそれぞれ、ＶＤＤ・ｅ
-t/t1 、ＶＤＤ・（１−ｅ-t/t2 ）とし、且つ、ｔ１、
ｔ２を、それぞれ、Ｔｓ／（ｌｎ（ＶＨ／ＶＬ））、Ｔ
ｓ／（ｌｎ（ＶＤＤ−ＶＬ）／（ＶＤＤ−ＶＨ））とし
たことを特徴とするものである。そしてまた、上記にお
いて、ＶＬ＝ＶＤＤ×０．２、ＶＨ＝ＶＤＤ×０．８と
したことを特徴とするものである。
での出力波形の生成方法は、出力波形の遅延情報、ナマ
リ情報等を得るために、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタにより
形成される回路について、論理素子レベルで、ＳＰＩＣ
Ｅ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａ
ｓｉｓ）ソフトを用いて入力波形から出力波形を得る出
力波形の生成方法であって、入力電圧として、実波形入
力の波形ナマリから求めた指数波形を用いることを特徴
としたものである。そして、上記における、指数波形
は、実波形入力の出力値、Ｌｏｗ側閾電圧、Ｈｉｇｈ側
閾電圧、波形ナマリ（ナマリ、ナマリ時間ないしｓｌｅ
ｗとも言う）をそれそれ、ＶＤＤ、ＶＬ、ＶＨ、Ｔｓと
した場合、指数波形の立ち下がり電圧をＶfall（ｔ）、
立ち上がり電圧Ｖrise（ｔ）をそれぞれ、ＶＤＤ・ｅ
-t/t1 、ＶＤＤ・（１−ｅ-t/t2 ）とし、且つ、ｔ１、
ｔ２を、それぞれ、Ｔｓ／（ｌｎ（ＶＨ／ＶＬ））、Ｔ
ｓ／（ｌｎ（ＶＤＤ−ＶＬ）／（ＶＤＤ−ＶＨ））とし
たことを特徴とするものである。そしてまた、上記にお
いて、ＶＬ＝ＶＤＤ×０．２、ＶＨ＝ＶＤＤ×０．８と
したことを特徴とするものである。
【０００６】本発明の論理素子レベルでの出力波形の特
性抽出方法は、上記本発明の論理素子レベルでの出力波
形の生成方法における入力波形と、対応する生成された
出力波形とから、出力波形の遅延時間、波形ナマリを抽
出することを特徴とするものである。
性抽出方法は、上記本発明の論理素子レベルでの出力波
形の生成方法における入力波形と、対応する生成された
出力波形とから、出力波形の遅延時間、波形ナマリを抽
出することを特徴とするものである。
【０００７】
【作用】本発明の論理素子レベルでの出力波形の生成方
法は、このような構成にすることにより、ＭＯＳ型の半
導体集積回路設計における論理素子レベルでの出力波形
の生成において、信号の遅延、波形ナマリについて、実
波形との誤差を実用レベルで少なくした出力波形の生成
を可能としている。具体的には、入力電圧として、実波
形入力の波形ナマリから求めた指数波形を用いるもので
あることにより、詳しくは、該指数波形としては、実波
形の出力値、Ｌｏｗ側閾電圧、Ｈｉｇｈ側閾電圧、波形
ナマリ（ナマリ時間）をそれそれ、ＶＤＤ、ＶＬ、Ｖ
Ｈ、Ｔｓとした場合、指数波形の立ち下がり電圧をＶ
fall（ｔ）、立ち上がり電圧Ｖrise（ｔ）をそれぞれ、
ＶＤＤ・ｅ-t/t1 、ＶＤＤ・（１−ｅ-t/t2 ）とし、且
つ、ｔ１、ｔ２を、それぞれ、Ｔｓ／（ｌｎ（ＶＨ／Ｖ
Ｌ））、Ｔｓ／（ｌｎ（ＶＤＤ−ＶＬ）／（ＶＤＤ−Ｖ
Ｈ））としたものを用いることにより、これを達成てし
ている。さらに具体的には、ＶＬ＝ＶＤＤ×０．２、Ｖ
Ｈ＝ＶＤＤ×０．８とすることにより、簡単に指数波形
を得ることができるものとしている。
法は、このような構成にすることにより、ＭＯＳ型の半
導体集積回路設計における論理素子レベルでの出力波形
の生成において、信号の遅延、波形ナマリについて、実
波形との誤差を実用レベルで少なくした出力波形の生成
を可能としている。具体的には、入力電圧として、実波
形入力の波形ナマリから求めた指数波形を用いるもので
あることにより、詳しくは、該指数波形としては、実波
形の出力値、Ｌｏｗ側閾電圧、Ｈｉｇｈ側閾電圧、波形
ナマリ（ナマリ時間）をそれそれ、ＶＤＤ、ＶＬ、Ｖ
Ｈ、Ｔｓとした場合、指数波形の立ち下がり電圧をＶ
fall（ｔ）、立ち上がり電圧Ｖrise（ｔ）をそれぞれ、
ＶＤＤ・ｅ-t/t1 、ＶＤＤ・（１−ｅ-t/t2 ）とし、且
つ、ｔ１、ｔ２を、それぞれ、Ｔｓ／（ｌｎ（ＶＨ／Ｖ
Ｌ））、Ｔｓ／（ｌｎ（ＶＤＤ−ＶＬ）／（ＶＤＤ−Ｖ
Ｈ））としたものを用いることにより、これを達成てし
ている。さらに具体的には、ＶＬ＝ＶＤＤ×０．２、Ｖ
Ｈ＝ＶＤＤ×０．８とすることにより、簡単に指数波形
を得ることができるものとしている。
【０００８】本発明の論理素子レベルでの出力波形の特
性抽出方法は、上記本発明の論理素子レベルでの出力波
型の生成方法における入力波形と対応する出力波形よ
り、出力の遅延時間、波形ナマリを実波形入力を用いた
場合と近い値で得ることを可能としている。
性抽出方法は、上記本発明の論理素子レベルでの出力波
型の生成方法における入力波形と対応する出力波形よ
り、出力の遅延時間、波形ナマリを実波形入力を用いた
場合と近い値で得ることを可能としている。
【０００９】このような指数波形にて入力電圧を近似す
る意味についてもう少し述べておく。図５に示すように
して入力５１０を与えた場合、出力５２０は、ある電圧
範囲では、論理素子（インパータ）５３０の出力側に接
続された可変容量（バリアブルコンデンサー）５４０の
容量Ｃの大小により、遅延時間を変化させるが、その変
化の度合いは、ほぼ容量Ｃの大きさに比例する。即ち、
容量Ｃを線型抵抗のように扱うことができることより、
この電圧範囲においては、指数波形と近似できることが
分かる。このような理由から、本発明は実波形のＬｏｗ
側閾電圧、Ｈｉｇｈ側閾電圧から入力電圧として指数波
形を求めているものである。
る意味についてもう少し述べておく。図５に示すように
して入力５１０を与えた場合、出力５２０は、ある電圧
範囲では、論理素子（インパータ）５３０の出力側に接
続された可変容量（バリアブルコンデンサー）５４０の
容量Ｃの大小により、遅延時間を変化させるが、その変
化の度合いは、ほぼ容量Ｃの大きさに比例する。即ち、
容量Ｃを線型抵抗のように扱うことができることより、
この電圧範囲においては、指数波形と近似できることが
分かる。このような理由から、本発明は実波形のＬｏｗ
側閾電圧、Ｈｉｇｈ側閾電圧から入力電圧として指数波
形を求めているものである。
【００１０】
【実施の形態】本発明を図１を用いて説明する。図１は
本発明の論理素子レベルでの出力波形の生成方法および
論理素子レベルでの出力波形の特性抽出方法の実施の形
態を示したフロー図である。先ず、論理素子の実入力波
形をＳＰＩＣＥソフトを用いて求め（図１（ａ））、実
入力波形のＬｏｗ側閾電圧ＶＬ、Ｈｉｇｈ側閾電圧ＶＨ
とこれに対応するナマリ時間Ｔｓを求める。（図１
（ｂ）） 次いで、実入力波形のＬｏｗ側閾電圧ＶＬ、Ｈｉｇｈ側
閾電圧ＶＨに対応する２点を通る指数波形を求める。
（図１（ｃ）） 入力電圧が立ち下がりの場合、指数波形の立ち下がり電
圧をＶfall（ｔ）、ＶＤＤ・ｅ-t/t1 として求められ、
入力電圧が立ち上がりの場合、ＶＤＤ・（１−
ｅ-t/t2 ）とし求められる。尚、ｔ１、ｔ２を、それぞ
れ、ｔ１＝Ｔｓ／（ｌｎ（ＶＨ／ＶＬ））、ｔ２＝Ｔｓ
／（ｌｎ（ＶＤＤ−ＶＬ）／（ＶＤＤ−ＶＨ））であ
る。得られた指数波形を用い、これを論理素子に入力し
た場合の出力波形をＳＰＩＣＥソフトを用いて求める。
（図１（ｄ）） 次いで、前述の入力波形と得られた出力波形より、出力
の遅延時間ｔｐｄを、得られた出力波形より波形のナマ
リ時間Ｔｓ２を求める。（図１（ｅ）） このように、実波形でなく比較的簡単な指数波形を用
い、論理素子の出力波形をＳＰＩＣＥソフトにて求める
ことにより、比較的簡単に出力波形を生成することがで
きる。
本発明の論理素子レベルでの出力波形の生成方法および
論理素子レベルでの出力波形の特性抽出方法の実施の形
態を示したフロー図である。先ず、論理素子の実入力波
形をＳＰＩＣＥソフトを用いて求め（図１（ａ））、実
入力波形のＬｏｗ側閾電圧ＶＬ、Ｈｉｇｈ側閾電圧ＶＨ
とこれに対応するナマリ時間Ｔｓを求める。（図１
（ｂ）） 次いで、実入力波形のＬｏｗ側閾電圧ＶＬ、Ｈｉｇｈ側
閾電圧ＶＨに対応する２点を通る指数波形を求める。
（図１（ｃ）） 入力電圧が立ち下がりの場合、指数波形の立ち下がり電
圧をＶfall（ｔ）、ＶＤＤ・ｅ-t/t1 として求められ、
入力電圧が立ち上がりの場合、ＶＤＤ・（１−
ｅ-t/t2 ）とし求められる。尚、ｔ１、ｔ２を、それぞ
れ、ｔ１＝Ｔｓ／（ｌｎ（ＶＨ／ＶＬ））、ｔ２＝Ｔｓ
／（ｌｎ（ＶＤＤ−ＶＬ）／（ＶＤＤ−ＶＨ））であ
る。得られた指数波形を用い、これを論理素子に入力し
た場合の出力波形をＳＰＩＣＥソフトを用いて求める。
（図１（ｄ）） 次いで、前述の入力波形と得られた出力波形より、出力
の遅延時間ｔｐｄを、得られた出力波形より波形のナマ
リ時間Ｔｓ２を求める。（図１（ｅ）） このように、実波形でなく比較的簡単な指数波形を用
い、論理素子の出力波形をＳＰＩＣＥソフトにて求める
ことにより、比較的簡単に出力波形を生成することがで
きる。
【００１１】
【実施例】本発明の論理素子レベルでの出力波形の生成
方法および論理素子レベルでの出力波形の特性抽出方法
を実施例を挙げてさらに説明する。本実施例は１入力イ
ンバーターへの入力波形として、実入力波形のＬｏｗ側
閾電圧ＶＬ、Ｈｉｇｈ側閾電圧ＶＨを出力値ＶＤＤの２
０％、８０％として、この２点を通る指数波形として求
めたものであり、各入力のナマリ時間を変化させた場合
の実波形に対応する指数波形を求めたものである。そし
て、各実波形に対応する指数波形を入力として、各指数
波形対応する出力波形のナマリ時間、遅延時間を求めた
ものである。図２は、１入力インバータにおける、出力
波形を図１に示す手順にて生成し、出力波形の特性を抽
出した結果をグラフ化したものであり、入力波形のナマ
リ時間を横軸として、対応する出力波形のナマリ時間、
遅延時間を表したものであるが、比較のため、図２に
は、従来のランプ入力（線型入力）を用いた場合の出力
波形のナマリ時間、遅延時間、および実波形を入力とし
て用いた場合の出力波形のナマリ時間、遅延時間を一緒
に表してある。比較例として、従来のランプ入力（線型
入力）を用いた場合の出力波形、実波形を入力として用
いた場合の出力波形についても調べたが、尚、ランプ入
力、実波形入力の場合についての出力波形の生成、出力
の特性抽出は、いずれも、入力波形が異なるのみで、求
める手順、特性抽出方法は本実施例と同じである。
方法および論理素子レベルでの出力波形の特性抽出方法
を実施例を挙げてさらに説明する。本実施例は１入力イ
ンバーターへの入力波形として、実入力波形のＬｏｗ側
閾電圧ＶＬ、Ｈｉｇｈ側閾電圧ＶＨを出力値ＶＤＤの２
０％、８０％として、この２点を通る指数波形として求
めたものであり、各入力のナマリ時間を変化させた場合
の実波形に対応する指数波形を求めたものである。そし
て、各実波形に対応する指数波形を入力として、各指数
波形対応する出力波形のナマリ時間、遅延時間を求めた
ものである。図２は、１入力インバータにおける、出力
波形を図１に示す手順にて生成し、出力波形の特性を抽
出した結果をグラフ化したものであり、入力波形のナマ
リ時間を横軸として、対応する出力波形のナマリ時間、
遅延時間を表したものであるが、比較のため、図２に
は、従来のランプ入力（線型入力）を用いた場合の出力
波形のナマリ時間、遅延時間、および実波形を入力とし
て用いた場合の出力波形のナマリ時間、遅延時間を一緒
に表してある。比較例として、従来のランプ入力（線型
入力）を用いた場合の出力波形、実波形を入力として用
いた場合の出力波形についても調べたが、尚、ランプ入
力、実波形入力の場合についての出力波形の生成、出力
の特性抽出は、いずれも、入力波形が異なるのみで、求
める手順、特性抽出方法は本実施例と同じである。
【００１２】図２に示すように、入力波形のナマリが
２．４×１０-9ｓｅｃ以下の、実使用レベルにおいて
は、ランプ入力の場合、ナマリ、遅延時間とも、実波形
入力を用いた場合との差が大きく、ナマリ時間が大にな
るにしたがい、いずれも小となる傾向がある。これに対
し、本実施例の指数波形の入力の場合は、ナマリ、遅延
時間とも、実波形入力を用いた場合との差は小さく、ナ
マリの大小によらず実波形の場合に近い出力が得られ
た。これより、ランプ入力の場合、２．４×１０-9ｓｅ
ｃ以下の、実使用レベルにおいて、実波形との誤差が問
題となったが、本実施例の指数波形の場合には、実波形
との誤差が問題とならないことが分かる。
２．４×１０-9ｓｅｃ以下の、実使用レベルにおいて
は、ランプ入力の場合、ナマリ、遅延時間とも、実波形
入力を用いた場合との差が大きく、ナマリ時間が大にな
るにしたがい、いずれも小となる傾向がある。これに対
し、本実施例の指数波形の入力の場合は、ナマリ、遅延
時間とも、実波形入力を用いた場合との差は小さく、ナ
マリの大小によらず実波形の場合に近い出力が得られ
た。これより、ランプ入力の場合、２．４×１０-9ｓｅ
ｃ以下の、実使用レベルにおいて、実波形との誤差が問
題となったが、本実施例の指数波形の場合には、実波形
との誤差が問題とならないことが分かる。
【００１３】
【発明の効果】本発明は、上記のように、半導体集積回
路設計における論理素子レベルでの入出力波形の検証に
おいて、信号の遅延、波形ナマリについて、ナマリが
２．４×１０-9ｓｅｃ以下の実用レベルで、実波形との
誤差を少なくできる、指数波形を用いた検証方法の提供
を可能とした。このため、従来のランプ入力を用いた場
合のような、種々の論理素子に対し、得られた出力につ
いて、経験に基づきその遅延時間等の値を適当に加減す
る処理を行う必要を無くした。また、実波形を用いた場
合の処理の困難さを解消している。
路設計における論理素子レベルでの入出力波形の検証に
おいて、信号の遅延、波形ナマリについて、ナマリが
２．４×１０-9ｓｅｃ以下の実用レベルで、実波形との
誤差を少なくできる、指数波形を用いた検証方法の提供
を可能とした。このため、従来のランプ入力を用いた場
合のような、種々の論理素子に対し、得られた出力につ
いて、経験に基づきその遅延時間等の値を適当に加減す
る処理を行う必要を無くした。また、実波形を用いた場
合の処理の困難さを解消している。
【図１】実施の形態を示したフロー図
【図２】実施例の入出力波形を示した図
【図３】ＮＡＮＤ回路の図
【図４】波形のナマリを説明するための図
【図５】指数波形の実波形近似を説明するための図
Ｉ１、Ｉ２ 入力 Ｏ１ 出力 ４１０ 入力波形 ４２０ 出力波形 ４３０ ランプ入力（線型入力） ４４０ 出力波形 ５１０ 入力 ５２０ 出力 ５３０ 論理素子（インパータ） ５４０ 可変容量（バリアブルコンデンサ
ー） Ｔｓ１ 入力波形のナマリ Ｔｓ２ 出力波形のナマリ ｔｐｄ 遅延時間
ー） Ｔｓ１ 入力波形のナマリ Ｔｓ２ 出力波形のナマリ ｔｐｄ 遅延時間
Claims (4)
- 【請求項１】 出力波形の遅延情報、ナマリ情報等を得
るために、ＭＯＳトランジスタにより形成される回路に
ついて、論理素子レベルで、ＳＰＩＣＥ（Ｓｉｍｕｌａ
ｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａ
ｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）ソフトを
用いて入力波形から出力波形を得る出力波形の生成方法
であって、入力電圧として、実波形入力の波形ナマリか
ら求めた指数波形を用いることを特徴とした論理素子レ
ベルでの出力波形の生成方法。 - 【請求項２】 請求項１における、指数波形は、実波形
の出力値、Ｌｏｗ側閾電圧、Ｈｉｇｈ側閾電圧、波形ナ
マリ（ナマリ時間）をそれそれ、ＶＤＤ、ＶＬ、ＶＨ、
Ｔｓとした場合、指数波形の立ち下がり電圧をＶ
fall（ｔ）、立ち上がり電圧Ｖrise（ｔ）をそれぞれ、
ＶＤＤ・ｅ-t/t1 、ＶＤＤ・（１−ｅ-t/t2）とし、且
つ、ｔ１、ｔ２を、それぞれ、Ｔｓ／（ｌｎ（ＶＨ／Ｖ
Ｌ））、Ｔｓ／（ｌｎ（ＶＤＤ−ＶＬ）／（ＶＤＤ−Ｖ
Ｈ））としたことを特徴とする論理素子レベルでの出力
波形の生成方法。 - 【請求項３】 請求項１ないし２において、ＶＬ＝ＶＤ
Ｄ×０．２、ＶＨ＝ＶＤＤ×０．８としたことを特徴と
する論理素子レベルでの出力波形の生成方法。 - 【請求項４】 請求項１ないし３における入力波形と、
対応する生成された出力波形とから、出力波形の遅延時
間、波形ナマリを抽出することを特徴とする論理素子レ
ベルでの出力波形の特性抽出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8275276A JPH10105596A (ja) | 1996-09-27 | 1996-09-27 | 論理素子レベルでの出力波形の生成方法および出力波形の特性抽出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8275276A JPH10105596A (ja) | 1996-09-27 | 1996-09-27 | 論理素子レベルでの出力波形の生成方法および出力波形の特性抽出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10105596A true JPH10105596A (ja) | 1998-04-24 |
Family
ID=17553178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8275276A Withdrawn JPH10105596A (ja) | 1996-09-27 | 1996-09-27 | 論理素子レベルでの出力波形の生成方法および出力波形の特性抽出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10105596A (ja) |
-
1996
- 1996-09-27 JP JP8275276A patent/JPH10105596A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shen et al. | On average power dissipation and random pattern testability of CMOS combinational logic networks | |
| KR100510035B1 (ko) | 핫캐리어열화추정방법 | |
| US20060200784A1 (en) | Determining equivalent waveforms for distorted waveforms | |
| Hashimoto et al. | Post-layout transistor sizing for power reduction in cell-based design | |
| US7007252B2 (en) | Method and apparatus for characterizing the propagation of noise through a cell in an integrated circuit | |
| JP2004185374A (ja) | クロストークチェック方法 | |
| JPH10105596A (ja) | 論理素子レベルでの出力波形の生成方法および出力波形の特性抽出方法 | |
| JP2000163460A (ja) | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 | |
| US6629295B1 (en) | Design automation method and device | |
| Subramaniam et al. | A finite-point method for efficient gate characterization under multiple input switching | |
| US7263676B2 (en) | Method and apparatus for detecting and analyzing the propagation of noise through an integrated circuit | |
| CN111274751B (zh) | 决定集成电路之电压及找出电压与电路参数之关系的方法 | |
| US20030144826A1 (en) | Register repositioning method for functional verification systems | |
| JPH10199990A (ja) | 着目ゲート出力の特性抽出方法 | |
| US6952654B2 (en) | Methods for calculating the voltage induced in a device | |
| JP2000194734A (ja) | 半導体集積回路のバックアノテ―ション方法 | |
| CN116882356B (zh) | 一种版图布局中高压电平转换影响低压信号的预测方法 | |
| TWI739101B (zh) | Ic設計資料庫產生方法以及ic設計方法 | |
| US20220149822A1 (en) | Input schmitt buffer operating at a high voltage using low voltage devices | |
| JPH0618617A (ja) | 集積回路クロックド素子動作検証方法 | |
| US6405353B1 (en) | Dual threshold delay measurement/scaling scheme to avoid negative and non-monotonic delay parameters in timing analysis/characterization of circuit blocks | |
| US20070168896A1 (en) | Method and apparatus for verifying logic circuit | |
| JP3185892B2 (ja) | タイミングシミュレーション方法 | |
| Haydt et al. | Piecewise models for noise analysis of digital CMOS circuits | |
| JPH0618619A (ja) | 集積回路クロック信号遅れ検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |