TWI739101B - Ic設計資料庫產生方法以及ic設計方法 - Google Patents

Ic設計資料庫產生方法以及ic設計方法 Download PDF

Info

Publication number
TWI739101B
TWI739101B TW108115648A TW108115648A TWI739101B TW I739101 B TWI739101 B TW I739101B TW 108115648 A TW108115648 A TW 108115648A TW 108115648 A TW108115648 A TW 108115648A TW I739101 B TWI739101 B TW I739101B
Authority
TW
Taiwan
Prior art keywords
parameter
delay
unit
delay amount
units
Prior art date
Application number
TW108115648A
Other languages
English (en)
Other versions
TW202042082A (zh
Inventor
黃思穎
余美儷
羅幼嵐
高淑怡
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108115648A priority Critical patent/TWI739101B/zh
Priority to CN201910610025.6A priority patent/CN112001135B/zh
Priority to US16/862,575 priority patent/US11314912B2/en
Publication of TW202042082A publication Critical patent/TW202042082A/zh
Application granted granted Critical
Publication of TWI739101B publication Critical patent/TWI739101B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種IC設計方法，包含：(a)接收至少一第一篩選參數；(b)根據該第一篩選參數自一延遲量資料庫讀取符合該第一篩選參數的單元(cell)延遲量資訊，該延遲量資料庫包含同一該單元對應同一類但具有不同數值的運作參數的該些延遲量；以及(c)根據該單元延遲量資訊顯示至少一該單元以及相對應的該延遲量之相關資訊。

Description

IC設計資料庫產生方法以及IC設計方法
本發明有關於IC設計資料庫產生方法以及IC設計方法，特別有關於可提供單元延遲量資訊的IC設計資料庫產生方法以及IC設計方法。
習知的IC(積體電路，Integrated Circuit)設計流程其整個流程須耗費相當長的時間。然而，IC中的單元(cell)對訊號的延遲量可能會在不同情況下具有不同的值，但現有的IC設計流程所使用的資料庫僅記錄各單元於特定應用條件下的延遲資訊，其資料量有限，未必能從設計流程所使用的資料庫中得到想要的參數變化結果。因此，必須等IC製造完成才可對其進行測試來判斷單元在一電壓範圍內的延遲量是否在所須範圍。若最後生產出來的IC的單元不符合要求，則必須再重新設計IC，也就是必須再重新執行一次所有的IC設計流程，對相關工作人員是相當大的負擔。
因此，本發明一目的為提供一種IC設計資料庫產生方法，此資料庫包含單元的延遲量資訊。
本發明另一目的為提供一種IC設計資料庫產生方法，此資料庫包含 單元的延遲量資訊，讓使用者可根據單元的延遲量資訊進行IC設計。
本發明一實施例揭露了一種IC設計資料庫產生方法，包含：接收一條件參數，該條件參數包含一製程參數以及一運作參數區間，該運作參數區間包含至少一運作參數；以及根據該製程參數以及該運作參數區間來對至少一單元進行測試以產生一延遲量資料庫；其中該延遲量資料庫包含同一該單元對應同一類但具有不同數值的該運作參數區間的多個延遲量。
本發明另一實施例揭露了一種IC設計方法，包含：(a)接收至少一第一篩選參數；(b)根據該第一篩選參數自一延遲量資料庫讀取符合該第一篩選參數的單元(cell)延遲量資訊，該延遲量資料庫包含同一該單元對應同一類但具有不同數值的運作參數的該些延遲量；以及(c)根據該單元延遲量資訊顯示至少一該單元以及相對應的該延遲量之相關資訊。
根據前述實施例，本發明可產生包含在一運作參數範圍內的單元延遲量資訊的延遲量資料庫，以及根據延遲量資料庫來執行的IC設計方法，因此可改善習知技術中一資料庫僅包含對應單一運作參數的單元延遲量資訊的問題，以及必須要等到IC製造完才可測得在一運作參數範圍內的單元延遲量變化的問題。
100,101-109,201,203,401-405:步驟
800:電子裝置
801:處理電路
803:顯示裝置
805:輸入介面
807:儲存裝置
第1圖繪示了根據本發明一實施例的IC設計流程的示意圖。
第2圖繪示了根據本發明一實施例的IC設計資料庫產生方法的流程圖。
第3圖繪示了第2圖中所示的運作參數區間其中一例的示意圖。
第4圖繪示了根據本發明一實施例的IC設計方法的流程圖。
第5圖繪示了第4圖中步驟405其中一例的示意圖。
第6圖繪示了根據第二篩選參數來篩選單元的一例子的示意圖。
第7圖繪示了顯示共同單元的一例子的示意圖。
第8圖繪示了可執行本發明所提供的IC設計資料庫產生方法以及IC設計方法的電子裝置的方塊圖。
以下將以多個實施例來說明本案的技術精神。還請留意，以下所述的各個實施例可透過硬體實施(例如電路或裝置)，也可透過韌體實施(例如處理器中安裝至少一程式)。
第1圖繪示了根據本發明一實施例的IC設計流程的示意圖。如第1圖所示，IC設計流程100包含RTL編碼101、合成(synthesis)103、驗證105(例如static timing analysis，STA)以及布局107等步驟。於RTL編碼101，使用硬體描述語言(例如VHDL、Verilog)將模組功能以代碼來描述實現，也就是將實際的硬體電路功能通過HDL語言描述出來，形成RTL(暫存器傳輸級)代碼。於合成103，會將RTL代碼轉為描述電路的檔案格式(例如netlist)。於驗證105，會驗證電路的時序或功能，而於布局107，代表後續的布局規劃、實際繞線或工程修改(engineer change order，ECO)等。
習知的IC設計流程在進行合成103前會使用標準元件庫SL(standard cell library)中的元件來產生描述電路的檔案格式。然而，標準元件庫SL並未包含IC中的單元(cell)在不同環境下對訊號的延遲量之資訊。因此，往往要在布局107後對製造完的IC進行測量時才知道單元的延遲量不符要求，因而產生前述必須再重新執行一次IC設計流程的問題。
因此，本發明會先產生一延遲量資料庫，其包含多個單元的延遲量和運作參數間的關係，更在進行合成103前提供另一單元篩選109步驟來根據延遲 量資料庫對單元進行篩選，以避免設計者使用了延遲量不符要求的單元。如此可避免掉習知技術中必須再重新執行一次IC設計流程的問題。
然而，還請留意，第1圖中的IC設計流程不限於包含第1圖中的RTL編碼101、合成(synthesis)103、驗證105(例如STA)以及布局107等步驟。其可能因為設計流程的不同具有不同的步驟。且單元篩選109不限於在合成103前執行，只要是根據延遲量資料庫對單元進行篩選的IC設計流程均應在本發明所涵蓋的範圍內。
第2圖繪示了根據本發明一實施例的IC設計資料庫產生方法的流程圖，其用以產生前述的延遲量資料庫且包含以下步驟：
步驟201
接收一條件參數，其包含一製程參數(corner)以及一運作參數區間，運作參數區間包含多個運作參數。
運作參數可包含以下參數其中之一：一負載參數、一輸入迴轉率、一運作頻率、一溫度以及一電壓。舉例來說，使用者可輸入要分析的電壓為0.7v-1.1v，且溫度為-40°C。於一實施例中，製程參數包含測試單元是屬於TT,FF,SS,FS，或SF。。前述TT,FF,SS,FS，或SF可視為代表單元在相對應晶圓上的位置資訊的參數。單元的速度會因為其在晶圓的位置而有所不同，TT,FF,SS,FS,SF用以定義NMOS和PMOS的切換速度，其中S、T、F分別表示慢(slow)、一般(typical)、快(fast)。而TT表示NMOS為T、PMOS為T，FS表示NMOS為F、PMOS為S…依此類推。此外，SSG/FFG也是製程參數的一種，SSG(SS global)的特性比SS稍接近TT；FFG(FF global)的特性比FF稍接近TT。然請留意，前述的各種製程參數僅用於舉例，本方法所提出的方法可適用在所有的製程參數。
在一實施例中，條件參數包含要針對那些單元來測試，舉例來說， 可指定要對那些特定類型的單元測試，例如要對做為延遲級的單元來測試，或是對做為加法器的單元來測試。若不指定，則會針對標準元件庫SL中所有單元來進行測試。
步驟203
根據製程參數以及運作參數區間來對至少一單元進行測試以產生延遲量資料庫。延遲量資料庫包含同一單元對應同一類但具有不同數值的該運作參數的多個延遲量。舉例來說，延遲量資料庫包含製程參數為TT且運作電壓為0.9v的作為延遲級的單元的延遲量，也包含製程參數為TT且運作電壓為1.1v的作為延遲級的單元的延遲量。
在一實施例中，步驟203是根據步驟201所接收的條件參數產生模擬軟體(例如HSPICE、Fine Sim以及Spectre)所須的檔案後，以模擬軟體來進行測試。前述的條件參數可透過多種介面來輸入，舉例來說，可透過程式編寫的形式來輸入，或者也可提供視窗型介面來讓使用者選擇條件參數。後續實施例中的各種參數也可經過這樣的方式來輸入。
第3圖繪示了第2圖中所示的運作參數區間其中一例的示意圖，在此例中運作參數為運作電壓。如第3圖所示，運作電壓區間(即前述的運作參數區間)為0.6VDD-VDD，VDD表示IC所運作的最大電壓，然而運作電壓區間也可直接指定為特定數據，例如0.7v-1.1v。
除了運作參數區間，條件參數可更包含其他輔助參數，舉例來說，如第3圖所示，條件參數更包含取樣電壓，其決定了每隔多少電壓要測試一次。 此外，條件參數可更包含資料量化參數，以減少總資料量。在第3圖的例子中，資料量化參數為MAX(Rise,Fall)，其表示會取一單元同一測試訊號的上升邊緣的延遲量和下降邊緣的延遲量的最大值來做為此單元的延遲量。同一單元測試訊 號的上升邊緣的延遲量和下降邊緣的延遲量均可代表此單元的延遲量。然而，若上升邊緣的延遲量和下降邊緣的延遲量均紀錄在延遲量資料庫中，會產生非常大的資料量，因此取兩者最大值可以減少一半的資料量。於一實施例中，上升邊緣的延遲量和下降邊緣的延遲量會都紀錄在延遲量資料庫中，讓使用者有需要時作查詢，或者是計算其他參數(例如後續說明中的第二篩選參數)時再將需要的延遲量讀取出來。然請留意，輔助參數不限於第3圖中所舉的例子。
根據第2圖步驟產生的延遲量資料庫可使用在第4圖所示的IC設計流程。第4圖繪示了根據本發明一實施例的IC設計方法的流程圖(也可視為第1圖中的單元篩選109)，其包含以下步驟：
步驟401
接收至少一第一篩選參數。
於一實施例中，第一篩選參數包含特定製程參數、特定運作參數區間。或者，第一篩選參數也可包含單元在第一篩選參數範圍內的該些延遲量的一變化比例，或是單元在第一篩選參數範圍內的該些延遲量的一變化差異。此部份將在底下詳述。
步驟403
根據第一篩選參數自一延遲量資料庫讀取符合第一篩選參數的單元延遲量資訊。
於一實施例中，延遲量資料庫可為前述第2圖中所產生的延遲量資料庫，其包含同一單元對應同一類但具有不同數值的該運作參數的多個延遲量。 舉例來說，延遲量資料庫包含製程參數為TT且運作電壓為0.9v的作為延遲級的單元的延遲量，也包含製程參數為TT且運作電壓為1.1v的作為延遲級的單元的延遲 量。
步驟405
根據單元延遲量資訊顯示至少一單元以及相對應的該延遲量之相關資訊。
步驟405可以各種方式呈現。舉例來說第5圖繪示了第4圖中步驟405其中一例的示意圖，也就是步驟405顯示第5圖中所涵蓋的內容。如第5圖所示，此示意圖橫軸為延遲量變化比例，而縱軸為延遲量差異。延遲量變化比例代表單元在不同電壓下的延遲量變化比例。舉例來說，單元C2在0.7v的延遲量和1.1v的延遲量變化比例為2.5%，而單元C6在0.7v的延遲量和1.1v的延遲量變化比例為2.8%。延遲量差異代表單元在不同電壓下的延遲量變化值。舉例來說，單元C2在0.7v的延遲量和1.1v的延遲量差異為2000ps(picoseconds)，而單元C6在0.7v的延遲量和1.1v的延遲量差異為5000ps。還請留意，這些值僅用以舉例，並非用以限定本發明。第5圖所顯示的單元可以屬於同一製程參數，也可屬於不同製程參數。如前所述，要顯示那些製程參數或運作參數範圍的單元，可由使用者在步驟401中輸入。
在一實施例中，第一篩選參數包含了延遲量變化比例或延遲量差異，步驟405會顯示具有大於或小於第一篩選參數所指定的延遲量變化比例的單元，或顯示具有大於或小於第一篩選參數所指定的延遲量差異的單元。要顯示大於或小於可由使用者指定。以第5圖為例，若第一篩選參數所指定的延遲量變化比例為R1而指定的延遲量差異為D1，且步驟405顯示具有大於延遲量變化比例R1的單元，並顯示具有大於延遲量差異D1的單元，則第5圖僅會顯示單元C7、C8以及C9。
在某些例子中，經過第一篩選參數的篩選，仍可能剩下相當大量的 單元。若將這些單元同時顯示出來，可能會影響顯示的清楚程度。因此，本發明一實施例更以一第二篩選參數來篩選該延遲量資訊中所涵蓋的所有該單元，並根據篩選結果顯示單元。第二篩選參數可包含根據第一篩選參數所產生的延遲量資訊中所涵蓋的所有單元的平均延遲量加上N所有單元的延遲量的標準差，可表示為AVG+N*sigma，其中N可為2，但N也可為預定的或由使用者輸入的其他整數或非整數。舉例來說，第二篩選參數可為AVG-0.1*sigma或AVG+2.53*sigma等。第二篩選參數也可為其他函數產生的值或是使用者輸入的任意值。
在一實施例中，是延遲量大於第二篩選參數的單元才會予以顯示，如此可以減少顯示的單元。第6圖繪示了根據第二篩選參數篩選掉單元的一例子的示意圖。如第6圖所示，在不同的製程參數、溫度以及運作電壓區間的組合下，原本的總單元數均為974，但以每一組的AVG+2*sigma第二篩選參數篩選後，在tt_85c(指製程參數為TT，溫度為85℃)此製程參數和溫度組合下，延遲量大於第二篩選參數的單元僅剩11個(僅佔總單元數1.13%)，在FFG_m40c(指製程參數為FFG，溫度為負40℃)此製程參數和溫度組合下，延遲量大於第二篩選參數的單元也僅剩11個(僅佔總單元數1.13%)，而在SSG_m40c(指製程參數為SSG，溫度為負40℃)此製程參數和溫度組合下，延遲量大於第二篩選參數的單元僅剩26個(僅佔總單元數2.67%)。因此可大幅減少所顯示的單元。
在一實施例中，可顯示在不同的製程參數以及運作參數範圍的組合下，延遲量均落於一預定範圍的單元，簡稱為共同單元(common cell)。易而言之，於不同製程參數下(例如：tt_85C、FFG_m40C或SSG_m40C)，以第一(或第二)篩選參數，篩選出來的單元當中，於所有製程參數都有被篩選出來的單元稱為共同單元。第7圖繪示了顯示共同單元的一例子的示意圖。如第7圖所示，CB1、CB2和CB3分別表示不同製程參數以及運作參數範圍的組合，在此例中運作參數 範圍為運作電壓範圍、運作溫度範圍或其組合。如前所述，要使用那些製程參數和運作參數可由使用者在步驟401自由輸入。
如第7圖所示，在組合CB1下，延遲量落於預定範圍的單元為C1、C2、C3以及C4，在組合CB2下，延遲量落於預定範圍的單元為C2、C3、C4、C7以及C8，而在組合CB3下，延遲量落於預定範圍的單元為C1-C11。因此，單元C2-C4為組合CB1-CB3下，延遲量均落於預定範圍的單元，稱為共同單元。若預定範圍設定為較小的延遲量，則表示單元C2-C4為組合CB1-CB3下較好的單元，也就是較建議使用者使用的單元。相反的，若預定範圍設定為較大的延遲量，則表示單元C2-C4為組合CB1-CB3下較差的單元，也就是較不建議使用者使用的單元。 透過這樣的機制，可讓設計者很容易就能找到自己需要的單元。
第8圖繪示了可執行本發明所提供的IC設計資料庫產生方法以及IC設計方法的電子裝置的方塊圖。如第8圖所示，電子裝置800包含一處理電路801、一顯示裝置803、一輸入界面805(例如鍵盤、滑鼠、觸控螢幕)以及一儲存裝置807。處理電路801可根據使用者在輸入界面805輸入的參數，例如第2圖中的條件參數或運作參數範圍，來產生延遲量資料庫DD。處理電路801也可根據使用者在輸入界面805輸入的參數，例如前述第一或第二篩選參數，來讀取延遲量資料庫DD並篩選單元，或者使所讀取到的單元顯示在顯示裝置上803。然請留意，本發明不限於以第8圖中的電子裝置施行。
根據前述實施例，本發明可產生包含在一運作參數範圍內的單元延遲量資訊的延遲量資料庫，以及根據延遲量資料庫來執行的IC設計方法，因此可改善習知技術中一資料庫僅包含對應單一運作參數的單元延遲量資訊的問題，以及必須要等到IC製造完才可測得在一運作參數範圍內的單元延遲量變化的問題。此外，應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100,101,103,105,107,109:步驟

Claims (10)

  1. 一種IC設計資料庫產生方法，包含：接收一條件參數，該條件參數包含一製程參數以及一運作參數區間，該運作參數區間包含至少一運作參數；以及根據該製程參數以及該運作參數區間來對至少一單元進行測試以產生一延遲量資料庫；其中該延遲量資料庫包含同一該單元對應同一類但具有不同數值的該運作參數區間的多個延遲量，以及該些延遲量對應的一變化比例。
  2. 如請求項1所述的IC設計資料庫產生方法，其中該運作參數包含以下參數其中至少其一：一負載參數、一輸入迴轉率、一運作頻率、一溫度以及一電壓。
  3. 如請求項2所述的IC設計資料庫產生方法，其中該製程參數包含該單元在相對應晶圓上的位置資訊。
  4. 一種IC設計方法，包含：(a)接收至少一第一篩選參數；(b)根據該第一篩選參數自一延遲量資料庫讀取符合該第一篩選參數的單元(cell)延遲量資訊，該延遲量資料庫包含同一該單元對應同一類但具有不同數值的運作參數的該些延遲量；以及(c)根據該單元延遲量資訊顯示至少一該單元以及相對應的該延遲量之相關資訊；以及(d)根據所顯示的該單元選擇要使用在一IC中的該單元。
  5. 如請求項4所述的IC設計方法，其中該第一篩選參數包含以下參數至少其一：一製程參數，一運作參數範圍，該些單元在該第一篩選參數範圍內的該些延遲量的一變化比例，以及該些單元在該第一篩選參數範圍內的該些延遲量的一變化差異。
  6. 如請求項4所述的IC設計方法，其中該步驟(c)顯示該些單元在該第一篩選參數範圍內的該些延遲量的多個變化比例或多個變化差異。
  7. 如請求項4所述的IC設計方法，其中該第一篩選參數包含一製程參數以及一運作參數範圍，其中該步驟(c)包含：顯示在不同的製程參數以及運作參數範圍的組合下，延遲量均落於一預定範圍的該單元。
  8. 如請求項7所述的IC設計方法，其中該運作參數範圍為一運作電壓範圍或一運作溫度範圍。
  9. 如請求項4所述的IC設計方法，其中該步驟(c)更包含：以一第二篩選參數來篩選該單元延遲量資訊中所涵蓋的所有該單元；以及根據篩選結果顯示該些單元。
  10. 如請求項9所述的IC設計方法，其中該第二篩選參數包含該延遲量資訊中所涵蓋的所有該單元的平均延遲量加上N所有該單元的延遲量的標準差，其中N為整數或非整數。
TW108115648A 2019-05-07 2019-05-07 Ic設計資料庫產生方法以及ic設計方法 TWI739101B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108115648A TWI739101B (zh) 2019-05-07 2019-05-07 Ic設計資料庫產生方法以及ic設計方法
CN201910610025.6A CN112001135B (zh) 2019-05-07 2019-07-08 集成电路设计数据库产生方法以及集成电路设计方法
US16/862,575 US11314912B2 (en) 2019-05-07 2020-04-30 IC design data base generating method, IC design method, and electronic device using the methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108115648A TWI739101B (zh) 2019-05-07 2019-05-07 Ic設計資料庫產生方法以及ic設計方法

Publications (2)

Publication Number Publication Date
TW202042082A TW202042082A (zh) 2020-11-16
TWI739101B true TWI739101B (zh) 2021-09-11

Family

ID=73046754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115648A TWI739101B (zh) 2019-05-07 2019-05-07 Ic設計資料庫產生方法以及ic設計方法

Country Status (3)

Country Link
US (1) US11314912B2 (zh)
CN (1) CN112001135B (zh)
TW (1) TWI739101B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200604870A (en) * 2004-05-07 2006-02-01 Mentor Graphics Corp Integrated circuit layout design methodology with process variation bands
TW201245995A (en) * 2011-02-15 2012-11-16 Qualcomm Inc Method and apparatus for characterizing and reducing proximity effect on cell electrical characteristics
US20130227510A1 (en) * 2012-02-28 2013-08-29 CIk Design Automation, Inc. Database based timing variation analysis
US20170031376A1 (en) * 2015-07-30 2017-02-02 Qualcomm Incorporated Adaptive voltage scaling using analytical models for interconnect delay

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6591407B1 (en) * 2000-03-01 2003-07-08 Sequence Design, Inc. Method and apparatus for interconnect-driven optimization of integrated circuit design
US7325215B2 (en) * 2005-08-31 2008-01-29 Lsi Logic Corporation Timing violation debugging inside place and route tool
US8180621B2 (en) * 2007-09-14 2012-05-15 Cadence Design Systems, Inc. Parametric perturbations of performance metrics for integrated circuits
US8413095B1 (en) * 2012-02-21 2013-04-02 International Business Machines Corporation Statistical single library including on chip variation for rapid timing and power analysis
US20150286766A1 (en) * 2012-10-25 2015-10-08 Satish Chandra Tiwari Method and system for automated design of an integrated circuit using configurable cells
US9576094B2 (en) * 2014-08-20 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Logic circuit and system and computer program product for logic synthesis
CN105447215B (zh) * 2014-09-24 2018-07-27 瑞昱半导体股份有限公司 数字电路设计方法及相关的系统
KR102398596B1 (ko) * 2015-06-15 2022-05-16 삼성전자주식회사 집적 회로의 수율 예측 방법 및 집적 회로의 설계 최적화 방법
CN107734211B (zh) * 2016-08-12 2020-03-17 瑞昱半导体股份有限公司 影像滤波方法及其影像滤波装置
CN108287937B (zh) * 2017-12-18 2021-11-05 南京熊猫电子股份有限公司 高选择性紧凑型带通滤波器及其设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200604870A (en) * 2004-05-07 2006-02-01 Mentor Graphics Corp Integrated circuit layout design methodology with process variation bands
TW201245995A (en) * 2011-02-15 2012-11-16 Qualcomm Inc Method and apparatus for characterizing and reducing proximity effect on cell electrical characteristics
US20130227510A1 (en) * 2012-02-28 2013-08-29 CIk Design Automation, Inc. Database based timing variation analysis
US20170031376A1 (en) * 2015-07-30 2017-02-02 Qualcomm Incorporated Adaptive voltage scaling using analytical models for interconnect delay

Also Published As

Publication number Publication date
CN112001135B (zh) 2024-06-21
US11314912B2 (en) 2022-04-26
US20200356716A1 (en) 2020-11-12
TW202042082A (zh) 2020-11-16
CN112001135A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
US8036870B2 (en) Simulation method for efficient characterization of electronic systems under variability effects
US6721924B2 (en) Noise and power optimization in high performance circuits
US6988254B2 (en) Method for designing semiconductor integrated circuit
US9619609B1 (en) Integrated circuit chip design methods and systems using process window-aware timing analysis
US20070136705A1 (en) Timing analysis method and device
US20100242007A1 (en) Cell-library-for-statistical-timing-analysis creating apparatus and statistical-timing analyzing apparatus
US7921395B2 (en) Method for laying out decoupling cells and apparatus for laying out decoupling cells
US20060190885A1 (en) Method of displaying delay
CN111581899A (zh) 良率参数文件和门级网表的生成方法以及芯片的开发流程
US20040025136A1 (en) Method for designing a custom ASIC library
US20120266123A1 (en) Coherent analysis of asymmetric aging and statistical process variation in electronic circuits
US6629299B1 (en) Delay library representation method, delay library generation method and delay calculation method using the delay library
TWI739101B (zh) Ic設計資料庫產生方法以及ic設計方法
US20080141200A1 (en) Methods and apparatuses for timing analysis of electronic circuits
US20090276744A1 (en) Operation timing verifying apparatus and program
US6668356B2 (en) Method for designing circuits with sections having different supply voltages
US20190384868A1 (en) Method and apparatus for adaptive voltage scaling to eliminate delay variation of whole design
US7389488B2 (en) Method of finding driving strength and computer accessible record medium to store program thereof
Tanaka et al. Compensating method of equivalent current sources of lsi-core macromodel considering voltage fluctuations in on-chip power distribution network
US20030212972A1 (en) Unconventional clocked circuit components having multiple timing models
US5715170A (en) Apparatus for forming input data for a logic simulator
US10176284B2 (en) Semiconductor circuit design and manufacture method
US20080127026A1 (en) Logic synthesis method and device
CN111274751B (zh) 决定集成电路之电压及找出电压与电路参数之关系的方法
Kuo et al. Efficient trimmed-sample Monte Carlo methodology and yield-aware design flow for analog circuits