JPH0993299A - デジタル復調器 - Google Patents

Abstract

(57)【要約】 【課題】 位相変調された変調波を復調する際に、同期
外れが発生した場合も局部発振周波数を速やかに復帰さ
せることが可能なデジタル復調器を提供する。 【解決手段】 同期検波回路１１から出力された同相お
よび復調信号に基づいて、位相誤差検出回路１９は変調
波および局部発振波の位相ずれを検出する。位相誤差検
出回路１９からの位相誤差信号に応じてループフィルタ
回路２０から出力される信号により、局部発振波を発生
するＶＣＯ１８の発振周波数が制御される。位相同期外
れが発生し、同相および直交復調信号の信号レベルが所
定の値以下になったことをレベル判定回路１４が検出す
ると、ループフィルタ回路２０には、内部クロック信号
を所定の分周比で分周した信号が入力される。分周され
たクロック信号の時間平均はループフィルタ回路２０の
入力に対する可変範囲の中央値であるため、それに応じ
て制御されるＶＣＯ１８の発振周波数もその可変範囲の
中央値に復帰する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相変調された変
調波から同期検波によりベースバンド信号を取出すデジ
タル復調器に関し、より特定的には、同期検波に必要な
搬送波を再生する方法として、コスタス型位相同期回路
を備えたデジタル復調器の構成に関する。

【０００２】

【従来の技術】搬送波が位相変調された変調波に対して
同期検波を行なうための局部発振波を生成する代表的な
方法としては、逓倍法、逆変調（再変調）法、コスタス
（Costas）法などがよく知られており、中でもコスタス
法は、受信された搬送波に対して位相同期して局部発振
波を発生するための制御信号を得るための過程がベース
バンド帯域であるため、ＩＣ技術によって安定動作が得
られるという利点を有する。さらに、同期検波回路がＰ
ＬＬ（Phase Locked Loop ）回路として一体化すること
が可能なため、他の方法では必要な遅延線が不要なこと
等の利点があり、さまざまに変化されて使われている。

【０００３】図１１は、従来のコスタス型多値ＱＡＭ
（Quadrature Amplitude Modulation）復調器２００の
構成を示す概略ブロック図である。

【０００４】ここで、多値ＱＡＭとは一度に複数ビット
の情報を送信するために、搬送波に対して位相変調およ
び振幅変調を同時に行なう変調方式であって、たとえ
ば、１６値ＱＡＭなどが知られている。

【０００５】ただし、以下の説明においては、振幅変調
に対応した多値ＱＡＭ復調器の構成部分については、本
質的でないので、説明を簡単にするために、主に位相変
調に対する復調器の構成について説明することにする。
すなわち、以下では、多値ＱＡＭの１つであるＱＰＳＫ
（Quadrature Phase Shift Keying ）復調器の構成につ
いて説明することと同等である。

【０００６】同期検波回路１１は、受信された変調波
と、局部発振器１８（以下、ＶＣＯ：Voltage Control
Oscillatorと呼ぶ。）で発生された変調波と同期した局
部発振波とを受けて、両者を乗積することにより、ベー
スバンド信号を取出して出力する。

【０００７】同期検波回路１１からは、同相復調信号お
よび直交復調信号がそれぞれ出力される。アナログ／デ
ジタル変換器（以下Ａ／Ｄ変換器と呼ぶ。）１２は、同
相復調信号を受けて、アナログ／デジタル変換した信号
（以下、Ｉ復調信号と呼ぶ。）を出力する。Ａ／Ｄ変換
器１３は、直交復調信号を受けて、アナログ／デジタル
変換した信号（以下、Ｑ復調信号と呼ぶ。）を出力す
る。すなわち、これらのＡ／Ｄ変換器１２および１３に
より、同期検波の結果、所定の絶対値を有する正値ある
いは負値をとる復調信号は、対応するデジタル信号に変
換されることになる。

【０００８】位相誤差検出回路１９は、ＩおよびＱ復調
信号の和信号および差信号の乗算結果と、ＩおよびＱ復
調信号の乗算結果との乗算値を位相誤差信号ｐｄとして
出力する。したがって、位相誤差信号ｐｄは、Ａ／Ｄ変
換回路１２および１３から出力されるデジタル信号の
“Ｈ”レベルに対応する信号レベルと“Ｌ”レベルに対
応する信号レベルとのいずれか一方をとるデジタル信号
となる。

【０００９】フリップフロップ回路１６は、内部クロッ
ク信号ＣＬのタイミングで、位相誤差信号ｐｄをサンプ
リングして、ループフィルタ１７に出力する。

【００１０】ループフィルタ１７は、フリップフロップ
回路１６からの出力信号のうち所定の周波数以上の信号
成分を除去し、平滑化された発振周波数制御信号ｆｃを
出力する。ＶＣＯ１８は、発振周波数制御信号ｆｃに応
じて発振する周波数を変化させる。

【００１１】つまり、同期検波回路１１によって取出さ
れたベースバンド信号に基づいて、Ａ／Ｄ変換回路１２
および１３、位相誤差検出回路１９、フリップフロップ
回路１６、ループフィルタ１７およびＶＣＯ１８という
経路で負帰還のループが形成され、ＶＣＯ１８からは、
変調波における搬送波と同期した局部発振波が発生され
ることになる。

【００１２】この負帰還のループにおいて、帰還量を決
定するのは、同期検波回路１１から取出されたベースバ
ンド信号に基づいて出力される位相誤差信号ｐｄであっ
て、上記負帰還ループはコスタスループの一種である。

【００１３】以上の構成により、デジタル復調器２００
は、変調波とそれに同期した局部発振波との乗算結果で
あるＩおよびＱ復調信号をデジタル信号として出力する
ことになる。

【００１４】

【発明が解決しようとする課題】コスタス法において
は、局部発振波発生のために、復調されたベースバンド
信号を用いて、受信した変調波と局部発振波との位相誤
差を検出しているために、同期外れが発生した場合に
は、局部発振波発生のためのＶＣＯ１８を制御するルー
プフィルタ１７の出力が異常状態になり、ＶＣＯ１８が
迷走状態となる。

【００１５】図１２は、上述のような同期外れからの復
帰を速めるために用いられるループフィルタ１７の構成
を示す回路図である。

【００１６】ループフィルタ１７は、オペアンプ８１
と、一端がオペアンプ８１の反転入力と接続し、他端が
フリップフロップ回路１６の出力と接続する入力抵抗Ｒ
１と、オペアンプ８１の出力を反転入力に帰還させる、
互いに直列接続された抵抗体Ｒ２および帰還コンデンサ
Ｃならびに直列接続された抵抗体Ｒ２と帰還コンデンサ
Ｃとに対して並列に接続された抵抗体Ｒ３とを含む。オ
ペアンプ８１の非反転入力は接地電位と結合している。

【００１７】一般的な低域透過アクティブフィルタは、
図１２に示したループフィルタ１７の構成において抵抗
体Ｒ３を除いた構成を有する。すなわち、オペアンプ８
１と入力抵抗Ｒ１と帰還抵抗Ｒ２および帰還容量Ｃとで
構成される回路は、本質的に積分回路であって、入力抵
抗Ｒ１および帰還容量Ｃで決定される周波数以下の信号
を透過させる低域透過フィルタとして動作する。

【００１８】しかしながら、上記帰還抵抗Ｒ３のない構
成において、同期外れのために入力信号値が異常状態、
たとえば、“Ｈ”レベルの一定値となった場合は、帰還
容量Ｃの充電量が飽和し、積分回路として正常な動作を
行なえなくなる。

【００１９】これに対して、帰還抵抗Ｒ３を付加した場
合は、帰還容量Ｃの放電経路が付加されることとなる結
果、入力信号が正常値に復帰したときに、帰還抵抗Ｒ３
はオペアンプ８１の正常動作への復帰を速めるという効
果を奏する。

【００２０】しかしながら、ループフィルタ１７を上記
のような構成とした場合においても、以下に述べるよう
な問題点がある。

【００２１】第１には、ＰＬＬ回路の周波数精度（安定
度）と引込み速度は相反するものであり、周波数精度
（安定度）をよくするとその引込み速度は遅くなり、逆
に引込み速度を速くするとその周波数精度は悪くなって
しまうという傾向がある。このため、通常は上記トレー
ドオフを考慮し適当な妥協点を見出して、ループフィル
タの回路定数値を決定している。

【００２２】第２には、同期外れの大きさが比較的大き
く、ループフィルタ１７への入力信号値が、一定値とな
ったまま復帰しない場合は、上記ループフィルタ１７の
構成のみでは受信された変調波と局部発振波との同期を
回復させることが困難な点である。

【００２３】さらに、変調される搬送波の周波数が高く
なり、検波方法としてダブルヘテロダイン方式を用いた
場合は以下のような問題が発生する。この場合、図１１
に示した復調回路に対し、その受信波の入力側に初段の
ヘテロダイン検波回路が付加される構成となる。

【００２４】初段のヘテロダイン検波回路において、受
信された変調波は中間周波数の信号に変換され、図１１
の同期検波回路に入力することになる。

【００２５】この場合、後段の検波回路においては、局
部発振波の発振周波数精度を向上させるために、ＶＣＯ
１８に代えて、ＶＣＸＯ（電圧制御水晶振動子：Voltag
e Controle crystal Oscillator ）が使用される。ＶＣ
ＸＯの周波数可変範囲は一般に、通常のＶＣＯに比べて
狭いため、変調信号の搬送波と局部発振波との位相の間
にずれが発生し、そのずれがＶＣＸＯの追従範囲以上に
なった場合、通常の局部発振波発生回路では位相同期が
とれなくなってしまう状態が発生する。

【００２６】本発明は、上記のような問題点を解決する
ためになされたものであって、その目的は、同期検波回
路において、変調波と局部発振波の位相同期に位相外れ
が発生した場合も、局部発振波を発生するＰＬＬ回路の
安定動作への速やかな復帰を行なわせることが可能なデ
ジタル復調器を提供することである。

【００２７】本発明の他の目的は、コスタス法を用いた
デジタル復調器において、局部発振波を発生するＰＬＬ
回路中のループフィルタ回路の出力値を、位相同期外れ
が発生した場合においても、速やかに初期化し、同期動
作へ復帰させることが可能なデジタル復調器を提供する
ことである。

【００２８】

【課題を解決するための手段】請求項１記載のデジタル
復調器は、位相変調された搬送波により送信されたデジ
タル信号を受信して復調するデジタル復調器であって、
受信された位相変調された搬送波と搬送波に同期すべく
発生された内部発振波とを受けて、ベースバンド信号を
出力する同期検波手段と、ベースバンド信号を受けて、
搬送波と内部発振波の位相差の方向に応じて、第１およ
び第２の信号レベル値のいずれか一方をとる位相誤差信
号を出力する位相誤差検出手段と、ベースバンドの信号
のレベルが所定の値以下である場合に、所定の期間レベ
ル検出信号を活性とする信号レベル判定手段と、位相誤
差信号を受けて、レベル検出信号が不活性な期間は、位
相誤差信号レベル値に応じて、所定の信号レベル範囲の
第１の発振周波数制御信号を出力し、レベル検出信号の
活性な期間は、所定の信号レベル範囲の中間値の信号を
出力する発振周波数制御手段と、発振周波数制御手段の
出力に応じて、搬送波と同期すべく内部発振波の周波数
を所定の周波数範囲で変化させる周波数可変内部発振手
段とを備え、搬送波と内部発振波との位相同期が不確定
状態となり、ベースバンド信号のレベルが所定の値以下
となった場合、所定の期間、周波数可変内部発振手段か
ら出力される内部発振波の周波数を所定の周波数範囲の
中間値へと復帰させる機能を有する。

【００２９】請求項２記載のデジタル復調器は、請求項
１記載のデジタル復調器の構成に加えて、第１の周期で
第１および第２の信号レベル間を変化する第１の内部ク
ロック信号を出力する内部クロック手段と、第１の内部
クロック信号を受けて、第２の周期を有する第２の内部
クロック信号を出力する分周手段とをさらに備え、発振
周波数制御手段は、レベル検出信号に制御され、位相誤
差信号と第２の内部クロック信号とを受けて、いずれか
一方を出力する切換手段と、切換手段の出力を受けて、
第１の内部クロック信号に応じてサンプリングするサン
プリング手段と、所定の周波数領域の信号成分を通過さ
せる特性を有し、サンプリング手段の出力を受けて、サ
ンプリング手段の出力値の第１および第２の信号レベル
値の平均値からの変位に応じた信号を出力するフィルタ
手段とを含む。

【００３０】請求項３記載のデジタル復調器は、請求項
２記載のデジタル復調器の構成に加えて、フィルタ手段
は、帰還容量と演算増幅回路とを有する低域通過アクテ
ィブフィルタ回路と、レベル検出信号の活性化に応じ
て、低域通過アクティブフィルタ回路出力を初期化する
出力初期化手段とを含む。

【００３１】請求項４記載のデジタル復調器は、請求項
３記載のデジタル復調器の構成に加えて、低域通過アク
ティブフィルタ回路は、一端がサンプリング手段と接続
し、他端が演算増幅回路の反転入力ノードと接続する第
１の抵抗体と、反転入力ノードと一端が接続する帰還容
量の他端と、演算増幅回路の出力ノードとの間に接続さ
れる第２の抵抗体と、演算増幅回路の反転入力ノードと
出力ノードとの間に接続される第３の抵抗体とを含み、
出力初期化手段は、レベル検出信号の活性化に応じて、
反転入力ノードの蓄積電荷を放電させる。

【００３２】請求項５記載のデジタル復調器は、受信さ
れた位相変調された搬送波を受けて、中間周波数信号に
周波数変換して同期検波手段に与える前置ヘテロダイン
検波手段をさらに備え、前置ヘテロダイン検波手段は、
周波数変換のために、位相変調された搬送波に混合する
局部発振波を出力する局部発振手段と、局部発振波の周
波数を、第２の発振周波数制御信号に応じて可変させる
局部発振周波数可変手段とを含み、同期検波手段は、中
間周波数信号を受け、内部発振波は中間周波数信号にお
ける搬送波に対して同期すべく発生され、信号レベル反
転手段の出力を受けて、位相同期外れの発生を監視する
同期外れ監視手段をさらに備え、同期外れ監視手段は、
位相同期外れを検知すると、第２の発振周波数制御信号
を出力して、位相外れから復帰が行なわれるまで、局部
発振波の周波数を変化させる。

【００３３】

【発明の実施の形態】

［実施の形態１］図１は、本発明の実施の形態１のデジ
タル復調器１００の構成を示す概略ブロック図である。

【００３４】図１を参照して、実施の形態１のデジタル
復調器は、多値ＱＡＭ復調器としての構成を有する。

【００３５】デジタル復調器１００は、受信された変調
波と、局部発振波を受けて、乗算結果を出力する同期検
波回路１１と、同期検波回路１１からのＩ復調信号およ
びＱ復調信号をそれぞれ受けるアナログデジタル変換器
１２および１３と、アナログデジタル変換器１２および
１３の出力を受けて、その信号レベルと所定の値との比
較を行なうレベル判定回路１４と、Ｉ復調信号およびＱ
復調信号を受けて、それらの和信号および差信号の乗算
結果と、Ｉ復調信号およびＱ復調信号の乗算結果との乗
算結果を位相誤差信号として出力する位相誤差検出回路
１９と、内部クロック発生回路および内部クロック発生
回路の信号を受けて、たとえば、２分周して出力する分
周回路（図示せず）と、位相誤差信号と２分周された内
部クロック信号とを受けて、レベル判定回路１４の判定
結果に応じて、そのいずれか一方を出力する切換回路１
５と、切換回路１５の出力を受けて、内部クロック信号
ＣＬのタイミングでサンプリングして出力するフリップ
フロップ回路１６と、フリップフロップ回路１６の出力
を受けて所定の周波数成分の信号を通過させ、入力信号
を平滑化して出力するループフィルタ回路２０と、ルー
プフィルタ回路２０からの発振周波数制御信号に応じて
発振する局部発振波の周波数を可変とするＶＣＯ１８と
を含む。

【００３６】図２は、ループフィルタ回路２０の構成を
示す回路図である。従来のループフィルタ回路１７と
は、帰還容量Ｃとオペアンプ８１の反転入力とが接続す
るノードと接地電位との間に、レベル判定回路１４の判
定結果に応じて開閉するスイッチ回路２１が付加されて
いる点で異なる。

【００３７】以下では、デジタル復調器１００の動作を
説明するにあたり、説明を簡単にするために多値ＱＡＭ
の１つであるＱＰＳＫ復調器の動作を例にとって説明を
行なう。

【００３８】同期検波回路１１は、受信された変調波
と、その変調波に位相同期すべくＶＣＯ１８において発
生された局部発振波とを受けて、両者を乗算することで
同相復調信号を出力し、局部発振波と位相が９０°ずれ
た波と変調波とを乗算することで直交復調信号を出力す
る。

【００３９】Ａ／Ｄ変換器１２は、同期検波回路１１か
らの同相復調信号を受けて、アナログデジタル変換して
Ｉ復調信号を出力する。Ａ／Ｄ変換器１３は、同期検波
回路１１からの直交復調信号を受けて、アナログデジタ
ル変換を行ないＱ復調信号を出力する。

【００４０】図３は、位相同期の状態が正常であって、
局部発振波と変調波の位相同期がとれている場合の、Ｉ
およびＱ復調信号の時間変化を示すタイミングチャート
である。

【００４１】同期検波回路１１から出力される同相およ
び直交復調信号は、そのサンプリングが行なわれる時点
において、たとえば、１Ｖあるいは−１Ｖのいずれかの
値をとる。Ａ／Ｄ変換器１２、１３として、入力電圧範
囲が±１Ｖで分解能８ｂｉｔのＡ／Ｄコンバータを用い
た場合は、図４に示すように、Ａ／Ｄコンバータの出力
は、入力信号レベルが１ＶでＦＦｈ、−１Ｖで０ｈとな
る。

【００４２】したがって、量子化誤差ならびに同期検波
回路１１での僅かなレベル変動とを考慮すると、前記
Ｉ、Ｑ復調信号は“１”（１Ｖ）のときにはＦＦｈに近
い値となり、“−１”（−１Ｖ）のときは、０ｈに近い
値をとることになる。

【００４３】図１において、レベル判定回路１４は、こ
のＩおよびＱ復調信号の信号レベルをモニタし、変調波
と局部発振波の位相同期が外れて正常な復調動作が行な
われない場合に、サンプリング時点においてＩおよびＱ
復調信号の信号レベルが上述したＦＦｈの値ないし０ｈ
から所定のしきい値分以上を変動したことを検出する
と、レベル検出信号ｌｄを活性状態（“Ｌ”レベル）と
する。

【００４４】位相誤差検出回路１９は、従来のデジタル
復調器２００におけるのと同様に、Ａ／Ｄ変換器１２お
よび１３からの出力に基づいて、受信された変調波と局
部発振波との位相誤差を検出して、対応する位相誤差信
号ｐｄを出力する。

【００４５】切換回路１５は、位相誤差信号ｐｄおよび
２分周された内部クロック信号を受けて、レベル判定回
路１４からのレベル検出信号ｌｄが不活性である期間は
位相誤差信号を、活性である期間は２分周された内部ク
ロック信号をそれぞれ出力する。

【００４６】フリップフロップ回路１６は、切換回路１
５からの出力を受けて、内部クロック信号ＣＬのタイミ
ングでサンプリングを行ない、その結果を出力する。

【００４７】ループフィルタ回路２０は、フリップフロ
ップ回路１６からの出力信号を受けて、所定の周波数以
上の信号成分を除去して平滑化し、所定の時間内におけ
る入力信号レベルの平均値の変位（“Ｈ”レベルおよび
“Ｌ”レベルの平均値からのずれ）に応じた発振周波数
制御信号ｆｃを出力する。

【００４８】ＶＣＯ１８は、発振周波数制御信号ｆｃに
応じて、その発振周波数を変化させる。したがって、変
調波とＶＣＯ１８が発生する局部発振波の位相がずれて
いる場合は、ＶＣＯ１８は、両者の位相誤差が小さくな
るようにその発振周波数を変化させることになる。

【００４９】図５は、変調波と局部発振波の位相同期が
正常に保たれている場合の位相誤差信号、内部クロック
信号、ループフィルタ入力信号およびループフィルタ出
力信号の時間変化を示すタイミングチャートである。

【００５０】位相誤差検出回路１９は、変調波と局部発
振波との位相差の方向（変調波の位相に対して局部発振
波の位相が進んでいるかあるいは遅れているかを示す）
に応じて、“Ｈ”レベルあるいは“Ｌ”レベルの信号ｐ
ｄを出力する。

【００５１】位相誤差信号ｐｄは、フリップフロップ回
路１６において内部クロック信号ＣＬのタイミングでサ
ンプリングされてループフィルタ入力信号として出力さ
れるので、ループフィルタ入力信号においては、位相誤
差信号における内部クロック信号の時定数以下の情報は
失われている。

【００５２】ループフィルタ２０は、ループフィルタ入
力信号を受けて、所定の時定数内の入力信号の時間変化
を平滑化して出力する。ここで、ループフィルタからの
出力信号は、ループフィルタの入力信号レベルの所定時
間内における平均値が、“Ｈ”レベルおよび“Ｌ”レベ
ルの平均値からのずれに対応した信号となる。

【００５３】図６は、同期外れが発生した場合におけ
る、デジタル復調器１００の動作を示すタイミングチャ
ートである。

【００５４】時刻ｔ１において、同期外れが発生する
と、位相誤差信号は、たとえば、“Ｈ”レベルの一定値
を維持する。

【００５５】このため、内部クロック信号ＣＬのタイミ
ングでサンプリングされたループフィルタ入力信号も、
“Ｈ”レベルの一定値を維持することになる。

【００５６】したがって、ループフィルタの出力信号
は、ループフィルタ自体が基本的には積分回路であるこ
とを反映して、時刻ｔ１から時刻ｔ２にかけて、出力レ
ベルが上昇し、時刻ｔ２以降は可変範囲の最大値に飽和
してしまう。

【００５７】以上のような状態になると、受信された変
調波と局部発振波の位相は完全にずれた状態となってし
まい、図１における、Ａ／Ｄ変換器１２および１３が出
力する信号レベルは、正常状態における０ｈあるいはＦ
Ｆｈ近傍から大きくずれてしまうことになる。

【００５８】たとえば、レベル判定回路１４の判定しき
い値が、１に対しては０．７５Ｖ以上、−１に対しては
−０．７５Ｖ以下であるとする。このとき、レベル判定
回路１４は、位相同期が外れＩ、Ｑ復調信号が正常に復
調されず、ＱＰＳＫ復調のサンプリング点において、±
１以外の値、すなわち、２０ｈ〜ＤＦｈ（−０．７５Ｖ
以上０．７５Ｖ以下）となった場合に、時刻ｔ３におい
て、レベル検出信号ｌｄを所定の期間活性状態（“Ｌ”
レベル）とする。

【００５９】ループフィルタ２０中におけるスイッチ回
路２１は、レベル検出信号ｌｄの活性化に応じて、帰還
容量Ｃに蓄積された電荷を接地に対して放電させる。こ
の動作により、ループフィルタ回路２０の出力値は初期
化される。

【００６０】一方、時刻ｔ３において、レベル検出信号
ｌｄが活性化するのに応じて、切換回路１５は、位相誤
差信号の代わりに２分周された内部クロック信号をフリ
ップフロップ回路１６に対して出力する。

【００６１】２分周されたクロック信号がフリップフロ
ップ回路１６においてサンプリングされた結果が、ルー
プフィルタへの入力信号としてフリップフロップ回路１
６から出力される。この場合は、２分周されたクロック
信号がそのまま出力されることになる。２分周されたク
ロック信号は、その信号レベルの平均値は、“Ｈ”レベ
ルおよび“Ｌ”レベルの平均値と一致するので、ループ
フィルタ２０に対しては、その入力可変範囲の中央値が
入力することになる。ループフィルタ２０の出力レベル
は、スイッチ回路２１により初期化されているので、以
後はループフィルタの出力信号はその可変範囲の中央値
付近に回復することになる。レベル判定回路１４から出
力されるレベル検出信号ｌｄは、所定の時間経過後に再
び不活性状態（“Ｈ”レベル）に復帰する。

【００６２】したがって、ループフィルタ回路２０に、
２分周されたクロック信号が入力している期間は、ＶＣ
Ｏ１８に対しても、入力信号として、その可変範囲の中
央値が入力することとなり、ＶＣＯ１８から出力される
局部発振波の周波数もその可変範囲の中央値付近に復帰
することになる。

【００６３】時刻ｔ３から所定の時間経過後に、レベル
検出信号ｌｄが不活性状態になることに応じて、切換回
路１５から位相誤差信号ｐｄが出力され、再び位相誤差
に基づく負帰還のループが形成される。負帰還ループを
形成する回路の回路定数は、本質的に、受信する変調波
の搬送波周波数と同期するべく設定されているので、Ｖ
ＣＯ１８の出力がその可変周波数の中央値付近に復帰し
た後は、通常の同期動作に従って、変調波と局部発振波
の位相同期が達成されることになる。

【００６４】すなわち、図１に示したデジタル復調器１
００の構成により、受信した変調波に対して正常に位相
同期した局部発振波の発生が行なわれなかった場合に
は、復調信号のレベル判定回路１４により位相同期外れ
が検出されるのに応じて、スイッチ回路２１によりルー
プフィルタ内の帰還コンデンサＣが放電され、ループフ
ィルタ２０の出力信号レベルが初期化される。切換回路
１５により、所定の時間の間、ループフィルタ回路２０
には２分周されたクロック信号が入力され、ＶＣＯ１８
の出力周波数は、その可変範囲の中央値に復帰する。所
定の時間経過後、切換回路１５により位相誤差信号に基
づく帰還ループが形成されると、再びＶＣＯ１８の出力
周波数は、受信された変調波に対して位相同期するべ
く、安定動作領域に復帰することになる。

【００６５】図７は、図１に示したデジタル復調器１０
０におけるレベル判定回路１４の構成の一例を示す概略
ブロック図である。

【００６６】レベル判定回路１４は、前述のとおり８ビ
ットのデジタル信号としてＡ／Ｄ変換器１２および１３
から出力されたＩ復調信号およびＱ復調信号を受ける。
レベル判定回路１４は、Ｉ復調信号の上位３ビットを受
ける３入力ＡＮＤ回路１４２と、Ｉ復調信号の上位３ビ
ットを受けるＮＯＲ回路１４４と、Ｉ復調信号の最上位
ビット（以下ＭＳＢと呼ぶ）とＡＮＤ回路１４２の出力
を受けるＡＮＤ回路１５４と、Ｉ復調信号のＭＳＢを受
ける反転回路１５０と、ＮＯＲ回路１４４の出力と反転
回路１５０の出力を受けるＡＮＤ回路１５６と、ＡＮＤ
回路１５４および１５６の出力を受けるＯＲ回路１６２
とを含む。

【００６７】レベル判定回路１４は、Ｑ復調信号に対し
ても、Ｉ復調信号に対するのと同様な接続関係を有す
る、Ｑ復調信号の上位３ビットを受けるＡＮＤ回路１４
６と、Ｑ復調信号の上位３ビットを受けるＮＯＲ回路１
４８と、Ｑ復調信号のＭＳＢおよびＡＮＤ回路１４６の
出力を受けるＡＮＤ回路１５８と、Ｑ復調信号のＭＳＢ
を受ける反転回路１５２と、ＮＯＲ回路１４８の出力と
反転回路１５２の出力を受けるＡＮＤ回路１６０と、Ａ
ＮＤ回路１５８および１６０の出力を受けるＯＲ回路１
６４とを含む。ＯＲ回路１６２の出力およびＯＲ回路１
６４の出力は、ＯＲ回路１６６に入力する。

【００６８】レベル判定回路１４は、さらに、内部クロ
ック信号ＣＬを受けて、所定回数クロックパルスをカウ
ントするカウント回路４０と、ＯＲ回路１６６の出力信
号に応じてリセットされ、カウンタ回路４０の出力信号
の活性化のタイミングで出力値を反転させるＤフリップ
フロップ回路４１と、ＮＯＲ回路１６６の出力とＤフリ
ップフロップ回路４１の出力を受けてレベル検出信号ｌ
ｄを出力するＯＲ回路１６８とを含む。

【００６９】次に、レベル判定回路１４の動作について
説明する。Ｉ復調信号の入力値に対応した動作と、Ｑ復
調信号の入力値に対応した動作は、同様であるので以下
では、Ｉ復調信号に対する動作を中心に述べる。

【００７０】Ｉ復調信号の８ビットの信号のうち、上位
３ビットがすべて１である場合、すなわち、図４を参照
すると、入力電圧が０．７５Ｖを超える場合にＡＮＤ回
路１５４の出力は“Ｈ”レベルとなる。一方、Ｉ復調信
号の８ビットの信号のうち上位３ビットがすべて０であ
る場合、すなわち、図４を参照すると入力信号が−０．
７５Ｖ以下である場合に、ＡＮＤ回路１５６の出力は
“Ｈ”レベルとなる。したがって、ＯＲ回路１６２の出
力信号は、Ｉ復調信号の信号レベルが０．７５Ｖを超え
る場合あるいは−０．７５Ｖ以下である場合において
“Ｈ”レベルとなり、それ以外の場合は“Ｌ”レベルと
なる。

【００７１】Ｑ復調信号の信号レベルに対して、ＯＲ回
路１６４が出力する信号も、Ｑ復調信号のレベルが０．
７５Ｖを超える場合または−０．７５Ｖ以下である場合
に“Ｈ”レベルとなり、それ以外の場合は“Ｌ”レベル
となる。

【００７２】したがって、ＯＲ回路１６２および１６４
の出力を受けるＯＲ回路１６６の出力信号は、Ｉ復調信
号およびＱ復調信号の信号レベルがともに−０．７５Ｖ
〜０．７５Ｖの範囲にある場合に、“Ｌ”レベル（活性
状態）となる。

【００７３】ＯＲ回路１６６の出力信号が“Ｌ”レベル
となるのに応じて、フリップフロップ回路４１の出力信
号はリセット状態、すなわち、“Ｌ”レベルの出力状態
となる。したがって、ＯＲ回路１６６の出力とフリップ
フロップ回路４１の出力を受けるＯＲ回路１６８の出力
信号のレベル検出信号ｌｄは、“Ｌ”レベルとなる。

【００７４】レベル検出信号をｌｄが“Ｌ”レベルとな
るのに応じて、切換回路１５は、位相誤差信号の代わり
に、２分周された内部クロック信号をフリップフロップ
回路１６に対して出力する。

【００７５】一方、レベル検出信号ｌｄの活性化
（“Ｌ”レベルへの変化）に応じて、カウンタ回路４０
は、内部クロック信号ＣＬのトグル回数をカウントし始
め、所定の時間経過後Ｄフリップフロップ回路４１に対
してクロック信号を出力する。Ｄフリップフロップ回路
４１は、カウンタ回路４０からのクロック信号に応じ
て、その反転出力／Ｑを入力信号Ｄとして受けて出力す
るので、その非反転出力Ｑは、“Ｌ”レベルから“Ｈ”
レベルに変化する。したがって、ＯＲ回路１６８の出力
信号であるレベル検出信号ｌｄも、カウンタ回路４０が
所定のカウント値まで計数を終了した後は、再び“Ｈ”
レベル（不活性状態）に復帰する。

【００７６】これに応じて、切換回路１５は、２分周さ
れた内部クロック信号ＣＬの代わりに、位相誤差信号を
フリップフロップ回路１６に対して出力する。

【００７７】図８は、切換回路１５の構成の一例を示す
概略ブロック図である。切換回路１５は、位相誤差信号
およびレベル検出信号ｌｄを受けるＡＮＤ回路１７０
と、レベル検出信号ｌｄを受ける反転回路１７２と、２
分周された内部クロック信号と反転回路１７２の出力を
受けるＡＮＤ回路１７４と、ＡＮＤ回路１７０および１
７４の出力を受けるＯＲ回路１７６を含む。

【００７８】レベル検出信号ｌｄが活性状態（“Ｌ”レ
ベル）である間は、ＡＮＤゲート１７４が開状態とな
り、２分周された内部クロック信号がＯＲ回路１７６か
ら出力される。

【００７９】一方、レベル検出信号ｌｄが不活性状態
（“Ｈ”レベル）である間は、ＡＮＤゲート１７０が開
状態となり、位相誤差信号が、ＯＲ回路１７６から出力
される。

【００８０】以上のレベル判定回路１４および切換回路
１５の構成により、同期検波回路１１から出力された同
相および直交復調信号の信号レベルの絶対値が所定のし
きい値、すなわち、上記の例においては０．７５Ｖ以下
である場合は、レベル判定回路から出力されるレベル検
出信号ｌｄは活性状態（“Ｌ”レベル）となり、切換回
路１５は、レベル検出信号ｌｄの活性化に応じて、位相
誤差信号の代わりに、２分周された内部クロック信号を
出力する。したがって、フリップフロップ回路１６の出
力を受けるループフィルタ２０からの出力信号は、入力
される２分周された内部クロック信号の信号レベルの時
間平均が、“Ｈ”レベルおよび“Ｌ”レベルの平均値に
等しいので、その可変範囲の中間値を出力することにな
る。つまり、ＶＣＯ１８の出力周波数は、その可変周波
数範囲の中間値を出力することになる。

【００８１】以上の動作により、上述のとおり、位相同
期外れが発生した場合には、ＶＣＯ１８の出力周波数
は、その可変範囲の中間値に復帰されることになる。

【００８２】なお、以上の説明では、切換回路１５に２
分周された内部クロック信号が入力される構成とした。
しかし、時間平均が“Ｈ”レベルと“Ｌ”レベルの中央
値となる信号であれば、上記の構成には限定されない。

【００８３】［実施の形態２］多値ＱＡＭ復調器等によ
るデジタル信号の復調の際には、局部発振波を発生する
ＶＣＯ１８の精度が問題となり、より精度のよいＶＣＸ
ＯがＶＣＯの代わりに用いられることがある。

【００８４】すなわち、たとえば、より高い周波数領域
での搬送波により信号が伝送される場合、復調器内で入
力された変調波の搬送波周波数を、初段のヘテロダイン
検波器により、所定の中間周波数に変換してから後段の
同期検波回路により検波する方式がよく用いられる。こ
の場合、後段の同期検波回路における局部発振器には、
高い周波数精度が要求されるので、上記のように通常の
ＶＣＯの代わりにＶＣＸＯが用いられる。

【００８５】図９は、上記のようなダブルヘテロダイン
方式を用いたデジタル復調器１０２の構成を示す概略ブ
ロック図である。

【００８６】実施の形態１におけるデジタル復調器１０
０の構成とは、同期検波回路６１１の前段に前置ヘテロ
ダイン検波回路６００が設けられていること、および、
レベル判定回路６１４からの出力により、同期外れの発
生を監視する制御回路（以下ＣＰＵ：Central Processi
ng Unit と呼ぶ）が設けられ、ＣＰＵ６５が前置ヘテロ
ダイン検波回路６００中のＰＬＬ回路６３を制御する構
成となっている点で異なる。

【００８７】前置ヘテロダイン回路６００は、局部発振
用ＶＣＯ６２と、ＶＣＯ６２の動作を制御するＰＬＬ回
路６３と、ＶＣＯ６２の出力と受信した変調波を混合す
るミキサー回路６１と、ミキサー回路６１の出力を受け
て不要な周波数成分を除去するフィルタ回路６４とを含
む。

【００８８】すなわち、復調器１０２内部に配置された
ＣＰＵ６５によりＰＬＬ回路６３の制御が行なわれ、Ｐ
ＬＬ回路６３の出力で局部発振用ＶＣＯ６２の発振周波
数が制御され、ＶＣＯ６２の出力信号と入力される変調
信号とがミキサー６１で所望の中間周波数に周波数変換
され、さらにフィルタ６４で不要な周波数成分がカット
される。以後は、第１の実施の形態におけるデジタル復
調器１００と同様の動作でＱＰＳＫ復調が行なわれる。

【００８９】次に、図９および図１０を参照して、本発
明の実施の形態２に係るデジタル復調器１０２の動作を
説明する。

【００９０】ＣＰＵ６５は、レベル判定回路６１４の出
力を監視し、同期が確定している期間は監視状態のまま
待機する（ステップＳ７１）。

【００９１】ＣＰＵ６５は、同期外れが発生したと判断
した場合には、局部発振用ＶＣＯ６２を制御するＰＬＬ
回路６３の分周比を、任意の周波数分だけステップさせ
るように分周比の再設定を行なう（ステップＳ７２）。

【００９２】続いて、ＣＰＵ６５は、レベル判定回路６
１４の出力信号をもとに同期確定の判定を行ない、同期
が確定するとステップＳ７１に処理が返り、待機状態と
なる。また、同期が確定しない場合は、再度ステップＳ
７２に処理が返り、ＰＬＬ回路６３の分周比の設定を行
ない、以後同期が確定するまでこの分周比の設定動作を
繰返す。

【００９３】したがって、検波方法としてダブルヘテロ
ダイン方式を用い、さらに後段の局部発振波発生回路と
してＶＣＯの代わりにＶＣＸＯを用いた場合に、変調信
号の搬送波と局部発振波の位相ずれがＶＣＸＯ６１８の
追従範囲以上となって後段の検波回路内での局部発振波
発生回路で受信された変調波と位相同期がとれなくなっ
た場合は以下のような制御が行なわれる。

【００９４】すなわち、ＣＰＵ６５が、レベル判定回路
６１４の出力信号をもとに、変調信号の搬送波と局部発
振波の位相にずれが生じたと判断すると、ＣＰＵ６５
は、ＰＬＬ回路６３を制御して、前段のヘテロダイン検
波回路６００における局部発振器（ＶＣＯ）６２の発振
周波数を任意の周波数分だけステップさせ、位相同期を
確定させる。したがって、デジタル復調器１０２は、位
相同期外れが発生した場合も、正常な局部発振波発生の
安定動作に素早く復帰することが可能である。

【図面の簡単な説明】

【図１】本発明の実施の形態１のデジタル復調器１００
の構成を示す概略ブロック図である。

【図２】実施の形態１におけるループフィルタ回路２０
の構成を示す回路図である。

【図３】実施の形態１における同相復調信号および直交
復調信号の時間変化を示すタイミングチャートである。

【図４】実施の形態１におけるＡ／Ｄ変換器１２および
１３の動作を示す動作説明図である。

【図５】実施の形態１の正常動作時の動作を示すタイミ
ングチャートである。

【図６】実施の形態１において同期外れが発生した場合
の動作を示すタイミングチャートである。

【図７】実施の形態１におけるレベル判定回路１４の構
成を示す概略ブロック図である。

【図８】実施の形態１における切換回路１５の構成を示
す概略ブロック図である。

【図９】本発明の実施の形態２に係るデジタル復調器１
０２の構成を示す概略ブロック図である。

【図１０】実施の形態２におけるＣＰＵ６５の動作を示
すフローチャートである。

【図１１】従来のデジタル復調器の構成を示す概略ブロ
ック図である。

【図１２】従来のデジタル復調器におけるループフィル
タの構成を示す回路図である。

【符号の説明】

１１ 同期検波回路 １２、１３ アナログ／デジタル変換器 １４ レベル判定回路 １５ 切換回路 １６ フリップフロップ回路 １７、２０ ループフィルタ １８ ＶＣＯ １９ 位相誤差検出回路 ２１ 初期化スイッチ回路 ６１ ミキサー ６２ ＶＣＯ ６３ ＰＬＬ回路 ６４ フィルタ回路 ６５ ＣＰＵ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 位相変調された搬送波により送信された
   デジタル信号を受信して復調するデジタル復調器であっ
   て、 受信された前記位相変調された搬送波と、前記搬送波に
   同期すべく発生された内部発振波とを受けて、ベースバ
   ンド信号を出力する同期検波手段と、 前記ベースバンド信号を受けて、前記搬送波と前記内部
   発振波の位相差の方向に応じて、第１および第２の信号
   レベル値のいずれか一方をとる位相誤差信号を出力する
   位相誤差検出手段と、 前記ベースバンドの信号のレベルが、所定の値以下であ
   る場合に、所定の期間レベル検出信号を活性とする信号
   レベル判定手段と、 前記位相誤差信号を受けて、前記レベル検出信号が不活
   性な期間は、前記位相誤差信号レベル値に応じて所定の
   信号レベル範囲の第１の発振周波数制御信号を出力し、
   前記レベル検出信号の活性な期間は、前記所定の信号レ
   ベル範囲の中間値の信号を出力する発振周波数制御手段
   と、 前記発振周波数制御手段の出力に応じて、前記搬送波と
   同期すべく、前記内部発振波の周波数を所定の周波数範
   囲で変化させる周波数可変内部発振手段とを備え、 前記搬送波と前記内部発振波との位相同期が不確定状態
   となり、前記ベースバンド信号のレベルが所定の値以下
   となった場合、前記所定の期間、前記周波数可変内部発
   振手段から出力される前記内部発振波の周波数を前記所
   定の周波数範囲の中間値へと復帰させる機能を有する、
   デジタル復調器。
2. 【請求項２】 第１の周期で、前記第１および前記第２
   の信号レベル間を変化する第１の内部クロック信号を出
   力する内部クロック手段と、 前記第１の内部クロック信号を受けて、第２の周期を有
   する第２の内部クロック信号を出力する分周手段とをさ
   らに備え、 前記発振周波数制御手段は、 前記レベル検出信号に制御され、前記位相誤差信号と前
   記第２の内部クロック信号とを受けて、いずれか一方を
   出力する切換手段と、 前記切換手段の出力を受けて、前記第１の内部クロック
   信号に応じてサンプリングした結果を出力するサンプリ
   ング手段と、 所定の周波数領域の信号成分を通過させる特性を有し、
   前記サンプリング手段の出力を受けて、前記サンプリン
   グ手段の出力値の、前記第１および前記第２の信号レベ
   ル値の平均値からの変位に応じた信号を出力するフィル
   タ手段とを含む、請求項１記載のデジタル復調器。
3. 【請求項３】 前記フィルタ手段は、 帰還容量と演算増幅回路とを有する低域通過アクティブ
   フィルタ回路と、 前記レベル検出信号の活性化に応じて、前記低域通過ア
   クティブフィルタ回路出力を初期化する出力初期化手段
   とを含む、請求項２記載のデジタル復調器。
4. 【請求項４】 前記低域通過アクティブフィルタ回路
   は、 一端が前記サンプリング手段と接続し、他端が前記演算
   増幅回路の反転入力ノードと接続する第１の抵抗体と、 前記反転入力ノードと一端が接続する前記帰還容量の他
   端と、前記演算増幅回路の出力ノードとの間に接続され
   る第２の抵抗体と、 前記演算増幅回路の反転入力ノードと出力ノードとの間
   に接続される第３の抵抗体とを含み、 前記出力初期化手段は、前記レベル検出信号の活性化に
   応じて、前記反転入力ノードの蓄積電荷を放電させる、
   請求項３記載のデジタル復調器。
5. 【請求項５】 受信された前記位相変調された搬送波を
   受けて、中間周波数信号に周波数変換して前記同期検波
   手段に与える前置ヘテロダイン検波手段をさらに備え、 前記前置ヘテロダイン検波手段は、 前記周波数変換のために、前記位相変調された搬送波に
   混合する局部発振波を出力する局部発振手段と、 前記局部発振波の周波数を、第２の発振周波数制御信号
   に応じて可変させる局部発振周波数可変手段とを含み、 前記同期検波手段は、前記中間周波数信号を受け、前記
   内部発振波は前記中間周波数信号における搬送波に対し
   て同期すべく発生され、 前記信号レベル反転手段の出力を受けて、位相同期外れ
   の発生を監視する同期外れ監視手段をさらに備え、 前記同期外れ監視手段は、 前記位相同期外れを検知すると、前記第２の発振周波数
   制御信号を出力して、前記位相外れから復帰が行なわれ
   るまで、前記局部発振波の周波数を変化させる、請求項
   １記載のデジタル復調器。