JPH0982932A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【目的】 高感度で安定した固体撮像素子を実現するた
め、高電界を印加した場合における素子の耐久性を大幅
に向上させた固体撮像素子を提供する。 【構成】 光電荷を転送する走査素子を集積化した走査
用半導体集積回路基板１０１の上部に、当該光電荷を発
生しかつ増倍させる光電変換膜１０３および透明電極膜
１０４が形成され、当該透明電極膜に電圧を印加するた
めのリード線１０５が有効光電変換領域外１０７で透明
電極膜に接続され、有効光電変換領域外１０７は、有効
光電変換領域１０６の光電変換膜にアバランシェブレイ
クダウン電圧を印加しても、破損しないように高耐電圧
化される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板に走査回路
および光電変換膜を形成した固体撮像素子に係わり、特
に、高感度、高精細かつ動作安定性に優れた固体撮像素
子に関するものである。

【０００２】

【従来の技術】従来の固体撮像素子としては、光電変換
部のフォトダイオードと、そこで生成した光電荷を転送
する走査素子とを半導体基板上に集積化した構造の固体
撮像素子が開発され製品化されている。

【０００３】この構造の固体撮像素子が開発された当初
は、フォトダイオードと走査素子が同一平面上に配置さ
れているため、開口率（受光面に入射する光量に対する
光電変換部に入射する光量の割合）が小さく、光利用率
が低く入射光の損失が大きかった。

【０００４】その後、オンチップマイクロレンズの開発
等により実質開口率は、６０％以上にまで向上するにい
たっているが、フォトダイオードと走査素子が同一平面
上に配置される限り実質開口率の向上には限界がある。

【０００５】そこで、例えば、特開昭５１−０１０７１
５号公報に記載されているように、光電荷転送用の回路
基板の上部に、当該光電荷を発生する光電変換膜を積み
重ねた構造の固体撮像素子が提案された。

【０００６】この構造では、受光面全体が光電変換膜に
なるので開口率を１００％近くにでき、感度の向上が可
能となる。

【０００７】一方、光電変換膜で生成した光電荷を電子
ビームで走査する方式の撮像素子として撮像管がある
が、この撮像管において、光電変換膜に強い電界を印加
してアバランシェ増倍現象を発生させて光電変換効率を
１以上にするアバランシェ増倍型の撮像管が開発されて
いる。

【０００８】このアバランシェ増倍型撮像管では、入射
光子数に対する、光電変換膜内で生成される光電荷の数
の比である利得が、数１０から数１００にもなる。

【０００９】例えば、「テレビジョン学会技術報告、Ｖ
ｏｌ．１５、Ｎｏ５２、Ｐ７（１９９１）」の記載によ
れば、前記光電変換膜内部での電荷増倍現象を利用した
撮像管では、電気的増幅器とは異なる無雑音増倍作用が
あるため、従来の撮像素子をこえる、高感度、高画質と
いう特徴をもつ。

【００１０】そこで、例えば、特開昭６３−１７４４８
０号公報に記載されているように、固体撮像素子におい
てもさらなる高感度化のために、積層型固体撮像素子の
光電変換膜（フォトダイオード）に強い電界を印加し
て、アバランシェ増倍現象を発生させるアバランシェ増
倍型の積層型固体撮像素子が提案さている。

【００１１】

【発明が解決しようとする課題】走査回路の上に光電変
換膜を積層形成する方法で固体撮像素子を作製する場合
は、光電変換膜上に透明電極膜を形成し、透明電極膜に
電圧を印加するためのリード導線を透明電極膜に接続す
る構造となる。

【００１２】例えば、光電変換膜の材料に非晶質Ｓｅを
用いた場合では、光電変換膜に８×１０⁵（Ｖ／ｃｍ）
以上の電界を印加するとアバランシェ増倍がはじまる。

【００１３】そして、さらに電界を強めると数倍から数
１００倍以上の増倍を起こすことができる。

【００１４】しかしながら、従来の固体撮像素子の構造
では、高電界を印加したときの素子の絶縁破壊に対する
配慮が充分になされていなかった。

【００１５】図２０は、従来の固体撮像素子の斜視図、
図２１は、図２０に示す固体撮像素子の断面図である。

【００１６】なお、図２０、図２１に示す固体撮像素子
は、例えば、特開昭５８−２０２６７３号公報、特開昭
５６−７８０号公報に記載されている。

【００１７】図２０、図２１に示す固体撮像素子は、走
査回路基板５上に、パッシベーション膜４、画素電極
２、光電変換膜１、透明電極膜１０、および、リード導
線３からなる積層型固体撮像素子である。

【００１８】本発明者は、前記図２０、図２１に示す従
来の固体撮像素子を何度も試作し、光電変換膜に電界を
印加する実験を重ねた結果、以下のような問題点を発見
した。

【００１９】前記従来の固体撮像素子の構造において
は、光電変換膜１に８×１０⁵（Ｖ／ｃｍ）以上の高電
界を印加すると、光電変換膜１の有効光電変換領域外の
部分で先に素子の局所的絶縁破壊による透明電極膜１０
の断線や過大なリーク電流の発生があり、光電変換膜１
に高い電界を印加できず、充分に大きな増倍率を得るこ
とができないという問題点を発見した。

【００２０】具体的には、光電変換膜１のエッジ部分
（７，９）と、透明電極膜１０のリード導線接続箇所
（８，６）が、最も絶縁破壊により破損しやすかった。

【００２１】リード導線接続箇所（８，６）の破損原因
として以下のことが考えられる。

【００２２】透明電極膜１０の膜厚が数１０ｎｍ程度で
薄いという理由と、光電変換膜１もその材料によっては
熱的に弱いという理由で、透明電極膜１０にリード導線
３を接続する際に、光電変換膜１に損傷を与えてしまう
可能性が大きい。

【００２３】したがって、光電変換膜１に高電圧を印加
した際に、有効光電変換領域と同じ大きさの電界がリー
ド導線接続箇所の光電変換膜１に加わり、損傷部分に大
きな電流が流れる等の原因で光電変換膜１が絶縁破壊を
起こし破損してしまう。

【００２４】また、光電変換膜１のエッジ部分（７，
９）での破損原因は、エッジ部分（７，９）の断差上に
透明電極膜１０を形成するので、断差での電界集中によ
る過大電流の発生が考えられる。

【００２５】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、固体撮
像素子において、高感度で安定した固体撮像素子を実現
するため、高電界を印加した場合における素子の耐久性
を大幅に向上させることが可能となる技術を提供するこ
とにある。

【００２６】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。

【００２７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【００２８】（１）信号読み出し電極を有する走査回路
基板上に、入射光に応じた光電荷を発生する光電変換膜
と光電変換膜に電圧を印加するための上部電極膜とが順
次積層されて形成され、入射光の受光領域である有効光
電変換領域とそれ以外の領域とから構成される固体撮像
素子であって、前記上部電極膜に電圧を印加することに
より、前記光電変換膜内で電荷増倍現象を発生させて感
度を向上させた固体撮像素子において、前記上部電極膜
に印加される電圧により前記有効光電変換領域外の部分
で絶縁破壊が起きる絶縁破壊電圧を、前記上部電極膜に
印加される電圧により前記有効光電変換領域内の光電変
換膜で電荷増倍現象が発生するアバランシェブレイクダ
ウン電圧よりも大きくしたことを特徴とする。

【００２９】（２）前記（１）の手段において、前記有
効光電変換領域外の光電変換膜が、その絶縁破壊電圧
が、前記有効光電変換領域内の光電変換膜のアバランシ
ェブレイクダウン電圧よりも大きい材料を用いることを
特徴とする。

【００３０】（３）前記（１）または（２）の手段にお
いて、前記上部電極膜に印加される電圧により、前記有
効光電変換領域外の部分に生じる電界を、前記上部電極
膜に印加される電圧により、前記有効光電変換領域内の
光電変換膜に生じる電界よりも小さくしたことを特徴と
する。

【００３１】（４）前記（１）ないし（３）の手段にお
いて、前記有効光電変換領域外の、少なくとも一部の領
域の光電変換膜の膜厚を、前記有効光電変換領域内の光
電変換膜の膜厚よりも大きくしたことを特徴とする。

【００３２】（５）前記（１）ないし（４）の手段にお
いて、前記有効光電変換領域外の上部電極膜上の一部に
形成される、半導体あるいは絶縁体からなる第１の層
と、前記第１の層上から前記第１の層が形成されていな
い前記上部電極膜上の一部に渡って形成される、前記上
部電極膜と電気的に接続される導電性膜とを具備し、前
記上部電極膜に電圧を印加する電圧供給線が、前記第１
の層上の前記導電性膜に接続されることを特徴とする。

【００３３】（６）前記（１）ないし（４）の手段にお
いて、前記上部電極膜上に形成される、単層または多層
膜からなる導電性の保護膜を具備し、前記上部電極膜に
電圧を印加する電圧供給線が、前記保護膜に接続される
ことを特徴とする。

【００３４】（７）前記（１）ないし（４）の手段にお
いて、前記有効光電変換領域外の上部電極膜と光電変換
膜との間に形成される、単層または多層膜からなる導電
性の保護膜を具備し、前記上部電極膜に電圧を印加する
電圧供給線が、前記保護膜上の前記上部電極膜に接続さ
れることを特徴とする。

【００３５】（８）前記（７）の手段において、前記導
電性の保護膜が、テルル（Ｔｅ）、アンチモン（Ｓ
ｂ）、鉛（Ｐｂ）または亜鉛（Ｚｎ）であることを特徴
とする。

【００３６】（９）前記（１）ないし（８）の手段にお
いて、前記有効光電変換領外の光電変換膜内部の上部電
極膜との界面付近に形成される第１の電荷捕獲層を具備
することを特徴とする。

【００３７】（１０）前記（９）の手段において、前記
有効光電変換領域内の光電変換膜内部の上部電極膜との
界面付近に形成される第２の電荷捕獲層を具備し、前記
第１の電荷捕獲層の捕獲密度が、前記第２の電荷捕獲層
の捕獲密度よりも大きいことを特徴とする。

【００３８】（１１）前記（９）の手段において、前記
有効光電変換領域内の光電変換膜内部の上部電極膜との
界面付近に第２の電荷捕獲層を具備し、前記第１の電荷
捕獲層の膜厚が、前記第２の電荷捕獲層の膜厚よりも大
きいことを特徴とする。

【００３９】（１２）前記（１）ないし（１１）の手段
において、前記有効光電変換領域外の走査回路基板に形
成され第１の電極を少なくとも一個具備し、前記上部電
極膜に電圧を印加する電圧供給線が、前記第１の電極上
の前記上部電極膜に、直接または間接的に接続され、さ
らに、前記第１の電極に、前記信号読み出し電極に印加
される電圧と前記上部電極膜に印加される電圧との間の
大きさの電圧を印加することを特徴とする。

【００４０】（１３）前記（１２）の手段において、前
記第１の電極の上部電極膜とは反対側に半導体層または
絶縁体層を介して形成される第２の電極を具備し、前記
第２の電極に、前記走査回路に印加される電圧と前記第
１の電極に印加される電圧との間の大きさの電圧を印加
することを特徴とする。

【００４１】（１４）前記（１）ないし（１１）の手段
において、前記有効光電変換領域外の走査回路基板に形
成される半導体ｐｎ接合層もしくは半導体ｐｉｎ接合層
を具備し、前記上部電極膜に電圧を印加する電圧供給線
が、前記接合層上の上部電極膜に接続され、さらに、前
記接合層の接合順序を、前記上部電極膜の電位が前記信
号読み出し電極の電位よりも高電位であるときには前記
光電変換膜側の半導体をｎ型、前記上部電極膜の電位が
信号読み出し電極の電位より低電位であるときには前記
光電変換膜側の半導体をＰ型としたことを特徴とする。

【００４２】（１５）前記（１）ないし（１１）の手段
において、前記信号読み出し電極が不純物がドープされ
た半導体層であり、前記有効光電変換領域外の走査回路
基板に形成される、前記信号読み出し電極と同導電型の
半導体層を具備し、前記上部電極膜に電圧を印加する電
圧供給線が、前記半導体層上の前記上部電極膜に接続さ
れることを特徴とする。

【００４３】

【作用】前記（１）の手段によれば、アバランシェ増倍
型の固体撮像素子において、有効光電変換領域外の部分
の絶縁破壊電圧を、有効光電変換領域内の光電変換膜の
アバランシェブレイクダウン電圧よりも大きくするよう
にしたので、有効光電変換領域の光電変換膜にアバラン
シェブレイクダウン電圧直前の大きさの電圧まで印加す
ることが可能となり、これにより、高い増倍率を安定し
て得ることが可能となる。

【００４４】前記（２）の手段によれば、有効光電変換
領域外の光電変換膜として、その絶縁破壊電圧が、有効
光電変換領域内の光電変換膜のアバランシェブレイクダ
ウン電圧よりも大きい材料を用いるようにしたので、有
効光電変換領域外の部分の絶縁破壊電圧を、有効光電変
換領域内の光電変換膜のアバランシェブレイクダウン電
圧よりも大きくすることが可能となり、有効光電変換領
域の光電変換膜にアバランシェブレイクダウン電圧直前
の大きさの電圧まで印加することが可能となる。

【００４５】前記（３）の手段によれば、有効光電変換
領域外の部分に生じる電界を、上部電極膜に印加される
電圧により、前記有効光電変換領域内の光電変換膜に生
じる電界よりも小さくするようにしたので、有効光電変
換領域外の部分の絶縁破壊電圧を、有効光電変換領域内
の光電変換膜のアバランシェブレイクダウン電圧よりも
大きくすることが可能となり、有効光電変換領域の光電
変換膜にアバランシェブレイクダウン電圧直前の大きさ
の電圧まで印加することが可能となる。

【００４６】前記（４）の手段によれば、有効光電変換
領域外の、少なくとも一部の領域の光電変換膜の膜厚
を、前記有効光電変換領域内の光電変換膜の膜厚よりも
大きくするようにしたので、有効光電変換領域外の部分
の絶縁破壊電圧を、有効光電変換領域内の光電変換膜の
アバランシェブレイクダウン電圧よりも大きくすること
が可能となり、有効光電変換領域の光電変換膜にアバラ
ンシェブレイクダウン電圧直前の大きさの電圧まで印加
することが可能となる。

【００４７】前記（５）の手段によれば、有効光電変換
領域外の上部電極膜上の一部に、半導体あるいは絶縁体
からなる第１の層を形成し、第１の層上から第１の層が
形成されていない上部電極膜上の一部に渡って上部電極
膜と電気的に接続される導電性膜を形成し、また、電圧
供給線を、第１の層上の導電性膜に接続するようにした
ので、有効光電変換領域外の部分の絶縁破壊電圧を、有
効光電変換領域内の光電変換膜のアバランシェブレイク
ダウン電圧よりも大きくすることが可能となり、有効光
電変換領域の光電変換膜にアバランシェブレイクダウン
電圧直前の大きさの電圧まで印加することが可能とな
る。

【００４８】前記（６）または（７）の手段によれば、
上部電極膜上に、あるいは、有効光電変換領域外の上部
電極膜と光電変換膜との間に、単層または多層膜からな
る導電性の保護膜を形成し、また、電圧供給線を、保護
膜上、あるいは、保護膜上の上部電極膜に接続するよう
にしたので、電圧供給線のボンディング時の下地膜への
ダメージを軽減することが可能となり、有効光電変換領
域の光電変換膜にアバランシェブレイクダウン電圧直前
の大きさの電圧まで印加することが可能となる。

【００４９】前記（８）の手段によれば、導電性の保護
膜として、テルル（Ｔｅ）、アンチモン（Ｓｂ）、鉛
（Ｐｂ）または亜鉛（Ｚｎ）を用いるようにしたので、
導電性の保護膜を形成する際に下地膜にダメージを与え
ることなく、電圧供給線のボンディング時の下地膜への
ダメージを軽減することが可能となり、有効光電変換領
域の光電変換膜にアバランシェブレイクダウン電圧直前
の大きさの電圧まで印加することが可能となる。

【００５０】前記（９）の手段によれば、有効光電変換
領外の光電変換膜内部の上部電極膜との界面付近に第１
の電荷捕獲層を形成するようにしたので、第１の電荷捕
獲層により有効光電変換領外の光電変換膜に生じる電界
を緩和することが可能となり、有効光電変換領域の光電
変換膜にアバランシェブレイクダウン電圧直前の大きさ
の電圧まで印加することが可能となる。

【００５１】前記（１０）または（１１）の手段によれ
ば、有効光電変換領域内の光電変換膜内部の上部電極膜
との界面付近に第２の電荷捕獲層を形成し、第１の電荷
捕獲層の膜厚、あるいは、捕獲密度を、第２の電荷捕獲
層の膜厚、あるいは、捕獲密度よりも大きくするように
したので、第１の電荷捕獲層により有効光電変換領外の
光電変換膜に生じる電界を緩和するとともに、有効光電
変換領域の光電変換膜の暗電流を低減することが可能と
なり、有効光電変換領域の光電変換膜にアバランシェブ
レイクダウン電圧直前の大きさの電圧まで印加すること
が可能となる。

【００５２】前記（１２）の手段によれば、有効光電変
換領域外の査回路基板に第１の電極を少なくとも一個形
成し、また、電圧供給線を、第１の電極上の上部電極膜
に、直接または間接的に接続し、さらに、第１の電極
に、信号読み出し電極に印加する電圧と上部電極膜に印
加する電圧との間の大きさの電圧を印加するようにした
ので、第１の電極により有効光電変換領外の光電変換膜
に生じる電界を緩和することが可能となり、有効光電変
換領域の光電変換膜にアバランシェブレイクダウン電圧
直前の大きさの電圧まで印加することが可能となる。

【００５３】前記（１３）の手段によれば、第１の電極
の上部電極膜とは反対側に半導体層または絶縁体層を介
して第２の電極を形成し、また、第２の電極に、走査回
路に印加する電圧と第１の電極に印加する電圧との間の
大きさの電圧を印加するようにしたので、第１の電極に
より有効光電変換領外の光電変換膜に生じる電界を緩和
するとともに、第２の電極による第１の電極による影響
を遮断することが可能となり、有効光電変換領域の光電
変換膜にアバランシェブレイクダウン電圧直前の大きさ
の電圧まで印加することが可能となる。

【００５４】前記（１４）の手段によれば、有効光電変
換領域外の走査回路基板に、半導体ｐｎ接合層もしくは
半導体ｐｉｎ接合層を形成し、また、電圧供給線を、接
合層上の上部電極膜に接続するようにしたので、接合層
により有効光電変換領外の光電変換膜に生じる電界を緩
和することが可能となり、有効光電変換領域の光電変換
膜にアバランシェブレイクダウン電圧直前の大きさの電
圧まで印加することが可能となる。

【００５５】前記（１５）の手段によれば、信号読み出
し電極を不純物がドープされた半導体層で形成するとと
もに、有効光電変換領域外の走査回路基板に信号読み出
し電極と同導電型の半導体層を形成し、また、電圧供給
線を、半導体上の前記上部電極膜に接続するようにした
ので、半導体層により有効光電変換領外の光電変換膜に
生じる電界を緩和することが可能となり、有効光電変換
領域の光電変換膜にアバランシェブレイクダウン電圧直
前の大きさの電圧まで印加することが可能となる。

【００５６】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００５７】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００５８】［実施例１］図１は、本発明の一実施例
（実施例１）である固体撮像素子の概略構成を示す断面
図である。

【００５９】本実施例においては、走査回路基板１０１
の上に信号読み出し用の画素電極１０２が配置され、そ
の上に光電変換膜１０３と上部透明電極膜１０４が積層
される。

【００６０】透明電極膜１０４に電圧を印加するための
リード導線１０５が、透明電極膜１０４の一端で接続さ
れ、当該リード導線１０５は、素子のパッケージ１０９
上のピン端子に通ずる導電性膜１０８に接続されてい
る。

【００６１】走査回路基板１０１は、各画素電極１０２
に蓄積した信号電荷を読み出す機能をもつ。

【００６２】信号読み出し用の画素電極１０２が配置さ
れている受光面領域の範囲を有効光電変換領域１０６、
前記受光面領域以外の領域の範囲をリード導線接続領域
１０７と呼ぶことにする。

【００６３】なお、図１では、リード導線接続領域１０
７に画素電極１０２が配置されていないが、画素電極１
０２が配置されていても良い。

【００６４】本実施例の固体撮像素子を動作させるとき
には、画素電極１０２と上部透明電極膜１０４との間に
高電圧を印加して、光電変換膜１０３内における電荷増
倍現象を発生させる。

【００６５】例えば、光電変換膜１０３が、非晶質セレ
ン（Ｓｅ）を母体とする半導体材料からなり、その有効
光電変換領域１０６での膜厚が１μｍの場合は、増倍率
１０倍の電荷増倍現象を発生させるため透明電極膜１０
４に１４５Ｖの電圧を印加する。

【００６６】このとき、有効光電変換領域１０６の光電
変換膜１０３内には、１．４５×１０⁶（Ｖ／ｃｍ）の
電界が生じる。

【００６７】受光面である上部透明電極膜１０４に入射
した光は、光電変換膜１０３内で電子正孔対を生成す
る。

【００６８】電子はそのまま上部透明電極膜１０４に吸
収され、正孔は画素電極１０２に到達するまでの間にイ
オン化衝突を起こし新たな電子正孔対を生成する。

【００６９】こうして最終的には、一次光電荷の１０倍
の電荷が画素電極１０２に蓄積されることになるので、
感度を大きくすることができる。

【００７０】本実施例では、リード導線接続領域１０７
における、高電圧が印加される上部透明電極膜１０４と
接している光電変換膜１０３の耐電圧、即ち、リード導
線接続領域１０７の光電変換膜１０３が絶縁破壊して破
損する電圧を、有効光電変換領域１０６における、光電
変換膜１０３のアバランシェブレイクダウン電圧より大
きくなるように素子の構造を改良し、光電変換膜１０３
にアバランシェブレイクダウン電圧直前の大きさの電圧
まで印加することができるようにする。

【００７１】これにより、高い増倍率を安定して得るこ
とができ、従来とは比較にならないほど高感度な固体撮
像素子が実現できる。

【００７２】また、光電変換膜１０３に印加する電圧を
変えることで、感度の設定を容易にかつ幅広く選択する
ことが可能になる。

【００７３】［実施例２］図２は、本発明の他の実施例
（実施例２）である固体撮像素子の概略構成を示す断面
図である。

【００７４】本実施例は、シリコン（Ｓｉ）基板２０８
上に、走査回路を構成するＭＯＳ型スイッチ回路２０５
および絶縁層２０６を介して、信号読み出し用の画素電
極２０３を配置し、さらに、その上に光電変換膜２０２
と上部ＩＴＯ透明電極膜２０１を積層した固体撮像素子
である。

【００７５】分離絶縁層２０４は、画素電極２０３を分
離する絶縁層であり、ＭＯＳ型スイッチ回路２０５は、
各画素電極２０３に蓄積した電荷を伝送するためのスイ
ッチ回路である。

【００７６】また、透明電極膜２０１に電圧を印加する
ためのリード導線２０７が、リード導線接続領域２１１
で透明電極膜２０１に接続されている。

【００７７】本実施例の固体撮像素子は、まず、シリコ
ン（Ｓｉ）基板２０８上に走査回路と画素電極２０３及
び分離絶縁層２０４までを、通常のＭＯＳ、ＬＳＩプロ
セスにより形成する。

【００７８】続いて、光電変換膜２０２、ＩＴＯ透明電
極膜２０１を順次積層形成し、最後に、リード導線２０
７を透明電極膜２０１にボンディングする。

【００７９】ここで、図２に示す２０９の範囲を有効光
電変換領域、２１１の範囲をリード導線接続領域、２１
０の範囲を中間領域と呼ぶことにする。

【００８０】光電変換膜２０２は、非晶質セレン（Ｓ
ｅ）を母体とする半導体材料からなりその有効光電変換
領域２０９での膜厚２１２は１μｍである。

【００８１】また、透明電極膜２０１に１４５Ｖの電圧
を印加して光電変換膜内に１．４５×１０⁶（Ｖ／ｃ
ｍ）の電界を発生させる。

【００８２】本実施例では、リード導線接続領域２１１
の光電変換膜２０２に生じる電界が、有効光電変換領域
２０９の光電変換膜２０２に生じる電界よりも大幅に緩
和されるように素子の構造を以下のように改良した。

【００８３】リード導線接続領域２１１では、画素電極
２０３が配置されていないのでシリコン（Ｓｉ）基板２
０８が透明電極膜２０１の対向電極となり、１４５Ｖの
電圧を透明電極膜２０１に印加することにより、絶縁層
２０６、分離絶縁層２０４、光電変換膜２０２に渡る領
域２１３に電界が生じることになる。

【００８４】絶縁層２０６と分離絶縁層２０４により、
領域２１１は領域２０９より層厚が多少大きくなるた
め、ある程度の電界緩和効果はあるが不十分である。

【００８５】そこで、本実施例では、リード導線接続領
域２１１の光電変換膜２０２の上にさらに膜厚３μｍの
増し付け光電変換膜２１４を積層する。

【００８６】この際、中間領域２１０の膜厚の遷移する
部分２１５を滑らかにする必要がある。

【００８７】中間領域２１０の膜厚の遷移する部分２１
５が充分滑らかでないと、電界集中が発生し、そこで光
電変換膜２０２の絶縁破壊が起こり耐電圧が低下してし
まう。

【００８８】ここでは、増し付け光電変換膜２１４を蒸
着する際に、有効光電変換領域２０９を隠すマスクと基
板との間の距離を通常より離して蒸着材料の廻り込みを
大きくし、図２に示すように、滑らかに膜厚が変化する
ように形成した。

【００８９】増し付け光電変換膜２１４の導入により、
リード導線接続領域２１１の光電変換膜２０２に発生す
る電界は１／４の３．５×１０⁵（Ｖ／ｃｍ）以下とな
る。

【００９０】この大きさの電界であれば、リード導線接
続領域２１１での電界による光電変換膜２０２の絶縁破
壊による膜破損の恐れがなくなる。

【００９１】このように、本実施例によれば、非晶質セ
レン（Ｓｅ）やＩＴＯ透明電極膜２０１のように熱に弱
い材料を用いた場合で、万が一、金（Ａｕ）線からなる
リード導線２０７のボンディングの際に、光電変換膜２
０２に損傷を与えてしまったとしても、リード導線接続
領域２１１には強い電界が加わることがないので、リー
ド導線接続領域２１１における光電変換膜２０２の絶縁
破壊による膜破損の可能性を大幅に低減できる。

【００９２】なお、本実施例では、読取り転送回路にＭ
ＯＳ型走査回路を用いたが、代わりにＣＣＤ型走査回路
を用いても良い。

【００９３】また、以下の実施例においても、読取り転
送回路としてＭＯＳ型走査回路、ＣＣＤ型走査回路のい
ずれを用いても良い。

【００９４】［実施例３］図３は、本発明の他の実施例
（実施例３）である固体撮像素子の概略構成を示す断面
図である。

【００９５】本実施例の固体撮像素子においては、非晶
質シリコン（Ｓｉ）を母体とする光電変換膜を用いてお
り、この非晶質シリコン（Ｓｉ）は、前記実施例２で用
いた非晶質セレン（Ｓｅ）よりも耐熱性の点で優れた材
料である。

【００９６】本実施例では、Ｐ型シリコン（Ｓｉ）ウエ
ハ３０１の裏面に読取り転送機能をもつ走査回路を形成
し、表面に高濃度のＮ型層からなる画素電極３０２を配
置し、画素電極とソース電極３０３を高濃度のＮ型溝３
０４で電気的に接続する。

【００９７】ここで、３０５はドレイン電極、３０６は
ゲート電極、３０７は二酸化シリコン（ＳｉＯ₂）から
なるゲート絶縁層である。

【００９８】このようにして作製した下地基板の表面上
に、非ドープ水素化非晶質シリコン（Ｓｉ）層３０８、
Ｐ型非晶質水素化炭化ケイ素（ＳｉＣ）電子注入阻止層
３０９からなる厚さ１μｍの光電変換膜３１０をＰＥＣ
ＶＤ法で形成する。

【００９９】そして、ＩＴＯ透明電極膜３１１をスパッ
タリング法で形成し、リード導線接続領域の透明電極膜
３１１上にテルル（Ｔｅ）からなる導電性保護膜３１２
を積層し、金（Ａｕ）線からなるリード導線３１３を導
電性保護膜３１２にボンディングする。

【０１００】導電性保護膜３１２の緩衝作用によって、
金（Ａｕ）線からなるリード導線３１３のボンディング
時に加わる下地膜へのダメージが軽減されて、光電変換
膜３１０に強い電界を印加したときでも、ボンディング
部分で光電変換膜３１０の絶縁破壊による膜破損をなく
すことが可能となる。

【０１０１】したがって、非ドープ水素化非晶質シリコ
ン（Ｓｉ）層３０８に５×１０⁵（Ｖ／ｃｍ）の高電界
を印加し電荷増倍現象を発生させることが可能となる。

【０１０２】本実施例は、光電変換膜３１０上の一部に
小さな導電性保護膜３１２を設けるだけであり、簡易に
作製できる特徴がある。

【０１０３】なお、導電性保護膜３１２は、透明電極膜
３１１と光電変換膜３１０との間に形成してもよく、ま
た、導電性保護膜３１２と金（Ａｕ）線からなるリード
導線３１３は、画素電極３０２が配置されている部分の
光電変換膜３１０上に配置してもよい。

【０１０４】［実施例４］図４は、本発明の他の実施例
（実施例４）である固体撮像素子の概略構成を示す断面
図である。

【０１０５】本実施例の固体撮像素子においては、画素
電極４０１までの走査回路基板は、前記実施例２と全く
同じである。

【０１０６】本実施例では、走査回路基板上に、非晶質
セレン（Ｓｅ）を母体とする光電変換膜４０２とＩＴＯ
透明電極膜４０３を形成し、さらに、リード導線接続領
域４０４の透明電極膜上にテルル（Ｔｅ）からなる導電
性保護膜４０５を積層し、金（Ａｕ）線からなるリード
導線４０６を導電性保護膜４０５にボンディングする。

【０１０７】非晶質セレン（Ｓｅ）は熱により変質し易
いため導電性保護膜４０５は、常温付近以下で形成可能
な材料でなければならない。

【０１０８】本実施例では、蒸気圧が大きく比較的低い
温度で蒸発しやすい材料であるテルル（Ｔｅ）を用いて
いるので、導電性保護膜４０５の形成の際に下地の透明
電極膜４０３や光電変換膜４０２にダメージを与えるこ
がない。

【０１０９】また、他の蒸気圧が大きい材料であるアン
チモン（Ｓｂ）、鉛（Ｐｂ）または亜鉛（Ｚｎ）を用い
ることも可能である。

【０１１０】［実施例５］図５は、本発明の他の実施例
（実施例５）である固体撮像素子の概略構成を示す断面
図である。

【０１１１】本実施例は、Ｎ型シリコン（Ｓｉ）ウエハ
５０１の一方の面に読取り転送機能をもつ走査回路を形
成し、他の面に高濃度のＰ型層からなる画素電極５０２
を配置し、画素電極５０２とソース電極５０３を高濃度
のＰ型溝５０４で電気的に接続した固体撮像素子であ
る。

【０１１２】ここで、５０５はドレイン電極、５０６は
ゲート電極、５０７は二酸化シリコン（ＳｉＯ₂）から
なるゲート絶縁層である。

【０１１３】このようにして作製した下地基板の表面上
に、セレン化ヒ素（Ａｓ₂Ｓｅ₃）層、非晶質セレン（Ｓ
ｅ）層、および、二酸化セリウム（ＣｅＯ₂）正孔注入
阻止層からなる厚さ１μｍの光電変換膜５０８を真空蒸
着法で形成する。

【０１１４】そして、有効光電変換領域５１１以外の有
効光電変換領域外部分５０９上に、さらに、厚さ２μｍ
の増し付けセレン（Ｓｅ）層５１０を真空蒸着法で増し
付けする。

【０１１５】この増し付けセレン（Ｓｅ）層５１０を蒸
着する際は、有効光電変換領域５１１をマスクして蒸着
するのであるが、その際基板とマスクとの間の距離を通
常より離して蒸着材料の廻り込みを大きくし、図５に示
すように、滑らかに膜厚が変化するように形成する。

【０１１６】最後に、ＩＴＯ透明電極膜５１２、ボンデ
ィングパット５１３を形成し、金（Ａｕ）線からなるリ
ード導線５１４をパットにボンディングする。

【０１１７】前記実施例２と同じように、透明電極膜５
１２に１４５Ｖの電圧を印加し、光電変換膜５０８に
１．４５×１０⁶（Ｖ／ｃｍ）の高電界が印加されて
も、ボンディングパット５１３下の層は、増し付けセレ
ン（Ｓｅ）層によりその膜厚が光電変換膜の３倍になっ
ているので、そこでの電界は約５×１０⁵（Ｖ／ｃｍ）
にまで緩和され、ボンディング部分での光電変換膜５０
８膜の絶縁破壊による膜破損が防止される。

【０１１８】本実施例は、光電変換膜５０８上の一部に
増し付け層をのせるだけであり、簡易に作製できるのが
特徴である。

【０１１９】増し付け層の材料として、本実施例では、
非晶質セレン（Ｓｅ）を用いたが、より耐久性の高いセ
レン化ヒ素（Ａｓ₂Ｓｅ₃）、硫化アンチモン（Ｓｂ
₂Ｓ₃）等のカルコゲナイト系非晶質半導体を用いても良
い。

【０１２０】また、光電変換膜５０８と同程度以上の抵
抗値をもちかつ常温で形成可能な材料であればそれでも
良い。

【０１２１】図６は、本実施例の変形例である固体撮像
素子の概略構成を示す断面図であり、図６に示すよう
に、光電変換膜５０８は有効光電変換領域のみに形成
し、その上に別の耐久性に富んだ材料５１５を形成する
構造にしても良い。

【０１２２】［実施例６］図７は、本発明の他の実施例
（実施例６）である固体撮像素子の概略構成を示す断面
図である。

【０１２３】本実施例では、Ｎ型シリコン（Ｓｉ）ウエ
ハ７０１の裏面に、前記実施例２と同じような、読取り
転送機能をもつ走査回路を形成し、表面側に高濃度のＰ
型層からなる画素電極７０２を配置する。

【０１２４】このようにして作製した下地基板の表面上
に、セレン化ヒ素（Ａｓ₂Ｓｅ₃）層、非晶質セレン（Ｓ
ｅ）層、テルル（Ｔｅ）を１０％ドープした非晶質セレ
ン（Ｓｅ）層、および、二酸化セリウム（ＣｅＯ₂）正
孔注入阻止層からなる厚さ１μｍの光電変換膜７０３を
真空蒸着法で形成する。

【０１２５】ここで、テルル（Ｔｅ）ドープ層は、赤色
光の感度を高めるための層である。

【０１２６】有効光電変換領域７０４の光電変換膜７０
３上にＩＴＯ透明電極膜７０５をスパッタリング法で形
成する。

【０１２７】さらに、厚さ３μｍのヒ素（Ａｓ）を５％
ドープした非晶質セレン（Ｓｅ）からなる増し付け層７
０６をＩＴＯ透明電極膜７０５の一端上からＩＴＯ透明
電極膜７０５の無い領域７０７上にかけて真空蒸着法で
形成する。

【０１２８】最後に、厚さ０．２μｍの導電性テルル
（Ｔｅ）膜７０８をＩＴＯ透明電極膜７０５の一端上か
ら増し付け層７０６の上にかけて形成し、図７に示した
位置で金（Ａｕ）線からなるリード導線７０９を導電性
テルル（Ｔｅ）膜７０８にボンディングする。

【０１２９】金（Ａｕ）線からなるリード導線７０９の
ボンディング時には、ボンディング箇所に一瞬の間高熱
が加えられ、その箇所に何等かの損傷が残るが、有効光
電変換領域７０４とボンディング箇所は充分に離れてい
るので、有効光電変換領域７０４の熱に弱い非晶質セレ
ン（Ｓｅ）からなる光電変換膜７０３や、熱に弱いＩＴ
Ｏ透明電極膜７０５には何等の影響も与えることがな
い。

【０１３０】金（Ａｕ）線からなるリード導線７０９を
通して透明電極膜７０５に約１５０Ｖの電圧を印加し、
光電変換膜７０３に１．４８×１０⁶（Ｖ／ｃｍ）の高
電界が印加されると、増倍率が約２０倍の光電荷の走行
によるアバランシェ増倍現象が起こる。

【０１３１】ボンディング箇所下の増し付け層７０６
は、その膜厚が光電変換膜７０３の三倍になっているの
で、その層の電界は約５×１０⁵（Ｖ／ｃｍ）にまで緩
和されているので、ボンディング箇所に何等かの損傷が
存在してもそこでの光電変換膜７０３の絶縁破壊による
膜破損を防止することが可能となる。

【０１３２】また、増し付け層７０６には５％のヒ素
（Ａｓ）がドープされているので、光電変換膜７０３よ
りも耐熱性に富んでいる。

【０１３３】本実施例は、前記実施例２や実施例５のよ
うに、増し付け層エッジ部分での電界集中による耐電圧
の低下を防ぐために増し付け層の有効光電変換領域側の
エッジ部分７１０を滑らかに作製しなければならないと
いう制約が無く簡易に作製できることと、エッジ部分で
の電界集中が発生しえない構造であることが大きな特徴
である。

【０１３４】増し付け層７０６の材料としてここではヒ
素（Ａｓ）をドープした非晶質セレン（Ｓｅ）を用いた
が、より耐久性の高いセレン化ヒ素（Ａｓ₂Ｓｅ₃）、硫
化アンチモン（Ｓｂ₂Ｓ₃）等のカルコゲナイト系非晶質
半導体を用いても良い。

【０１３５】また、光電変換膜７０３と同程度以上の抵
抗値をもちかつ常温で形成可能な材料であればそれでも
良い。

【０１３６】増し付け層７０６と導電性膜７０８は、柔
軟性に富んだ材料を選んで、張り付けによって形成して
も良い。

【０１３７】［実施例７］図８は、本発明の他の実施例
（実施例７）である固体撮像素子の概略構成を示す断面
図である。

【０１３８】本実施例では、まず、シリコン（Ｓｉ）ウ
エハ８０１上に走査回路、コンタクト線８０２、及び画
素電極８０３を形成する。

【０１３９】ここで、８０４は、厚さ４μｍの二酸化シ
リコン（ＳｉＯ₂）絶縁層であり、各画素電極８０３を
電気的に分離するためのものである。

【０１４０】次に、厚さ１μｍの非晶質セレン（Ｓｅ）
を母体とする光電変換膜８０５を積層する。

【０１４１】光電変換膜８０５の構造は、前記実施例４
と同じである。

【０１４２】そして、リード導線接続領域８１０の透明
電極膜８０６上に導電性テルル（Ｔｅ）膜８０７からな
るボンディングパットを形成し、金（Ａｕ）線からなる
リード導線８０８を導電性テルル（Ｔｅ）膜８０７にボ
ンディングする。

【０１４３】本実施例の固体撮像素子を実際に動作させ
るときには、シリコン（Ｓｉ）ウエハ８０１、画素電極
８０３、および、コンタクト線８０２は、アース電位か
ら高々数Ｖの電圧に設定される。

【０１４４】一方、非晶質セレン（Ｓｅ）を母体とする
光電変換膜内８０５で電荷増倍現象を発生させるため、
透明電極膜に１４５Ｖの電圧を印加する。

【０１４５】すると、有効光電変換領域８０９の画素電
極８０３と透明電極膜８０６との間の非晶質セレン（Ｓ
ｅ）を母体とする光電変換膜内８０５には、１．４５×
１０⁶（Ｖ／ｃｍ）の高電界が印加され電荷増倍は１０
倍に達する。

【０１４６】このとき、ボンディングパット８０７下の
透明電極膜８０６とシリコン（Ｓｉ）ウエハ８０１との
間にも１４５Ｖの電圧が印加される。

【０１４７】この部分は、厚さ１μｍの光電変換膜８０
５、二酸化シリコン（ＳｉＯ₂）絶縁層８０４の二層構
造になっている。

【０１４８】光電変換膜８０５の母体材料である非晶質
セレン（Ｓｅ）と、絶縁層８０４の材料である二酸化シ
リコン（ＳｉＯ₂）の誘電率をそれぞれ６．３、３．９
として各層の電界を見積もると、リード導線接続領域８
１０の光電変換膜８０５部分に印加される電界は約３．
４×１０⁵（Ｖ／ｃｍ）となる。

【０１４９】このように、ボンディングパット８０７下
の光電変換膜８０５の電界は１／４以下に緩和される。

【０１５０】したがって、ボンディング箇所に何等かの
損傷が存在しても、そこでの光電変換膜８０５の絶縁破
壊による膜破損が防止され、耐久性に余裕のある固体撮
像素子を実現できる。

【０１５１】本実施例では、二酸化シリコン（Ｓｉ
Ｏ₂）絶縁層８０４の膜厚を意図的に厚くしていること
が耐久性を向上するポイントになっている。

【０１５２】［実施例８］図９は、本発明の他の実施例
（実施例８）である固体撮像素子の概略構成を示す断面
図である。

【０１５３】本実施例では、Ｎ型シリコン（Ｓｉ）ウエ
ハ９０１の裏面にＭＯＳ型走査回路、表面に信号読取り
用の画素電極９０２を、それぞれ二次元的に配列し、さ
らに表面の画素電極９０２上に非晶質セレン（Ｓｅ）を
母体とする光電変換膜９０３を積層した構成の固体撮像
素子である。

【０１５４】先ず、Ｎ型シリコン（Ｓｉ）ウエハ９０１
の裏面に、前記実施例３と同じような、読取り転送機能
をもつ走査回路を形成し、表面側に高濃度のＰ型層から
なる画素電極９０２を配置する。

【０１５５】本実施例では、有効光電変換領域９０８の
以外のリード導線接続領域９０９における、透明電極膜
９０５に印加する電圧を入力するための電圧供給線を接
続する箇所の下方のシリコン（Ｓｉ）ウエハ９０１に、
厚さ４μｍの二酸化シリコン（ＳｉＯ₂）絶縁層９０４
を形成する。

【０１５６】絶縁層９０４は、光電変換膜９０３と同程
度以上の比抵抗を有する層にするか、または、光電変換
膜９０３よりも膜厚を大きくしておく。

【０１５７】このようにして作製した下地基板の表面上
に、セレン化ヒ素（Ａｓ₂Ｓｅ₃）層、非晶質セレン（Ｓ
ｅ）層、テルル（Ｔｅ）を１０％ドープした非晶質セレ
ン（Ｓｅ）層および二酸化セリウム（ＣｅＯ₂）２正孔
注入阻止層からなる厚さ１μｍの光電変換膜９０３を真
空蒸着法で形成する。

【０１５８】光電変換膜９０３上にＩＴＯ透明電極膜９
０５をスパッタリング法で形成する。

【０１５９】最後に、厚さ０．２μｍの導電性テルル
（Ｔｅ）膜９０６をＩＴＯ透明電極膜９０５の一端上に
形成し、図９に示す位置で金（Ａｕ）線からなるリード
導線９０７を導電性テルル（Ｔｅ）膜９０６からなるボ
ンディングパットにボンディングする。

【０１６０】この固体撮像素子を実際に動作させるとき
には、非晶質セレン（Ｓｅ）を母体とする光電変換膜９
０３内で電荷増倍現象を発生させるため、透明電極膜９
０５に１４５Ｖの電圧を印加する。

【０１６１】すると、有効光電変換領域９０８の画素電
極９０２と透明電極膜９０５との間の非晶質セレン（Ｓ
ｅ）を母体とする光電変換膜９１０には、１．４５×１
０⁶（Ｖ／ｃｍ）の高電界が印加され電荷増倍は１０倍
に達する。

【０１６２】一方、リード導線接続領域９０９では、光
電変換膜９０３と二酸化シリコン（ＳｉＯ₂）絶縁層９
０４との間の範囲９１１に１４５Ｖが印加されるので、
電圧は光電変換膜９０３と二酸化シリコン（ＳｉＯ₂）
絶縁層９０４に分配される。

【０１６３】光電変換膜９０３の母体材料である非晶質
セレン（Ｓｅ）と絶縁層９０４の材料である二酸化シリ
コン（ＳｉＯ₂）の誘電率をそれぞれ６．３、３．９と
して各層の電界を見積もると、リード導線接続領域９０
９の光電変換膜９０３部分に印加される電界は約３．４
×１０⁵（Ｖ／ｃｍ）、二酸化シリコン（ＳｉＯ₂）絶縁
層９０４部分に印加される電界は約５．５×１０⁵（Ｖ
／ｃｍ）となる。

【０１６４】このように、導電性テルル（Ｔｅ）膜９０
６下の光電変換膜９０３の電界が緩和されるので、ボン
ディング箇所に何等かの損傷が存在しても、そこでの光
電変換膜９０３の絶縁破壊による膜破損を抑制すること
ができ、ボンディング箇所の耐電圧は光電変換膜９０３
の耐電圧よりも大きくなるので、耐久性に余裕のある固
体撮像素子となる。

【０１６５】本実施例では、厚さ４μｍの二酸化シリコ
ン（ＳｉＯ₂）絶縁層９０４を導入したが、例えば、光
電変換膜９０３の抵抗値の３倍の大きさの抵抗値を有す
る厚さ１μｍの高抵抗層を代わりに導入する方法もあ
る。

【０１６６】その場合は、１４５Ｖの電圧が光電変換膜
９０３と高抵抗層に分配され、領域９０９の光電変換膜
９０３に発生する電界は１／４に緩和され、電圧供給線
の接続箇所での光電変換膜９０３の絶縁破壊による膜破
損を抑制することができる。

【０１６７】［実施例９］図１０は、本発明の他の実施
例（実施例９）である固体撮像素子の概略構成を示す断
面図であり、図１１は、図１０に示す固体撮像素子にお
いて、光電変換膜を積層する以前の走査回路基板を上か
ら見たときの概略図である。

【０１６８】本実施例では、ＭＯＳ型走査回路基板とし
て、シリコン（Ｓｉ）ウエハ１１上にＭＯＳ型スイッチ
を２次元的に形成し、二酸化シリコン（ＳｉＯ₂）絶縁
層１２を介して画素電極１３、各画素電極１３を分離す
る分離絶縁層１４および画素電極１３と走査回路を電気
的に接続するためのコンタクト線１５を形成したものを
用いる。

【０１６９】画素電極１３と同一面の画素電極１３の隣
に、電極１６と電極１７およびその間に抵抗体１８を、
またそれらの下に絶縁層１２を介して別の電極１９を形
成する。

【０１７０】これらの工程は、従来の固体撮像素子と同
様の工程で作製する。

【０１７１】この走査回路基板上に、非晶質セレン（Ｓ
ｅ）を母体とする厚さ１μｍの光電変換膜２０、ＩＴＯ
透明電極膜２１を積層し、電極１７の上方の透明電極膜
２１上にＡｌ膜２２を積層し、そのＡｌ膜２２に金（Ａ
ｕ）線からなるリード導線２３をボンディングする。

【０１７２】本実施例において、光電変換膜２０の構造
は、前記実施例６と同じである。

【０１７３】この固体撮像素子を実際に動作させるとき
には、非晶質セレン（Ｓｅ）を母体とする光電変換膜２
０内で電荷増倍現象を発生させるため、透明電極膜２１
に１４８Ｖの電圧を印加し、画素電極１３と電極１６に
は３Ｖ、電極１７には１００Ｖ、電極１９には３Ｖの電
圧をそれぞれ印加する。

【０１７４】すると、有効光電変換領域２４の画素電極
１３と透明電極膜２１との間の非晶質セレン（Ｓｅ）を
母体とする光電変換膜２０には、１．４５×１０⁶（Ｖ
／ｃｍ）の高電界が印加され、透明電極膜２１を透過し
て入射した光によって生成した電荷の増倍率は１０倍に
達する。

【０１７５】一方、金（Ａｕ）線からなるリード導線２
３のボンディング箇所下の光電変換膜２０の図１０中の
２５の箇所では、電極１７に印加された１００Ｖの電圧
により、電界が緩和され、約５×１０⁵（Ｖ／ｃｍ）に
なっており、ボンディング箇所に何等かの損傷が存在し
ても、そこでの光電変換膜２０膜の絶縁破壊による膜破
損を抑止することができ、耐久性に余裕のある固体撮像
素子を実現できる。

【０１７６】電極１６は画素電極１３と等電位になって
いるのでリーク電流の発生はなく、また電極１９によっ
て電極１７に印加されている１００Ｖの電圧による周辺
への影響を遮断している。

【０１７７】抵抗体１８の抵抗値は、電極１６と電極１
７の間のリーク電流による、発熱、電力消費が大きくな
らないように高い抵抗値にする。

【０１７８】本実施例は、走査回路基板および光電変換
膜２０の作製工程を従来の作製手法とほぼ同様の手法で
作製できるという利点がある。

【０１７９】［実施例１０］図１２は、本発明の他の実
施例（実施例１０）である固体撮像素子の概略構成を示
す断面図である。

【０１８０】本実施例は、シリコン（Ｓｉ）ウエハ４１
の裏面にＭＯＳ型スイッチを集積化した走査回路、表面
に信号読取り用の画素電極４２を、それぞれ二次元的に
配列し、さらに表面の画素電極４２上に非晶質セレン
（Ｓｅ）を母体とする光電変換膜４３を積層した構成の
固体撮像素子である。

【０１８１】走査回路基板は、前記実施例８と同じよう
に、Ｎ型シリコン（Ｓｉ）ウエハ４１の裏面に読取り転
送機能をもつ走査回路を形成し、表面側に高濃度のＰ型
層からなる画素電極４２を配置した構成で、画素電極４
２と走査回路は、高濃度のＰ型溝４４で電気的に接続し
ている。

【０１８２】本実施例では、さらにＮ型シリコン（Ｓ
ｉ）ウエハ４１の画素電極４２と同一面の画素電極４２
の隣りのリード導線接続領域５２に、Ｎ型層４５、ｉ層
４６、Ｐ＋層４７からなるｐｉｎ接合層を形成してお
く。

【０１８３】このようにして作製した下地基板の表面上
に、セレン化ヒ素（Ａｓ₂Ｓｅ₃）層、非晶質セレン（Ｓ
ｅ）層、二酸化セリウム（ＣｅＯ₂）正孔注入阻止層か
らなる厚さ１μｍの光電変換膜４３とＩＴＯ透明電極膜
４８を形成する。

【０１８４】さらに導電性テルル（Ｔｅ）膜４９からな
るボンディングパッドをＩＴＯ透明電極膜４８の一端上
に形成し、導電性テルル（Ｔｅ）膜４９上に金（Ａｕ）
線からなるリード導線５０をボンディングする。

【０１８５】金（Ａｕ）線からなるリード導線５０のボ
ンディング時には、ボンディング箇所に一瞬の間高熱が
加えられ、その箇所に何等かの損傷が残るが、有効光電
変換領域５１とボンディング箇所は充分に離れているの
で、有効光電変換領域５１の熱に弱い非晶質セレン（Ｓ
ｅ）からなる光電変換膜４３には何等の影響も与えるこ
とがない。

【０１８６】金（Ａｕ）線からなるリード導線５０を通
して透明電極膜４８に１４５Ｖの電圧を印加し、有効光
電変換領域５１の光電変換膜４８に１．４５×１０
⁶（Ｖ／ｃｍ）の高電界が加えられると、増倍率が約１
０倍の光電荷の走行によるアバランシェ増倍現象が起こ
る。

【０１８７】一方、Ｎ型層４５には５０Ｖから１００Ｖ
の任意の電圧を印加し、Ｐ＋層４７には３Ｖの３電圧を
印加して、ｐｉｎ接合層を逆バイアス状態にする。

【０１８８】このとき、ｐｉｎ接合層のドープ濃度と層
厚を接合層内でブレイクダウンしないように設定してお
き、Ｎ型層４５に印加されている電圧の影響を画素電極
４２領域に及ぼさないようにする。

【０１８９】例えば、Ｎ型層４５を１００Ｖにすれば、
Ｎ型層４５と透明電極膜４８との間の電位差は４５Ｖで
ありリード導線接続領域５２の光電変換膜４３の電界は
０．４５×１０⁶（Ｖ／ｃｍ）に緩和されているので、
ボンディング箇所に何等かの損傷が存在しても、そこで
の光電変換膜４３の絶縁破壊による膜破損を防止するこ
とが可能となる。

【０１９０】［実施例１１］図１３は、本発明の他の実
施例（実施例１１）である固体撮像素子の概略構成を示
す断面図であり、図１４は、図１３に示すＲ−Ｓ間のバ
ンド構造を示す模式図である。

【０１９１】本実施例では、リード導線接続領域６１以
外の走査回路基板の構造は、前記実施例１０と同じであ
り、画素電極６８は、高濃度ドープＰ型層からなってい
る。

【０１９２】走査回路基板上に膜厚１μｍの非晶質セレ
ン（Ｓｅ）層からなる光電変換膜６２と二酸化セリウム
（ＣｅＯ₂）正孔注入阻止層６３を形成し、さらに、導
電性テルル（Ｔｅ）膜６４からなるボンディングパッド
をＩＴＯ透明電極膜６５の一端上に形成し、導電性テル
ル（Ｔｅ）膜６４上に金（Ａｕ）線からなるリード導線
６６をボンディングする。

【０１９３】本実施例では、リード導線接続領域６１
の、画素電極６８と同一面のシリコン（Ｓｉ）基板に低
濃度ドープのＰ型層６９と高濃度ドープのＰ型層７０を
配置する。

【０１９４】この素子を動作するときには、透明電極膜
６５に１４８Ｖ、画素電極６８と高濃度ドープのＰ型層
７０に３Ｖの電圧をそれぞれ印加する。

【０１９５】高濃度ドープのＰ型層７０には、高濃度ド
ープのＰ型層と接続されているＡｌ電極７２（図１４に
示すバンド構造参照）から電圧を印加する。

【０１９６】このとき、有効光電変換領域７１の光電変
換膜６２には１．４５×１０⁶（Ｖ／ｃｍ）の高電界が
印加される。

【０１９７】一方、金（Ａｕ）線からなるリード導線６
６のボンディング箇所下の部分のＲ−Ｓ間での電界のよ
うすは、低濃度ドープのＰ型層６９に空乏層が広がるた
め、図１４のバンド構造に示す電界配分になる。

【０１９８】図１４に示すように、透明電極膜６５と高
濃度ドープのＰ型層７０の間に１４５Ｖの電位差が生
じ、電界は光電変換膜６２と低濃度ドープのＰ型層６９
に渡って印加されるが、リード導線接続領域６１の光電
変換膜６２部分の電界の強さは、有効光電変換領域７１
の光電変換膜６２の電界より小さくなる。

【０１９９】よって、金（Ａｕ）線からなるリード導線
６６のボンディング箇所に何等かの損傷が存在してもそ
こには、強い電界が加わることがないので、光電変換膜
６２の絶縁破壊による膜破損を防止することが可能とな
る。

【０２００】高濃度ドープのＰ型層７０は、低濃度ドー
プのＰ型層６９に広がる空乏層が、画素電極のある有効
光電変換領域に及ばないようにするために設けてある。
したがって、有効光電変換領域７１と金（Ａｕ）線から
なるリード導線６６のボンディング箇所を充分に離せ
ば、高濃度ドープのＰ型層７０はなくしても良い。

【０２０１】［実施例１２］図１５は、本発明の他の実
施例（実施例１２）である固体撮像素子の概略構成を示
す断面図である。

【０２０２】図１６、および、図１７は、図１５に示す
Ｐ−Ｑ間の電位分布、および、電界分布を示す図であ
る。

【０２０３】本実施例は、シリコン（Ｓｉ）ウエハ８１
の一方の面にＭＯＳ型スイッチを集積化した走査回路、
他の面に信号読取り用の画素電極８２を、それぞれ二次
元的に配列し、さらに表面の画素電極８２上に厚さ１μ
ｍの非晶質セレン（Ｓｅ）を母体とする光電変換膜８３
と、非晶質セレン（Ｓｅ）にＬｉＦを０．１％ドープし
た厚さ１５０ｎｍの正孔捕獲層８８と透明電極膜８４を
積層した構成の固体撮像素子である。

【０２０４】正孔捕獲層８８は、透明電極膜８４からの
正孔注入を抑制して暗電流を低減するために設けられて
いる。

【０２０５】また、有効光電変換領域外で、透明電極膜
８４上の導電性テルル（Ｔｅ）膜８６からなるボンディ
ングパッドを形成し、導電性テルル（Ｔｅ）膜８６に透
明電極膜８４に電圧を印加するための金（Ａｕ）線から
なるリード導線８５が接続される。

【０２０６】さらに、本実施例では、有効光電変換領域
外で、導電性テルル（Ｔｅ）膜８６からなるボンディン
グパッドの下方の光電変換膜８３の透明電極膜８４側
に、非晶質セレン（Ｓｅ）にフッ化リチウム（ＬｉＦ）
を０．５％ドープした正孔捕獲層８７を設ける。

【０２０７】この正孔捕獲層８７は、正孔捕獲層８８よ
りも捕獲能力を強力にするために層厚とドープ濃度を大
きくしている。

【０２０８】正孔捕獲層８７は、層内に正孔が流れ込む
か光電荷が生成されるとそれらの正孔を捕獲して空間電
荷層になるもので、本実施例の固体撮像素子の動作時に
は、正の空間電荷層になる。

【０２０９】透明電極膜８４に１４５Ｖの電圧を印加す
ると、透明電極膜８４とシリコン（Ｓｉ）ウエハ８１お
よび画素電極８２の間に電界が印加される。

【０２１０】そのとき、図１５に示すＰ−Ｑ間の電位分
布および電界分布は正孔捕獲層８７により、それぞれ図
１６および図１７に示すようになる。

【０２１１】透明電極膜８４の直下の正孔捕獲層内８７
では、電界は１／１０以下に緩和されるので、電圧供給
線の接続箇所での光電変換膜８３の絶縁破壊による膜破
損を防止することができ、そこでの耐電圧は有効光電変
換領域の光電変換膜８３のアバランシェブレイクダウン
電圧以上となる。

【０２１２】したがって、光電変換膜８３に充分に強い
電界を印加でき、増倍率の大きい光電荷の増倍現象を発
生させることができ、非常に高い感度を有する固体撮像
素子が実現できる。

【０２１３】［実施例１３］図１８は、本発明の他の実
施例（実施例１３）である固体撮像素子の概略構成を示
す断面図である。

【０２１４】本実施例では、前記実施例９と同じよう
に、シリコン（Ｓｉ）ウエハ上９１にＭＯＳ型スイッチ
を集積化した走査回路基板上に信号読取り用の画素電極
８２を二次元的に配列し、さらに画素電極８２上に非晶
質セレン（Ｓｅ）を母体とする光電変換膜９２と透明電
極膜９３を積層した構成の固体撮像素子である。

【０２１５】ここで、光電変換膜９２の構造は、前記実
施例６と同じである。

【０２１６】本実施例では、透明電極膜９３の有効光電
変換領域外に金（Ａｕ）膜９４を形成し、パッケージ９
５に固定してある支持棒９６に付けた金（Ａｕ）線リン
グ９７を金（Ａｕ）膜９４に電気的に導通するように接
触させる。

【０２１７】このようにすれば、接触圧は弱いので透明
電極膜９３や光電変換膜９２に損傷を与えることなく、
透明電極膜９３に電圧を印加するための電圧供給線を接
続でき、接続箇所での耐電圧が低下することによる、光
電変換膜の絶縁破壊による膜破損を防止することが可能
となる。

【０２１８】電圧供給線の材料は、金（Ａｕ）またはタ
ングステン（Ｗ）であるか、弾性のある材料の表面に金
（Ａｕ）または他の導電性物質をつけたものであっても
良い。

【０２１９】［実施例１４］図１９は、本発明の他の実
施例（実施例１４）である固体撮像素子の概略構成を示
す断面図である。

【０２２０】本実施例においては、透明電極膜膜９３上
の金（Ａｕ）膜９４までは、前記実施例１３と全く同様
に作製した固体撮像素子である。

【０２２１】本実施例では、金（Ａｕ）膜９４と金（Ａ
ｕ）線リング９７の電気的導通をより確実にするため
に、金（Ａｕ）膜９４と金（Ａｕ）線リング９７の接触
部分に液体金属９８を配置してある。

【０２２２】本実施例の構造では、金（Ａｕ）膜９４と
金（Ａｕ）線リング９７とは、必ずしも直接に接触して
いる必要はない。

【０２２３】なお、本実施例では、金（Ａｕ）膜９４と
金（Ａｕ）線リング９７とを用いているが、金（Ａｕ）
以外の材料で液体金属９８と濡れ性のある別の材料の膜
とリング線を用いても良い。

【０２２４】このようにすれば、透明電極膜９３や光電
変換膜に損傷を与えることなく、透明電極膜９３に電圧
を印加するための電圧供給線を接続でき、接続箇所での
耐電圧が低下することによる、光電変換膜の絶縁破壊に
よる膜破損を防止することが可能となる。

【０２２５】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。

【０２２６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【０２２７】（１）本発明によれば、光電変換膜に高い
電界を印加するときに発生する、有効光電変換領域外の
光電変換膜やリード導線をボンディングした箇所での素
子の絶縁破壊による破損を防止して、光電変換膜内で電
荷増倍現象が発生するだけの大きな電界を有効光電変換
領域内の光電変換膜に印加することが可能となる。

【０２２８】これにより、素子の耐久性を大幅に向上さ
せることが可能となる。

【０２２９】（２）本発明によれば、光電変換膜に印加
する電圧を変えることで、感度の設定を容易に、かつ、
幅広く選択することが可能となる。

【０２３０】（３）本発明によれば、従来にない非常に
高い感度を有する固体撮像素子を実現することが可能と
なる。

【図面の簡単な説明】

【図１】本発明の一実施例（実施例１）である固体撮像
素子の概略構成を示す断面図である。

【図２】本発明の他の実施例（実施例２）である固体撮
像素子の概略構成を示す断面図である。

【図３】本発明の他の実施例（実施例３）である固体撮
像素子の概略構成を示す断面図である。

【図４】本発明の他の実施例（実施例４）である固体撮
像素子の概略構成を示す断面図である。

【図５】本発明の他の実施例（実施例５）である固体撮
像素子の概略構成を示す断面図である。

【図６】実施例５の変形例である固体撮像素子の概略構
成を示す断面図である。

【図７】本発明の他の実施例（実施例６）である固体撮
像素子の概略構成を示す断面図である。

【図８】本発明の他の実施例（実施例７）である固体撮
像素子の概略構成を示す断面図である。

【図９】本発明の他の実施例（実施例８）である固体撮
像素子の概略構成を示す断面図である。

【図１０】本発明の他の実施例（実施例９）である固体
撮像素子の概略構成を示す断面図である。

【図１１】実施例９に示す固体撮像素子において、光電
変換膜を積層する以前の走査回路基板を上から見たとき
の概略図である。

【図１２】本発明の他の実施例（実施例１０）である固
体撮像素子の概略構成を示す断面図である。

【図１３】本発明の他の実施例（実施例１１）である固
体撮像素子の概略構成を示す断面図である。

【図１４】図１３に示すＲ−Ｓ間のバンド構造を示す模
式図である。

【図１５】本発明の他の実施例（実施例１２）である固
体撮像素子の概略構成を示す断面図である。

【図１６】図１５に示すＰ−Ｑ間の電位分布を示す図で
ある。

【図１７】図１５に示すＰ−Ｑ間の電界分布を示す図で
ある。

【図１８】本発明の他の実施例（実施例１３）である固
体撮像素子の概略構成を示す断面図である。

【図１９】本発明の他の実施例（実施例１４）である固
体撮像素子の概略構成を示す断面図である。

【図２０】従来の固体撮像素子の斜視図である。

【図２１】図２０に示す固体撮像素子の断面図である。

【符号の説明】

１，２０，４３，６２，８３，９２，１０３，２０２，
４０２，３１０，５０８，７０３，８０５，９０３…光
電変換膜、２，１３，４２，６８，８２，１０２，２０
３，３０２，４０１，５０２，７０２，８０３，９０２
…画素電極、３，２３，５０，６６，８５，１０５，２
０７，３１３，４０６，５１４，７０９，８０８，９０
７…リード導線、４…パッシベーション膜、５，１０１
…走査回路基板、６，８…リード導線接続箇所、７，９
…光電変換膜のエッジ部分、１０，２１，４８，６５，
８４，９３，１０４，２０１，３１１，４０３，５１
２，７０５，８０６，９０５…透明電極膜、１１，４
１，６７，８１，９１，２０８，３０１，５０１，７０
１，８０１，９０１…シリコン（Ｓｉ）ウエハ、１２，
２０６，８０４，９０４…絶縁層、１４，２０４…各画
素を分離する絶縁層、１５，８０２…コンタクト線、１
６，１７，１９…電極、１８…抵抗体、２２，７２…Ａ
ｌ膜、２４，５１，７１，１０６，２０９，５１１，７
０４，８０９，９０８…有効光電変換領域、４４，３０
４，５０４…高濃度のＰ型コンタクト溝、４５…Ｎ型
層、４６…ｉ層、４７…Ｐ＋層、４９，６４，８６，３
１２，４０５，７０８，８０７，９０６…テルル（Ｔ
ｅ）導電性膜、５２，６１，１０７，２１１，４０４，
８１０，９０９…リード導線接続領域、６３…正孔注入
阻止層、６９…低濃度ドープのＰ型層、７０…高濃度ド
ープのＰ型層、８７，８８…正孔捕獲層、９４…金（Ａ
ｕ）膜、９５，１０９…パッケージ、９６…支持棒、９
７…金（Ａｕ）線リング、９８…液体金属、１０８…ピ
ン端子に通ずる導電性膜、２０５…ＭＳＯ型スイッチ回
路、２１０…中間領域、２１４…増し付け光電変換膜、
２１５…膜厚の遷移する部分、３０３，５０３…ソース
電極、３０５，５０５…ドレイン電極、３０６，５０６
…ゲート電極、３０７，５０７…ゲート絶縁層、３０８
…非ドープ水素化非晶質シリコン（Ｓｉ）層、３０９…
電子注入阻止層、５１０…増し付けセレン（Ｓｅ）層、
５１３…ボンディングパット、５１５…耐久性に富んだ
材料、５０９…有効光電変換領域外部分、７０６…Ａｓ
を５％ドープした非晶質セレン（Ｓｅ）からなる増し付
け層、７１０…増し付け層の有効光電変換領域側のエッ
ジ部分、９１０…有効光電変換領域の光電変換膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾崎 俊文 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 平井 忠明 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 辻 和隆 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 加藤 務 東京都世田谷区砧一丁目10番11号 日本放 送協会技術研究所内 (72)発明者 久保田 節 東京都世田谷区砧一丁目10番11号 日本放 送協会技術研究所内 (72)発明者 瀧口 吉郎 東京都世田谷区砧一丁目10番11号 日本放 送協会技術研究所内

Claims (17)

【特許請求の範囲】
1. 【請求項１】 信号読み出し電極を有する走査回路基板
   上に、入射光に応じた光電荷を発生する光電変換膜と光
   電変換膜に電圧を印加するための上部電極膜とが順次積
   層されて形成され、入射光の受光領域である有効光電変
   換領域とそれ以外の領域とから構成される固体撮像素子
   であって、 前記上部電極膜に電圧を印加することにより、前記光電
   変換膜内で電荷増倍現象を発生させて感度を向上させた
   固体撮像素子において、 前記上部電極膜に印加される電圧により前記有効光電変
   換領域外の部分で絶縁破壊が起きる絶縁破壊電圧を、前
   記上部電極膜に印加される電圧により前記有効光電変換
   領域内の光電変換膜で電荷増倍現象が発生するアバラン
   シェブレイクダウン電圧よりも大きくしたことを特徴と
   する固体撮像素子。
2. 【請求項２】 前記有効光電変換領域外の光電変換膜
   が、その絶縁破壊電圧が、前記有効光電変換領域内の光
   電変換膜のアバランシェブレイクダウン電圧よりも大き
   い材料を用いることを特徴とする請求項１に記載された
   固体撮像素子。
3. 【請求項３】 前記上部電極膜に印加される電圧によ
   り、前記有効光電変換領域外の部分に生じる電界を、前
   記上部電極膜に印加される電圧により、前記有効光電変
   換領域内の光電変換膜に生じる電界よりも小さくしたこ
   とを特徴とする請求項１または請求項２に記載された固
   体撮像素子。
4. 【請求項４】 前記有効光電変換領域外の、少なくとも
   一部の領域の光電変換膜の膜厚を、前記有効光電変換領
   域内の光電変換膜の膜厚よりも大きくしたことを特徴と
   する請求項１ないし請求項３のいずれか１項に記載され
   た固体撮像素子。
5. 【請求項５】 前記有効光電変換領域外の上部電極膜膜
   上の一部に形成される、半導体あるいは絶縁体からなる
   第１の層と、前記第１の層上から前記第１の層が形成さ
   れていない前記上部電極膜上の一部に渡って形成され
   る、前記上部電極膜と電気的に接続される導電性膜とを
   具備し、前記上部電極膜に電圧を印加する電圧供給線
   が、前記第１の層上の前記導電性膜に接続されることを
   特徴とする請求項１ないし請求項４のいずれか１項に記
   載された固体撮像素子。
6. 【請求項６】 前記上部電極膜上に形成される、単層ま
   たは多層膜からなる導電性の保護膜を具備し、前記上部
   電極膜に電圧を印加する電圧供給線が、前記保護膜に接
   続されることを特徴とする請求項１ないし請求項４のい
   ずれか１項に記載された固体撮像素子。
7. 【請求項７】 前記有効光電変換領域外の上部電極膜と
   光電変換膜との間に形成される、単層または多層膜から
   なる導電性の保護膜を具備し、前記上部電極膜に電圧を
   印加する電圧供給線が、前記保護膜上の前記上部電極膜
   に接続されることを特徴とする請求項１ないし請求項４
   のいずれか１項に記載された固体撮像素子。
8. 【請求項８】 前記導電性の保護膜が、テルル（Ｔ
   ｅ）、アンチモン（Ｓｂ）、鉛（Ｐｂ）または亜鉛（Ｚ
   ｎ）であることを特徴とする請求項６または請求項７に
   記載された固体撮像素子。
9. 【請求項９】 前記有効光電変換領外の光電変換膜内部
   の上部電極膜との界面付近に形成される第１の電荷捕獲
   層を具備することを特徴とする請求項１ないし請求項８
   のいずれか１項に記載された固体撮像素子。
10. 【請求項１０】 前記有効光電変換領域内の光電変換膜
    内部の上部電極膜との界面付近に形成される第２の電荷
    捕獲層を具備し、前記第１の電荷捕獲層の捕獲密度が、
    前記第２の電荷捕獲層の捕獲密度よりも大きいことを特
    徴とする請求項９に記載された固体撮像素子。
11. 【請求項１１】 前記有効光電変換領域内の光電変換膜
    内部の上部電極膜との界面付近に第２の電荷捕獲層を具
    備し、前記第１の電荷捕獲層の膜厚が、前記第２の電荷
    捕獲層の膜厚よりも大きいことを特徴とする請求項９に
    記載された固体撮像素子。
12. 【請求項１２】 前記有効光電変換領域外の走査回路基
    板に形成され第１の電極を少なくとも一個具備し、前記
    上部電極膜に電圧を印加する電圧供給線が、前記第１の
    電極上の前記上部電極膜に、直接または間接的に接続さ
    れ、さらに、前記第１の電極に、前記信号読み出し電極
    に印加される電圧と前記上部電極膜に印加される電圧と
    の間の大きさの電圧を印加することを特徴とする請求項
    １ないし請求項１１のいずれか１項に記載された固体撮
    像素子。
13. 【請求項１３】 前記第１の電極の上部電極膜とは反対
    側に半導体層または絶縁体層を介して形成される第２の
    電極を具備し、前記第２の電極に、前記走査回路に印加
    される電圧と前記第１の電極に印加される電圧との間の
    大きさの電圧を印加することを特徴とする請求項１２に
    記載された固体撮像素子。
14. 【請求項１４】 前記有効光電変換領域外の走査回路基
    板に形成される半導体ｐｎ接合層もしくは半導体ｐｉｎ
    接合層を具備し、前記上部電極膜に電圧を印加する電圧
    供給線が、前記接合層上の上部電極膜に接続され、さら
    に、前記接合層の接合順序を、前記上部電極膜の電位が
    前記信号読み出し電極の電位よりも高電位であるときに
    は前記光電変換膜側の半導体をｎ型、前記上部電極膜の
    電位が信号読み出し電極の電位より低電位であるときに
    は前記光電変換膜側の半導体をＰ型としたことを特徴と
    する請求項１ないし請求項１１のいずれか１項に記載さ
    れた固体撮像素子。
15. 【請求項１５】 前記信号読み出し電極が不純物がドー
    プされた半導体層であり、前記有効光電変換領域外の走
    査回路基板に形成される、前記信号読み出し電極と同導
    電型の半導体層を具備し、前記上部電極膜に電圧を印加
    する電圧供給線が、前記半導体層上の前記上部電極膜に
    接続されることを特徴とする請求項１ないし請求項１１
    のいずれか１項に記載された固体撮像素子。
16. 【請求項１６】 前記有効光電変換領域内の光電変換膜
    の主たる材料が、非晶質セレン（Ｓｅ）であることを特
    徴とする請求項１ないし請求項１５のいずれか１項に記
    載された固体撮像素子。
17. 【請求項１７】 有効光電変換領域内の光電変換膜の主
    たる材料が、非晶質シリコン（Ｓｉ）であることを特徴
    とする請求項１ないし請求項１５のいずれか１項に記載
    された固体撮像素子。