JPH098248A - Manufacture of capacitor - Google Patents
Manufacture of capacitorInfo
- Publication number
- JPH098248A JPH098248A JP7176627A JP17662795A JPH098248A JP H098248 A JPH098248 A JP H098248A JP 7176627 A JP7176627 A JP 7176627A JP 17662795 A JP17662795 A JP 17662795A JP H098248 A JPH098248 A JP H098248A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- capacitor
- polysilicon
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 claims 21
- 239000010409 thin film Substances 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 31
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 230000035876 healing Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- 238000009279 wet oxidation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置等における
キャパシタの製造方法に関し、例えばＤＲＡＭのキャパ
シタの製造方法に適用して特に好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor in a semiconductor device or the like, and is particularly suitable for application to, for example, a method for manufacturing a DRAM capacitor.
【０００２】[0002]
【従来の技術】近年、ＤＲＡＭ等の半導体記憶装置にお
いては、その高集積化に伴い、記憶素子１個当たりの平
面積が小さくなってきた。そこで、メモリ容量を確保す
るために、記憶素子のキャパシタ容量を増大させること
が課題となってきている。2. Description of the Related Art In recent years, in semiconductor memory devices such as DRAMs, the plane area per memory element has become smaller due to higher integration. Therefore, in order to secure the memory capacity, it has been an issue to increase the capacity of the storage element capacitor.
【０００３】このような要請から、最近のＤＲＡＭにお
いては、キャパシタ誘電体膜として酸化膜／窒化膜／酸
化膜からなるＯＮＯ膜が使用されている。Due to such demands, in recent DRAMs, an ONO film composed of an oxide film / nitride film / oxide film is used as a capacitor dielectric film.
【０００４】図３に、ＯＮＯ膜を使用した従来のキャパ
シタの製造方法を示す。FIG. 3 shows a conventional method of manufacturing a capacitor using an ONO film.
【０００５】まず、図３（ａ）に示すように、シリコン
基板２１上にポリシリコン膜２２を形成し、その後、こ
のポリシリコン膜２２に導電性を持たせるために不純物
を導入する。この不純物の導入は、例えば、イオン注入
で行い、そのイオン注入条件は、イオン種としてＡｓを
用い、加速電圧８０ＫｅＶ、ドーズ量５×１０15／ｃｍ
2 である。その後、不純物イオンをポリシリコン膜２２
中に拡散させるためにアニールを行う。このアニール
は、例えば、Ｎ2 雰囲気において、温度９００℃、１０
分で行う。その後、フォトエッチングにて、ポリシリコ
ン膜２２のパターニングを行う。この時、ポリシリコン
膜２２の表面には自然酸化膜２３が形成されている。First, as shown in FIG. 3A, a polysilicon film 22 is formed on a silicon substrate 21, and then impurities are introduced to make the polysilicon film 22 conductive. This impurity is introduced by, for example, ion implantation. As the ion implantation conditions, As is used as the ion species, the acceleration voltage is 80 KeV, and the dose amount is 5 × 10 15 / cm 3.
2 After that, impurity ions are added to the polysilicon film 22.
Anneal to diffuse into. This annealing is performed, for example, in an N 2 atmosphere at a temperature of 900 ° C. for 10
Do in minutes. Then, the polysilicon film 22 is patterned by photoetching. At this time, a natural oxide film 23 is formed on the surface of the polysilicon film 22.
【０００６】次に、図３（ｂ）に示すように、自然酸化
膜２３上にシリコン窒化膜２４を形成する。このシリコ
ン窒化膜２４は、例えば、ＬＰＣＶＤ法で形成し、形成
温度は７５０℃、膜厚は５〜７ｎｍである。Next, as shown in FIG. 3B, a silicon nitride film 24 is formed on the natural oxide film 23. The silicon nitride film 24 is formed by, for example, the LPCVD method, the forming temperature is 750 ° C., and the film thickness is 5 to 7 nm.
【０００７】次に、図３（ｃ）に示すように、シリコン
窒化膜２４の上部をヒーリング酸化し、ヒーリング酸化
膜２５を形成する。このヒーリング酸化は、例えば、ウ
ェット酸化により、形成温度９００℃、３０分で行う。Next, as shown in FIG. 3C, the upper portion of the silicon nitride film 24 is healing-oxidized to form a healing oxide film 25. This healing oxidation is performed by wet oxidation at a formation temperature of 900 ° C. for 30 minutes, for example.
【０００８】次に、図３（ｄ）に示すように、ヒーリン
グ酸化膜２５の上にポリシリコン膜２６を例えば形成温
度６２０℃で形成し、その後、ポリシリコン膜２６へ不
純物導入を行う。この不純物導入は、例えば、温度８５
０〜９００℃でＰＯＣｌ3 を用いたリン拡散により行
う。その後、フォトエッチングによりポリシリコン膜２
６をパターニングして、キャパシタ誘電体膜にＯＮＯ膜
２７を用いたキャパシタを得る。Next, as shown in FIG. 3D, a polysilicon film 26 is formed on the healing oxide film 25 at a formation temperature of 620 ° C., for example, and then impurities are introduced into the polysilicon film 26. This impurity introduction is performed at a temperature of 85, for example.
Performed by phosphorus diffusion with POCl 3 at 0-900 ° C. Then, the polysilicon film 2 is formed by photoetching.
6 is patterned to obtain a capacitor using the ONO film 27 as the capacitor dielectric film.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上述し
たようなＯＮＯ膜２７においては、それを構成するシリ
コン窒化膜２４の成膜可能膜厚に限界があり、膜厚とし
ては５ｎｍより薄くは成膜できない。このため、キャパ
シタ誘電体膜を薄くしてキャパシタの容量増大を図るこ
とには限界が生じており、キャパシタ誘電体膜を薄くす
る以外の方法でキャパシタの容量増大を実現する技術が
望まれていた。However, in the ONO film 27 as described above, there is a limit to the film thickness of the silicon nitride film 24 constituting the ONO film 27, and the film thickness is less than 5 nm. Can not. For this reason, there is a limit to thinning the capacitor dielectric film to increase the capacitance of the capacitor, and a technique for increasing the capacitance of the capacitor by a method other than thinning the capacitor dielectric film has been desired. .
【００１０】そこで、本発明の目的は、ＯＮＯ膜のよう
な窒化膜と酸化膜の複合膜をキャパシタ誘電体膜に用い
たキャパシタにおいて比較的簡単な方法でキャパシタ容
量を増大できるキャパシタの製造方法を提供することで
ある。Therefore, an object of the present invention is to provide a method of manufacturing a capacitor in which a capacitor using a composite film of a nitride film and an oxide film such as an ONO film as a capacitor dielectric film can be increased in a relatively simple manner. Is to provide.
【００１１】[0011]
【課題を解決するための手段】上述した課題を解決する
ために、本発明のキャパシタの製造方法は、半導体基板
上に第１のポリシリコン膜を形成する工程と、前記第１
のポリシリコン膜の上に第１の酸化膜を形成する工程
と、前記第１の酸化膜の上に局所的に膜厚の異なる第１
の窒化膜を形成する工程と、前記第１の窒化膜の膜厚の
薄い部分及びその膜厚の薄い部分に対応する前記第１の
ポリシリコン膜の部分を酸化する工程と、前記第１の窒
化膜の酸化されなかった部分を除去する工程と、前記第
１の窒化膜の酸化された部分、前記第１の酸化膜及び前
記第１のポリシリコン膜の酸化された部分を除去する工
程と、しかる後、残った前記第１のポリシリコン膜の上
に第２の窒化膜を形成する工程と、前記第２の窒化膜の
上に第２の酸化膜を形成する工程と、前記第２の酸化膜
の上に第２のポリシリコン膜を形成する工程とを有す
る。In order to solve the above-mentioned problems, a method of manufacturing a capacitor according to the present invention comprises a step of forming a first polysilicon film on a semiconductor substrate, and a step of forming the first polysilicon film.
Forming a first oxide film on the first polysilicon film and forming a first oxide film having a locally different film thickness on the first oxide film.
Forming a nitride film, oxidizing a portion of the first nitride film having a small thickness and a portion of the first polysilicon film corresponding to the portion having a small thickness, Removing the unoxidized portion of the nitride film, and removing the oxidized portion of the first nitride film, the oxidized portion of the first oxide film, and the oxidized portion of the first polysilicon film. Then, a step of forming a second nitride film on the remaining first polysilicon film, a step of forming a second oxide film on the second nitride film, and the second step. Forming a second polysilicon film on the oxide film.
【００１２】[0012]
【作用】本発明においては、キャパシタの下部電極とな
る第１のポリシリコン膜の表面に凹凸を持たせることに
より、キャパシタ電極の実効表面積を増大させて、キャ
パシタの容量を増大させる。In the present invention, the effective surface area of the capacitor electrode is increased and the capacitance of the capacitor is increased by making the surface of the first polysilicon film, which is the lower electrode of the capacitor, uneven.
【００１３】[0013]
【実施例】図１に、本発明の一実施例によるキャパシタ
の製造方法を示す。1 shows a method of manufacturing a capacitor according to an embodiment of the present invention.
【００１４】まず、図１（ａ）に示すように、シリコン
基板１１上に、キャパシタの下部電極となるポリシリコ
ン膜１２をＬＰＣＶＤ法を用いて形成する。ポリシリコ
ン膜１２の成膜温度は６２０℃、膜厚は１５０〜２５０
ｎｍである。その後、ポリシリコン膜１２に導電性を持
たせるために、ポリシリコン膜１２中に不純物を導入す
る。この不純物導入はイオン注入で行い、そのイオン注
入条件は、イオン種としてＡｓを用い、加速電圧８０Ｋ
ｅＶ、ドーズ量５×１０15／ｃｍ2 である。その後、フ
ォトエッチングにより、ポリシリコン膜１２を下部電極
のパターンに加工する。First, as shown in FIG. 1A, a polysilicon film 12 to be a lower electrode of a capacitor is formed on a silicon substrate 11 by LPCVD. The film formation temperature of the polysilicon film 12 is 620 ° C., and the film thickness is 150 to 250.
nm. After that, impurities are introduced into the polysilicon film 12 in order to make the polysilicon film 12 conductive. This impurity introduction is performed by ion implantation, and the ion implantation conditions are as follows: As is used as an ion species and an acceleration voltage of
eV, dose amount 5 × 10 15 / cm 2 . Then, the polysilicon film 12 is processed into the pattern of the lower electrode by photoetching.
【００１５】この時、ポリシリコン膜１２の表面には自
然酸化膜１３が形成されているが、この自然酸化膜１３
の膜厚は、ポリシリコン膜１２の結晶性に起因して面内
不均一になっている。即ち、自然酸化膜１３に局所的に
厚いところがあったり薄いところがあったりする。At this time, a natural oxide film 13 is formed on the surface of the polysilicon film 12, and this natural oxide film 13 is formed.
Has a non-uniform in-plane due to the crystallinity of the polysilicon film 12. That is, the natural oxide film 13 may have locally thick or thin portions.
【００１６】次に、図１（ｂ）に示すように、自然酸化
膜１３上にシリコン窒化膜１４を形成する。このシリコ
ン窒化膜１４の形成はＬＰＣＶＤ法で行い、形成温度は
７５０℃、膜厚は５〜７ｎｍである。Next, as shown in FIG. 1B, a silicon nitride film 14 is formed on the natural oxide film 13. The silicon nitride film 14 is formed by the LPCVD method at a forming temperature of 750 ° C. and a film thickness of 5 to 7 nm.
【００１７】この時、シリコン窒化膜１４の膜厚も、下
地の自然酸化膜１３の膜厚変化に対応して、面内不均一
になる。具体的には、自然酸化膜１３が厚い箇所ではシ
リコン窒化膜１４が薄く（約２〜３ｎｍ）形成され、自
然酸化膜１３が薄い箇所ではシリコン窒化膜１４が厚く
（約５〜７ｎｍ）形成される。At this time, the film thickness of the silicon nitride film 14 also becomes in-plane non-uniform in accordance with the film thickness change of the underlying natural oxide film 13. Specifically, the silicon nitride film 14 is formed thin (about 2 to 3 nm) where the natural oxide film 13 is thick, and the silicon nitride film 14 is formed thick (about 5 to 7 nm) where the natural oxide film 13 is thin. It
【００１８】次に、図１（ｃ）に示すように、シリコン
基板１１の表面の全面酸化を行う。この酸化において
は、薄く形成された部分のシリコン窒化膜１４及びその
下部の自然酸化膜１３を通じてポリシリコン膜１２の一
部を酸化する。この酸化は、ウェット酸化により、温度
８５０℃で３０分行う。Next, as shown in FIG. 1C, the entire surface of the silicon substrate 11 is oxidized. In this oxidation, a part of the polysilicon film 12 is oxidized through the thinly formed silicon nitride film 14 and the natural oxide film 13 thereunder. This oxidation is performed by wet oxidation at a temperature of 850 ° C. for 30 minutes.
【００１９】図２に、シリコン窒化膜の成長膜厚とその
シリコン窒化膜にヒーリングウェット酸化を施して形成
したＯＮＯ膜の実効酸化膜厚との関係を示す。図２で
は、横軸にシリコン窒化膜の成長膜厚、縦軸にＯＮＯ膜
の実効酸化膜厚をとっている。この図２によれば、ＯＮ
Ｏ膜の実効酸化膜厚は、シリコン窒化膜の成長膜厚が
５．７ｎｍよりも厚い時には、シリコン窒化膜の膜厚の
増加にほぼ比例して増加するが、シリコン窒化膜の成長
膜厚が５．７ｎｍ以下の時には、シリコン窒化膜の膜厚
の減少にほぼ反比例して増加している。これは、シリコ
ン窒化膜の膜厚が５．７ｎｍ以下では、ヒーリングウェ
ット酸化中にシリコン窒化膜の耐酸化性が破れ、シリコ
ン窒化膜下のポリシリコン膜にまで酸化が進んで、その
ポリシリコン膜の酸化故にキャパシタ誘電体膜全体の膜
厚が増加するためである。FIG. 2 shows the relationship between the grown film thickness of the silicon nitride film and the effective oxide film thickness of the ONO film formed by subjecting the silicon nitride film to the healing wet oxidation. In FIG. 2, the horizontal axis represents the grown film thickness of the silicon nitride film, and the vertical axis represents the effective oxide film thickness of the ONO film. According to this FIG. 2, ON
The effective oxide film thickness of the O film increases almost in proportion to the increase of the film thickness of the silicon nitride film when the film thickness of the silicon nitride film is thicker than 5.7 nm. When the thickness is 5.7 nm or less, the thickness increases almost in inverse proportion to the decrease in the thickness of the silicon nitride film. This is because when the thickness of the silicon nitride film is 5.7 nm or less, the oxidation resistance of the silicon nitride film is broken during the healing wet oxidation, and the polysilicon film below the silicon nitride film is oxidized, and the polysilicon film is oxidized. This is because the film thickness of the entire capacitor dielectric film increases due to the oxidation of.
【００２０】次に、図１（ｄ）に示すように、酸化され
なかった部分のシリコン窒化膜１４ａを、８５％の熱リ
ン酸中において、温度１８５℃、１分間エッチングして
除去する。次に、酸化された部分のシリコン窒化膜１４
ｂ、自然酸化膜１３及び酸化された部分のポリシリコン
１５を除去するために、０．５％ＨＦ中にて１５分間エ
ッチングを行う。これにより、図示の如く、酸化された
部分のポリシリコン１５が除去された跡に凹部１５′が
形成される。Next, as shown in FIG. 1D, the silicon nitride film 14a in the unoxidized portion is removed by etching in 85% hot phosphoric acid at a temperature of 185 ° C. for 1 minute. Next, the oxidized portion of the silicon nitride film 14
b, etching is performed in 0.5% HF for 15 minutes in order to remove the native oxide film 13 and the polysilicon 15 in the oxidized portion. As a result, as shown in the figure, a recess 15 'is formed at the trace where the oxidized portion of the polysilicon 15 is removed.
【００２１】次に、図１（ｅ）に示すように、全面に再
度シリコン窒化膜１６を形成する。なお、このシリコン
窒化膜１６を形成する前に洗浄を行うが、この洗浄をウ
ェット洗浄で行うとポリシリコン膜１２の表面に不均一
な自然酸化膜が形成される虞があるため、ここでは、こ
の洗浄を気相洗浄法で行う。シリコン窒化膜１６は、Ｌ
ＰＣＶＤ法で形成し、形成温度は７５０℃、膜厚は６〜
７ｎｍである。次に、シリコン窒化膜１６の上部をヒー
リング酸化して、ヒーリング酸化膜１７を形成する。こ
のヒーリング酸化は、ウェット酸化により、形成温度８
５０℃、３０分で行う。Next, as shown in FIG. 1E, a silicon nitride film 16 is formed again on the entire surface. Although cleaning is performed before forming the silicon nitride film 16, if this cleaning is performed by wet cleaning, a non-uniform natural oxide film may be formed on the surface of the polysilicon film 12, so here, This cleaning is performed by the vapor phase cleaning method. The silicon nitride film 16 is L
It is formed by the PCVD method, the formation temperature is 750 ° C., and the film thickness is 6 to
7 nm. Next, the upper portion of the silicon nitride film 16 is subjected to healing oxidation to form a healing oxide film 17. This healing oxidation is performed at a forming temperature of 8 by wet oxidation.
It is carried out at 50 ° C. for 30 minutes.
【００２２】次に、図１（ｆ）に示すように、ヒーリン
グ酸化膜１７の上にキャパシタの上部電極となるポリシ
リコン膜１８を形成する。このポリシリコン膜１８は、
ＬＰＣＶＤ法により、成膜温度６２０℃で膜厚１５０〜
２５０ｎｍに形成する。その後、リン拡散によりポリシ
リコン膜１８への不純物導入を行う。この不純物導入
は、ＰＯＣｌ3 を用い、温度８５０〜９００℃で行う。
その後、フォトエッチングによりポリシリコン膜１８を
パターニングして、キャパシタを得る。Next, as shown in FIG. 1F, a polysilicon film 18 to be an upper electrode of the capacitor is formed on the healing oxide film 17. This polysilicon film 18 is
Film thickness of 150-
Formed to 250 nm. After that, impurities are introduced into the polysilicon film 18 by phosphorus diffusion. This impurity introduction is performed at a temperature of 850 to 900 ° C. using POCl 3 .
Then, the polysilicon film 18 is patterned by photoetching to obtain a capacitor.
【００２３】[0023]
【発明の効果】本発明によれば、キャパシタの下部電極
の表面に形成された凹凸によりその実効表面積が増大す
るので、キャパシタの容量が増大する。According to the present invention, since the effective surface area is increased by the unevenness formed on the surface of the lower electrode of the capacitor, the capacitance of the capacitor is increased.
【００２４】また、本発明の製造方法は、キャパシタ誘
電体膜としてＯＮＯ膜を用いる従来の製造方法に若干の
工程を加えるだけで比較的簡単に実施が可能である。Further, the manufacturing method of the present invention can be relatively easily carried out by adding a few steps to the conventional manufacturing method using the ONO film as the capacitor dielectric film.
【図１】本発明の一実施例によるキャパシタの製造方法
を工程順に示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing a method of manufacturing a capacitor according to an embodiment of the present invention in the order of steps.
【図２】シリコン窒化膜をヒーリング酸化した時のシリ
コン窒化膜厚と実効酸化膜厚との関係を示すグラフであ
る。FIG. 2 is a graph showing the relationship between the silicon nitride film thickness and the effective oxide film thickness when the silicon nitride film is subjected to healing oxidation.
【図３】従来のキャパシタの製造方法を工程順に示す概
略断面図である。FIG. 3 is a schematic cross-sectional view showing a conventional method of manufacturing a capacitor in the order of steps.
１１ シリコン基板 １２ ポリシリコン膜（下部電極） １３ 自然酸化膜 １４ シリコン窒化膜 １５ 酸化されたポリシリコン １５′ 凹部 １６ シリコン窒化膜 １７ ヒーリング酸化膜 １８ ポリシリコン膜（上部電極） 11 Silicon substrate 12 Polysilicon film (lower electrode) 13 Natural oxide film 14 Silicon nitride film 15 Oxidized polysilicon 15 'Recess 16 Silicon nitride film 17 Healing oxide film 18 Polysilicon film (upper electrode)
Claims (1)
形成する工程と、 前記第１のポリシリコン膜の上に第１の酸化膜を形成す
る工程と、 前記第１の酸化膜の上に局所的に膜厚の異なる第１の窒
化膜を形成する工程と、 前記第１の窒化膜の膜厚の薄い部分及びその膜厚の薄い
部分に対応する前記第１のポリシリコン膜の部分を酸化
する工程と、 前記第１の窒化膜の酸化されなかった部分を除去する工
程と、 前記第１の窒化膜の酸化された部分、前記第１の酸化膜
及び前記第１のポリシリコン膜の酸化された部分を除去
する工程と、 しかる後、残った前記第１のポリシリコン膜の上に第２
の窒化膜を形成する工程と、 前記第２の窒化膜の上に第２の酸化膜を形成する工程
と、 前記第２の酸化膜の上に第２のポリシリコン膜を形成す
る工程とを有することを特徴とするキャパシタの製造方
法。1. A step of forming a first polysilicon film on a semiconductor substrate, a step of forming a first oxide film on the first polysilicon film, and a step of forming a first oxide film on the first oxide film. A first nitride film having a locally different film thickness on the first polysilicon film, and a portion of the first polysilicon film corresponding to the thin film portion of the first nitride film and the thin film portion thereof. And a step of removing an unoxidized part of the first nitride film, an oxidized part of the first nitride film, the first oxide film and the first polysilicon film. Removing the oxidized portion of the first polysilicon film, and then removing a second film on the remaining first polysilicon film.
Forming a second oxide film on the second nitride film, and forming a second polysilicon film on the second oxide film. A method of manufacturing a capacitor having the same.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7176627A JPH098248A (en) | 1995-06-20 | 1995-06-20 | Manufacture of capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7176627A JPH098248A (en) | 1995-06-20 | 1995-06-20 | Manufacture of capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098248A true JPH098248A (en) | 1997-01-10 |
Family
ID=16016895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7176627A Withdrawn JPH098248A (en) | 1995-06-20 | 1995-06-20 | Manufacture of capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098248A (en) |
-
1995
- 1995-06-20 JP JP7176627A patent/JPH098248A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2761685B2 (en) | Method for manufacturing semiconductor device | |
| JPH0774317A (en) | Manufacture of semiconductor device | |
| JPH0465548B2 (en) | ||
| JPS583380B2 (en) | Semiconductor device and its manufacturing method | |
| JP2894740B2 (en) | MOS type semiconductor device | |
| JPH0453160A (en) | Manufacture of capacitor of dram cell | |
| JP3395165B2 (en) | Manufacturing method of semiconductor capacitor | |
| JPH06244366A (en) | Manufacture of mos transistor | |
| JPH098248A (en) | Manufacture of capacitor | |
| JPS6315749B2 (en) | ||
| JPH065805A (en) | Manufacture of semiconductor device | |
| JPH03147327A (en) | Manufacture of semiconductor device | |
| US6103587A (en) | Method for forming a stacked structure capacitor in a semiconductor device | |
| JPH03234051A (en) | Manufacture of capacitive element | |
| JPH02208960A (en) | Manufacture of semiconductor device | |
| JPS632375A (en) | Manufacture of semiconductor memory | |
| KR0147774B1 (en) | Capacitor manufacturing method | |
| JPH05114712A (en) | Method for formation of storage electrode | |
| JP3057707B2 (en) | Method for manufacturing semiconductor memory cell | |
| JPH05343635A (en) | Manufacture of semiconductor device | |
| JPH09260610A (en) | Method for manufacturing semiconductor device | |
| JPH03270164A (en) | Manufacture of semiconductor device | |
| JPH10135423A (en) | Manufacture of semiconductor device and semiconductor device | |
| JPH05121652A (en) | Manufacture of capacitor | |
| JPH04237129A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |