JPH0980467A - ペン入力位置の検出機能を有するアクティブマトリックス型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】外部にタブレット等を付加することなくコード
レスでペン入力が可能なアクティブマトリックス型表示
装置を提供する。 【解決手段】液晶表示装置のアレイ基板１２上には画素
電極Ｐij、信号線Ｄi 、アドレス線Ａj 、薄膜トランジ
スタＴｒij等が配設され、対向基板３２上には対向電極
ＣＯＭが配設される。トランジスタＴｒijの夫々に対応
して対向電極ＣＯＭ上にバックチャネルゲートとして機
能する導電性の突起ＢＧijが配設される。対向基板３２
がペンで押圧され、突起ＢＧijとトランジスタＴｒijと
の間に距離が短くなると、トランジスタＴｒijを流れる
リーク電流が増加し、信号線Ｄi に対する駆動時の充放
電電荷量が変化する。これを電荷信号検出回路ＤＥＴi
で検出し、これに基づいてペンにより対向基板３２が押
圧された位置を判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリッ
クス型表示装置に関し、特に薄膜トランジスタや薄膜ダ
イオードをスイッチ素子として用いたアクティブマトリ
ックス型液晶表示装置に関する。

【０００２】

【従来の技術】液晶ディスプレイは、小型、軽量、低消
費電力等の特徴から、パーソナルコンピュータ（ＰＣ）
や携帯情報機器、個人情報端末（ＰＤＡ：Ｐｅｒｓｏｎ
ａｌＤｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）のキーコン
ポーネントとして広く使われている。中でも、薄膜トラ
ンジスタ（ＴＦＴ）等のスイッチ素子を用いたアクティ
ブマトリックス型液晶表示装置は、陰極線管（ＣＲＴ）
に匹敵する表示品位をもつフラットパネル表示装置とし
て近年ますます使われてきている。アクティブマトリッ
クス型液晶表示装置には、数百〜数千本のアドレス線及
び信号線、それらの交点に設けられた数十万から数百万
のＴＦＴ等のスイッチ素子、各画素に対応する画素電極
のアレイ等が形成されたアレイ基板と、アレイ基板及び
対向電極基板により挟まれた液晶材料と、アドレス線及
び信号線を駆動するための集積回路と、等々を備えてい
る。画像を表示する際は、表示すべき画像情報に対応し
た電気信号を、通常６０Ｈｚのフレームごとに極性反転
して画素電極に印加するように駆動する。

【０００３】近年、ＰＤＡを初めとしてペン入力機能を
持った情報機器が使われ出している。現在実用されてい
るものは、ペン入力用タブレットフィルムを液晶パネル
に張り付けたものである。これらは、フィルムでの光量
ロスによる透過率の損失（反射型表示装置では暗くな
り、透過型表示装置ではバックライトの消費電力増大）
や、ペン先との視差（誤差）、機器の消費電力や厚みの
増大、コストアップ等の問題がある。従って、これら問
題の伴わない、ペン入力機能を表示パネルに具備する液
晶表示装置が求められている。

【０００４】ペン入力機能を具備させる手法として、特
開平３−２９４９１９、特開平４−５４６２２、特開平
４−２８３８１９、特開平４−３４３３８７等に開示さ
れるような技術が既に幾つか提案されている。これら既
提案の技術においては、ライトペンや静電誘導用信号源
内蔵ペン等が必要で、ペンと機器との間にコードが必要
であったり、コードレスでもライト用電池や回路をペン
に内蔵する必要があり、使い勝手、コスト、消費電力等
の面で問題が大きい。

【０００５】

【発明が解決しようとする課題】このように、従来の技
術では、紙と鉛筆のように自然で手軽な感覚でのペン入
力とはほど遠く、新しい技術が要望されている。本発明
は、外部にタブレット等を付加することなくコードレス
でペン入力が可能で、タブレットに起因する光量ロス、
コスト、重量、厚さ、消費電力等の増加を伴わないアク
ティブマトリックス型表示装置を提供することを目的と
する。本発明はまた、従来技術では困難であったペンへ
の電池や回路の内蔵の必要のない、理想的なペン入力が
可能なアクティブマトリックス型表示装置を提供するこ
とを目的とする。

【０００６】本発明の第１の視点に係る、ペン入力位置
の検出機能を有するアクティブマトリックス型表示装置
は、マトリックス状に配列された複数の画素に対応する
ように第１の基板上に配設された複数の画素電極と、前
記画素電極に画像信号を供給するための複数の信号線
と、前記画素電極の夫々に対応して配設され、前記信号
線と各画素との接続を選択するためのスイッチングトラ
ンジスタと、前記信号線と交差して配置されると共に前
記トランジスタをオン及びオフするための複数のアドレ
ス線と、前記画素電極に対向するように第２の基板上に
配設された対向電極と、前記信号線を駆動するための信
号線駆動回路と、前記アドレス線を駆動するためのアド
レス線駆動回路と、前記トランジスタの夫々に対応して
前記対向電極から突出する導電性のバックチャネルゲー
トと、前記信号線に対する駆動時の充放電電荷量を検出
するための検出回路と、を具備し、前記第２の基板がペ
ンで押圧され、前記バックチャネルゲートと前記トラン
ジスタとの間に距離が短くなると、前記トランジスタを
介して流れる前記画素電極からのリーク電流が増加し、
前記信号線に対する駆動時の充放電電荷量が変化するこ
とに基づいて、前記ペンにより前記第２の基板が押圧さ
れた位置を検出することを特徴とする。

【０００７】本発明の第２の視点に係る、ペン入力位置
の検出機能を有するアクティブマトリックス型表示装置
は、マトリックス状に配列された複数の画素に対応する
ように第１の基板上に配設された複数の画素電極と、前
記画素電極に画像信号を供給するための複数の信号線
と、前記画素電極の夫々に対応して配設され、前記信号
線と各画素との接続を選択するためのスイッチ素子と、
前記信号線と交差して配置されると共に前記スイッチ素
子をオン及びオフするための複数のアドレス線と、前記
画素電極に対向するように第２の基板上に配設された対
向電極と、前記信号線を駆動するための信号線駆動回路
と、前記アドレス線を駆動するためのアドレス線駆動回
路と、前記画素電極と前記対向電極とを接続する感圧導
電性スペーサと、前記信号線に対する駆動時の充放電電
荷量を検出するための検出回路と、を具備し、前記第２
の基板がペンで押圧され、前記感圧導電性スペーサが圧
縮されると、前記感圧導電性スペーサを介して流れる前
記画素電極からのリーク電流が増加し、前記信号線に対
する駆動時の充放電電荷量が変化することに基づいて、
前記ペンにより前記第２の基板が押圧された位置を検出
することを特徴とする。

【０００８】本発明の第３の視点に係る、ペン入力位置
の検出機能を有するアクティブマトリックス型表示装置
は、マトリックス状に配列された複数の画素に対応する
ように第１の基板上に配設された複数の画素電極と、前
記画素電極に画像信号を供給するための複数の信号線
と、前記画素電極の夫々に対応して配設され、前記信号
線と各画素との接続を選択するためのスイッチ素子と、
前記信号線と交差して配置されると共に前記スイッチ素
子をオン及びオフするための複数のアドレス線と、前記
画素電極に対向するように第２の基板上に配設された対
向電極と、前記信号線を駆動するための信号線駆動回路
と、前記アドレス線を駆動するためのアドレス線駆動回
路と、前記信号線若しくはアドレス線に対する駆動時の
充放電電荷量を検出するための検出回路と、を具備し、
前記第２の基板がペンで押圧され、前記信号線、アドレ
ス線若しくは画素電極に付随する容量が変化すると、前
記信号線若しくはアドレス線に対する駆動時の充放電電
荷量が変化することに基づいて、前記ペンにより前記第
２の基板が押圧された位置を検出することを特徴とす
る。

【０００９】本発明の望ましい態様に係る、ペン入力位
置の検出機能を有するアクティブマトリックス型表示装
置は、第１乃至第３の視点に係る装置において、前記検
出回路の出力信号の２次元パターン分布の重心を検出す
る回路を更に具備することを特徴とする。

【００１０】アクティブマトリックス型表示装置では、
液晶等の光電変換部材に電圧を印加する電極間の容量
（画素容量）に所望の印加電圧を書き込み、次の書き込
み時までその電圧を保持することで良好な表示性能を発
揮する。また、電極間の距離（セルギャップ）が多少変
化しても表示画には影響しないという利点がある。

【００１１】第１及び第２の視点に係る装置において
は、前記画素電極からのリーク電流が、前記第２の基板
をペン等で押す圧力に応じて変化するため、次の書き込
み時に充電される電荷量も変化する。従って、これを前
記検出回路で検出すれば、その信号の２次元的分布から
ペンで押した位置を判定することができる。

【００１２】第３の視点に係る装置においては、前記信
号線、アドレス線若しくは画素電極に付随する容量が前
記第２の基板をペン等で押す圧力に応じて変化するた
め、前記信号線若しくはアドレス線に対する駆動時の充
放電電荷量が変化する。従って、これを前記検出回路で
検出すれば、その信号の２次元的分布からペンで押した
位置を判定することができる。

【００１３】

【発明の実施の形態】以下に本発明の実施の形態を説明
する。図１（ａ）は本発明の第１の実施の形態に係る、
薄膜トランジスタ（ＭＯＳトランジスタ）をスイッチ素
子として用いたアクティブマトリックス型液晶表示装置
（ＴＦＴ−ＬＣＤ）の液晶パネルを示す断面図である。
図１（ｂ）は同液晶パネルがペンで押された状態を示す
断面図である。

【００１４】第１の基板１２上に、ゲート電極１４、ソ
ース／ドレイン電極１６、非晶質シリコン活性層１８等
からなる薄膜トランジスタ（ＴＦＴ）Ｔｒijと、画素電
極Ｐijと、信号線Ｄi とが配置され、これらを覆うよう
に保護層２２が形成される。これらを総称してＴＦＴア
レイと呼ばれるが、その構造は一般的なものと変わりな
い。また、第２の基板３２上に、対向電極ＣＯＭと、薄
膜トランジスタＴｒijの夫々に対応して配設された導電
性を有する複数の突起（バックチャネルゲート）ＢＧij
とが形成される。第１の基板１２と第２の基板上３２は
５μｍ程度のセルギャップを隔てて対向し、この間に液
晶層３４が介在する。これら全体を液晶パネル（または
液晶セル）と呼ぶ。なお、本明細書において、「ｉ」は
１〜Ｍの整数、「ｊ」は１〜Ｎの整数を意味するものと
する。

【００１５】導電性を有する突起ＢＧijは、アルミ等の
金属、表面に導電性皮膜の付いた樹脂、或いは基板３２
上の凸部を被覆する対向電極ＣＯＭ自体等から形成する
ことができる。突起ＢＧijの導電率は低くてもよく、基
本的に活性層１８より導電性が大きければ何でもよい。

【００１６】第２の基板３２表面をペン状の尖った物
（以下ペンと呼ぶ）で押すと、図１（ｂ）に示すよう
に、押された部分のセルギャップが０．５〜１μｍ（１
〜２割）程度小さくなる。トランジスタＴｒijと突起Ｂ
Ｇijとの間の距離も同量分小さくなるが、同距離は元々
１μｍ程度であるため、比率で言うと半分から１／１０
程度に狭くなる。この時のトランジスタＴｒijの電流−
電圧特性は、図３に示すようにオフ電流（リーク電流）
が大きく増加する状態となる。その結果、画素容量に蓄
積された電荷はオフ電流の増加により流出し、アクティ
ブマトリックスとしての本来の画素電荷量より小さくな
る。この電荷量変化は、設計寸法や動作条件にもよる
が、１ｐＣ前後ある。

【００１７】次に、第１の実施の形態における突起ＢＧ
ijの役割を説明する。通常、トランジスタＴｒijにおい
ては、ゲート電極１４への印加電圧により活性層１８中
のキャリア密度が変化すると、ソース／ドレイン間での
導電率変化が生じ、オン／オフ制御される。しかし、活
性層１８中のキャリア密度はゲートと反対側の面（バッ
クチャネルと呼ばれる）の電位によっても影響を受け
る。

【００１８】突起ＢＧijは導電性を有し且つ対向電極Ｃ
ＯＭと同電位の＋５Ｖ前後の正の電位となっているた
め、バックチャネルゲートとして働く。この電位はトラ
ンジスタＴｒijをオンさせる方向の電位であり、オフ特
性を悪化させる。突起ＢＧijと活性層１８との距離が狭
まると両者間の結合容量が増加するため、活性層１８中
の導電キャリア密度が増加する。突起ＢＧijは、セルギ
ャップが１〜２割しか変化しなくても、バックチャネル
ゲートと活性層１８との間隔を半分から１／１０程度に
大きく変化させてＴＦＴのオフリーク電流を増加させる
役割を果たす。

【００１９】次に、図２を参照して第１の実施の形態に
係る液晶表示装置の回路構成を説明する。第１の実施の
形態に係る液晶表示装置は、液晶パネルを駆動する回路
部分に信号検出回路が付加されると共に、ペン入力位置
を算出する信号処理回路が付加される点において、通常
の回路構成と異なる。

【００２０】液晶パネル部分は等価回路的に、複数の信
号線Ｄi と、複数のアドレス線Ａjと、それらの交点に
設けられた薄膜トランジスタＴｒij及び画素電極Ｐij
と、液晶層３４を介して対向する対向電極ＣＯＭ及び画
素電極Ｐijからなる画素容量Ｃｐijと、から構成され
る。

【００２１】駆動回路部分は、信号線を駆動する駆動回
路ＤＲＶｄと、アドレス線を駆動する駆動回路ＤＲＶａ
とから構成される。これら駆動回路は所定個数ずつ分割
された複数のＩＣで構成してもよい。

【００２２】信号線駆動回路ＤＲＶｄは、システムから
送られる時系列（直列）の表示画像信号を並列信号に変
換する等の機能を持つ直並列変換回路ＸＳＰと、その並
列信号を受けて液晶パネルを駆動できる電圧に変換する
信号電圧変換回路ＤＡi と、その信号電圧変換回路の出
力と液晶パネルの信号線Ｄi との中継点に設けられた電
荷信号検出回路ＤＥＴi （この部分の内部回路は図４に
示す）と、これら電荷信号検出回路の検出電荷信号出力
ＱＯi を受ける電荷信号共通配線ＱＯＬと、から構成さ
れる。

【００２３】更に、電荷信号共通配線ＱＯＬからの出力
を信号処理して２次元的な電荷分布から重心位置を判定
する信号処理回路ＳＰＣと、これら全体のタイミング等
を制御する制御回路ＣＯＮＴとが配設される。

【００２４】以下、第１の実施の形態に係る液晶表示装
置の回路的な動作を説明する。液晶パネルに画像を表示
するための駆動は通常の液晶パネルと同様である。即
ち、液晶パネルの信号線Ｄ1 〜ＤM に、アドレス線Ａ1
の位置に対応した所望の画像表示用電圧（画像信号）を
印加した状態で、アドレス線Ａ1 に２０Ｖ〜３０Ｖ程度
の電圧を印加し、そこに接続されたトランジスタＴｒ11
〜ＴｒM1をオンにして表示用電圧を画素に書き込んだ
後、ＴＦＴをオフ状態にする。次に、信号線Ｄ1 〜ＤM
に、アドレス線Ａ2 の位置に対応した所望の画像表示用
電圧を印加した状態で、アドレス線Ａ2 に同様にオン電
圧を印加して、トランジスタＴｒ12〜ＴｒM2をオンにし
て表示用電圧を画素に書き込む。以下同様に、アドレス
線Ａ3〜ＡN 方向に順次駆動して１画面分の表示用画像
信号を各画素に書き込む。

【００２５】次に、液晶に印加される電圧の極性が反対
になるように信号線Ｄ1 〜ＤM に所望の画像表示用電圧
を印加し、同様な手順でＡ1 〜ＡN 方向に順次駆動して
１画面分の表示用画像信号を各画素に書き込む。これら
サイクルは、一般的に１／６０秒周期で上記正極性／負
極性と切り替わる。これら画素への画像信号の書き込み
時に、画素容量の充放電電流が信号線Ｄ1 〜ＤM を介し
て流れる。本発明ではこの充放電電流を積分して電荷量
の大小として検出する。

【００２６】液晶パネルをペンで押すと、前述のように
ＴＦＴのオフリーク電流が増加し、画素容量に保持され
ていた電荷量が減少する。このため、駆動回路内の電荷
信号検出回路ＤＥＴ1 〜ＤＥＴM で検出される電荷量も
同様に変化する。例えば、ＴＦＴ−ＬＣＤで通常用いら
れる液晶の比誘電率４〜８、セルギャップ５μｍ、画素
ピッチ３００μｍでは、画素容量は１ｐＦ前後となる
（カラーの場合は１画素中で３色のサブ画素に分かれる
のでこの１／３程度）。液晶の駆動電圧は２〜５Ｖ程度
であり、画素容量に保持される電荷量Ｑpix は、Ｑ＝Ｃ
・Ｖの関係より２〜５ｐＣ程度となる。ここで、ＴＦＴ
のオフリーク電流（ペン押圧で変わる）によって、画素
の電荷量は０．５ｐＣ程度から最大５ｐＣ（全放電の場
合）減少する。この程度の電荷量であれば、駆動回路内
に設けた電荷信号検出回路ＤＥＴ１〜ＤＥＴＭ で、ノ
イズに埋もれることなく定量的に電荷量を検出すること
ができる。

【００２７】図４に電荷信号検出回路ＤＥＴi の回路構
成例を示す。詳細は後で説明するが、基本的には積分回
路構成をとっており、流れる充放電電流を積分して電荷
量に対応した電圧を出力する。電荷信号検出回路ＤＥＴ
1 〜ＤＥＴM は時間的に並列に動作し、液晶パネルの駆
動シーケンスに従って１画面分の電荷信号分布が収集で
きる。

【００２８】ペンで押した位置の判定は次のようにな
る。先ず、収集した１画面分の電荷信号分布は、表示画
像信号によって変調されるため、その成分を除去して本
来のセルギャップに対応した値を算出する補正演算を行
う。その補正後の電荷分布を図５に示す。ペンで押した
部分を中心として、電荷量が椀形に減少している。これ
を一般的な画像認識手法を用いて重心を判定すること
で、１画素単位の精度を持った正確なペン位置が求ま
る。なお、右下の−２％のへこみは手の押圧によるもの
である。

【００２９】次に、電荷信号検出回路ＤＥＴi の動作説
明をする。図４に示す内部回路は、ｉ番目のブロックに
ついて記述したもので、演算増幅器ＯＰ、積分容量Ｃin
t 、駆動／検出切り換え用スイッチングトランジスタＴ
ｒRW、切り替え出力用スイッチングトランジスタＴｒSE
L からなる。基本的には積分回路構成だが、本発明の動
作が容易に実現できるよう、演算増幅器の入力ノード側
を液晶パネル駆動出力ノードとする工夫を施している。

【００３０】動作は次のようになる。先ず、駆動／検出
切り換え用スイッチングトランジタＴｒRWをオンさせる
と、演算増幅器ＯＰは非反転バッファ増幅回路として機
能する回路構成となり、信号電圧変換回路ＤＡi からの
液晶駆動用電圧ＶDiと同じ電圧を液晶パネルの信号線Ｄ
i に出力する。これにより、信号線配線容量への充電を
行う。これは、画素容量に比べて信号線配線容量が２桁
程度大きくその充電電流と画素容量への充放電電流とを
分離させて検出を容易するためである。次に、駆動／検
出切り換え用スイッチングトランジタＴｒRWをオフさせ
る。この状態では演算増幅器ＯＰは電荷積分回路として
機能する回路構成となる。ここで、液晶パネルのＴＦＴ
をオンさせると、画素容量にＶDiを充電するための電荷
ＱP が積分容量Ｃint を通じて流れ、演算増幅器の出力
はその電荷に対応した電圧ＶQ が現れる。この電圧は次
式で与えられる。

【００３１】 ＶQ ＝ＶDi−ＱP ／Ｃint ＝ＶDi・（１−ＣP ／Ｃint)−ＶDi' ・（ＣP ／Ｃint)＋ΔＱP'／Ｃint （現フレーム充電分） （前フレーム充電分） （前フレーム放電分 ） ここで、「′」は前フレームを指す。ΔＱP'はリーク電
流による電荷減少分である。このように、ＴＦＴのリー
ク電流によって放電された電荷に対応した電圧が検出さ
れる。この電圧は、切り替え出力用スイッチングトラン
ジスタＴｒSELを順次オン、オフ選択していくことで、
電荷信号共通配線ＱＯＬに順次出力されていく。

【００３２】次に、本発明の第２の実施の形態に係るＴ
ＦＴ−ＬＣＤを説明する。図６は同装置の断面を示す。
この実施の形態では導電性突起の代わりに感圧導電性ス
ペーサＳＰijを具備する。ＴＦＴアレイ基板は第１の実
施の形態と同様であるため、説明を省略する。感圧導電
性スペーサＳＰijは各画素電極Ｐijに対応して複数個配
設され、画素電極Ｐijと対向電極ＣＯＭとを接続する。
ここでは図面の縦横倍率比の関係で楕円球形状に描かれ
るが、実際は直径５μｍ程度の円球状である。感圧導電
性スペーサＳＰijは、プラスチック材料の中に炭素粒子
が分散されたもので、外部から圧力が印加されてプラス
チックが変形すると、その変形方向の炭素粒子間の距離
が短くなって導電性が上がるようになっている。

【００３３】本実施の形態においては、液晶パネルをペ
ンで押すと、感圧導電性スペーサＳＰijを介する画素電
極Ｐijから共通電極ＣＯＭへのリーク電流が増加し、画
素容量に保持されていた電荷量が減少する。このため、
駆動回路内の電荷信号検出回路ＤＥＴi で検出される電
荷量も同様に変化し、これに基づいてペン入力位置を検
出することができる。

【００３４】感圧導電性スペーサＳＰijとして、１０％
の変形で導電率が３桁程度変化するものを用いて実験を
行ったところ、ペンで押した時の電荷分布は第１の実施
の形態（図５）と同様な傾向を示し、ペン入力位置の検
出ができた。

【００３５】次に、本発明の第３の実施の形態に係るＴ
ＦＴ−ＬＣＤを説明する。図７は同装置の断面を示す。
この実施の形態では導電性突起の代わりに遮光性感圧導
電性スペーサＢＳＰijを具備する。ＴＦＴアレイ基板は
第１の実施の形態と同様であるため、説明を省略する。
遮光性感圧導電性スペーサＢＳＰijは各薄膜トランジス
タ（ＴＦＴ）Ｔｒijに対応して配設され、ＴＦＴの遮
光、セルギャップ確保、ペン押圧によるＴＦＴリーク電
流増加の３役を演じる。遮光性感圧導電性スペーサＢＳ
Ｐijは、第１の実施の形態の突起ＢＧijように対向電極
ＣＯＭと同電位にしてもよいし、対向電極に対してフロ
ーティングにし、ソース／ドレイン方向の導電性を変化
させるようにしてもよい。後者の場合、バックチャネル
にソース電極とドレイン電極の中間の電位を持ったバッ
クチャネルゲートが生じたことに相当し、同様にＴＦＴ
のリーク電流を増加させる効果を持つ。

【００３６】本実施の形態においては、液晶パネルをペ
ンで押すと、ＴＦＴのオフ電流が増加し、画素容量に保
持されていた電荷量が減少する。このため、駆動回路内
の電荷信号検出回路ＤＥＴi で検出される電荷量も同様
に変化し、これに基づいてペン入力位置を検出すること
ができる。

【００３７】遮光性感圧導電性スペーサＢＳＰijとし
て、感光性ポリイミドやアクリルの樹脂中に遮光用色素
と炭素粒子を分散させたものを用いて実験を行ったとこ
ろ、ペンで押した時の電荷分布は第１の実施の形態（図
５）と同様な傾向を示し、ペン入力位置の検出ができ
た。

【００３８】次に、本発明の第４の実施の形態に係る、
薄膜ダイオードをスイッチ素子として用いたアクティブ
マトリックス型液晶表示装置（ＴＦＤ−ＬＣＤ）を説明
する。図８は同装置の断面を示し、図９は同装置の回路
構成を示す。

【００３９】ＴＦＤ−ＬＣＤは薄膜ダイオードＳＤijを
画素のスイッチ素子に用いたもので、第２の実施の形態
と同様の感圧導電性スペーサＳＰijを設けた以外は、液
晶パネルの構造は通常のものでよい。

【００４０】ＴＦＴ−ＬＣＤ（図２）とＴＦＴ−ＬＣＤ
（図９）との回路構成的な差異は、前者の対向電極ＣＯ
Ｍがパネル全体の共通電極であるのに対し、後者は対向
電極がアドレス線Ａj （Ａ1 〜ＡN ）ごとに分割されて
いる点である。即ち、ＴＦＤ−ＬＣＤでは、対向電極と
して機能するアドレス線Ａj に大きな電圧を印加する
と、それに対応した薄膜ダイオードＳＤijがオンし、画
素容量Ｃｐijに所望の電位差が書き込まれる。

【００４１】本実施の形態においては、液晶パネルをペ
ンで押すと、感圧導電性スペーサＳＰijを介する画素電
極Ｐijから対向電極Ａj へのリーク電流が増加し、画素
容量に保持されていた電荷量が減少する。このため、駆
動回路内の電荷信号検出回路ＤＥＴ1 〜ＤＥＴM で検出
される電荷量も同様に変化し、これに基づいてペン入力
位置を検出することができる。

【００４２】次に、本発明の第５の実施の形態に係るＴ
ＦＴ−ＬＣＤを説明する。上述の第１乃至第４の実施の
形態においては、ペンにより液晶パネルを押圧すること
により生じる画素電極からのリーク電流の増加に基づい
てペン入力位置の検出を行っている。これに対して、第
５の実施の形態は、ペンにより液晶セルを押圧すること
により生じる画素容量の増加に基づいてペン入力位置の
検出を行う。

【００４３】図１０は第５の実施の形態に係るＴＦＴ−
ＬＣＤ装置の回路構成を示し、図１１は同装置の断面を
示す。液晶パネルの断面は通常のものと同じであり、図
１１中のスペーサ４２は絶縁性で、セルギャップ確保の
ために適当なインターバルで配設される。

【００４４】液晶パネル部分は等価回路的に、複数の信
号線Ｄi と、複数のアドレス線Ａjと、それらの交点に
それぞれ設けられた薄膜トランジスタＴｒij及び画素電
極Ｐijと、液晶層３４を介して対向する対向電極ＣＯＭ
及び画素電極Ｐijからなる画素容量Ｃｐijと、液晶層３
４を介して対向する対向電極ＣＯＭ及び信号線Ｄi から
なる信号線配線容量Ｃｄi と、液晶層３６を介して対向
する対向電極ＣＯＭ及びアドレス線Ａj からなるアドレ
ス線配線容量Ｃａj と、から構成される。なお、ここ
で、上述の如く、「ｉ」は１〜Ｍの整数、「ｊ」は１〜
Ｎの整数を意味するものとする。

【００４５】駆動回路部分は、信号線を駆動する駆動回
路ＤＲＶｄと、アドレス線を駆動する駆動回路ＤＲＶａ
とから構成される。これら駆動回路は所定個数ずつ分割
された複数のＩＣで構成してもよい。

【００４６】信号線駆動回路ＤＲＶｄは、システムから
送られる時系列（直列）の表示画像信号を並列信号に変
換する等の機能を持つ直並列変換回路ＸＳＰと、その並
列信号を受けて液晶パネルを駆動できる電圧に変換する
信号電圧変換回路ＤＡi と、その信号電圧変換回路の出
力と液晶パネルの信号線Ｄi との中継点に設けられた電
荷信号検出回路ＤＥＴi （この部分の内部回路は図４に
示す）と、これら電荷信号検出回路の検出電荷信号出力
ＱＯi を受ける電荷信号共通配線ＱＯＬと、から構成さ
れる。

【００４７】更に、電荷信号共通配線ＱＯＬからの出力
を信号処理して２次元的な電荷分布から重心位置を判定
する信号処理回路ＳＰＣと、これら全体のタイミング等
を制御する制御回路ＣＯＮＴとが配設される。

【００４８】以下、第５の実施の形態に係る液晶表示装
置の回路的な動作を説明する。液晶パネルに画像を表示
するための駆動は通常の液晶パネルと同様である。液晶
パネルをペンで押すと、押圧によって液晶セルギャップ
が局所的に１割程度小さくなる。ＴＦＴ−ＬＣＤでは、
この程度のセルギャップ変化では表示性能に悪影響は出
ないことを確認している。セルギャップ変化に比例して
画素容量Ｃｐ11〜ＣｐMNが変化し、駆動回路内の電荷信
号検出回路ＤＥＴ1 〜ＤＥＴM で検出される電荷量も同
様に変化する。例えば、ＴＦＴ−ＬＣＤで通常用いられ
ている液晶の比誘電率４〜８、セルギャップ５μｍ、画
素ピッチ３００μｍでは、画素容量は２ｐＦ前後となる
（カラーの場合は１画素中で３色のサブ画素に分かれて
いるのでこの１／３程度）。液晶の駆動電圧は２〜５Ｖ
程度であり、画素容量に蓄えられる電荷量Ｑpix は、Ｑ
＝Ｃ・Ｖの関係より２〜５ｐＣ程度となる。ここで、液
晶セルギャップが１割小さくなると、画素の電荷量は
０．２ｐＣ〜０．５ｐＣ程度増加する。この程度の増加
量であれば、駆動回路内に設けた電荷信号検出回路ＤＥ
Ｔ1 〜ＤＥＴM で、ノイズに埋もれることなく定量的に
電荷量を検出することができる。

【００４９】電荷信号検出回路ＤＥＴi としては、図４
図示の回路構成を採用することができる。前述の如く、
この回路は、基本的には積分回路構成をとっており、流
れる充放電電流を積分して電荷量に対応した電圧を出力
する。電荷信号検出回路ＤＥＴ1 〜ＤＥＴM は時間的に
並列に動作し、液晶パネルの駆動シーケンスに従って１
画面分の電荷信号分布が収集できる。

【００５０】ペンで押した位置の判定は次のようにな
る。先ず、収集した１画面分の電荷信号分布は、表示画
像信号によって変調されるため、その成分を除去して本
来のセルギャップに対応した値を算出する補正演算を行
う。その補正後の電荷分布を図１２に示す。ペンで押し
た部分を中心として、電荷量が山形に１割ほど増加して
いる。これを一般的な画像認識手法を用いて重心を判定
することで、１画素単位の精度を持った正確なペン位置
が求まる。なお、右下の＋２％の膨らみは手の押圧によ
るものである。

【００５１】次に、電荷信号検出回路ＤＥＴi の動作説
明をする。図４に示す内部回路は、ｉ番目のブロックに
ついて記述したもので、演算増幅器ＯＰ、積分容量Ｃin
t 、駆動／検出切り換え用スイッチングトランジスタＴ
ｒRW、切り替え出力用スイッチングトランジスタＴｒSE
L からなる。基本的には積分回路構成だが、本発明の動
作が容易に実現できるよう、演算増幅器の入力ノード側
を液晶パネル駆動出力ノードとする工夫を施している。

【００５２】動作は次のようになる。先ず、駆動／検出
切り換え用スイッチングトランジタＴｒRWをオンさせる
と、演算増幅器ＯＰは非反転バッファ増幅回路として機
能する回路構成となり、信号電圧変換回路ＤＡi からの
液晶駆動用電圧ＶDiと同じ電圧を液晶パネルの信号線Ｄ
i に出力する。これにより、信号線配線容量への充電を
行う。これは、検出電荷への前フレームの表示画像情報
の影響を除去すると共に、画素容量に比べて信号線配線
容量が２桁程度大きくその充電電流と画素容量への充放
電電流とを分離させて検出を容易するためである。次
に、駆動／検出切り換え用スイッチングトランジタＴｒ
RWをオフさせる。この状態では演算増幅器ＯＰは電荷積
分回路として機能する回路構成となる。ここで、液晶パ
ネルのＴＦＴをオンさせると、画素容量にＶDiを充電す
るための電荷ＱP が積分容量Ｃintを通じて流れ、演算
増幅器の出力はその電荷に対応した電圧ＶQ が現れる。
この電圧は次式で与えられる。

【００５３】 ＶQ ＝ＶDi−ＱP ／Ｃint ＝ＶDi（１−ＣP ／Ｃint ） このように、画素容量に対応した電圧が検出される。こ
の電圧は、切り換え出力用スイッチングトランジスタＴ
ｒSEL を順次オンオフ選択していくことで、電荷信号共
通配線ＱＯＬに順次出力されていく。

【００５４】以上、画素容量の変化に基づいてペン入力
位置を検出する方法を説明したが、信号線配線容量Ｃｄ
i （Ｃｄ1 〜ＣｄM ）や、アドレス線配線容量Ｃａj
（Ｃａ1 〜ＣａN ）の変化に基づいてペン入力位置を検
出することもできる。この場合、夫々の配線の電圧を変
化させたときの充放電電流または電荷量を検出すること
でペン位置検出ができる。配線容量は大きく、その電荷
量も大きいため、検出回路のＳ／Ｎの比の面では容易で
あるが、反面、信号線とアドレス線との間の結合容量
（液晶ギャップによらず一定値）の影響が大きいこと
と、ギャップ変化量に比べ１本の配線の配線容量の変化
が先の実施の形態より小さいことから、検出精度は若干
悪くなる。

【００５５】次に、本発明の第６の実施の形態に係るＴ
ＦＤ−ＬＣＤを説明する。図１３は同装置の回路構成を
示す。前述の如く、ＴＦＤ−ＬＣＤは薄膜ダイオードＳ
Ｄijを画素のスイッチ素子に用いたものである。即ち、
第６の実施の形態に係る装置は、スイッチ素子がダイオ
ードになった点を除けば、第５の実施の形態に係る装置
と同じである。また、通常のＴＦＤ−ＬＣＤと比較する
と、第６の実施の形態に係るＴＦＤ−ＬＣＤは、液晶パ
ネルを駆動する回路部分に信号検出回路が付加されると
共に、ペン入力位置を算出する信号処理回路が付加され
ている点を特徴とする。

【００５６】本実施の形態においては、液晶パネルをペ
ンで押すと、セルギャップ変化に起因して画素容量Ｃｐ
ijが変化する。このため、駆動回路内の電荷信号検出回
路ＤＥＴ1 〜ＤＥＴM で検出される電荷量も同様に変化
し、これに基づいてペン入力位置を検出することができ
る。

【００５７】なお、前述の如く、図１０図示のＴＦＴ−
ＬＣＤにおいては寄生の信号線配線容量Ｃｄi とアドレ
ス線配線容量Ｃａj とが別々に存在している。しかし、
ＴＦＤ−ＬＣＤでは、アドレス線Ａj が対向電極として
機能するため、寄生の配線容量Ｃｗijが液晶層３６を介
して対向する信号線Ｄi とアドレス線Ａj とにより形成
される。従って、配線容量Ｃｗijの変化に基づいてペン
入力位置を検出することもできる。

【００５８】本発明においては、以上の実施の形態以外
にも種々変形が可能である。例えば、第３の実施の形態
ではＴＦＴ上に遮光性感圧導電性スペーサを設けたが、
画素端部や画素電極周囲、信号線と画素電極間、アドレ
ス線と画素電極間等様々な場所に配置することが可能で
ある。

【００５９】また、各実施の形態では信号線駆動ＩＣ内
に検出回路を設けたが、外部に設けてもよく、更には信
号線駆動ＩＣ及びアドレス線駆動ＩＣの駆動電源電流
（の大きさとタミング）を検出することでもペン位置検
出が可能となる。

【００６０】

【発明の効果】第１乃至第４の実施の形態によれば、ペ
ンにより液晶パネルを押圧することにより生じる画素電
極からのリーク電流の増加に基づいてペン入力位置の検
出を行うことができる。また、第５及び第６の実施の形
態によれば、ペンにより液晶セルを押圧することにより
生じる画素容量の増加に基づいてペン入力位置の検出を
行うことができる。従って、外部にタブレット等を付加
することなくペン入力が可能になり、タブレットによる
光量ロスをなくすと共に、それによるコストや重量、厚
さ、消費電力を削減できる。更に、ペンに特別の機能を
付加する必要がなく、コードレスで且つ自然な使い勝手
のペンが得られる。これらにより携帯情報端末に適した
表示装置が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るＴＦＴ−ＬＣ
Ｄを示す図であり、（ａ）は液晶パネルを示す断面図、
（ｂ）は同液晶パネルがペンで押された状態を示す断面
図。

【図２】第１の実施の形態に係るＴＦＴ−ＬＣＤの回路
構成図。

【図３】第１の実施の形態に係るＴＦＴ−ＬＣＤのＴＦ
Ｔの電流−電圧特性図。

【図４】第１の実施の形態に係るＴＦＴ−ＬＣＤの検出
回路の回路構成図。

【図５】第１の実施の形態に係るＴＦＴ−ＬＣＤにおけ
る検出信号の２次元分布図。

【図６】本発明の第２の実施の形態に係るＴＦＴ−ＬＣ
Ｄを示す断面図。

【図７】本発明の第３の実施の形態に係るＴＦＴ−ＬＣ
Ｄを示す断面図。

【図８】本発明の第４の実施の形態に係るＴＦＤ−ＬＣ
Ｄを示す断面図。

【図９】第４の実施の形態に係るＴＦＤ−ＬＣＤの回路
構成図。

【図１０】本発明の第５の実施の形態に係るＴＦＴ−Ｌ
ＣＤの回路構成図

【図１１】第５の実施の形態に係るＴＦＴ−ＬＣＤを示
す断面図。

【図１２】第５の実施の形態に係るＴＦＴ−ＬＣＤにお
ける検出信号の２次元分布図。

【図１３】第６の実施の形態に係るＴＦＤ−ＬＣＤの回
路構成図。

【符号の説明】

１２…第１の基板、１４…ゲート電極、１６…ソース／
ドレイン電極、１８…活性層、２２…保護層、３２…第
２の基板、３４…液晶層、４２…絶縁性スペーサ、Ｔｒ
ij…薄膜トランジスタ、ＳＤij…薄膜ダイオード、Ｐij
…画素電極、Ｄi …信号線、Ａj …アドレス線、ＣＯＭ
…対向電極、Ｃｐij…画素容量、ＢＧij…導電性突起、
ＳＰij…感圧導電性スペーサ、ＢＳＰij…遮光性感圧導
電性スペーサ、ＤＲＶｄ…信号線駆動回路、ＤＲＶａア
ドレス線駆動回路、ＸＳＰ…直並列変換回路、ＤＡi …
信号電圧変換回路、ＤＥＴi …電荷信号検出回路、ＱＯ
Ｌ…電荷信号共通配線、ＳＰＣ…信号処理回路、ＯＰ…
演算増幅器、Ｃint …積分容量、ＴｒRW…駆動／検出切
り換え用スイッチントランジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】マトリックス状に配列された複数の画素に
   対応するように第１の基板上に配設された複数の画素電
   極と、 前記画素電極に画像信号を供給するための複数の信号線
   と、 前記画素電極の夫々に対応して配設され、前記信号線と
   各画素との接続を選択するためのスイッチングトランジ
   スタと、 前記信号線と交差して配置されると共に前記トランジス
   タをオン及びオフするための複数のアドレス線と、 前記画素電極に対向するように第２の基板上に配設され
   た対向電極と、 前記信号線を駆動するための信号線駆動回路と、 前記アドレス線を駆動するためのアドレス線駆動回路
   と、 前記トランジスタの夫々に対応して前記対向電極から突
   出する導電性のバックチャネルゲートと、 前記信号線に対する駆動時の充放電電荷量を検出するた
   めの検出回路と、を具備し、前記第２の基板がペンで押
   圧され、前記バックチャネルゲートと前記トランジスタ
   との間に距離が短くなると、前記トランジスタを介して
   流れる前記画素電極からのリーク電流が増加し、前記信
   号線に対する駆動時の充放電電荷量が変化することに基
   づいて、前記ペンにより前記第２の基板が押圧された位
   置を検出することを特徴とするペン入力位置の検出機能
   を有するアクティブマトリックス型表示装置。
2. 【請求項２】マトリックス状に配列された複数の画素に
   対応するように第１の基板上に配設された複数の画素電
   極と、 前記画素電極に画像信号を供給するための複数の信号線
   と、 前記画素電極の夫々に対応して配設され、前記信号線と
   各画素との接続を選択するためのスイッチ素子と、 前記信号線と交差して配置されると共に前記スイッチ素
   子をオン及びオフするための複数のアドレス線と、 前記画素電極に対向するように第２の基板上に配設され
   た対向電極と、 前記信号線を駆動するための信号線駆動回路と、 前記アドレス線を駆動するためのアドレス線駆動回路
   と、 前記画素電極と前記対向電極とを接続する感圧導電性ス
   ペーサと、 前記信号線に対する駆動時の充放電電荷量を検出するた
   めの検出回路と、を具備し、前記第２の基板がペンで押
   圧され、前記感圧導電性スペーサが圧縮されると、前記
   感圧導電性スペーサを介して流れる前記画素電極からの
   リーク電流が増加し、前記信号線に対する駆動時の充放
   電電荷量が変化することに基づいて、前記ペンにより前
   記第２の基板が押圧された位置を検出することを特徴と
   するペン入力位置の検出機能を有するアクティブマトリ
   ックス型表示装置。
3. 【請求項３】マトリックス状に配列された複数の画素に
   対応するように第１の基板上に配設された複数の画素電
   極と、 前記画素電極に画像信号を供給するための複数の信号線
   と、 前記画素電極の夫々に対応して配設され、前記信号線と
   各画素との接続を選択するためのスイッチ素子と、 前記信号線と交差して配置されると共に前記スイッチ素
   子をオン及びオフするための複数のアドレス線と、 前記画素電極に対向するように第２の基板上に配設され
   た対向電極と、 前記信号線を駆動するための信号線駆動回路と、 前記アドレス線を駆動するためのアドレス線駆動回路
   と、 前記信号線若しくはアドレス線に対する駆動時の充放電
   電荷量を検出するための検出回路と、を具備し、前記第
   ２の基板がペンで押圧され、前記信号線、アドレス線若
   しくは画素電極に付随する容量が変化すると、前記信号
   線若しくはアドレス線に対する駆動時の充放電電荷量が
   変化することに基づいて、前記ペンにより前記第２の基
   板が押圧された位置を検出することを特徴とするペン入
   力位置の検出機能を有するアクティブマトリックス型表
   示装置。