JPH0973859A - 電子源の製造方法及び装置及び画像表示装置の製造方法 - Google Patents

電子源の製造方法及び装置及び画像表示装置の製造方法

Info

Publication number
JPH0973859A
JPH0973859A JP22901495A JP22901495A JPH0973859A JP H0973859 A JPH0973859 A JP H0973859A JP 22901495 A JP22901495 A JP 22901495A JP 22901495 A JP22901495 A JP 22901495A JP H0973859 A JPH0973859 A JP H0973859A
Authority
JP
Japan
Prior art keywords
electron
row
surface conduction
electron source
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22901495A
Other languages
English (en)
Other versions
JP3323706B2 (ja
Inventor
Yoichi Ando
洋一 安藤
Hidetoshi Suzuki
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP22901495A priority Critical patent/JP3323706B2/ja
Publication of JPH0973859A publication Critical patent/JPH0973859A/ja
Application granted granted Critical
Publication of JP3323706B2 publication Critical patent/JP3323706B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】長寿命で安定で高効率な表面伝導型放出素子を
提供するための改良された活性化処理を実現する。 【解決手段】m本の行方向配線とn本の列方向配線とで
複数の表面伝導型放出素子がマトリクス状に電気的に接
続され、電子源10を構成する。フォーミングされた該
素子は、スイッチング回路6によって行方向のライン単
位で選択され、パルス発生電源4よりの通電パルスによ
って通電活性化される。このとき、通電パルスのプラス
とマイナスの両極のパルスを定期的に印加して活性化す
ることにより、同一極性のパルスで通電活性化を行った
ときと比べ、無効電流が減るために電子放出効率が高ま
る。また長時間駆動したあとでも劣化が少なく耐性に優
れている電子源を得ることができる。この結果、高品位
な画像表示成装置を得ることもできる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子源の製造方法及
び装置、及びその応用である画像表示装置の製造方法に
関する。
【0002】
【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子(以下FE型と記
す)や、金属/絶縁層/金属型放出素子(以下MIM型
と記す)や、表面伝導型放出素子などが知られている。
【0003】FE型の例としては、たとえば、W.P.
Dyke&W.W.Dolan,”Field emi
ssion”,Advance in Electro
nPhysics,8,89(1956)や、あるい
は、C.A.Spindt,”Physical pr
operties of thin−film fie
ld emission cathodes with
molybdenum cones”,J.App
l.Phys.,47,5248(1976)などが知
られている。
【0004】また、MIM型の例としては、たとえば、
C.A.Mead,”Operation of tu
nnel−emission Devices,J.A
ppl.Phys.,32,646(1961)などが
知られている。
【0005】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson,Radio Eng.
Electron Phys.,10,1290,(1
965)や、後述する他の例が知られている。
【0006】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
O2 薄膜を用いたものの他に、Au薄膜によるもの
[G.Dittmer:”Thin Solid Fi
lms”,9,317(1972)]や、In2 O3 /
SnO2 薄膜によるもの[M.Hartwell an
d C.G.Fonstad:”IEEE Tran
s.ED Conf.”,519(1975)]や、カ
ーボン薄膜によるもの[荒木久 他:真空、第26巻、
第1号、22(1983)]等が報告されている。
【0007】これらの表面伝導型放出素子の素子構成の
典型的な例として、図20に前述のM.Hartwel
lらによる素子の平面図を示す。同図において、300
1は基板で、3004はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜3004は図
示のようにH字形の平面形状に形成されている。該導電
性薄膜3004に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部3005が形成さ
れる。図中の間隔Lは、0.5〜1[mm],Wは、
0.1[mm]で設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
【0008】M.Hartwellらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜3004に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部3005
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜3004の両端に一定の直
流電圧、もしくは、例えば1V/分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜3004を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部30
05を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜3004の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
3004に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。
【0009】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭64−31332において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。
【0010】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。
【0011】特に、画像表示装置への応用としては、た
とえば本出願人によるUSP5,066,883や特開
平2−257551において開示されているように、表
面伝導型放出素子と電子ビームの照射により発光する蛍
光体とを組み合わせて用いた画像表示装置が研究されて
いる。表面伝導型放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。たとえば、近年普及
してきた液晶表示装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。
【0012】
【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。
【0013】発明者らは、たとえば図21に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を2次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。
【0014】図中、4001は表面伝導型放出素子を模
式的に示したもの、4002は行方向配線、4003は
列方向配線である。行方向配線4002および列方向配
線4003は、実際には有限の電気抵抗を有するもので
あるが、図においては配線抵抗4004および4005
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。
【0015】なお、図示の便宜上、6x6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。
【0016】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線4002および列方向配
線4003に適宜の電気信号を印加する。たとえば、マ
トリクスの中の任意の1行の表面伝導型放出素子を駆動
するには、選択する行の行方向配線4002には選択電
圧Vsを印加し、同時に非選択の行の行方向配線400
2には非選択電圧Vnsを印加する。これと同期して列
方向配線4003に電子ビームを出力するための駆動電
圧Veを印加する。この方法によれば、配線抵抗400
4および4005による電圧降下を無視すれば、選択す
る行の表面伝導型放出素子には、Ve−Vsの電圧が印
加され、また非選択行の表面伝導型放出素子にはVe−
Vnsの電圧が印加される。Ve,Vs,Vnsを適宜
の大きさの電圧にすれば選択する行の表面伝導型放出素
子だけから所望の強度の電子ビームが出力されるはずで
あり、また列方向配線の各々に異なる駆動電圧Veを印
加すれば、選択する行の素子の各々から異なる強度の電
子ビームが出力されるはずである。また、表面伝導型放
出素子の応答速度は高速であるため、駆動電圧Veを印
加する時間の長さを変えれば、電子ビームが出力される
時間の長さも変えることができるはずである。
【0017】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源はいろいろな用途
が考えられており、たとえば画像情報に応じた電圧信号
を適宜印加すれば、画像表示装置用の電子源として応用
できるものと期待される。
【0018】一方、発明者らは表面伝導型放出素子の特
性を改善するための研究を鋭意おこなった結果、製造工
程において通電活性化処理を行うことが効果的であるこ
とを見出した。
【0019】すでに述べたように、表面伝導型放出素子
の電子放出部を形成する際には、導電性薄膜に電流を流
して該薄膜を局所的に破壊もしくは変形もしくは変質さ
せて亀裂を形成する処理(通電フォーミング処理)を行
う。この後さらに通電活性化処理を行うことにより電子
放出特性を大幅に改善することが可能である。
【0020】すなわち、通電活性化処理とは通電フォー
ミング処理により形成された電子放出部に適宜の条件で
通電を行なって、その近傍に炭素もしくは炭素化合物を
堆積せしめる処理のことである。たとえば、適宜の分圧
の有機物が存在し、全圧が10のマイナス4乗ないし1
0のマイナス5乗[torr]の真空雰囲気中におい
て、電圧パルスを定期的に印加することにより、電子放
出部の近傍に単結晶グラファイト、多結晶グラファイ
ト、非晶質カーボン、のいずれかか、もしくはその混合
物を500[オングストローム]以下の膜厚で堆積させ
る。ただし、この条件はほんの一例であって、表面伝導
型放出素子の材質や形状により適宜変更されるべきであ
るのは言うまでもない。
【0021】このような処理を行うことにより、通電フ
ォーミング直後と比較して、同じ印加電圧における放出
電流を典型的には100倍以上増加させることが可能で
ある(なお、通電活性化終了後には、真空雰囲気中の有
機物の分圧を低減させるのが望ましい)。
【0022】したがって、上述の多数の表面伝導型放出
素子を単純マトリクス配線したマルチ電子ビーム源を製
造する際においても、各素子に通電活性化処理を行うの
が望ましいことは言うまでもない。
【0023】しかしながら、単純マトリクス配線した多
数の素子に通電活性化処理を行う場合には、以下に述べ
るような問題が発生していた。
【0024】前記表面伝導型放出素子において、該素子
を長時間駆動すると、電子放出部近傍の導電性薄膜が、
強電界もしくはジュール熱による電子放出部の自己発熱
により、変形もしくは破壊される。この変形もしくは破
壊が、素子の寿命を低下させ、該素子を電子源として用
いた画像形成装置においては、表示品位の低下を引き起
こすという問題点があった。
【0025】また該素子の駆動電流の中には、電子放出
には寄与しない無効電流成分が存在し、電子放出効率向
上、及び該素子を電子源として用いた画像形成装置の輝
度向上のためには、該無効電流を除去もしくは減少させ
る必要があった。
【0026】本発明は、上記問題に鑑みてなされたもの
であり、長寿命で安定で高効率な表面伝導型放出素子を
提供するための改良された活性化処理を実現する製造方
法及び装置、及び画像表示装置を提供することを目的と
する。
【0027】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の電子源の製造装置は以下の構成を備える。
即ち、表面伝導型放出素子を用いて構成される電子源の
製造装置であって、フォーミング処理を施された表面伝
導型放出素子に活性化のための通電を行う通電手段と、
前記通電手段による活性化処理において、前記表面伝導
型放出素子内を流れる電流の方向を所定のタイミングで
反転させる制御手段とを備えることを特徴とする。
【0028】上記の構成によれば、活性化処理におい
て、表面伝導型放出素子内を流れる電流が所定のタイミ
ングで反転する。この結果、活性化処理が良好に行われ
る。
【0029】また、好ましくは、前記通電手段による活
性化処理において前記電子源からの放出電流を測定する
測定手段を更に備え、前記測定手段による放出電流の測
定結果に基づいて前記通電手段による活性化処理を終了
させる。例えば放出電流の飽和を検出するまで活性化処
理を行うように制御したり、放出電流が所定値に達した
時点で活性化を終了させることが可能となる。
【0030】また、上記の目的を達成するための本発明
による電子源の製造装置は、複数の表面伝導型放出素子
を複数の行方向配線及び列方向配線を用いてマトリクス
状に配線して成る電子源の製造装置であって、前記複数
の行方向配線より活性化処理のための通電を行うべき少
なくとも1本の行方向配線を選択する選択手段と、前記
選択手段で選択された行方向配線に対して活性化処理の
ための通電を行う通電手段と、前記通電手段による活性
化処理において、前記選択された行方向配線に接続され
た表面伝導型放出素子に流れる電流の方向を所定のタイ
ミングで反転させる制御手段とを備える。
【0031】また、好ましくは、前記通電手段による活
性化処理において前記電子源からの放出電流を測定する
測定手段を更に備え、前記測定手段による放出電流の測
定結果に基づいて前記通電手段による前記選択された行
方向配線への活性化処理を終了させる。例えば放出電流
の飽和を検出するまで活性化処理を行うように制御した
り、放出電流が所定値に達した時点で活性化を終了させ
ることが可能となり、素子全体について均一性が向上す
る。
【0032】また、好ましくは、前記通電手段は、所定
の周期でパルスを発生し、該パルスによって活性化処理
のための通電を行い、前記制御手段は、前記パルスの極
性を所定の周期で反転する。
【0033】また、好ましくは、前記制御手段は前記通
電手段の1パルス毎に極性を反転する。
【0034】また、上記の目的を達成する本発明の電子
源の製造装置は、複数の表面伝導型放出素子を複数の行
方向配線及び列方向配線を用いてマトリクス状に配線し
て成る電子源の製造装置であって、前記複数の行方向配
線より活性化処理のための通電を行うべき少なくとも1
本の行方向配線を選択する選択手段と、前記選択手段で
選択された行方向配線に対して活性化処理のための通電
パルスを出力する通電手段とを備え、前記通電手段にお
ける通電パルスは極性を反転させた2つのパルスで形成
されていることを特徴とする。
【0035】また、本発明によれば、上記電子源の製造
装置を用いた電子源の製造方法、画像表示装置の製造方
法が提供される。
【0036】以上の構成により、例えば次のような活性
化処理が実現される。例えばM本の行方向配線とN本の
列方向配線とで複数の表面伝導型放出素子がマトリクス
状に電気的に接続される。フォーミングされた該素子
は、行方向のライン単位で通電活性化される。このと
き、プラスとマイナスの両極のパルスを定期的に印加し
て活性化することにより、同一極性のパルスで通電活性
化を行ったときと比べ、無効電流が減るために電子放出
効率が高まり、また長時間駆動したあとでも劣化が少な
く耐性に優れている電子源を得ることができる。この結
果、高品位な画像表示成装置を得ることができる。
【0037】
【発明の実施の形態】以下に添付の図面を参照して本発
明の好適な実施の形態を説明する。
【0038】[実施形態1]図1は本実施形態による活
性化処理を行うための電気回路の構成を示したブロック
図である。図1において9は表面伝導型放出素子であ
り、電子放出部形成用薄膜にフォーミング処理を実行す
ることにより電子放出部を含む薄膜を形成したものであ
る。表面伝導型放出素子素子9はM×Nのマトリクス配
置となっており、表面伝導型放出素子9を多数個備える
電子源10(以降電子源10と称する)を構成する。
【0039】4はパルス発生電源であり、各素子の通電
活性化処理を行うための通電パルスを発生する。6はス
イッチング回路であり、行方向配線の端子DX1〜DX
mにパルス発生電源4からの通電活性化パルスを印加す
るかグランドにするかを切り換えるスイッチ素子と、通
電活性化を行うために行方向配線の端子DX1〜DXm
を選択するスイッチ素子から成る。また、スイッチング
回路6は複数の端子を同時に選択することも可能であ
る。
【0040】7は制御回路であり、上述のスイッチング
回路6の切替動作、及びパルス発生電源4のパルス発生
タイミングを制御する。列方向配線の端子DY1〜DY
nは、通電活性化処理の間常時グランドに接続されてい
る。制御回路7はマイクロコンピュータ等を含むCPU
7aを備え、ROM7bに格納された制御プログラムに
よって活性化処理を制御する。また、7cはRAMであ
り、CPU7aが各種の処理を実行するに際しての作業
領域を提供する。
【0041】1114〜1116は通電活性化処理にお
いて生じる放出電流をモニタするための構成である。1
114はアノードであり、活性化処理において電子源1
0より放出された電子を捕捉する。なお、アノード11
14は実際は電子源10の上面に電子源に対向して配置
される。1115は高圧電源であり、通電活性化処理の
実行中にアノード1114へ高電圧を印加する。111
6は電流計であり、アノード1114に捕捉された電子
によって発生する放出電流Ieをモニタする。電流計1
116で検出された放出電流値は制御回路7へ入力さ
れ、活性化処理の終了判定に用いられる。
【0042】通電活性化は、行方向の1ライン単位で順
次行った。まずDX1に沿った1ライン目(図1の一番
上のライン)を通電活性化するために、制御回路7の制
御によりスイッチ回路6によって端子DX1をパルス発
生電源4に接続し、他の端子はグランドに接続する。こ
の配線の選択法により端子DX1の行方向配線に沿った
1ライン目の表面伝導型放出素子のみにパルス電圧が印
加される。
【0043】図2は実施形態1における通電活性化処理
のための通電パルスを説明する図である。実施形態1で
は、通電パルスは図2に示すように+側と−側に極性を
変えた定電圧矩形波パルスを1パルスごとに交互に印加
した。また、本実施形態においては、矩形波の電圧の絶
対値Vacを14(V)、パルス幅T3を1(mse
c)、パルス間隔T4を10(msec)とし、10の
マイナス4乗ないし10のマイナス5乗(torr)の
範囲内の真空雰囲気中で行った。なお上述の通電条件
は、本実施形態の表面伝導型放出素子に関する好ましい
方法であり、表面伝導型放出素子の設計を変更した場合
には、それに応じて条件を適宜変更するのが望ましい。
【0044】また、上述の1114〜1116の構成に
より、通電活性化処理中は、放出電流Ieをモニタしな
がら行われる。図13に通電時間とIeの関係が示され
ている(図13については後述する)。通電活性化を始
めると、時間の経過とともにIeは増加するがやがて飽
和してほとんど増加しなくなる。このように、Ieがほ
ぼ飽和した時点で電圧印加を停止し、そのラインの通電
活性化を終了する。
【0045】次にDX2を選択し、同様にして2ライン
目を通電活性化する。この走査を次々繰り返し全ライン
を通電活性化する。図3は実施形態1の通電活性化処理
のタイムチャートである。図3に示されるように、DX
1からDXmへ順次行方向配線を選択し、活性化処理を
実行する。この間、DY1〜DYnは常時グランドに接
続される。選択する行方向配線の切替は、電流計111
6から入力される放出電流Ieが飽和したか否かに基づ
いて行われる。ここで、放出電流Ieが飽和したか否か
は、放出電流Ieの変化量が所定値よりも小さくなった
か否かで判定できる。
【0046】図4は本実施形態における通電活性化処理
の手順を表すフローチャートである。なお、図4のフロ
ーチャートで示される制御を実現するための制御プログ
ラムは、制御回路7内のROM7bに格納され、CPU
7aによって実行される。但し、本実施形態では制御回
路7がCPU7aとROM7bを備えた構成としたが、
論理回路等で当該制御を達成するようにしても良い。
【0047】図4のステップS11では処理カウンタk
を1にセットする。処理カウンタkは制御回路7内のR
AM7cによって提供される。次に、ステップS12に
おいて、処理カウンタkの値に従って行方向配線を選択
してパルス発生電源4に接続する。即ち、端子DXkを
パルス発生電源4に接続する。また、その他の端子は全
てグランドに接続する。
【0048】このような接続状態において、ステップS
13では活性化処理のためのパルス電圧を端子DXkに
印加し、当該行上の表面伝導型放出素子を活性化する。
ステップS14では電流計1116からの放出電流Ie
を監視し、これが飽和したか否かを判定する。放出電流
Ieが飽和するまで当該行方向配線に対して活性化処理
のための通電が行われ、放出電流Ieが飽和するとステ
ップS15へ進む。
【0049】ステップS15では次の行方向配線を選択
するために処理カウンタkを1つ増加させる。そして、
ステップS16において、全ての行について活性化処理
を終えたか否かを判断し、未処理の行があればステップ
S12へ戻り次の行に対して活性化処理を行う。一方、
すべての行について活性化処理を終えていれば本処理を
終了する。
【0050】上述したような本実施形態1の通電活性化
処理の結果、同一極性のパルスで通電活性化を行ったと
きと比べ、炭素化合物が電子放出部近傍に多量に堆積し
ていることが観察され、また電子放出効率(放出電流/
駆動電流×100「%」)が高まることも確認された。
さらに、同一極性のパルスで通電活性化を行ったときと
比べ、長時間駆動したあとでも劣化が少なく耐性に優れ
ていることも確認された。
【0051】なお、本実施形態の通電活性化はライン単
位であれば上記の限りではなく、複数ライン同時でも、
またそれらをパルス間隔の間に走査して行ってもよい。
もちろん上記実施形態で、行と列が逆でもよい。
【0052】[実施形態2]本発明の第2の実施形態と
しての通電活性化処理について説明する。図5は実施形
態2における活性化を行うための電気回路の概略構成を
示したブロック図である。実施形態1(図1)と異なる
点は、列方向の端子DX1とDX1’ないしDXnとD
Xn’のように、行方向配線の取り出しが両側になって
いる点である。
【0053】通電活性化処理の手順も実施形態1(図4
のフローチャート)と全く同じであるが、本実施形態2
では印加パルスとして図6のようなパルスを用いる。図
6は実施形態2における通電活性化処理の印加パルスを
説明する図である。実施形態2の印加パルスでは、1パ
ルスごとの極性の反転は行わず、数パルスないし数百パ
ルスごとに極性を反転する。本実施形態2では、矩形波
の電圧の絶対値Vacを14(V),パルス幅T3を1
(msec)、パルス間隔T4を10(msec)と
し、10のマイナス4乗ないし10のマイナス5乗(t
orr)の範囲内の真空雰囲気中で、1(sec)に一
回、つまり100パルスに一回極性を反転させて行っ
た。
【0054】なお、実施形態2で用いた印加パルスを行
方向配線の片側のみから取り出しを行う実施形態1の構
成に用いてもよい。但し、実施形態2のように両側取り
出しとした方が、配線抵抗による電圧効果の点で有利で
ある。
【0055】[実施形態3]本発明の第3の実施形態と
しての通電活性化処理について説明する。通電活性化処
理を行うための電気回路の構成は、実施形態1の片側取
り出し、実施形態2の両側取り出しのどちらでもよい。
また、活性化処理の手順は実施形態1と同じである。
【0056】図7は実施形態3における通電活性化処理
の印加パルスを説明する図である。実施形態3では、図
7のようにプラスとマイナスを隣接させたものを一つの
パルスとして、絶対値Vacを14(V)、パルス幅T
3を2(msec)、パルス間隔T4を20(mse
c)とし、10のマイナス4乗ないし10のマイナス5
乗(torr)の範囲内の真空雰囲気中で行う。
【0057】以上説明した実施形態1〜3の各パルス
は、各実施形態中で各極のdutyが等しくなるように
印加されているので、活性化の効果はほぼ同様であると
思われる。但し、その発生のさせ方の容易さに違いがあ
る。実施形態1(図2)に示したパルスの形態では、1
パルス毎に極性を高速に反転させる必要がある。また、
実施形態2(図6)のようなパルスでは、極性を反転さ
せるのが1秒毎なので時間的に有利になる。更に、実施
形態3(図7)のようなパルスの場合、正負1組のパル
スを1つのパルスとして、それを繰り返すと考えると、
従来の片極活性化と同様に制御することができる。
【0058】次に、以上のようにして製造された電子源
を適用した表示パネルについて説明する。
【0059】(表示パネルの構成と製造法)まず、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。
【0060】図8は、実施形態に用いた表示パネルの斜
視図であり、内部構造を示すためにパネルの1部を切り
欠いて示している。
【0061】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏400〜500度で10分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。
【0062】リアプレート1005には、基板1001
が固定されているが、該基板上には表面伝導型放出素子
1002がNxM個形成されている。(N,Mは2以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。たとえば、高品位テレビジョンの表示を目
的とした表示装置においては、N=3000,M=10
00以上の数を設定することが望ましい。本実施形態に
おいては、N=3072,M=1024とした。)前記
NxM個の表面伝導型放出素子は、M本の行方向配線1
003とN本の列方向配線1004により単純マトリク
ス配線されている。前記、1001〜1004によって
構成される部分をマルチ電子ビーム源と呼ぶ。なお、マ
ルチ電子ビーム源の製造方法や構造については、後で詳
しく述べる。
【0063】本実施形態においては、気密容器のリアプ
レート1005にマルチ電子ビーム源の基板1001を
固定する構成としたが、マルチ電子ビーム源の基板10
01が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板10
01自体を用いてもよい。
【0064】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜1008の部分にはC
RTの分野で用いられる赤、緑、青、の3原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図9
の(a)に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体1010が設け
てある。黒色の導電体1010を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
1010には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。
【0065】また、3原色の蛍光体の塗り分け方は前記
図9の(a)に示したストライプ状の配列に限られるも
のではなく、たとえば図9の(b)に示すようなデルタ
状配列や、それ以外の配列であってもよい。なお、モノ
クロームの表示パネルを作成する場合には、単色の蛍光
体材料を蛍光膜1008に用いればよく、また黒色導電
材料は必ずしも用いなくともよい。
【0066】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜100
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜1008を励起し
た電子の導電路として作用させる事などである。メタル
バック1009は、蛍光膜1008をフェースプレート
基板1007上に形成した後、蛍光膜表面を平滑化処理
し、その上にAlを真空蒸着する方法により形成した。
なお、蛍光膜1008に低電圧用の蛍光体材料を用いた
場合には、メタルバック1009は用いない。
【0067】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
【0068】また、Dx1〜DxmおよびDy1〜Dynおよび
Hvは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Dx1〜Dxmはマルチ電子ビーム源の行方向配線10
03と、Dy1〜Dynはマルチ電子ビーム源の列方向配線
1004と、Hvはフェースプレートのメタルバック1
009と電気的に接続している。
【0069】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[T
orr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、たと
えばBaを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は1x10マ
イナス5乗ないしは1x10マイナス7乗[Torr]
の真空度に維持される。
【0070】以上、本実施形態の表示パネルの基本構成
と製法を説明した。
【0071】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子ビーム源は、表面
伝導型放出素子を単純マトリクス配線した電子源であれ
ば、表面伝導型放出素子の材料や形状あるいは製法に制
限はない。しかしながら、発明者らは、表面伝導型放出
素子の中では、電子放出部もしくはその周辺部を微粒子
膜から形成したものが電子放出特性に優れ、しかも製造
が容易に行えることを見いだしている。したがって、高
輝度で大画面の画像表示装置のマルチ電子ビーム源に用
いるには、最も好適であると言える。そこで、上記実施
形態の表示パネルにおいては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法および特性を説明し、その後で多数
の素子を単純マトリクス配線したマルチ電子ビーム源の
構造について述べる。
【0072】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
【0073】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図10に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(a)および断
面図(b)である。図中、1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は通電フォーミング処理により形成した電子放出部、1
113は通電活性化処理により形成した薄膜である。
【0074】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2 を材料とする絶縁層
を積層した基板、などを用いることができる。
【0075】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2 O3 −SnO2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法(たとえ
ば印刷技術)を用いて形成してもさしつかえない。
【0076】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さdについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
【0077】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
【0078】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極11
02あるいは1103と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
【0079】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。
【0080】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2 ,In2 O3 ,PbO,Sb2 O3 ,などをはじ
めとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,C
eB6 ,YB4 ,GdB4 ,などをはじめとする硼化物
や、TiC,ZrC,HfC,TaC,SiC,WC,
などをはじめとする炭化物や、TiN,ZrN,Hf
N,などをはじめとする窒化物や、Si,Ge,などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。
【0081】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。
【0082】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図10の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
【0083】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図10においては模式的に示した。
【0084】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
【0085】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。
【0086】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図10においては模式
的に示した。また、平面図(a)においては、薄膜11
13の一部を除去した素子を図示した。
【0087】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。
【0088】すなわち、基板1101には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメーター]とした。
【0089】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
【0090】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図11の(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図10と同一である。
【0091】1)まず、図11の(a)に示すように、
基板1101上に素子電極1102および1103を形
成する。
【0092】形成するにあたっては、あらかじめ基板1
101を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。)その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、(a)に示した一対の素子電極(1102と110
3)を形成する。
【0093】2)次に、同図(b)に示すように、導電
性薄膜1104を形成する。
【0094】形成するにあたっては、まず前記(a)の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。(具体的
には、本実施形態では主要元素としてPdを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。) また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施形態で用いた有機金属溶液の塗布による方法
以外の、たとえば真空蒸着法やスパッタ法、あるいは化
学的気相堆積法などを用いる場合もある。
【0095】3)次に、同図(c)に示すように、フォ
ーミング用電源1110から素子電極1102と110
3の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部1105を形成する。
【0096】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜1104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
【0097】通電方法をより詳しく説明するために、図
12に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部1105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
1111で計測した。
【0098】実施形態においては、たとえば10のマイ
ナス5乗[torr]程度の真空雰囲気下において、た
とえばパルス幅T1を1[ミリ秒]、パルス間隔T2を
10[ミリ秒]とし、波高値Vpfを1パルスごとに
0.1[V]ずつ昇圧した。そして、三角波を5パルス
印加するたびに1回の割で、モニターパルスPmを挿入
した。フォーミング処理に悪影響を及ぼすことがないよ
うに、モニターパルスの電圧Vpmは0.1[V]に設
定した。そして、素子電極1102と1103の間の電
気抵抗が1x10の6乗[オーム]になった段階、すな
わちモニターパルス印加時に電流計1111で計測され
る電流が1x10のマイナス7乗[A]以下になった段
階で、フォーミング処理にかかわる通電を終了した。
【0099】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
【0100】4)次に、図11の(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。
【0101】上述したように、通電活性化処理とは、前
記通電フォーミング処理により形成された電子放出部1
105に適宜の条件で通電を行って、その近傍に炭素も
しくは炭素化合物を堆積せしめる処理のことである。
(図においては、炭素もしくは炭素化合物よりなる堆積
物を部材1113として模式的に示した。)なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には100倍以上に
増加させることができる。
【0102】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物1113は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は500
[オングストローム]以下、より好ましくは300[オ
ングストローム]以下である。
【0103】なお、通電方法の手順、印加パルスについ
ては、実施形態1〜3において詳しく説明したのでここ
では説明を省略する。
【0104】図10の(d)に示す1114は該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115および電
流計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる。)活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニターし、活性化用電源11
12の動作を制御する。電流計1116で計測された放
出電流Ieの一例を図13に示すが、活性化電源111
2からパルス電圧を印加しはじめると、時間の経過とと
もに放出電流Ieは増加するが、やがて飽和してほとん
ど増加しなくなる。このように、放出電流Ieがほぼ飽
和した時点で活性化用電源1112からの電圧印加を停
止し、通電活性化処理を終了する。
【0105】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
【0106】以上のようにして、図11の(e)に示す
平面型の表面伝導型放出素子を製造した。
【0107】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
【0108】図14は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜である。
【0109】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図102の平面型における素子電極間隔
Lは、垂直型においては段差形成部材1206の段差高
Lsとして設定される。なお、基板1201、素子電極
1202および1203、微粒子膜を用いた導電性薄膜
1204、については、前記平面型の説明中に列挙した
材料を同様に用いることが可能である。また、段差形成
部材1206には、たとえばSiO2 のような電気的に
絶縁性の材料を用いる。
【0110】次に、垂直型の表面伝導型放出素子の製法
について説明する。図15の(a)〜(f)は、製造工
程を説明するための断面図で、各部材の表記は前記図1
4と同一である。
【0111】1)まず、図15の(a)に示すように、
基板1201上に素子電極1203を形成する。
【0112】2)次に、同図(b)に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
【0113】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。
【0114】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。
【0115】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
【0116】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する(図
11の(c)を用いて説明した平面型の通電フォーミン
グ処理と同様の処理を行えばよい。)。
【0117】7)次に、前記平面型の場合と同じく、通
電活性化処理を行い、電子放出部近傍に炭素もしくは炭
素化合物を堆積させる(図11の(d)を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い。)。
【0118】以上のようにして、図15の(f)に示す
垂直型の表面伝導型放出素子を製造した。
【0119】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
【0120】図16に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
【0121】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
【0122】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。
【0123】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
【0124】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
【0125】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
【0126】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
【0127】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
【0128】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
【0129】図17に示すのは、前記図8の表示パネル
に用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図10で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極1003
と列方向配線電極1004により単純マトリクス状に配
線されている。行方向配線電極1003と列方向配線電
極1004の交差する部分には、電極間に絶縁層(不図
示)が形成されており、電気的な絶縁が保たれている。
【0130】図17のA−A’に沿った断面を、図18
に示す。
【0131】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
【0132】(画像表示パネルの応用例)図19は、前
記説明の製造方法による表面伝導型放出素子を電子ビー
ム源として用いたディスプレイパネルに、例えばテレビ
ジョン放送をはじめとする種々の画像情報源より提供さ
れる画像情報を表示できるように構成した多機能表示装
置の一例を示すための図である。
【0133】図中、2100はディスプレイパネル、2
101はディスプレイパネルの駆動回路、2102はデ
ィスプレイコントローラ、2103はマルチプレクサ、
2104はデコーダ、2105は入出力インターフェー
ス回路、2106はCPU、2107は画像生成回路、
2108および2109および2110は画像メモリイ
ンターフェース回路、2111は画像入力インターフェ
ース回路、2112および2113はTV信号受信回
路、2114は入力部である。
【0134】なお、本表示装置は、例えばテレビジョン
信号のように映像情報と音声情報の両方を含む信号を受
信する場合には、当然映像の表示と同時に音声を再生す
るものであるが、本発明の特徴と直接関係しない音声情
報の受信,分離,再生,処理,記憶などに関する回路や
スピーカなどについては説明を省略する。
【0135】以下、画像信号の流れに沿って各部の機能
を説明してゆく。
【0136】まず、TV信号受信回路2113は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。受
信するTV信号の方式は特に限られるものではなく、例
えば、NTSC方式、PAL方式、SECAM方式など
の処方式でもよい。また、これらよりさらに多数の走査
線よりなるTV信号(例えばMUSE方式をはじめとす
るいわゆる高品位TV)は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。TV信号受信回路2113で受信された
TV信号は、デコーダ2104に出力される。
【0137】また、TV信号受信回路2112は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるTV画像信号を受信するための回路
である。前記TV信号受信回路2113と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ2104に出力
される。
【0138】また、画像入力インターフェース回路21
11は、例えばTVカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ2104に
出力される。
【0139】また、画像メモリインターフェース回路2
110は、ビデオテープレコーダ(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ2104に出力される。
【0140】また、画像メモリインターフェース回路2
109は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ2104に出力される。
【0141】また、画像メモリインターフェース回路2
108は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ21
04に出力される。
【0142】また、入出力インターフェース回路210
5は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるCPU2106と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。
【0143】また、画像生成回路2107は、前記入出
力インターフェース回路2105を介して外部から入力
される画像データや文字・図形情報や、あるいはCPU
2106より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。
【0144】本回路により生成された表示用画像データ
は、デコーダ2104に出力されるが、場合によっては
前記入出力インターフェース回路2105を介して外部
のコンピュータネットワークやプリンタ入出力すること
も可能である。
【0145】また、CPU2106は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
【0146】例えば、マルチプレクサ2103に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ2102に対して制御信号を発生し、画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)や一画面の走査線の数など表示装置の動作を適
宜制御する。
【0147】また、前記画像生成回路2107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路2105を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。
【0148】なお、CPU2106は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。
【0149】あるいは、前述したように入出力インター
フェース回路2105を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。
【0150】また、入力部2114は、前記CPU21
06に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック,バーコードリーダー,音
声認識装置など多様な入力機器を用いる事が可能であ
る。
【0151】また、デコーダ2104は、前記2107
ないし2113より入力される種々の画像信号を3原色
信号、または輝度信号とI信号,Q信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ2104は内部に画像メモリを備えるのが望まし
い。これは、例えばMUSE方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路2107およびCPU2106と協同してがぞの
間引き,補間,拡大,縮小,合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。
【0152】また、マルチプレクサ2103は、前記C
PU2106より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
2103はデコーダ2104から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路2101に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。
【0153】また、ディスプレイパネルコントローラ2
102は、前記CPU2106より入力される制御信号
に基づき駆動回路2101の動作を制御するための回路
である。
【0154】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路2101に対して出力する。
【0155】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路2101に対して出力する。
【0156】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路2101に対して出力する場
合もある。
【0157】また、駆動回路2101は、ディスプレイ
パネル2100に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ2103から入力される
画像信号と、前記ディスプレイパネルコントローラ21
02より入力される制御信号に基づいて動作するもので
ある。
【0158】以上、各部の機能を説明したが、図19に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
100に表示する事が可能である。
【0159】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ2104において逆変換さ
れた後、マルチプレクサ2103において適宜選択さ
れ、駆動回路2101に入力される。一方、ディスプレ
イコントローラ2102は、表示する画像信号に応じて
駆動回路2101の動作を制御するための制御信号を発
生する。駆動回路2101は、上記画像信号と制御信号
に基づいてディスプレイパネル2100に駆動信号を印
加する。
【0160】これにより、ディスプレイパネル2100
において画像が表示される。これらの一連の動作は、C
PU2106により統括的に制御される。
【0161】また、本表示装置においては、前記デコー
ダ2104に内蔵する画像メモリや、画像生成回路21
07およびCPU2106が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大,縮小,
回転,移動,エッジ強調,間引き,補間,色変換,画像
の縦横比変換などをはじめとする画像処理や、合成,消
去,接続,入れ換え,はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施形態の説明で
は特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。
【0162】したがって、本表示装置は、テレビジョン
放送の表示機器,テレビ会議の端末機器,静止画像およ
び動画像を扱う画像編集機器,コンピュータの端末機
器,ワードプロセッサをはじめとする事務用端末機器,
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。
【0163】なお、上記図19は、表面伝導型放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものではない事は言うまでもない。例えば、図19
の構成要素のうち使用目的上必要のない機能に関わる回
路は省いても差し支えない。またこれとは逆に、使用目
的によってはさらに構成要素を追加しても良い。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ,音声マイク,照明機,モデムを含む
送受信回路などを構成要素に追加するのが好適である。
【0164】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示する事が可能である。
【0165】以上説明したように、本実施形態の通電両
極活性化法によれば、複数の単純マトリクス配線された
表面伝導型放出素子において、電子放出部近傍が補強さ
れる。その結果耐久性が向上し、寿命が延び、また電子
放出効率に優れた電子源が実現できる。これにより、本
発明の電子源、及びこれを用いた画像形成装置において
は、長時間にわたり、高輝度の良好な画像を表示するこ
とが可能となった。
【0166】
【発明の効果】以上説明したように、本発明によれば、
長寿命で安定で高効率な表面伝導型放出素子が提供され
る。
【0167】
【図面の簡単な説明】
【図1】本実施形態による活性化処理を行うための電気
回路の構成を示したブロック図である。
【図2】実施形態1における通電活性化処理のための通
電パルスを説明する図である。
【図3】実施形態1の通電活性化処理のタイムチャート
である。
【図4】本実施形態における通電活性化処理の手順を表
すフローチャートである。
【図5】実施形態2における活性化を行うための電気回
路の概略構成を示したブロック図である。
【図6】実施形態2における通電活性化処理の印加パル
スを説明する図である。
【図7】実施形態3における通電活性化処理の印加パル
スを説明する図である。
【図8】本発明の実施形態に用いた表示パネルの斜視図
である。
【図9】図8の表示パネルのフェースプレート上の蛍光
体、黒色導電材の配置形態を説明する図である。
【図10】平面型の表面伝導型放出素子の構成を説明す
るための平面図(a)および断面図(b)である。
【図11】図10の表面伝導型放出素子の製造工程を説
明する図である。
【図12】フォーミング用電源1110から印加する適
宜の電圧波形の一例を示す図である。
【図13】表面伝導型放出素子に対する活性化処理時の
放出電流の変化を説明する図である。
【図14】垂直型の表面伝導型放出素子の模式的な断面
図である。
【図15】図14に示した垂直型の表面伝導型放出素子
の製造過程を説明する図である。
【図16】表示装置に用いた素子の、(放出電流Ie)
対(素子印加電圧Vf)特性、および(素子電流If)
対(素子印加電圧Vf)特性の典型的な例を示す図であ
る。
【図17】図8の表示パネルに適用したマルチ電子源を
表す図である。
【図18】図17のマルチ電子源におけるA−A’断面
を表す図である。
【図19】本実施形態のマルチ電子ビーム源を適用した
多機能表示装置の一例を示す図である。
【図20】前述のM.Hartwellらによる素子の
平面図を示す図である。
【図21】電子ビーム源をマトリクス配線状に配して構
成されたマルチ電子ビーム源を表す図である。
【符号の説明】
4 パルス発生電源 6 スイッチング電源 7 制御回路 7a CPU 7b ROM 7c RAM 1114 アノード 1115 高圧電源 1116 電流計

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 表面伝導型放出素子を用いて構成される
    電子源の製造装置であって、 フォーミング処理を施された表面伝導型放出素子に活性
    化のための通電を行う通電手段と、 前記通電手段による活性化処理において、前記表面伝導
    型放出素子内を流れる電流の方向を所定のタイミングで
    反転させる制御手段とを備えることを特徴とする電子源
    の製造装置。
  2. 【請求項2】 前記通電手段による活性化処理において
    前記電子源からの放出電流を測定する測定手段を更に備
    え、 前記測定手段による放出電流の測定結果に基づいて前記
    通電手段による活性化処理を終了させることを特徴とす
    る請求項1に記載の電子源の製造装置。
  3. 【請求項3】 複数の表面伝導型放出素子を複数の行方
    向配線及び列方向配線を用いてマトリクス状に配線して
    成る電子源の製造装置であって、 前記複数の行方向配線より活性化処理のための通電を行
    うべき少なくとも1本の行方向配線を選択する選択手段
    と、 前記選択手段で選択された行方向配線に対して活性化処
    理のための通電を行う通電手段と、 前記通電手段による活性化処理において、前記選択され
    た行方向配線に接続された表面伝導型放出素子に流れる
    電流の方向を所定のタイミングで反転させる制御手段と
    を備えることを特徴とする電子源の製造装置。
  4. 【請求項4】 前記通電手段による活性化処理において
    前記電子源からの放出電流を測定する測定手段を更に備
    え、 前記測定手段による放出電流の測定結果に基づいて前記
    通電手段による前記選択された行方向配線への活性化処
    理を終了させることを特徴とする請求項3に記載の電子
    源の製造装置。
  5. 【請求項5】 前記通電手段は、所定の周期でパルスを
    発生し、該パルスによって活性化処理のための通電を行
    い、 前記制御手段は、前記パルスの極性を所定の周期で反転
    することを特徴とする請求項3に記載の電子源の製造装
    置。
  6. 【請求項6】 前記制御手段は前記通電手段の1パルス
    毎に極性を反転することを特徴とする請求項5に記載の
    電子源の製造装置。
  7. 【請求項7】 複数の表面伝導型放出素子を複数の行方
    向配線及び列方向配線を用いてマトリクス状に配線して
    成る電子源の製造装置であって、 前記複数の行方向配線より活性化処理のための通電を行
    うべき少なくとも1本の行方向配線を選択する選択手段
    と、 前記選択手段で選択された行方向配線に対して活性化処
    理のための通電パルスを出力する通電手段とを備え、 前記通電手段における通電パルスは極性を反転させた2
    つのパルスで形成されていることを特徴とする電子源の
    製造装置。
  8. 【請求項8】 表面伝導型放出素子を用いて構成される
    電子源の製造方法であって、 フォーミング処理を施された表面伝導型放出素子に活性
    化のための通電を行う通電工程と、 前記通電工程による活性化処理において、前記表面伝導
    型放出素子内を流れる電流の方向を所定のタイミングで
    反転させる制御工程とを備えることを特徴とする電子源
    の製造方法。
  9. 【請求項9】 複数の表面伝導型放出素子を複数の行方
    向配線及び列方向配線を用いてマトリクス状に配線して
    成る電子源の製造方法であって、 前記複数の行方向配線より活性化処理のための通電を行
    うべき少なくとも1本の行方向配線を選択する選択工程
    と、 前記選択工程で選択された行方向配線に対して活性化処
    理のための通電を行う通電工程と、 前記通電工程による活性化処理において、前記選択され
    た行方向配線に接続された表面伝導型放出素子に流れる
    電流の方向を所定のタイミングで反転させる制御工程と
    を備えることを特徴とする電子源の製造方法。
  10. 【請求項10】 複数の表面伝導型放出素子を複数の行
    方向配線及び列方向配線を用いてマトリクス状に配線し
    て成る電子源の製造方法であって、 前記複数の行方向配線より活性化処理のための通電を行
    うべき少なくとも1本の行方向配線を選択する選択工程
    と、 前記選択工程で選択された行方向配線に対して活性化処
    理のための通電パルスを出力する通電工程とを備え、 前記通電工程における通電パルスは極性を反転させた2
    つのパルスで形成されていることを特徴とする電子源の
    製造方法。
  11. 【請求項11】 電極間に電子放出部を形成した表面伝
    導型放出素子を複数素子備えたマルチ電子ビーム源と、
    電子ビームの照射により発光する蛍光体とを備えた画像
    表示装置を製造するための製造方法であって、 請求項3乃至7のいずれかの製造装置を用いて電子源を
    生成する生成工程を備えることを特徴とする画像表示装
    置の製造方法。
JP22901495A 1995-09-06 1995-09-06 電子源の製造方法及び装置及び画像表示装置の製造方法 Expired - Fee Related JP3323706B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22901495A JP3323706B2 (ja) 1995-09-06 1995-09-06 電子源の製造方法及び装置及び画像表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22901495A JP3323706B2 (ja) 1995-09-06 1995-09-06 電子源の製造方法及び装置及び画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0973859A true JPH0973859A (ja) 1997-03-18
JP3323706B2 JP3323706B2 (ja) 2002-09-09

Family

ID=16885413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22901495A Expired - Fee Related JP3323706B2 (ja) 1995-09-06 1995-09-06 電子源の製造方法及び装置及び画像表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP3323706B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6053791A (en) * 1998-05-01 2000-04-25 Canon Kabushiki Kaisha Method of fabricating electron source and image forming apparatus
US6878028B1 (en) 1998-05-01 2005-04-12 Canon Kabushiki Kaisha Method of fabricating electron source and image forming apparatus
US6960111B2 (en) 2001-10-26 2005-11-01 Canon Kabushiki Kaisha Manufacturing methods for electron source and image forming apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6053791A (en) * 1998-05-01 2000-04-25 Canon Kabushiki Kaisha Method of fabricating electron source and image forming apparatus
US6878028B1 (en) 1998-05-01 2005-04-12 Canon Kabushiki Kaisha Method of fabricating electron source and image forming apparatus
US6960111B2 (en) 2001-10-26 2005-11-01 Canon Kabushiki Kaisha Manufacturing methods for electron source and image forming apparatus

Also Published As

Publication number Publication date
JP3323706B2 (ja) 2002-09-09

Similar Documents

Publication Publication Date Title
JP3408147B2 (ja) 画像形成装置
JP3299096B2 (ja) 電子源及び画像形成装置の製造方法、並びに電子源の活性化処理方法
JP3025249B2 (ja) 素子の駆動装置及び素子の駆動方法及び画像形成装置
JPH1039825A (ja) 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
JP3323706B2 (ja) 電子源の製造方法及び装置及び画像表示装置の製造方法
JP3472016B2 (ja) マルチ電子ビーム源の駆動回路及びそれを用いた画像形成装置
JPH11288246A (ja) 画像表示装置及び該装置における表示制御方法
JP3423600B2 (ja) 画像表示方法及び装置
JP3274345B2 (ja) 画像表示装置及び前記装置における画像表示方法
JPH09258687A (ja) 画像形成装置及びその発光特性の変化防止方法
JPH09199063A (ja) 画像形成装置
JP3236465B2 (ja) 表示装置
JP3450571B2 (ja) 電子源の製造方法及び画像形成装置の製造方法
JPH09297556A (ja) 画像形成装置及びその駆動回路及び電子ビーム発生装置及びその電子放出源の駆動方法
JP3382450B2 (ja) 電子源の駆動装置と前記電子源を用いた画像表示装置
JPH0922672A (ja) 画像表示装置
JPH09199064A (ja) 画像形成装置
JP3372689B2 (ja) 電子ビーム発生装置および画像表示装置
JP3392050B2 (ja) 画像表示装置
JPH09198003A (ja) 画像形成装置
JPH09213224A (ja) 画像形成パネルの製造方法及びその脱ガス装置及び前記画像形成パネルを用いた画像形成装置
JPH09134144A (ja) マルチ電子ビーム源及びそれを用いた表示装置
JPH11185599A (ja) 電子源駆動装置及び方法及び画像形成装置
JPH0973278A (ja) マルチ電子源の駆動方法及び装置、及びそれを用いた画像形成装置
JPH08190878A (ja) 電子源の駆動装置及び該電子源を用いた画像形成装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees