JPH0969628A

JPH0969628A - 半導体装置および反射型液晶表示装置

Info

Publication number: JPH0969628A
Application number: JP22556195A
Authority: JP
Inventors: Koji Haniwara; 甲二埴原
Original assignee: Pioneer Video Corp; Pioneer Electronic Corp
Current assignee: Pioneer Video Corp; Pioneer Corp
Priority date: 1995-09-01
Filing date: 1995-09-01
Publication date: 1997-03-11

Abstract

(57)【要約】【課題】微細で信頼性があり且つ製造容易な反射型液晶
表示装置、これ用の半導体装置、及びその製造方法を実
現する。【解決手段】半導体基板１上に形成したＭＯＳトランジ
スタのソース領域１１およびドレイン領域１３の少なく
とも一方の領域は、不純物密度の高い高濃度域１１ａ，
１３ａとこれに隣接する不純物密度の低い低濃度域１１
ｂ，１３ｂとが含まれているものであり、前記低濃度域
１１ｂ，１３ｂは、前記ＭＯＳトランジスタの耐圧が液
晶駆動電圧等に対応するように、前記ＭＯＳトランジス
タのゲート電極１２と前記高濃度域との間における長さ
１１ｃ，１３ｃが規定されたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置及び
その製造方法並びに反射型液晶表示装置に関し、詳しく
は、いわゆるプロジェクタ等に好適な反射パネルすなわ
ち微細で信頼性のある液晶表示パネルを持った反射型液
晶表示装置や、この液晶表示パネルの半導体基板などに
好適な半導体装置、さらにはこのような半導体装置を製
造する方法に関する。

【０００２】

【従来の技術】プロジェクタ等に用いられる液晶表示装
置の如く大画面化等よりも微細化等の方が重視される分
野では、液晶表示パネルにおける画素ごとのスイッチン
グ素子としてＴＦＴではなくＭＯＳトランジスタが用い
られることも多い。さらに、高い開口率を確保するため
に、反射型の構成や、スイッチングトランジスタの上方
に画素電極が積み上げられたシリコン基板などからなる
画素電極積層形パネル構造も採用される。

【０００３】従来、シリコン基板などの半導体装置に形
成されるＭＯＳトランジスタとして、いわゆるＬＤＤ構
造が知られている。図８に、この構造のＰチャネルＭＯ
Ｓトランジスタの特徴部分についての平面（ａ）及び断
面（ｂ）の模式図を示したが、これは、ゲート電極の側
面にＳｉＯ₂ 膜４ｃを残した状態でイオン注入を行うこ
とで、不純物の密度が高いｐ⁺ 型ドレイン領域である高
濃度域４ａに隣接して、不純物の密度が低いｐ^- 型ドレ
イン領域である低濃度域４ｂを設けたものである。この
ようにゲート−ドレイン間に低濃度域４ｂを介在させ
て、ドレイン近傍における最大電界強度を緩和したこと
により、ＩＣの電源電圧として一般的な５Ｖ程度の電源
電圧下で動作するＭＯＳトランジスタの微細化がチャネ
ル長１．２μｍ級まで可能となったのである。

【０００４】また、ドレイン近傍の電界強度をさらに緩
和したものとして、特開平５−９３９２２号公報等に記
載された、いわゆるドリフトチャネル構造も知られてい
る。図９に、この構造のＰチャネルＭＯＳトランジスタ
の特徴部分についての平面（ａ）及び断面（ｂ）の模式
図を示したが、これは、フィールド酸化膜５ｃをマスク
として高濃度域５ａのイオン注入を行うことで、高濃度
域５ａに隣接する低濃度域４ｂを形成したものである。
このようにゲート−ドレイン間に距離の長い低濃度域４
ｂを介在させたことにより、液晶駆動電圧以上の耐圧を
実現したものである。

【０００５】

【発明が解決しようとする課題】ところで、液晶の偏光
状態を制御するための液晶駆動電圧は一般に１５Ｖ〜２
０Ｖであり、この液晶駆動電圧をスイッチングするＭＯ
Ｓトランジスタの耐圧を確保するのに必要な低濃度域の
長さは、２倍程度の余裕度をも考慮して、約１．５μｍ
〜２μｍである。

【０００６】このため、ＬＤＤ構造では、ゲート電極側
面のＳｉＯ₂ 膜の厚さに支配されて低濃度域長さが約
０．２〜０．３μｍに限られてしまうので、微細化でき
ても信頼性に欠けることとなる。

【０００７】また、ドリフトチャネル構造では、フィー
ルド酸化膜の最小幅がチャネル長１．２μｍ級でその２
倍近い２．４μｍ程度であることから、この最小幅に支
配されて低濃度域長さが約２．４μｍ以上になってしま
う。この長さは適正な上記の約１．５μｍ〜２μｍを超
える余分なものである。このため、ドリフトチャネル構
造では、耐圧は確保できても、微細化が十分には達成さ
れないという犠牲を伴うこととなる。

【０００８】そこで、画素電極下のＭＯＳトランジスタ
がＬＤＤ構造のものより高耐圧で信頼性があり、しかも
それがドリフトチャネル構造のものよりも微細化可能
な、反射型液晶表示装置の表示パネル用の半導体装置を
実現することが課題となるが、生産技術や製造コスト等
の観点から、既存の製造設備を利用可能な構成とするこ
とも要求される。

【０００９】この発明は、このような課題を解決するた
めになされたものであり、微細で、信頼性があり、かつ
製造も容易な反射型液晶表示装置を提供することを目的
とする。また、この発明は、このような反射型液晶表示
装置の表示パネルに好適な半導体装置を実現することも
目的とする。さらに、この発明は、このような半導体装
置の製造方法を確立することをも目的とする。

【００１０】

【課題を解決するための手段】このような課題を解決す
るために発明された第１〜第３の解決手段について、そ
の構成および作用効果を以下に説明する。

【００１１】［第１の解決手段］第１の解決手段の半導
体装置の製造方法は（、出願当初の請求項１に記載の如
く）、半導体基板上にＭＯＳトランジスタを形成する半
導体装置の製造方法において、前記半導体基板内にｐ型
およびｎ型の何れか一方の第１の導電型のウェル領域を
形成する第１工程と、前記ウェル領域の表面にゲート酸
化膜を形成するとともに前記ウェル領域の周辺部に素子
分離用のフィールド酸化膜を形成する第２工程と、前記
ゲート酸化膜上のゲート配設部位にゲート電極と保護膜
との積層パターンを形成する第３工程と、この積層パタ
ーンと前記フィールド酸化膜とをマスクとして前記ウェ
ル領域内のソース及びドレイン配設部位にｐ型およびｎ
型の何れか他方の第２の導電型の不純物が低い密度で導
入されたソース領域およびドレイン領域を形成する第４
工程と、この第４工程後の前記半導体基板の表面に絶縁
膜を形成しこの絶縁膜に前記ソース領域へのコンタクト
孔と前記ドレイン領域へのコンタクト孔とを開口する第
５工程と、これらのコンタクト孔底部における前記ソー
ス領域および前記ドレイン領域の部分に前記第２の導電
型と同じ導電型の不純物を前記第４工程のときよりも高
い密度で導入させる第６工程とを備え、前記第５工程に
おけるコンタクト孔の開口に際し、前記ＭＯＳトランジ
スタの耐圧が液晶駆動電圧等の所定の駆動電圧に対応す
るように前記ゲート電極側開口端と前記ゲート電極の端
部との距離が設定されていることを特徴とする方法であ
る。

【００１２】このような第１の解決手段の半導体装置の
製造方法にあっては、従来のドリフトチャネル構造のＩ
Ｃ製造プロセス等で一般的な工程をベースにしてその一
部の順序を換えたりマスクパターンを変えたりすること
で、フィールド酸化膜で素子分離されたウェル領域にＭ
ＯＳトランジスタを形成する。そこで、既存の製造設備
を利用して容易に、所望の半導体装置を製造することが
できる。

【００１３】しかも、絶縁膜に開口するコンタクト孔の
位置を適宜に設定するだけで、ソース領域およびドレイ
ン領域において不純物密度の高い高濃度域と不純物密度
の低い低濃度域とを形成し得るばかりか、そのコンタク
ト孔開口端とゲート電極端部との距離をほぼ自由に設定
することもできる。そこで、ＭＯＳトランジスタの耐圧
が液晶駆動電圧等に対応するような値にその距離を設定
することも容易かつ確実に行うことができるが、こうし
て設定された距離、そしてこの距離に対応して決まる低
濃度域の長さは、ドリフトチャネル構造のトランジスタ
におけるそれよりも短い。これにより、ＬＤＤ構造の耐
圧を超える液晶駆動電圧等の所定の駆動電圧に叶う耐圧
であって、ドリフトチャネル構造のものよりも微細化可
能な、反射型液晶表示装置の表示パネルに好適な半導体
装置を製造することができる。

【００１４】したがって、この発明によれば、微細で、
信頼性があり、かつ製造も容易な反射型液晶表示装置の
表示パネルに好適な半導体装置を製造することができ
る。

【００１５】［第２の解決手段］第２の解決手段の半導
体装置は（、出願当初の請求項２に記載の如く）、半導
体基板上にＭＯＳトランジスタが形成された半導体装置
において、前記ＭＯＳトランジスタのソース領域および
ドレイン領域の少なくとも一方の領域は、不純物密度の
高い高濃度域とこれに隣接する不純物密度の低い低濃度
域とが含まれているものであり、前記低濃度域は、前記
ＭＯＳトランジスタの耐圧が液晶駆動電圧等の所定の駆
動電圧に対応するように、前記ＭＯＳトランジスタのゲ
ート電極と前記高濃度域との間における長さが規定され
たものであることを特徴とするものである。

【００１６】このような第２の解決手段の半導体装置に
あっては、ＭＯＳトランジスタのゲート電極と高濃度域
との間に低濃度域を介在させることにより、ソース領域
またはドレイン領域における電界強度が緩和される。し
かも、ＭＯＳトランジスタの耐圧が液晶駆動電圧等に対
応するような長さに低濃度域の長さが規定されているこ
とから、この長さはドリフトチャネル構造のトランジス
タにおけるそれよりも短い。これにより、この半導体装
置のＭＯＳトランジスタは、ＬＤＤ構造の耐圧を超える
液晶駆動電圧に叶う耐圧であって、ドリフトチャネル構
造のものよりも微細化可能なものとなる。

【００１７】したがって、この発明によれば、微細で、
信頼性があり、かつ製造も容易な反射型液晶表示装置の
表示パネルに好適な半導体装置を実現することができ
る。

【００１８】［第３の解決手段］第３の解決手段の反射
型液晶表示装置は（、出願当初の請求項３に記載の如
く）、パネルが半導体基板とこれに対向する透明基板と
これらの基板間に封入された液晶とを有してなり、前記
半導体基板の前記液晶側表面上には、マトリクス状の画
素配列に対応してマトリクス状に配置されたスイッチン
グ素子と、これの上方に前記画素配列対応でマトリクス
状に配置された画素電極とが形成されており、前記画素
電極は、それぞれ、印加される液晶駆動電圧が前記スイ
ッチング素子のうち前記画素配列上対応するスイッチン
グ素子によってスイッチングされるものである反射型液
晶表示装置において、前記スイッチング素子は、それぞ
れ、スイッチング用のＭＯＳトランジスタを含んだもの
であり、前記の各ＭＯＳトランジスタは、ソース領域お
よびドレイン領域の少なくとも一方の領域が、不純物密
度の高い高濃度域とこれに隣接する不純物密度の低い低
濃度域とを含んでいるものであり、前記低濃度域は、前
記ＭＯＳトランジスタの耐圧が前記液晶駆動電圧に対応
するように、前記ＭＯＳトランジスタのゲート電極と前
記高濃度域との間における長さが規定されたものである
ことを特徴とするものである。

【００１９】このような第３の解決手段の反射型液晶表
示装置にあっては、高い開口率の確保のために画素電極
積層形パネル構造を採るが、すなわち画素が微細であっ
ても隣接画素との僅かな間隙を残して画素電極を密に配
設することで高い開口率を確保するために透明基板を介
して半導体基板に向かう入射光の反射状態を各画素ごと
に切り換えるための液晶を駆動する画素電極が画素電極
への液晶駆動電圧スイッチング用のスイッチング素子の
上方に配されるという画素電極積層形パネル構造を採用
するが、特に、このスイッチング素子として、特定構造
のＭＯＳトランジスタを用いている。

【００２０】具体的には、ＭＯＳトランジスタのゲート
電極と高濃度域との間に低濃度域を介在させることによ
り、ソース領域またはドレイン領域における電界強度が
緩和される。しかも、ＭＯＳトランジスタの耐圧が液晶
駆動電圧に対応するような長さに低濃度域の長さが規定
されていることから、この長さはドリフトチャネル構造
のトランジスタにおけるそれよりも短い。これにより、
この反射型液晶表示装置のＭＯＳトランジスタは、ＬＤ
Ｄ構造の耐圧を超える液晶駆動電圧に叶う耐圧であっ
て、ドリフトチャネル構造のものよりも微細化可能なも
のとなる。

【００２１】したがって、この発明によれば、微細で、
信頼性があり、かつ製造も容易な反射型液晶表示装置を
提供することができる。

【００２２】

【発明の実施の形態】このような第１〜第３の解決手段
で達成された本発明について、これを実施するための形
態を説明する。

【００２３】［第１の実施の形態］本発明の第１の実施
形態にあっては、上述した第１の解決手段を実施するた
めに、（表示）パネルが（Ｐ型やＮ型のシリコン基板等
の）半導体基板とこれに対向する（ガラス基板や石英基
板等の）透明基板とこれらの基板間に封入された（ＳＴ
Ｎ形やＦＬＣ形等の）液晶とを有してなり、前記半導体
基板の前記液晶側表面上には、マトリクス状の画素配列
に対応してマトリクス状に配置された（各画素当り１又
は２以上のＰチャネル・ＮチャネルＭＯＳトランジスタ
等の複数の）スイッチング素子と、これの上方に前記画
素配列対応でマトリクス状に配置された画素電極とが形
成されており、前記画素電極は、それぞれ、印加される
液晶駆動電圧が前記スイッチング素子のうち前記画素配
列上対応するスイッチング素子によってスイッチングさ
れるものである反射型液晶表示装置において、前記スイ
ッチング素子は、それぞれ、（対をなすＰチャネルＭＯ
ＳトランジスタとＮチャネルＭＯＳトランジスタとから
なるトランスファゲート、具体的には、前記Ｐチャネル
ＭＯＳトランジスタと前記ＮチャネルＭＯＳトランジス
タは、ソース同士が前記画素電極および液晶駆動電圧信
号線の何れか一方に共通接続され、ドレイン同士が前記
画素電極および液晶駆動電圧信号線の何れか他方に共通
接続され、各ゲートが互いに逆相のスキャンパルス等の
スイッチング制御信号を受けるトランスファゲートなど
の）スイッチング用のＭＯＳトランジスタを含んだもの
であり、前記の各ＭＯＳトランジスタは、ソース領域お
よびドレイン領域の少なくとも一方の領域（望ましくは
双方の領域）が、不純物密度の高い高濃度域とこれに隣
接する不純物密度の低い低濃度域とを含んでいるもので
あり、前記低濃度域は、前記ＭＯＳトランジスタの耐圧
が前記液晶駆動電圧に対応するように、前記ＭＯＳトラ
ンジスタのゲート電極と前記高濃度域との間における長
さが規定されたものであることを特徴とするものであ
る。

【００２４】このような第１の実施形態の反射型液晶表
示装置にあっては、画素が微細であって信頼性も高い等
の利点に加えて、トランスファゲートの採用により、Ｐ
チャネルＭＯＳトランジスタの寄生容量および寄生抵抗
による液晶駆動電圧への影響と、対になるＮチャネルＭ
ＯＳトランジスタの寄生容量および寄生抵抗による液晶
駆動電圧への影響とが、ＰチャネルＭＯＳトランジスタ
とＮチャネルＭＯＳトランジスタとの対称的な構成およ
び相補的な働きによって相殺しあうことになる。そこ
で、画素電極に印加された液晶駆動電圧が従来よりも安
定するので、液晶の制御特性が改善される。

【００２５】したがって、この実施形態によれば、ＭＯ
Ｓアレイの液晶表示パネルにおける液晶の制御特性が良
く、しかも製造が容易な反射型液晶表示装置を実現する
ことができる。

【００２６】［第２の実施の形態］本発明の第２の実施
形態は、上記の第１の実施形態の反射型液晶表示装置で
あって、前記スイッチング素子の層と前記画素電極の層
との間に設けられ前記スイッチング素子と前記画素電極
とのうち前記画素配列に従って対応し合うものを接続す
る単層の又は多層の配線層を備え、前記単層の配線層ま
たは前記多層の配線層のうち少なくとも１つは、少なく
とも前記画素配列の対象部分が、前記接続のための配線
パターン部と、前記透明基板の前記液晶側表面と同じ電
位に保持される残パターン部とを含むものであることを
特徴とする。

【００２７】このような第２の実施形態の反射型液晶表
示装置にあっては、スイッチング素子層と画素電極層と
の間に配線層が設けられたことにより、トランジスタの
遮光が行われるとともに、画素電極と残パターン部等と
の間に存在する寄生容量が液晶の容量に付加されるので
液晶駆動電圧が安定する。しかも、残パターン部が透明
基板の液晶側表面と同じ電位であることから、この付加
容量が液晶自体の容量と完全に並列の状態となるので、
液晶駆動電圧が一層安定する。

【００２８】［第３の実施の形態］本発明の第３の実施
形態は、上記の第１の実施形態の反射型液晶表示装置で
あって、前記スイッチング素子の層と前記画素電極の層
との間に（層間絶縁膜等を介在させて）設けられ、前記
スイッチング素子と前記画素電極とのうち前記画素配列
に従って対応し合うものを接続する単層の又は多層の
（ＡｌやＷ、Ａｌ合金、Ｔｉ＋Ａｌ重畳、その他の金属
導体などからなる）配線層を備え、前記単層の配線層
は、又は前記多層の配線層のうち少なくとも１つ（望ま
しくは総て）は、少なくとも前記画素配列の対象部分が
（望ましくは周辺部も含めてパネル全面に亘る部分
が）、前記接続のための（ドレインラインやソースライ
ン等の）配線パターン部と、所定の最小絶縁間隙を挟ん
で前記配線パターンと（同一のスパッタや蒸着と同一の
フォトリソ工程等で）一体的に形成された（ダミーパタ
ーン等の）残パターン部とからなり、前記残パターン部
は、（前記透明基板の前記液晶側表面に被着したＩＴＯ
膜等の透明電極に接続されて）前記透明基板の前記液晶
側表面と同じ電位に保持されるものであることを特徴と
する。

【００２９】ここで、上記の「所定の最小絶縁間隙」と
は、静的絶縁のみでなく駆動状態をも考慮して動的にも
隣接パターンとの絶縁を確保するために必要とされる最
小幅の間隙と、安定に加工できる最小幅の間隙とのうち
の大きい方であって、間隙の何れのところでも概ねこの
幅になるように前記配線パ夕ーン部の周りに設けられた
間隙をいう。この間隙は絶縁材等で充填されていてもよ
い。

【００３０】このような第３の実施形態の反射型液晶表
示装置にあっては、スイッチング素子層と画素電極層と
の間に特定の配線層が設けられている。この配線層は、
互いに対応するスイッチング素子と画素電極とを接続す
るためやトランジスタの遮光等のために元来必要なもの
であるが、少なくともｌつの配線層は、少なくとも画素
の配設部分には、本来の接続用配線パターン部の他に、
所定の最小絶縁間隙を除いて概ね密に、配線パターンと
一体形成された残パターン部が残っている。そこで、こ
のような層では、不所望な段差の発生が最小絶縁間隙部
分の僅かな面積に限定される一方、大部分の配線パ夕ー
ン部および残パターン部においては層を重ねる度に段差
の角部等がなだらかになる。

【００３１】これにより、上方の層ほど表面が全体的に
平坦化されることから、スイッチング素子層表面では粗
い凹凸を途中の多層配線層の存在によって減衰させるこ
とができるので、画素電極表面は十分に平坦化される。
そして、この画素電極表面を直接反射面とした場合は元
より、画素電極層の上方に反射面を積層形成した場合
も、十分に平坦な反射面を得ることができる。

【００３２】［第４の実施の形態］本発明の第４の実施
形態は、上記の第１〜第３の実施形態の反射型液晶表示
装置であって、卜ランジスタ特性が入射光や漏洩光によ
る不所望な影響を受けることを防止するために前記画素
電極が前記スイッチング素子としてのトランジスタを覆
うように配置されるとともに前記残パターン部が前記画
素電極の間隙下でこれから漏れた入射光を遮る位置に配
置されており、開口率又は反射率の向上のために前記画
素電極が隣接画素電極との絶縁に要する最小間隙または
安定して加工可能な最小間隙を空けて密に配設されてい
る。

【００３３】［第５の実施の形態］本発明の第５の実施
形態は、上記の第１〜第４の実施形態の反射型液晶表示
装置であって、化学的機械的研磨処理による精度向上等
のために、前記複数の配線層および前記画素電極の層に
おける残パターンが駆動回路その他の周辺回路等の上方
にも設けられ、前記複数の配線層および前記画素電極に
介在する複数の層間絶縁膜は材質がＰＳＧ等の同一のも
ので製造工程が単純で済むものである。

【００３４】［第６の実施の形態］本発明の第６の実施
形態は、上記の第１〜第５の実施形態の反射型液晶表示
装置であって、平坦度向上のために、前記多層の配線層
も表面に化学的機械的研磨を施したものである。この場
合、中間段階の工程なので僅かな研磨処理で十分であ
る。

【００３５】

【実施例】本発明の実施例について説明を行うが、先ず
本発明の半導体装置についてＰチャネルＭＯＳトランジ
スタとＮチャネルＭＯＳトランジスタと他のＮチャネル
ＭＯＳトランジスタとを説明し、次に一対のＰチャネル
ＭＯＳトランジスタとＮチャネルＭＯＳトランジスタと
からなる本発明の半導体装置の製造方法を説明し、最後
にこのような半導体装置を用いた本発明の反射型液晶表
示装置の構成および動作を説明する。

【００３６】［半導体装置の実施例］本発明の半導体装
置の最良と思う実施例について、その具体的な構成を、
図面を引用して説明する。図１は、ＰチャネルＭＯＳト
ランジスタの要部模式図であり、（ａ）は平面図、
（ｂ）は断面の正面図である。

【００３７】このＰチャネルＭＯＳトランジスタは、シ
リコン基板１の表層部におけるフィールド酸化膜３で素
子分離されたウェル１４に形成されたものであるが、ゲ
ート１２の両側に分かれてそれぞれ形成されたソース１
１とドレイン１３との領域を備えている。そして、この
ソース１１は、フィールド酸化膜３とゲート１２とで囲
まれた環状の低濃度域１１ｂと、絶縁膜４０に開口形成
されたコンタクト孔１１ｄに対応して低濃度域１１ｂの
ほぼ中央部分に形成された高濃度域１１ａとからなって
いる。

【００３８】同様に、ドレイン１３は、フィールド酸化
膜３とゲート１２とで囲まれた環状の低濃度域１３ｂ
と、絶縁膜４０に開口形成されたコンタクト孔１３ｄに
対応して低濃度域１３ｂのほぼ中央部分に形成された高
濃度域１３ａとからなっている。これにより、このＰチ
ャネルＭＯＳトランジスタは、ソース領域およびドレイ
ン領域の双方が、不純物密度の高い高濃度域とこれに隣
接する不純物密度の低い低濃度域とを含んだものとなっ
ている。

【００３９】また、このＰチャネルＭＯＳトランジスタ
におけるゲート１２と高濃度域１１ａとの間に介在する
低濃度域１１ｂの幅すなわち低濃度域長１１ｃは、この
トランジスタの耐圧がスイッチング対象の液晶駆動電圧
に対応して２５Ｖ程度になるように、約１．２μｍにな
っている。ゲート１２と高濃度域１３ａとの間における
低濃度域長１３ｃも同様である。これにより、低濃度域
長１１ｃ，１３ｃは、ドリフトチャネル構造のものより
短いものとなっており、ＰチャネルＭＯＳトランジスタ
は、ＬＤＤ構造のものより高耐圧で液晶表示装置に適し
たものとなっている。

【００４０】次にＮチャネルＭＯＳトランジスタの構造
を説明するが、図２はその要部模式図であり、（ａ）は
平面図、（ｂ）は断面の正面図である。このＮチャネル
ＭＯＳトランジスタが上記のＰチャネルＭＯＳトランジ
スタと本質的に相違するのはｐ型とｎ型との導電型が入
れ替わっているだけである。そこで、その再度の説明は
割愛するが、このＮチャネルＭＯＳトランジスタも、ソ
ース領域２１およびドレイン領域２３の双方が、不純物
密度の高い高濃度域２１ａ，２３ａとこれに隣接する不
純物密度の低い低濃度域２１ｂ，２３ｂとを含んだもの
であり、しかも低濃度域長２１ｃ，２３ｃが、トランジ
スタ耐圧と液晶駆動電圧との対応づけに基づいて、ドリ
フトチャネル構造のものより短いものとなっている。

【００４１】なお、図３は、他のＮチャネルＭＯＳトラ
ンジスタについての正面からの断面模式図であるが、こ
れと上記のＮチャネルＭＯＳトランジスタとの相違は、
フィールド酸化膜３直下のｐ層がソース２１及びドレイ
ン２３の領域にまで達しているか否かだけである。した
がって、このＮチャネルＭＯＳトランジスタも上記のも
のと同じ特徴を有するものである。

【００４２】また、これらのトランジスタは、液晶画素
のスイッチングに好適なものであるが、ＬＣＤドライバ
のＩＣやその他の２０Ｖ程度の電源電圧で動作する半導
体装置にも適している。

【００４３】［半導体装置の製造方法の実施例］このよ
うな構造の半導体装置について、その製造プロセスを説
明する。図４は、各工程における断面模式図である。

【００４４】先ず、シリコン基板１の表面上のレジスト
をフォトリソグラフィ等によって所定のパターニング後
に燐をイオン注入してウェル１４（Ｎ−ｗｅｌｌ）を形
成し、さらに他のレジストパターンでシリコン基板１に
ボロンをイオン注入してウェル２４（Ｐ−ｗｅｌｌ）を
形成する（図４（ａ）参照）。これにより、半導体基板
であるシリコン基板１内にｐ型の導電型のウェル領域が
形成されるとともに、ｎ型の導電型のウェル領域も形成
される。ここで、これらのウェル領域の面積は、ドリフ
トチャネル構造のものより少なくされている。

【００４５】次に、ＬＯＣＯＳ（Local Oxidation Sili
con ）処理によってウェル１４，２４の領域の周辺部に
素子分離用のフィールド酸化膜３（ＳｉＯ₂ ）を形成す
る（図４（ｂ）参照）。また、ウェル１４，２４の領域
の表面に薄いゲート酸化膜を形成し、さらに、このゲー
ト酸化膜上のゲート配設部位であるウェル１４，２４の
ほぼ中央部に、ＣＶＤ（Chemical Vapor Deposition ）
やフォトリソグラフィの処理等によって、ゲート電極１
２，２２と保護膜との積層パターンを形成する（図４
（ｃ）参照）。

【００４６】そして、このゲート電極１２等の積層パタ
ーンとフィールド酸化膜３とウェル２４上のレジストを
マスクとして低ドーズ量のボロンをイオン注入し、さら
にゲート電極２２等の積層パターンとフィールド酸化膜
３とウェル１４上のレジストをマスクとして低ドーズ量
の燐をイオン注入する。これにより、ウェル１４の領域
内では、ソース１１及びドレイン１３配設部位にｐ型の
導電型の不純物（ボロン）が低い密度で導入されて、低
濃度域１１ｂ及び低濃度域１３ｂ（ｐ^- ）が形成され
る。また、ウェル２４の領域内では、ソース２１及びド
レイン２３配設部位にｎ型の導電型の不純物（燐）が低
い密度で導入されて、低濃度域２１ｂ及び低濃度域２３
ｂ（ｎ^- ）が形成される（図４（ｄ）参照）。

【００４７】これらの処理工程後、シリコン基板１の表
面に、ＣＶＤ処理等によって、さらにＳｉＯ₂ あるいは
リンシリケートガラス（ＰＳＧ）等の絶縁膜４０を形成
する。そして、この絶縁膜４０に、フォトリソグラフィ
やエッチング等の処理によって、ソース１１へのコンタ
クト孔１１ｄと、ドレイン１３へのコンタクト孔１３ｄ
と、ソース２１へのコンタクト孔２１ｄと、ドレイン２
３へのコンタクト孔２３ｄとを開口形成する。

【００４８】このときの各コンタクト孔の位置は、低濃
度域長１１ｃ，１３ｃ，２１ｃ，２３ｃ（図１，図２）
が、半導体装置の実施例について上述したときの値にな
るようにパターン上設定されている。これにより、ＭＯ
Ｓトランジスタの耐圧が液晶駆動電圧に対応するような
ゲート電極側開口端とゲート電極端部との距離設定がな
されている。

【００４９】そして、この絶縁膜４０とウェル２４上の
レジストをマスクとして、シリコン基板１に高ドーズ量
のボロンをイオン注入し、さらに絶縁膜４０とウェル１
４上のレジストをマスクとして、シリコン基板１に高ド
ーズ量の燐をイオン注入する。これにより、コンタクト
孔１１ｄの底部におけるソース１１の高濃度域１１ａの
部分（ｐ⁺ ）には低濃度域１１ｂ（ｐ^- ）と同じｐ型の
導電型の不純物（ボロン）が高い密度で導入され、同じ
くコンタクト孔１３ｄの底部におけるドレイン１３の高
濃度域１３ａの部分（ｐ⁺ ）にも低濃度域１３ｂ（ｐ
^- ）と同じｐ型の導電型の不純物（ボロン）が高い密度
で導入されるとともに、コンタクト孔２１ｄの底部にお
けるソース２１の高濃度域２１ａの部分（ｎ⁺ ）には低
濃度域２１ｂ（ｎ^- ）と同じｎ型の導電型の不純物
（燐）が高い密度で導入され、同じくコンタクト孔２３
ｄの底部におけるドレイン２３の高濃度域２３ａの部分
（ｎ⁺ ）にも低濃度域２３ｂ（ｎ^- ）と同じｎ型の導電
型の不純物（燐）が高い密度で導入される（図４（ｅ）
参照）。

【００５０】この後は、所定の配線パターンや層間絶縁
膜等も形成する。そして、最終的には、半導体装置の実
施例において述べた構造のＭＯＳトランジスタがシリコ
ン基板１上に形成された半導体装置が出来上がる。

【００５１】［反射型液晶表示装置の実施例］本発明の
反射型液晶表示装置の最良と思う実施例について、その
具体的な構成を、図面を引用して説明する。図５は、そ
のパネル断面の部分拡大模式図であり、図６は、その装
置における駆動回路をも含んだブロック図である。

【００５２】この反射型液晶表示装置は、表示パネル
が、Ｐ型のシリコン基板１と、一部にスペーサ等を介在
させてシリコン基板１に対向するガラス基板６と、これ
らの基板間に真空吸引等によって封入された液晶９とを
有してなるものである。

【００５３】ガラス基板６は、液晶９側表面上に、コモ
ン電圧に保持される又は接地等されるＩＴＯ等の透明電
極７と、斜め蒸着したシリコン酸化膜からなる配向膜８
とが積層して形成されている。なお、ブラックマトリク
スは除かれたものとなっている。

【００５４】液晶９は、垂直配列タイプのネマチック液
晶である。

【００５５】シリコン基板１は、液晶９側表面上に、マ
トリクス状に配列された画素の１つに対応して、ソース
１１がソースライン３１Ｓを介してデータ信号を受けポ
リシリコンゲート１２がスキャン信号を受けドレイン１
３がドレインライン３１Ｄに接続されたＰチャネルＭＯ
Ｓトランジスタ１０およびソース２１がソースライン３
１Ｓを介してデータ信号を受けポリシリコンゲート２２
がスキャン信号を受けドレイン２３がドレインライン３
１Ｄに接続されたＮチャネルＭＯＳトランジスタ２０
と、これの上方の画素電極層３４内に隣接画素電極と僅
かな絶縁間隙で分離されて密にパターン形成された画素
電極３４Ｄと、それぞれ配線層３１，３２，３３内にパ
ターン形成されてトランジスタ１０，２０のドレインと
画素電極３４Ｄとを接続するドレインライン３１Ｄ，３
２Ｄ，３３Ｄとが設けられたものである。

【００５６】このＰチャネルＭＯＳトランジスタ１０と
ＮチャネルＭＯＳトランジスタ２０とにより、この基板
１は、画素電極に印加される液晶駆動電圧をスイッチン
グするトランスファゲートが設けられたものとなってい
る。他の画素部分も、同様のものである。

【００５７】ここで、このＰチャネルＭＯＳトランジス
タ１０及びＮチャネルＭＯＳトランジスタ２０は、上述
した半導体装置の製造方法の実施例における方法によっ
て製造されて、上記の半導体装置の実施例における半導
体装置の構造を持ったものである。すなわち、これらの
トランジスタは、ソース領域およびドレイン領域が、不
純物密度の高い高濃度域とこれに隣接する不純物密度の
低い低濃度域とを含んでいて、その低濃度域は、これら
のトランジスタの耐圧が液晶駆動電圧に対応するよう
に、トランジスタのゲート電極と高濃度域との間におけ
る長さが規定されたものである。他の画素におけるトラ
ンジスタも、同様である。

【００５８】また、トランジスタ１０，２０の層と各配
線層３１，３２，３３と画素電極層３４との間には絶縁
膜４０および層間絶縁膜４１，４２，４３が交互に積層
して設けられている。ここで、配線層３１，３２，３３
および画素電極層３４はアルミニウム（Ａｌ）膜で形成
されている。また、絶縁膜４０〜４３は、リンシリケー
トガラス（ＰＳＧ）膜で形成されており、全層同じ材質
のものとなっている。なお、層間絶縁膜４３は、電極の
平坦性および電界の均一性を得るために、膜形成後の表
面に化学的機械的研磨研磨処理が施されたものとなって
いる。

【００５９】さらに、画素電極層３４の上には、シリコ
ン酸化膜やシリコン窒化膜からなる保護膜５０と、入射
光を反射する誘電体ミラ−５１と、斜め蒸着したシリコ
ン酸化膜からなる配向膜５２とが順に積層して形成され
ている。

【００６０】このような構造を採用したことから、この
反射型液晶表示装置は、一般的なＣＭＯＳ製造用のシリ
コンプロセスや液晶パネル製造プロセスによって製造す
ることができる。そこで、一般技術の説明は割愛する
が、この反射型液晶表示装置のパネルでは、配線層３
２，３３をパタ−ニングしてドレインライン３２Ｄ，３
３Ｄを形成する際に、ドレインライン３２Ｄ，３３Ｄの
周りをその絶縁又は加工に必要な最小限の幅だけエッチ
ングで除去するに留めておく。これにより、ダミーパタ
ーン３２Ｆ，３３Ｆ等の残パターン部は、ドレインライ
ン３２Ｄ等と同時一体的に、新たな工程を追加すること
なく、形成される。

【００６１】しかも、ダミーパターン３２Ｆ等には透明
電極７に共通接続するための引出しラインパターンも付
随的に形成される。これにより、ダミーパターン３２Ｆ
等はガラス基板６の液晶９側表面の透明電極７と同電位
にされるものであるとともに、層間絶縁膜４３を挟んだ
画素電極３４Ｄとで付加容量を構成するものとなってい
る。なお、ダミーパターン３３Ｆ等は、画素電極３４Ｄ
とその隣接画素電極との間隙の下に配置されて、漏れた
入射光が卜ランジスタ１０，２０に到達しないように遮
光も行うものとなっている。

【００６２】さらに、ゲート電極と高濃度域との間にお
ける低濃度域の長さが液晶駆動電圧に対応して規定され
たトランジスタ構造を採用したことにより、ドリフトチ
ャネル構造のものよりも、微細化が達成されたものとな
っている。

【００６３】なお、追加処理を僅かなものに抑えつつ誘
電体ミラ−５１による反射面を平坦化するために、画素
電極層３４の形成後にその表面に短時間の化学的機械的
研磨処理を施すとともに、保護膜５０の形成後もその表
面に鏡面仕上げの化学的機械的研磨処理を施すことも行
われる。

【００６４】この実施例の反射型液晶表示装置につい
て、その具体的な動作を、図面を引用して説明する。図
７は、図６の等価回路における駆動信号の波形例であ
る。

【００６５】液晶９の駆動は線順次駆動のアクティブマ
トリクス方式で行われる。すなわち、列電極駆動回路か
ら１水平走査線に相当する各列ごとのデータ信号がデー
タラインＡ１〜Ａｎにパラレル出力されるとともに、行
電極駆動回路からその走査線に該当する行のスキャン信
号の正負のパルスがスキャンラインＸ１，Ｙ１等に順次
出力される。このパルス出力は水平走査の度にラインＸ
１，Ｙ１からラインＸ２，Ｙ２さらにラインＸ３，Ｙ３
と順に遷移する。

【００６６】ここで、２行２列目の画素を例にとると、
この画素では、ＰチャネルＭＯＳ卜ランジスタ１０がラ
インＸ２を介してゲート１２に負のスキャンパルスを受
け、同時にＮチャネルＭＯＳトランジスタ２０がライン
Ｙ２を介してゲート２２に正のスキャンパルスを受ける
と、ＭＯＳトランジスタ１０，２０が共にオンして、ソ
ース１２，２２とドレイン１３，２３とが導通する。す
ると、ラインＡ２上に出力されたデータ信号の電圧は、
ソースライン３１Ｓと、トランジスタ１０，２Ｏと、ド
レインライン３ｌＤ，３２Ｄ，３３Ｄとを介して、画素
電極３４Ｄに印加される。このとき、ソース１２とドレ
イン１３との間の電流、及びソース２２とドレイン２３
との間の電流が、低濃度域の介在によって強度の緩和さ
れた電界の中を流れることから、ほぼ全面的に穏やかな
流速分布となって、トランジスタ耐圧は良好な状態に保
たれる。

【００６７】次にＰチャネルＭＯＳ卜ランジスタ１０の
ゲート１２及びＮチャネルＭＯＳトランジスタ２０のゲ
ート２２に接地電位が印加されると、ＭＯＳトランジス
タ１０，２０が共にオフして、画素電極３４Ｄにデータ
信号の電圧が保持される。そして、この画素電極３４Ｄ
の印加電圧と透明電極７のコモン電圧との電圧差に応じ
て、画素電極３４Ｄ上部における部分の液晶９が偏光状
態を変えるので、図示しない光源から投射された入射光
に対する図示しない投写面への反射光の割合を制御する
ことができる。他の画素に関しても同様である。

【００６８】

【発明の効果】以上の説明から明らかなように、本発明
の第１の解決手段の半導体装置の製造方法にあっては、
一般的な工程をベースにソース・ドレイン領域へのコン
タクト孔をマスクとして高濃度域を低濃度域内に形成す
る際に、低濃度域の長さを液晶駆動電圧等の所定の駆動
電圧に対応させることにより、その長さをドリフトチャ
ネル構造の場合よりも短くすることができる。したがっ
て、微細で信頼性があり且つ製造も容易な反射型液晶表
示装置の表示パネルに好適な半導体装置を製造すること
ができるという有利な効果が有る。

【００６９】また、本発明の第２の解決手段の半導体装
置にあっては、ＭＯＳトランジスタのゲート電極と高濃
度域との間に介在させた低濃度域の長さを、ＭＯＳトラ
ンジスタの耐圧が液晶駆動電圧等の所定の駆動電圧に対
応するような長さに規定した。これにより、低濃度域の
長さをドリフトチャネル構造のトランジスタにおけるそ
れよりも短くすることができた。したがって、微細で、
信頼性があり、かつ製造も容易な反射型液晶表示装置の
表示パネルに好適な半導体装置を実現することができる
という有利な効果を奏する。

【００７０】さらに、本発明の第３の解決手段の反射型
液晶表示装置にあっては、画素電極下のスイッチング素
子としてのＭＯＳトランジスタのゲート電極と高濃度域
との間に介在させた低濃度域の長さを、ＭＯＳトランジ
スタの耐圧が液晶駆動電圧に対応するような長さに規定
した。これにより、低濃度域の長さをドリフトチャネル
構造のトランジスタにおけるそれよりも短くすることが
できた。したがって、微細で、信頼性があり、かつ製造
も容易な反射型液晶表示装置を提供することができると
いう有利な効果を奏する。

【図面の簡単な説明】

【図１】本発明の構造の半導体装置におけるＰチャネ
ルＭＯＳトランジスタの模式図である。

【図２】本発明の構造の半導体装置におけるＮチャネ
ルＭＯＳトランジスタの模式図である。

【図３】本発明の構造の半導体装置における他のＮチ
ャネルＭＯＳトランジスタの模式図である。

【図４】本発明の半導体装置の製造プロセスを説明す
るための断面模式図である。

【図５】本発明の反射型液晶表示装置におけるパネル
断面の拡大模式図である。

【図６】その装置における駆動回路をも含んだブロッ
ク図である。

【図７】その駆動信号の波形図である。

【図８】従来のＬＤＤ構造の断面模式図である。

【図９】従来のドリフトチャネル構造の断面模式図で
ある。

【符号の説明】

１シリコン基板（半導体基板）３フィールド酸化膜４ａ高濃度域（不純物密度高濃度領域）４ｂ低濃度域（不純物密度低濃度領域）４ｃＳｉＯ₂ 膜５ａ高濃度域（不純物密度高濃度領域）５ｂ低濃度域（不純物密度低濃度領域）５ｃフィールド酸化膜６ガラス基板（透明基板）７透明電極８配向膜９液晶１０ＰチャネルＭＯＳトランジスタ（ＰｃｈＭｏｓ
ＦＥＴ）１１ソース１１ａ高濃度域（不純物密度高濃度領域）１１ｂ低濃度域（不純物密度低濃度領域）１１ｃ低濃度域長１１ｄコンタクト孔１２ゲート１３ドレイン１３ａ高濃度域（不純物密度高濃度領域）１３ｂ低濃度域（不純物密度低濃度領域）１３ｃ低濃度域長１３ｄコンタクト孔１４ウェル（Ｎ−ｗｅｌｌ）２０ＮチャネルＭＯＳトランジスタ（ＮｃｈＭｏｓ
ＦＥＴ）２１ソース２１ａ高濃度域（不純物密度高濃度領域）２１ｂ低濃度域（不純物密度低濃度領域）２１ｄコンタクト孔２２ゲート２３ドレイン２３ａ高濃度域（不純物密度高濃度領域）２３ｂ低濃度域（不純物密度低濃度領域）２３ｄコンタクト孔２４ウェル（Ｎ−ｗｅｌｌ）３１配線層３１Ｓソースライン（配線パターン部）３１Ｄドレインライン（配線パターン部）３２配線層３２Ｄドレインライン（配線パターン部）３２Ｆダミーパターン（残パターン部）３３配線層３３Ｄドレインライン（配線パターン部）３３Ｆダミーパターン（残パターン部）３４画素電極層３４Ｄ画素電極４０絶縁膜４１層間絶縁膜４２層間絶縁膜４３層間絶縁膜５０保護膜５１誘電体ミラー５２配向膜

Claims

【特許請求の範囲】

【請求項１】半導体基板上にＭＯＳトランジスタを形成
する半導体装置の製造方法において、前記半導体基板内
にｐ型およびｎ型の何れか一方の第１の導電型のウェル
領域を形成する第１工程と、前記ウェル領域の表面にゲ
ート酸化膜を形成するとともに前記ウェル領域の周辺部
に素子分離用のフィールド酸化膜を形成する第２工程
と、前記ゲート酸化膜上のゲート配設部位にゲート電極
と保護膜との積層パターンを形成する第３工程と、この
積層パターンと前記フィールド酸化膜とをマスクとして
前記ウェル領域内のソース及びドレイン配設部位にｐ型
およびｎ型の何れか他方の第２の導電型の不純物が低い
密度で導入されたソース領域およびドレイン領域を形成
する第４工程と、この第４工程後の前記半導体基板の表
面に絶縁膜を形成しこの絶縁膜に前記ソース領域へのコ
ンタクト孔と前記ドレイン領域へのコンタクト孔とを開
口する第５工程と、これらのコンタクト孔底部における
前記ソース領域および前記ドレイン領域の部分に前記第
２の導電型と同じ導電型の不純物を前記第４工程のとき
よりも高い密度で導入させる第６工程とを備え、前記第
５工程におけるコンタクト孔の開口に際し、前記ＭＯＳ
トランジスタの耐圧が所定の駆動電圧に対応するように
前記ゲート電極側開口端と前記ゲート電極の端部との距
離が設定されていることを特徴とする半導体装置の製造
方法。
【請求項２】半導体基板上にＭＯＳトランジスタが形成
された半導体装置において、前記ＭＯＳトランジスタの
ソース領域およびドレイン領域の少なくとも一方の領域
は、不純物密度の高い高濃度域とこれに隣接する不純物
密度の低い低濃度域とが含まれているものであり、前記
低濃度域は、前記ＭＯＳトランジスタの耐圧が所定の駆
動電圧に対応するように、前記ＭＯＳトランジスタのゲ
ート電極と前記高濃度域との間における長さが規定され
たものであることを特徴とする半導体装置。
【請求項３】パネルが半導体基板とこれに対向する透明
基板とこれらの基板間に封入された液晶とを有してな
り、前記半導体基板の前記液晶側表面上には、マトリク
ス状の画素配列に対応してマトリクス状に配置されたス
イッチング素子と、これの上方に前記画素配列対応でマ
トリクス状に配置された画素電極とが形成されており、
前記画素電極は、それぞれ、印加される液晶駆動電圧が
前記スイッチング素子のうち前記画素配列上対応するス
イッチング素子によってスイッチングされるものである
反射型液晶表示装置において、前記スイッチング素子
は、それぞれ、スイッチング用のＭＯＳトランジスタを
含んだものであり、前記の各ＭＯＳトランジスタは、ソ
ース領域およびドレイン領域の少なくとも一方の領域
が、不純物密度の高い高濃度域とこれに隣接する不純物
密度の低い低濃度域とを含んでいるものであり、前記低
濃度域は、前記ＭＯＳトランジスタの耐圧が前記液晶駆
動電圧に対応するように、前記ＭＯＳトランジスタのゲ
ート電極と前記高濃度域との間における長さが規定され
たものであることを特徴とする反射型液晶表示装置。