JPH0968953A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0968953A JPH0968953A JP24398295A JP24398295A JPH0968953A JP H0968953 A JPH0968953 A JP H0968953A JP 24398295 A JP24398295 A JP 24398295A JP 24398295 A JP24398295 A JP 24398295A JP H0968953 A JPH0968953 A JP H0968953A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- output
- crystal display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、コストアップや互換
性の問題を生じさせずにハードパワーオン時の液晶デバ
イスのちら付きを防止する。 【解決手段】 液晶表示素子３６と、液晶表示素子によ
り表示すべき内容に対応する表示データおよびその通常
の表示に必要な信号を所定の経路を介して供給する制御
手段３１と、この必要な信号に基き、表示データを所定
のデータ量単位で蓄積してラッチし、これに応じた駆動
信号を液晶表示素子に供給する駆動回路３２とを備えた
液晶表示装置において、制御手段は、装置のパワーオン
時に、通常の表示を行う場合には供給しない特有の信号
を、所定の経路と同一経路を介して駆動手段に供給する
ものであり、駆動回路は、この特有の信号に基づいてラ
ッチ出力をリセットするものである。
性の問題を生じさせずにハードパワーオン時の液晶デバ
イスのちら付きを防止する。 【解決手段】 液晶表示素子３６と、液晶表示素子によ
り表示すべき内容に対応する表示データおよびその通常
の表示に必要な信号を所定の経路を介して供給する制御
手段３１と、この必要な信号に基き、表示データを所定
のデータ量単位で蓄積してラッチし、これに応じた駆動
信号を液晶表示素子に供給する駆動回路３２とを備えた
液晶表示装置において、制御手段は、装置のパワーオン
時に、通常の表示を行う場合には供給しない特有の信号
を、所定の経路と同一経路を介して駆動手段に供給する
ものであり、駆動回路は、この特有の信号に基づいてラ
ッチ出力をリセットするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーオン時の液
晶表示素子のチラ付きを防止した液晶表示装置に関す
る。
晶表示素子のチラ付きを防止した液晶表示装置に関す
る。
【０００２】
【従来の技術】図３は、従来の液晶表示装置の一例を示
す図である。同図において、１６は液晶デバイス、１２
は液晶デバイス１６を駆動するドライバであり、これら
により記録装置を構成している。１１はこの記録装置を
制御しているコントローラであり、ドライバ１２へ液晶
駆動信号であるクロック信号ＣＬＫ、データ信号ＤＡＴ
Ａ、ロード信号ＬＯＡＤおよびコモン信号ＣＯＭをそれ
ぞれ出力し、また液晶デバイス１６へ信号ＣＯＭを供給
している。
す図である。同図において、１６は液晶デバイス、１２
は液晶デバイス１６を駆動するドライバであり、これら
により記録装置を構成している。１１はこの記録装置を
制御しているコントローラであり、ドライバ１２へ液晶
駆動信号であるクロック信号ＣＬＫ、データ信号ＤＡＴ
Ａ、ロード信号ＬＯＡＤおよびコモン信号ＣＯＭをそれ
ぞれ出力し、また液晶デバイス１６へ信号ＣＯＭを供給
している。
【０００３】１３はＬＣＤドライバ１２に内蔵されたシ
フトレジスタであり、その入力ＣＫはコントローラ１１
の出力ＣＬＫに接続され、また入力Ｄｉはコントローラ
１１の出力ＤＡＴＡにそれぞれ接続されている。そし
て、シフトレジスタ１３はコントローラ１１から入力さ
れた信号ＤＡＴＡの情報を入力ＣＫに入力された信号Ｃ
ＬＫによってシフトする機能を有する。
フトレジスタであり、その入力ＣＫはコントローラ１１
の出力ＣＬＫに接続され、また入力Ｄｉはコントローラ
１１の出力ＤＡＴＡにそれぞれ接続されている。そし
て、シフトレジスタ１３はコントローラ１１から入力さ
れた信号ＤＡＴＡの情報を入力ＣＫに入力された信号Ｃ
ＬＫによってシフトする機能を有する。
【０００４】１４はＬＣＤドライバ１２に内蔵されたラ
ッチ回路であり、その入力Ｄｉn-0はシフトレジスタ１
３の出力Ｑn-0 に接続されており、コントローラ１１か
らの信号ＬＯＡＤによって、シフトレジスタ１３の内容
をラッチする機能を有する。１５はＥＸＯＲ回路であ
り、その入力の１つがラッチ回路１４の出力Ｑn-0 に接
続され、もう一方の入力がコントローラ１１の出力ＣＯ
Ｍに接続されている。そして、ラッチ回路１４の出力が
“Ｈ”の場合は、信号ＣＯＭの反転信号を出力し、ラッ
チ回路１４の出力が“Ｌ”の場合は、信号ＣＯＭをその
まま出力する。液晶デバイス１６のセグメント端子ＳＥ
ＧはＥＸＯＲ回路１５の出力に接続され、コモン端子Ｃ
ＯＭはコントローラ１１の出力ＣＯＭに接続されてお
り、端子ＳＥＧと端子ＣＯＭの間に電位差がないセグメ
ントを消灯し、端子ＳＥＧと端子ＣＯＭの間に電位差が
生じているセグメントを点灯する。
ッチ回路であり、その入力Ｄｉn-0はシフトレジスタ１
３の出力Ｑn-0 に接続されており、コントローラ１１か
らの信号ＬＯＡＤによって、シフトレジスタ１３の内容
をラッチする機能を有する。１５はＥＸＯＲ回路であ
り、その入力の１つがラッチ回路１４の出力Ｑn-0 に接
続され、もう一方の入力がコントローラ１１の出力ＣＯ
Ｍに接続されている。そして、ラッチ回路１４の出力が
“Ｈ”の場合は、信号ＣＯＭの反転信号を出力し、ラッ
チ回路１４の出力が“Ｌ”の場合は、信号ＣＯＭをその
まま出力する。液晶デバイス１６のセグメント端子ＳＥ
ＧはＥＸＯＲ回路１５の出力に接続され、コモン端子Ｃ
ＯＭはコントローラ１１の出力ＣＯＭに接続されてお
り、端子ＳＥＧと端子ＣＯＭの間に電位差がないセグメ
ントを消灯し、端子ＳＥＧと端子ＣＯＭの間に電位差が
生じているセグメントを点灯する。
【０００５】次に、図４のタイミングチャートを参照し
て、図１の装置の一般的な動作の一例を説明する。記録
装置を制御しているコントローラ１１は、パワーオンに
よるリセット動作後、液晶デバイス１６における表示内
容に対応する第１ビットのデータに信号ＤＡＴＡをセッ
トし、しかるべき時間が経過した後に信号ＣＬＫを一旦
“Ｌ”にセットする。そして、さらにしかるべき時間が
経過した後に信号ＣＬＫを“Ｈ”にセットする。このコ
ントローラ１１からの信号ＣＬＫの立ち上がりに応じて
ＬＣＤドライバ１２は、信号ＣＬＫの立ち上がり時の信
号ＤＡＴＡの内容をシフトレジスタ１３の最終ビットに
保存する。第１ビットの転送を終了したコントローラ１
１は次の第２ビットのデータに信号ＤＡＴＡをセット
し、しかるべき時間が経過した後に信号ＣＬＫを一旦
“Ｌ”にセットし、さらにしかるべき時間が経過した後
に信号ＣＬＫに“Ｈ”をセットする。このコントローラ
１１からの信号ＣＬＫの立ち上がりに応じてＬＣＤドラ
イバ１２は信号ＣＬＫの立ち上がり時の信号ＤＡＴＡの
内容をシフトレジスタ１３の最終ビットに保存し、前回
の最終ビットの内容、つまりコントローラ１１からの第
１ビットの情報をシフトレジスタ１３の最終ビットの１
つ手前のビットにシフトする。
て、図１の装置の一般的な動作の一例を説明する。記録
装置を制御しているコントローラ１１は、パワーオンに
よるリセット動作後、液晶デバイス１６における表示内
容に対応する第１ビットのデータに信号ＤＡＴＡをセッ
トし、しかるべき時間が経過した後に信号ＣＬＫを一旦
“Ｌ”にセットする。そして、さらにしかるべき時間が
経過した後に信号ＣＬＫを“Ｈ”にセットする。このコ
ントローラ１１からの信号ＣＬＫの立ち上がりに応じて
ＬＣＤドライバ１２は、信号ＣＬＫの立ち上がり時の信
号ＤＡＴＡの内容をシフトレジスタ１３の最終ビットに
保存する。第１ビットの転送を終了したコントローラ１
１は次の第２ビットのデータに信号ＤＡＴＡをセット
し、しかるべき時間が経過した後に信号ＣＬＫを一旦
“Ｌ”にセットし、さらにしかるべき時間が経過した後
に信号ＣＬＫに“Ｈ”をセットする。このコントローラ
１１からの信号ＣＬＫの立ち上がりに応じてＬＣＤドラ
イバ１２は信号ＣＬＫの立ち上がり時の信号ＤＡＴＡの
内容をシフトレジスタ１３の最終ビットに保存し、前回
の最終ビットの内容、つまりコントローラ１１からの第
１ビットの情報をシフトレジスタ１３の最終ビットの１
つ手前のビットにシフトする。
【０００６】このようにして、液晶デバイス１６の表示
内容に対応する各ビットのデータの転送を最終ビットま
で繰り返し、全てのビット情報の転送が終了した時点で
コントローラ１１は信号ＬＯＡＤを一旦“Ｌ”にセット
し、しかるべき時間が経過した後に信号ＬＯＡＤを
“Ｈ”にセットする。このコントローラ１１からの信号
ＬＯＡＤの立ち上がりに応じてＬＣＤドライバ１２は信
号ＬＯＡＤの立ち上がり時のシフトレジスタ１３の内容
をラッチ回路１４にラッチする。ＥＸＯＲ回路１５の各
入力はラッチ回路１４の出力およびコントローラ１１の
出力ＣＯＭに接続されているため、ＥＸＯＲ回路１５
は、ラッチ回路１４の出力のうち“Ｌ”のビットに対し
ては信号ＣＯＭと同じレベルを出力し、ラッチ回路１４
の出力“Ｈ”のビットに対しては信号ＣＯＭの反転情報
を出力し、この出力信号が液晶デバイス１６の端子ＳＥ
Ｇに入力される。そして、液晶デバイス１６は端子ＳＥ
Ｇと端子ＣＯＭ間に電位差がないセグメントを消灯し、
端子ＳＥＧと端子ＣＯＭ間に電位差が生じているセグメ
ントを点灯する。つまり、コントローラ１１からの信号
ＤＡＴＡのうちの“Ｌ”ビットに対応するセグメントを
消灯し、“Ｈ”ビットに対応するセグメントを点灯す
る。
内容に対応する各ビットのデータの転送を最終ビットま
で繰り返し、全てのビット情報の転送が終了した時点で
コントローラ１１は信号ＬＯＡＤを一旦“Ｌ”にセット
し、しかるべき時間が経過した後に信号ＬＯＡＤを
“Ｈ”にセットする。このコントローラ１１からの信号
ＬＯＡＤの立ち上がりに応じてＬＣＤドライバ１２は信
号ＬＯＡＤの立ち上がり時のシフトレジスタ１３の内容
をラッチ回路１４にラッチする。ＥＸＯＲ回路１５の各
入力はラッチ回路１４の出力およびコントローラ１１の
出力ＣＯＭに接続されているため、ＥＸＯＲ回路１５
は、ラッチ回路１４の出力のうち“Ｌ”のビットに対し
ては信号ＣＯＭと同じレベルを出力し、ラッチ回路１４
の出力“Ｈ”のビットに対しては信号ＣＯＭの反転情報
を出力し、この出力信号が液晶デバイス１６の端子ＳＥ
Ｇに入力される。そして、液晶デバイス１６は端子ＳＥ
Ｇと端子ＣＯＭ間に電位差がないセグメントを消灯し、
端子ＳＥＧと端子ＣＯＭ間に電位差が生じているセグメ
ントを点灯する。つまり、コントローラ１１からの信号
ＤＡＴＡのうちの“Ｌ”ビットに対応するセグメントを
消灯し、“Ｈ”ビットに対応するセグメントを点灯す
る。
【０００７】
【発明が解決しようとする課題】上述のようにして、液
晶デバイス１６の駆動が一般的になされるわけである
が、図３の回路では、リセット状態から第１回目のデー
タ転送が終了するまでの間、ＬＣＤドライバ１２内部の
ラッチ回路１４の出力が不定であり、パワーオン時に液
晶デバイス１６の表示がちら付くという欠点がある。さ
らに近年の記録装置によく見られるソフトパワーオン／
オフと言われる、機械的なハードパワーオン／オフでな
く、ソフト上で電源のオン／オフを行うような装置（Ａ
Ｃパワーは入力されており、装置の表示上は電源がオフ
しているような装置など）であれば、ハードパワーオン
時にソフトパワーオフであるにもかかわらず液晶デバイ
ス１６が一瞬表示してしまうという欠点がある。
晶デバイス１６の駆動が一般的になされるわけである
が、図３の回路では、リセット状態から第１回目のデー
タ転送が終了するまでの間、ＬＣＤドライバ１２内部の
ラッチ回路１４の出力が不定であり、パワーオン時に液
晶デバイス１６の表示がちら付くという欠点がある。さ
らに近年の記録装置によく見られるソフトパワーオン／
オフと言われる、機械的なハードパワーオン／オフでな
く、ソフト上で電源のオン／オフを行うような装置（Ａ
Ｃパワーは入力されており、装置の表示上は電源がオフ
しているような装置など）であれば、ハードパワーオン
時にソフトパワーオフであるにもかかわらず液晶デバイ
ス１６が一瞬表示してしまうという欠点がある。
【０００８】また、これを解決するためにＬＣＤドライ
バ１２にリセット端子を設けるような構成とすれば、Ｌ
ＣＤドライバ１２のピン数増加、コントローラ１１とＬ
ＣＤドライバ１２とを接続するコネクタのピン数増加等
のコストアップにつながる他、従来のＬＣＤドライバ１
２と互換性がないなどの問題がある。
バ１２にリセット端子を設けるような構成とすれば、Ｌ
ＣＤドライバ１２のピン数増加、コントローラ１１とＬ
ＣＤドライバ１２とを接続するコネクタのピン数増加等
のコストアップにつながる他、従来のＬＣＤドライバ１
２と互換性がないなどの問題がある。
【０００９】本発明の目的は、上記従来技術の問題点に
鑑み、液晶表示装置において、コストアップや互換性の
問題を生じさせずにハードパワーオン時の液晶デバイス
のちら付きを防止することにある。
鑑み、液晶表示装置において、コストアップや互換性の
問題を生じさせずにハードパワーオン時の液晶デバイス
のちら付きを防止することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
本発明では、液晶表示素子と、液晶表示素子により表示
すべき内容に対応する表示データおよびその通常の表示
に必要な信号を所定の経路を介して供給する制御手段
と、この必要な信号に基き、表示データを所定のデータ
量単位で蓄積してラッチし、これに応じた駆動信号を液
晶表示素子に供給する駆動回路とを備えた液晶表示装置
において、制御手段は、装置のパワーオン時に、通常の
表示を行う場合には供給しない特有の信号を、所定の経
路と同一経路を介して駆動手段に供給するものであり、
駆動回路は、この特有の信号に基づいてラッチ出力をリ
セットするものであることを特徴とする。
本発明では、液晶表示素子と、液晶表示素子により表示
すべき内容に対応する表示データおよびその通常の表示
に必要な信号を所定の経路を介して供給する制御手段
と、この必要な信号に基き、表示データを所定のデータ
量単位で蓄積してラッチし、これに応じた駆動信号を液
晶表示素子に供給する駆動回路とを備えた液晶表示装置
において、制御手段は、装置のパワーオン時に、通常の
表示を行う場合には供給しない特有の信号を、所定の経
路と同一経路を介して駆動手段に供給するものであり、
駆動回路は、この特有の信号に基づいてラッチ出力をリ
セットするものであることを特徴とする。
【００１１】
【作用】これによれば、パワーオン時には、通常の表示
を行う場合には供給しない特有の信号に基づいてラッチ
出力がリセットされるため、液晶表示素子の表示状態も
所定の状態にリセットされることになる。したがって、
パワーオン時に液晶表示素子の表示状態がちら付くこと
はない。また、前記特有の信号は、通常の表示に必要な
信号を供給する経路と同一の経路を介して供給されるた
め、接続端子数の増加等の必要はなく、従来の駆動回路
との互換性が保持される。
を行う場合には供給しない特有の信号に基づいてラッチ
出力がリセットされるため、液晶表示素子の表示状態も
所定の状態にリセットされることになる。したがって、
パワーオン時に液晶表示素子の表示状態がちら付くこと
はない。また、前記特有の信号は、通常の表示に必要な
信号を供給する経路と同一の経路を介して供給されるた
め、接続端子数の増加等の必要はなく、従来の駆動回路
との互換性が保持される。
【００１２】
【実施例】図１は、本発明の一実施例に係る液晶表示装
置を示す図であり、本発明を最もよく表わしている。同
図において、３６は液晶デバイス、３２は液晶デバイス
３６を駆動するドライバであり、これらは記録装置を構
成している。３１はこの記録装置を制御しているコント
ローラであり、ドライバ３２へ液晶駆動信号であるクロ
ック信号ＣＬＫ、データ信号ＤＡＴＡ、ロード信号ＬＯ
ＡＤおよびコモン信号ＣＯＭをそれぞれ出力し、また液
晶デバイス３６へ信号ＣＯＭを供給している。
置を示す図であり、本発明を最もよく表わしている。同
図において、３６は液晶デバイス、３２は液晶デバイス
３６を駆動するドライバであり、これらは記録装置を構
成している。３１はこの記録装置を制御しているコント
ローラであり、ドライバ３２へ液晶駆動信号であるクロ
ック信号ＣＬＫ、データ信号ＤＡＴＡ、ロード信号ＬＯ
ＡＤおよびコモン信号ＣＯＭをそれぞれ出力し、また液
晶デバイス３６へ信号ＣＯＭを供給している。
【００１３】３３はＬＣＤドライバ３２に内蔵されたシ
フトレジスタであり、その入力ＣＫはコントローラ３１
の出力ＣＬＫに接続され、また入力Ｄｉはコントローラ
１１の出力ＤＡＴＡにそれぞれ接続されている。そし
て、シフトレジスタ３３はコントローラ３１からの出力
信号ＣＬＫによって信号ＤＡＴＡの情報をシフトする。
３４はＬＣＤドライバ３２に内蔵されたラッチ回路であ
り、その入力Ｄｉn-0はシフトレジスタ３３の出力Ｑn-0
に接続されており、コントローラ３１からの信号ＬＯ
ＡＤによって、シフトレジスタ３３の内容をラッチする
機能を有する。３５はＥＸＯＲ回路であり、その入力の
一つがラッチ回路３４の出力Ｑn-0 に接続され、もう一
方の入力がコントローラ３１の出力信号ＣＯＭに接続さ
れている。そして、ラッチ回路３４の出力が“Ｈ”の場
合は信号ＣＯＭの反転信号を出力し、ラッチ回路３４の
出力が“Ｌ”の場合は信号ＣＯＭをそのまま出力する機
能を有する。
フトレジスタであり、その入力ＣＫはコントローラ３１
の出力ＣＬＫに接続され、また入力Ｄｉはコントローラ
１１の出力ＤＡＴＡにそれぞれ接続されている。そし
て、シフトレジスタ３３はコントローラ３１からの出力
信号ＣＬＫによって信号ＤＡＴＡの情報をシフトする。
３４はＬＣＤドライバ３２に内蔵されたラッチ回路であ
り、その入力Ｄｉn-0はシフトレジスタ３３の出力Ｑn-0
に接続されており、コントローラ３１からの信号ＬＯ
ＡＤによって、シフトレジスタ３３の内容をラッチする
機能を有する。３５はＥＸＯＲ回路であり、その入力の
一つがラッチ回路３４の出力Ｑn-0 に接続され、もう一
方の入力がコントローラ３１の出力信号ＣＯＭに接続さ
れている。そして、ラッチ回路３４の出力が“Ｈ”の場
合は信号ＣＯＭの反転信号を出力し、ラッチ回路３４の
出力が“Ｌ”の場合は信号ＣＯＭをそのまま出力する機
能を有する。
【００１４】液晶デバイス３６のセグメント端子ＳＥＧ
はＥＸＯＲ回路３５の出力に接続され、コモン端子ＣＯ
Ｍはコントローラ３１の出力ＣＯＭに接続されており、
端子ＳＥＧと端子ＣＯＭの間に電位差がないセグメント
を消灯し、端子ＳＥＧと端子ＣＯＭの間に電位差が生じ
ているセグメントを点灯する。
はＥＸＯＲ回路３５の出力に接続され、コモン端子ＣＯ
Ｍはコントローラ３１の出力ＣＯＭに接続されており、
端子ＳＥＧと端子ＣＯＭの間に電位差がないセグメント
を消灯し、端子ＳＥＧと端子ＣＯＭの間に電位差が生じ
ているセグメントを点灯する。
【００１５】３７はＡＮＤ回路であり、信号ＣＬＫが
“Ｈ”で、かつ信号ＬＯＡＤが“Ｌ”の時のみ“Ｌ”を
出力し、それ以外の状態では全て“Ｈ”を出力する。Ａ
ＮＤ回路３７の出力はシフトレジスタ３３、およびラッ
チ回路３４の端子ＣＬＸに接続されており、ＡＮＤ回路
３７の出力（図２に示すドライバ内部クリア信号）が
“Ｌ”の時、つまり信号ＣＬＫが“Ｈ”で、かつ信号Ｌ
ＯＡＤが“Ｌ”の時にシフトレジスタ３３、およびラッ
チ回路３４の出力Ｑn-0 を“Ｌ”にクリアする。
“Ｈ”で、かつ信号ＬＯＡＤが“Ｌ”の時のみ“Ｌ”を
出力し、それ以外の状態では全て“Ｈ”を出力する。Ａ
ＮＤ回路３７の出力はシフトレジスタ３３、およびラッ
チ回路３４の端子ＣＬＸに接続されており、ＡＮＤ回路
３７の出力（図２に示すドライバ内部クリア信号）が
“Ｌ”の時、つまり信号ＣＬＫが“Ｈ”で、かつ信号Ｌ
ＯＡＤが“Ｌ”の時にシフトレジスタ３３、およびラッ
チ回路３４の出力Ｑn-0 を“Ｌ”にクリアする。
【００１６】次に、図２のタイミングチャートを参照し
て、図１の装置の動作を説明する。記録装置を制御して
いるコントローラ３１はパワーオンリセット状態で出力
ＣＬＫが“Ｈ”状態、かつ出力ＬＯＡＤが“Ｌ”状態と
なるように設計されており、パワーオンリセット後のソ
フトイニシャル動作で出力ＣＬＫが“Ｌ”となり、出力
ＬＯＡＤが“Ｈ”となるように設定されている。これに
より、ポイントａ以前のパワーオンリセット状態ではＬ
ＣＤドライバ３２内部のＡＮＤ回路３７の出力は“Ｌ”
となり、ＬＣＤドライバ３２内部のシフトレジスタ３
３、およびラッチ回路３４の出力Ｑn-0 は“Ｌ”にクリ
アされるとともに、ソフトイニシャル動作後、つまりポ
イントａ以後の状態ではＬＣＤドライバ３２内部のＡＮ
Ｄ回路３７の出力は“Ｈ”となり、ＬＣＤドライバ３２
内部のシフトレジスタ３３、およびラッチ回路３４のク
リアが解除される。
て、図１の装置の動作を説明する。記録装置を制御して
いるコントローラ３１はパワーオンリセット状態で出力
ＣＬＫが“Ｈ”状態、かつ出力ＬＯＡＤが“Ｌ”状態と
なるように設計されており、パワーオンリセット後のソ
フトイニシャル動作で出力ＣＬＫが“Ｌ”となり、出力
ＬＯＡＤが“Ｈ”となるように設定されている。これに
より、ポイントａ以前のパワーオンリセット状態ではＬ
ＣＤドライバ３２内部のＡＮＤ回路３７の出力は“Ｌ”
となり、ＬＣＤドライバ３２内部のシフトレジスタ３
３、およびラッチ回路３４の出力Ｑn-0 は“Ｌ”にクリ
アされるとともに、ソフトイニシャル動作後、つまりポ
イントａ以後の状態ではＬＣＤドライバ３２内部のＡＮ
Ｄ回路３７の出力は“Ｈ”となり、ＬＣＤドライバ３２
内部のシフトレジスタ３３、およびラッチ回路３４のク
リアが解除される。
【００１７】イニシャル終了後、コントローラ３１は液
晶デバイス３６の表示内容に対応する第１ビットのデー
タに出力ＤＡＴＡをセットし、しかるべき時間が経過し
た後に出力ＣＬＫを一旦“Ｈ”にセットし、さらにしか
るべき時間が経過した後に出力ＣＬＫを“Ｌ”にセット
する。このコントローラ３１からの信号ＣＬＫの立ち上
がりに応じてＬＣＤドライバ３２は信号ＣＬＫの立ち上
がり時の信号ＤＡＴＡの内容をシフトレジスタ３３の最
終ビットに保存する。このようにして第１ビットの転送
を終了したコントローラ３１は次の第２ビットのデータ
に出力ＤＡＴＡをセットし、しかるべき時間が経過した
後に出力ＣＬＫを一旦“Ｈ”にセットし、さらにしかる
べき時間が経過した後に出力ＣＬＫを“Ｌ”にセットす
る。このコントローラ３１からの信号ＣＬＫの立ち上が
りに応じてＬＣＤドライバ３２は信号ＣＬＫの立ち上が
り時の信号ＤＡＴＡの内容をシフトレジスタ３３の最終
ビットに保存し、前回の最終ビットの内容、つまりコン
トローラ３１からの第１ビットの情報をシフトレジスタ
３３の最終ビットの一つ手前のビットにシフトする。
晶デバイス３６の表示内容に対応する第１ビットのデー
タに出力ＤＡＴＡをセットし、しかるべき時間が経過し
た後に出力ＣＬＫを一旦“Ｈ”にセットし、さらにしか
るべき時間が経過した後に出力ＣＬＫを“Ｌ”にセット
する。このコントローラ３１からの信号ＣＬＫの立ち上
がりに応じてＬＣＤドライバ３２は信号ＣＬＫの立ち上
がり時の信号ＤＡＴＡの内容をシフトレジスタ３３の最
終ビットに保存する。このようにして第１ビットの転送
を終了したコントローラ３１は次の第２ビットのデータ
に出力ＤＡＴＡをセットし、しかるべき時間が経過した
後に出力ＣＬＫを一旦“Ｈ”にセットし、さらにしかる
べき時間が経過した後に出力ＣＬＫを“Ｌ”にセットす
る。このコントローラ３１からの信号ＣＬＫの立ち上が
りに応じてＬＣＤドライバ３２は信号ＣＬＫの立ち上が
り時の信号ＤＡＴＡの内容をシフトレジスタ３３の最終
ビットに保存し、前回の最終ビットの内容、つまりコン
トローラ３１からの第１ビットの情報をシフトレジスタ
３３の最終ビットの一つ手前のビットにシフトする。
【００１８】このようにして液晶デバイス３６の表示内
容に対応する各ビットデータの転送を最終ビットまで繰
り返し全てのビット情報の転送が終了した時点でコント
ローラ３１は出力ＬＯＡＤを一旦“Ｌ”にセットし、し
かるべき時間が経過した後に出力ＬＯＡＤを“Ｈ”にセ
ットする。このコントローラ３１からの信号ＬＯＡＤの
立ち上がりに応じてＬＣＤドライバ３２は、信号ＬＯＡ
Ｄの立ち上がり時のシフトレジスタ３３の内容をラッチ
回路３４にラッチする。
容に対応する各ビットデータの転送を最終ビットまで繰
り返し全てのビット情報の転送が終了した時点でコント
ローラ３１は出力ＬＯＡＤを一旦“Ｌ”にセットし、し
かるべき時間が経過した後に出力ＬＯＡＤを“Ｈ”にセ
ットする。このコントローラ３１からの信号ＬＯＡＤの
立ち上がりに応じてＬＣＤドライバ３２は、信号ＬＯＡ
Ｄの立ち上がり時のシフトレジスタ３３の内容をラッチ
回路３４にラッチする。
【００１９】ＥＸＯＲ回路３５の各入力は、ラッチ回路
３４の出力、およびコントローラ３１の出力ＣＯＭに接
続されているため、ＥＸＯＲ回路３５は、ラッチ回路３
４の出力のうち“Ｌ”のビットに対しては信号ＣＯＭと
同じレベルを出力し、ラッチ回路３４の出力のうち
“Ｈ”のビットに対しては信号ＣＯＭの反転情報を出力
し、この出力信号が液晶デバイス３６の端子ＳＥＧに入
力される。液晶デバイス３６は、端子ＳＥＧと端子ＣＯ
Ｍ間に電位差がないセグメントを消灯し、端子ＳＥＧと
端子ＣＯＭ間に電位差が生じているセグメントを点灯す
る。つまりコントローラ３１からの信号ＤＡＴＡの
“Ｌ”ビットに対応するセグメントを消灯し、信号ＤＡ
ＴＡの“Ｈ”ビットに対応するセグメントを点灯する。
３４の出力、およびコントローラ３１の出力ＣＯＭに接
続されているため、ＥＸＯＲ回路３５は、ラッチ回路３
４の出力のうち“Ｌ”のビットに対しては信号ＣＯＭと
同じレベルを出力し、ラッチ回路３４の出力のうち
“Ｈ”のビットに対しては信号ＣＯＭの反転情報を出力
し、この出力信号が液晶デバイス３６の端子ＳＥＧに入
力される。液晶デバイス３６は、端子ＳＥＧと端子ＣＯ
Ｍ間に電位差がないセグメントを消灯し、端子ＳＥＧと
端子ＣＯＭ間に電位差が生じているセグメントを点灯す
る。つまりコントローラ３１からの信号ＤＡＴＡの
“Ｌ”ビットに対応するセグメントを消灯し、信号ＤＡ
ＴＡの“Ｈ”ビットに対応するセグメントを点灯する。
【００２０】ここでパワーオンリセット時にＬＣＤドラ
イバ３２内部のシフトレジスタ３３、およびラッチ回路
３４の出力が“Ｌ”にクリアされることから、ＬＣＤド
ライバ３２からの端子ＳＥＧへの入力信号は信号ＣＯＭ
と同じ波形となる。そのためパワーオンリセット直後か
ら１回目のＤＡＴＡ転送が終了するまでの間、液晶は全
消灯状態となる。
イバ３２内部のシフトレジスタ３３、およびラッチ回路
３４の出力が“Ｌ”にクリアされることから、ＬＣＤド
ライバ３２からの端子ＳＥＧへの入力信号は信号ＣＯＭ
と同じ波形となる。そのためパワーオンリセット直後か
ら１回目のＤＡＴＡ転送が終了するまでの間、液晶は全
消灯状態となる。
【００２１】なお、図２のタイミングチャートに示す通
り、ソフトイニシャル終了後、つまりポイントａ以降で
はＣＬＫ信号が“Ｈ”状態でかつＬＯＡＤ信号が“Ｌ”
状態とはならないため、通常使用状態で不当に液晶が全
消灯することもない。またＬＣＤドライバ３７は従来例
の回路構成のＬＣＤドライバ１２と互換性があり、図３
の装置に対して図２のタイミングチャートによる制御を
適用しても動作に支障はない。
り、ソフトイニシャル終了後、つまりポイントａ以降で
はＣＬＫ信号が“Ｈ”状態でかつＬＯＡＤ信号が“Ｌ”
状態とはならないため、通常使用状態で不当に液晶が全
消灯することもない。またＬＣＤドライバ３７は従来例
の回路構成のＬＣＤドライバ１２と互換性があり、図３
の装置に対して図２のタイミングチャートによる制御を
適用しても動作に支障はない。
【００２２】
【発明の効果】以上説明したように本発明によれば、コ
ストを増加させることなく、また駆動回路の互換性を維
持しつつ、パワーオン時における液晶表示素子の表示状
態のちら付きを防止することができる。
ストを増加させることなく、また駆動回路の互換性を維
持しつつ、パワーオン時における液晶表示素子の表示状
態のちら付きを防止することができる。
【図１】 本発明の一実施例に係る液晶駆動装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】 図１の装置のタイミングチャートである。
【図３】 従来の液晶駆動装置の構成を示すブロック図
である。
である。
【図４】 図３の装置のタイミングチャートである。
１１，３１：コントローラ、１２，３２：ＬＣＤドライ
バ、１３，３３：シフトレジスタ、１４，３４：ラッチ
回路、１５，３５：ＥＸＯＲ回路、１６，３６：液晶デ
バイス、３７：ＡＮＤ回路。
バ、１３，３３：シフトレジスタ、１４，３４：ラッチ
回路、１５，３５：ＥＸＯＲ回路、１６，３６：液晶デ
バイス、３７：ＡＮＤ回路。
Claims (1)
- 【請求項１】 液晶表示素子と、前記液晶表示素子によ
り表示すべき内容に対応する表示データおよびその通常
の表示に必要な信号を所定の経路を介して供給する制御
手段と、この必要な信号に基き、前記表示データを所定
のデータ量単位で蓄積してラッチし、これに応じた駆動
信号を前記液晶表示素子に供給する駆動回路とを備えた
液晶表示装置において、前記制御手段は、装置のパワー
オン時に、前記通常の表示を行う場合には供給しない特
有の信号を、前記所定の経路と同一経路を介して前記駆
動手段に供給するものであり、前記駆動回路は、この特
有の信号に基づいて前記ラッチ出力をリセットするもの
であることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24398295A JPH0968953A (ja) | 1995-08-30 | 1995-08-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24398295A JPH0968953A (ja) | 1995-08-30 | 1995-08-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0968953A true JPH0968953A (ja) | 1997-03-11 |
Family
ID=17111952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24398295A Pending JPH0968953A (ja) | 1995-08-30 | 1995-08-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0968953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084559A (ja) * | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | パワーオンリセット回路 |
| JP2005181770A (ja) * | 2003-12-22 | 2005-07-07 | Sony Corp | ストライプドメイン抑圧回路及び液晶表示装置 |
-
1995
- 1995-08-30 JP JP24398295A patent/JPH0968953A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005084559A (ja) * | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | パワーオンリセット回路 |
| JP2005181770A (ja) * | 2003-12-22 | 2005-07-07 | Sony Corp | ストライプドメイン抑圧回路及び液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7505022B2 (en) | Shift register and display device | |
| JP5524283B2 (ja) | 表示装置および携帯端末 | |
| US7190342B2 (en) | Shift register and display apparatus using same | |
| JP5495224B2 (ja) | 表示装置 | |
| WO2010146753A1 (ja) | シフトレジスタ、表示駆動回路、表示パネル、表示装置 | |
| WO2013084813A1 (ja) | 表示装置および電子機器 | |
| JPH0980382A (ja) | Ｌｃｄ駆動回路 | |
| US20070091051A1 (en) | Data driver, apparatus and method for reducing power on current thereof | |
| JPWO2009128280A1 (ja) | 表示装置および携帯端末 | |
| JPH11202838A (ja) | ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置 | |
| US20080062113A1 (en) | Shift resister, data driver having the same, and liquid crystal display device | |
| JPH04294390A (ja) | 走査回路 | |
| KR20030066362A (ko) | 액정 표시 장치 | |
| US6727876B2 (en) | TFT LCD driver capable of reducing current consumption | |
| JP2003084721A (ja) | 表示装置用駆動回路装置とそれを利用した表示装置 | |
| JP2820131B2 (ja) | 液晶駆動方法および液晶駆動回路 | |
| US6281890B1 (en) | Liquid crystal drive circuit and liquid crystal display system | |
| JP2003223147A (ja) | 集積回路、液晶表示装置、及び信号伝送システム | |
| KR102551295B1 (ko) | 게이트 구동 회로 및 이를 포함하는 표시 장치 | |
| JPH0968953A (ja) | 液晶表示装置 | |
| JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
| JP3566620B2 (ja) | 液晶表示駆動回路 | |
| JPH03248122A (ja) | 駆動装置 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| JPH08262402A (ja) | 液晶表示駆動装置 |