JPH0968725A - Polysilicon thin-film transistor and liquid crystal display device - Google Patents

Polysilicon thin-film transistor and liquid crystal display device

Info

Publication number
JPH0968725A
JPH0968725A JP22354995A JP22354995A JPH0968725A JP H0968725 A JPH0968725 A JP H0968725A JP 22354995 A JP22354995 A JP 22354995A JP 22354995 A JP22354995 A JP 22354995A JP H0968725 A JPH0968725 A JP H0968725A
Authority
JP
Japan
Prior art keywords
polysilicon
silicon nitride
film
polysilicon layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22354995A
Other languages
Japanese (ja)
Inventor
Toshisuke Seto
俊祐 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22354995A priority Critical patent/JPH0968725A/en
Publication of JPH0968725A publication Critical patent/JPH0968725A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To embody high-performance polysilicon thin-film transistors(TFTs) which are improved in the yield in process and operate stably over a long period of time and a liquid crystal display device. SOLUTION: This polysilicon TFT is constituted by providing one main surface of a glass substrate 1 with silicon nitride films 2, polysilicon layers 3, gate insulating films 4, gate wiring layers 5, interlayer insulating films 6 and source-drain wiring layers 7. The silicon nitride films 2 are formed in the same patterns as the patterns of the polysilicon layers 3 on the glass substrate 1 and the polysilicon layers 3 are directly laminated on these silicon nitride films 2. As a result, the intrusion of alkaline ions from the glass substrate 1 to the polysilicon layers 3, etc., is surely prevented by the silicon nitride films 2. Since the silicon nitride films 2 are formed to the same patterns as the patterns of the polysilicon layers 3, the troubles in the process, such as distortion of the substrate 1 and the etching abnormality at the edges of the polysilicon layers, by providing undercoat layers heretofore even to the parts not overlapping on the polysilicon layers are eliminated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ポリシリコン薄膜
トランジスタ及び液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polysilicon thin film transistor and a liquid crystal display device.

【0002】[0002]

【従来の技術】ポリシリコン薄膜トランジスタは、キャ
リア移動度が数10〜数100cm2/Vs程度と高い
ことから、アクティブマトリクス駆動方式の液晶表示装
置における画素部スイッチング素子並びに駆動回路部素
子として用いることができる。図3に従来のトップゲー
ト構造のポリシリコン薄膜トランジスタの構成を示す。
同図に示すように、このポリシリコン薄膜トランジスタ
は、ガラス基板21の−主面にアンダーコート層22、
ポリシリコン層23、ゲート絶緑膜24、ゲート電極及
びゲート配線を構成するゲート配線層25、層間絶緑膜
26、ソース・ドレイン電極及びソース・ドレイン配線
を構成するソース・ドレイン配線層27を設けて構成さ
れる。ポリシリコン層23はチャネル領域23aの両脇
に不純物イオンが注入されたソース・ドレイン領域23
bを配置してなる。
2. Description of the Related Art Since a polysilicon thin film transistor has a high carrier mobility of several tens to several hundreds of cm 2 / Vs, it can be used as a pixel switching element and a driving circuit element in an active matrix driving type liquid crystal display device. it can. FIG. 3 shows a structure of a conventional top-gate structure polysilicon thin film transistor.
As shown in the figure, this polysilicon thin film transistor has an undercoat layer 22 on the main surface of the glass substrate 21.
A polysilicon layer 23, a gate insulating film 24, a gate wiring layer 25 forming a gate electrode and a gate wiring, an interlayer insulating film 26, a source / drain wiring layer 27 forming a source / drain electrode and a source / drain wiring are provided. Consists of The polysilicon layer 23 is a source / drain region 23 in which impurity ions are implanted on both sides of the channel region 23a.
b is arranged.

【0003】このポリシリコン薄膜トランジスタの製造
方法に関し、ポリシリコン層23の形成方法としてはレ
ーザアニール法あるいは熱を用いる固相成長法等が知ら
れている。またポリシリコン層23へのソース・ドレイ
ン領域23bの形成方法としてはイオン打ち込み法+レ
ーザ活性化法あるいは熱活性化法等が知られている。そ
の中でレーザを用いた方法は低温プロセスである故、安
価なガラス基板を用いてポリシリコン薄膜トランジスタ
を量産する場合に好適である。
Regarding the method of manufacturing this polysilicon thin film transistor, as a method of forming the polysilicon layer 23, a laser annealing method or a solid phase growth method using heat is known. As a method of forming the source / drain regions 23b in the polysilicon layer 23, an ion implantation method + laser activation method or thermal activation method is known. Among them, the method using a laser is a low-temperature process, and is therefore suitable for mass-producing polysilicon thin film transistors using an inexpensive glass substrate.

【0004】次に、図4を参照してレーザアニール法及
びレーザ活性化法を用いたポリシリコン薄膜トランジス
タの製造方法について説明する。
Next, a method of manufacturing a polysilicon thin film transistor using the laser annealing method and the laser activation method will be described with reference to FIG.

【0005】(1)ガラス基板21上にアンダーコート
層22であるSi02 膜、アモルファスシリコン膜2
3′を順次成膜した後、エキシマレーザーでアニールし
てアモルファスシリコン膜23′を結晶化し、ポリシリ
コン化する。 (2)ポリシリコン膜23をフォトリソグラフィ法で島
状にパタ−ニングした後、このポリシリコン島23の表
面を含むガラス基板21上にゲート絶縁膜24としてS
i02 膜を成膜し、さらにその上にゲート配線層25を
フォトリソグラフィ法でパターニングする。 (3)ゲート配線層25の上に残したレジスト(図示せ
ず)をマスクとしてポリシリコン層23に不純物イオン
を注入し(質量分離するイオン注入または質量分離しな
いイオンド一ピング)、チャネル領域23aの両脇にソ
ース・ドレイン領域23bを形成する。 (4)レジスト除去後、ゲート絶縁膜24及びゲート配
線層25の上に層間絶縁膜(Si02 膜)26をCVD
法により形成する。 (5)ポリシリコン層23にレーザ光を照射してこれを
加熱し、チャネル領域23a及びソース・ドレイン領域
24bを活性化する。但し(4)と(5)の処理工程の
順は逆も可である。 (6)ゲート絶縁膜24及び層間絶縁膜26にソース・
ドレイン領域23bに通じるコンタクトホールをフォト
リソグラフィ法で開孔し、アルミニウム膜をパターニン
グしてソース・ドレイン配線層27を形成する。
(1) On the glass substrate 21, the SiO 2 film as the undercoat layer 22 and the amorphous silicon film 2
After 3'is sequentially formed, it is annealed by an excimer laser to crystallize the amorphous silicon film 23 'to form polysilicon. (2) After the polysilicon film 23 is patterned into an island shape by the photolithography method, S is formed as the gate insulating film 24 on the glass substrate 21 including the surface of the polysilicon island 23.
i0 2 film is formed, further patterning the gate wiring layer 25 is formed thereon by photolithography. (3) Impurity ions are injected into the polysilicon layer 23 using the resist (not shown) left on the gate wiring layer 25 as a mask (ion injection with mass separation or ion doping without mass separation) to form a channel region 23a. Source / drain regions 23b are formed on both sides. (4) After removing the resist, an interlayer insulating film (SiO 2 film) 26 is formed on the gate insulating film 24 and the gate wiring layer 25 by CVD.
It is formed by the method. (5) The polysilicon layer 23 is irradiated with laser light and heated to activate the channel region 23a and the source / drain regions 24b. However, the order of the processing steps (4) and (5) can be reversed. (6) The source of the gate insulating film 24 and the interlayer insulating film 26
A contact hole communicating with the drain region 23b is opened by photolithography, and the aluminum film is patterned to form the source / drain wiring layer 27.

【0006】以上によりポリシリコン薄膜トランジスタ
が完成する。
As described above, a polysilicon thin film transistor is completed.

【0007】しかしながら、このポリシリコン薄膜トラ
ンジスタの構成において、アンダーコート層22として
Si02 膜を用いた場合、次のような問題が生じる。
However, in the structure of this polysilicon thin film transistor, when the SiO 2 film is used as the undercoat layer 22, the following problems occur.

【0008】安価なガラス基板21を用いた場合(例え
ばコ−ニング7059、1737、NA45、35
等)、ガラス基板21からその上の各膜層への不純物の
混入、特にNa+等のアルカリイオンの混入を十分に抑
えきれない。ポリシリコン層23とゲート絶縁膜24に
混入したアルカリイオンは、トランジスタを長時間動作
させた場合にしきい値電圧の変動をもたらし、画質を低
下させる大きな要因となる。また、ポリシリコン層23
で覆われていない部分のアンダーコート層22は、レー
ザ活性化工程でレーザ光を吸収したポリシリコン層23
からの熱伝導やその後のエッチング工程でのダメーシを
受けた状態で基板上に存在しており、この部分の応力に
よりガラス基板21が歪み、特に300mm×400m
m以上といった大面積基板を用いた場合に実用上の問題
をもたらしていた。さらにこのアンダーコート層22は
ゲート絶縁膜(Si02 膜)24との密着性が悪く、ま
たポリシリコン層23のエッジでエッチング異常を起こ
しやすい。また、補助容量素子を構成する絶縁膜へのア
ルカリイオンの混入は、イオン性伝導によって補助容量
素子のリーク電流を増大させ、補助容量素子の保持特性
を劣化させる原因となる。この補助容量の保持特性の劣
化は、液晶ディスプレイパネル上でのコントラスト比の
低下に直接結びつき、実用上大きな問題を招く。
When an inexpensive glass substrate 21 is used (for example, Corning 7059, 1737, NA45, 35)
Etc.), it is not possible to sufficiently suppress the mixing of impurities from the glass substrate 21 into the respective film layers thereon, especially the mixing of alkali ions such as Na +. Alkali ions mixed in the polysilicon layer 23 and the gate insulating film 24 bring about a variation in threshold voltage when the transistor is operated for a long time, which is a major factor of degrading image quality. In addition, the polysilicon layer 23
The undercoat layer 22 that is not covered with is a polysilicon layer 23 that absorbs laser light in the laser activation process.
Exists on the substrate in a state of being subjected to heat conduction from the substrate and damaging in the subsequent etching process, and the glass substrate 21 is distorted by the stress of this portion, and particularly 300 mm × 400 m
When a large-area substrate having a size of m or more is used, there is a practical problem. Further, the undercoat layer 22 has poor adhesion to the gate insulating film (SiO 2 film) 24, and etching abnormality is likely to occur at the edge of the polysilicon layer 23. In addition, the mixing of the alkali ions into the insulating film forming the auxiliary capacitance element causes a leak current of the auxiliary capacitance element to increase due to ionic conduction, which causes deterioration of the retention characteristic of the auxiliary capacitance element. This deterioration of the storage characteristic of the auxiliary capacitance directly leads to a decrease in the contrast ratio on the liquid crystal display panel, which causes a serious problem in practical use.

【0009】また、アンダーコート層にシリコン窒化膜
(SiN膜)を用いる場合もある。このSiN膜による
アンダーコート層はアルカリイオンのブロッキング層と
して十分機能する。しかしこの場合も、ポリシリコン層
で覆われていない部分のアンダーコート層はレーザ活性
化工程でポリシリコン層からの熱伝導やその後のエッチ
ング工程でのダメージを受けており、その部分の応力に
よってやはりガラス基板を歪ませてしまう。或いはSi
N膜らくラックが生じ、膜はがしを引き起こしてしま
う。さらにこのSiN膜によるアンダーコート層もゲー
ト絶縁膜(Si02 膜)との密着性が悪く、またポリシ
リコン島のエッジでエッチング異常を起こしやすい。さ
らに、このSiN膜によるアンダーコート層は、レーザ
活性化工程において、ポリシリコン層に覆われていない
部分でマイクロクラックが発生しやすい。
A silicon nitride film (SiN film) may be used as the undercoat layer. The undercoat layer made of this SiN film sufficiently functions as a blocking layer for alkali ions. However, also in this case, the undercoat layer in the portion not covered with the polysilicon layer is damaged by heat conduction from the polysilicon layer in the laser activation step and the subsequent etching step, and the stress in that portion also causes damage. It distorts the glass substrate. Or Si
The N-film-like rack is generated and the film is peeled off. The undercoat layer of SiN film is also poor adhesion between the gate insulating film (Si0 2 film), also prone to etching abnormality at the edge of the polysilicon island further. Further, in the undercoat layer made of the SiN film, microcracks are easily generated in the portion not covered with the polysilicon layer in the laser activation process.

【0010】さらに他のアンダーコート層として、基板
側から順にSiN膜、Si02 膜を積層する方法が考え
られる。しかしこの方法によっても、ポリシリコン層に
覆われていない領域のアンダーコート層が存在する以
上、これに起因する前記プロセス上の課題解決は困難で
ある。
As another undercoat layer, a method of stacking a SiN film and a SiO 2 film in order from the substrate side can be considered. However, even with this method, since there is an undercoat layer in a region not covered by the polysilicon layer, it is difficult to solve the above-mentioned problems in the process due to this.

【0011】[0011]

【発明が解決しようとする課題】このように、従来のボ
リシリコン薄膜トランジスタにおいては、ポリシリコン
層で覆われていない部分のアンダーコート層が、基板の
歪み、ポリシリコン島のエッジでのエッチング異常等の
問題を引き起こす要因となっていた。また、アンダーコ
ート層としてSi02 を用いたものでは、ガラス基板か
らボリシリコン層等へのアルカリイオンの混入を十分阻
止できず、時間が経つに連れてトランジスタの動作特性
が変動し画質が低下するという問題があった。
As described above, in the conventional polysilicon thin film transistor, the undercoat layer of the portion not covered with the polysilicon layer has a distortion of the substrate, an etching abnormality at the edge of the polysilicon island, and the like. Was a factor that caused the problem. Further, in the case of using SiO 2 as the undercoat layer, the mixing of alkali ions from the glass substrate into the polysilicon layer or the like cannot be sufficiently prevented, and the operating characteristics of the transistor fluctuate over time and the image quality deteriorates. There was a problem.

【0012】本発明はこのような課題を解決するための
もので、歩留りの向上を図れると共に、長時間動作の安
定した高性能のポリシリコン薄膜トランジスタ及び液晶
表示装置の提供を目的とするものである。
The present invention is intended to solve such a problem, and an object thereof is to provide a high-performance polysilicon thin film transistor and a liquid crystal display device which can improve the yield and can be stably operated for a long time. .

【0013】[0013]

【課題を解決するための手段】本発明のポリシリコン薄
膜トランジスタ及び液晶表示装置は上記した目的を達成
するために、絶縁性基板上にシリコン窒化膜を介してポ
リシリコン層を設けたものにおいて、シリコン窒化膜と
ポリシリコン層が同一パターンで種層形成されてなるも
のである。
In order to achieve the above-mentioned object, a polysilicon thin film transistor and a liquid crystal display device of the present invention have a polysilicon layer provided on an insulating substrate via a silicon nitride film. The nitride film and the polysilicon layer are formed as seed layers in the same pattern.

【0014】このようにシリコン窒化膜とポリシリコン
層とを同一パターンにて種層形成したことで、基板から
ポリシリコン層等へのアルカリイオンの混入をシリコン
窒化膜で十分ブロッキングでき、しかも従来ポリシリコ
ン層と重ならない部分にまでアンダーコート層を設けて
いたことによる、基板の歪み、ポリシリコン層エッジで
のエッチング異常等のプロセス上の不具合を解消でき
る。この結果、歩留りの向上を図れると共に、長時間動
作の安定した高性能のポリシリコン薄膜トランジスタ及
び液晶表示装置を実現できる。
By thus forming the seed layer of the silicon nitride film and the polysilicon layer in the same pattern, the mixing of alkali ions from the substrate into the polysilicon layer or the like can be sufficiently blocked by the silicon nitride film, and the conventional polysilicon film can be used. By providing the undercoat layer even in a portion that does not overlap with the silicon layer, process defects such as substrate distortion and etching abnormality at the edge of the polysilicon layer can be eliminated. As a result, it is possible to improve the yield and to realize a high-performance polysilicon thin film transistor and a liquid crystal display device which operate stably for a long time.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】図1は本発明の実施形態であるポリシリコ
ン薄膜トランジスタの構成を示す断面図である。
FIG. 1 is a sectional view showing the structure of a polysilicon thin film transistor which is an embodiment of the present invention.

【0017】同図に示すように、このポリシリコン薄膜
トランジスタは、ガラス基板1等の絶縁性基板の一主面
に、シリコン窒化膜2、ポリシリコン層3、ゲート絶縁
膜4、ゲート配線層5、層間絶緑膜6、ソース・ドレイ
ン配線層7を設けて構成される。ポリシリコン層3はチ
ャネル領域3aの両脇に不純物イオンが注入されたソー
ス・ドレイン領域3bを配置してなる。シリコン窒化膜
2はガラス基板1上にポリシリコン層3と同一パターン
で形成されており、このシリコン窒化膜2の上にポリシ
リコン層3が積層されている。またポリシリコン層3の
表面を含むガラス基板1の一主面はゲート絶縁膜4で覆
われ、このゲート絶縁膜4の上にゲート電極及びゲート
配線を構成するゲート配線層5がパターニングされ、さ
らにこのゲート配線層5の表面を含むゲート絶縁膜4の
表面は層間絶緑膜6により被覆されている。そしてゲー
ト絶縁膜4及び層間絶緑膜6の所定の位置を開孔し、そ
こにソース・ドレイン配線層7を設けることで、本実施
形態のポリシリコン薄膜トランジスタが構成されてい
る。
As shown in the figure, this polysilicon thin film transistor has a silicon nitride film 2, a polysilicon layer 3, a gate insulating film 4, a gate wiring layer 5, and a gate wiring layer 5 on one main surface of an insulating substrate such as a glass substrate 1. The interlayer insulation film 6 and the source / drain wiring layer 7 are provided. The polysilicon layer 3 has source / drain regions 3b in which impurity ions are implanted, which are arranged on both sides of the channel region 3a. The silicon nitride film 2 is formed on the glass substrate 1 in the same pattern as the polysilicon layer 3, and the polysilicon layer 3 is laminated on the silicon nitride film 2. One main surface of the glass substrate 1 including the surface of the polysilicon layer 3 is covered with a gate insulating film 4, and a gate wiring layer 5 forming a gate electrode and a gate wiring is patterned on the gate insulating film 4, and The surface of the gate insulating film 4 including the surface of the gate wiring layer 5 is covered with an interlayer insulating film 6. Then, the gate insulating film 4 and the interlayer insulating film 6 are opened at predetermined positions, and the source / drain wiring layer 7 is provided therein to form the polysilicon thin film transistor of this embodiment.

【0018】シリコン窒化膜2の膜厚は50nm以上で
あることが望ましい。50nm以上であれば、ガラス基
板1からポリシリコン層3へのアルカリイオンの混入を
シリコン窒化膜2で十分ブロッキングすることが可能で
ある。
The thickness of the silicon nitride film 2 is preferably 50 nm or more. If it is 50 nm or more, it is possible to sufficiently block the mixing of alkali ions from the glass substrate 1 into the polysilicon layer 3 with the silicon nitride film 2.

【0019】シリコン窒化膜2とポリシリコン層3とを
同一形状にパタ−ニングする方法としては、CF4 十0
2 系のガスを用いたマイクロ波放電によるドライエッチ
ングによって2層同時にパターニングする方法等が挙げ
られる。
As a method of patterning the silicon nitride film 2 and the polysilicon layer 3 into the same shape, CF 40 is used.
Examples include a method of simultaneously patterning two layers by dry etching using microwave discharge using a two- system gas.

【0020】以上のように、このポリシリコン薄膜トラ
ンジスタは、ガラス基板1上に膜厚50nm以上のシリ
コン窒化膜2を介してポリシリコン層3を設けたこと
で、ガラス基板1からポリシリコン層3等へのアルカリ
イオンの混入をシリコン窒化膜2で確実にブロッキング
できると共に、シリコン窒化膜2をポリシリコン層3と
同一パターンに形成したので、従来ポリシリコン層と重
ならない部分にまでアンダーコート層を設けていたこと
による、基板の歪み、ポリシリコン層エッジでのエッチ
ング異常等のプロセス上の不具合を解消できる。これに
より、歩留りの向上を図れると共に、長時間動作の安定
した高性能のポリシリコン薄膜トランジスタを実現でき
る。またシリコン窒化膜2の上に直にポリシリコン層3
を積層配置しているので、シリコン窒化膜2からポリシ
リコン層3への水素拡散による特性向上、安定性向上等
の効果も期待できる。
As described above, in this polysilicon thin film transistor, the polysilicon layer 3 is provided on the glass substrate 1 via the silicon nitride film 2 having a film thickness of 50 nm or more. The mixing of alkali ions into the silicon nitride film 2 can be surely blocked, and since the silicon nitride film 2 is formed in the same pattern as the polysilicon layer 3, an undercoat layer is provided even in a portion which does not overlap the conventional polysilicon layer. Therefore, process defects such as distortion of the substrate and abnormal etching at the edge of the polysilicon layer can be eliminated. As a result, the yield can be improved, and a high-performance polysilicon thin film transistor that operates stably for a long time can be realized. Further, the polysilicon layer 3 is directly formed on the silicon nitride film 2.
Since the layers are laminated, it is expected that the hydrogen diffusion from the silicon nitride film 2 to the polysilicon layer 3 will improve the characteristics and stability.

【0021】なお、ガラス基板1とシリコン窒化膜2と
の間にアンダーコート層としてSi02 膜を形成しても
よく、この構成を採ればアルカリイオンのブロッキング
性能をさらに高められる。
A SiO 2 film may be formed as an undercoat layer between the glass substrate 1 and the silicon nitride film 2. By adopting this structure, the alkali ion blocking performance can be further enhanced.

【0022】図2はこのポリシリコン薄膜トランジスタ
を画素部スイッチング素子並びに駆動回路部素子として
用いたアクティブマトリクス駆動方式の液晶表示装置の
構成を示す断面図である。
FIG. 2 is a sectional view showing the structure of an active matrix driving type liquid crystal display device using the polysilicon thin film transistor as a pixel switching element and a driving circuit element.

【0023】同図に示すように、この液晶表示装置は、
ガラス基板11上にR、G、Bのカラーフィルタ層1
2、ブラックマトリクス層13、オーバーコート層1
4、透明電極15、配向膜16を設けて構成される対向
基板17と、ガラス基板1上に前記のポリシリコン薄膜
トランジスタを設け、且つ透明電極18、保護膜19、
配向膜20を設けて構成されるTFTアレイ基板10と
の間に液晶層19を挟持配置し、その周囲をシール材8
でシールして構成される。
As shown in the figure, this liquid crystal display device is
R, G, B color filter layer 1 on glass substrate 11
2, black matrix layer 13, overcoat layer 1
4, the transparent substrate 15, the counter substrate 17 provided with the alignment film 16, and the above-mentioned polysilicon thin film transistor on the glass substrate 1, and the transparent electrode 18, the protective film 19,
The liquid crystal layer 19 is sandwiched between the TFT array substrate 10 and the alignment film 20 and the sealing material 8 is provided around the liquid crystal layer 19.
It is configured by sealing with.

【0024】この液晶表示装置において、画素部の補助
容量素子はポリシリコン層43、絶縁膜44、金属配線
層45等により構成されている。ポリシリコン層43は
ガラス基板1上にシリコン窒化膜42を介して積層され
ており、このシリコン窒化膜42はポリシリコン層43
と同一パターンで形成されている。ここで、補助容量素
子部のポリシリコン層43、絶縁膜44、金属配線層4
5及びシリコン窒化膜42は、薄膜トランジスタ(n型
TFT、P型TFT)を構成しているポリシリコン層
3、ゲート絶縁膜4、ゲート配線層5及びシリコン窒化
膜2と各々同一層として形成され、同時にパターニング
されたものである。
In this liquid crystal display device, the auxiliary capacitance element in the pixel portion is composed of a polysilicon layer 43, an insulating film 44, a metal wiring layer 45 and the like. The polysilicon layer 43 is laminated on the glass substrate 1 via the silicon nitride film 42. The silicon nitride film 42 is formed by the polysilicon layer 43.
Are formed in the same pattern as. Here, the polysilicon layer 43, the insulating film 44, and the metal wiring layer 4 of the auxiliary capacitance element portion
5 and the silicon nitride film 42 are formed as the same layer as the polysilicon layer 3, the gate insulating film 4, the gate wiring layer 5, and the silicon nitride film 2, which form a thin film transistor (n-type TFT, P-type TFT), It was patterned at the same time.

【0025】このように構成することによって、ガラス
基板1から補助容量素子の絶縁膜44へのアルカリイオ
ンの混入をシリコン窒化膜42で阻止して補助容量素子
の特性を安定に保てると共に、補助容量素子部分のシリ
コン窒化膜42をポリシリコン層43と同一パターンに
形成したことで、基板の歪み、ポリシリコン層エッジで
のエッチング異常等のプロセス上の不具合を解消でき、
歩留りの向上を図ることができる。
With this structure, the silicon nitride film 42 prevents the alkaline ions from mixing from the glass substrate 1 into the insulating film 44 of the auxiliary capacitance element, so that the characteristics of the auxiliary capacitance element can be kept stable and the auxiliary capacitance can be maintained. By forming the silicon nitride film 42 of the element portion in the same pattern as the polysilicon layer 43, it is possible to eliminate process defects such as substrate distortion and etching abnormality at the edge of the polysilicon layer.
The yield can be improved.

【0026】[0026]

【発明の効果】以上説明したように本発明によれば、ポ
リシリコン薄膜トランジスタにおけるシリコン窒化膜と
ポリシリコン層を同一パターンで種層形成したことで、
基板からポリシリコン層へのアルカリイオンの混入をシ
リコン窒化膜で十分ブロッキングでき、しかも従来ポリ
シリコン層と重ならない部分にまでアンダーコート層を
設けていたことによる、基板の歪み、ポリシリコン層エ
ッジでのエッチング異常等のプロセス上の不具合を解消
できる。この結果、歩留りの向上を図れると共に、長時
間動作の安定した高性能のポリシリコン薄膜トランジス
タ及び液晶表示装置を実現できる。
As described above, according to the present invention, since the silicon nitride film and the polysilicon layer in the polysilicon thin film transistor are formed as seed layers in the same pattern,
Alkali ions from the substrate into the polysilicon layer can be sufficiently blocked by the silicon nitride film, and since the undercoat layer has been provided up to the part that does not overlap with the conventional polysilicon layer, substrate distortion and polysilicon layer edge It is possible to eliminate process defects such as etching abnormalities. As a result, it is possible to improve the yield and to realize a high-performance polysilicon thin film transistor and a liquid crystal display device which operate stably for a long time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態であるポリシリコン薄膜トラ
ンジスタの構成を示す断面図
FIG. 1 is a cross-sectional view showing a configuration of a polysilicon thin film transistor which is an embodiment of the present invention.

【図2】本発明の実施形態である液晶表示装置の構成を
示す断面図
FIG. 2 is a sectional view showing a configuration of a liquid crystal display device which is an embodiment of the present invention.

【図3】従来のポリシリコン薄膜トランジスタの構成を
示す断面図
FIG. 3 is a sectional view showing the structure of a conventional polysilicon thin film transistor.

【図4】従来のポリシリコン薄膜トランジスタの製造方
法を示す図
FIG. 4 is a diagram showing a method of manufacturing a conventional polysilicon thin film transistor.

【符号の説明】[Explanation of symbols]

1、11……ガラス基板 2 ……シリコン窒化膜 3 ……ポリシリコン層 3a ……チャネル領域 3b ……ソース・ドレイン領域 4 ……ゲート絶縁膜 5 ……ゲート配線層 6 ……層間絶緑膜 7 ……ソース・ドレイン配線層 10 ……信号電極基板 15、18…透明電極 16、20…配向膜 17 ……走査電極基板 19 ……液晶層 42 ……補助容量素子部のシリコン窒化膜 43 ……補助容量素子部のポリシリコン層 44 ……補助容量素子部の絶縁膜 4ぇ ……補助容量素子部の金属配線層 1, 11 ...... Glass substrate 2 ...... Silicon nitride film 3 ...... Polysilicon layer 3a ...... Channel region 3b ...... Source / drain region 4 ...... Gate insulating film 5 ...... Gate wiring layer 6 ...... Interlayer insulation film 7 ...... Source / drain wiring layer 10 ...... Signal electrode substrate 15, 18 ・ ・ ・ Transparent electrode 16, 20 ・ ・ ・ Alignment film 17 ・ ・ ・ Scan electrode substrate 19 ・ ・ ・ Liquid crystal layer 42 ・ ・ ・ Silicon nitride film 43 in auxiliary capacitance element section 43 ・ ・ ・... Polysilicon layer of auxiliary capacity element section 44 ... Insulating film of auxiliary capacity element section 4 ... Metal wiring layer of auxiliary capacity element section

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板と、この絶縁性基板上にシリ
コン窒化膜を介して設けられたポリシリコン層であって
チャネル、ソース及びドレインの各領域を含むポリシリ
コン層と、このポリシリコン層上に形成されたゲート絶
縁膜と、このゲート絶縁膜上に形成されたゲート電極と
を備えたポリシリコン薄膜トランジスタにおいて、 前記シリコン窒化膜と前記ポリシリコン層が、同一パタ
ーンで種層形成されていることを特徴とするポリシリコ
ン薄膜トランジスタ。
1. An insulating substrate, a polysilicon layer provided on the insulating substrate via a silicon nitride film, the polysilicon layer including respective regions of a channel, a source and a drain, and the polysilicon layer. In a polysilicon thin film transistor including a gate insulating film formed on the gate insulating film and a gate electrode formed on the gate insulating film, the silicon nitride film and the polysilicon layer are seed layers formed in the same pattern. A polysilicon thin film transistor characterized by the above.
【請求項2】 請求項1記載のポリシリコン薄膜トラン
ジスタにおいて、 前記シリコン窒化膜の膜厚が50nm以上であることを
特徴とするポリシリコン薄膜トランジスタ。
2. The polysilicon thin film transistor according to claim 1, wherein the silicon nitride film has a film thickness of 50 nm or more.
【請求項3】 一主面に透明電極及び配向膜を設けた一
対の絶縁性基板を、液晶層を挟んで互いに対向配置し、
且つ一方の前記絶縁性基板は、該絶縁性基板上にシリコ
ン窒化膜を介して設けられた、チャネル、ソース及びド
レインの各領域を含むポリシリコン層と、このポリシリ
コン層上に形成されたゲート絶縁膜と、このゲート絶縁
膜上に形成されたゲート電極とを有するポリシリコン薄
膜トランジスタを具備する液晶表示装置において、 前記シリコン窒化膜と前記ポリシリコン層が、同一パタ
ーンで種層形成されていることを特徴とする液晶表示装
置。
3. A pair of insulating substrates having a transparent electrode and an alignment film on one main surface are arranged to face each other with a liquid crystal layer interposed therebetween.
Further, one of the insulating substrates is a polysilicon layer provided on the insulating substrate via a silicon nitride film and including regions of a channel, a source and a drain, and a gate formed on the polysilicon layer. A liquid crystal display device comprising a polysilicon thin film transistor having an insulating film and a gate electrode formed on the gate insulating film, wherein the silicon nitride film and the polysilicon layer are seed layers formed in the same pattern. Liquid crystal display device characterized by.
【請求項4】 請求項3記載の液晶表示装置において、 前記ポリシリコン薄膜トランジスタを備えた前記一方の
絶縁性基板は、該絶縁性基板上にシリコン窒化膜を介し
て設けられたポリシリコン層と、絶縁膜と、金属配線層
とを含む補助容量素子をさらに備え、且つ前記シリコン
窒化膜と前記ポリシリコン層が、互いに平面的に重なり
合うように同一パターンで形成されていることを特徴と
する液晶表示装置。
4. The liquid crystal display device according to claim 3, wherein the one insulating substrate provided with the polysilicon thin film transistor has a polysilicon layer provided on the insulating substrate via a silicon nitride film, A liquid crystal display, further comprising an auxiliary capacitance element including an insulating film and a metal wiring layer, and the silicon nitride film and the polysilicon layer are formed in the same pattern so as to overlap each other in a plane. apparatus.
JP22354995A 1995-08-31 1995-08-31 Polysilicon thin-film transistor and liquid crystal display device Withdrawn JPH0968725A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22354995A JPH0968725A (en) 1995-08-31 1995-08-31 Polysilicon thin-film transistor and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22354995A JPH0968725A (en) 1995-08-31 1995-08-31 Polysilicon thin-film transistor and liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0968725A true JPH0968725A (en) 1997-03-11

Family

ID=16799904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22354995A Withdrawn JPH0968725A (en) 1995-08-31 1995-08-31 Polysilicon thin-film transistor and liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0968725A (en)

Similar Documents

Publication Publication Date Title
JP3762002B2 (en) Thin film transistor and liquid crystal display device
US5712495A (en) Semiconductor device including active matrix circuit
US6717638B1 (en) Liquid crystal display device and method of manufacturing the same
KR100355713B1 (en) Top gate type TFT LCD and Method of forming it
KR100466582B1 (en) Flat display device and method of manufacturing the same
US6963083B2 (en) Liquid crystal display device having polycrystalline TFT and fabricating method thereof
JPH06326314A (en) Thin film transistor and its manufacture
JP3352191B2 (en) Method for manufacturing thin film transistor
JPH08250742A (en) Semiconductor device
JPH1117185A (en) Liquid crystal display and its manufacture
JP2003075870A (en) Plane display device and its manufacturing method
JP3438178B2 (en) Thin film transistor array and liquid crystal display device using the same
JPH0543095B2 (en)
JPH08122813A (en) Liquid crystal display element and its manufacture
JP3603968B2 (en) Thin film transistor and method for manufacturing the same
JPH1065177A (en) Thin-film transistor device, manufacturing method thereof, and liquid crystal display device
JP2000305483A (en) Production of active matrix substrate
JPH0968725A (en) Polysilicon thin-film transistor and liquid crystal display device
JPH06169086A (en) Polycrystalline silicon thin film transistor
JPH08330599A (en) Thin film transistor, its manufacture and display
JPH1187721A (en) Thin-film transistor and liquid crystal display device comprising the same, and manufacture of tft array substrate
JPH0385529A (en) Thin-film semiconductor display device
JPH0980483A (en) Liquid crystal display device
JPH11163353A (en) Polysilicon thin-film transistor and active matrix type liquid crystal display device using the same
US7750349B2 (en) Switching element substrate, for a liquid crystal display device, including an insulating substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021105