JPH0963982A - Semiconductor device formed by controlling conductive type by knock-on - Google Patents

Semiconductor device formed by controlling conductive type by knock-on

Info

Publication number
JPH0963982A
JPH0963982A JP25545995A JP25545995A JPH0963982A JP H0963982 A JPH0963982 A JP H0963982A JP 25545995 A JP25545995 A JP 25545995A JP 25545995 A JP25545995 A JP 25545995A JP H0963982 A JPH0963982 A JP H0963982A
Authority
JP
Japan
Prior art keywords
doping layer
thin film
semiconductor substrate
type
knock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25545995A
Other languages
Japanese (ja)
Inventor
Koichi Ishida
康一 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP25545995A priority Critical patent/JPH0963982A/en
Publication of JPH0963982A publication Critical patent/JPH0963982A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To develop the technique with which the conductive type of a superthin region can be controlled easily by utilizing the phenomenon called knock-on, and also to develop a semiconductor device by adapting the above- mentioned technique. SOLUTION: A thin film 2 is formed on a semiconductor board 1, the atoms of the thin film 2 are implanted to the semiconductor board 2 by ion-implanting to the thin film 2, the conductive type of the semiconductor board 1 is controlled, and a semiconductor device is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置にに関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device.

【0002】[0002]

【従来の技術】ガリウム砒素やシリコンの半導体基板に
イオンを打ち込んで熱処理し、半導体基板のイオンを打
ち込んだ部分の伝導型制御をして、トランジスタやダイ
オードを作成する技術がある。これをイオン注入法と言
う。イオン注入法はキャリア濃度を厳密に制御できる。
しかし、イオン注入法で極めて薄い領域だけを伝導型制
御するのは困難であった。ある確率で注入イオンが半導
体基板の原子の隙間をかいくぐり、キャリア濃度は深さ
方向に尾を引いた分布になる。
2. Description of the Related Art There is a technique of implanting ions into a semiconductor substrate made of gallium arsenide or silicon to heat-treat it, and controlling the conductivity type of the implanted portion of the semiconductor substrate to produce a transistor or a diode. This is called an ion implantation method. The ion implantation method can strictly control the carrier concentration.
However, it was difficult to control the conductivity type only in an extremely thin region by the ion implantation method. With a certain probability, the implanted ions go through the gaps between the atoms of the semiconductor substrate, and the carrier concentration has a distribution that is tailed in the depth direction.

【0003】[0003]

【発明が解決しようとする課題】近年、半導体素子の高
集積化、微細化、高速化への要請が高まるとともに、極
薄領域の伝導型制御をする技術の確立が望まれている。
本発明はノックオンという現象を利用して容易に極薄領
域の伝導型制御をする抜術を開発し、これを応用して半
導体装置を開発しようとするものである。
In recent years, there has been an increasing demand for higher integration, miniaturization, and higher speed of semiconductor elements, and the establishment of a technique for controlling the conduction type in an ultrathin region has been desired.
The present invention intends to develop a technique for easily controlling the conduction type in an extremely thin region by utilizing the phenomenon of knock-on, and to apply this to develop a semiconductor device.

【0004】[0004]

【課題を解決するための手段】ノックオンにより極薄領
域の伝導型制御をする方法を図1を追って説明する。 (イ)半導体基板(1)の上に薄膜(2)を形成する。 (ロ)薄膜(2)をつけた半導体基板(1)にさらにフ
ォトレジスト(3)のマスクをつける。 (ハ)薄膜(2)とフォトレジスト(3)をつけた半導
体基板(1)にイオン注入を行う。 (ニ)注入イオン(4)は薄膜(2)を通り抜け、半導
体基板(1)の内部に達し、注入イオンのドーピング層
(5)を形成する。 (ホ)注入イオン(4)は薄膜(2)を通り抜けるとき
に、薄膜(2)の原子を叩いて突き飛ばす。この現象を
ノックオンと言う。その結果、薄膜(2)の原子が半導
体基板(1)の中に入る。そして、極めて薄いノックオ
ンによるドーピング層(6)が形成される。 (ヘ)フォトレジスト(3)を除去し、熱処理を行う
と、注入イオンのドーピング層(5)とノックオンによ
るドーピング層(6)が、それぞれp型あるいはn型の
ドーピング層として機能するようになる。
A method of controlling conduction type in an extremely thin region by knock-on will be described with reference to FIG. (A) The thin film (2) is formed on the semiconductor substrate (1). (B) A mask of photoresist (3) is further attached to the semiconductor substrate (1) on which the thin film (2) is attached. (C) Ion implantation is performed on the semiconductor substrate (1) provided with the thin film (2) and the photoresist (3). (D) The implanted ions (4) pass through the thin film (2) and reach the inside of the semiconductor substrate (1) to form a doping layer (5) for the implanted ions. (E) When the implanted ions (4) pass through the thin film (2), they strike the atoms of the thin film (2) to knock them out. This phenomenon is called knock-on. As a result, the atoms of the thin film (2) enter the semiconductor substrate (1). Then, a very thin knock-on doping layer (6) is formed. (F) When the photoresist (3) is removed and heat treatment is performed, the implanted ion doping layer (5) and the knock-on doping layer (6) function as p-type or n-type doping layers, respectively. .

【0005】[0005]

【作用】ノックオンにより半導体基板(1)中に入る薄
膜(2)の原子は注入イオン(4)に比べて半導体基板
(1)中を短距離しか進まない。したがって、薄膜
(2)の原子の極めて薄いノックオンによるドーピング
層(6)ができる。この方法で極薄領域の伝導型制御が
容易にできる。
The atoms of the thin film (2) entering the semiconductor substrate (1) due to the knock-on move only a short distance in the semiconductor substrate (1) as compared with the implanted ions (4). Therefore, a doping layer (6) is formed by knocking on atoms of the thin film (2) that are extremely thin. With this method, it is possible to easily control the conductivity type in the extremely thin region.

【0006】[0006]

【実施例1】 半導体基板(1)にガリウム砒素、薄膜
(2)に窒化マグネシウム、注入イオン(4)にシリコ
ン原子を用い、上記の課題を解決するための手段に示し
た方法でイオン注入、ドーピング層形成を行う。薄膜
(2)の厚さ、注入イオン(4)のエネルギー、注入量
にもよるが、これらを調整することにより、注入イオン
のドーピング層(5)はn型に、ノックオンによるドー
ピング層(6)はp型にすることができる。このpn接
合をダイオードとして利用できる。
Example 1 Using a semiconductor substrate (1) with gallium arsenide, a thin film (2) with magnesium nitride, and implanted ions (4) with silicon atoms, ion implantation was performed by the method shown in the means for solving the above problems. A doping layer is formed. Depending on the thickness of the thin film (2), the energy of the implanted ions (4), and the amount of implantation, by adjusting these, the implanted ion doping layer (5) becomes n-type, and the knock-on doping layer (6). Can be p-type. This pn junction can be used as a diode.

【0007】[0007]

【実施例2】 半導体基板(1)にガリウム砒素、薄膜
(2)に窒化マグネシウム、注入イオン(4)にシリコ
ン原子を用い、上記の課題を解決するための手段に示し
た方法でイオン注入、ドーピング層形成を行う。薄膜
(2)の厚さ、注入イオン(4)のエネルギー、注入量
にもよるが、これらを調整することにより、注入イオン
のドーピング層(5)はn型に、ノックオンによるドー
ピング層(6)は注入イオンのドーピング層(5)より
弱いn型にすることができる。窒化マグネシウムのマグ
ネシウムの原子がノックオンによって半導体基板(1)
の中に入り、ガリウム砒素をn型半導体にする作用を持
つ注入イオン(4)のシリコン原子の作用を中和するか
らである。その後、図2に示すようにドーピング層の上
に金属の膜(7)を形成する。半導体基板(1)の金属
の膜(7)との界面に空乏層(8)ができ、電気的な整
流特性を示す。これはショットキーダイオードとして機
能する。ノックオンによるドーピング層(6)が無い場
合も半導体基板(1)の金属の膜(7)との界面は空乏
層(8)ができ、整流特性を示すが、ノックオンによる
ドーピング層(6)がある場合に比べて空乏層(8)が
薄くなり、トンネル効果による漏れ電流のために逆耐圧
は低くなる。
Example 2 Using a semiconductor substrate (1) using gallium arsenide, a thin film (2) using magnesium nitride, and implanting ions (4) using silicon atoms, ion implantation was performed by the method shown in the means for solving the above problems. A doping layer is formed. Depending on the thickness of the thin film (2), the energy of the implanted ions (4), and the amount of implantation, by adjusting these, the implanted ion doping layer (5) becomes n-type, and the knock-on doping layer (6). Can be of a weaker n-type than the implanted ion doping layer (5). Magnesium nitride magnesium atom knocks on semiconductor substrate (1)
This is because it neutralizes the action of the silicon atoms of the implanted ions (4) having the action of turning gallium arsenide into an n-type semiconductor. After that, as shown in FIG. 2, a metal film (7) is formed on the doping layer. A depletion layer (8) is formed at the interface of the semiconductor substrate (1) with the metal film (7) and exhibits electrical rectification characteristics. It functions as a Schottky diode. Even if there is no knock-on doping layer (6), a depletion layer (8) is formed at the interface with the metal film (7) of the semiconductor substrate (1) and exhibits rectifying characteristics, but there is a knock-on doping layer (6). Compared to the case, the depletion layer (8) becomes thinner and the reverse breakdown voltage becomes lower due to the leakage current due to the tunnel effect.

【0008】[0008]

【実施例3】 半導体基板(1)にガリウム砒素、薄膜
(2)に窒化シリコン、注入イオン(4)にシリコン原
子を用い、上記の、課題を解決するための手段に示した
方法でイオン注入、ドーピング層形成を行う。薄膜
(2)の厚さ、注入イオン(4)のエネルギー、注入量
にもよるが、これらを調整することにより、注入イオン
のドーピング層(5)はn型に、ノックオンによるドー
ピング層(6)はより強いn型にすることができる。窒
化シリコンのシリコン原子がノックオンにより半導体基
板(1)の中に入り、半導体基板(1)の表面付近のシ
リコンの濃度が増すからである。その後、図3に示すよ
うにドーピング層の上に低融点金属の膜(9)を形成
し、熱処理する。すると、半導体基板(1)と低融点金
属の膜(9)の界面はオーミック特性を示すようにな
る。ノックオンによるドーピング層(6)が無い場合も
半導体基板(1)の低融点金属の膜(9)との界面はオ
ーミック特性を示すが、ノックオンによるドーピング層
(6)があると電気抵抗はより小さくなる。これは半導
体装置が外部と電力や信号のやり取りをする電極部分に
利用できる。
Example 3 Using the semiconductor substrate (1) gallium arsenide, the thin film (2) silicon nitride, and the implanted ions (4) silicon atoms, ion implantation is performed by the method described above as means for solving the problems. Then, a doping layer is formed. Depending on the thickness of the thin film (2), the energy of the implanted ions (4), and the amount of implantation, by adjusting these, the implanted ion doping layer (5) becomes n-type, and the knock-on doping layer (6). Can be a stronger n-type. This is because silicon atoms of silicon nitride enter into the semiconductor substrate (1) by knocking on and the concentration of silicon near the surface of the semiconductor substrate (1) increases. Thereafter, as shown in FIG. 3, a low melting point metal film (9) is formed on the doping layer and heat-treated. Then, the interface between the semiconductor substrate (1) and the low melting point metal film (9) exhibits ohmic characteristics. Although the interface with the low melting point metal film (9) of the semiconductor substrate (1) shows ohmic characteristics even when the knock-on doping layer (6) is not present, the electrical resistance becomes smaller when the knock-on doping layer (6) is present. Become. This can be used for the electrode portion where the semiconductor device exchanges electric power and signals with the outside.

【0009】[0009]

【実施例4】 図4はチャンネル(10)の形成に実施
例1に示した伝導型制御の方法を適用して作成したガリ
ウム砒素の電界効果トランジスタである。チャンネル
(10)にノックオンによるp型ドーピング層(11)
を持つ。
Fourth Embodiment FIG. 4 shows a gallium arsenide field effect transistor produced by applying the conduction type control method shown in the first embodiment to form the channel (10). K-on p-type doping layer (11) for channel (10)
have.

【0010】[0010]

【実施例5】 図5はチャンネル(10)の形成に実施
例2に示した伝導型制御の方法を適用して作成したガリ
ウム砒素の電界効果トランジスタである。チャンネル
(10)にノックオンによる弱いn型のドーピング層
(16)があるために、ゲート電極(12)の逆耐圧が
高い。
Fifth Embodiment FIG. 5 shows a gallium arsenide field effect transistor produced by applying the conduction type control method shown in the second embodiment to the formation of the channel (10). Since the channel (10) has the weak n-type doping layer (16) due to knock-on, the reverse breakdown voltage of the gate electrode (12) is high.

【0011】[0011]

【実施例6】 ガリウム砒素の電界効果トランジスタを
作成する場合、高めのエネルギーでマグネシウムやベリ
リウムをイオン注入してチャンネル(10)の下に注入
イオンの埋め込みp型ドーピング層(17)を形成する
ことがある。このイオン注入のときガリウム砒素の半導
体基板の上に窒化マグネシウムの薄膜を形成しておく
と、ノックオンにより窒化マグネシウムのマグネシウム
原子が半導体基板の中に入り、チャンネル(12)の上
部にp型にドーピングされた層ができる。電界効果トラ
ンジスタ全体を作成した後は、チャンネル(10)の上
部はノックオンによるp型もしくは弱いn型のドーピン
グ層(18)になる。ノックオンによるp型もしくは弱
いn型のドーピング層(18)があると、ゲート電極
(12)の逆耐圧は高くなる。その構成を図6に示す。
Sixth Embodiment When a gallium arsenide field effect transistor is produced, magnesium or beryllium is ion-implanted with a higher energy to form a buried p-type doping layer (17) of implanted ions under the channel (10). There is. When a thin film of magnesium nitride is formed on the semiconductor substrate of gallium arsenide at the time of this ion implantation, magnesium atoms of magnesium nitride enter into the semiconductor substrate by knock-on, and p-type is doped on the upper part of the channel (12). There are created layers. After fabrication of the entire field effect transistor, the upper part of the channel (10) becomes a p-type or weak n-type doping layer (18) due to knock-on. If there is a p-type or weak n-type doping layer (18) due to knock-on, the reverse breakdown voltage of the gate electrode (12) becomes high. FIG. 6 shows the configuration.

【0012】[0012]

【実施例7】 半導体基板(1)にシリコン、薄膜
(2)に黄燐、注入イオン(4)にホウ素原子を用い、
上記の課題を解決するための手段に示した方法でイオン
注入、ドーピング層形成を行う,薄膜(2)の厚さ、注
入イオン(4)のエネルギー、注入量にもよるが、これ
らを調整することにより、注入イオンのドーピング層
(5)はn型に、ノックオンによるドーピング層(6)
はp型にすることができる。このpn接合をダイオード
として利用できる。
Example 7 Silicon was used for the semiconductor substrate (1), yellow phosphorus was used for the thin film (2), and boron atoms were used for the implanted ions (4).
Ion implantation and doping layer formation are carried out by the method shown in the means for solving the above problems. These are adjusted depending on the thickness of the thin film (2), the energy of the implanted ions (4), and the implantation amount. As a result, the implanted ion doping layer (5) becomes n-type, and the knocked-on doping layer (6)
Can be p-type. This pn junction can be used as a diode.

【0013】[0013]

【効果】次に実施例の効果について記述する。[Effect] Next, the effect of the embodiment will be described.

【0014】実施例1は一回のイオン注入でpn接合を
形成でき、pn接合ダイオードを作る工程を簡略化でき
る。
In the first embodiment, the pn junction can be formed by one-time ion implantation, and the process of manufacturing the pn junction diode can be simplified.

【0015】実施例2は逆耐圧の高いショットキーダイ
オードができる。
The second embodiment can form a Schottky diode having a high reverse breakdown voltage.

【0016】実施例3は半導体装置が外部と電力や信号
のやり取りをする電極部分に利用でき、電極部分の電気
抵抗が低くなる。
In the third embodiment, the semiconductor device can be used in the electrode portion for exchanging power and signals with the outside, and the electric resistance of the electrode portion is lowered.

【0017】実施例4と実施例5と実施例6はゲート電
極(12)の逆耐圧が高い電界効果トランジスタができ
る。実施例4と実施例5と実施例6はそれぞれ特性が異
なるので、これらを用いて電子回路を構成する場合は使
い分ける。
The fourth, fifth and sixth embodiments can be field effect transistors having a high reverse breakdown voltage of the gate electrode (12). The characteristics of the fourth embodiment, the fifth embodiment, and the sixth embodiment are different from each other. Therefore, when these are used to configure an electronic circuit, they are properly used.

【0018】実施例7は一回のイオン注入でpn接合を
形成でき、ダイオードを作る工程を簡略化できる。
In the seventh embodiment, the pn junction can be formed by one-time ion implantation, and the process of making a diode can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】 ノックオンにより極薄領域の伝導型制御をす
る方法を示す断面図である。
FIG. 1 is a cross-sectional view showing a method of controlling a conduction type in an extremely thin region by knocking on.

【図2】 ノックオンにより形成する弱いn型のドーピ
ング層を利用したショットキーダイオードの断面図であ
る。
FIG. 2 is a cross-sectional view of a Schottky diode using a weak n-type doping layer formed by knock-on.

【図3】 ノックオンにより形成する強いn型のドーピ
ング層を利用した、半導体装置が外部と電力や信号のや
り取りをする電極部分の断面図である。
FIG. 3 is a cross-sectional view of an electrode portion in which a semiconductor device uses a strong n-type doping layer formed by knock-on to exchange power and signals with the outside.

【図4】 チャンネルにノックオンにより形成するpn
接合を持つガリウム砒素の電界効果トランジスタの断面
図である。
FIG. 4 shows a pn formed by knocking on a channel.
FIG. 6 is a cross-sectional view of a gallium arsenide field effect transistor having a junction.

【図5】 チャンネルにノックオンにより形成するを弱
いn型のドーピング層を持つガリウム砒素の電界効果ト
ランジスタの断面図である。
FIG. 5 is a cross-sectional view of a gallium arsenide field effect transistor having a weak n-type doping layer formed in the channel by knock-on.

【図6】 埋め込みp型ドーピング層を形成する際のイ
オン注入にともなうノックオンにより形成するp型もし
くは弱いn型のドーピング層をチャンネル上部に持つ、
ガリウム砒素の電界効果トランジスタの断面図である。
FIG. 6 has a p-type or weak n-type doping layer formed on the channel by knock-on associated with ion implantation when forming a buried p-type doping layer,
FIG. 3 is a cross-sectional view of a gallium arsenide field effect transistor.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 薄膜 3 フォトレジスト 4 注入イオン 5 注入イオンのドーピング層 6 ノックオンによるドーピング層 7 金属の膜 8 空乏層 9 低融点金属の膜 10 チャンネル 11 ノックオンによるp型ドーピング層 12 ゲート電極 13 n+層 14 ソース電極 15 ドレイン電極 16 ノックオンによる弱いn型のドーピング層 17 注入イオンの埋め込みp型ドーピング層 18 ノックオンによるp型もしくは弱いn型のドーピ
ング層
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Thin film 3 Photoresist 4 Implanted ions 5 Doped layer of implanted ions 6 Doping layer by knock-on 7 Metal film 8 Depletion layer 9 Low melting point metal film 10 Channel 11 P-type doping layer by knock-on 12 Gate electrode 13 n + layer 14 Source electrode 15 Drain electrode 16 Weak n-type doping layer due to knock-on 17 Embedding p-type doping layer of implanted ions 18 P-type or weak n-type doping layer due to knock-on

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板(1)の上に薄膜(2)を形
成し、薄膜(2)を通してイオン注入することによっ
て、半導体基板(1)に薄膜(2)の原子を打ち込ん
で、半導体基板(1)の伝導型制御をして作成した半導
体装置。
1. A thin film (2) is formed on a semiconductor substrate (1), and by implanting ions through the thin film (2), the atoms of the thin film (2) are implanted into the semiconductor substrate (1) to obtain a semiconductor substrate. A semiconductor device produced by controlling the conductivity type of (1).
【請求項2】 半導体基板(1)にガリウム砒素、薄膜
(2)に窒化マグネシウム、注入イオン(4)にシリコ
ン原子を用い、請求項1の伝導型制御を行うことにより
形成するpn接合。
2. A pn junction formed by performing conductivity type control according to claim 1, wherein gallium arsenide is used for the semiconductor substrate (1), magnesium nitride is used for the thin film (2), and silicon atoms are used for implanted ions (4).
【請求項3】 請求項2のpn接合を利用したpn接合
ダイオード。
3. A pn junction diode using the pn junction according to claim 2.
【請求項4】 半導体基板(1)にガリウム砒素、薄膜
(2)に窒化マグネシウム、注入イオン(4)にシリコ
ン原子を用い、請求項1の伝導型制御を行うことにより
形成する弱いn型のドーピング層。
4. A weak n-type semiconductor formed by conducting type control according to claim 1, wherein gallium arsenide is used for the semiconductor substrate (1), magnesium nitride is used for the thin film (2), and silicon atoms are used for implanted ions (4). Doping layer.
【請求項5】 請求項4の弱いn型のドーピング層を利
用したショットキーダイオード。
5. A Schottky diode using the weak n-type doping layer of claim 4.
【請求項6】 半導体基板(1)にガリウム砒素、薄膜
(2)に窒化シリコン、注入イオン(4)にシリコン原
子を用い、請求項1の伝導型制御を行うことにより形成
すろ強いn型のドーピング層。
6. A semiconductor substrate (1) is made of gallium arsenide, a thin film (2) is made of silicon nitride, and implanted ions (4) are made of silicon atoms. Doping layer.
【請求項7】 請求項6の強いn型のドーピング層を利
用した、半導体装置が外部と電力や信号のやり取りをす
る電極部分。
7. An electrode portion, which uses the strong n-type doping layer according to claim 6, for a semiconductor device to exchange power and signals with the outside.
【請求項8】 チャンネル(10)に請求項2のpn接
合を持つガリウム砒素の電界効果トランジスタ。
8. A gallium arsenide field effect transistor having a pn junction according to claim 2 in a channel (10).
【請求項9】 チャンネル(10)に請求項4の弱いn
型のドーピング層を持つガリウム砒素の電界効果トラン
ジスタ。
9. The weak n of claim 4 in the channel (10).
-Field-effect transistor with gallium arsenide doping layer.
【請求項10】 注入イオンの埋め込みp型ドーピング
層(18)を形成する際のイオニ注入にともなうノック
オンにより形成するp型のドーピング層(19)をチャ
ンネル上部に持つ、ガリウム砒素の電界効果トランジス
タ。
10. A gallium arsenide field effect transistor having a p-type doping layer (19) formed on the channel upper portion by knock-on accompanying ion implantation when forming a buried p-type doping layer (18) of implanted ions.
【請求項11】 注入イオンの埋め込みp型ドーピング
層(18)を形成する際のイオン注入にともなうノック
オンにより形成する弱いn型のドーピング層(19)を
チャンネル上部に持つ、ガリウム砒素の電界効果トラン
ジスタ。
11. A gallium arsenide field effect transistor having a weak n-type doping layer (19) formed on the channel by knock-on accompanying ion implantation when forming a buried p-type doping layer (18) of implanted ions. .
【請求項12】 半導体基板(1)にシリコン、薄膜
(2)黄燐に、注入イオン(4)にホウ素原子を用い、
請求項1のドーピング層形成を行うことにより、形成す
るpn接合。
12. The semiconductor substrate (1) is made of silicon, the thin film (2) is made of yellow phosphorus, and the implanted ions (4) are made of boron atoms.
A pn junction formed by forming the doping layer according to claim 1.
JP25545995A 1995-08-28 1995-08-28 Semiconductor device formed by controlling conductive type by knock-on Pending JPH0963982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25545995A JPH0963982A (en) 1995-08-28 1995-08-28 Semiconductor device formed by controlling conductive type by knock-on

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25545995A JPH0963982A (en) 1995-08-28 1995-08-28 Semiconductor device formed by controlling conductive type by knock-on

Publications (1)

Publication Number Publication Date
JPH0963982A true JPH0963982A (en) 1997-03-07

Family

ID=17279066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25545995A Pending JPH0963982A (en) 1995-08-28 1995-08-28 Semiconductor device formed by controlling conductive type by knock-on

Country Status (1)

Country Link
JP (1) JPH0963982A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118879A1 (en) * 2012-02-09 2013-08-15 日産化学工業株式会社 Film forming composition and ion implantation method
JP2016072630A (en) * 2014-09-26 2016-05-09 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives METHOD FOR DOPING GaN-BASE SEMICONDUCTOR
JP2017069363A (en) * 2015-09-30 2017-04-06 豊田合成株式会社 Manufacturing method for mps diode
JP2020145255A (en) * 2019-03-05 2020-09-10 国立研究開発法人産業技術総合研究所 Gan structure material and manufacturing method of the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013118879A1 (en) * 2012-02-09 2013-08-15 日産化学工業株式会社 Film forming composition and ion implantation method
KR20140133834A (en) * 2012-02-09 2014-11-20 닛산 가가쿠 고교 가부시키 가이샤 Film forming composition and ion implantation method
JPWO2013118879A1 (en) * 2012-02-09 2015-05-11 日産化学工業株式会社 Film-forming composition and ion implantation method
US9214345B2 (en) 2012-02-09 2015-12-15 Nissan Chemical Industries, Ltd. Film-forming composition and ion implantation method
JP2016146486A (en) * 2012-02-09 2016-08-12 日産化学工業株式会社 Ion implantation method
KR101880201B1 (en) * 2012-02-09 2018-07-20 닛산 가가쿠 고교 가부시키 가이샤 Film forming composition and ion implantation method
JP2016072630A (en) * 2014-09-26 2016-05-09 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat A L’Energie Atomique Et Aux Energies Alternatives METHOD FOR DOPING GaN-BASE SEMICONDUCTOR
JP2017069363A (en) * 2015-09-30 2017-04-06 豊田合成株式会社 Manufacturing method for mps diode
JP2020145255A (en) * 2019-03-05 2020-09-10 国立研究開発法人産業技術総合研究所 Gan structure material and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US7179703B2 (en) Method of forming shallow doped junctions having a variable profile gradation of dopants
US4757026A (en) Source drain doping technique
US4422885A (en) Polysilicon-doped-first CMOS process
US5976956A (en) Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device
GB2197532A (en) Source drain doping technique
JPH07508371A (en) Threshold adjustment in vertical DMOS devices
KR101050602B1 (en) Semiconductor Device Formation Method, Transistor Formation Method, and Semiconductor Device of Nitrogen Implantation for Defect Reduction in Strained Silicon
KR19980014820A (en) Tungsten-type MOS field effect transistor and manufacturing method thereof
JPH02112273A (en) Cmos integrated circuit and its manufacture
JP4065580B2 (en) Silicon-on-insulator base for transistor manufacture and method for manufacturing the base
JPH04239760A (en) Manufacture of semiconductor device
CN109119473B (en) Transistor and manufacturing method thereof
KR100650901B1 (en) Metal oxide semiconductor transistor having buried gate
JPH0963982A (en) Semiconductor device formed by controlling conductive type by knock-on
JP2002359373A (en) Semiconductor device and its manufacturing method
US6017785A (en) Method for improving latch-up immunity and interwell isolation in a semiconductor device
JPH0434942A (en) Manufacture of semiconductor device
JPS6158987B2 (en)
JP2781989B2 (en) Method for manufacturing semiconductor device
JP2006332231A (en) Manufacturing method of semiconductor device
KR101099564B1 (en) Bipolar junction transistor and method for manufacturing the same
JPH113996A (en) Semiconductor device and manufacture thereof
JPS63142866A (en) Manufacture of insulated gate field-effect transistor
US6057201A (en) Method of producing a transistor structure
KR0173964B1 (en) Method of fabricating a power semiconductor device with latch-up control structure