JPH0963293A - メモリ装置およびその製造方法 - Google Patents
メモリ装置およびその製造方法Info
- Publication number
- JPH0963293A JPH0963293A JP8219309A JP21930996A JPH0963293A JP H0963293 A JPH0963293 A JP H0963293A JP 8219309 A JP8219309 A JP 8219309A JP 21930996 A JP21930996 A JP 21930996A JP H0963293 A JPH0963293 A JP H0963293A
- Authority
- JP
- Japan
- Prior art keywords
- diaphragm
- memory
- memory device
- memory cell
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H1/00—Contacts
- H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
- H01H2001/0042—Bistable switches, i.e. having two stable positions requiring only actuating energy for switching between them, e.g. with snap membrane or by permanent magnet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Micromachines (AREA)
- Thin Film Transistor (AREA)
- Ceramic Capacitors (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
(57)【要約】
【課題】 大きなデータ量の記憶を可能にし、またその
際に公知の形式の電子的または電子‐光学的メモリ装置
にくらべて構造的により簡単に構成されている全く新し
い形式のメモリ装置を提供する。 【解決手段】 少なくとも２つの相い異なる情報状態を
少なくとも一時的に安定に記憶するための、担体の上に
配置された多数のメモリセルと、選択的に多数のメモリ
セルの１つを外部からの作用により予め定められた情報
状態にもたらすための、メモリセルに対応付けられてい
る書込み装置と、選択されたメモリセルの現在または時
間的に先行の情報状態を外部でとらえるための、メモリ
セルに対応付けられている読出し装置とを有し、その際
にメモリセルが圧縮性応力のもとにあるマイクロ機械工
学的ダイアフラムを有する超小形化された機械的要素を
有するメモリ装置において、メモリセルに対応付けられ
ている読出し装置がダイアフラム５から特定の間隔をお
いて配置されている電界放出尖端１０を有する。
際に公知の形式の電子的または電子‐光学的メモリ装置
にくらべて構造的により簡単に構成されている全く新し
い形式のメモリ装置を提供する。 【解決手段】 少なくとも２つの相い異なる情報状態を
少なくとも一時的に安定に記憶するための、担体の上に
配置された多数のメモリセルと、選択的に多数のメモリ
セルの１つを外部からの作用により予め定められた情報
状態にもたらすための、メモリセルに対応付けられてい
る書込み装置と、選択されたメモリセルの現在または時
間的に先行の情報状態を外部でとらえるための、メモリ
セルに対応付けられている読出し装置とを有し、その際
にメモリセルが圧縮性応力のもとにあるマイクロ機械工
学的ダイアフラムを有する超小形化された機械的要素を
有するメモリ装置において、メモリセルに対応付けられ
ている読出し装置がダイアフラム５から特定の間隔をお
いて配置されている電界放出尖端１０を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも２つの
相い異なる情報状態を少なくとも一時的に安定に記憶す
るための、担体の上に配置された多数のメモリセルと、
選択的に多数のメモリセルの１つを外部からの作用によ
り予め定められた情報状態にもたらすための、メモリセ
ルに対応付けられている書込み装置と、選択されたメモ
リセルの現在または時間的に先行の情報状態を外部でと
らえるための、メモリセルに対応付けられている読出し
装置とを有するメモリ装置に関する。さらに本発明は、
メモリ装置を製造するための方法、ならびにメモリ装置
のメモリセルからデータ内容を読出すための方法、およ
びメモリ装置のメモリセルにデータ内容を書込むための
方法に関する。
相い異なる情報状態を少なくとも一時的に安定に記憶す
るための、担体の上に配置された多数のメモリセルと、
選択的に多数のメモリセルの１つを外部からの作用によ
り予め定められた情報状態にもたらすための、メモリセ
ルに対応付けられている書込み装置と、選択されたメモ
リセルの現在または時間的に先行の情報状態を外部でと
らえるための、メモリセルに対応付けられている読出し
装置とを有するメモリ装置に関する。さらに本発明は、
メモリ装置を製造するための方法、ならびにメモリ装置
のメモリセルからデータ内容を読出すための方法、およ
びメモリ装置のメモリセルにデータ内容を書込むための
方法に関する。
【０００２】
【従来の技術】多数の電子システムに対して、ディジタ
ル形態でのデータの書込みおよび読出しが可能なメモリ
が必要とされる。このようなメモリはなかんずく半導体
リードオンリメモリ（ＲＯＭ）、半導体ダイナミックラ
ンダムアクセスメモリ（ＤＲＡＭ）などとしてよく知ら
れている。
ル形態でのデータの書込みおよび読出しが可能なメモリ
が必要とされる。このようなメモリはなかんずく半導体
リードオンリメモリ（ＲＯＭ）、半導体ダイナミックラ
ンダムアクセスメモリ（ＤＲＡＭ）などとしてよく知ら
れている。
【０００３】非常に大きいデータ量に対しては電子メモ
リとしてしばしば、アルミニウムにより被覆されている
合成樹脂円板も使用される。被覆のなかにこれらの合成
樹脂円板は論理値“０”および“１”に対応付けられる
２種類の点状の凹みを有する。これらの凹みの配置に情
報がディジタルに記憶されている。このような円板はコ
ンパクトディスクと呼ばれており、またなかんずく音楽
のディジタル記憶のために普及している。
リとしてしばしば、アルミニウムにより被覆されている
合成樹脂円板も使用される。被覆のなかにこれらの合成
樹脂円板は論理値“０”および“１”に対応付けられる
２種類の点状の凹みを有する。これらの凹みの配置に情
報がディジタルに記憶されている。このような円板はコ
ンパクトディスクと呼ばれており、またなかんずく音楽
のディジタル記憶のために普及している。
【０００４】
【発明が解決しようとする課題】本発明の課題は、大き
なデータ量の記憶を可能にし、またその際に公知の形式
の電子的または電子‐光学的メモリ装置にくらべて構造
的により簡単に構成されている全く新しい形式のメモリ
装置を提供すること、またこのようなメモリ装置を製造
するための方法を提供すること、またこのようなメモリ
装置のメモリセルからデータ内容を読出すための方法を
提供すること、またこのようなメモリ装置のメモリセル
にデータ内容を書込むための方法を提供することにあ
る。
なデータ量の記憶を可能にし、またその際に公知の形式
の電子的または電子‐光学的メモリ装置にくらべて構造
的により簡単に構成されている全く新しい形式のメモリ
装置を提供すること、またこのようなメモリ装置を製造
するための方法を提供すること、またこのようなメモリ
装置のメモリセルからデータ内容を読出すための方法を
提供すること、またこのようなメモリ装置のメモリセル
にデータ内容を書込むための方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記の課題は請求項１、
２および６によるメモリ装置ならびに請求項１６および
２１による方法により解決される。
２および６によるメモリ装置ならびに請求項１６および
２１による方法により解決される。
【０００６】本発明によれば、メモリセルは超小形化さ
れた機械的要素を有する。特に超小形化された機械的要
素はマイクロ機械的に製造された薄いダイアフラムであ
り、その１つの辺または複数の辺で支えられまたは張ら
れており、またそのたわみまたは振動または振れが検出
される。
れた機械的要素を有する。特に超小形化された機械的要
素はマイクロ機械的に製造された薄いダイアフラムであ
り、その１つの辺または複数の辺で支えられまたは張ら
れており、またそのたわみまたは振動または振れが検出
される。
【０００７】近年マイクロエレクトロニクスはますます
マイクロメカニクスにより補完されている。その際に超
小形化された機械的部品はマイクロエレクトロニクスの
方法により製造される。物理的基礎、マイクロメカニク
スのテクノロジーならびにマイクロメカニクスの相応の
基本構造および要素を有する応用およびマイクロ機械工
学的な構成要素および部品の応用におけるマイクロメカ
ニクスのこれまでに知られている利用に関してはホイベ
ルガー（A.Heuberger)の文献「マイクロメカニクス（Mi
kromechanik)」１９８９年を参照されたい。その内容全
体を参照によりここに組み入れるものとする。
マイクロメカニクスにより補完されている。その際に超
小形化された機械的部品はマイクロエレクトロニクスの
方法により製造される。物理的基礎、マイクロメカニク
スのテクノロジーならびにマイクロメカニクスの相応の
基本構造および要素を有する応用およびマイクロ機械工
学的な構成要素および部品の応用におけるマイクロメカ
ニクスのこれまでに知られている利用に関してはホイベ
ルガー（A.Heuberger)の文献「マイクロメカニクス（Mi
kromechanik)」１９８９年を参照されたい。その内容全
体を参照によりここに組み入れるものとする。
【０００８】本発明は、これまでエレクトロニクスによ
り行われてきた情報記憶の分野をマイクロメカニクスの
方法の採用により拡大することを提案するものである。
り行われてきた情報記憶の分野をマイクロメカニクスの
方法の採用により拡大することを提案するものである。
【０００９】本発明による情報記憶の基礎は双安定また
は多重安定システム、すなわち２つまたは場合によって
はそれ以上の状態に少なくともある時間にわたり安定に
とどまるシステムである。エレクトロニクスではこれは
たとえばフリップフロップであり、またそれに基づくメ
モリは半導体スタティックランダムアクセスメモリ（い
わゆるＳＲＡＭ）である。外部からの作用によりこのよ
うなシステムは２つまたはそれ以上の状態の１つにもた
らされなければならない（書込み）。また、システムが
どの状態に位置しているかが外部から確認可能でなけれ
ばならず（読出し）、またはシステムが読出しの直前に
どの状態にあったかが外部から確認可能でなければなら
ない（破壊的読出し）。
は多重安定システム、すなわち２つまたは場合によって
はそれ以上の状態に少なくともある時間にわたり安定に
とどまるシステムである。エレクトロニクスではこれは
たとえばフリップフロップであり、またそれに基づくメ
モリは半導体スタティックランダムアクセスメモリ（い
わゆるＳＲＡＭ）である。外部からの作用によりこのよ
うなシステムは２つまたはそれ以上の状態の１つにもた
らされなければならない（書込み）。また、システムが
どの状態に位置しているかが外部から確認可能でなけれ
ばならず（読出し）、またはシステムが読出しの直前に
どの状態にあったかが外部から確認可能でなければなら
ない（破壊的読出し）。
【００１０】本発明の特に好ましい実施態様では、メモ
リセル用の純粋に機械的な双安定（または多重安定）要
素は圧縮性応力のもとにあるダイアフラムである。この
ようなダイアフラムは圧縮性応力をたわみにより減ずる
ようになっている。すなわちダイアフラムは上方または
下方に曲げられる。ダイアフラムのこれらの両方の上方
または下方に曲げられた双安定状態は安定であり、力の
作用によってしか相互間で移行し得ない。
リセル用の純粋に機械的な双安定（または多重安定）要
素は圧縮性応力のもとにあるダイアフラムである。この
ようなダイアフラムは圧縮性応力をたわみにより減ずる
ようになっている。すなわちダイアフラムは上方または
下方に曲げられる。ダイアフラムのこれらの両方の上方
または下方に曲げられた双安定状態は安定であり、力の
作用によってしか相互間で移行し得ない。
【００１１】本発明の好ましい実施態様では、相い異な
る情報状態の間の相互移行のためにダイアフラムに作用
する力は静電的な力である。静電力は寸法が小さい際に
極めて適しており、また既にしばしばマイクロメカニク
スで使用されている。後記のように計算により、マイク
ロ機械工学的ダイアフラムが１０Ｖのオーダーの電圧に
より切換えられることが見積もられる。さらに直線的な
縮小の際には必要な書込み電圧は直線的に減少する。上
記の見積りは先ず長方形のダイアフラムに対して有効で
あり、その際にダイアフラムの適当な場合によっては複
雑化した形状により必要な書込み電圧がさらに減ぜられ
る。
る情報状態の間の相互移行のためにダイアフラムに作用
する力は静電的な力である。静電力は寸法が小さい際に
極めて適しており、また既にしばしばマイクロメカニク
スで使用されている。後記のように計算により、マイク
ロ機械工学的ダイアフラムが１０Ｖのオーダーの電圧に
より切換えられることが見積もられる。さらに直線的な
縮小の際には必要な書込み電圧は直線的に減少する。上
記の見積りは先ず長方形のダイアフラムに対して有効で
あり、その際にダイアフラムの適当な場合によっては複
雑化した形状により必要な書込み電圧がさらに減ぜられ
る。
【００１２】本発明のさらに好ましい実施態様では、相
い異なる情報状態の間の相互移行のためにダイアフラム
に作用する力は空気圧による力である。その際にダイア
フラムは、全面を閉じられた好ましくは気体で満たされ
た空所の上に配置されていてよく、それによりダイアフ
ラムは空気圧により駆動される。下側位置から上側位置
へのダイアフラムの切換はたとえばレーザーにより気体
体積を加熱することによって行われる。後記の計算か
ら、空気圧による駆動の際の圧力は１ａｔのオーダーで
なければならないことが明らかである。この圧力は数１
００℃への加熱により達成される。上から下への個別ダ
イアフラムの切換はこの実施態様では可能でない。しか
し、メモリアレイのすべてのメモリセルが圧力室などに
入れることにより下側位置にもたらされ（メモリ装置の
消去）、また続いて新たに書込まれる。
い異なる情報状態の間の相互移行のためにダイアフラム
に作用する力は空気圧による力である。その際にダイア
フラムは、全面を閉じられた好ましくは気体で満たされ
た空所の上に配置されていてよく、それによりダイアフ
ラムは空気圧により駆動される。下側位置から上側位置
へのダイアフラムの切換はたとえばレーザーにより気体
体積を加熱することによって行われる。後記の計算か
ら、空気圧による駆動の際の圧力は１ａｔのオーダーで
なければならないことが明らかである。この圧力は数１
００℃への加熱により達成される。上から下への個別ダ
イアフラムの切換はこの実施態様では可能でない。しか
し、メモリアレイのすべてのメモリセルが圧力室などに
入れることにより下側位置にもたらされ（メモリ装置の
消去）、また続いて新たに書込まれる。
【００１３】メモリセルに記憶されているデータ内容の
読出しには、メモリセルに対して超小形化された機械的
要素を有する本発明によるメモリ装置では多くの可能性
がある。
読出しには、メモリセルに対して超小形化された機械的
要素を有する本発明によるメモリ装置では多くの可能性
がある。
【００１４】１つの可能性はデータ内容を光学的に読出
すことにある。その際に一連の効果が有効に利用され得
る。本発明の好ましい実施態様では、メモリセルに対応
付けられている読出し装置はダイアフラムと固定表面と
の間の光線の光干渉をとらえるための手段を有する。さ
らに、またはそれに対して代替的に、読出し装置はダイ
アフラムを通り抜ける光線の遮断をとらえるための手
段、またはダイアフラムの光線に対応付けられている顕
微鏡の位置をずらすための手段を有するものとして構成
されていてよい。
すことにある。その際に一連の効果が有効に利用され得
る。本発明の好ましい実施態様では、メモリセルに対応
付けられている読出し装置はダイアフラムと固定表面と
の間の光線の光干渉をとらえるための手段を有する。さ
らに、またはそれに対して代替的に、読出し装置はダイ
アフラムを通り抜ける光線の遮断をとらえるための手
段、またはダイアフラムの光線に対応付けられている顕
微鏡の位置をずらすための手段を有するものとして構成
されていてよい。
【００１５】さらに本発明の別の好ましい実施態様で
は、本発明によるメモリ装置からのデータの読出しは電
気機械的手段を用いて行われる。その際に、メモリ装置
のメモリセルに対応付けられている読出し装置は、ダイ
アフラム自体により、またはダイアフラムに対応付けら
れているスイッチング要素、たとえば超小形リレーによ
りダイアフラムの状態に関係して切換えられる電気機械
的なスイッチング手段を有し得る。こうしてダイアフラ
ム自体またはダイアフラムに取付けられた要素がダイア
フラムの位置に応じて電気的接触部を投入および遮断す
る。
は、本発明によるメモリ装置からのデータの読出しは電
気機械的手段を用いて行われる。その際に、メモリ装置
のメモリセルに対応付けられている読出し装置は、ダイ
アフラム自体により、またはダイアフラムに対応付けら
れているスイッチング要素、たとえば超小形リレーによ
りダイアフラムの状態に関係して切換えられる電気機械
的なスイッチング手段を有し得る。こうしてダイアフラ
ム自体またはダイアフラムに取付けられた要素がダイア
フラムの位置に応じて電気的接触部を投入および遮断す
る。
【００１６】本発明の別の好ましい実施態様では、メモ
リ装置のメモリセルからのデータの読出しは電子的に行
われる。そのための１つの可能性は、ダイアフラムの位
置に関係して変化するダイアフラムと固定表面との間の
電気キャパシタンスをとらえ、かつ評価することであ
る。
リ装置のメモリセルからのデータの読出しは電子的に行
われる。そのための１つの可能性は、ダイアフラムの位
置に関係して変化するダイアフラムと固定表面との間の
電気キャパシタンスをとらえ、かつ評価することであ
る。
【００１７】別の好ましい可能性では、メモリセルに対
応付けられている読出し装置がトランジスタを有し、そ
の制御端子がダイアフラムに対応付けられており、およ
び／またはダイアフラム自体を形成している。ダイアフ
ラムはその際に、好ましくはＭＯＳトランジスタである
トランジスタのゲート端子またはソース端子として作用
する。トランジスタの主面からのダイアフラムの間隔に
関係して表面における電界およびトランジスタのチャネ
ルの導電形が変更される。
応付けられている読出し装置がトランジスタを有し、そ
の制御端子がダイアフラムに対応付けられており、およ
び／またはダイアフラム自体を形成している。ダイアフ
ラムはその際に、好ましくはＭＯＳトランジスタである
トランジスタのゲート端子またはソース端子として作用
する。トランジスタの主面からのダイアフラムの間隔に
関係して表面における電界およびトランジスタのチャネ
ルの導電形が変更される。
【００１８】本発明の別の特に好ましい実施態様では、
メモリセルからのデータの読出しのために、メモリセル
に対応付けられている読出し装置はダイアフラムから特
定の間隔をおいて配置されている電界放出尖端を有す
る。特に小さい寸法の際に既に適度な電圧において高い
電界が生ずる。この効果はなかんずく電界放出陰極を有
する超小形化された“管”の構成を可能にする。放出尖
端からのダイアフラムの間隔が変化すると、尖端からダ
イアフラムへの伝導性が変更され、このことはメモリセ
ルからのデータの読出しのために使用される。
メモリセルからのデータの読出しのために、メモリセル
に対応付けられている読出し装置はダイアフラムから特
定の間隔をおいて配置されている電界放出尖端を有す
る。特に小さい寸法の際に既に適度な電圧において高い
電界が生ずる。この効果はなかんずく電界放出陰極を有
する超小形化された“管”の構成を可能にする。放出尖
端からのダイアフラムの間隔が変化すると、尖端からダ
イアフラムへの伝導性が変更され、このことはメモリセ
ルからのデータの読出しのために使用される。
【００１９】さらに本発明は、超小形化された機械的要
素を有する多数のメモリセルを有するメモリ装置を製造
するための方法に関する。本発明による方法は、担体の
主面の上に第１の絶縁層を全面被覆する過程と、第１の
絶縁層の上に導電性材料から成るダイアフラム層を全面
被覆する過程と、メモリセルの個所に拡幅部を有する第
１の導体帯が構成されるようにダイアフラム層をパター
ン化する過程と、ダイアフラム層の拡幅部のすぐ下側の
中央に鋭い尖端が残されるまで、パターン化されたダイ
アフラム層をエッチングマスクとして使用して第１の絶
縁層を等方性にエッチングする過程と、拡幅部の下側に
おける第１の絶縁層のすべての材料を除去し、またそれ
によりダイアフラムを構成する過程とを含んでいる。
素を有する多数のメモリセルを有するメモリ装置を製造
するための方法に関する。本発明による方法は、担体の
主面の上に第１の絶縁層を全面被覆する過程と、第１の
絶縁層の上に導電性材料から成るダイアフラム層を全面
被覆する過程と、メモリセルの個所に拡幅部を有する第
１の導体帯が構成されるようにダイアフラム層をパター
ン化する過程と、ダイアフラム層の拡幅部のすぐ下側の
中央に鋭い尖端が残されるまで、パターン化されたダイ
アフラム層をエッチングマスクとして使用して第１の絶
縁層を等方性にエッチングする過程と、拡幅部の下側に
おける第１の絶縁層のすべての材料を除去し、またそれ
によりダイアフラムを構成する過程とを含んでいる。
【００２０】第１の導体帯に対して横方向にトレンチが
第１の絶縁層のなかにエッチングされ、その際にダイア
フラムがエッチングストップ手段として作用する。トレ
ンチの底には第２の導体帯が形成され得る。さらに、ト
レンチの底に形成される第２の導体帯は、部分的に薄い
ダイアフラムを通して行われる注入過程により形成され
得る。トレンチを気密に封じるため、対向板が被覆され
る。
第１の絶縁層のなかにエッチングされ、その際にダイア
フラムがエッチングストップ手段として作用する。トレ
ンチの底には第２の導体帯が形成され得る。さらに、ト
レンチの底に形成される第２の導体帯は、部分的に薄い
ダイアフラムを通して行われる注入過程により形成され
得る。トレンチを気密に封じるため、対向板が被覆され
る。
【００２１】さらに本発明は、メモリセルが超小形化さ
れた機械的要素を有し、またメモリセルがワード線およ
びビット線の交叉個所に配置されているメモリ装置のメ
モリセルからデータ内容を読出すための方法に関する。
本発明による方法は、ワード線およびビット線を選択す
る過程と、選択されたビット線に関連して選択されたワ
ード線の電気抵抗を測定する過程とを含んでいる。
れた機械的要素を有し、またメモリセルがワード線およ
びビット線の交叉個所に配置されているメモリ装置のメ
モリセルからデータ内容を読出すための方法に関する。
本発明による方法は、ワード線およびビット線を選択す
る過程と、選択されたビット線に関連して選択されたワ
ード線の電気抵抗を測定する過程とを含んでいる。
【００２２】選択されたビット線に関連して選択された
ワード線の電気抵抗を測定する過程は、測定された電気
抵抗を予め定められたスイッチング状態を有する参照メ
モリセルの電気抵抗と比較する過程を含んでいる。
ワード線の電気抵抗を測定する過程は、測定された電気
抵抗を予め定められたスイッチング状態を有する参照メ
モリセルの電気抵抗と比較する過程を含んでいる。
【００２３】さらに本発明は、メモリセルが超小形化さ
れた機械的要素を有し、またメモリセルがワード線およ
びビット線の交叉個所に配置されているメモリ装置のメ
モリセルにデータ内容を書込むための方法に関する。本
発明による方法は、ワード線およびビット線を選択する
過程と、選択されたワード線および選択されたビット線
の超小形化された機械的要素に力を及ぼす過程とを含ん
でいる。
れた機械的要素を有し、またメモリセルがワード線およ
びビット線の交叉個所に配置されているメモリ装置のメ
モリセルにデータ内容を書込むための方法に関する。本
発明による方法は、ワード線およびビット線を選択する
過程と、選択されたワード線および選択されたビット線
の超小形化された機械的要素に力を及ぼす過程とを含ん
でいる。
【００２４】超小形化された機械的要素に作用する力は
静電的な力、磁気的な力または空気圧による力であって
よい。
静電的な力、磁気的な力または空気圧による力であって
よい。
【００２５】
【実施例】本発明の実施例を以下図面について説明す
る。
る。
【００２６】以下、先ず図１のＡないしＧにより、両縁
で張られている薄いダイアフラムの特性を簡単な計算に
より一層詳細に検討する。
で張られている薄いダイアフラムの特性を簡単な計算に
より一層詳細に検討する。
【００２７】図１Ａのようにｘの振れを生じた長さＬの
ダイアフラムのフーリエ表現として下式が成り立つ。
ダイアフラムのフーリエ表現として下式が成り立つ。
【数１】
【００２８】フーリエ係数αおよびβは周辺条件から下
記のように求められる。 ｆ（０）＝ｆ（Ｌ）＝０ ｆ´（０）＝ｆ´（Ｌ）＝０
記のように求められる。 ｆ（０）＝ｆ（Ｌ）＝０ ｆ´（０）＝ｆ´（Ｌ）＝０
【００２９】その際にダイアフラムの中心の振れ、すな
わちｘ＝Ｌ／２に対しては、 ｆ（Ｌ／２）＝α が成り立つ。
わちｘ＝Ｌ／２に対しては、 ｆ（Ｌ／２）＝α が成り立つ。
【００３０】β（α）は下記の条件から求められる。ダ
イアフラムの長さ＝Ｌ＋Δ＝一定
イアフラムの長さ＝Ｌ＋Δ＝一定
【数２】
【００３１】Ｘ＝（ｘ／Ｌ）・２πであれば、下式が成
り立つ。
り立つ。
【数３】
【００３２】直交性のゆえに下式が得られる。
【数４】 （図１Ｂ参照） Δ 一定：
【数５】 また基本状態：β＝０では下式が成り立つ。
【数６】
【００３３】ダイアフラムピースのエネルギー内容につ
いて図１Ｃによる概要図を参照して下式が得られる。
いて図１Ｃによる概要図を参照して下式が得られる。
【数７】
【００３４】それによって体積要素への力について下式
が得られる（その際にダイアフラムの幅はｂ）。
が得られる（その際にダイアフラムの幅はｂ）。
【数８】 行程要素：ｄε・ｄｘ
【００３５】それによって体積要素内のエネルギー内容
については、
については、
【数９】 が得られ、またダイアフラムピース内のエネルギー内容
については、
については、
【数１０】 が得られる。
【００３６】ダイアフラム内のエネルギー内容は下記の
ように計算される。
ように計算される。
【数１１】
【００３７】Ｘ＝（ｘ／Ｌ）・２πであれば、下式が成
り立つ。
り立つ。
【数１２】
【００３８】直交性のゆえに下式が得られる。
【数１３】
【００３９】長さ条件：
【数１４】 から下式が得られる。
【数１５】 従ってまた
【数１６】 基本状態でのＷ0 ：α＝±α0
【数１７】
【００４０】従って、基本状態に対して相対的なエネル
ギーは
ギーは
【数１８】 となる（図１Ｄ参照）。
【００４１】以下の考察ではダイアフラムは板コンデン
サとして取り扱われる。
サとして取り扱われる。
【００４２】下の休止位置での開始 Ｘ＝（ｘ／Ｌ）・２πであれば、
【数１９】
【００４３】振れの際にダイアフラム要素が後にする行
程は
程は
【数２０】 となり、従ってまた板コンデンサ内のダイアフラム要素
（ｄｘ・ｂ）への力は
（ｄｘ・ｂ）への力は
【数２１】 （その際にｄ>>振れ）となる。
【００４４】振れの際に受け入れられるエネルギーは下
式から得られる。
式から得られる。
【数２２】
【００４５】以下では２つのケースにわけて考察する。 ケース１：ダイアフラム全体がコンデンサ内
【数２３】 （すべての他の和 周期的→∫−０）
【数２４】
【００４６】切換過程は、−α0 における勾配が等しい
ときに、開始する。 勾配 ポテンシァルエネルギー：
ときに、開始する。 勾配 ポテンシァルエネルギー：
【数２５】 勾配 電気的エネルギー：
【数２６】
【００４７】それによって下記の例に対して Ｓｉダイアフラム、すなわちＥ／（１−μ）＝１８４・
１０9 Ｎ／ｍ2 ｔ＝１０ｎｍ ｄ＝１００ｎｍ Ｌ＝１μｍ α0 ＝２０ｎｍ ε0 ＝８，８５・１０-12 Ａｓ／Ｖｍ →Ｕ＝２
０Ｖ
１０9 Ｎ／ｍ2 ｔ＝１０ｎｍ ｄ＝１００ｎｍ Ｌ＝１μｍ α0 ＝２０ｎｍ ε0 ＝８，８５・１０-12 Ａｓ／Ｖｍ →Ｕ＝２
０Ｖ
【００４８】ケース２：ダイアフラムの半分が板コンデ
ンサ内
ンサ内
【数２７】
【００４９】２つのサブケースがある（図２Ｂ参照）。 −スタティック切換 各行程片上でエネルギー利得＞エネルギー損失である。
全体エネルギーは単調に下降する。ダイアフラム上の力
は常に正、減衰の際にも切換わる。 −ダイナミック切換 累積エネルギー利得＞累積エネルギー損失。ダイアフラ
ムはエネルギー極小の克服のために運動エネルギーを必
要とする。減衰の際にダイアフラムは副極小にとどまる
（図２Ｃ参照）。
全体エネルギーは単調に下降する。ダイアフラム上の力
は常に正、減衰の際にも切換わる。 −ダイナミック切換 累積エネルギー利得＞累積エネルギー損失。ダイアフラ
ムはエネルギー極小の克服のために運動エネルギーを必
要とする。減衰の際にダイアフラムは副極小にとどまる
（図２Ｃ参照）。
【００５０】必要とされる応力はその際にケース１（ダ
イアフラム全体が板コンデンサ内）の場合よりも若干小
さい。
イアフラム全体が板コンデンサ内）の場合よりも若干小
さい。
【００５１】それによって切換時間（書込み時間）の粗
い見積が下記のように示される。
い見積が下記のように示される。
【数２８】 ρ＝３０００ｋｇ／ｍ3 とすると → τ＝３．７ｎｓ ａ＝５．９・１０9 ｍ／ｓ2 Ｕ＝２０Ｖ 上記のような寸法（すなわち外部の振動 は無視可能） 寸法スケーリング： Ｕ〜直線寸法（たとえば半分の大きさ→ 半分の応力）
【００５２】ダイアフラムの空気圧による駆動の際には
下記のことが成り立つ。 ダイアフラム上の力： Ｆ＝ｐ ｄｘ・ｂ Ｗ＝（１／２）ｐｂＬ（α＋α0 ） 勾配＝（１／２）ｐｂＬ
下記のことが成り立つ。 ダイアフラム上の力： Ｆ＝ｐ ｄｘ・ｂ Ｗ＝（１／２）ｐｂＬ（α＋α0 ） 勾配＝（１／２）ｐｂＬ
【数２９】 例（上記のような寸法）： ｐ＝１８００００Ｎ／ｍ2 ≒１．８ｂａｒ 寸法スケーリング：ｐはスケーリングファクタに無関係
（！）。
（！）。
【００５３】図３のＡないしＣ、図４のＡないしＣには
本発明の実施例によりメモリ装置を製造するための方法
の工程が示されている。図３Ａの概要断面図のように先
ず適当な担体または基板１の上にたとえば約５０ｎｍの
厚みを有する第１の絶縁層２が全面に被覆される。それ
に続いて絶縁層２の上に、後にメモリセルのダイアフラ
ムを形成するための導電性の材料から成るダイアフラム
層３が全面に被覆される。ダイアフラム層３はたとえば
約１０ｎｍの厚みを有する。続いて導電性のダイアフラ
ム層３がリソグラフィおよびエッチング過程により、図
３Ｂの概要平面図から明らかなようにたとえば円形の面
を有する拡幅部５をその後のメモリセルの個所に有する
多数の並び合って位置しまた互いに電気的に絶縁された
導体帯４が形成される。それに続いて、図３Ｃの概要断
面図のように、たとえば１００ｎｍの厚みを有する第２
の絶縁層６が被覆され、また場合によっては後に第２の
担体７またはウェハとの気密の接着を可能にするためた
とえばそれ自体は公知のＣＭＰ法を用いて完全に平面研
磨される。ワード線４に対して垂直に両絶縁層２および
６のなかにトレンチ８がエッチングされ、その際に拡幅
部５（後のダイアフラム）がエッチングストップ手段と
して作用する。それに続いて、図３Ｄの概要平面図から
明らかなように、基板１が等方性にエッチングされる。
その際に、この図面中に示されている矢印９は、行われ
るアンダーエッチングの方向を示す。ダイアフラムの拡
幅部５の下側の中心に、等方性のエッチングの際に生育
するエッチングフロントが当てられ、また図４Ａのよう
に鋭い尖端１０が残される。
本発明の実施例によりメモリ装置を製造するための方法
の工程が示されている。図３Ａの概要断面図のように先
ず適当な担体または基板１の上にたとえば約５０ｎｍの
厚みを有する第１の絶縁層２が全面に被覆される。それ
に続いて絶縁層２の上に、後にメモリセルのダイアフラ
ムを形成するための導電性の材料から成るダイアフラム
層３が全面に被覆される。ダイアフラム層３はたとえば
約１０ｎｍの厚みを有する。続いて導電性のダイアフラ
ム層３がリソグラフィおよびエッチング過程により、図
３Ｂの概要平面図から明らかなようにたとえば円形の面
を有する拡幅部５をその後のメモリセルの個所に有する
多数の並び合って位置しまた互いに電気的に絶縁された
導体帯４が形成される。それに続いて、図３Ｃの概要断
面図のように、たとえば１００ｎｍの厚みを有する第２
の絶縁層６が被覆され、また場合によっては後に第２の
担体７またはウェハとの気密の接着を可能にするためた
とえばそれ自体は公知のＣＭＰ法を用いて完全に平面研
磨される。ワード線４に対して垂直に両絶縁層２および
６のなかにトレンチ８がエッチングされ、その際に拡幅
部５（後のダイアフラム）がエッチングストップ手段と
して作用する。それに続いて、図３Ｄの概要平面図から
明らかなように、基板１が等方性にエッチングされる。
その際に、この図面中に示されている矢印９は、行われ
るアンダーエッチングの方向を示す。ダイアフラムの拡
幅部５の下側の中心に、等方性のエッチングの際に生育
するエッチングフロントが当てられ、また図４Ａのよう
に鋭い尖端１０が残される。
【００５４】このような電界放出尖端の静電的特性はた
とえばウツミ・タカオの論文「米国電気電子学会論文集
・電子デバイス編」第３８巻、第１０号、１９９１年１
０月「キーノートアドレス真空マイクロエレクトロニク
ス：何が新しくかく魅力的か」に詳細に説明されてい
る。電界放出尖端のこれらの特性のゆえに、この論文の
内容全体を参照によりここに組み入れるものとする。
とえばウツミ・タカオの論文「米国電気電子学会論文集
・電子デバイス編」第３８巻、第１０号、１９９１年１
０月「キーノートアドレス真空マイクロエレクトロニク
ス：何が新しくかく魅力的か」に詳細に説明されてい
る。電界放出尖端のこれらの特性のゆえに、この論文の
内容全体を参照によりここに組み入れるものとする。
【００５５】尖端１０の形成後に等方性の基板エッチン
グが終了され、また第１の絶縁層２が、ダイアフラムの
下面における絶縁層２のすべての材料が除去されるまで
等方性にオーバーエッチングされる。それに続いて、部
分的に薄いダイアフラムを貫いて行われる注入により、
ワード線に対して垂直に延びているビット線に対する第
２の導体帯１１がトレンチ８の底に形成される（図４Ａ
の概要断面図を参照）。それに続いて、図４Ｂのよう
に、対向電極（接地）を形成しまた同時にトレンチ８を
気密に封ずる第２のウェハ７が接着される。この仕方
で、図３Ｃの断面図に一層詳細に示されている本発明に
よるメモリ装置の配置が生ずる。
グが終了され、また第１の絶縁層２が、ダイアフラムの
下面における絶縁層２のすべての材料が除去されるまで
等方性にオーバーエッチングされる。それに続いて、部
分的に薄いダイアフラムを貫いて行われる注入により、
ワード線に対して垂直に延びているビット線に対する第
２の導体帯１１がトレンチ８の底に形成される（図４Ａ
の概要断面図を参照）。それに続いて、図４Ｂのよう
に、対向電極（接地）を形成しまた同時にトレンチ８を
気密に封ずる第２のウェハ７が接着される。この仕方
で、図３Ｃの断面図に一層詳細に示されている本発明に
よるメモリ装置の配置が生ずる。
【００５６】本発明によるメモリ装置の本来の製造の完
全な工程は２つのマスクレベルしか必要としないが、詳
細には示されていない駆動論理回路を集積するために場
合によっては別のマスクレベルしか必要である。
全な工程は２つのマスクレベルしか必要としないが、詳
細には示されていない駆動論理回路を集積するために場
合によっては別のマスクレベルしか必要である。
【００５７】図５のＡないしＧを参照して選択されたメ
モリセルのデータ内容の読出しおよび書込みのために必
要な過程を一層詳細に説明する。
モリセルのデータ内容の読出しおよび書込みのために必
要な過程を一層詳細に説明する。
【００５８】読出しのためには簡単にビット線へのワー
ド線の電気抵抗が測定され、また好ましくは、場所的な
ジオメトリ変動を補償するため、選択されたセルの付近
の既知の切換状態の参照セルの電気抵抗と比較される。
読出し過程ではワード線は電界放出のゆえにビット線に
くらべて正である。
ド線の電気抵抗が測定され、また好ましくは、場所的な
ジオメトリ変動を補償するため、選択されたセルの付近
の既知の切換状態の参照セルの電気抵抗と比較される。
読出し過程ではワード線は電界放出のゆえにビット線に
くらべて正である。
【００５９】書込み過程は図５のＡないしＧを参照して
下記のように行われ得る。メモリセルの上側電極１２が
電圧Ｕ零にあり、すべての非能動的なビット線が同じく
零にあり、またすべての非能動的なワード線がＵ／２に
あると仮定する。能動的ビット線はＵにあり、また能動
的ワード線は所望の切換状態に応じて零またはＵにあ
る。全体として図５Ａのようにこのようにして６つの状
況＃１ないし＃６が存在し、その際に能動的導線の交叉
点に位置するセルダイアフラムにのみ正味力が及ぼされ
る。その際にジオメトリは２つの板コンデンサにより近
似され得る。呼び出されないダイアフラムへの小さい電
界力は、切換のためには特定の最小力が必要であるの
で、有害でない。Ｕの極性は、書込みの際に電界放出が
行われないように、正に選ぶべきである。ジオメトリ
は、意図せざる切換を防止するため、読出し電圧が書込
み電圧よりも小さいように構成すべきである。状況＃１
ないし＃６はソース端子図５のＢないしＧに一層詳細に
説明されている。その際に、ダイアフラム上に作用する
静電界１３の経過は破線により示されている。矢印はそ
れぞれダイアフラム上に作用する力の方向を示す。図５
Ｂは選択されたメモリセル＃１が下方への力作用を受け
ている場合を概要図で示し、また図５Ｇは呼び出された
メモリセル＃２が上方への力作用を受けている場合を概
要図で示す。図５ＤまたはＥは能動的ワード線上のメモ
リセル＃３または＃４の場合を示し、また図５Ｆまたは
Ｇは能動的ビット線上のメモリセル＃５または非能動的
ワード線および非能動的ビット線上のメモリセル＃６の
場合を示す。呼び出されたセル以外のすべてのセルはダ
イオードとして作用するので、実際に呼び出されたセル
を通る電流のみが測定される。
下記のように行われ得る。メモリセルの上側電極１２が
電圧Ｕ零にあり、すべての非能動的なビット線が同じく
零にあり、またすべての非能動的なワード線がＵ／２に
あると仮定する。能動的ビット線はＵにあり、また能動
的ワード線は所望の切換状態に応じて零またはＵにあ
る。全体として図５Ａのようにこのようにして６つの状
況＃１ないし＃６が存在し、その際に能動的導線の交叉
点に位置するセルダイアフラムにのみ正味力が及ぼされ
る。その際にジオメトリは２つの板コンデンサにより近
似され得る。呼び出されないダイアフラムへの小さい電
界力は、切換のためには特定の最小力が必要であるの
で、有害でない。Ｕの極性は、書込みの際に電界放出が
行われないように、正に選ぶべきである。ジオメトリ
は、意図せざる切換を防止するため、読出し電圧が書込
み電圧よりも小さいように構成すべきである。状況＃１
ないし＃６はソース端子図５のＢないしＧに一層詳細に
説明されている。その際に、ダイアフラム上に作用する
静電界１３の経過は破線により示されている。矢印はそ
れぞれダイアフラム上に作用する力の方向を示す。図５
Ｂは選択されたメモリセル＃１が下方への力作用を受け
ている場合を概要図で示し、また図５Ｇは呼び出された
メモリセル＃２が上方への力作用を受けている場合を概
要図で示す。図５ＤまたはＥは能動的ワード線上のメモ
リセル＃３または＃４の場合を示し、また図５Ｆまたは
Ｇは能動的ビット線上のメモリセル＃５または非能動的
ワード線および非能動的ビット線上のメモリセル＃６の
場合を示す。呼び出されたセル以外のすべてのセルはダ
イオードとして作用するので、実際に呼び出されたセル
を通る電流のみが測定される。
【００６０】書込み時間は粗い見積に基づいて数ｎｓの
オーダーで見積もられる。書込まれたメモリは供給電圧
の喪失の際にも情報を保存し、従ってまたスタンバイ電
流が非常に小さい点でも優れている。上側ウェハ７がそ
れ自体は公知のＳＯＩ技術により薄く研磨されると、こ
の層のなかに容易な仕方でＳＯＩ駆動論理回路も集積さ
れる。別の可能性は、駆動論理回路を真空マイクロエレ
クトロニクス（“超小形管”）の方法を用いて設けるこ
とにある。このような論理回路は場合によっては特にわ
ずかな追加費用により実現され得る。なぜならば、放出
陰極、“格子”層（ダイアフラム）、陽極（接地板）お
よび真空キャビティが既にメモリセル内に存在してお
り、従って追加的な製造過程を必要としないからであ
る。
オーダーで見積もられる。書込まれたメモリは供給電圧
の喪失の際にも情報を保存し、従ってまたスタンバイ電
流が非常に小さい点でも優れている。上側ウェハ７がそ
れ自体は公知のＳＯＩ技術により薄く研磨されると、こ
の層のなかに容易な仕方でＳＯＩ駆動論理回路も集積さ
れる。別の可能性は、駆動論理回路を真空マイクロエレ
クトロニクス（“超小形管”）の方法を用いて設けるこ
とにある。このような論理回路は場合によっては特にわ
ずかな追加費用により実現され得る。なぜならば、放出
陰極、“格子”層（ダイアフラム）、陽極（接地板）お
よび真空キャビティが既にメモリセル内に存在してお
り、従って追加的な製造過程を必要としないからであ
る。
【００６１】超小形化された機械的要素を有する多数の
メモリセルを有する本発明によるメモリ装置の別の実施
例では、これが消去可能なコンパクトディスクとして構
成されていてよい。その際に担体または基板内に先ずト
レンチがエッチングされる。それに続いて、たとえば最
近開発されたウェハボンディング法を用いてダイアフラ
ムが被覆される。その際に２つのウェハが重ねて置か
れ、また互いに接着され、またそれに続いてウェハの１
つがエッチング除去される。
メモリセルを有する本発明によるメモリ装置の別の実施
例では、これが消去可能なコンパクトディスクとして構
成されていてよい。その際に担体または基板内に先ずト
レンチがエッチングされる。それに続いて、たとえば最
近開発されたウェハボンディング法を用いてダイアフラ
ムが被覆される。その際に２つのウェハが重ねて置か
れ、また互いに接着され、またそれに続いてウェハの１
つがエッチング除去される。
【００６２】このいわゆるＳＯＩテクノロジーの詳細は
マスザラ（W.P.Maszara ）の論文「マイクロエレクトロ
ニクスリンジニアリング２２」１９９３年）、第２００
〜３０６頁、エルスビア・サイエンス（Elsevier Scien
ce）出版「ウェハボンディングＳＯＩ、一般化されたボ
ンディングおよび新しい構造」に記載されており、この
論文の内容全体を参照によりここに組み入れるものとす
る。
マスザラ（W.P.Maszara ）の論文「マイクロエレクトロ
ニクスリンジニアリング２２」１９９３年）、第２００
〜３０６頁、エルスビア・サイエンス（Elsevier Scien
ce）出版「ウェハボンディングＳＯＩ、一般化されたボ
ンディングおよび新しい構造」に記載されており、この
論文の内容全体を参照によりここに組み入れるものとす
る。
【００６３】ダイアフラムは圧縮性応力のもとにある。
その際に、たとえばスパッタリングによる製造の際に既
に組み込まれた応力を有する材料が存在することが顧慮
される。さらに、体積増大を伴う特定の化学的反応によ
り圧縮性応力が発生され得ることが顧慮される。その公
知例はシリコンの酸化である。さらに、圧縮性応力がた
とえばイオン注入により発生される。最後に、基板とダ
イアフラムとの間の熱膨張の差も圧縮性応力の発生のた
めに利用され得る（高い温度におけるボンディング）。
この仕方で形成されすべての側で張られたメモリセルの
ダイアフラムは２つの安定な位置を有する。先ずメモリ
装置は、たとえば圧力チャンバまたはその類似物および
１ａｔのオーダーの圧力を有する空気ビームを用いて、
外部から圧力を及ぼすことにより消去される。書込み過
程は数１００℃の温度でレーザーにより個々のメモリセ
ルを意図的に加熱することにより行われる。読出し過程
はたとえばダイアフラムとトレンチの底との間の光干渉
をとらえることにより行われる。このような仕方で実現
されるコンパクトディスクの形態のメモリ装置は消去さ
れ、また新たに書込まれる。前記の計算による見積りか
ら、振動などに基づく外部の加速度はダイアフラムをい
かなる場合にも切換え得ないことが判明している。
その際に、たとえばスパッタリングによる製造の際に既
に組み込まれた応力を有する材料が存在することが顧慮
される。さらに、体積増大を伴う特定の化学的反応によ
り圧縮性応力が発生され得ることが顧慮される。その公
知例はシリコンの酸化である。さらに、圧縮性応力がた
とえばイオン注入により発生される。最後に、基板とダ
イアフラムとの間の熱膨張の差も圧縮性応力の発生のた
めに利用され得る（高い温度におけるボンディング）。
この仕方で形成されすべての側で張られたメモリセルの
ダイアフラムは２つの安定な位置を有する。先ずメモリ
装置は、たとえば圧力チャンバまたはその類似物および
１ａｔのオーダーの圧力を有する空気ビームを用いて、
外部から圧力を及ぼすことにより消去される。書込み過
程は数１００℃の温度でレーザーにより個々のメモリセ
ルを意図的に加熱することにより行われる。読出し過程
はたとえばダイアフラムとトレンチの底との間の光干渉
をとらえることにより行われる。このような仕方で実現
されるコンパクトディスクの形態のメモリ装置は消去さ
れ、また新たに書込まれる。前記の計算による見積りか
ら、振動などに基づく外部の加速度はダイアフラムをい
かなる場合にも切換え得ないことが判明している。
【図１】Ａ〜Ｄはマイクロ機械工学的なダイアフラムの
切換のために必要とされる応力を見積もるための概要
図。
切換のために必要とされる応力を見積もるための概要
図。
【図２】ＡＣは図１のＡ〜Ｄに続く概要図。
【図３】Ａ〜Ｄは本発明の一実施例による超小形化され
た機械的要素を有するメモリ装置の製造方法を説明する
ための概要図。
た機械的要素を有するメモリ装置の製造方法を説明する
ための概要図。
【図４】Ａ〜Ｃは図３のＡ〜Ｄに続く概要図。
【図５】Ａ〜Ｇは本発明の実施例によるメモリ装置にお
けるメモリセルの読出しおよび書込み過程を説明するた
めの概要図。
けるメモリセルの読出しおよび書込み過程を説明するた
めの概要図。
１ 担体または基板 ２ 第１の絶縁層 ３ 導電性のダイアフラム層 ４ ワード線 ５ ダイアフラム、拡幅部 ６ 第２の絶縁層 ７ 第２のウェハ ８ トレンチ ９ アンダーエッチングの方向 １０ 尖端 １１ 導体帯 １２ 上側電極 １３ 静電界
Claims (22)
- 【請求項１】 少なくとも２つの相い異なる情報状態を
少なくとも一時的に安定に記憶するための、担体の上に
配置された多数のメモリセルと、選択的に多数のメモリ
セルの１つを外部からの作用により予め定められた情報
状態にもたらすための、メモリセルに対応付けられてい
る書込み装置と、選択されたメモリセルの現在または時
間的に先行の情報状態を外部でとらえるための、メモリ
セルに対応付けられている読出し装置とを有し、その際
にメモリセルが圧縮性応力のもとにあるマイクロ機械工
学的ダイアフラムを有する超小形化された機械的要素を
有するメモリ装置において、メモリセルに対応付けられ
ている読出し装置がダイアフラム（５）から特定の間隔
をおいて配置されている電界放出尖端（１０）を有する
ことを特徴とするメモリ装置。 - 【請求項２】 少なくとも２つの相い異なる情報状態を
少なくとも一時的に安定に記憶するための、担体の上に
配置された多数のメモリセルと、選択的に多数のメモリ
セルの１つを外部からの作用により予め定められた情報
状態にもたらすための、メモリセルに対応付けられてい
る書込み装置と、選択されたメモリセルの現在または時
間的に先行の情報状態を外部でとらえるための、メモリ
セルに対応付けられている読出し装置とを有し、その際
にメモリセルが圧縮性応力のもとにあるマイクロ機械工
学的ダイアフラムを有する超小形化された機械的要素を
有するメモリ装置において、相い異なる情報状態の間の
相互移行のためにダイアフラム（５）に作用する力が空
気圧によることを特徴とするメモリ装置。 - 【請求項３】 超小形化された機械的要素の応力のもと
にあるダイアフラム（５）が、全面を閉じられた、好ま
しくは気体で満たされた空所の上に配置されていること
を特徴とする請求項２記載のメモリ装置。 - 【請求項４】 気体で満たされた空所のなかに配置され
ている気体体積を加熱するための加熱装置が設けられて
いることを特徴とする請求項３記載のメモリ装置。 - 【請求項５】 特に圧力室またはその類似物の形態の消
去装置が設けられており、この消去装置を用いてすべて
のメモリセルが予め定められた安定な状態にもたらされ
ることを特徴とする請求項３または４記載のメモリ装
置。 - 【請求項６】 少なくとも２つの相い異なる情報状態を
少なくとも一時的に安定に記憶するための、担体の上に
配置された多数のメモリセルと、選択的に多数のメモリ
セルの１つを外部からの作用により予め定められた情報
状態にもたらすための、メモリセルに対応付けられてい
る書込み装置と、選択されたメモリセルの現在または時
間的に先行の情報状態を外部でとらえるための、メモリ
セルに対応付けられている読出し装置とを有し、その際
にメモリセルが圧縮性応力のもとにあるマイクロ機械工
学的ダイアフラムを有する超小形化された機械的要素を
有するメモリ装置において、メモリセルに対応付けられ
ている読出し装置が、ダイアフラム（５）と固定表面と
の間の光線の光干渉をとらえるための手段および／また
はダイアフラム（５）を通り抜ける光線の遮断をとらえ
るための手段および／またはダイアフラムの光線に対応
付けられている顕微鏡の位置をずらすための手段を有す
ることを特徴とするメモリ装置。 - 【請求項７】 メモリセルの超小形化された機械的要素
が、少なくとも２つの記憶すべき情報状態に相当する相
い異なる双安定状態を有することを特徴とする請求項１
ないし６の１つに記載のメモリ装置。 - 【請求項８】 超小形化された機械的要素がマイクロ機
械工学的な仕方で、特にマイクロエレクトロニクスの方
法を用いて製造されていることを特徴とする請求項１な
いし７の１つに記載のメモリ装置。 - 【請求項９】 マイクロ機械工学的ダイアフラム（５）
のたわみが少なくとも一時的に安定な情報状態に相当
し、これらのたわみが力の作用により相い異なる情報状
態の間を相互移行可能であることを特徴とする請求項１
ないし８の１つに記載のメモリ装置。 - 【請求項１０】 相い異なる情報状態の間の相互移行の
ためにダイアフラム（５）に作用する力が静電的な力で
あることを特徴とする請求項９記載のメモリ装置。 - 【請求項１１】 相い異なる情報状態の間の相互移行の
ためにダイアフラム（５）に作用する力が磁気的な力で
あることを特徴とする請求項９記載のメモリ装置。 - 【請求項１２】 読出し装置が、ダイアフラム（５）自
体によりまたはダイアフラム（５）に対応付けられてい
るスイッチング手段によりダイアフラム（５）の状態に
関係して切換えられる電気機械的なスイッチング手段を
有することを特徴とする請求項１ないし１１の１つに記
載のメモリ装置。 - 【請求項１３】 読出し装置が、ダイアフラム（５）と
固定表面との間の電気キャパシタンスをとらえるための
手段を有することを特徴とする請求項１ないし１２の１
つに記載のメモリ装置。 - 【請求項１４】 メモリセルに対応付けられている読出
し装置がトランジスタを有し、その制御端子がダイアフ
ラム（５）に対応付けられており、および／またはダイ
アフラム（５）を形成することを特徴とする請求項１な
いし１３の１つに記載のメモリ装置。 - 【請求項１５】 トランジスタの主面からのダイアフラ
ム（５）の間隔に関係してトランジスタの導電形が変更
されることを特徴とする請求項１４記載のメモリ装置。 - 【請求項１６】 超小形化された機械的要素を有する多
数のメモリセルを有するメモリ装置を製造するための方
法において、担体（１）の主面上に第１の絶縁層（２）
を全面被覆する過程と、第１の絶縁層（２）の上に導電
性材料から成るダイアフラム層（３）を全面被覆する過
程と、メモリセルの個所に拡幅部（５）を有する第１の
導体帯（４）が構成されるようにダイアフラム層（３）
をパターン化する過程と、ダイアフラム層（３）の拡幅
部（５）のすぐ下側の中央に鋭い尖端（１０）が残され
るまで、パターン化されたダイアフラム層（３）をエッ
チングマスクとして使用して第１の絶縁層（２）を等方
性にエッチングする過程と、拡幅部（５）の下側におけ
る第１の絶縁層（２）のすべての材料を除去し、またそ
れによりダイアフラム（５）を構成する過程とを含んで
いることを特徴とするメモリ装置の製造方法。 - 【請求項１７】 第１の導体帯（４）に対して横方向に
トレンチ（８）が第１の絶縁層（２）にエッチングさ
れ、その際にダイアフラム（５）がエッチングストップ
手段として作用することを特徴とする請求項１６記載の
方法。 - 【請求項１８】 トレンチ（８）の底に第２の導体帯
（１１）が形成されることを特徴とする請求項１６また
は１７記載の方法。 - 【請求項１９】 トレンチ（８）の底に形成される第２
の導体帯（１１）が、部分的に薄いダイアフラム（５）
を通して行われる注入過程により形成されることを特徴
とする請求項１８記載の方法。 - 【請求項２０】 トレンチ（８）を気密に封じるため、
ダイアフラム（５）の個所に開口を設けられている対向
板が被覆されることを特徴とする請求項１７ないし１９
の１つに記載の方法。 - 【請求項２１】 メモリセルが超小形化された機械的要
素を有し、またメモリセルがワード線およびビット線の
交叉個所に配置されているメモリ装置のメモリセルから
データ内容を読出すための方法において、ワード線およ
びビット線を選択する過程と、選択されたビット線に関
連して選択されたワード線の電気抵抗を測定する過程と
を含んでいることを特徴とするメモリ装置のメモリセル
からデータ内容を読出すための方法。 - 【請求項２２】 選択されたビット線に関連して選択さ
れたワード線の電気抵抗を測定する過程が、測定された
電気抵抗を、予め定められたスイッチング状態を有する
参照メモリセルの電気抵抗と比較する過程を含んでいる
ことを特徴とする請求項２１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP95112547A EP0758128B1 (de) | 1995-08-09 | 1995-08-09 | Speichervorrichtung und Herstellungsverfahren |
| AT95112547.5 | 1995-08-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0963293A true JPH0963293A (ja) | 1997-03-07 |
| JP3773994B2 JP3773994B2 (ja) | 2006-05-10 |
Family
ID=8219507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21930996A Expired - Fee Related JP3773994B2 (ja) | 1995-08-09 | 1996-08-01 | メモリ装置およびその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5774414A (ja) |
| EP (1) | EP0758128B1 (ja) |
| JP (1) | JP3773994B2 (ja) |
| KR (1) | KR100417481B1 (ja) |
| AT (1) | ATE209818T1 (ja) |
| DE (1) | DE59509883D1 (ja) |
| HK (1) | HK1004999A1 (ja) |
| TW (1) | TW312788B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005514784A (ja) * | 2001-12-28 | 2005-05-19 | ナンテロ，インク． | 電気機械式３トレースジャンクション装置 |
| US7045843B2 (en) | 2003-09-30 | 2006-05-16 | Hitachi, Ltd. | Semiconductor device using MEMS switch |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19713173C2 (de) * | 1997-03-27 | 2001-02-15 | Siemens Ag | ROM-Speicher |
| AU2005201840B2 (en) * | 1999-07-02 | 2007-01-18 | President And Fellows Of Harvard College | Nanoscopic wire-based devices, arrays, and methods of their manufacture |
| JP2003504857A (ja) * | 1999-07-02 | 2003-02-04 | プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ | ナノスコピックワイヤを用いる装置、アレイおよびその製造方法 |
| US7176505B2 (en) * | 2001-12-28 | 2007-02-13 | Nantero, Inc. | Electromechanical three-trace junction devices |
| FR2852441A1 (fr) * | 2003-03-14 | 2004-09-17 | St Microelectronics Sa | Dispositif de memoire |
| EP1751765A4 (en) * | 2004-05-24 | 2009-05-20 | Univ Boston | CONTROLLABLE NANOCHEMICAL MEMORY ELEMENT |
| JP5054936B2 (ja) * | 2005-06-22 | 2012-10-24 | パナソニック株式会社 | 電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法 |
| KR100814390B1 (ko) | 2007-02-15 | 2008-03-18 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법. |
| KR100850273B1 (ko) | 2007-03-08 | 2008-08-04 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
| KR100857085B1 (ko) | 2007-05-18 | 2008-09-05 | 한국과학기술원 | 기계적인 스위치를 이용한 메모리 어레이의 동작방법 |
| KR100876948B1 (ko) | 2007-05-23 | 2009-01-09 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
| KR100876088B1 (ko) | 2007-05-23 | 2008-12-26 | 삼성전자주식회사 | 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3970887A (en) * | 1974-06-19 | 1976-07-20 | Micro-Bit Corporation | Micro-structure field emission electron source |
| CH670914A5 (ja) * | 1986-09-10 | 1989-07-14 | Landis & Gyr Ag | |
| US5216631A (en) * | 1990-11-02 | 1993-06-01 | Sliwa Jr John W | Microvibratory memory device |
-
1995
- 1995-08-09 AT AT95112547T patent/ATE209818T1/de not_active IP Right Cessation
- 1995-08-09 EP EP95112547A patent/EP0758128B1/de not_active Expired - Lifetime
- 1995-08-09 DE DE59509883T patent/DE59509883D1/de not_active Expired - Lifetime
-
1996
- 1996-07-24 TW TW085109021A patent/TW312788B/zh active
- 1996-08-01 JP JP21930996A patent/JP3773994B2/ja not_active Expired - Fee Related
- 1996-08-08 KR KR1019960032929A patent/KR100417481B1/ko not_active IP Right Cessation
- 1996-08-09 US US08/694,531 patent/US5774414A/en not_active Expired - Lifetime
-
1998
- 1998-05-15 HK HK98104230A patent/HK1004999A1/xx not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005514784A (ja) * | 2001-12-28 | 2005-05-19 | ナンテロ，インク． | 電気機械式３トレースジャンクション装置 |
| JP4643145B2 (ja) * | 2001-12-28 | 2011-03-02 | ナンテロ，インク． | 電気機械式３トレースジャンクション装置 |
| US7045843B2 (en) | 2003-09-30 | 2006-05-16 | Hitachi, Ltd. | Semiconductor device using MEMS switch |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0758128B1 (de) | 2001-11-28 |
| DE59509883D1 (de) | 2002-01-10 |
| HK1004999A1 (en) | 1998-12-18 |
| EP0758128A1 (de) | 1997-02-12 |
| US5774414A (en) | 1998-06-30 |
| ATE209818T1 (de) | 2001-12-15 |
| TW312788B (ja) | 1997-08-11 |
| KR100417481B1 (ko) | 2004-06-04 |
| JP3773994B2 (ja) | 2006-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100109A (en) | Method for producing a memory device | |
| US6473361B1 (en) | Electromechanical memory cell | |
| US4979149A (en) | Non-volatile memory device including a micro-mechanical storage element | |
| JP3773994B2 (ja) | メモリ装置およびその製造方法 | |
| US5970315A (en) | Microelectromechanical structure and process of making same | |
| US8861218B2 (en) | Device containing plurality of smaller MEMS devices in place of a larger MEMS device | |
| Halg | On a micro-electro-mechanical nonvolatile memory cell | |
| US8878790B2 (en) | Microelectronic pressure sensor | |
| US7709882B2 (en) | Storage device with charge trapping structure and methods | |
| US20020151132A1 (en) | Micromachined electromechanical (MEM) random access memory array and method of making same | |
| CN103183309B (zh) | 微机电系统（mems）结构和设计结构 | |
| US8030690B2 (en) | Device sensitive to a movement comprising at least one transistor | |
| JP2000061900A (ja) | 静電駆動デ―タ記憶機構を形成するためのシステム及び方法 | |
| JPS58137245A (ja) | 大規模半導体メモリ | |
| JP4057675B2 (ja) | 単一電子メモリデバイスとその製造方法 | |
| US10847326B2 (en) | Microelectromechanical device, which can be used as non-volatile memory module or relay, and memory including a plurality of microelectromechanical devices | |
| KR100733051B1 (ko) | 정보 기억 소자 및 그 제조 방법 및 메모리 어레이 | |
| US10153382B2 (en) | Mechanical memory transistor | |
| US20040056318A1 (en) | Non-volatile memory | |
| US9165932B2 (en) | Memory cell and method of manufacturing a memory cell | |
| Gendepujari | Cantilever Based Nonvolatile Memories: A Survey | |
| Selvakumar | A multifunctional silicon micromachining technology for high performance microsensors and microactuators | |
| Gendepujari et al. | Design and Implementation of NVM Cell using Nanomechanical Cantilever Switch | |
| US8624616B2 (en) | Suspended IO trace design for SSP cantilever data read / write | |
| JP2008047901A (ja) | 電気的機械的メモリ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050317 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050616 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |