JPH0955643A - タイマ発振回路 - Google Patents

Abstract

(57)【要約】 【課題】 抵抗およびコンデンサの時定数により定めら
れる発振周波数をクロック信号に同期し得るタイマ発振
回路を提供する。 【解決手段】 外部の入力電圧を所定比に分圧し、それ
ら分圧とコンデンサからの出力電圧とを電圧比較手段に
より比較し、該比較電圧をラッチした後タイマ発振器か
らハイおよびロー状態の信号を反復して出力し、抵抗お
よびコンデンサの時定数により定められる発振信号がク
ロック信号に同期し得るようにタイマ発振回路を構成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、タイマ発振回路に
係るもので、詳しくは、抵抗およびコンデンサの時定数
により定められる発振周波数をクロック信号に同期する
ことが可能なタイマ発振回路に関するものである。

【０００２】

【従来の技術】従来、タイマ発振器を利用するタイマ発
振回路においては、図３に示したように、しきい値電圧
Ｔｈ入力端子およびトリガ電圧Ｔｒ入力端子を有したタ
イマ発振器１０と、該タイマ発振器１０の出力端子と接
地間に順次接続された抵抗Ｒ１およびコンデンサＣ１
と、を備え、それら抵抗Ｒ１およびコンデンサＣ１の接
続点Ａに現われる信号が前記タイマ発振器１０のしきい
値電圧入力端子およびトリガ電圧入力端子にそれぞれ印
加され、それら抵抗Ｒ１およびコンデンサＣ１の時定数
によりタイマ発振器１０から発振動作が行なわれるよう
になっていた。

【０００３】かつ、図４に示したように、前記タイマ発
振器１０においては、各抵抗Ｒ２〜Ｒ４を利用し外部電
圧Ｖｃｃを所定の比に分圧する分圧部１１と、該分圧部
１１の第１分圧Ｖｒ１としきい値電圧Ｔｈとを比較する
第１電圧比較部１２と、該分圧部１１の第２分圧Ｖｒ２
とトリガ電圧Ｔｒとを比較する第２電圧比較部１３と、
それら第１電圧比較部１２および第２電圧比較部１３の
出力信号Ｒ，ＳをそれぞれラッチするＳＲラッチ１４
と、該ＳＲラッチ１４の出力反転信号／Ｑがハイ状態の
場合、前記接続点Ａの電位を放電させるＮＭＯＳトラン
ジスタＮＭ１と、を備えていた。

【０００４】また、図５に示したように、前記第１およ
び第２電圧比較部１２，１３においては、各抵抗Ｒ５，
Ｒ６を通って外部電圧Ｖｃｃにソース端子が連結されゲ
ート端子は相互接続されて電流ミラーを構成する各ＰＭ
ＯＳトランジスタＰＭ１，ＰＭ２と、該ＰＭＯＳトラン
ジスタＰＭ１のドレインにドレイン端子が接続されソー
ス端子は正電流源１６に接続されゲート端子に正入力
（＋）信号が印加されるＮＭＯＳトランジスタＮＭ２
と、ドレイン端子には前記ＰＭＯＳトランジスタＰＭ２
のドレイン端子が接続された後前記各ＰＭＯＳトランジ
スタＰＭ１，ＰＭ２のゲート接続点に連結されソース端
子は前記定電流源１６に接続されゲート端子には負入力
（−）信号が印加するＮＭＯＳトランジスタＮＭ３と、
を備え、それらＰＭＯＳトランジスタＰＭ２およびＮＭ
ＯＳトランジスタＮＭ３の各ドレイン接続点は出力増幅
器１５の入力端子に連結されていた。

【０００５】そして、このように構成された従来のタイ
マ発振回路の作用を説明すると次のようであった。ま
ず、ロー状態のリセット信号ＲＳＴがインバータＩＮ１
に印加すると、該インバータＩＮ１で反転されハイ状態
の信号がＮＯＲゲートＮＲ１に印加され、該ＮＯＲゲー
トＮＲ１からはロー状態の信号が出力される。次いで、
該ロー状態の信号は各インバータＩＮ２，ＩＮ３に印加
されて順次反転され、タイマ発振器１０の出力信号Ｑは
ロー状態になる。次いで、コンデンサＣ１がロー状態に
なり、抵抗Ｒ１およびコンデンサＣ１の接続点Ａから出
力するしきい値電圧Ｔｈおよびトリガ電圧Ｔｒもロー状
態になる。一方、外部電圧Ｖｃｃが分圧部１１で所定比
に分圧され、該分圧電圧Ｖｒ１，Ｖｒ２がそれぞれ第１
および第２電圧比較部１２，１３の反転入力端子（−）
および非反転入力端子（＋）に印加され、他方側入力端
子には前記ロー状態のしきい値電圧Ｔｈおよびトリガ電
圧Ｔｒがそれぞれ入力されると、それら第１および第２
電圧比較部１２，１３からそれぞれロー状態およびハイ
状態の信号が出力されるが、ハイ状態の第２電圧比較部
１３の出力信号Ｓが印加されるＮＯＲゲートＮＲ２から
はロー状態の信号が出力され、該ロー状態の信号と前記
第１電圧比較部１２から出力するロー状態の信号Ｒとが
ＮＯＲゲートＮＲ１に印加される。次いで、ハイ状態の
リセット信号ＲＳＴがインバータＩＮ１に印加される
と、ロー状態に反転して前記ＮＯＲゲートＮＲ１に印加
され、該ＮＯＲゲートＮＲ１にはすべてロー状態の信号
が印加されるので、ハイ状態の信号が出力され、該ハイ
状態の信号は各インバータＩＮ２，ＩＮ３を順次通った
後タイマ発振器１０からハイ状態の出力信号Ｑとして出
力され、抵抗Ｒ１を通ってコンデンサＣ１に充電され、
前記接続点Ａの電圧が上昇される。次いで、該接続点Ａ
からの出力電圧が継続して上昇され、前記第１電圧比較
部１２の正入力（＋）信号が前記分圧部１１の分圧電圧
Ｖｒ１よりも大きくなると、該第１電圧比較部１２から
はハイ状態の信号が出力してＮＯＲゲートＮＲ１に印加
され、該ＮＯＲゲートＮＲ１からロー状態の信号が出力
してインバータＩＮ２，ＩＮ３を順次通った後、タイマ
発振器１０からロー状態の信号Ｑが出力される。次い
で、コンデンサＣ１の電位は抵抗Ｒ１を通って放電され
充電電位が低くなる。次いで、前記接続点Ａから出力す
るコンデンサＣ１の電圧が分圧部１１の分圧電圧Ｖｒ２
よりも一層低くなると、該分圧電圧Ｖｒ２が正入力
（＋）信号として入力し、前記接続点Ａからのトリガ電
圧Ｔｒが負入力（−）信号に入力する第２電圧比較部１
３からハイ状態の信号が出力され、ＮＯＲゲートＮＲ２
に印加された後ロー状態の信号がＮＯＲゲートＮＲ１に
印加され、該ＮＯＲゲートＮＲ１からハイ状態の信号が
出力し、インバータＩＮ２，ＩＮ３を順次通ってタイマ
発振器１０からハイ状態の信号Ｑが出力され、コンデン
サＣ１の電圧が抵抗Ｒ１により充電され充電電位が高く
なる。

【０００６】したがって、前記接続点Ａの電圧が分圧電
圧Ｖｒ１よりも高くなると、タイマ発振器１０からはロ
ー状態の信号が出力され、接続点Ａの電圧が前記分圧電
圧Ｖｒ２よりも低くなると、タイマ発振器１０からはハ
イ状態の信号が出力され、このような状態が反復して行
なわれて発振動作が進行される。すなわち、図６（Ａ）
に示したように、接続点Ａの電位が充電および放電さ
れ、図６（Ｂ）に示したような波形の信号が、それら充
電および放電によりタイマ発振器１０から出力される
が、この場合、タイマ発振器の発振周波数は前記抵抗Ｒ
１およびコンデンサＣ１の時定数により決定される。

【０００７】

【発明が解決しようとする課題】しかるに、このように
構成された従来のタイマ発振回路においては、差動増幅
回路を電圧比較部に利用しているので回路の構成が煩雑
になり、定電流源を用いるようになって電力の消耗が増
加されるという不都合な点があった。かつ、発振周波数
を抵抗およびコンデンサに依存しているので、電圧およ
び温度の影響を多く受け、ディジタル回路に利用すると
き、同期させることが難しくなるという不都合な点があ
った。

【０００８】本発明の目的は、充電方式の電圧比較手段
を利用し、時定数により定められる発振周波数を外部の
クロック信号に同期し得るタイマ発振回路を提供しよう
とするものである。

【０００９】

【課題を解決するための手段】そして、このような本発
明の目的は、タイマ発振器の出力端子と接地間にそれぞ
れ接続された抵抗Ｒ１およびコンデンサＣ１と、入力す
る外部電圧を第１分圧Ｖｒ１および第２分圧Ｖｒ２にそ
れぞれ分圧する分圧部１１と、該分圧部１１で分圧され
た第１分圧Ｖｒ１と前記コンデンサＣ１の出力電圧とを
比較して出力する第１電圧比較手段と、前記コンデンサ
Ｃ１の出力電圧と前記分圧部１１の第２分圧Ｖｒ２とを
比較して出力する第２電圧比較手段と、それら第１電圧
比較手段および第２電圧比較手段の出力信号をそれぞれ
ラッチするＳＲラッチ１４と、該ＳＲラッチ１４から出
力する反転信号により前記抵抗Ｒ１およびコンデンサＣ
１の接続点の電圧を放電するＮＭＯＳトランジスタＮＭ
１と、からなるタイマ発振器と、を備えたタイマ発振回
路を構成することにより達成される。

【００１０】入力する外部電圧Ｖｃｃは分圧部１１に印
加されてそれぞれ第１分圧Ｖｒ１および第２分圧Ｖｒ２
に分圧され、それら第１分圧Ｖｒ１および第２分圧Ｖｒ
２はそれぞれ第１電圧比較手段および第２電圧比較手段
に印加された後、それら第１電圧比較手段および第２電
圧比較手段で入力するクロック信号によりコンデンサＣ
１の出力電圧とそれぞれ比較され、タイマ発振器からハ
イおよびロー状態の信号が反復して出力され、抵抗Ｒ１
およびコンデンサＣ１の時定数により定められる発振信
号がクロック信号に同期し得るように出力される。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。

【００１２】図１に示したように、本発明に係るタイマ
発振回路においては、タイマ発振器の出力端子と接地間
にそれぞれ接続された抵抗Ｒ１およびコンデンサＣ１
と、入力する外部電圧Ｖｃｃを第１分圧Ｖｒ１および第
２分圧Ｖｒ２にそれぞれ分圧する分圧手段としての分圧
部１１と、該分圧部１１で分圧された第１分圧Ｖｒ１と
前記コンデンサＣ１からの出力電圧とを比較して出力す
る第１電圧比較手段としての第１電圧比較部１７と、前
記コンデンサＣ１からの出力電圧と前記分圧部１１の第
２分圧Ｖｒ２とを比較して出力する第２電圧比較手段と
しての第２電圧比較部１８と、それら第１電圧比較部１
７および第２電圧比較部１８の出力信号をそれぞれラッ
チするＳＲラッチ１４と、該ＳＲラッチ１４から出力す
る反転信号／Ｑにより前記抵抗Ｒ１およびコンデンサＣ
１の接続点Ａの電圧を放電するＮＭＯＳトランジスタＮ
Ｍ１と、からなるタイマ発振器と、を備えている。

【００１３】かつ、前記第１電圧比較部１７は、クロッ
ク信号ＣＫおよび反転クロック信号／ＣＫがそれぞれ正
負制御端子に印加するとしきい値電圧Ｔｈを伝送する伝
送ゲートＴ１と、クロック信号ＣＫおよび反転クロック
信号／ＣＫがそれぞれ正負制御端子に印加されると前記
分圧部１１の第１分圧Ｖｒ１を伝送する伝送ゲートＴ２
と、それら伝送ゲートＴ１，Ｔ２の出力信号を充電する
コンデンサＣ２と、該コンデンサＣ２の出力信号を反転
するインバータＩＮ４と、クロック信号ＣＫおよび反転
クロック信号／ＣＫがそれぞれ正負制御端子に印加する
と前記インバータＩＮ４から入力した信号を出力端子に
伝送する伝送ゲートＴ３と、それらインバータＩＮ４お
よび伝送ゲートＴ３からの出力信号を反転するインバー
タＩＮ５と、を備えている。

【００１４】また、前記第２電圧比較部１８は、クロッ
ク信号ＣＫおよび反転クロック信号／ＣＫを受けて第２
分圧Ｖｒ２を伝送する伝送ゲートＴ４と、それらクロッ
ク信号ＣＫおよび反転クロック信号／ＣＫを受けトリガ
電圧Ｔｒを伝送する伝送ゲートＴ５と、それら伝送ゲー
トＴ４，Ｔ５の出力信号を充電するコンデンサＣ３と、
該コンデンサＣ３の出力信号を反転するインバータＩＮ
６と、該インバータＩＮ６からの入力信号を伝送する伝
送ゲートＴ６と、それらインバータＩＮ６および伝送ゲ
ートＴ６からの入力信号を反転するインバータＩＮ７
と、を備えている。さらに、前記ＳＲラッチ１４におい
ては、図４に示した従来装置とほぼ同様に、リセット信
号ＲＳＴの印加されるインバータＩＮ１と、前記インバ
ータＩＮ５に接続されたＮＯＲゲートＮＲ１と、前記イ
ンバータＩＮ７に接続されたＮＯＲゲートＮＲ２と、前
記ＮＯＲゲートＮＲ１に接続されたインバータＩＮ２
と、該インバータＩＮ２に接続されたインバータＩＮ３
と、を備えている。

【００１５】このように構成された本発明に係るタイマ
発振回路の作用を説明すると次のようである。

【００１６】まず、ロー状態のリセット信号ＲＳＴがＳ
Ｒラッチ１４に印加されると、該ＳＲラッチ１４からロ
ー状態の信号が出力しタイマ発振器の出力信号Ｑがロー
状態になる。次いで、コンデンサＣ１の充電電位はロー
状態になりタイマ発振器に入力するしきい値電圧Ｔｈお
よびトリガ電圧Ｔｒはロー状態になる。次いで、それら
しきい値電圧Ｔｈおよびトリガ電圧Ｔｒは第１および第
２電圧比較部１７，１８の伝送ゲートＴ１，Ｔ５に印加
され、分圧部１１で分圧された第１分圧Ｖｒ１および第
２分圧Ｖｒ２がそれぞれ伝送ゲートＴ２，Ｔ４に印加さ
れる。次いで、クロック信号ＣＫがハイ状態になると、
しきい値電圧Ｔｈおよび第２分圧Ｖｒ２がそれぞれコン
デンサＣ２，Ｃ３に充電され、前記各電圧比較部１７，
１８からはそれぞれローおよびハイ状態の信号が出力さ
れる。次いで、該第２電圧比較部１８から出力するハイ
状態の信号はＮＯＲゲートＮＲ２に印加され該ＮＯＲゲ
ートＮＲ２からロー状態の信号が出力される。次いで、
ハイ状態のリセット信号ＲＳＴがインバータＩＮ１に印
加されると、該インバータＩＮ１からロー状態の反転信
号がＮＯＲゲートＮＲ１に印加され、該ＮＯＲゲートＮ
Ｒ１には前記第１電圧比較部１７からの出力信号および
前記ＮＯＲゲートＮＲ２からの出力信号が印加されるの
でハイ状態の信号が出力され、該ハイ状態の信号は各イ
ンバータＩＮ２，ＩＮ３に順次印加され、タイマ発振器
からはハイ状態の信号Ｑが出力される。

【００１７】このようにタイマ発振器から出力するハイ
状態の信号は抵抗Ｒ１を通ってコンデンサＣ１に出力し
て充電電位が上昇され、しきい値電圧Ｔｈが第１分圧Ｖ
ｒ１よりも高くなる。次いで、第１電圧比較部１７にロ
ー状態のクロック信号が印加され伝送ゲートＴ１がター
ンオフされ、伝送ゲートＴ２がターンオンして該第１分
圧Ｖｒ１はコンデンサＣ２に伝送される。したがって、
該コンデンサＣ２は第１分圧Ｖｒ１により充電され、伝
送ゲートＴ３がターンオンしてインバータＩＮ４の入出
力電位は同様になり、該インバータＩＮ４はハイおよび
ロー状態の中間状態を維持する。次いで、クロック信号
ＣＫがハイ状態になると、各伝送ゲートＴ２，Ｔ３はオ
フになり、伝送ゲートＴ１はオンになって該伝送ゲート
Ｔ１の伝送しきい値電圧ＴｈはコンデンサＣ２に印加さ
れる。次いで、該コンデンサＣ２に印加されるしきい値
電圧Ｔｈが前記第１分圧Ｖｒ１により充電されたコンデ
ンサＣ２の充電電位よりも高いと、該コンデンサＣ２の
充電電位は一層上昇され、該上昇した電位はインバータ
ＩＮ４に印加されてロー状態に反転され、インバータＩ
Ｎ５で再びハイ状態に反転して出力される。しかし、前
記コンデンサＣ２に印加されるしきい値電圧Ｔｈが前記
第１分圧Ｖｒ１により充電されたコンデンサＣ２の充電
電位よりも低いと、該コンデンサＣ２の充電電位は低く
なり、該低い電位がインバータＩＮ４に印加されてハイ
状態に反転され、インバータＩＮ５で再びロー状態に反
転して出力される。しかるに、前記抵抗Ｒ１およびコン
デンサＣ１の接続点Ａから印加されるしきい値電圧Ｔｈ
は第１分圧Ｖｒ１よりも高いので、前記第１電圧比較部
１７からはハイ状態の信号Ｒが出力され、ＳＲラッチ１
４のＮＯＲゲートＮＲ１からロー状態の信号が出力され
る。次いで、該ロー状態の出力信号はインバータＩＮ
２，ＩＮ３に印加されて順次反転され、タイマ発振器か
らはロー状態の信号Ｑが出力される。次いで、コンデン
サＣ１の電位は抵抗Ｒ１を通って放電され、充電電位が
低くなる。

【００１８】次いで、該コンデンサＣ１の放電により前
記接続点Ａの電圧が前記第２分圧Ｖｒ２よりも低くなる
と、第２電圧比較部１８はクロック信号ＣＫ，／ＣＫに
より電圧の比較動作を行なう。すなわち、外部から印加
されるクロック信号ＣＫがハイ状態であると、伝送ゲー
トＴ４はターンオンされ、伝送ゲートＴ５，Ｔ６が順次
ターンオフして前記第２分圧Ｖｒ２はコンデンサＣ３に
充電される。次いで、該コンデンサＣ３の電位はインバ
ータＩＮ６，ＩＮ７を順次通って反転され、第２電圧比
較部１８からはハイ状態の信号ＳがＳＲラッチ１４に出
力される。次いで、該ＳＲラッチ１４のＮＯＲゲートＮ
Ｒ２からはロー状態の信号が出力され、ＮＯＲゲートＮ
Ｒ１にはすべてロー状態の信号が印加された後ハイ状態
の信号が出力され、該ハイ状態の信号は各インバータＩ
Ｎ２，ＩＮ３に順次印加されて反転され、タイマ発振器
からはハイ状態の信号が出力し、コンデンサＣ１の電位
が充電される。

【００１９】したがって、本発明に係るタイマ発振回路
においては、入力する外部電圧を第１分圧Ｖｒ１および
第２分圧Ｖｒ２にそれぞれ分圧し、それら第１分圧Ｖｒ
１および第２分圧Ｖｒ２とコンデンサＣ１からの電圧と
を第１電圧比較部１７および第２電圧比較部１８を利用
して比較し、タイマ発振器からハイ状態およびロー状態
の信号を反復して出力し、図２に示したように、抵抗Ｒ
１およびコンデンサＣ１の時定数により定められる発振
信号がクロック信号ＣＫに同期し得るように出力される
ようになっている。ここで、図２（Ａ）は抵抗Ｒ１およ
びコンデンサＣ１の接続点Ａから発生する電位の充電／
放電状態を示し、図２（Ｂ）はクロック信号ＣＫ波形表
示図で、図２（Ｃ）は接続点Ａからの出力電圧がクロッ
ク信号に同期された状態表示図である。すなわち、時定
数により定められる周期がクロック信号ＣＫに同期さ
れ、出力信号のハイおよびローの区間が該クロック信号
ＣＫ周期の定数倍を有するようになっている。

【００２０】以上説明したように、本発明に係るタイマ
発振回路においては、第１電圧比較手段および第２電圧
比較手段を備え、外部から入力する電圧を分圧し、該分
圧とコンデンサからの出力電圧とをクロック信号により
比較し、タイマ発振器からハイおよびロー状態の信号を
反復して出力し、抵抗およびコンデンサの時定数により
定められる発振周波数がクロック信号に同期し得るよう
に出力されるためディジタル回路に簡便に適用すること
が可能であるという効果がある。すなわち、ディジタル
回路において、クロック信号に同期された発振信号は該
クロック信号を任意の比に分周したものと同様の効果を
奏し、該分周比をコンデンサおよび抵抗の時定数により
決めることができる。また、本発明に係るタイマ発振回
路は、従来よりも簡単な構成になっているので消費電力
が減少され、省エネルギー化を図り得るという効果があ
る。

【図面の簡単な説明】

【図１】本発明に係るタイマ発振回路図である。

【図２】本発明に係るタイマ発振回路の出力信号波形図
である。

【図３】従来のタイマ発振回路図である。

【図４】従来のタイマ発振器１０を示した回路図であ
る。

【図５】従来のタイマ発振器１０の比較部を示した回路
図である。

【図６】従来のタイマ発振回路の出力信号波形図であ
る。

【符号の説明】

１１ 分圧部 １２，１３，１７，１８ 電圧比較部 １４ ＳＲラッチ １５ 出力増幅器 １６ 定電流源 Ｔ１〜Ｔ６ 伝送ゲート ＩＮ１〜ＩＮ７ インバータ Ｃ１〜Ｃ３ コンデンサ Ｒ１〜Ｒ４ 抵抗 Ｖｒ１ 第１分圧 Ｖｒ２ 第２分圧 ＮＲ１〜ＮＲ２ ＮＯＲゲート ＮＭ１ ＮＭＯＳトランジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 タイマ発振器の出力端子と接地間にそれ
   ぞれ接続された抵抗（Ｒ１）およびコンデンサ（Ｃ１）
   と、 入力する外部電圧を第１分圧（Ｖｒ１）および第２分圧
   （Ｖｒ２）にそれぞれ分圧する分圧部（１１）と、該分
   圧部（１１）の第１分圧（Ｖｒ１）および第２分圧（Ｖ
   ｒ２）と前記抵抗（Ｒ１）からの出力電圧と比較する電
   圧比較手段と、該電圧比較手段の出力信号をラッチする
   ＳＲラッチ（１４）と、該ＳＲラッチ（１４）の出力反
   転信号により前記抵抗（Ｒ１）および第１のコンデンサ
   （Ｃ１）の接続点の電圧を放電するＮＭＯＳトランジス
   タ（ＮＭ１）と、からなるタイマ発振器と、を備えたタ
   イマ発振回路であって、 前記電圧比較手段は、入力するクロック信号の制御によ
   り前記第１分圧（Ｖｒ１）と前記第１のコンデンサ（Ｃ
   １）の出力電圧とを比較して出力する第１電圧比較手段
   と、 入力するクロック信号の制御により前記第１のコンデン
   サ（Ｃ１）の出力電圧と前記第２分圧（Ｖｒ２）とを比
   較して出力する第２電圧比較手段と、を備えたタイマ発
   振回路。
2. 【請求項２】 前記第１電圧比較手段は、クロック信号
   および反転したクロック信号が正負制御端子にそれぞれ
   入力するとしきい値電圧を伝送する第１の伝送ゲート
   （Ｔ１）と、クロック信号および反転したクロック信号
   がそれぞれ正負制御端子に印加すると、前記第１分圧
   （Ｖｒ１）を伝送する第２の伝送ゲート（Ｔ２）と、 それら第１の伝送ゲート（Ｔ１）および第２の伝送ゲー
   ト（Ｔ２）により充電または放電される第２のコンデン
   サ（Ｃ２）と、 該第２のコンデンサ（Ｃ２）の出力信号を反転する第１
   のインバータ（ＩＮ４）と、 クロック信号および反転したクロック信号が正負制御端
   子にそれぞれ印加すると、前記第１のインバータ（ＩＮ
   ４）の入力端子に印加する信号を該第１のインバータ
   （ＩＮ４）の出力端子に伝送する第３の伝送ゲート（Ｔ
   ３）と、 それら第１のインバータ（ＩＮ４）および第３の伝送ゲ
   ート（Ｔ３）の出力端子の共通接続点から出力する信号
   を反転する第２のインバータ（ＩＮ５）と、を備えた請
   求項１に記載のタイマ発振回路。
3. 【請求項３】 前記第２電圧比較手段は、クロック信号
   および反転したクロック信号がそれぞれ正負制御端子に
   印加すると、前記第２分圧（Ｖｒ２）を伝送する第４の
   伝送ゲート（Ｔ４）と、 クロック信号および反転したクロック信号が負正制御端
   子にそれぞれ印加すると、トリガ電圧を伝送する第５の
   伝送ゲート（Ｔ５）と、 それら第４の伝送ゲート（Ｔ４）および第５の伝送ゲー
   ト（Ｔ５）の出力信号により充電または放電される第３
   のコンデンサ（Ｃ３）と、 該第３のコンデンサ（Ｃ３）の出力信号を反転する第３
   のインバータ（ＩＮ６）と、 クロック信号および反転したクロック信号が正負制御端
   子にそれぞれ印加すると、前記第３のインバータ（ＩＮ
   ６）の入力端子に印加する信号を該第３のインバータ
   （ＩＮ６）の出力端子に伝送する第６の伝送ゲート（Ｔ
   ６）と、 それら第３のインバータ（ＩＮ６）および第６の伝送ゲ
   ート（Ｔ６）の出力端子の共通接続点から出力する信号
   を反転する第４のインバータ（ＩＮ７）と、を備えた請
   求項１に記載のタイマ発振回路。