JPH0955630A

JPH0955630A - 出力バッファ回路及び光変調器の駆動装置

Info

Publication number: JPH0955630A
Application number: JP7207114A
Authority: JP
Inventors: Satoshi Kayama; 聡香山; Takeshi Arai; 岳新井; Mitsuru Arai; 満新井; Masahiko Yamamoto; 雅彦山本; Yasushi Hatta; 康八田; Yoshio Tauchi; 吉雄田内
Original assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Current assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Priority date: 1995-08-14
Filing date: 1995-08-14
Publication date: 1997-02-25

Abstract

(57)【要約】【目的】リード等の伝送線路の特性インピーダンスが
所望の値に精度良く整合されていないようなパッケージ
を使用した場合にも超高速性を損なうことなく出力信号
のリンギングを小さく抑えることのできる出力バッファ
回路を提供する。【構成】入力信号を所定のレベルでスライスして出力
するバッファ回路１において、前段の増幅器２の出力信
号が入力される一対の差動ＦＥＴ５，６のゲート端子
３，４と接地端子ＧＮＤとの間にフィルタ８，９を設
け、該フィルタ８，９により、ゲート端子３，４に入力
される信号の周波数成分のうち、出力バッファ回路１か
ら出力される信号の周波数よりも高い周波数の成分を除
去し、出力バッファ回路１を有する集積回路の高速性を
確保しつつ、出力バッファ回路１から出力される信号の
リンギングを抑制するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、出力バッファ回路さら
には１００ＭＨｚ程度以上の超高速で動作する集積回路
の出力バッファ回路に適用して特に有効な技術に関し、
例えば光通信用の光変調器を駆動するドライバの出力バ
ッファ回路に利用して有用な技術に関する。

【０００２】

【従来の技術】光通信用の光変調器を駆動するドライバ
などのように、１００ＭＨｚ〜１０ＧＨｚ程度の周波数
での動作が要求される高速集積回路よりなる装置の出力
バッファ回路として、従来、「化合物半導体デバイスハ
ンドブック」（１９８６年，サンエンスフォーラム社発
行）の第２４３頁に記載されたＧａＡｓＭＥＳ（Ｍｅ
ｔａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴを基本構
成とするバッファ回路が知られている。このようなバッ
ファ回路の出力抵抗や、バッファ回路に接続される光変
調器などの外部終端抵抗は、一般に、５０Ω、７５Ωま
たは１００Ωとされている。

【０００３】

【発明が解決しようとする課題】しかしながら、出力バ
ッファ回路を有する集積回路を収納したパッケージのボ
ンディングワイヤやリードなどのように、出力バッファ
回路の出力抵抗と信号受信側の外部終端抵抗との間に介
在される伝送線路においては、その特性インピーダンス
を５０Ω、７５Ωまたは１００Ωに統一することは極め
て難しい。例えば製造時のバラツキによってボンディン
グワイヤやリードなどの特性インピーダンスが５０Ω、
７５Ωまたは１００Ωになっていないパッケージを高速
で動作させる装置に用いると、出力バッファ回路から外
部へ出力される信号に大きなリンギングが生じてしま
う。そのため、高速性が要求される用途には、フリップ
チップボンディングなどのワイヤレスボンディング技術
を用いたり、リードなどの特性インピーダンスが５０
Ω、７５Ωまたは１００Ωとなるようパッケージ構造を
特に設計することなどが必要となり、低コスト化の妨げ
となる。

【０００４】本発明者らは、ボンディングワイヤやリー
ドなどの特性インピーダンスが所定値、例えば５０Ωに
なっていない従来のパッケージを高速で動作させる装置
に用いた場合のシミュレーションを行った。このシミュ
レーションを行うにあたっては、図２０に示すように、
差動型の増幅器として動作する出力バッファ回路１Ａの
一対の差動ＦＥＴ５，６のそれぞれのゲート端子３，４
に前段の増幅器２の出力信号を入力させ、出力バッファ
回路１Ａを収納したパッケージのボンディングワイヤや
リードなどの伝送線路１２，１３を介して他の集積回路
１４などに信号を出力する構成とした。図２０におい
て、７は定電流源となるＦＥＴ、１０，１１は出力負荷
抵抗（５０Ω）、ＧＮＤは接地端子、Ｖssは負電源端
子、１５，１６は他の集積回路１４などの外部終端抵抗
（５０Ω）である。

【０００５】図２１及び図２２は、それぞれ定電流源Ｆ
ＥＴ７のゲート・ソース間電圧Ｖgsを０．２Ｖ及び０．
４６Ｖとした場合における図２０の出力バッファ回路１
Ａの出力波形１７と出力バッファ回路１Ａのゲート端子
３，４への入力波形１８のシミュレーション結果であ
る。何れの結果においても、出力波形１７に大きなリン
ギングが認められる。このシミュレーションで用いたパ
ッケージの伝送特性をネットワークアナライザで評価し
たところ、ボンディングワイヤ、リード及びそれらの接
続点などで特性インピーダンスが３６〜６４Ωの範囲で
変化しており、それが原因で出力負荷抵抗１０，１１と
外部終端抵抗１５，１６との間で反射が生じ、リンギン
グが生じたものと考えられる。

【０００６】本発明はかかる事情に鑑みてなされたもの
で、リード等の伝送線路の特性インピーダンスが所望の
値に精度良く整合されていないようなパッケージを使用
した場合にも超高速性を損なうことなく出力信号のリン
ギングを小さく抑えることのできる出力バッファ回路を
提供し、以て低コスト化を図ることを主たる目的として
いる。

【０００７】また、本発明の他の目的は、上述したよう
なリード等の伝送線路の特性インピーダンスが所望の値
に精度良く整合されていないようなパッケージを光通信
用の光変調器の駆動装置に使用することにより安価な光
変調器駆動装置を提供することである。

【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述及び添附図面か
ら明らかになるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１０】すなわち、入力信号を所定のレベルでスラ
イスして出力するバッファ回路において、前段の回路の
出力信号が入力されるＦＥＴのゲート端子と接地端子と
の間、または該ゲート端子と電源端子との間にフィルタ
を設け、該フィルタにより、ゲート端子に入力される信
号の周波数成分のうち、出力バッファ回路から出力され
る信号の周波数よりも高い周波数の成分を除去するよう
にした。

【００１１】また、そのような出力バッファ回路を光変
調器の駆動装置のバッファ回路に適用するようにした。

【００１２】

【作用】前段の回路から信号が入力されるＦＥＴのゲー
ト端子と接地端子との間、または該ゲート端子と電源端
子との間に設けたフィルタにより、出力バッファ回路か
ら出力される信号のリンギングを抑制することができ
る。その際、前記フィルタを設けたことにより出力バッ
ファ回路への入力信号の立上り及び立下りの時間が大き
くなる傾向があるが、出力バッファ回路が差動増幅型の
スライスアンプ（スライサ）として動作するので、フィ
ルタの容量がバッファ回路の出力信号より高周波の成分
を除去する程度の大きさであれば、バッファ回路の出力
信号の立上り及び立下りの時間がそれほど大きくならず
に済み、出力バッファ回路を有する集積回路の高速性は
確保される。

【００１３】

【実施例】本発明に係る出力バッファ回路の一例を図１
乃至図１９に基づき、以下に説明する。

【００１４】図１には、本発明を差動増幅型のスライス
アンプとして動作する出力バッファ回路に適用した例が
示されている。出力バッファ回路１は、ソースが共通接
続され前段の増幅器２の差動出力をゲート端子３，４の
入力信号とする一対のＧａＡｓＭＥＳＦＥＴからなる
差動ＦＥＴ５，６と、それら差動ＦＥＴ５，６のゲート
端子３，４と接地端子ＧＮＤとの間にそれぞれ設けられ
たフィルタ８，９と、差動ＦＥＴ５，６の各ソース端子
に共通接続され定電流源として動作するＦＥＴ７と、差
動ＦＥＴ５，６の各ドレイン端子と接地端子ＧＮＤとに
それぞれ接続された出力負荷抵抗１０，１１とで構成さ
れている。出力バッファ回路１の出力端子は、出力バッ
ファ回路１を収納したパッケージの伝送線路（ボンディ
ングワイヤやリードなど）１２，１３を介して、他の集
積回路１４などの外部終端抵抗１５，１６に接続され
る。出力端子から出力される信号の振幅は、定電流源Ｆ
ＥＴ７のゲート・ソース間電圧Ｖgsを変えることにより
調節される。図中、Ｖssは負電源端子である。

【００１５】図２〜図４に、それぞれフィルタ８，９の
具体的な回路例を示す。図２は容量２２のみの例、図３
及び図４はそれぞれ容量２２とインダクタ２３とを組み
合わせた例である。図２及び図３に示したフィルタ（容
量値：０．５６ｐＦ、インダクタンス：０．１ｎＨ）の
ａ点からｂ点への信号伝送特性を図５に示す。特性曲線
２４は図２のフィルタのもの、特性曲線２５は図３のフ
ィルタのものである。それら特性曲線２４，２５からわ
かるように、図２のフィルタは、２ＧＨｚ以上で減衰す
るローパスフィルタ、図３のフィルタは、２１．３ＧＨ
ｚで減衰が最大となり（減衰量の最大値：約−４７ｄ
Ｂ）かつ２ＧＨｚ以上で減衰するトラップ回路として機
能する。

【００１６】次に、図１の出力バッファ回路１のフィル
タ８，９として、図３に示した容量２２とインダクタ２
３とを直列に接続してなるフィルタを用いて本発明者ら
が行った種々のシミュレーションの結果について説明す
る。なお、以下のシミュレーションにおいては、特に断
らない限り、フィルタ８，９の各容量２２は０．５６ｐ
ＦのＭＩＭ（金属−絶縁膜−金属）構造の容量、インダ
クタ２３はゲート端子３，４と接地端子ＧＮＤとの間の
配線により生じ得るものとして適当な大きさである０．
１ｎＨとする。また、差動ＦＥＴ５，６は、ゲート長
０．３８μｍで幅３５０μｍのＧａＡｓＤＣ（Ｄｏｐ
ｅｄＣｈａｎｎｅｌ）−ＨＩＧ（Ｈｅｔｅｒｏ−ｓｔ
ｒｕｃｔｕｒｅＩｎｓｕｌａｔｅｄＧａｔｅ）ＦＥ
Ｔである。定電流源ＦＥＴ７はゲート長０．３８μｍで
幅２７５μｍのものである。出力負荷抵抗１０，１１は
５０ΩのＷＳｉ金属抵抗である。外部終端抵抗１５，１
６は５０Ωである。

【００１７】図６は、本発明を適用したもの、従来のも
の及び理想的なものの３種類の集積回路について利得の
周波数特性をシミュレートした結果である。特性曲線２
１は本発明を適用した出力バッファ回路１によるもの、
特性曲線２０は従来の出力バッファ回路１Ａ（図２０参
照）によるもの、特性曲線１９は従来の出力バッファ回
路１Ａの出力端子を伝送線路１２，１３を介さずに外部
終端抵抗１５，１６に直結した理想的なものである。特
性曲線２０には特性曲線１９にはない大きなピーキング
が現れている。これは、集積回路を収納したパッケージ
のボンディングワイヤやリードなどの伝送線路１２，１
３の影響であると考えられる。それに対して、本発明を
適用した出力バッファ回路１では、フィルタ８，９が図
５に示したように２ＧＨｚ以上で減衰する特性を有して
いるため、特性曲線２１のように、３ＧＨｚ以上の周波
数成分が低減されてピーキングが小さくなっている。

【００１８】図７〜図９に、本発明を適用した出力バッ
ファ回路１の出力波形１７及び出力バッファ回路１のゲ
ート端子３，４への入力波形１８のシミュレーション結
果を示す。図７及び図８はそれぞれ定電流源ＦＥＴ７の
ゲート・ソース間電圧Ｖgsが０．２Ｖ及び０．４６Ｖの
もの、図９は定電流源ＦＥＴ７のゲート・ソース間電圧
Ｖgsが０．４６Ｖでかつフィルタ８，９の各容量が３ｐ
Ｆのものである。図７及び図８のシミュレーション結果
と図２１及び図２２に示した従来の出力バッファ回路１
Ａ（図２０参照）のシミュレーション結果とを比較する
と、本発明を適用した出力バッファ回路１では、リンギ
ングが充分に抑えられていることがわかる。図９につい
ては、後述する比較例のシミュレーション結果と対比し
て説明する。

【００１９】比較のため、本発明者らは、図１０に示す
ように、出力バッファ回路１Ｂの出力端子と接地端子Ｇ
ＮＤとの間に図３に示したフィルタ８，９を設けた回路
について、その出力波形１７及びゲート端子３，４への
入力波形１８のシミュレーションを行った。なお、本発
明を適用した出力バッファ回路１とこの比較例の出力バ
ッファ回路１Ｂとは、フィルタ８，９の接続箇所を除い
て他の構成は同じである。

【００２０】図１１及び図１２は、それぞれ定電流源Ｆ
ＥＴ７のゲート・ソース間電圧Ｖgsが０．２Ｖ及び０．
４６Ｖである比較例の出力バッファ回路１Ｂの出力波形
１７及びゲート端子３，４への入力波形１８のシミュレ
ーション結果である。これらの結果より、比較例の出力
バッファ回路１Ｂではリンギングが発生しているのがわ
かる。

【００２１】これより、比較例のようにバッファ回路１
Ｂの出力側にフィルタ８，９を接続してもリンギング防
止効果は得られず、本発明を適用したバッファ回路１の
ように入力側にフィルタ８，９を接続することよって初
めてリンギングを防止できることがわかる。その理由
は、出力バッファ回路が増幅器として機能しているの
で、差動ＦＥＴ５，６のゲート端子３，４の電圧にリン
ギングを起こさせないことが重要であり、本発明を適用
した出力バッファ回路１ではゲート端子３，４に入力さ
れる信号のうち不要な高周波成分がフィルタ８，９によ
り直接除去されるからである。

【００２２】図１３は、定電流源ＦＥＴ７のゲート・ソ
ース間電圧Ｖgsが０．４６Ｖでかつフィルタ８，９の各
容量が３ｐＦである出力バッファ回路１Ｂの出力波形１
７及びゲート端子３，４への入力波形１８のシミュレー
ション結果である。この結果と上述した図９のシミュレ
ーション結果とを比較すると、本発明を適用した回路で
は図９の出力波形１７のようにその波形に劣化は認めら
れない。それに対して、比較例の回路では図１３の出力
波形１７のように波形が劣化して振幅が小さくなってし
まうことがわかる。

【００２３】このように、フィルタ８，９を出力バッフ
ァ回路１の入力側に設けることにより、出力波形を劣化
させることなく出力信号にリンギングが生じるのを防止
できる、ということを本発明者らは鋭意研究を重ねて見
出し、種々のシミュレーションによりそれを検証したの
である。

【００２４】図１４〜図１７は、本発明を適用した出力
バッファ回路１及び上記比較例の出力バッファ回路１Ｂ
について、それぞれ出力信号の立上り時間ｔr 及び立下
り時間ｔf のフィルタ８，９の容量値依存性をシミュレ
ートした結果である。図１４及び図１５はそれぞれ出力
振幅を〜１．７Ｖ及び〜２．５Ｖとした出力バッファ回
路１のもの、図１６及び図１７はそれぞれ出力振幅を〜
１．７Ｖ及び〜２．５Ｖとした出力バッファ回路１Ｂの
ものである。これらの結果より、本発明を適用した回路
の方が比較例の回路よりも、容量値の増大にともなう出
力信号の立上り時間ｔr 及び立下り時間ｔf の増大傾向
が緩やかであることがわかる。なお、図１４〜図１７に
おいて、入力信号の立上り時間ｔr 及び立下り時間ｔf
はともに２００ｐsec である。

【００２５】図１８は、本発明を適用した出力バッファ
回路１のスライスアンプとしての機能を示す特性図であ
り、特性曲線２６は出力バッファ回路１の伝達（入出
力）特性、特性曲線２７は前段の増幅器２の伝達（入出
力）特性である。これより、前段の増幅器２の出力電圧
（すなわち、出力バッファ回路１への入力電圧）が十分
上昇あるいは下降していなくても、出力バッファ回路１
の出力電圧は十分上昇あるいは下降していることがわか
る。従って、出力バッファ回路１への入力信号の立上り
時間ｔr 及び立下り時間ｔf がフィルタ８，９の付加に
よりある程度大きくなっても、出力信号の立上り時間ｔ
r 及び立下り時間ｔf は大きく劣化しないことがわか
る。

【００２６】このように、図１の出力バッファ回路１
は、所定のレベル（約−２．７５Ｖと−３．７Ｖ）で入
力信号をスライスするスライスアンプとして機能するの
で、フィルタ８，９を出力バッファ回路１の入力側に設
けても超高速性は損なわれず、出力信号にリンギングが
生じるのを防止できる、ということを本発明者らは見出
し、種々のシミュレーションによりそれを検証したので
ある。

【００２７】上記構成の出力バッファ回路１は、例えば
光通信用のＥＡ（Ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏ
ｎ）型やＭＺ（ＭａｃｈＺｅｈｎｄｅｒ）型の光変調
器を駆動する装置のバッファ回路として使用される。そ
の場合には、図１の他の集積回路１４などは例えばＭＺ
型やＥＡ型の光変調器などである。

【００２８】以上、詳述したように、上記実施例によれ
ば、入力信号を所定のレベルでスライスして出力するバ
ッファ回路１において、前段の増幅器２の出力信号が入
力される一対の差動ＦＥＴ５，６のゲート端子３，４と
接地端子ＧＮＤとの間にフィルタ８，９を設け、該フィ
ルタ８，９により、ゲート端子３，４に入力される信号
の周波数成分のうち、出力バッファ回路１から出力され
る信号の周波数よりも高い周波数の成分を除去するよう
にしたので、出力バッファ回路１を有する集積回路の高
速性を確保しつつ、出力バッファ回路１から出力される
信号のリンギングを抑制することができる。従って、高
速性の要求される装置に使用されるパッケージのコスト
が低下し、光通信用の光変調器の駆動装置などの低コス
ト化が図れる。

【００２９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００３０】例えば、図１９に示す出力バッファ回路１
０１のように、前段の増幅器２の出力信号が入力される
一対の差動ＦＥＴ５，６のゲート端子３，４と負電源端
子Ｖssとの間に、該ゲート端子３，４に入力される信号
の周波数成分のうち、出力バッファ回路１０１から出力
される信号の周波数よりも高い周波数の成分を除去する
フィルタ８，９を設けるようにしてもよい。

【００３１】また、使用するＦＥＴは、ＧａＡｓＭＥ
ＳＦＥＴに限らず、ＳｉＭＯＳＦＥＴやバイポーラト
ランジスタなどでもよい。

【００３２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である差動増
幅型の出力バッファ回路に適用した場合について説明し
たが、この発明はそれに限定されるものではなく、イン
バータやソースフォロア型などの一般の出力バッファ回
路に利用することができる。

【００３３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００３４】すなわち、出力バッファ回路を有する集積
回路の高速性を確保しつつ、出力バッファ回路から出力
される信号のリンギングを抑制することができる。従っ
て、高速性の要求される装置に使用されるパッケージの
コストが低下し、光通信用の光変調器の駆動装置などの
低コスト化が図れる。

【図面の簡単な説明】

【図１】本発明を適用した出力バッファ回路の一例を示
す回路図である。

【図２】その出力バッファ回路のフィルタの一例を示す
回路図である。

【図３】その出力バッファ回路のフィルタの他の例を示
す回路図である。

【図４】その出力バッファ回路のフィルタのさらに他の
例を示す回路図である。

【図５】図２及び図３の各フィルタの信号伝送特性を示
す特性図である。

【図６】本発明を適用した出力バッファ回路、従来の出
力バッファ回路、出力バッファ回路と他の集積回路の外
部終端抵抗とを直結した理想的な回路の３つについてそ
れぞれ利得の周波数特性のシミュレーション結果を示す
特性図である。

【図７】本発明を適用した出力バッファ回路の出力波形
及びゲート端子への入力波形のシミュレーション結果を
示す波形図である。

【図８】本発明を適用した出力バッファ回路の出力波形
及びゲート端子への入力波形のシミュレーション結果を
示す波形図である。

【図９】本発明を適用した出力バッファ回路の出力波形
及びゲート端子への入力波形のシミュレーション結果を
示す波形図である。

【図１０】比較例の出力バッファ回路を示す回路図であ
る。

【図１１】比較例の出力バッファ回路の出力波形及びゲ
ート端子への入力波形のシミュレーション結果を示す波
形図である。

【図１２】比較例の出力バッファ回路の出力波形及びゲ
ート端子への入力波形のシミュレーション結果を示す波
形図である。

【図１３】比較例の出力バッファ回路の出力波形及びゲ
ート端子への入力波形のシミュレーション結果を示す波
形図である。

【図１４】本発明を適用した出力バッファ回路につい
て、出力信号の立上り時間ｔr 及び立下り時間ｔf のフ
ィルタの容量値依存性をシミュレートした結果を示す特
性図である。

【図１５】本発明を適用した出力バッファ回路につい
て、出力信号の立上り時間ｔr 及び立下り時間ｔf のフ
ィルタの容量値依存性をシミュレートした結果を示す特
性図である。

【図１６】比較例の出力バッファ回路について、出力信
号の立上り時間ｔr 及び立下り時間ｔf のフィルタの容
量値依存性をシミュレートした結果を示す特性図であ
る。

【図１７】比較例の出力バッファ回路について、出力信
号の立上り時間ｔr 及び立下り時間ｔf のフィルタの容
量値依存性をシミュレートした結果を示す特性図であ
る。

【図１８】本発明を適用した出力バッファ回路のスライ
スアンプとしての機能を示す特性図である。

【図１９】本発明を適用した出力バッファ回路の他の例
を示す回路図である。

【図２０】従来の出力バッファ回路を示す回路図であ
る。

【図２１】従来の出力バッファ回路の出力波形及びゲー
ト端子への入力波形のシミュレーション結果を示す波形
図である。

【図２２】従来の出力バッファ回路の出力波形及びゲー
ト端子への入力波形のシミュレーション結果を示す波形
図である。

【符号の説明】

ＧＮＤ接地端子Ｖss 負電源端子１，１０１出力バッファ回路２増幅器（前段の回路）３，４ゲート端子５，６差動ＦＥＴ（電界効果トランジスタ）８，９フィルタ１２，１３伝送線路（ボンディングワイヤやリード）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｂ 10/28 Ｈ０４Ｂ 9/00 Ｙ 10/26 10/14 10/04 10/06 (72)発明者新井岳東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者新井満東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内 (72)発明者山本雅彦東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者八田康東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者田内吉雄東京都小平市上水本町５丁目20番１号日立超エル・エス・アイ・エンジニアリング株式会社内

Claims

【特許請求の範囲】

【請求項１】前段の回路から入力される信号を電界効
果トランジスタのゲート端子で受け、該入力信号を出力
するバッファ回路において、接地端子もしくは電源端子
と前記ゲート端子との間に、前記入力信号の周波数成分
のうち、前記出力信号の周波数よりも高い周波数の成分
を除去するフィルタを設けたことを特徴とする出力バッ
ファ回路。
【請求項２】請求項１に記載の出力バッファ回路にお
いて、入力信号を増幅し、所定のレベルでスライスした
信号を出力することを特徴とする出力バッファ回路。
【請求項３】ＩＣチップ上に形成されかつ出力端子が
ボンディングワイヤまたはリードに接続されているとと
もに、前段の回路から入力される信号を電界効果トラン
ジスタのゲート端子で受け、該入力信号を所定のレベル
でスライスした信号を出力するバッファ回路において、
接地端子もしくは電源端子と前記ゲート端子との間に、
前記入力信号の周波数成分のうち、前記出力信号の周波
数よりも高い周波数の成分を除去するフィルタを設けた
ことを特徴とする出力バッファ回路。
【請求項４】上記入力信号は差動信号であり、この差
動信号をゲート端子に受ける上記トランジスタはソース
が共通接続された一対の差動トランジスタであることを
特徴とする請求項１、２または３記載の出力バッファ回
路。
【請求項５】前段の回路から入力される信号を電界効
果トランジスタのゲート端子で受け、該入力信号を所定
のレベルでスライスした信号を出力するバッファ回路を
有し、接地端子もしくは電源端子と前記バッファ回路の
前記ゲート端子との間に、前記入力信号の周波数成分の
うち、前記出力信号の周波数よりも高い周波数の成分を
除去するフィルタを設けたことを特徴とする光変調器の
駆動装置。