JPH0955160A - Electron emission element, electron source substrate, image forming device, and manufacture of these components - Google Patents

Electron emission element, electron source substrate, image forming device, and manufacture of these components

Info

Publication number
JPH0955160A
JPH0955160A JP20723495A JP20723495A JPH0955160A JP H0955160 A JPH0955160 A JP H0955160A JP 20723495 A JP20723495 A JP 20723495A JP 20723495 A JP20723495 A JP 20723495A JP H0955160 A JPH0955160 A JP H0955160A
Authority
JP
Japan
Prior art keywords
electron
substrate
emitting device
electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20723495A
Other languages
Japanese (ja)
Inventor
Miki Tamura
美樹 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20723495A priority Critical patent/JPH0955160A/en
Publication of JPH0955160A publication Critical patent/JPH0955160A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To accurately position an electron emission part by inclining the side faces of one of electrodes to a substrate face by a prescribed angle in an electron emission element whose electron omission part is formed on a conductive thin film for electrically connecting a pair of element electrodes. SOLUTION: A pair of element electrodes 2a, 2b are formed on a substrate 1 by an etching treatment under such a state as inclining the substrate and the side faces of one electrode 2b are inclined to the substrate 1 by roughly 20-70 deg., less than 90 deg.. These electrodes 2a, 2b are electrically connected to a conductive thin film 3 and an electron emission part 4 is formed along the edge between the electrode sides of this thin film 3 electrode 2b so that the electron emission element whose emission part 4 is accurately positioned is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子並び
にこれを備えた電子源基板および画像形成装置に関し、
特に電子放出素子は表面伝導型電子放出素子に関する。
また、これら電子放出素子・電子源基板・画像形成装置
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source substrate provided with the same, and an image forming apparatus,
In particular, the electron-emitting device relates to a surface conduction electron-emitting device.
The present invention also relates to a method for manufacturing these electron-emitting device, electron source substrate, and image forming apparatus.

【0002】[0002]

【従来の技術】従来、平面型画像形成装置としては、単
純マトリックス液晶表示装置(LCD)、薄膜トランジ
スタ液晶表示装置(TFT/LCD)、プラズマディス
プレイ(PDP)、低速電子線蛍光表示管(VFD)、
マルチ電子源フラットCRT等がある。
2. Description of the Related Art Conventional flat panel image forming devices include simple matrix liquid crystal display devices (LCD), thin film transistor liquid crystal display devices (TFT / LCD), plasma displays (PDP), low-speed electron beam fluorescent display tubes (VFD),
There are multiple electron source flat CRTs.

【0003】これらの平面型画像形成装置の例として、
マルチ電子源によって蛍光体を発光させる発光素子、及
びこの素子を備えた画像形成装置がある。この画像形成
装置においては、電子放出素子を用いて蛍光体を発光さ
せる方法がとられている。この方法に用いられる電子放
出素子としては表面伝導型電子放出素子が一般的に知ら
れている(M.I.Elinson,Radio En
g.ElectronPhys.,10,(196
5))。この電子放出素子は、基板上に形成された小面
積の導電性薄膜へ膜面に対して平行方向に電流を流した
際に電子が放出する現象を利用したものである。
As an example of these plane type image forming apparatuses,
There are a light emitting element that causes a phosphor to emit light by a multi electron source, and an image forming apparatus including the element. In this image forming apparatus, a method of causing a phosphor to emit light using an electron emitting element is adopted. A surface conduction electron-emitting device is generally known as an electron-emitting device used in this method (MI Elinson, Radio En).
g. ElectronPhys. , 10, (196
5)). This electron-emitting device utilizes a phenomenon in which electrons are emitted when a current is applied to a small-area conductive thin film formed on a substrate in a direction parallel to the film surface.

【0004】表面伝導型電子放出素子の導電性薄膜とし
ては、SnO2薄膜(M.I.Elinson,Rad
io Eng.Electron Phys.,10
(1965))、Au薄膜(G.Dittmer,Th
in Solid Films,9,317(197
2))、In23/SnO2薄膜(M.Hartwel
land C.G.Fonstad,IEEE Tra
ns.ED Conf.,519(1975))、カー
ボン薄膜(荒木 久ほか,真空,26,1,22(19
83))等が報告されている。
As the conductive thin film of the surface conduction electron-emitting device, a SnO 2 thin film (MI Elinson, Rad) is used.
io Eng. Electron Phys. , 10
(1965)), Au thin film (G. Dittmer, Th.
in Solid Films, 9, 317 (197)
2)), In 2 O 3 / SnO 2 thin film (M. Hartwel
land C.I. G. Fonstad, IEEE Tra
ns. ED Conf. , 519 (1975), carbon thin film (Hiroshi Araki et al., Vacuum, 26, 1, 22 (19)
83)) and the like have been reported.

【0005】表面伝導型電子放出素子の典型的な例を図
15に示す。この電子放出素子の構成は上記のM.Ha
rtwellによるもので、151は絶縁性の基板、1
53は導電性薄膜、154は電子放出部である。また図
15中、L1は0.5〜1mm、Waは0.1mm程度
に設定されている。導電性薄膜(153)の形成は、基
板(151)上にH型形状の金属酸化物の薄膜をスパッ
タで形成し、次いでフォーミングと呼ばれる通電処理に
よって電子放出部(154)を形成する。フォーミング
とは、導電性薄膜(153)の両端に電圧を印加通電
し、この導電性薄膜を局所的に破壊・変形・変質させ、
電気的に高抵抗な電子放出部(154)を形成すること
である。なお電子の放出は、導電性薄膜(153)の亀
裂付近から行われる場合もある。
A typical example of the surface conduction electron-emitting device is shown in FIG. The structure of this electron-emitting device is as described in M. Ha
rtwell, 151 is an insulating substrate, 1
Reference numeral 53 is a conductive thin film, and 154 is an electron emitting portion. In FIG. 15, L 1 is set to 0.5 to 1 mm and Wa is set to about 0.1 mm. The conductive thin film (153) is formed by forming an H-shaped metal oxide thin film on the substrate (151) by sputtering, and then forming an electron emitting portion (154) by an energization process called forming. Forming means applying a voltage across both ends of a conductive thin film (153) to locally destroy, deform, or alter the conductive thin film.
This is to form an electron emitting portion (154) having a high electrical resistance. The electrons may be emitted near the crack of the conductive thin film (153).

【0006】一方、本出願人は、微粒子が分散配置され
た電子放出材(微粒子膜)からなる導電性薄膜を、一対
の素子電極間に配置することによって、新規な表面伝導
型電子放出素子を開発し、これを技術開示した(USP
5,066,883)。この電子放出素子は、上記従来
のものより電子放出位置(電子放出部)を精密に制御で
き、より高精密に電子放出素子を配列することができ
る。この電子放出素子の典型的な例を図16に示す。図
16(a)は平面図であり、図16(b)は図16
(a)おけるD−D線の断面図である。図16におい
て、161は絶縁性の基板、162は電気的接続のため
の素子電極、163は微粒子が分散配置された電子放出
材(微粒子膜)からなる導電性薄膜、164は電子放出
部である。一対の素子電極(162)の間隔(L2)は
0.01〜100μm、電子放出部(164)のシート
抵抗値は1×103〜1×109オーム/□が適当であ
る。
On the other hand, the applicant of the present invention arranges a conductive thin film made of an electron emitting material (fine particle film) in which fine particles are dispersed and arranged between a pair of device electrodes to form a novel surface conduction electron emitting device. Developed and disclosed the technology (USP
5,066,883). In this electron-emitting device, the electron-emitting position (electron-emitting portion) can be controlled more precisely than in the conventional device, and the electron-emitting devices can be arranged with higher precision. A typical example of this electron-emitting device is shown in FIG. 16A is a plan view and FIG. 16B is a plan view.
It is sectional drawing of the DD line in (a). In FIG. 16, 161 is an insulating substrate, 162 is an element electrode for electrical connection, 163 is a conductive thin film made of an electron emitting material (fine particle film) in which fine particles are dispersed, and 164 is an electron emitting portion. . It is suitable that the distance (L 2 ) between the pair of device electrodes (162) is 0.01 to 100 μm and the sheet resistance value of the electron emitting portion (164) is 1 × 10 3 to 1 × 10 9 ohm / □.

【0007】従来、これらの表面伝導型電子放出素子の
製造においては、電子放出を行う前に、導電性薄膜(1
53、163)に予めフォーミングを行って電子放出部
(154、164)を形成するのが一般的であった。こ
の電子放出部が形成された導電性薄膜の両極に、電圧を
印加し電流を流すことにより、電子放出部(154、1
64)から電子が放出される。
Conventionally, in the production of these surface conduction electron-emitting devices, a conductive thin film (1
53, 163) is generally formed in advance to form the electron emitting portions (154, 164). By applying a voltage and applying a current to both electrodes of the conductive thin film on which the electron emitting portion is formed, an electron emitting portion (154, 1
64) emits electrons.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の電子放出素子においては、導電性薄膜に形成された
電子放出部の位置は、導電性薄膜の形成条件やフォーミ
ング条件等によってばらつき、導電性薄膜の所定の位置
に正確に配置することは困難であった。また電子放出部
は、導電性薄膜上において、かなり蛇行形状を有してお
り、電子放出部の実効的な長さの設計ができなかった。
一般に電極間距離(L2)は0.5〜50μmである
が、電極間の導電性薄膜が広く電極間方向に長くなるほ
ど電子放出部の位置を制御することは困難であった。
However, in the above-mentioned conventional electron-emitting device, the position of the electron-emitting portion formed on the conductive thin film varies depending on the forming conditions of the conductive thin film, forming conditions, etc. It was difficult to accurately place it in the predetermined position. Further, the electron emitting portion has a considerably meandering shape on the conductive thin film, so that the effective length of the electron emitting portion cannot be designed.
Generally, the distance (L 2 ) between the electrodes is 0.5 to 50 μm, but it has been difficult to control the position of the electron emitting portion as the conductive thin film between the electrodes is wide and the distance between the electrodes is long.

【0009】このような電子放出部の位置のバラツキ
は、電子放出素子の電子放出量のバラツキの原因となっ
ていた。また、これらの電子放出素子を複数配置した電
子源基板においては、その基板上の位置によって電子放
出量が異なるという問題が生じていた。
Such variation in the position of the electron emitting portion causes variation in the amount of electron emission of the electron emitting device. Further, in the electron source substrate in which a plurality of these electron-emitting devices are arranged, there is a problem that the amount of electron emission differs depending on the position on the substrate.

【0010】また、電子源基板の有効な応用としては、
電子の照射によって画像を形成する画像形成部材(フェ
ースプレート等)と組み合わせて、画像形成装置とする
ことが挙げられる。しかし、この画像形成装置の電子源
基板に上記従来の電子源基板を用いると、各電子放出素
子の電子放出量が異なるために画面上で輝度ムラが生じ
たり、各電子放出素子の電子放出位置が異なるために発
光点にズレが起きて表示ムラが生じたりするという問題
があった。
As an effective application of the electron source substrate,
An image forming apparatus may be combined with an image forming member (face plate or the like) that forms an image by irradiation of electrons. However, when the above-mentioned conventional electron source substrate is used as the electron source substrate of this image forming apparatus, brightness unevenness occurs on the screen due to the difference in electron emission amount of each electron emitting element, and the electron emission position of each electron emitting element. However, there is a problem in that the light emitting points are displaced and uneven display occurs.

【0011】そこで本発明の目的は、一対の素子電極間
の導電性薄膜の所定の位置に電子放出部を形成すること
によって、電子放出素子の電子放出特性を制御し、各素
子間の特性のバラツキの小さい電子放出素子を提供し、
また、この電子放出素子を用いることによって、良好な
画像を表示することができる電子源基板および画像形成
装置を提供することである。
Therefore, an object of the present invention is to control the electron emission characteristics of an electron emission element by forming an electron emission portion at a predetermined position of a conductive thin film between a pair of element electrodes, and Providing an electron-emitting device with a small variation,
Another object of the present invention is to provide an electron source substrate and an image forming apparatus capable of displaying a good image by using this electron-emitting device.

【0012】[0012]

【課題を解決するための手段】本発明者は、上記の目的
を達成するために種々の検討を重ねた結果、本発明を完
成した。
The present inventor has completed the present invention as a result of various studies in order to achieve the above object.

【0013】第1の発明は、導電性薄膜が一対の素子電
極間にそれぞれの電極と電気的に接続するように形成さ
れ、この導電性薄膜の素子電極間の領域に電子放出部が
形成された電子放出素子において、一方の素子電極の電
極間側の側面が電極間の基板上面に対して90度未満に
傾斜していることを特徴とする電子放出素子に関する。
According to a first aspect of the invention, a conductive thin film is formed between a pair of device electrodes so as to be electrically connected to each electrode, and an electron emitting portion is formed in a region between the device electrodes of the conductive thin film. In addition, the present invention relates to an electron-emitting device in which the side surface of one of the device electrodes on the inter-electrode side is inclined at less than 90 degrees with respect to the upper surface of the substrate between the electrodes.

【0014】第2の発明は、一方の素子電極の電極間側
の側面が電極間の基板上面に対して20〜60度に傾斜
している第1の発明の電子放出素子に関する。
The second invention relates to the electron-emitting device of the first invention, wherein the side surface of one of the device electrodes on the interelectrode side is inclined by 20 to 60 degrees with respect to the upper surface of the substrate between the electrodes.

【0015】第3の発明は、第1又は第2の発明の電子
放出素子が絶縁性基板上に複数個配置された電子源基板
に関する。
A third invention relates to an electron source substrate in which a plurality of electron-emitting devices of the first or second invention are arranged on an insulating substrate.

【0016】第4の発明は、第3の発明の電子源基板を
備えた画像形成装置に関する。
A fourth invention relates to an image forming apparatus provided with the electron source substrate of the third invention.

【0017】第5の発明は、第1又は第2の発明の電子
放出素子の製造において、基板上面に対して斜め方向か
らドライエッチングを行うことによって、一方の素子電
極の電極間側の側面が電極間の基板上面に対して90度
未満に傾斜するように素子電極を形成することを特徴と
する電子放出素子の製造方法に関する。
According to a fifth aspect of the present invention, in manufacturing the electron-emitting device according to the first or second aspect, dry etching is performed obliquely to the upper surface of the substrate so that the side surface on the interelectrode side of one of the element electrodes is The present invention relates to a method for manufacturing an electron-emitting device, characterized in that the device electrodes are formed so as to be inclined to the upper surface of the substrate between the electrodes by less than 90 degrees.

【0018】第6の発明は、基板を傾斜させることによ
って、基板上面に対して斜め方向からドライエッチング
を行う第5の発明の電子放出素子の製造方法に関する。
A sixth aspect of the present invention relates to a method of manufacturing an electron-emitting device according to the fifth aspect of the present invention, in which the substrate is tilted to perform dry etching from an oblique direction on the upper surface of the substrate.

【0019】第7の発明は、基板を20〜60度傾斜さ
せる第6の発明の電子放出素子の製造方法に関する。
A seventh invention relates to a method of manufacturing an electron-emitting device according to the sixth invention, wherein the substrate is tilted by 20 to 60 degrees.

【0020】第8の発明は、第5、第6又は第7の発明
の方法によって電子放出素子を形成する電子源基板の製
造方法に関する。
The eighth invention relates to a method of manufacturing an electron source substrate for forming an electron-emitting device by the method of the fifth, sixth or seventh invention.

【0021】第9の発明は、第5、第6又は第7の発明
の方法によって電子源基板上の電子放出素子を形成する
画像形成装置の製造方法に関する。
The ninth invention relates to a method of manufacturing an image forming apparatus for forming an electron-emitting device on an electron source substrate by the method of the fifth, sixth or seventh invention.

【0022】[0022]

【発明の実施の形態】以下、図面を用いて本発明を詳細
に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings.

【0023】図1は本発明の電子放出素子(「表面伝導
型電子放出素子」とも表記する。)の説明図である。図
1(a)は平面図であり、図1(b)は図1(a)にお
けるA−A線の断面図である。1は絶縁性の基板、2
a、2bは素子電極、3は導電性薄膜、4は電子放出部
である。
FIG. 1 is an explanatory diagram of an electron-emitting device (also referred to as "surface conduction electron-emitting device") of the present invention. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along the line AA in FIG. 1 is an insulating substrate, 2
Reference numerals a and 2b are device electrodes, 3 is a conductive thin film, and 4 is an electron emitting portion.

【0024】本発明の電子放出素子は、一対の素子電極
のうち、一方の素子電極の電極間側の側面が電極間の基
板上面に対して90度未満に傾斜していることが必要で
ある。これを図示すると、例えば図1(b)のようにな
り、素子電極(2b)の電極間側の側面が電極間の基板
上面に対して90度未満に傾斜している。この傾斜角度
は、好ましくは10〜70度、より好ましくは20〜6
0度である。
In the electron-emitting device of the present invention, it is necessary that the inter-electrode side surface of one of the pair of device electrodes is inclined by less than 90 degrees with respect to the upper surface of the substrate between the electrodes. . This is illustrated in FIG. 1B, for example, and the inter-electrode side surface of the device electrode (2b) is inclined less than 90 degrees with respect to the upper surface of the substrate between the electrodes. This inclination angle is preferably 10 to 70 degrees, more preferably 20 to 6 degrees.
0 degrees.

【0025】他方の素子電極(2a)の形状は特に制限
されないが、その素子電極の電極間側の側面が素子電極
(2b)と同様な形状でないことが望ましい。すなわ
ち、素子電極(2a)の電極間側の側面が電極間の基板
上面に対して90度未満に傾斜していないことが望まし
い。なお、図1(b)では、製造方法が原因であるが、
2aと2bの素子電極のそれぞれの電極間側の側面は平
行関係にある。
The shape of the other element electrode (2a) is not particularly limited, but it is desirable that the side surface of the element electrode on the interelectrode side is not the same shape as the element electrode (2b). That is, it is desirable that the inter-electrode side surface of the device electrode (2a) is not inclined less than 90 degrees with respect to the upper surface of the substrate between the electrodes. In addition, in FIG. 1B, the manufacturing method causes
The inter-electrode side surfaces of the device electrodes 2a and 2b are in a parallel relationship.

【0026】以上のような形状の一対の素子電極間に形
成された導電性薄膜(3)には、図1に示すような電子
放出部(4)が形成される。この電子放出部(4)は、
素子電極(2b)の電極間側のエッジに沿ってほぼ直線
状に形成される。
An electron emitting portion (4) as shown in FIG. 1 is formed on the conductive thin film (3) formed between the pair of device electrodes having the above-described shape. This electron emission part (4) is
The element electrodes (2b) are formed substantially linearly along the edges on the interelectrode side.

【0027】基板(1)には絶縁性の材料が用いられ、
例えば石英ガラス、Na等の不純物の少ないガラス、青
板ガラス、スパッタ法等によりSiO2を積層した青板
ガラス、アルミナ等のセラミック等が挙げられる。
An insulating material is used for the substrate (1),
Examples thereof include quartz glass, glass containing few impurities such as Na, soda-lime glass, soda-lime glass laminated with SiO 2 by a sputtering method, ceramics such as alumina, and the like.

【0028】素子電極(2a、2b)の材料としては、
導電性を有するものであれば特に制限はないが、例えば
Ni・Cr・Au・Mo・W・Pt・Ti・Al・Cu
・Pd・Ag・Ru・Ta・Pb・Zr・Hf・Sb・
L等の金属又はこれらの合金若しくは酸化物、これらの
金属・合金・金属酸化物とガラスとから構成される印刷
導体、ポリシリコン等の半導体材料、In23−SnO
2等の透明導電体などが挙げられる。
As the material of the element electrodes (2a, 2b),
There is no particular limitation as long as it has conductivity, but for example, Ni, Cr, Au, Mo, W, Pt, Ti, Al, and Cu.
・ Pd ・ Ag ・ Ru ・ Ta ・ Pb ・ Zr ・ Hf ・ Sb ・
Metals such as L or alloys or oxides thereof, printed conductors composed of these metals / alloys / metal oxides and glass, semiconductor materials such as polysilicon, In 2 O 3 —SnO
Examples thereof include transparent conductors such as 2 .

【0029】一対の素子電極間の距離(L)は、印加す
る電圧や電解強度等を考慮して決定されるが、数百Å〜
数百μmが適当であり、好ましくは数μm〜数十μmで
ある。素子電極の長さ(W)は数μm〜数百μmの範囲
にあることが適当である。
The distance (L) between the pair of device electrodes is determined in consideration of the applied voltage, the electrolytic strength, etc.
Several hundred μm is suitable, and preferably several μm to several tens μm. The length (W) of the device electrode is suitably in the range of several μm to several hundreds μm.

【0030】導電性薄膜(3)の材料としては、Pd・
Pt・Ru・Ag・Au・Cu・Fe・Zn・Sn・C
r・Ti・In・Ta・Ni・W・Pb等の金属、Pd
O・NiO・PbO・TiO2・MoO2・SnO2・I
23・PtO2・RuO2・WO2・ZrO2・Sb23
等の酸化物、TiN・ZrN・HfN等の窒化物、Ti
C・ZrC・HfC・TaC・SiC・WC等の炭化
物、HfB2・ZrB2・LaB6・CeB6・YB4・G
dB4等のホウ化物、Si・Ge等の半導体、カーボ
ン、AgMg、NiCu等が挙げられる。
The material of the conductive thin film (3) is Pd.
Pt / Ru / Ag / Au / Cu / Fe / Zn / Sn / C
Metals such as r ・ Ti ・ In ・ Ta ・ Ni ・ W ・ Pb, Pd
O ・ NiO ・ PbO ・ TiO 2・ MoO 2・ SnO 2・ I
n 2 O 3 · PtO 2 · RuO 2 · WO 2 · ZrO 2 · Sb 2 O 3
Oxides such as TiN, ZrN, HfN and other nitrides, Ti
Carbides such as C, ZrC, HfC, TaC, SiC, WC, HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
Examples thereof include borides such as dB 4 , semiconductors such as Si / Ge, carbon, AgMg, and NiCu.

【0031】これらの材料からなる導電性薄膜は、良好
な電子放出特性を得るために微粒子膜であることが望ま
しい。なお、本発明における微粒子膜とは、複数の微粒
子が集合した膜のことであり、その微細構造が、微粒子
が個々に分散配置した状態のほか、微粒子が互いに隣接
した状態、あるいは重なり合った状態(島状も含む)を
なしている膜をいう。微粒子の粒径は数オングストロー
ム〜数千オングストロームであり、好ましくは10〜2
00Åである。
The conductive thin film made of these materials is preferably a fine particle film in order to obtain good electron emission characteristics. Incidentally, the fine particle film in the present invention is a film in which a plurality of fine particles are aggregated, and the fine structure thereof has a state in which the fine particles are individually dispersed and arranged, a state in which the fine particles are adjacent to each other, or a state in which they overlap each other ( Membranes that include islands). The particle size of the fine particles is several angstroms to several thousand angstroms, preferably 10 to 2
It is 00Å.

【0032】導電性薄膜の厚さは、数オングストローム
〜数千オングストロームであり、好ましくは数十オング
ストローム〜数百オングストロームである。この厚さ
は、電子放出部(4)と素子電極(2a、2b)間の抵
抗値、電子放出部の導電性微粒子の直径、及び通電処理
条件によって適宜決定される。また、導電性薄膜の幅
(Wb)は、数μm〜数百μmに設定する。
The thickness of the conductive thin film is several angstroms to several thousand angstroms, preferably several tens angstroms to several hundreds angstroms. This thickness is appropriately determined depending on the resistance value between the electron emitting portion (4) and the device electrodes (2a, 2b), the diameter of the conductive fine particles in the electron emitting portion, and the energization processing condition. The width (Wb) of the conductive thin film is set to several μm to several hundreds μm.

【0033】電子放出部(4)を介した素子電極(2
a、2b)間の抵抗値は、1×103〜1×107オーム
/□のシート抵抗値が適当である。
The device electrode (2) through the electron emitting portion (4)
A sheet resistance value of 1 × 10 3 to 1 × 10 7 ohm / □ is suitable for the resistance value between a and 2 b).

【0034】前述の電子放出部(4)は、フォーミング
処理により導電性薄膜(3)の一部に形成された電気的
に高抵抗の亀裂である。この亀裂内には、数オングスト
ローム〜数百オングストロームの導電性微粒子が含有さ
れていることもある。この導電性微粒子は、導電性薄膜
(3)を構成する物質の少なくとも1種の元素を含有し
ている。また、電子放出部(4)及びその近傍の導電性
薄膜(3)は、炭素および炭素化合物を含有することも
ある。
The above-mentioned electron emission portion (4) is an electrically high resistance crack formed in a part of the conductive thin film (3) by the forming process. The cracks may contain conductive fine particles of several angstroms to several hundred angstroms. The conductive fine particles contain at least one element of the substance forming the conductive thin film (3). Further, the electron emitting portion (4) and the conductive thin film (3) in the vicinity thereof may contain carbon and a carbon compound.

【0035】次に、本発明の電子放出素子の製造方法を
図2を用いて説明する。
Next, a method of manufacturing the electron-emitting device of the present invention will be described with reference to FIG.

【0036】工程(a):絶縁性の基板(1)上に素子
電極の前記材料からなる層(5)を形成する(図2
(a))。
Step (a): A layer (5) made of the above material for the device electrode is formed on the insulating substrate (1) (FIG. 2).
(A)).

【0037】工程(b):層(5)上にフォトリソグラ
フ法を用いて、素子電極の形成部分にマスク層(6)を
形成する(図2(b))。
Step (b): A mask layer (6) is formed on the layer (5) by a photolithography method at the portion where the device electrode is to be formed (FIG. 2B).

【0038】工程(c):マスク層(6)を介して層
(5)をドライエッチングして、素子電極を形成する。
このときのドライエッチングは、基板上面に対して斜め
方向からドライエッチングを行うことによって、一方の
素子電極の電極間側の側面が電極間の基板上面に対して
90度未満に傾斜するように素子電極を形成する。その
ためには、例えば、イオンビームエッチング装置を用い
た場合はイオンビームの照射方向を基板上面に対して斜
め方向にセッティングしてもよいし、平行平板型のドラ
イエッチング装置の場合は図2(c)のように基板
(1)を傾斜させてドライエッチングを行ってもよい。
操作の容易さから、基板(1)を傾斜させてドライエッ
チングを行うことが望ましい。これらの方法によって、
一方の素子電極(2b)の電極間側の側面が電極間の基
板上面に対して90度未満に傾斜した形状となる。これ
と同時に他方の素子電極(2a)の電極間側の側面も、
素子電極(2b)の電極間側の側面と平行な傾斜した形
状となる。素子電極の厚さ及びエッチング時の基板の傾
斜角度は、導電性薄膜(3)のカバレージに影響するた
め、形成する導電性薄膜(3)の厚さや成膜方法によっ
て適正な値が必要とされる。素子電極の厚さは、0.0
1〜10μmが適当であり、好ましくは0.05〜5.
0μmである。エッチング時の基板の傾斜角度は、好ま
しくは10〜70度、より好ましくは20〜60度であ
る。
Step (c): The layer (5) is dry-etched through the mask layer (6) to form a device electrode.
The dry etching at this time is performed by obliquely performing dry etching with respect to the upper surface of the substrate so that the inter-electrode side surface of one of the device electrodes is inclined less than 90 degrees with respect to the upper surface of the substrate between the electrodes. Form electrodes. For that purpose, for example, when an ion beam etching apparatus is used, the irradiation direction of the ion beam may be set obliquely with respect to the upper surface of the substrate, and in the case of a parallel plate type dry etching apparatus, the method shown in FIG. ), The substrate (1) may be inclined and dry etching may be performed.
For ease of operation, it is desirable that the substrate (1) be inclined and dry etching be performed. By these methods,
The side surface on the inter-electrode side of one of the device electrodes (2b) has a shape inclined by less than 90 degrees with respect to the upper surface of the substrate between the electrodes. At the same time, the inter-electrode side surface of the other element electrode (2a) also
It has an inclined shape parallel to the side surface of the element electrode (2b) on the interelectrode side. Since the thickness of the device electrode and the inclination angle of the substrate during etching affect the coverage of the conductive thin film (3), an appropriate value is required depending on the thickness of the conductive thin film (3) to be formed and the film forming method. It The thickness of the device electrode is 0.0
1-10 μm is suitable, and preferably 0.05-5.
0 μm. The inclination angle of the substrate during etching is preferably 10 to 70 degrees, more preferably 20 to 60 degrees.

【0039】工程(d):マスク層(6)を除去する
(図2(d))。
Step (d): The mask layer (6) is removed (FIG. 2 (d)).

【0040】工程(e):素子電極(2a、2b)間に
導電性薄膜(3)を形成する(2(e))。導電性薄膜
(3)の成膜は、真空蒸着法、スパッタリング法、化学
的気相堆積法、スピンコート法、スプレーコート法、ラ
ングミュアーブロジェット(LB)法による単分子累積
法、印刷法等によって成膜し、次いで加熱・焼成処理し
て行うことができる。成膜後、形成した膜をエッチング
法やリフトオフ法等によって所望の形状にパターニング
する。
Step (e): A conductive thin film (3) is formed between the device electrodes (2a, 2b) (2 (e)). The conductive thin film (3) is formed by vacuum vapor deposition, sputtering, chemical vapor deposition, spin coating, spray coating, Langmuir-Blodgett (LB) single molecule accumulation method, printing method, etc. The film can be formed by, and then heated and baked. After forming the film, the formed film is patterned into a desired shape by an etching method, a lift-off method or the like.

【0041】工程(f):フォーミングを行って、導電
性薄膜(3)上に電子放出部(4)を形成する(図2
(f))。フォーミングは、素子電極(2a、2b)間
に電圧をパルス状、あるいは高速の昇電圧により印加し
て行う。電子放出部(4)は、素子電極(2b)の電極
間側のエッジに沿ってほぼ直線状に形成される。これ
は、素子電極(2a)側よりも素子電極(2b)側の導
電性薄膜のカバレージが悪いために、上記エッジ部にお
いて電解集中が起こりやすくなるためと考えられる。
Step (f): Forming is performed to form an electron emitting portion (4) on the conductive thin film (3) (FIG. 2).
(F)). The forming is performed by applying a voltage between the device electrodes (2a, 2b) in the form of a pulse or a high-speed rising voltage. The electron emitting portion (4) is formed in a substantially linear shape along the edge of the device electrode (2b) on the interelectrode side. It is considered that this is because the coverage of the conductive thin film on the element electrode (2b) side is poorer than that on the element electrode (2a) side, so that electrolytic concentration is likely to occur at the edge portion.

【0042】図3に、フォーミングにおける電圧波形の
例を示す。電圧波形はパルス波形が好ましく、パルス波
高値一定の電圧パルスを連続的に印加する場合(図3
(a))と、パルス波高値を増加させながら電圧パルス
を印加する場合(図3(b))とがある。
FIG. 3 shows an example of the voltage waveform in forming. The voltage waveform is preferably a pulse waveform, and when a voltage pulse with a constant pulse peak value is continuously applied (see FIG. 3).
(A)) and the case where the voltage pulse is applied while increasing the pulse peak value (FIG. 3 (b)).

【0043】前者の場合である図3(a)において、T
1及びT2はそれぞれ電圧波形のパルス幅及びパルス間隔
である。T1は1マイクロ秒〜10ミリ秒、T2は10マ
イクロ秒〜100ミリ秒に設定する。三角波の波高値
(フォーミング時のピーク電圧)は、電子放出素子の形
態に応じて適宜選択し、適度な真空度、例えば1×10
-5torr程度の真空雰囲気下で、数秒〜数十分印加する。
なお、波形は三角波に制限されず、短形波などの所望の
波形を用いてもよい。
In FIG. 3A, which is the former case, T
1And T2Is the pulse width and pulse interval of the voltage waveform
It is. T1Is 1 microsecond to 10 milliseconds, T2Is 10
Set it to icrosecond to 100 milliseconds. Crest value of triangular wave
(Peak voltage during forming) is the shape of the electron-emitting device.
The degree of vacuum is appropriately selected according to the condition, for example, 1 × 10
-FiveIt is applied for several seconds to several tens of minutes in a vacuum atmosphere of about torr.
The waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave is used.
A waveform may be used.

【0044】前記後者の場合である図3(b)において
は、T1及びT2はそれぞれ上記の場合と同様であり、三
角波の波高値は、例えば0.1V程度ずつ増加させて適
当な真空雰囲気かで印加する。なお、この場合のフォー
ミング処理の終了は、パルス間隔(T2)において、導
電性薄膜を局所的に破壊・変形しない程度の電圧、例え
ば0.1V程度の電圧で素子電流を測定して抵抗値を求
め、例えば1メガオーム以上となった時にフォーミング
を終了する。
In the latter case of FIG. 3 (b), T 1 and T 2 are the same as in the above case, and the peak value of the triangular wave is increased by, for example, about 0.1 V to obtain an appropriate vacuum. Apply in atmosphere. In this case, the forming process is terminated by measuring the element current at a voltage that does not locally break or deform the conductive thin film in the pulse interval (T 2 ), for example, a voltage of about 0.1 V to measure the resistance value. For example, the forming is terminated when the value becomes 1 mega ohm or more.

【0045】以上のようにして本発明の電子放出素子を
作製することができるが、さらに活性化処理を行うこと
が望ましい。活性化処理とは、例えば1×10-4〜1×
10 -6torr程度の真空雰囲気下においてフォーミングと
同様にパルス波高値一定の電圧パルスを繰り返し印加す
る処理である。これにより真空雰囲気に存在する有機物
質に起因する炭素及び炭素化合物を導電性薄膜上に堆積
し、素子電流(If)及び素子電流(Ie)が著しく変
化する。この素子電流(If)及び放出電流(Ie)を
測定して、例えば放出電流(Ie)が飽和した時点でこ
の活性化処理を終了する。なお、印加する電圧パルスは
動作駆動電圧で行うことが好ましい。また、ここで炭素
及び炭素化合物とは、グラファイト(単結晶及び多結晶
の双方を指す。)及び非晶質カーボン(非晶質カーボン
と多結晶グラファイトとの混合物を指す。)であり、こ
れらによる堆積膜の厚さは500Å以下が好ましく、よ
り好ましくは300Å以下である。
As described above, the electron-emitting device of the present invention is
Can be made, but should be further activated
Is desirable. The activation process is, for example, 1 × 10-Four~ 1x
10 -6Forming under a vacuum atmosphere of about torr
Similarly, a voltage pulse with a constant pulse peak value is repeatedly applied.
Processing. As a result, organic matter existing in the vacuum atmosphere
Deposition of quality-induced carbon and carbon compounds on conductive thin films
However, the device current (If) and the device current (Ie) change significantly.
Become This device current (If) and emission current (Ie)
Measure, for example, when the emission current (Ie) is saturated
Terminates the activation process of. The applied voltage pulse is
It is preferable to use an operating drive voltage. Also here carbon
And carbon compounds are graphite (single crystal and polycrystal
Refers to both. ) And amorphous carbon (amorphous carbon
And a mixture of polycrystalline graphite. )
The thickness of the deposited film by these is preferably less than 500Å,
More preferably, it is 300 Å or less.

【0046】このようにして作製された本発明の電子放
出素子の動作駆動は、フォーミングや活性化処理におけ
る真空度より高い真空度において行うことが望ましい。
さらには、この高い真空度の雰囲気下で80〜150℃
に加熱した後、動作駆動させることが好ましい。この高
い真空度とは、例えば1×10-6torr以上の真空度であ
り、好ましくは超真空系であって炭素及び炭素化合物が
導電性薄膜上にほとんど新たに堆積しない真空度であ
る。このようにすることによって、素子電流(If)及
び放出電流(Ie)を電子放出素子の動作駆動中に安定
させることができる。
It is desirable that the electron-emitting device of the present invention thus produced is driven and operated at a vacuum degree higher than the vacuum degree in forming and activation.
Furthermore, in this high vacuum atmosphere, 80 to 150 ° C
It is preferable to drive the device after heating it to the above temperature. The high degree of vacuum is, for example, a degree of vacuum of 1 × 10 −6 torr or more, preferably an ultra-vacuum system in which carbon and carbon compounds are hardly newly deposited on the conductive thin film. By doing so, the device current (If) and the emission current (Ie) can be stabilized during the driving operation of the electron-emitting device.

【0047】電子放出素子の電子放出特性を測定するた
めの評価装置の概略構成を図4に示し、この評価装置に
より測定した本発明の電子放出素子の電子放出特性を図
5に示す。なお図5は、著しくIfとIeの大きさが異
なるため任意の単位で示されている(IeはIfのおお
よそ2000分の1程度)。
FIG. 4 shows a schematic structure of an evaluation apparatus for measuring the electron emission characteristics of the electron-emitting device, and FIG. 5 shows the electron emission characteristics of the electron-emitting device of the present invention measured by this evaluation apparatus. Note that FIG. 5 is shown in arbitrary units because the sizes of If and Ie are significantly different (Ie is approximately 1/2000 of If).

【0048】図5から明らかなように、本電子放出素子
はIeに対する3つの特性を有する。第1の特性:本電
子放出素子は、ある電圧(しきい値電圧(Vth))以
上の素子電圧(Vf)を印加すると急激にIeが増加
し、一方Vth以下ではIeがほとんど検出されない。
すなわち本電子放出素子は、Ieに対する明確なVth
を持った非線形素子である。第2の特性:IeがVfに
依存するため、IeはVfで制御できる。第3の特性:
メタルバックに捕捉される放出電荷は、Vfを印加する
時間に依存する。すなわち、メタルバックに捕捉される
電荷量はVfの印加時間により制御できる。以上の3つ
の特性を有するため、本発明に係る電子放出素子は多方
面への応用が期待できる。なお図5において、実線の曲
線は、IfがVfに対して単調増加する上記の特性(M
I特性)を示したものであるが、その他の特性(点線で
示した曲線)として、IfがVfに対して電圧制御型負
性抵抗特性(VCNR特性)を示す場合もある。この場
合も本電子放出素子は上記の3つの特性を有する。
As is apparent from FIG. 5, this electron-emitting device has three characteristics with respect to Ie. First characteristic: In this electron-emitting device, Ie rapidly increases when a device voltage (Vf) higher than a certain voltage (threshold voltage (Vth)) is applied, while Ie is hardly detected at Vth or lower.
That is, this electron-emitting device has a clear Vth for Ie.
Is a non-linear element having Second characteristic: Since Ie depends on Vf, Ie can be controlled by Vf. Third characteristic:
The emitted charge trapped by the metal back depends on the time of applying Vf. That is, the amount of charges captured by the metal back can be controlled by the application time of Vf. Since the electron-emitting device according to the present invention has the above three characteristics, it can be expected to be applied to various fields. In FIG. 5, the solid line curve indicates the above-mentioned characteristic (M where If increases monotonically with Vf).
I characteristic) is shown, but as another characteristic (curve shown by a dotted line), If may show a voltage control type negative resistance characteristic (VCNR characteristic) with respect to Vf. In this case as well, the present electron-emitting device has the above three characteristics.

【0049】次に本発明の電子源基板について説明す
る。本発明の電子源基板は、複数の表面伝導型電子放出
素子を基板上に配列することにより形成される。表面伝
導型電子放出素子の配列の方式としては、表面伝導型電
子放出素子を並列に配置して個々の素子の両端を配線で
接続するはしご型配置(以下「はしご型配置」と表
す。)、表面伝導型電子放出素子の1対の素子電極にそ
れぞれX軸方向配線・Y軸方向配線を接続した単純マト
リクス配置(以下「マトリクス型配置」と表す。)等が
挙げられる。なお、はしご型配置の電子源基板を有する
画像形成装置には、電子放出素子からの電子飛翔を制御
する電極である制御電極(例えば図11のグリッド電極
(112))を必要とする。
Next, the electron source substrate of the present invention will be described. The electron source substrate of the present invention is formed by arranging a plurality of surface conduction electron-emitting devices on the substrate. As a method of arranging the surface-conduction type electron-emitting devices, a ladder-type arrangement (hereinafter referred to as "ladder-type arrangement") in which the surface-conduction type electron-emitting devices are arranged in parallel and both ends of each element are connected by wiring. A simple matrix arrangement (hereinafter referred to as “matrix arrangement”) in which an X-axis direction wiring and a Y-axis direction wiring are connected to a pair of device electrodes of the surface conduction electron-emitting device can be mentioned. The image forming apparatus having the ladder-shaped electron source substrate requires a control electrode (for example, the grid electrode (112) in FIG. 11) which is an electrode for controlling the flight of electrons from the electron-emitting device.

【0050】以下、マトリクス型配置の電子源基板の構
成について図6を用いて説明する。マトリクス型配置の
電子源基板の構成は、基板(1)、X軸方向配線(6
1)、Y軸方向配線(62)、表面伝導型電子放出素子
(63)、結線(64)からなる。
The structure of the matrix-type electron source substrate will be described below with reference to FIG. The matrix-type electron source substrate is composed of the substrate (1), the X-axis direction wiring (6
1), Y-axis direction wiring (62), surface conduction electron-emitting device (63), and connection (64).

【0051】基板(1)は、前述のガラス基板等であ
り、用途に応じて形状が適宜設定される。
The substrate (1) is the above-mentioned glass substrate or the like, and its shape is appropriately set according to the application.

【0052】X軸方向配線(61)は、Dx1、Dx2、・
・・、Dxmで示されるm本の配線からなる。Y軸方向配
線(62)は、Dy1、Dy2、・・・、Dynで示されるn
本の配線からなる(m及びnは共に正の正数)。また、
多数の表面伝導型電子放出素子(63)にほぼ均等な電
圧が供給されるように、配線の材料・膜厚・幅が適宜設
定される。これらm本のX軸方向配線(61)とn本の
Y軸方向配線(62)とは不図示の層間絶縁膜により電
気的に分離され、マトリックス型配置の配線を構成す
る。不図示の層間絶縁膜は、X軸方向配線(61)を形
成した基板(1)の全面または一部の所望の領域に形成
される。これらのX軸方向配線(61)とY軸方向配線
(62)は、それぞれ外部端子へ引き出される。またm
本のX軸方向配線(61)とn本のY軸方向配線(6
2)は、それぞれ結線(64)によって個々の表面伝導
型電子放出素子の素子電極(不図示)と電気的に接続さ
れている。このとき表面伝導型電子放出素子(63)
は、基板(1)上または不図示の層間絶縁膜上のどちら
に形成してもよい。なお、X軸方向配線(61)は、X
軸方向の各列の表面伝導型電子放出素子(63)を入力
信号に応じて走査するための走査信号を印加する走査信
号発生手段(例えば図9の走査回路(92))と電気的
に接続されている。一方、Y軸方向配線(62)には、
Y軸方向の各列の表面伝導型電子放出素子(63)を入
力信号に応じて変調するための変調信号を印加する変調
信号発生手段(例えば図9の変調信号発生器(97))
と電気的に接続されている。各表面伝導型電子放出素子
に印加される駆動電圧は、当該素子に印加される走査信
号と変調信号との差電圧として供給される。
The X-axis direction wiring (61) includes Dx1, Dx2, ...
.., It consists of m wirings indicated by Dxm. The Y-axis direction wiring (62) is represented by Dy1, Dy2, ..., Dyn.
It is composed of a book wiring (both m and n are positive positive numbers). Also,
The wiring material, film thickness, and width are appropriately set so that a substantially uniform voltage is supplied to a large number of surface conduction electron-emitting devices (63). The m number of X-axis wirings (61) and the n number of Y-axis wirings (62) are electrically separated by an interlayer insulating film (not shown) to form a matrix-type wiring. The interlayer insulating film (not shown) is formed on the entire surface of the substrate (1) on which the X-axis direction wiring (61) is formed or in a desired region thereof. The X-axis direction wiring (61) and the Y-axis direction wiring (62) are respectively drawn to the external terminals. Also m
X-axis wiring (61) and n Y-axis wiring (6
2) is electrically connected to a device electrode (not shown) of each surface conduction electron-emitting device by a connection (64). At this time, the surface conduction electron-emitting device (63)
May be formed either on the substrate (1) or on an interlayer insulating film (not shown). In addition, the X-axis direction wiring (61) is
Electrically connected to a scanning signal generating means (for example, a scanning circuit (92) in FIG. 9) for applying a scanning signal for scanning the surface conduction electron-emitting devices (63) in each column in the axial direction according to an input signal. Has been done. On the other hand, in the Y-axis direction wiring (62),
Modulation signal generating means for applying a modulation signal for modulating the surface conduction electron-emitting devices (63) in each row in the Y-axis direction according to an input signal (for example, the modulation signal generator (97) in FIG. 9).
Is electrically connected to The drive voltage applied to each surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal and the modulation signal applied to the device.

【0053】以上の構成おいて、単純なマトリクス型配
置の配線だけで個々の素子を選択して独立に駆動でき
る。
In the above structure, individual elements can be selected and driven independently by using a simple matrix-type wiring.

【0054】次に、マトリクス型配置の電子源基板を備
えた表示パネルについて、図7及び図8を用いて説明す
る。図7は本発明の表示パネルの基本構成図であり、図
8は本発明の表示パネルに用いられる蛍光膜の説明図で
ある。
Next, a display panel provided with a matrix type electron source substrate will be described with reference to FIGS. 7 and 8. FIG. 7 is a basic configuration diagram of the display panel of the present invention, and FIG. 8 is an explanatory diagram of a fluorescent film used in the display panel of the present invention.

【0055】図7において本発明の表示パネルは、電子
源基板(71)、電子源基板を固定するリアプレート
(72)、ガラス基板(73)の内面に蛍光膜(74)
・メタルバック(75)等を備えたフェースプレート
(76)、支持枠(77)等からなる。電子源基板(7
1)上には、表面伝導型電子放出素子(63)の一対の
素子電極と電気的に接続されたX軸方向配線(61)及
びY軸方向配線(62)が形成されている。
In FIG. 7, the display panel of the present invention comprises an electron source substrate (71), a rear plate (72) for fixing the electron source substrate, and a fluorescent film (74) on the inner surface of the glass substrate (73).
A face plate (76) having a metal back (75) and the like, a support frame (77) and the like. Electron source substrate (7
The X-axis direction wiring (61) and the Y-axis direction wiring (62) electrically connected to the pair of device electrodes of the surface conduction electron-emitting device (63) are formed on 1).

【0056】外囲器(78)は、フェースプレート(7
6)、支持枠(77)及びリアプレート(72)で構成
される。これらの部材を接着するにあたっては、例え
ば、各部材の接着部にガラスフリットを塗布し、各部材
を接合し、次いで炉中で焼成を行い接着する方法がとら
れる。リアプレートは主に電子源基板(71)の強度を
補強する目的で設けられるため、電子源基板自体が十分
な強度を持つ場合は、リアプレートを用いないで、電子
源基板に直接に支持枠を設けて外囲器を構成してもよ
い。
The envelope (78) includes a face plate (7
6), a support frame (77) and a rear plate (72). To bond these members, for example, a method of applying glass frit to the bonding portion of each member, bonding the members, and then firing in a furnace to bond them. Since the rear plate is provided mainly for the purpose of reinforcing the strength of the electron source substrate (71), when the electron source substrate itself has sufficient strength, the rear plate is not used and the support frame is directly supported on the electron source substrate. May be provided to configure the envelope.

【0057】図7中の蛍光膜(74)の平面図を図8に
示す。モノクロームの蛍光膜の場合は蛍光体のみからな
るが、カラーの蛍光膜の場合は黒色導電材(81)と蛍
光体(82)とで構成され、ブラックストライプ(図8
(a))、ブラックマトリクス(図8(b))等の形態
をとる。黒色導電材を設ける目的は、カラー表示に必要
となる3原色蛍光体の各蛍光体間の塗り分け部を黒くし
て混色等を目立たなくすること、及び蛍光膜における外
光反射によるコントラストの低下を抑制することであ
る。黒色導電材の材料としては、黒鉛を主成分とする材
料が通常よく用いられるが、導電性があり、光の透過お
よび反射が少ない材料であればこれに限定されない。ガ
ラス基板(73)に蛍光体を塗布する方法は、モノクロ
ームとカラーの区別によらず沈殿法や印刷法が用いられ
る。
A plan view of the fluorescent film (74) in FIG. 7 is shown in FIG. In the case of a monochrome fluorescent film, it is composed of only the phosphor, but in the case of a color fluorescent film, it is composed of a black conductive material (81) and a phosphor (82) and has a black stripe (see FIG. 8).
(A)), a black matrix (FIG. 8B), and the like. The purpose of providing the black conductive material is to blacken the portions of the three primary color phosphors, which are necessary for color display, between the respective phosphors to make the color mixture inconspicuous, and to reduce the contrast due to external light reflection in the phosphor film. Is to suppress. As the material of the black conductive material, a material containing graphite as a main component is usually used, but the material is not limited to this as long as it is conductive and has little light transmission and reflection. As a method of applying the phosphor to the glass substrate (73), a precipitation method or a printing method is used regardless of the distinction between monochrome and color.

【0058】図7において蛍光膜(74)の内面側に
は、通常、メタルバック(75)が設けられる。メタル
バックの目的は、蛍光体の内面側への発光をフェースプ
レート(76)側へ鏡面反射することにより輝度を向上
させること、電子ビーム加速電圧を印加するための電極
として用いること、外囲器内で発生した負イオンの衝突
によるダメージから蛍光体を保護すること等である。メ
タルバックは、蛍光膜の形成後、蛍光膜の内面側表面の
平滑化処理(通常、フィルミングと呼ばれる。)を行
い、その後、Al(アルミニウム)を真空蒸着等で堆積
することで作製できる。フェースプレートには、さらに
蛍光膜の導電性を高めるため、蛍光膜の外面側に透明電
極(不図示)を設けてもよい。
In FIG. 7, a metal back (75) is usually provided on the inner surface side of the fluorescent film (74). The purpose of the metal back is to improve the brightness by specularly reflecting the light emitted to the inner surface side of the phosphor to the face plate (76) side, to be used as an electrode for applying an electron beam acceleration voltage, and the envelope. This is to protect the phosphor from damage due to collision of negative ions generated inside. The metal back can be manufactured by forming the fluorescent film, smoothing the inner surface of the fluorescent film (usually called filming), and then depositing Al (aluminum) by vacuum evaporation or the like. The face plate may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film in order to further increase the conductivity of the fluorescent film.

【0059】外囲器(78)の封着を行う際、カラーの
蛍光体を用いた場合は、各色蛍光体と表面伝導型電子放
出素子とは位置的に対応させる必要があり、十分な位置
合わせを行う必要がある。
When color phosphors are used for sealing the envelope (78), it is necessary to positionally correspond the phosphors of each color and the surface conduction electron-emitting device, and it is necessary to position them sufficiently. It is necessary to make adjustments.

【0060】以上のようにして形成された本発明の表示
パネルは、外囲器に設けられた排気管(不図示)を通じ
10-7torr程度の真空度にされ封止が行われる。こ
のとき、外囲器の封止後の真空度を維持するためにゲッ
ター処理を行ってもよい。このゲッター処理は、封止を
行う直前または封止後に行われ、抵抗加熱または高周波
加熱等の加熱法により外囲器内の所定の位置(不図示)
に配置されたゲッターを加熱し、蒸着膜を形成する処理
である。ゲッターは、通常Ba等が主成分であり、この
蒸着膜の吸着作用によって、例えば10-5〜10の-7
orrの真空度を維持することができる。
The display panel of the present invention formed as described above is sealed at a vacuum degree of about 10 −7 torr through an exhaust pipe (not shown) provided in the envelope. At this time, a getter process may be performed in order to maintain the degree of vacuum after sealing the envelope. This getter treatment is performed immediately before or after sealing, and is performed at a predetermined position (not shown) in the envelope by a heating method such as resistance heating or high frequency heating.
This is a process of heating the getter arranged in the above to form a vapor deposition film. The getter usually has Ba as a main component, and due to the adsorption action of the deposited film, for example, 10 −5 to 10 −7 t.
The vacuum degree of orr can be maintained.

【0061】次に、マトリクス型配置の電子源基板を備
えた表示パネルを用いた、NTSC方式のテレビ信号に
基づいてテレビ表示を行うための駆動回路の概略構成を
図9のブロック図を用いて説明する。これは、本発明の
画像形成装置の実施態様の1つを表すものである。駆動
回路の構成は、表示パネル(91)、走査回路(9
2)、制御回路(93)、シフトレジスタ(94)、ラ
インメモリ(95)、同期信号分離回路(96)、変調
信号発生器(97)及び直流電源(Vx,Va)からな
る。
Next, referring to the block diagram of FIG. 9, a schematic configuration of a drive circuit for performing television display based on an NTSC television signal using a display panel provided with a matrix type electron source substrate will be described. explain. This represents one of the embodiments of the image forming apparatus of the present invention. The configuration of the drive circuit includes a display panel (91) and a scanning circuit (9
2), a control circuit (93), a shift register (94), a line memory (95), a synchronizing signal separation circuit (96), a modulation signal generator (97) and a DC power supply (Vx, Va).

【0062】表示パネル(91)は、端子(Dox1、Do
x2、・・・、Doxm)、端子(Doy1、Doy2、・・・、
Doyn)及び高圧端子(Hv)を介して、外部の電気回路
と接続している。このうち端子(Dox1、Dox2、・・
・、Doxm)には、表示パネル(91)内の電子源基板
にm行n列の行列状にマトリクス配線された表面伝導型
電子放出素子群を1行(n個の素子)ずつ順次駆動して
いくための走査信号が印加される。一方、端子(Doy
1、Doy2、・・・、Doyn)には、前記走査信号により
選択された1行の表面伝導型電子放出素子中の各素子の
出力電子ビームを制御するための変調信号が印加され
る。また高圧端子(Hv)には、直流電源(Va)か
ら、例えば10kVの直流電圧が供給される。この直流
電圧は、表面伝導型電子放出素子から出力される電子ビ
ームへ、蛍光体を励起するのに十分なエネルギーを付与
するための加速電圧である。
The display panel (91) has terminals (Dox1, Do).
x2, ..., Doxm), terminals (Doy1, Doy2, ...)
Doyn) and a high voltage terminal (Hv) are connected to an external electric circuit. Of these terminals (Dox1, Dox2, ...
, Doxm) sequentially drive one row (n elements) of surface conduction electron-emitting devices grouped in a matrix of m rows and n columns on the electron source substrate in the display panel (91). A scanning signal for moving is applied. On the other hand, the terminal (Doy
, Doy2, ..., Doyn) is applied with a modulation signal for controlling the output electron beam of each element in the surface conduction electron-emitting devices of one row selected by the scanning signal. Further, the high voltage terminal (Hv) is supplied with a DC voltage of, for example, 10 kV from a DC power supply (Va). This DC voltage is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.

【0063】走査回路(92)は、内部にm個のスイッ
チング素子(S1、S2、・・・、Sm)を備えており、
各スイッチング素子は、直流電圧源(Vx)の出力電圧
または0V(グランドレベル)のいずれか一方を選択
し、表示パネル(91)の端子(Dox1、Dox2、・・
・、Doxm)と電気的に接続する。スイッチング素子
(S1、S2、・・・、Sm)は、制御回路(93)が出
力する制御信号Tscanに基づいて動作するが、実際
には例えば、FETのようなスイッチング素子を組み合
わせることにより構成することができる。なお直流電圧
(Vx)は、表面伝導型電子放出素子の特性(電子放出
しきい値電圧)に基づき、走査されていない素子に印加
される駆動電圧が電子放出しきい値電圧以下となるよう
な一定の電圧を出力するように設定されている。
The scanning circuit (92) has m switching elements (S1, S2, ..., Sm) inside.
Each switching element selects either the output voltage of the DC voltage source (Vx) or 0V (ground level), and the terminals (Dox1, Dox2, ...) Of the display panel (91).
·, Doxm) electrically connected. The switching elements (S1, S2, ..., Sm) operate based on the control signal Tscan output from the control circuit (93), but are actually configured by combining switching elements such as FETs. be able to. The direct current voltage (Vx) is such that the drive voltage applied to the non-scanned device is equal to or lower than the electron emission threshold voltage based on the characteristics of the surface conduction electron-emitting device (electron emission threshold voltage). It is set to output a constant voltage.

【0064】制御回路(93)は、外部から入力される
画像信号に基づいて適切な表示が行われるように各部の
動作を整合させる働きをもつ。次に説明する同期信号分
離回路(96)から送られる同期信号Tsyncに基づ
いて各部に対してTscan、Tsft及びTmryの
各制御信号を発生する。
The control circuit (93) has a function of matching the operation of each part so that an appropriate display is performed based on the image signal input from the outside. The control signals Tscan, Tsft, and Tmry are generated for each unit based on the synchronization signal Tsync sent from the synchronization signal separation circuit (96) described below.

【0065】同期信号分離回路(96)は、外部から入
力されるNTSC方式のテレビ信号から同期信号成分と
輝度信号成分とを分離するための回路であり、周波数分
離回路(フィルター回路)を用いて構成できる。同期信
号分離回路により分離された同期信号は垂直同期信号と
水平同期信号とからなるが、ここでは説明の便宜上DA
TA信号と表す。同信号はシフトレジスタ(94)に入
力される。
The synchronizing signal separating circuit (96) is a circuit for separating the synchronizing signal component and the luminance signal component from the NTSC system television signal input from the outside, and uses a frequency separating circuit (filter circuit). Can be configured. The sync signal separated by the sync signal separation circuit is composed of a vertical sync signal and a horizontal sync signal.
Represented as TA signal. This signal is input to the shift register (94).

【0066】シフトレジスタ(94)は、時系列的にシ
リアルに入力される上記DATA信号を画像の1ライン
ごとにシリアル/パラレル変換するためのものであり、
前記制御回路(93)からから送られる制御信号Tsf
tに基づいて動作する。すなわち、制御信号Tsftは
シフトレジスタのシフトロックであると言い換えてもよ
い。シリアル/パラレル変換された画像1ライン分(電
子放出素子n個分の駆動データに相当)のデータは、
(Id1、Id2、・・・、Idn)のn個の並列信号として
シフトレジスタ(94)から出力される。
The shift register (94) is for serial / parallel conversion of the DATA signal serially input in time series for each line of the image.
Control signal Tsf sent from the control circuit (93)
It operates based on t. That is, it may be said that the control signal Tsft is the shift lock of the shift register. The data of one line of the serial / parallel converted image (corresponding to driving data for n electron-emitting devices) is
(Id1, Id2, ..., Idn) are output from the shift register (94) as n parallel signals.

【0067】ラインメモリ(95)は、画像1ライン分
のデータを必要時間の間だけ記憶するための記憶装置で
あり、制御回路(93)から送られる制御信号Tmry
にしたがって適宜、並列信号(Id1、Id2、・・・、I
dn)の内容を記憶する。記憶された内容は、並列信号
(Id'1、Id'2、・・・、Id'n)として出力され、変
調信号発生器(97)に入力される。
The line memory (95) is a storage device for storing data for one line of the image for a required time, and the control signal Tmry sent from the control circuit (93).
According to the parallel signals (Id1, Id2, ..., I
dn) contents are stored. The stored contents are output as parallel signals (Id'1, Id'2, ..., Id'n) and input to the modulation signal generator (97).

【0068】変調信号発生器(97)は、上記の画像デ
ータの並列信号(Id'1、Id'2、・・・、Id'n)の各
々に応じて表面伝導型電子放出素子の各々を適切に駆動
変調するための信号源であり、その出力信号は端子(D
oy1、Doy2、・・・、Doyn)を通じて表示パネル(9
1)内の表面伝導型電子放出素子に印加される。
The modulation signal generator (97) controls each of the surface conduction electron-emitting devices according to each of the parallel signals (Id'1, Id'2, ..., Id'n) of the image data. It is a signal source for proper drive modulation, and its output signal is a terminal (D
Display panel (9) through oy1, Doy2, ..., Doyn)
It is applied to the surface conduction electron-emitting device in 1).

【0069】ここで本発明の表面伝導型電子放出素子
は、放出電流(Ie)に対して以下の基本特性を有して
いる。すなわち、電子放出には明確なしきい値電圧(V
th)があり、このしきい値電圧(Vth)以上の電圧
が印加されたときだけ電子の放出が生じる。また、しき
い値(Vth)以上の電圧の印加では、表面伝導型電子
放出素子への印加電圧の変化に応じて放出電流(Ie)
も変化していく。なお、しきい値電圧(Vth)の値お
よび放出電流(Ie)の変化の度合いは、表面伝導型電
子放出素子の材料・構成・製造方法によって異なる場合
もある。以上の基本特性をさらに説明すると、表面伝導
型電子放出素子にパルス状の電圧(以下「電圧パルス」
と表す。)を印加する場合、しきい値(Vth)未満の
電圧を印加しても電子放出は生じないが、しきい値(V
th)以上の電圧を印加すると電子ビームが出力され
る。その際、第1には、電圧パルスの波高値(Vm)を
変化させることにより出力電子ビームの強度を制御する
ことができる。第2には、電圧パルスの幅(Pw)を変
化させることにより出力される電子ビームの電荷の総量
を制御することができる。
Here, the surface conduction electron-emitting device of the present invention has the following basic characteristics with respect to the emission current (Ie). That is, a clear threshold voltage (V
th), and electron emission occurs only when a voltage equal to or higher than this threshold voltage (Vth) is applied. Further, when a voltage equal to or higher than the threshold value (Vth) is applied, the emission current (Ie) changes according to the change in the applied voltage to the surface conduction electron-emitting device.
Will also change. The value of the threshold voltage (Vth) and the degree of change in the emission current (Ie) may differ depending on the material, structure, and manufacturing method of the surface conduction electron-emitting device. To further explain the above basic characteristics, a pulsed voltage (hereinafter referred to as “voltage pulse”) is applied to the surface conduction electron-emitting device.
It expresses. ) Is applied, no electron emission occurs even if a voltage lower than the threshold value (Vth) is applied, but
When a voltage above th) is applied, an electron beam is output. At that time, firstly, the intensity of the output electron beam can be controlled by changing the peak value (Vm) of the voltage pulse. Second, it is possible to control the total amount of charges of the electron beam output by changing the width (Pw) of the voltage pulse.

【0070】入力信号に応じて表面伝導型電子放出素子
を駆動変調する方式としては、電圧変調方式、パルス変
調方式等が用いられている。電圧変調方式を実施する場
合は、変調信号発生器(97)として、一定の幅(P
w)の電圧パルスを発生するが入力されるデータに応じ
て適宜電圧パルスの波高値(Vm)の変調を行う電圧変
調方式の回路を有するものが用いられる。またパルス変
調方式を実施する場合は、変調信号発生器(97)とし
て、一定の波高値(Vm)の電圧パルスを発生するが入
力されるデータに応じて適宜電圧パルスの幅(Pw)の
変調を行うパルス変調方式の回路を有するものが用いら
れる。
As a method for driving and modulating the surface conduction electron-emitting device according to an input signal, a voltage modulation method, a pulse modulation method or the like is used. When the voltage modulation method is implemented, the modulation signal generator (97) has a constant width (P
A device having a voltage modulation circuit for generating the voltage pulse of w) but appropriately modulating the crest value (Vm) of the voltage pulse according to the input data is used. In the case of implementing the pulse modulation method, the modulation signal generator (97) generates a voltage pulse having a constant peak value (Vm), but the width (Pw) of the voltage pulse is appropriately adjusted according to the input data. A device having a pulse-modulation type circuit for performing is used.

【0071】本発明の画像形成装置は、画像信号のシリ
アル/パラレル変換およびデータの記憶が所定の速度で
行われていれば、シフトレジスタやラインメモリはデジ
タル信号式でもアナログ信号式でもどちらでも差し支え
ない。
In the image forming apparatus of the present invention, the shift register and the line memory may be either digital signal type or analog signal type as long as the serial / parallel conversion of the image signal and the data storage are performed at a predetermined speed. Absent.

【0072】デジタル信号を用いる場合は、同期信号分
離回路(96)の出力信号DATAをデジタル信号化す
る必要があるが、これは同期信号分離回路の出力部にA
/D変換器を備えれば可能である。電圧変調方式におい
ては、変調信号発生器(97)に、例えばD/A変換回
路を用い、必要に応じて増幅回路等をつけ加えればよ
い。またパルス変調方式においては、変調信号発生器
は、例えば、高速の発信器、その発信器の出力する波数
を計算する計数器(カウンタ)及びその計数器の出力値
とラインメモリの出力値とを比較する比較器(コンパレ
ータ)を組み合わせた回路を用いて構成できる。必要に
応じて、比較器の出力するパルス幅Pwが変調された変
調信号を表面伝導型電子放出素子の駆動電圧にまで増幅
する増幅器をつけ加えてもよい。
When a digital signal is used, it is necessary to convert the output signal DATA of the sync signal separation circuit (96) into a digital signal, which is A at the output of the sync signal separation circuit.
It is possible if a / D converter is provided. In the voltage modulation method, for example, a D / A conversion circuit may be used in the modulation signal generator (97), and an amplification circuit and the like may be added as necessary. Further, in the pulse modulation method, the modulation signal generator, for example, a high-speed oscillator, a counter (counter) for calculating the number of waves output by the oscillator, and the output value of the counter and the output value of the line memory. It can be configured using a circuit in which comparators for comparison are combined. If necessary, an amplifier that amplifies the modulation signal output from the comparator, in which the pulse width Pw is modulated, to the drive voltage of the surface conduction electron-emitting device may be added.

【0073】アナログ信号を用いる場合は、電圧変調方
式においては、変調信号発生器(97)に、例えばオペ
アンプ等を用いた増幅回路を用いればよく、必要に応じ
てレベルシフト回路等をつけ加えてもよい。またパルス
変調方式においては、例えば電圧制御型発信回路(VC
O)を用いればよく、必要に応じて表面伝導型電子放出
素子の駆動電圧まで信号を増幅する増幅器をつけ加えて
もよい。
When an analog signal is used, in the voltage modulation method, an amplifier circuit using, for example, an operational amplifier may be used for the modulation signal generator (97), and a level shift circuit or the like may be added if necessary. Good. In the pulse modulation method, for example, a voltage control type oscillator circuit (VC
O) may be used, and an amplifier for amplifying a signal up to the driving voltage of the surface conduction electron-emitting device may be added if necessary.

【0074】以上に説明した画像形成装置の構成は、表
示等に用いられる好適な画像形成装置に必要な概略構成
であり、例えば各部材の材料等、詳細な部分は上述の内
容に限られるものではなく、画像形成装置の用途に応じ
て適宜選択する。また、入力信号例としてNTSC方式
を挙げたが、この方式に限るものではなく、PAL方
式、SECAM方式などの諸方式でもよい。これらの方
式よりも多数の走査線からなるTV信号、例えばMUS
E方式をはじめとする高品位TV方式であってもよい。
The configuration of the image forming apparatus described above is a schematic configuration required for a suitable image forming apparatus used for display and the like, and the detailed parts such as the material of each member are limited to the above contents. Instead, it is appropriately selected according to the application of the image forming apparatus. Also, although the NTSC system has been given as an example of the input signal, it is not limited to this system and various systems such as the PAL system and the SECAM system may be used. TV signals composed of a larger number of scanning lines than these methods, eg MUS
It may be a high-definition TV system such as the E system.

【0075】このようにして完成した画像形成装置によ
る画像の表示は、表示パネルの端子(Dox1、Dox2、・
・・、Doxm)及び端子(Doy1、Doy2、・・・、Doy
m)を通じて各表面伝導型電子放出素子へ電圧を印加し
て電子を放出させ、このとき高圧端子(Hv)を通じて
メタルバック(75)あるいは透明電極(不図示)に高
電圧を印加し、上記の放出された電子を加速して蛍光膜
(74)に衝突させ、蛍光体を励起・発光させることに
よって行われる。
The image display by the image forming apparatus thus completed is performed by displaying terminals (Dox1, Dox2, ...
.., Doxm) and terminals (Doy1, Doy2, ..., Doy)
A voltage is applied to each surface conduction electron-emitting device through m) to emit electrons, and at this time, a high voltage is applied to the metal back (75) or the transparent electrode (not shown) through the high voltage terminal (Hv), It is performed by accelerating the emitted electrons to collide with the fluorescent film (74) to excite and emit the fluorescent substance.

【0076】次に、はしご型配置の電子源基板、及びこ
の電子源基板を備えた表示パネル・画像形成装置につい
て図10及び図11を用いて説明する。
Next, a ladder-type electron source substrate and a display panel / image forming apparatus equipped with this electron source substrate will be described with reference to FIGS. 10 and 11.

【0077】はしご型配置の電子源基板の構成は、図1
0に示すように基板(1)、表面伝導型電子放出素子
(63)、表面伝導型電子放出素子に接続する共通配線
(101、102)からなる。表面伝導型電子放出素子
(63)は、基板上にX軸方向に並列に複数個配列され
る(以下「素子行」と表す。)。この素子行を基板上に
平行に複数行配置し、これらの素子行の間にそれぞれ共
通配線(101、102)を設けてはしご型配置の電子
源基板を形成する。このとき素子行の間の共通配線(1
01、102)は、図10の(a)又は(b)のように
設けられる。このような電子源基板の各素子行の共通配
線間に適宜駆動電圧を印加することで、各素子行を独立
に駆動することができる。すなわち、電子ビームを放出
させる素子行には、しきい値(Vth)以上の電圧を印
加し、電子ビームを放出させない素子行には、しきい値
(Vth)未満の電圧を印加すればよい。
The construction of the ladder-shaped electron source substrate is shown in FIG.
As shown in 0, it comprises a substrate (1), a surface conduction electron-emitting device (63), and common wirings (101, 102) connected to the surface conduction electron-emitting device. A plurality of surface conduction electron-emitting devices (63) are arranged in parallel in the X-axis direction on the substrate (hereinafter referred to as "device row"). A plurality of these element rows are arranged in parallel on the substrate, and common wirings (101, 102) are provided between these element rows to form a ladder-type electron source substrate. At this time, the common wiring (1
01, 102) are provided as in (a) or (b) of FIG. By appropriately applying a drive voltage between the common wirings of each element row of the electron source substrate, each element row can be independently driven. That is, a voltage higher than the threshold value (Vth) may be applied to the element row that emits the electron beam, and a voltage lower than the threshold value (Vth) may be applied to the element row that does not emit the electron beam.

【0078】図11は、はしご型配置の電子源基板を備
えた本発明の表示パネルの基本構成図である。この表示
パネルと前記のマトリクス型配置の電子源基板を備えた
表示パネル(図7)との違いは、フェースプレート(7
6)と電子源基板(111)との間にグリッド電極(1
12)を備えていることである。グリッド電極(11
2)には、電子が通過するための開口(113)が多数
設けられており、また外囲器外端子(G1、G2、・・
・、Gn)へ接続されている。グリッド電極(112)
は、表面伝導型電子放出素子(63)から放出された電
子ビームを変調することができるもので、はしご型配置
の素子行と直行してストライプ状に設けられる。電子を
通過させるための開口(113)は、各素子に位置的に
対応して設けられており、その形状は円形である。グリ
ッド電極の形状や設置位置は必ずしも図11のようなも
のでなくともよい。開口(113)は、例えばメッシュ
状に多数の通過口を設けることもあり、またグリッド電
極は表面伝導型電子放出素子の周囲や近傍に適当に設け
てもよい。一方、電子源基板(71)は、外囲器外端子
(Dox1、Dox2、・・・、Doxm)へ接続される。この
外囲器外端子(Dox1、Dox2、・・・、Doxm)、及び
グリッド電極(112)に接続している外囲器外端子
(G1、G2、・・・、Gn)は、不図示の制御回路と電
気的に接続され、本発明の画像形成装置を形成する。
FIG. 11 is a basic structural diagram of a display panel of the present invention having an electron source substrate arranged in a ladder shape. The difference between this display panel and the display panel (FIG. 7) having the electron source substrate of the matrix type arrangement is that the face plate (7
6) and the electron source substrate (111) between the grid electrode (1
12) is provided. Grid electrode (11
2) is provided with a large number of openings (113) through which electrons pass, and the external terminals (G1, G2, ...
., Gn). Grid electrode (112)
Is capable of modulating the electron beam emitted from the surface conduction electron-emitting device (63), and is provided in stripes perpendicular to the ladder-shaped device rows. The opening (113) for passing electrons is provided corresponding to each element in position, and its shape is circular. The shape and installation position of the grid electrode do not necessarily have to be as shown in FIG. The openings (113) may be provided with a large number of passage openings, for example, in a mesh shape, and the grid electrodes may be appropriately provided around or near the surface conduction electron-emitting device. On the other hand, the electron source substrate (71) is connected to the external terminals (Dox1, Dox2, ..., Doxm) of the envelope. The outer terminals of the enclosure (Dox1, Dox2, ..., Doxm) and the outer terminals of the enclosure (G1, G2, ..., Gn) connected to the grid electrode (112) are not shown. The image forming apparatus of the present invention is formed by being electrically connected to the control circuit.

【0079】はしご型配置の電子源基板を備えた本画像
形成装置では、電子源基板の素子行を1列ずつ順次駆動
(走査)してくのと同期させて、グリッド電極列に画像
1ライン分の変調信号を同時に印加することにより、各
電子ビームの蛍光体への照射を制御し、画像を1ライン
ずつ表示することができる。
In the present image forming apparatus provided with the ladder-type electron source substrate, one row of the image is arranged on the grid electrode column in synchronization with the sequential driving (scanning) of the element rows of the electron source substrate. By simultaneously applying the modulation signal of 1, the irradiation of each electron beam to the phosphor can be controlled and an image can be displayed line by line.

【0080】以上、本発明の電子放出素子および同電子
放出素子を備えた電子源基板・表示パネル・画像形成装
置によれば、テレビジョン放送の表示装置のみならず、
テレビ会議システム、コンピューター等の表示装置に適
した画像形成装置を提供することができる。さらに、感
光性ドラム等で構成された光プリンターとしての画像形
成装置にも適用することができる。
As described above, according to the electron-emitting device of the present invention and the electron source substrate, the display panel, and the image forming apparatus equipped with the electron-emitting device, not only the display device for television broadcasting,
An image forming apparatus suitable for a display device such as a video conference system and a computer can be provided. Further, the present invention can be applied to an image forming apparatus as an optical printer including a photosensitive drum or the like.

【0081】[0081]

【実施例】以下、本発明を実施例によりさらに説明する
が、本発明はこれらに限定するものではない。
EXAMPLES The present invention will be further described below with reference to examples, but the present invention is not limited thereto.

【0082】実施例1 本発明の電子放出素子を、図2に示す工程にしたがって
次のようにして作製した。
Example 1 An electron-emitting device of the present invention was manufactured as follows according to the steps shown in FIG.

【0083】工程(a):洗浄した青板ガラス基板
(1)上に、スパッタリング法により厚さ2500Åの
Pt膜(素子電極の材料からなる層(5))を形成した
(図2(a))。
Step (a): A 2500 Å-thickness Pt film (layer (5) made of the material of the device electrode) was formed on the washed soda-lime glass substrate (1) by the sputtering method (FIG. 2 (a)). .

【0084】工程(b):厚さ1.2μmのフォトレジ
スト(ヘキスト社製AZ1370SF)を塗布し、次い
で露光、現像して素子電極の上部にあたる領域にマスク
層(6)を形成した(図2(b))。このとき、後で形
成される一対の素子電極間の長さ(L)は、10μmと
なるようにした。
Step (b): A 1.2 μm-thick photoresist (AZ1370SF manufactured by Hoechst Co., Ltd.) was applied, and then exposed and developed to form a mask layer (6) in the region corresponding to the upper part of the device electrode (FIG. 2). (B)). At this time, the length (L) between the pair of device electrodes formed later was set to 10 μm.

【0085】工程(c):基板(1)を45度傾斜させ
た状態で、Pt膜(5)を、Arガスを用いてドライエ
ッチングした(図2(c))。このときのエッチング条
件は、投入電力150W、エッチング圧2.0Paとし
た。
Step (c): The Pt film (5) was dry-etched using Ar gas while the substrate (1) was tilted at 45 degrees (FIG. 2C). The etching conditions at this time were an input power of 150 W and an etching pressure of 2.0 Pa.

【0086】工程(d):マスク層(6)をリムーバー
により除去し、素子電極(2a、2b)を得た(図2
(d))。
Step (d): The mask layer (6) was removed by a remover to obtain device electrodes (2a, 2b) (FIG. 2).
(D)).

【0087】工程(e):スパッタリング法により、厚
さ50ÅのPd膜を成膜し、次いで大気中で300℃、
5時間加熱してPdを酸化し、PdOからなる導電性薄
膜(3)を形成した。次に、Arガスを用いたドライエ
ッチング法により所定の形状にパターニングした(図2
(e))。
Step (e): A Pd film having a thickness of 50Å is formed by the sputtering method, and then 300 ° C. in the atmosphere.
Pd was oxidized by heating for 5 hours to form a conductive thin film (3) made of PdO. Next, it was patterned into a predetermined shape by a dry etching method using Ar gas (FIG. 2).
(E)).

【0088】工程(f):真空中で、一対の素子電極
(2a、2b)間に0〜20Vの電圧を0.5V/se
cの昇電圧速度で印加してフォーミング処理を行い、電
子放出部(4)を形成した(図2(f))。このフォー
ミング処理に続いて、活性化処理を行った。
Step (f): In a vacuum, a voltage of 0 to 20 V is applied between the pair of device electrodes (2a, 2b) at 0.5 V / se.
A forming process was performed by applying the voltage at a rising voltage speed of c to form an electron emitting portion (4) (FIG. 2F). Following this forming treatment, an activation treatment was performed.

【0089】以上のようにして作製した本発明の電子放
出素子において、電子放出部(4)は、導電性薄膜
(3)上に、素子電極(2b)の電極間側のエッジに沿
ってほぼ直線状に形成されていた。
In the electron-emitting device of the present invention manufactured as described above, the electron-emitting portion (4) is almost formed on the conductive thin film (3) along the edge of the device electrode (2b) on the interelectrode side. It was formed in a straight line.

【0090】図4に示す評価装置を用いて、本実施例で
作製した電子放出素子の電子放出特性を測定した。測定
条件は、アノード電極と電子放出素子の間の距離を4m
m、アノード電極の電位を4kVとした。電子放出素子
の素子電極に電圧を印加し、そのときの素子電流(I
f)及び放出電流(Ie)を測定したところ、図5に実
線で示すような電子放出特性が得られた。
Using the evaluation apparatus shown in FIG. 4, the electron emission characteristics of the electron emission device manufactured in this example were measured. The measurement condition is that the distance between the anode electrode and the electron-emitting device is 4 m.
m, and the potential of the anode electrode was 4 kV. A voltage is applied to the device electrode of the electron-emitting device, and the device current (I
When f) and the emission current (Ie) were measured, the electron emission characteristics shown by the solid line in FIG. 5 were obtained.

【0091】実施例2 本発明の電子放出素子を、図2に示す工程にしたがって
次のようにして作製した。
Example 2 An electron-emitting device of the present invention was manufactured as follows according to the steps shown in FIG.

【0092】工程(a):洗浄した青板ガラス基板
(1)上に、スパッタリング法により厚さ1700Åの
Pt膜(素子電極の材料からなる層(5))を形成した
(図2(a))。
Step (a): A Pt film (a layer (5) made of a material for an element electrode) having a thickness of 1700Å was formed on the washed soda-lime glass substrate (1) by a sputtering method (FIG. 2 (a)). .

【0093】工程(b):厚さ1.2μmのフォトレジ
スト(ヘキスト社製AZ1370SF)を塗布し、次い
で露光、現像して素子電極の上部にあたる領域にマスク
層(6)を形成した(図2(b))。このとき、後で形
成される一対の素子電極間の長さ(L)は、10μmと
なるようにした。
Step (b): A 1.2 μm-thick photoresist (AZ1370SF manufactured by Hoechst Co., Ltd.) was applied, and then exposed and developed to form a mask layer (6) in the region corresponding to the upper part of the device electrode (FIG. 2). (B)). At this time, the length (L) between the pair of device electrodes formed later was set to 10 μm.

【0094】工程(c):基板(1)を30度傾斜させ
た状態で、Pt膜(5)を、Ar/HBrガス(5/1
0sccm)を用いてドライエッチングした(図2
(c))。このときのエッチング条件は、投入電力15
0W、エッチング圧2.5Paとした。
Step (c): With the substrate (1) tilted by 30 degrees, the Pt film (5) was replaced with Ar / HBr gas (5/1).
0 sccm) was used for dry etching (FIG. 2).
(C)). The etching condition at this time is that the input power is 15
The etching pressure was 0 W and the etching pressure was 2.5 Pa.

【0095】工程(d):マスク層(6)をリムーバー
により除去し、素子電極(2a、2b)を得た(図2
(d))。
Step (d): The mask layer (6) was removed by a remover to obtain device electrodes (2a, 2b) (FIG. 2).
(D)).

【0096】工程(e):電子ビーム蒸着法により、厚
さ120ÅのNi膜を成膜し、次いでArガスを用いた
ドライエッチング法により所定の形状にパターニングし
た。次に、大気中で300℃、30分間加熱してNi表
面を酸化し、Ni及びその酸化物からなる導電性薄膜
(3)を形成した(図2(e))。
Step (e): A Ni film having a thickness of 120 Å was formed by an electron beam evaporation method, and then patterned into a predetermined shape by a dry etching method using Ar gas. Next, the surface of Ni was oxidized by heating in air at 300 ° C. for 30 minutes to form a conductive thin film (3) made of Ni and its oxide (FIG. 2E).

【0097】工程(f):真空中で、一対の素子電極
(2a、2b)間に0〜20Vの電圧を0.5V/se
cの昇電圧速度で印加してフォーミング処理を行い、電
子放出部(4)を形成した(図2(f))。このフォー
ミング処理に続いて、活性化処理を行った。
Step (f): In a vacuum, a voltage of 0 to 20 V is applied between the pair of device electrodes (2a, 2b) at 0.5 V / se.
A forming process was performed by applying the voltage at a rising voltage speed of c to form an electron emitting portion (4) (FIG. 2F). Following this forming treatment, an activation treatment was performed.

【0098】以上のようにして作製した本発明の電子放
出素子において、電子放出部(4)は、導電性薄膜
(3)上に、素子電極(2b)の電極間側のエッジに沿
ってほぼ直線状に形成されていた。
In the electron-emitting device of the present invention produced as described above, the electron-emitting portion (4) is formed on the conductive thin film (3) substantially along the edge of the device electrode (2b) on the interelectrode side. It was formed in a straight line.

【0099】図4に示す評価装置を用いて、本実施例で
作製した電子放出素子の電子放出特性を測定した。測定
条件は、アノード電極と電子放出素子の間の距離を4m
m、アノード電極の電位を5kVとした。電子放出素子
の素子電極に電圧を印加し、そのときの素子電流(I
f)及び放出電流(Ie)を測定したところ、図5に示
すような電子放出特性が得られた。
Using the evaluation apparatus shown in FIG. 4, the electron emission characteristics of the electron emission device manufactured in this example were measured. The measurement condition is that the distance between the anode electrode and the electron-emitting device is 4 m.
m, and the potential of the anode electrode was 5 kV. A voltage is applied to the device electrode of the electron-emitting device, and the device current (I
When f) and the emission current (Ie) were measured, the electron emission characteristics as shown in FIG. 5 were obtained.

【0100】実施例3 本発明の電子放出素子を、図2に示す工程にしたがって
次のようにして作製した。
Example 3 An electron-emitting device of the present invention was manufactured as follows according to the steps shown in FIG.

【0101】工程(a):洗浄した青板ガラス基板
(1)上に、スパッタリング法により厚さ3000Åの
Pt膜(素子電極の材料からなる層(5))を形成した
(図2(a))。
Step (a): A 3000 Å-thick Pt film (a layer (5) made of the material for the device electrode) was formed on the washed soda-lime glass substrate (1) by a sputtering method (FIG. 2 (a)). .

【0102】工程(b):厚さ1.2μmのフォトレジ
スト(ヘキスト社製AZ1370SF)を塗布し、次い
で露光、現像して素子電極の上部にあたる領域にマスク
層(6)を形成した(図2(b))。このとき、後で形
成される一対の素子電極間の長さ(L)は、5μmとな
るようにした。
Step (b): A 1.2 μm-thick photoresist (AZ1370SF manufactured by Hoechst Co., Ltd.) was applied, and then exposed and developed to form a mask layer (6) in a region corresponding to the upper part of the device electrode (FIG. 2). (B)). At this time, the length (L) between the pair of device electrodes formed later was set to 5 μm.

【0103】工程(c):基板(1)を50度傾斜させ
た状態で、Pt膜(5)を、Arガスを用いてドライエ
ッチングした(図2(c))。このときのエッチング条
件は、投入電力100W、エッチング圧2.0Paとし
た。
Step (c): The Pt film (5) was dry-etched using Ar gas while the substrate (1) was tilted by 50 degrees (FIG. 2C). The etching conditions at this time were an input power of 100 W and an etching pressure of 2.0 Pa.

【0104】工程(d):マスク層(6)をリムーバー
により除去し、素子電極(2a、2b)を得た(図2
(d))。
Step (d): The mask layer (6) was removed by a remover to obtain device electrodes (2a, 2b) (FIG. 2).
(D)).

【0105】工程(e):LB法によってPd錯体を成
膜した。展開溶液には、クロロホルム中にベヘン酸(C
2143COOH)とPd錯体([(C10212NH]2
−Pd−(CH3COO)2)とを4:1の割合で混合し
た溶液を用い、表面圧18mN/m、引き上げ速度1m
m/secの条件で150層堆積させた。また引き上げ
方向は、素子電極の電極間側のエッジに沿った方向と同
方向とした。次に、UVオゾンアッシングにより膜中の
有機物を除去した後、大気中で300℃、2時間加熱し
てPdを酸化し、PdOからなる導電性薄膜(3)を形
成した。次いで、Arガスを用いたドライエッチング法
により所定の形状にパターニングした(図2(e))。
Step (e): A Pd complex was formed into a film by the LB method. The developing solution contained behenic acid (C
21 H 43 COOH) and Pd complex ([(C 10 H 21 ) 2 NH] 2
-Pd- (CH 3 COO) 2) and a 4: using the mixed solution at a ratio of 1, surface pressure 18 mN / m, the pulling rate 1m
150 layers were deposited under the condition of m / sec. The pulling direction was the same as the direction along the edge of the device electrode on the interelectrode side. Next, after removing organic substances in the film by UV ozone ashing, Pd was oxidized by heating in the atmosphere at 300 ° C. for 2 hours to form a conductive thin film (3) made of PdO. Then, it was patterned into a predetermined shape by a dry etching method using Ar gas (FIG. 2E).

【0106】工程(f):真空中で、一対の素子電極
(2a、2b)間に0〜20Vの電圧を0.5V/se
cの昇電圧速度で印加してフォーミング処理を行い、電
子放出部(4)を形成した(図2(f))。このフォー
ミング処理に続いて、活性化処理を行った。
Step (f): In a vacuum, a voltage of 0 to 20 V is applied between the pair of device electrodes (2a, 2b) at 0.5 V / se.
A forming process was performed by applying the voltage at a rising voltage speed of c to form an electron emitting portion (4) (FIG. 2F). Following this forming treatment, an activation treatment was performed.

【0107】以上のようにして作製した本発明の電子放
出素子において、電子放出部(4)は、導電性薄膜
(3)上に、素子電極(2b)の電極間側のエッジに沿
ってほぼ直線状に形成されていた。
In the electron-emitting device of the present invention manufactured as described above, the electron-emitting portion (4) is formed on the conductive thin film (3) substantially along the edge between the electrode of the device electrode (2b). It was formed in a straight line.

【0108】図4に示す評価装置を用いて、本実施例で
作製した電子放出素子の電子放出特性を測定した。測定
条件は、アノード電極と電子放出素子の間の距離を4m
m、アノード電極の電位を5kVとした。電子放出素子
の素子電極に20Vの電圧を印加し、そのときの素子電
流(If)及び放出電流(Ie)を測定したところ、図
5に実線で示すような電子放出特性が得られた。
Using the evaluation apparatus shown in FIG. 4, the electron emission characteristics of the electron emission device manufactured in this example were measured. The measurement condition is that the distance between the anode electrode and the electron-emitting device is 4 m.
m, and the potential of the anode electrode was 5 kV. When a voltage of 20 V was applied to the device electrode of the electron-emitting device and the device current (If) and emission current (Ie) at that time were measured, the electron emission characteristics shown by the solid line in FIG. 5 were obtained.

【0109】実施例4 実施例1の電子放出素子を、ピッチ700μm、素子数
100×100のマトリクス型に配置した電子源基板を
作製した。
Example 4 An electron source substrate was prepared in which the electron-emitting devices of Example 1 were arranged in a matrix type with a pitch of 700 μm and a number of devices of 100 × 100.

【0110】図12に本実施例で作製した電子源基板を
示す。図12(a)は平面図であり、図12(b)は図
12(a)におけるB−B線及びC−C線の断面図であ
る。
FIG. 12 shows the electron source substrate manufactured in this example. 12A is a plan view, and FIG. 12B is a cross-sectional view taken along line BB and CC in FIG. 12A.

【0111】本実施例の電子源基板は、図13及び図1
4に示す工程にしたがって次のようにして作製した。
The electron source substrate of this embodiment is shown in FIGS.
It was manufactured as follows according to the steps shown in FIG.

【0112】工程(a):洗浄した青板ガラス基板
(1)上に、真空蒸着法によって、Cr100Å/Cu
300Å/Cr100Åを積層し、リフトオフ法により
所定の形状のX軸方向配線(61)を形成した(図13
(a))。
Step (a): Cr100Å / Cu was deposited on the washed soda-lime glass substrate (1) by vacuum deposition.
300Å / Cr100Å were laminated and the X-axis direction wiring (61) having a predetermined shape was formed by the lift-off method (FIG. 13).
(A)).

【0113】工程(b):スパッタリング法によりSi
2からなる厚さ1.2μmの層間絶縁層(7)を成膜
した後、CF4及びH2ガスを用いたドライエッチングに
よりコンタクトホール(8)を形成した(図13
(b))。
Step (b): Si by sputtering method
After forming an interlayer insulating layer (7) of O 2 having a thickness of 1.2 μm, a contact hole (8) was formed by dry etching using CF 4 and H 2 gas (FIG. 13).
(B)).

【0114】工程(c):スパッタリング法によって、
厚さ2500ÅのPt膜(素子電極の材料からなる層
(5))を形成した(図13(c))。
Step (c): By the sputtering method,
A Pt film (layer (5) made of the material of the device electrode) having a thickness of 2500 Å was formed (FIG. 13C).

【0115】工程(d):厚さ1.2μmのフォトレジ
スト(ヘキスト社製AZ1370SF)を塗布し、次い
で露光、現像して素子電極の上部にあたる領域にマスク
層(6)を形成した(図13(d))。このとき、後で
形成される一対の素子電極間の長さ(L)は、10μm
となるようにした。
Step (d): A 1.2 μm-thick photoresist (AZ1370SF manufactured by Hoechst) was applied, and then exposed and developed to form a mask layer (6) in the region corresponding to the upper part of the device electrode (FIG. 13). (D)). At this time, the length (L) between the pair of device electrodes formed later is 10 μm.
It was made to become.

【0116】工程(e):基板(1)を45度傾斜させ
た状態で、Pt膜(5)を、Arガスを用いてドライエ
ッチングした(図13(e))。このときのエッチング
条件は、投入電力150W、エッチング圧2.0Paと
した。
Step (e): The Pt film (5) was dry-etched using Ar gas while the substrate (1) was tilted at 45 degrees (FIG. 13E). The etching conditions at this time were an input power of 150 W and an etching pressure of 2.0 Pa.

【0117】工程(f):マスク層(6)をリムーバー
により除去し、素子電極(2a、2b)を得た(図14
(f))。
Step (f): The mask layer (6) was removed by a remover to obtain device electrodes (2a, 2b) (FIG. 14).
(F)).

【0118】工程(g):真空蒸着法によって、Ti1
50Å/Au10000Åを積層し、リフトオフ法によ
り所定の形状のY軸方向配線(62)、及び導通材(1
21)を形成した(図14(g))。この導通材(12
1)は、Y軸方向配線と同時に同じ材料で形成され、X
軸方向配線と導通をとるためのものである。
Step (g): Ti1 is formed by a vacuum deposition method.
50 Å / Au 10000 Å are laminated, and the Y-axis direction wiring (62) having a predetermined shape and the conductive material (1
21) was formed (FIG. 14 (g)). This conducting material (12
1) is formed of the same material at the same time as wiring in the Y-axis direction, and X
This is for electrical connection with the axial wiring.

【0119】工程(h):スパッタリング法によって厚
さ50ÅのPd膜を成膜し、次いで大気中で300℃、
5時間加熱してPdを酸化し、PdOからなる導電性薄
膜(3)を形成した。次に、Arガスを用いたドライエ
ッチング法により所定の形状にパターニングした(図1
4(h))。
Step (h): A Pd film having a thickness of 50Å is formed by the sputtering method, and then 300 ° C. in the atmosphere.
Pd was oxidized by heating for 5 hours to form a conductive thin film (3) made of PdO. Next, it was patterned into a predetermined shape by a dry etching method using Ar gas (see FIG. 1).
4 (h)).

【0120】工程(i):真空中で、一対の素子電極
(2a、2b)間に0〜20Vの電圧を0.5V/se
cの昇電圧速度で印加してフォーミング処理を行い、電
子放出部(4)を形成した(図14(i))。このフォ
ーミング処理に続いて、活性化処理を行った。
Step (i): In a vacuum, a voltage of 0 to 20 V is applied between the pair of device electrodes (2a, 2b) at 0.5 V / se.
Application was performed at a rising voltage rate of c to perform a forming process to form an electron emitting portion (4) (FIG. 14 (i)). Following this forming treatment, an activation treatment was performed.

【0121】以上のようにして作製した電子源基板の電
子放出素子において、電子放出部(4)は、導電性薄膜
(3)上に、素子電極(2b)の電極間側のエッジに沿
ってほぼ直線状に形成されていた。
In the electron-emitting device of the electron source substrate manufactured as described above, the electron-emitting portion (4) is formed on the conductive thin film (3) along the edge of the device electrode (2b) between the electrodes. It was formed in a substantially linear shape.

【0122】図4に示す評価装置を用いて、本実施例で
作製した電子放出素子の電子放出特性を測定した。測定
条件は、アノード電極と電子放出素子の間の距離を4m
m、アノード電極の電位を4kVとした。電子放出素子
の素子電極に電圧を印加し、そのときの素子電流(I
f)及び放出電流(Ie)を測定したところ、図5に実
線で示すような電子放出特性が得られた。
Using the evaluation apparatus shown in FIG. 4, the electron emission characteristics of the electron emission device manufactured in this example were measured. The measurement condition is that the distance between the anode electrode and the electron-emitting device is 4 m.
m, and the potential of the anode electrode was 4 kV. A voltage is applied to the device electrode of the electron-emitting device, and the device current (I
When f) and the emission current (Ie) were measured, the electron emission characteristics shown by the solid line in FIG. 5 were obtained.

【0123】実施例5 実施例4で作製した電子源基板と同様な電子源基板を有
する画像形成装置を次のようにして作製した。
Example 5 An image forming apparatus having an electron source substrate similar to the electron source substrate produced in Example 4 was produced as follows.

【0124】実施例4の電子放出部形成前の基板をリア
プレート(72)上に固定した後、この基板の5mm上
方にフェースプレート(76)を支持枠(77)を介し
て設置し、封着した(図7参照)。封着は、各色蛍光体
と電子放出素子とを対応させなくてはならないため、十
分な位置合わせを行った。
After fixing the substrate of Example 4 before forming the electron emitting portion on the rear plate (72), the face plate (76) was placed 5 mm above the substrate through the support frame (77) and sealed. It was worn (see FIG. 7). In the sealing, the phosphors of the respective colors and the electron-emitting devices have to be associated with each other, so that sufficient alignment is performed.

【0125】フェースプレートの蛍光膜(74)はRG
Bストライプ形状のものを使用した。この蛍光膜は、先
にブラックストライプを形成し、その隙間部に各色蛍光
体を塗布して作製した。また、メタルバック(75)
は、蛍光膜の形成後、蛍光膜の内面側表面の平滑化処理
(フィルミング)を行い、次いでAlを真空蒸着して作
製した。
The fluorescent film (74) on the face plate is RG.
A striped B shape was used. This phosphor film was prepared by first forming a black stripe and applying phosphors of each color to the gaps. Also, metal back (75)
After the formation of the phosphor film, the inner surface of the phosphor film was smoothed (filming), and then Al was vacuum-deposited.

【0126】このようにして形成された外囲器(78)
内を、排気管を通じて真空ポンプで排気し、1×10-4
〜1×10-6torrの真空度とした後、外囲器の外部端子
を通じて電子放出素子(63)の一対の素子電極間に電
圧を印加して導電性薄膜をフォーミングし、電子放出部
を形成した。続いて活性化処理を行った。
The envelope (78) thus formed
The inside is evacuated by a vacuum pump through an exhaust pipe to 1 × 10 -4
After the degree of vacuum is set to ˜1 × 10 −6 torr, a voltage is applied between the pair of device electrodes of the electron-emitting device (63) through the external terminal of the envelope to form the conductive thin film, and the electron-emitting portion is formed. Formed. Subsequently, activation treatment was performed.

【0127】フォーミングにより電子放出部を形成した
後、1×10-6torr程度の真空度において排気管をガス
バーナーで加熱し、外囲器(78)の封止を行った。さ
らにこの封止後の真空度を維持するために、ゲッター処
理を行った。このゲッター処理は、封止を行う直前に外
囲器内の所定の位置に設けたゲッターを、前記封止後に
高周波により加熱して蒸着膜を形成した。なお、ゲッタ
ーはBaを主成分とするものを用いた。
After forming the electron emitting portion by forming, the exhaust pipe was heated with a gas burner at a vacuum degree of about 1 × 10 -6 torr to seal the envelope (78). Further, a getter process was performed in order to maintain the degree of vacuum after the sealing. In this getter treatment, a getter provided at a predetermined position in the envelope immediately before sealing was heated by high frequency after the sealing to form a vapor deposition film. A getter having Ba as a main component was used.

【0128】以上のようにして作製された表示パネル
を、図9に示す駆動回路に組み込んで本発明の画像形成
装置を完成した。
The display panel manufactured as described above was incorporated into the drive circuit shown in FIG. 9 to complete the image forming apparatus of the present invention.

【0129】この画像形成装置において、各電子放出素
子に19Vの電圧を印加し、一方メタルバックに4kV
の電圧を印加したところ、各電子放出素子の電子放出位
置および電子放出量のバラツキが小さく、フェースプレ
ート上で均一な発光スポットが形成され、画像領域全面
において良好な画像が表示された。
In this image forming apparatus, a voltage of 19V is applied to each electron-emitting device, while 4kV is applied to the metal back.
When the voltage was applied, variations in electron emission position and electron emission amount of each electron-emitting device were small, uniform emission spots were formed on the face plate, and a good image was displayed on the entire image area.

【0130】実施例6 実施例3の電子放出素子を、ピッチ700μm、素子数
100×100のはしご型に配置した電子源基板を作製
した。はしご型配置は、図10(a)のタイプであり、
実際には図11に示すように共通配線(101)が形成
された電子源基板(111)を作製した。
Example 6 An electron source substrate was prepared in which the electron-emitting devices of Example 3 were arranged in a ladder shape having a pitch of 700 μm and the number of devices of 100 × 100. The ladder arrangement is the type shown in FIG. 10 (a),
Actually, as shown in FIG. 11, an electron source substrate (111) having a common wiring (101) formed thereon was produced.

【0131】電子源基板の作製は次のようにして行っ
た。
The electron source substrate was manufactured as follows.

【0132】工程(i):洗浄した青板ガラス基板
(1)上に、真空蒸着法により、Cr/Cu(100Å
/300Å)を積層し、リフトオフ法によって図11に
示す共通配線(101)を形成した。
Step (i): Cr / Cu (100 Å) was formed on the washed soda-lime glass substrate (1) by vacuum deposition.
/ 300Å) and the common wiring (101) shown in FIG. 11 was formed by the lift-off method.

【0133】工程(ii):スパッタリング法を用いて、
厚さ3000ÅのPt膜(素子電極の材料からなる層)
を形成した。
Step (ii): Using the sputtering method,
3000 Å thick Pt film (layer made of element electrode material)
Was formed.

【0134】工程(iii):厚さ1.2μmのフォトレ
ジスト(ヘキスト社製AZ1370SF)を塗布し、次
いで露光、現像して素子電極の上部にあたる領域にマス
ク層を形成した。このとき、後で形成される一対の素子
電極間の長さ(L)は、5μmとなるようにした。
Step (iii): A 1.2 μm thick photoresist (AZ1370SF manufactured by Hoechst Co., Ltd.) was applied, and then exposed and developed to form a mask layer in a region corresponding to the upper part of the device electrode. At this time, the length (L) between the pair of device electrodes formed later was set to 5 μm.

【0135】工程(iv):基板を50度傾斜させた状態
で、前記Pt膜を、Arガスを用いてドライエッチング
した。このときのエッチング条件は、投入電力100
W、エッチング圧2.0Paとした。
Step (iv): The Pt film was dry-etched using Ar gas while the substrate was tilted by 50 degrees. The etching condition at this time is 100% input power.
W and etching pressure were 2.0 Pa.

【0136】工程(v):マスク層をリムーバーにより
除去し、素子電極を得た。
Step (v): The mask layer was removed by a remover to obtain a device electrode.

【0137】工程(vi):LB法によってPd錯体を成
膜した。展開溶液には、クロロホルム中にベヘン酸(C
2143COOH)とPd錯体([(C10212NH]2
−Pd−(CH3COO)2)とを4:1の割合で混合し
た溶液を用い、表面圧18mN/m、引き上げ速度1m
m/secの条件で150層堆積させた。また引き上げ
方向は、素子電極の電極間側のエッジに沿った方向と同
方向とした。次に、UVオゾンアッシングにより膜中の
有機物を除去した後、大気中で300℃、2時間加熱し
てPdを酸化し、PdOからなる導電性薄膜を形成し
た。次いで、Arガスを用いたドライエッチング法によ
り所定の形状にパターニングした。
Step (vi): A Pd complex was formed into a film by the LB method. The developing solution contained behenic acid (C
21 H 43 COOH) and Pd complex ([(C 10 H 21 ) 2 NH] 2
-Pd- (CH 3 COO) 2) and a 4: using the mixed solution at a ratio of 1, surface pressure 18 mN / m, the pulling rate 1m
150 layers were deposited under the condition of m / sec. The pulling direction was the same as the direction along the edge of the device electrode on the interelectrode side. Next, after removing organic substances in the film by UV ozone ashing, Pd was oxidized by heating at 300 ° C. for 2 hours in the atmosphere to form a conductive thin film made of PdO. Then, it was patterned into a predetermined shape by a dry etching method using Ar gas.

【0138】工程(vii):真空中で、一対の素子電極
間に0〜20Vの電圧を0.5V/secの昇電圧速度
で印加してフォーミング処理を行い、電子放出部を形成
した。このフォーミング処理に続いて、活性化処理を行
った。
Step (vii): In a vacuum, a voltage of 0 to 20 V was applied between the pair of device electrodes at a rising rate of 0.5 V / sec to perform a forming process to form an electron emitting portion. Following this forming treatment, an activation treatment was performed.

【0139】以上のようにして作製した本発明の電子源
基板において、電子放出素子の電子放出部は、導電性薄
膜上に、素子電極の電極間側のエッジに沿ってほぼ直線
状に形成されていた。
In the electron source substrate of the present invention manufactured as described above, the electron-emitting portion of the electron-emitting device is formed on the conductive thin film in a substantially straight line along the edge between the electrodes of the device electrode. Was there.

【0140】実施例7 実施例6で作製した電子源基板と同様な電子源基板を有
する画像形成装置を作製した。作製方法は、実施例6の
電子放出部形成前の基板を用い、電子源基板(111)
とフェースプレート(76)との間にグリッド電極(1
12)を設置した以外は、実施例5と同様にして本発明
の画像形成装置を作製した。
Example 7 An image forming apparatus having an electron source substrate similar to the electron source substrate produced in Example 6 was produced. As the manufacturing method, the substrate before forming the electron emission portion of Example 6 was used, and the electron source substrate (111)
And the face plate (76) between the grid electrode (1
An image forming apparatus of the present invention was produced in the same manner as in Example 5 except that 12) was installed.

【0141】この画像形成装置において、各電子放出素
子に16Vの電圧を印加し、一方メタルバックに5kV
の電圧を印加したところ、各電子放出素子の電子放出位
置および電子放出量のバラツキが小さく、フェースプレ
ート上で均一な発光スポットが形成され、画像領域全面
において良好な画像が表示された。
In this image forming apparatus, a voltage of 16 V was applied to each electron-emitting device, while 5 kV was applied to the metal back.
When the voltage was applied, variations in electron emission position and electron emission amount of each electron-emitting device were small, uniform emission spots were formed on the face plate, and a good image was displayed on the entire image area.

【0142】[0142]

【発明の効果】以上の説明から明らかなように本発明に
よれば、電子放出部を、一対の素子電極間の導電性薄膜
上に、所定の形状で且つ所定の位置に形成することがで
きる。そのため、電子放出素子の電子放出特性を制御す
ることが可能であり、各素子間での電子放出特性(電子
放出位置、電子放出量等)のバラツキの小さい電子放出
素子を提供することができる。
As is apparent from the above description, according to the present invention, the electron emitting portion can be formed in a predetermined shape and at a predetermined position on the conductive thin film between the pair of device electrodes. . Therefore, it is possible to control the electron emission characteristics of the electron emission element, and it is possible to provide the electron emission element with a small variation in the electron emission characteristics (electron emission position, electron emission amount, etc.) among the respective elements.

【0143】また、このような電子放出素子は、本発明
の製造方法によれば、工程数を増やすことなく且つ容易
に作製することができる。
According to the manufacturing method of the present invention, such an electron-emitting device can be easily manufactured without increasing the number of steps.

【0144】本発明の電子放出素子が複数配置された電
子源基板、及びこの電子源基板を備えた画像形成装置
は、基板上に配置された電子放出素子の電子放出特性
(電子放出位置、電子放出量等)のバラツキが素子間で
小さいため、画像領域の全面において輝度ムラや色ムラ
等の無い良好な画像を表示することができる。
The electron source substrate on which a plurality of electron-emitting devices of the present invention are arranged, and the image forming apparatus provided with this electron-source substrate, have electron emission characteristics (electron emission position, electron Since the variation in the emission amount) is small between the elements, it is possible to display a good image with no uneven brightness or uneven color over the entire image area.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子放出素子の説明図である。図1
(a)は平面図であり、図1(b)は図1(a)におけ
るA−A線の断面図である。
FIG. 1 is an explanatory diagram of an electron-emitting device of the present invention. FIG.
1A is a plan view, and FIG. 1B is a sectional view taken along the line AA in FIG.

【図2】本発明の電子放出素子の製造工程図である。FIG. 2 is a manufacturing process diagram of an electron-emitting device of the present invention.

【図3】フォーミングにおける電圧波形を示す図であ
る。
FIG. 3 is a diagram showing a voltage waveform in forming.

【図4】電子放出素子の電子放出特性を測定するための
評価装置の概略構成図である。
FIG. 4 is a schematic configuration diagram of an evaluation device for measuring electron emission characteristics of an electron emitting device.

【図5】本発明の電子放出素子の電子放出特性を示す図
である。
FIG. 5 is a diagram showing electron emission characteristics of the electron emitting device of the present invention.

【図6】本発明のマトリクス型配置の電子源基板の構成
図である。
FIG. 6 is a configuration diagram of a matrix-type arrangement electron source substrate of the present invention.

【図7】本発明のマトリクス型配置の電子源基板を備え
た表示パネルの構成図である。
FIG. 7 is a configuration diagram of a display panel provided with a matrix-type electron source substrate of the present invention.

【図8】本発明の電子源基板を備えた表示パネルに用い
られる蛍光膜の説明図である。
FIG. 8 is an explanatory diagram of a fluorescent film used in a display panel including the electron source substrate of the present invention.

【図9】NTSC方式のテレビ信号に基づいてテレビ表
示を行うための駆動回路のブロック図である。
FIG. 9 is a block diagram of a drive circuit for performing television display based on an NTSC television signal.

【図10】本発明のはしご型配置の電子源基板の構成図
である。
FIG. 10 is a configuration diagram of a ladder-type electron source substrate of the present invention.

【図11】本発明のはしご型配置の電子源基板を備えた
表示パネルの構成図である。
FIG. 11 is a configuration diagram of a display panel including an electron source substrate having a ladder-type arrangement according to the present invention.

【図12】本発明のマトリクス型配置の電子源基板の説
明図である。
FIG. 12 is an explanatory diagram of a matrix-type electron source substrate of the present invention.

【図13】本発明のマトリクス型配置の電子源基板の製
造工程図である。
FIG. 13 is a manufacturing process diagram of an electron source substrate having a matrix arrangement according to the present invention.

【図14】本発明のマトリクス型配置の電子源基板の製
造工程図である。
FIG. 14 is a manufacturing process diagram of a matrix-type electron source substrate of the present invention.

【図15】従来の表面伝導型電子放出素子の平面図であ
る。
FIG. 15 is a plan view of a conventional surface conduction electron-emitting device.

【図16】本出願人が開示した表面伝導型電子放出素子
の説明図である。
FIG. 16 is an explanatory diagram of a surface conduction electron-emitting device disclosed by the applicant.

【符号の説明】[Explanation of symbols]

1、151、161 基板 2a、2b、162 素子電極 3、153、163 導電性薄膜 4、154、164 電子放出部 5 素子電極の材料からなる層 6 マスク層 7 層間絶縁層 8 コンタクトホール 41 電源 42 素子電極側電流計 43 アノード電極 44 アノード電極側電流計 45 高圧電源 46 真空装置 47 排気ポンプ 61 X軸方向配線 62 Y軸方向配線 63 表面伝導型電子放出素子 64 結線 71、111 電子源基板 72 リアプレート 73 ガラス基板 74 蛍光膜 75 メタルバック 76 フェースプレート 77 支持枠 78 外囲器 81 黒色導電材 82 蛍光体 91 表示パネル 92 走査回路 93 制御回路 94 シフトレジスタ 95 ラインメモリ 96 同期信号分離回路 97 変調信号発生器 101、102 共通配線 112 グリッド電極 113 開口 121 導通材 1, 151, 161 Substrate 2a, 2b, 162 Element electrode 3, 153, 163 Conductive thin film 4, 154, 164 Electron emitting portion 5 Layer made of material of element electrode 6 Mask layer 7 Interlayer insulating layer 8 Contact hole 41 Power source 42 Element electrode side ammeter 43 Anode electrode 44 Anode electrode side ammeter 45 High voltage power supply 46 Vacuum device 47 Exhaust pump 61 X-axis direction wiring 62 Y-axis direction wiring 63 Surface conduction electron-emitting device 64 Connection 71, 111 Electron source substrate 72 Rear Plate 73 Glass substrate 74 Fluorescent film 75 Metal back 76 Face plate 77 Support frame 78 Envelope 81 Black conductive material 82 Phosphor 91 Display panel 92 Scanning circuit 93 Control circuit 94 Shift register 95 Line memory 96 Synchronous signal separation circuit 97 Modulation signal Common wiring for generators 101 and 102 12 grid electrodes 113 opening 121 conductive material

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 導電性薄膜が一対の素子電極間にそれぞ
れの電極と電気的に接続するように形成され、この導電
性薄膜の素子電極間の領域に電子放出部が形成された電
子放出素子において、一方の素子電極の電極間側の側面
が電極間の基板上面に対して90度未満に傾斜している
ことを特徴とする電子放出素子。
1. An electron-emitting device in which a conductive thin film is formed between a pair of device electrodes so as to be electrically connected to each electrode, and an electron-emitting portion is formed in a region between the device electrodes of the conductive thin film. 2. The electron-emitting device according to, wherein the inter-electrode side surface of one of the device electrodes is inclined less than 90 degrees with respect to the upper surface of the substrate between the electrodes.
【請求項2】 一方の素子電極の電極間側の側面が電極
間の基板上面に対して20〜60度に傾斜している請求
項1記載の電子放出素子。
2. The electron-emitting device according to claim 1, wherein the side surface of one of the device electrodes on the inter-electrode side is inclined by 20 to 60 degrees with respect to the upper surface of the substrate between the electrodes.
【請求項3】 請求項1又は2記載の電子放出素子が絶
縁性基板上に複数個配置された電子源基板。
3. An electron source substrate in which a plurality of electron-emitting devices according to claim 1 or 2 are arranged on an insulating substrate.
【請求項4】 請求項3記載の電子源基板を備えた画像
形成装置。
4. An image forming apparatus comprising the electron source substrate according to claim 3.
【請求項5】 請求項1又は2記載の電子放出素子の製
造において、基板上面に対して斜め方向からドライエッ
チングを行うことによって、一方の素子電極の電極間側
の側面が電極間の基板上面に対して90度未満に傾斜す
るように素子電極を形成することを特徴とする電子放出
素子の製造方法。
5. The electron-emitting device according to claim 1, wherein dry etching is performed obliquely with respect to the upper surface of the substrate so that the side surface of one of the device electrodes on the interelectrode side is the upper surface of the substrate between the electrodes. A method of manufacturing an electron-emitting device, characterized in that the device electrode is formed so as to be tilted at less than 90 degrees.
【請求項6】 基板を傾斜させることによって、基板上
面に対して斜め方向からドライエッチングを行う請求項
5記載の電子放出素子の製造方法。
6. The method of manufacturing an electron-emitting device according to claim 5, wherein the substrate is tilted to perform the dry etching from an oblique direction with respect to the upper surface of the substrate.
【請求項7】 基板を20〜60度傾斜させる請求項6
記載の電子放出素子の製造方法。
7. The substrate is tilted by 20 to 60 degrees.
A method for manufacturing the electron-emitting device according to the above.
【請求項8】 請求項5、6又は7記載の方法によって
電子放出素子を形成する電子源基板の製造方法。
8. A method of manufacturing an electron source substrate for forming an electron-emitting device by the method according to claim 5, 6, or 7.
【請求項9】 請求項5、6又は7記載の方法によって
電子源基板上の電子放出素子を形成する画像形成装置の
製造方法。
9. A method for manufacturing an image forming apparatus for forming an electron-emitting device on an electron source substrate by the method according to claim 5, 6, or 7.
JP20723495A 1995-08-14 1995-08-14 Electron emission element, electron source substrate, image forming device, and manufacture of these components Pending JPH0955160A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20723495A JPH0955160A (en) 1995-08-14 1995-08-14 Electron emission element, electron source substrate, image forming device, and manufacture of these components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20723495A JPH0955160A (en) 1995-08-14 1995-08-14 Electron emission element, electron source substrate, image forming device, and manufacture of these components

Publications (1)

Publication Number Publication Date
JPH0955160A true JPH0955160A (en) 1997-02-25

Family

ID=16536456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20723495A Pending JPH0955160A (en) 1995-08-14 1995-08-14 Electron emission element, electron source substrate, image forming device, and manufacture of these components

Country Status (1)

Country Link
JP (1) JPH0955160A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356496C (en) * 2002-02-28 2007-12-19 佳能株式会社 Methods of manufacturing electron-emitting device, electron source, and image display apparatus
EP1324366B1 (en) * 2001-12-25 2012-02-15 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1324366B1 (en) * 2001-12-25 2012-02-15 Canon Kabushiki Kaisha Electron emitting device, electron source and image display device and methods of manufacturing these devices
CN100356496C (en) * 2002-02-28 2007-12-19 佳能株式会社 Methods of manufacturing electron-emitting device, electron source, and image display apparatus

Similar Documents

Publication Publication Date Title
EP0869531A2 (en) Image forming apparatus and method of manufacturing the same
JP3234730B2 (en) Method of manufacturing electron-emitting device and electron source substrate
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JPH0896700A (en) Electron source, image formation device using it and their manufacture
JP4011863B2 (en) Electron emitting device, electron source, and image forming apparatus using the same
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JPH09245649A (en) Manufacture of flat-panel for display, flat-panel display panel and flat-panel image forming device
JPH0955160A (en) Electron emission element, electron source substrate, image forming device, and manufacture of these components
JP2909702B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3302256B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3347569B2 (en) Flat plate type image forming apparatus
JPH08162001A (en) Electron source substrate, electron source, image forming device and manufacture
JP3188602B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3437337B2 (en) Method of manufacturing surface conduction electron-emitting device
JPH08138554A (en) Manufacture of flat panel image display device
JP3332673B2 (en) Electron source substrate, image forming apparatus, and manufacturing method thereof
JP3302255B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JPH08162009A (en) Electron emission element, election source using it, image forming device and manufacture
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JPH0955161A (en) Surface conduction type electron emission element, electron source substrate, image forming device, and these manufacture
JP3242083B2 (en) Method for manufacturing display panel and image forming apparatus
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3302250B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JPH0955163A (en) Manufacture of surface conduction type electron emission element, electron source substrate, and image forming device
JPH08329826A (en) Electron source and image forming device