JP3188602B2 - Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus - Google Patents

Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus

Info

Publication number
JP3188602B2
JP3188602B2 JP5687595A JP5687595A JP3188602B2 JP 3188602 B2 JP3188602 B2 JP 3188602B2 JP 5687595 A JP5687595 A JP 5687595A JP 5687595 A JP5687595 A JP 5687595A JP 3188602 B2 JP3188602 B2 JP 3188602B2
Authority
JP
Japan
Prior art keywords
layer
electron
manufacturing
substrate
surface conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5687595A
Other languages
Japanese (ja)
Other versions
JPH08255560A (en
Inventor
和夫 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5687595A priority Critical patent/JP3188602B2/en
Publication of JPH08255560A publication Critical patent/JPH08255560A/en
Application granted granted Critical
Publication of JP3188602B2 publication Critical patent/JP3188602B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、表面伝導型電子放出素
子の製造方法および同方法によって製造された表面伝導
型電子放出素子および同電子放出素子を備えた電子源基
板・表示パネル・画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a surface conduction electron-emitting device, a surface conduction electron-emitting device manufactured by the method, and an electron source substrate, a display panel, and an image forming device having the electron-emitting device. Related to the device.

【0002】[0002]

【従来の技術】従来、電子放出素子は、熱電子源と冷陰
極電子源の2種類が知られている。冷陰極電子源には、
電解放出型(以下「FE型」と表す。)電子放出素子、
金属−絶縁層−金属型(以下「MIM型」と表す。)電
子放出素子、表面伝導型電子放出素子等がある。FE型
電子放出素子の例としては、W.P.Dyke and
W.W.Dolan,“Field emissio
n”,Advancein Electron Phy
sics,8,89(1956)またはC.A.Spi
ndt,“Physical Properties
of thin−film field emissi
on cathodes with molybden
ium”,J.Appl.Phys.,47,5248
(1976)に記載の電子放出素子などが知られてい
る。MIM型電子放出素子の例としては、C.A.Me
ad,“The tunnel−emission a
mplifier”,J.Appl.Phys.,3
2,646(1961)に記載の電子放出素子などが知
られている。表面伝導型電子放出素子の例としては、
M.I.Elinson,Radio Eng.Ele
ctron Phys.,10(1965)に記載の電
子放出素子などがある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices, a thermionic electron source and a cold cathode electron source, are known. Cold cathode electron sources include
Field emission type (hereinafter, referred to as “FE type”) electron emission element,
There are a metal-insulating layer-metal type (hereinafter, referred to as "MIM type") electron-emitting device, a surface conduction electron-emitting device, and the like. As an example of the FE type electron-emitting device, W. P. Dyke and
W. W. Dolan, "Field emissio
n ", Advanced Electron Phy
sics, 8, 89 (1956) or C.I. A. Spi
ndt, "Physical Properties
of thin-film field emissi
on cathodes with mollybden
ium ", J. Appl. Phys., 47, 5248.
(1976) are known. Examples of MIM type electron-emitting devices include C.I. A. Me
ad, "The tunnel-emission a
mplifier, "J. Appl. Phys., 3
2, 646 (1961) is known. Examples of surface conduction electron-emitting devices include:
M. I. Elinson, Radio Eng. Ele
ctron Phys. , 10 (1965).

【0003】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子が放出する現象を利用するものである。この
表面伝導型電子放出素子としては、SnO2薄膜を用い
るもの(M.I.Elinson,Radio En
g.Electron Phys.,10(196
5)、Au薄膜によるもの(G.Dittmer,“T
hin Solid Films”,9,317(19
72))、In23−SnO2薄膜によるもの(M.H
artwell and C.G.Fonstad,
“IEEE Trans.ED Conf.”,519
(1975))、カーボン薄膜によるもの(荒木久
他、真空、第26巻、第1号、22頁(1983))等
が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction electron-emitting device, one using a SnO2 thin film (MI Elinson, Radio En)
g. Electron Phys. , 10 (196
5), using an Au thin film (G. Dittmer, “T
Hin Solid Films ", 9, 317 (19
72)), an In 2 O 3 —SnO 2 thin film (MH)
artwell and C.I. G. FIG. Fonstad,
"IEEE Trans. ED Conf.", 519
(1975)), using a carbon thin film (Hisashi Araki)
In addition, vacuum, Vol. 26, No. 1, p. 22 (1983)) and the like have been reported.

【0004】これらの表面伝導型電子放出素子の典型的
な素子構成として、前記のM.Hartwellらの素
子構成を図13に示す。導電性薄膜(3)は、金属酸化
物等の薄膜からなり、基板(1)上にH型形状のパター
ンにスパッタで形成される。この導電性薄膜(3)に電
子放出部(4)が、後述の通電フォーミングと呼ばれる
通電処理によって形成される。図13中の間隔Laは、
0.5〜1mm、間隔Waは0.1mmに設定されてい
る。なお、電子放出部(4)の位置および形状について
は、不明であるので模式図として表した。
[0004] As a typical device configuration of these surface conduction electron-emitting devices, the above-mentioned M.I. The device configuration of Hartwell et al. Is shown in FIG. The conductive thin film (3) is made of a thin film such as a metal oxide and is formed on the substrate (1) by sputtering in an H-shaped pattern. An electron emitting portion (4) is formed on the conductive thin film (3) by an energization process called energization forming described later. The interval La in FIG.
0.5 to 1 mm and the interval Wa are set to 0.1 mm. Since the position and shape of the electron-emitting portion (4) are unknown, they are shown as schematic diagrams.

【0005】従来、これらの表面伝導型電子放出素子の
形成においては、電子放出を行う前に導電性薄膜(3)
に予め通電フォーミングと呼ばれる通電処理を施し、電
子放出部(4)を形成するのが一般的であった。通電フ
ォーミングとは、導電性薄膜(3)の両端に直流、また
は非常にゆっくりとした昇電圧、例えば1V/分程度を
印加通電し、導電性薄膜を局所的に破壊・変形・変質さ
せ、電気的に抵抗が高い電子放出部(4)を形成するこ
とである。このように通電フォーミング処理によって得
られた表面伝導型電子放出素子は、導電性薄膜(3)に
電圧を印加し、素子に電流を流すことによって、電子放
出部(4)から電子が放出される。なお電子の放出は、
電子放出部(4)の亀裂付近から行われる。
Conventionally, in the formation of these surface conduction electron-emitting devices, a conductive thin film (3) is used before electron emission.
In general, an electron emission portion (4) is formed in advance by applying an energization process called energization forming. The energization forming is to apply a direct current or a very slowly increasing voltage, for example, about 1 V / min, to both ends of the conductive thin film (3) and to energize the conductive thin film (3) to locally break, deform, or alter the conductive thin film. Forming the electron emission portion (4) having a high resistance. As described above, in the surface conduction electron-emitting device obtained by the energization forming process, electrons are emitted from the electron-emitting portion (4) by applying a voltage to the conductive thin film (3) and flowing a current through the device. . The emission of electrons is
This is performed from the vicinity of the crack in the electron emission portion (4).

【0006】上述の表面伝導型電子放出素子は、構造が
単純であり、さらに製造も用意であることから、大面積
にわたり多数の電子放出素子を配列形成できる利点があ
る。そこで、この特徴を生かしていろいろな応用が研究
されている。例えば、荷電ビーム源、画像形成装置等の
表示装置が挙げられる。
The above-mentioned surface conduction electron-emitting device has a simple structure and is easy to manufacture, so that there is an advantage that a large number of electron-emitting devices can be arrayed over a large area. Therefore, various applications are being studied by taking advantage of this feature. For example, a display device such as a charged beam source and an image forming apparatus may be used.

【0007】本出願人により特開平2−56822号公
報に開示されている電子放出素子の構成を図14に示
す。同図において、1は基板、2は素子電極、3は導電
性薄膜、4は電子放出部である。この電子放出素子の製
造方法としては様々な方法があるが、例えば基板1に一
般的な真空蒸着技術やフォトリソグラフィー技術等によ
り素子電極(2)を形成する。次いで、導電性薄膜
(3)を分散塗布法等によって形成する。その後、素子
電極(2)に電圧を印加し、通電処理を施すことによっ
て電子放出部(4)を形成する。
FIG. 14 shows the structure of an electron-emitting device disclosed by the present applicant in Japanese Patent Application Laid-Open No. 2-56822. In FIG. 1, reference numeral 1 denotes a substrate, 2 denotes an element electrode, 3 denotes a conductive thin film, and 4 denotes an electron-emitting portion. There are various methods for manufacturing the electron-emitting device. For example, the device electrode (2) is formed on the substrate 1 by a general vacuum deposition technique, a photolithography technique, or the like. Next, a conductive thin film (3) is formed by a dispersion coating method or the like. After that, a voltage is applied to the device electrode (2), and the electron emission portion (4) is formed by applying an electric current.

【0008】[0008]

【発明が解決しようとする課題】このような表面伝導型
電子放出素子の製造において、素子電極の形成は、一般
的な半導体の製造技術である真空成膜・フォトリソグラ
フィー・エッチング技術等を用いて行っていた。しかし
画像形成装置を作製する上で、装置の大画面化にともな
い高価な製造装置が数多く必要となり、製造コストが高
くなるという問題があった。
In the manufacture of such a surface conduction electron-emitting device, the device electrodes are formed by using a general semiconductor manufacturing technology such as vacuum film forming, photolithography, and etching technology. I was going. However, in manufacturing an image forming apparatus, a large number of expensive manufacturing apparatuses are required as the screen size of the apparatus increases, and there is a problem that manufacturing costs increase.

【0009】これを解決する技術の1つとして、レーザ
ー加工が挙げられるが、素子特性の悪化につながる加工
端部の盛り上がりや金属表面への飛散物の付着といった
問題があった。
One of the techniques for solving this problem is laser processing. However, there have been problems such as swelling of the processed end portion which leads to deterioration of device characteristics and adhesion of flying objects to the metal surface.

【0010】そこで本発明の目的は、上記の問題を解決
し、素子電極をレーザー加工により作製することによっ
て、製造コストが低く且つ良好な画像を与える大画面用
の表面伝導型電子放出素子の製造方法を提供することで
ある。また、その方法によって製造された表面伝導型電
子放出素子ならびに同電子放出素子を備えた電子源基板
・表示パネル・画像形成装置を提供することである。
Accordingly, an object of the present invention is to solve the above-mentioned problems and to manufacture a surface-conduction type electron-emitting device for a large screen, which has a low manufacturing cost and provides a good image by manufacturing the device electrode by laser processing. Is to provide a way. Another object of the present invention is to provide a surface conduction electron-emitting device manufactured by the method and an electron source substrate, a display panel, and an image forming apparatus including the electron-emitting device.

【0011】[0011]

【課題を解決するための手段】本出願に係る発明は、以
下の事項に関する。 1. 少なくとも、1対の素子電極、該1対の素子電極
にまたがって素子電極間に形成された導電性薄膜、該導
電性薄膜の一部に形成された電子放出部を基板上に備え
た表面伝導型電子放出素子の製造方法において、(工程
1)基板上に前記素子電極用の電極部材である第1層を
形成する第1工程、(工程2)第1層と異なる材料であ
って、後述する第3工程で用いるレーザーの波長帯域に
おいて80%以上の透過率を有するレジストからなる第
2層を第1層に積層して形成する第2工程、(工程3)
レーザーを照射して、レーザーが照射された部分の第1
層および第2層を基板表面から除去して素子電極を所望
の形状に加工する第3工程、(工程4)第2層だけを除
去する第4工程、からなる製造方法によって、前記の1
対の素子電極を形成することを特徴とする表面伝導型電
子放出素子の製造方法。 2. 少なくとも、1対の素子電極、該1対の素子電極
にまたがって素子電極間に形成された導電性薄膜、該導
電性薄膜の一部に形成された電子放出部を基板上に備え
た表面伝導型電子放出素子の製造方法において、(工程
1)基板上に前記素子電極用の電極部材である第1層を
形成する第1工程、(工程2)第1層と異なる材料であ
って、後述する第4工程におけるエッチングレートが第
1層より高い金属からなる第2層を第1層に積層して形
成する第2工程、(工程3)レーザーを照射して、レー
ザーが照射された部分の第1層および第2層を基板表面
から除去して素子電極を所望の形状に加工する第3工
程、(工程4)エッチングにより第2層だけを除去する
第4工程、からなる製造方法によって、前記の1対の素
子電極を形成することを特徴とする表面伝導型電子放出
素子の製造方法。 3. 前記第4工程におけるエッチングがウェットエッ
チングにより行われ、前記第2層と第1層のエッチング
レート比(第2層/第1層)が10以上であることを特
徴とする上記2記載の表面伝導型電子放出素子の製造方
法。 4. 前記第1層および/または前記第2層を、真空形
成法、塗布法および印刷法の中から選択された方法によ
り形成する上記1〜3のいずれかに記載の表面伝導型電
子放出素子の製造方法。 5. 表面伝導型電子放出素子を備えた電子源の製造方
法であって、該表面伝導型電子放出素子を上記1〜4の
いずれかに記載の製造方法によって行うことを特徴とす
る電子源の製造方法。 6. 前記電子放出素子を複数個同一基板上に配置する
ことを特徴とする上記5記載の電子源の製造方法。 7. 前記複数個の電子放出素子が、前記基板上に形成
された複数のX方向配線と、該複数のX方向配線と電気
的に絶縁され略垂直方向に複数形成されたY方向配線と
の間に配され、前記一対の素子電極の一方が該X方向配
線と電気的に接続され、残る一方の素子電極が該Y方向
配線と電気的に接続されることを特徴とする上記6記載
の電子源の製造方法。 8. 前記複数個の電子放出素子が、前記基板上に略同
一方向に複数配された配線の隣り合う2つの配線間に配
され、前記一対の素子電極の一方が隣り合う2つの配線
の一方に接続され、残る一方の素子電極が前記隣り合う
2つの配線の残る一方に接続されることを特徴とする上
記6記載の電子源の製造方法。 9. 電子源と、該電子源から放出された電子により画
像が形成される画像形成部材が形成された基板とを有す
る外囲器により構成される画像形成装置の製造方法であ
って、該電子源の製造が上記6または7記載の製造方法
により行われることを特徴とする画像形成装置の製造方
法。 10. 電子源と、該電子源から放出された電子を制御
する制御電極と、該制御電極により制御された電子によ
り画像が形成される画像形成部材が形成された基板とを
有する外囲器により構成される画像形成装置の製造方法
であって、該電子源の製造が上記8記載の製造方法によ
り行われることを特徴とする画像形成装置の製造方法。 11. 前記画像形成装置が、テレビジョン放送用、テ
レビ会議システム用、コンピューター用、又は感光性ド
ラムを用いて構成された光プリンター用のいずれかであ
る上記9または10記載の画像形成装置の製造方法。
Means for Solving the Problems The invention according to the present application relates to the following matters. 1. At least one pair of device electrodes, a conductive thin film formed between the device electrodes across the pair of device electrodes, and a surface conduction device provided with an electron emission portion formed on a part of the conductive thin film on a substrate. (Step 1) a first step of forming a first layer, which is an electrode member for the device electrode, on a substrate, and (Step 2) a material different from the first layer. A second step in which a second layer made of a resist having a transmittance of 80% or more in the wavelength band of the laser used in the third step is laminated on the first layer and formed (step 3).
Irradiate the laser, the first part of the laser-irradiated part
A third step of removing the layer and the second layer from the substrate surface to process the device electrode into a desired shape, and (step 4) a fourth step of removing only the second layer, thereby producing the above-mentioned 1st step.
A method of manufacturing a surface conduction electron-emitting device, comprising forming a pair of device electrodes. 2. At least one pair of device electrodes, a conductive thin film formed between the device electrodes across the pair of device electrodes, and a surface conduction device provided with an electron emission portion formed on a part of the conductive thin film on a substrate. (Step 1) a first step of forming a first layer, which is an electrode member for the device electrode, on a substrate, and (Step 2) a material different from the first layer. A second step in which a second layer made of a metal having an etching rate higher than that of the first layer in the fourth step is formed by laminating the second layer on the first layer; A third step of removing the first layer and the second layer from the substrate surface to process the element electrode into a desired shape; and (step 4) a fourth step of removing only the second layer by etching. The formation of the pair of device electrodes is characterized in that Method of manufacturing a surface conduction electron-emitting device according to. 3. 3. The surface conduction according to claim 2, wherein the etching in the fourth step is performed by wet etching, and an etching rate ratio (second layer / first layer) of the second layer to the first layer is 10 or more. Manufacturing method of an electron-emitting device. 4. 4. The method of manufacturing a surface conduction electron-emitting device according to any one of the above items 1 to 3, wherein the first layer and / or the second layer is formed by a method selected from a vacuum forming method, a coating method, and a printing method. Method. 5. A method for manufacturing an electron source having a surface conduction electron-emitting device, comprising: performing the surface conduction electron-emitting device by the method according to any one of the above (1) to (4). . 6. 6. The method according to claim 5, wherein a plurality of the electron-emitting devices are arranged on the same substrate. 7. The plurality of electron-emitting devices are disposed between a plurality of X-direction wirings formed on the substrate and a plurality of Y-direction wirings that are electrically insulated from the plurality of X-direction wirings and formed in a substantially vertical direction. 7. The electron source according to claim 6, wherein one of the pair of element electrodes is electrically connected to the X-direction wiring, and the other element electrode is electrically connected to the Y-direction wiring. Manufacturing method. 8. The plurality of electron-emitting devices are arranged between two adjacent wires of a plurality of wires arranged in the same direction on the substrate, and one of the pair of device electrodes is connected to one of two adjacent wires. 7. The method of manufacturing an electron source according to claim 6, wherein one of the remaining element electrodes is connected to the other of the two adjacent wirings. 9. A method of manufacturing an image forming apparatus comprising an envelope having an electron source and a substrate on which an image forming member on which an image is formed by electrons emitted from the electron source is provided. 8. A method for manufacturing an image forming apparatus, wherein the manufacturing is performed by the manufacturing method according to the above item 6 or 7. 10. It is constituted by an envelope having an electron source, a control electrode for controlling electrons emitted from the electron source, and a substrate on which an image forming member on which an image is formed by the electrons controlled by the control electrode is formed. A method for manufacturing an image forming apparatus, comprising: manufacturing the electron source according to the manufacturing method described in (8). 11. 11. The method of manufacturing an image forming apparatus according to the above item 9 or 10, wherein the image forming apparatus is any one of a television broadcast, a video conference system, a computer, and an optical printer configured using a photosensitive drum.

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】[0016]

【0017】[0017]

【0018】以下、図面を参照しながら本発明を詳細に
説明する。表面伝導型電子放出素子としては、一般的に
平面型表面伝導型電子放出素子および垂直型表面伝導型
電子放出素子の2種類が挙げられるが、本発明では平面
型表面伝導型電子放出素子において有効である。以下
「平面型表面伝導型電子放出素子」を単に「表面伝導型
電子放出素子」と表す。
Hereinafter, the present invention will be described in detail with reference to the drawings. As the surface conduction electron-emitting device, there are generally two types, a flat surface conduction electron-emitting device and a vertical surface conduction electron-emitting device. It is. Hereinafter, the “planar surface conduction electron-emitting device” is simply referred to as “surface conduction electron-emitting device”.

【0019】図1は、表面伝導型電子放出素子の基本的
な構成を示す模式的平面図および断面図である。図1に
おいて1は基板、2は素子電極、3は導電性薄膜、4は
電気放出部を示す。
FIG. 1 is a schematic plan view and a sectional view showing the basic structure of a surface conduction electron-emitting device. In FIG. 1, reference numeral 1 denotes a substrate, 2 denotes an element electrode, 3 denotes a conductive thin film, and 4 denotes an electric emission portion.

【0020】基板(1)としては、石英ガラス、Na等
の不純物含有量の少ないガラス、青板ガラス、SiO2
を表面に形成したガラス基板、アルミナ等のセラミック
ス基板等が用いられる。
As the substrate (1), quartz glass, glass containing a small amount of impurities such as Na, blue plate glass, SiO 2
A glass substrate formed on the surface, a ceramic substrate such as alumina, or the like is used.

【0021】素子電極(2)の製造方法については後で
詳述するが、本発明の製造方法にしたがって、基板上に
電極部材である第1層を形成し、その後第1層と異なる
材料で第2層を形成し、次いでレーザーの照射により素
子電極を所望の形状に加工し、最後に第2層だけを除去
して作製する。
The method of manufacturing the element electrode (2) will be described in detail later. According to the manufacturing method of the present invention, a first layer which is an electrode member is formed on a substrate, and thereafter, a material different from the first layer is used. A second layer is formed, the device electrode is processed into a desired shape by laser irradiation, and finally, only the second layer is removed.

【0022】このとき1対の素子電極の間隔(L)は、
素子電極間に印加する電圧は低い方が望ましいため、再
現性良く作製するためには、数マイクロメートル〜数十
マイクロメートルが望ましい。素子電極長さ(W1)
は、電極の抵抗値や電子放出特性から数マイクロメート
ル〜数百マイクロメートルが好ましい。また素子電極
(2)の膜厚は、数百オングストローム〜数マイクロメ
ートルが好ましい。
At this time, the distance (L) between the pair of device electrodes is
Since it is desirable that the voltage applied between the device electrodes is low, it is desirable that the voltage be several micrometers to several tens of micrometers in order to manufacture the device with good reproducibility. Element electrode length (W1)
Is preferably several micrometers to several hundred micrometers from the electrode resistance and electron emission characteristics. Further, the film thickness of the device electrode (2) is preferably several hundred angstroms to several micrometers.

【0023】[0023]

【0024】次に、本発明の表面伝導型電子放出素子の
製造方法について説明する。まず素子電極の形成方法
を、工程1〜4にしたがって図2を参照しながら説明す
る。
Next, a method for manufacturing the surface conduction electron-emitting device of the present invention will be described. First, a method for forming an element electrode will be described with reference to FIG.

【0025】工程1:基板(1)上に、後に素子電極と
なる金属(電極部材)を第1層(21)として成膜する
(図2(a))。この金属としては、Ni、Au、M
o、W、Pt、Cu、Pd等が挙げられる。また、この
成膜方法としては、通常、真空形成法が用いられるが、
金属を含有する有機物を通常の塗布方法や印刷法を用い
て成膜し、この膜から有機成分を焼成によって取り除い
て形成する方法などを用いてもよい。
Step 1: On the substrate (1), a metal (electrode member) to be an element electrode later is formed as a first layer (21) (FIG. 2A). This metal includes Ni, Au, M
o, W, Pt, Cu, Pd and the like. As a method of forming the film, a vacuum forming method is usually used.
A method may be used in which a metal-containing organic substance is formed by a usual coating method or printing method, and an organic component is removed from the film by firing, or the like.

【0026】工程2:第1層と異なる材料で第2層(2
2)を成膜する(図2(b))。この成膜は、第1層の
成膜と同様にして行う。第2層の材料としては、後の工
程で除去しやすい材料を用いることが望ましく、中でも
レーザーを透過するレジストや、第1層の材料よりエッ
チングレートの高い金属が好ましい。
Step 2: The second layer (2) is made of a material different from that of the first layer.
2) is formed (FIG. 2B). This film formation is performed in the same manner as the formation of the first layer. As the material of the second layer, it is desirable to use a material that can be easily removed in a later step. In particular, a laser-permeable resist or a metal having a higher etching rate than the material of the first layer is preferable.

【0027】レーザーを透過するレジストとしては、照
射するレーザーの波長領域において80%以上の透過率
をもつレジストが適当である。好ましくは90%以上の
透過率をもつレジストを用いる。
As the resist transmitting the laser, a resist having a transmittance of 80% or more in the wavelength region of the laser to be irradiated is suitable. Preferably, a resist having a transmittance of 90% or more is used.

【0028】エッチングレートの高い金属としては、C
r、Al、Ti等が挙げられる。ドライエッチングの場
合、第2層と第1層の組み合わせ(第2層/第1層)
は、Cr/Au、Ti/W等が挙げられる。このときの
エッチングレート比(第2層/第1層)は1.0より大
きいことが好ましく、この比が大きいほどより好まし
い。一方、ウェットエッチングの場合は、第2層と第1
層の組み合わせ(第2層/第1層)としては、Al/P
t、Cr/Au等が挙げられる。このときのエッチング
レート比(第2層/第1層)は10以上が好ましく、こ
の比が大きいほどより好ましい。
Examples of the metal having a high etching rate include C
r, Al, Ti and the like. In the case of dry etching, a combination of the second layer and the first layer (second layer / first layer)
Is Cr / Au, Ti / W and the like. The etching rate ratio (second layer / first layer) at this time is preferably larger than 1.0, and the larger the ratio, the more preferable. On the other hand, in the case of wet etching, the second layer and the first
The combination of layers (second layer / first layer) is Al / P
t, Cr / Au and the like. The etching rate ratio (second layer / first layer) at this time is preferably 10 or more, and the larger the ratio, the more preferable.

【0029】工程3:基板上の膜へレーザーを照射し、
素子電極を所望の形状に加工する。このとき、レーザー
が照射された部分の膜(第1層および第2層)は選択的
に基板表面から除去される(図2(c))。
Step 3: irradiating the film on the substrate with a laser,
The device electrode is processed into a desired shape. At this time, the film (the first layer and the second layer) in the portion irradiated with the laser is selectively removed from the substrate surface (FIG. 2C).

【0030】ここで、レーザーを照射する方法として
は、例えば図3に示したようにレーザー光(32)をレ
ンズ(35)により細く集束して、基板(1)とレーザ
ー光との相対的な位置関係を変えて加工する方法と、図
4に示したようにレーザー光をマスク(41)により成
型し(必要に応じて縮小して)、基板(1)の表面上で
任意の形状のレーザー光として照射する方法が適用でき
る。膜を除去するのに必要なレーザーの波長およびパワ
ー密度は、膜の材料の種類やその膜厚等により決まる
が、波長としてはおおよそ0.2〜10μm、パワー密
度としては1×10 7W/cm2以上が有効である。した
がって有効なレーザー発振器としては、Nd:YAGレ
ーザー(基本波、第2高長波、第3高長波など)および
KrF等のエキシマレーザー等が適したレーザーであ
る。具体的には、例えば、通常のQスイッチ付きNd:
YAG第2高長波(波長0.532μm)レーザーを用
いて加工する。Qスイッチ周波数1キロヘルツで平均出
力約5ワットのレーザービームを、アパーチャ(34)
及びレンズ(35)を用いて基板上の膜表面で直径約1
0μmに集束し、ステージ(36)の移動により基板を
10mm/秒で線操作すると、レーザー照射した膜の部
分のみが選択的に除去され、幅約10μmの溝が形成さ
れる。
Here, as a method of irradiating a laser,
For example, as shown in FIG.
Focused finely by the lens (35), the substrate (1) and the laser
-How to process by changing the relative positional relationship with light, and figure
As shown in FIG. 4, the laser beam is formed by the mask (41).
Mold (reduce if necessary) and on the surface of the substrate (1)
Irradiation method as laser light of any shape can be applied
You. The wavelength and power of the laser required to remove the film
-Density is determined by the type of film material and its thickness
However, the wavelength is about 0.2 to 10 μm,
The degree is 1 × 10 7W / cmTwoThe above is effective. did
As an effective laser oscillator, Nd: YAG laser
User (fundamental wave, 2nd long wave, 3rd long wave, etc.) and
An excimer laser such as KrF is a suitable laser.
You. Specifically, for example, Nd with a normal Q switch:
Uses YAG second high-long-wave (0.532 μm wavelength) laser
And process it. Q switch frequency averaged at 1 kHz
A laser beam of about 5 watts is applied to the aperture (34)
And about 1 mm in diameter on the film surface on the substrate using a lens (35).
Focus on 0 μm and move the stage (36) to move the substrate
When the line is operated at 10 mm / sec, the part of the film irradiated with the laser
Is selectively removed to form a groove having a width of about 10 μm.
It is.

【0031】Nd:YAGレーザーとしては、第2高長
波以外に基本波(波長1.06μm)、第3高長波(波
長0.353μm)、第4高長波(波長0.265μ
m)等が適用できる。
As the Nd: YAG laser, a fundamental wave (wavelength 1.06 μm), a third longwave (wavelength 0.353 μm), and a fourth longwave (wavelength 0.265 μm) besides the second longwave.
m) etc. can be applied.

【0032】Nd:YAGレーザー以外のレーザーを用
いた例として、KrFエキシマレーザー(波長0.24
8μm)を用いた例を示す。発振周波数200ヘルツで
平均出力約10ワットのレーザービームを、スリットお
よびレンズを用いて、基板の膜表面で幅約10μm、長
さ約300μmに成型し、固定した基板の膜表面に50
パルス照射すると、レーザー照射した膜の部分のみが選
択的に除去され、幅約10μm、長さ約300μmの溝
が形成された。
As an example using a laser other than the Nd: YAG laser, a KrF excimer laser (wavelength: 0.24
8 μm). A laser beam having an oscillation frequency of 200 Hz and an average output of about 10 watts is formed into a width of about 10 μm and a length of about 300 μm on the film surface of the substrate by using a slit and a lens, and 50 μm is formed on the film surface of the fixed substrate.
By pulse irradiation, only the portion of the film irradiated with the laser was selectively removed, and a groove having a width of about 10 μm and a length of about 300 μm was formed.

【0033】工程4:第2層の膜だけを除去する(図2
(d))。この除去方法としては、第2層の材料の種類
にもよるが、エッチング、剥離等が挙げられ、いずれに
しても第1層の膜に対して影響の少ない方法が望まし
い。
Step 4: Only the film of the second layer is removed (FIG. 2)
(D)). This removal method includes etching, peeling, and the like, depending on the type of the material of the second layer. In any case, a method that has little effect on the film of the first layer is desirable.

【0034】次に、上記の方法により作製した素子電極
を用いた表面伝導型電子放出素子およびその製造方法に
ついて説明する。まず、上記の方法により作製した素子
電極を備えた基板(図5(a))上に、導電性薄膜
(3)を形成する(図5(b))。
Next, a surface conduction electron-emitting device using the device electrode manufactured by the above method and a method of manufacturing the same will be described. First, a conductive thin film (3) is formed on a substrate (FIG. 5A) provided with an element electrode manufactured by the above method (FIG. 5B).

【0035】導電性薄膜(3)は、良好な電子放出特性
を得るために、微粒子で構成された微粒子膜が特に好ま
しい。なお、ここで述べる微粒子膜とは、複数の微粒子
が集合した膜である。その微細構造としては、微粒子が
個々に分散配置した状態のみならず、微粒子が互いに隣
接あるいは重なり合った状態(島状も含む。)の膜を指
している。微粒子の粒径は、数オングストローム〜数千
オングストロームが適当であり、好ましくは10オング
ストローム〜200オングストロームである。
The conductive thin film (3) is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics. The fine particle film described here is a film in which a plurality of fine particles are gathered. The fine structure refers not only to a film in which fine particles are individually dispersed and arranged, but also to a film in which fine particles are adjacent to each other or overlap each other (including an island shape). The particle size of the fine particles is suitably several angstroms to several thousand angstroms, and preferably 10 angstroms to 200 angstroms.

【0036】導電性薄膜(3)の膜厚は、素子電極
(2)へのステップカバレージ、素子電極間の抵抗値、
後述する通電フォーミングの条件等によって適宜設定さ
れるが、好ましくは数オングストローム〜数千オングス
トロームであり、さらに好ましくは10オングストロー
ム〜500オングストロームである。また導電性薄膜の
シート抵抗値は、103〜107オーム/□が適当であ
る。
The thickness of the conductive thin film (3) depends on the step coverage of the device electrode (2), the resistance value between the device electrodes,
It is appropriately set depending on the energizing forming conditions and the like described later, but is preferably several Å to several thousand Å, more preferably 10 Å to 500 Å. Also, the sheet resistance of the conductive thin film is suitably 10 3 to 10 7 ohm / □.

【0037】導電性薄膜(3)を構成する材料は、Pd
・Pt・Ru・Ag・Au・Ti・In・Cu・Cr・
Fe・Zn・Sn・Ta・W・Pb等の金属、PdO・
SnO2・In23・PbO・Sb23等の酸化物、H
fB2・ZrB2・LaB6・CeB6・YB4・GdB4
のホウ化物、TiC・ZrC・HfC・TaC・SiC
・WC等の炭化物、TiN・ZrN・HfN等の窒化
物、Si・Ge等の半導体、カーボンなどが挙げられ
る。
The material constituting the conductive thin film (3) is Pd
・ Pt ・ Ru ・ Ag ・ Au ・ Ti ・ In ・ Cu ・ Cr ・
Metals such as Fe, Zn, Sn, Ta, W, Pb, PdO
Oxides such as SnO 2 · In 2 O 3 · PbO · Sb 2 O 3 ;
borides such as fB 2 · ZrB 2 · LaB 6 · CeB 6 · YB 4 · GdB 4, TiC · ZrC · HfC · TaC · SiC
-Carbides such as WC, nitrides such as TiN / ZrN / HfN, semiconductors such as Si / Ge, and carbon.

【0038】次に、電子放出部(4)を通電フォーミン
グ等により形成する(図5(c))。電子放出部(4)
は、導電性薄膜(3)の一部に形成された高抵抗の亀裂
部分であり、亀裂内には、数オングストローム〜数百オ
ングストロームの粒径の導電性微粒子を有することもあ
る。この導電性微粒子は、導電性薄膜(3)を構成する
物質の少なくとも一部の元素を含んでいる。また、電子
放出部(4)およびその近傍の導電性薄膜(3)は、炭
素あるいは炭素化合物を含有することもある。
Next, an electron emitting portion (4) is formed by energization forming or the like (FIG. 5C). Electron emission part (4)
Is a high-resistance crack portion formed in a part of the conductive thin film (3), and the crack may contain conductive fine particles having a particle size of several angstroms to several hundred angstroms. These conductive fine particles contain at least a part of the elements constituting the conductive thin film (3). Further, the electron emitting portion (4) and the conductive thin film (3) in the vicinity thereof may contain carbon or a carbon compound.

【0039】通電フォーミングは、素子電極(2)間に
不図示の電源から通電を行い、導電性薄膜(3)を局所
的に破壊・変形・変質させ、構造を変化させた部位を形
成させるものである。この局所的に構造変化させた部位
が電子放出部(4)である。
In the energization forming, an electric current is applied from a power source (not shown) between the element electrodes (2) to locally break, deform, or alter the conductive thin film (3) to form a portion having a changed structure. It is. The site where the structure is locally changed is the electron emitting portion (4).

【0040】通電フォーミングの電圧波形の例を図6に
示す。電圧波形は、特にパルス波形が好ましく、パルス
波高値が一定であり電圧パルスを連続的に印加する場合
(図6(a))とパルス波高値を増加させながら電圧パ
ルスを印加する場合(図6(b))とがある。
FIG. 6 shows an example of the voltage waveform of the energization forming. The voltage waveform is particularly preferably a pulse waveform. When the pulse peak value is constant and the voltage pulse is continuously applied (FIG. 6A), or when the voltage pulse is applied while increasing the pulse peak value (FIG. 6). (B)).

【0041】パルス波高値が一定である電圧パルスを連
続的に印加する場合(図6(a))では、電圧波形のパ
ルス幅(T1)を1マイクロ秒〜10ミリ秒、パルス間
隔(T2)を10マイクロ秒〜100ミリ秒とし、三角
波の波高値(通電フォーミング時のピーク電圧)は表面
伝導型電子放出素子の形態に応じて適宜選択し、適当な
真空雰囲気下、例えば10-5torr程度の真空雰囲気下
で、数秒〜数十分印加する。なお、素子電極間に印加す
る電圧波形は、三角波に限定されず、短形波等の所望の
電圧波形であってもよい。
When a voltage pulse having a constant pulse peak value is continuously applied (FIG. 6A), the pulse width (T1) of the voltage waveform is 1 microsecond to 10 milliseconds, and the pulse interval (T2) Is set to 10 microseconds to 100 milliseconds, and the peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device, and in an appropriate vacuum atmosphere, for example, about 10 -5 torr. Is applied for several seconds to several tens of minutes under the vacuum atmosphere described above. The voltage waveform applied between the device electrodes is not limited to a triangular wave, and may be a desired voltage waveform such as a rectangular wave.

【0042】パルス波高値を増加させながら電圧パルス
を印加する場合(図6(b))では、T1およびT2は上
記の場合(図6(a))と同様であり、三角波の波高値
(通電フォーミング時のピーク電圧)は、例えば0.1
Vステップ程度づつ増加させ、適当な真空雰囲気下で印
加する。なお、この場合の通電フォーミング処理は、パ
ルス間隔(T2)中に、導電性薄膜(3)を局所的に破
壊・変形しない程度の電圧、例えば0.1V程度の電圧
で素子電流(If)を測定して抵抗値を求め、このとき
例えば1Mオーム以上の抵抗を示したら通電フォーミン
グ処理を終了とする。
In the case where the voltage pulse is applied while increasing the pulse peak value (FIG. 6B), T1 and T2 are the same as in the above case (FIG. 6A), and the peak value of the triangular wave (the current The peak voltage during forming) is, for example, 0.1
The voltage is increased in steps of about V steps and applied under an appropriate vacuum atmosphere. In the energization forming process in this case, during the pulse interval (T2), the element current (If) is applied at a voltage that does not locally destroy or deform the conductive thin film (3), for example, a voltage of about 0.1 V. A resistance value is obtained by measurement, and at this time, for example, if a resistance of 1 M ohm or more is indicated, the energization forming process is terminated.

【0043】通電フォーミング処理が終了した後、素子
に活性化処理を施すことが望ましい。活性化処理とは、
例えば10-4〜10-5torr程度の真空度で、通電フォー
ミングと同様、パルス波高値が一定の電圧パルスを繰り
返し印加して、真空中に存在する有機物質に起因する炭
素または炭素化合物を導電性薄膜の上に堆積させ、素子
電流(If)および放出電流(Ie)を著しく変化させ
る処理である。この活性化処理は、素子電流(If)と
放出電流(Ie)を測定しながら、例えば放出電流(I
e)が飽和した時点で終了する。また印加する電圧パル
スは、動作駆動電圧で行うことが望ましい。なお、活性
化処理において炭素または炭素化合物とは、グラファイ
ト(単結晶・多結晶双方を指す。)や非晶質カーボン
(非晶質カーボンおよび非晶質カーボンと多結晶グラフ
ァイトとの混合物を指す。)である。また、これらが導
電性薄膜上に堆積してできた膜の厚さは、500オング
ストローム以下が適当であり、好ましくは300オング
ストローム以下である。
After the energization forming process is completed, it is desirable to perform an activation process on the device. The activation process is
For example, at a degree of vacuum of about 10 -4 to 10 -5 torr, a voltage pulse having a constant pulse peak value is repeatedly applied to conduct carbon or a carbon compound caused by an organic substance existing in a vacuum, similarly to the energization forming. This is a process in which the device current (If) and the emission current (Ie) are remarkably changed by being deposited on a conductive thin film. In this activation process, for example, while measuring the device current (If) and the emission current (Ie), the emission current (I
It ends when e) is saturated. Further, it is desirable that the applied voltage pulse be performed at an operation drive voltage. In the activation treatment, carbon or a carbon compound refers to graphite (both single crystal and polycrystal) and amorphous carbon (amorphous carbon and a mixture of amorphous carbon and polycrystalline graphite). ). The thickness of the film formed by depositing these on the conductive thin film is appropriately 500 Å or less, and preferably 300 Å or less.

【0044】以上のようにして作製した電子放出素子の
動作駆動雰囲気は、通電フォーミング処理や活性化処理
における真空度よりも高い真空度の雰囲気下がよい。例
えば、約10-6torr以上の真空度であり、好ましくは超
高真空系であり、炭素または炭素化合物が導電性薄膜上
にほとんど新たに堆積しない真空度である。こうするこ
とによって、素子電流(If)および放出電流(Ie)
を安定化させることができる。
The operation driving atmosphere of the electron-emitting device manufactured as described above is preferably an atmosphere having a higher vacuum than the energization forming process and the activation process. For example, the degree of vacuum is about 10 −6 torr or more, preferably an ultrahigh vacuum system, and a degree of vacuum in which carbon or a carbon compound is hardly newly deposited on the conductive thin film. By doing so, the device current (If) and the emission current (Ie)
Can be stabilized.

【0045】また電子放出素子の動作駆動は、上記の高
い真空度の雰囲気下で80〜150℃の加熱後に行うこ
とが望ましい。
It is desirable to drive the electron-emitting device after heating at 80 to 150 ° C. in the above-described high vacuum atmosphere.

【0046】次に本発明の電子源基板について説明す
る。本発明の電子源基板は、複数の表面伝導型電子放出
素子を基板上に配列することにより形成される。表面伝
導型電子放出素子の配列の方式としては、表面伝導型電
子放出素子を並列に配置して個々の素子の両端を配線で
接続するはしご型配置(以下「はしご型配置」と表
す。)、表面伝導型電子放出素子の1対の素子電極にそ
れぞれX軸方向配線・Y軸方向配線を接続した単純マト
リクス配置(以下「マトリクス型配置」と表す。)等が
挙げられる。なお、はしご型配置の電子源基板を有する
画像形成装置には、電子放出素子からの電子飛翔を制御
する電極である制御電極(例えば図12のグリッド電極
(121))を必要とする。
Next, the electron source substrate of the present invention will be described. The electron source substrate of the present invention is formed by arranging a plurality of surface conduction electron-emitting devices on a substrate. As a method of arranging the surface-conduction electron-emitting devices, a ladder-type arrangement in which the surface-conduction electron-emitting devices are arranged in parallel and both ends of each element are connected by wiring (hereinafter, referred to as a “ladder-type arrangement”). A simple matrix arrangement (hereinafter, referred to as a "matrix-type arrangement") in which an X-axis direction wiring and a Y-axis direction wiring are connected to a pair of element electrodes of a surface conduction electron-emitting device, respectively, is exemplified. Note that the image forming apparatus having the ladder-shaped arrangement of the electron source substrates requires a control electrode (for example, a grid electrode (121) in FIG. 12) which is an electrode for controlling the electron emission from the electron-emitting device.

【0047】以下、マトリクス型配置の電子源基板の構
成について図7を用いて説明する。マトリクス型配置の
電子源基板の構成は、基板(1)、X軸方向配線(7
1)、Y軸方向配線(72)、表面伝導型電子放出素子
(73)、結線(74)等からなる。
Hereinafter, the configuration of the electron source substrate having a matrix arrangement will be described with reference to FIG. The configuration of the electron source substrate of the matrix type arrangement includes the substrate (1), the X-axis direction wiring (7
1), a wiring in the Y-axis direction (72), a surface conduction electron-emitting device (73), a connection (74), and the like.

【0048】基板(1)は、前述のガラス基板等であ
り、用途に応じて形状が適宜設定される。
The substrate (1) is the above-mentioned glass substrate or the like, and the shape is appropriately set according to the application.

【0049】X軸方向配線(61)は、Dx1、Dx2、・
・・、Dxmで示されるm本の配線からなる。Y軸方向配
線(62)は、Dy1、Dy2、・・・、Dynで示されるn
本の配線からなる(mおよびnは共に正の正数)。ま
た、多数の表面伝導型電子放出素子(73)にほぼ均等
な電圧が供給されるように、配線の材料・膜厚・幅が適
宜設定される。これらm本のX軸方向配線(71)とn
本のY軸方向配線(72)とは不図示の層間絶縁膜によ
り電気的に分離され、マトリックス型配置の配線を構成
する。不図示の層間絶縁膜は、X軸方向配線(71)を
形成した基板(1)の全面または一部の所望の領域に形
成される。これらのX軸方向配線(71)とY軸方向配
線(72)は、それぞれ外部端子へ引き出される。また
m本のX軸方向配線(71)とn本のY軸方向配線(7
2)は、それぞれ結線(74)によって個々の表面伝導
型電子放出素子の素子電極(不図示)と電気的に接続さ
れている。このとき表面伝導型電子放出素子(73)
は、基板上(1)または不図示の層間絶縁膜上のどちら
に形成してもよい。なお、X軸方向配線(71)は、X
軸方向の各列の表面伝導型電子放出素子(73)を入力
信号に応じて走査するための走査信号を印加する走査信
号発生手段(例えば図10の走査回路(102))と電
気的に接続されている。一方、Y軸方向配線(72)に
は、Y軸方向の各列の表面伝導型電子放出素子(73)
を入力信号に応じて変調するための変調信号を印加する
変調信号発生手段(例えば図10の変調信号発生器(1
07))と電気的に接続されている。各表面伝導型電子
放出素子に印加される駆動電圧は、当該素子に印加され
る走査信号と変調信号との差電圧として供給される。
The X-axis direction wiring (61) includes Dx1, Dx2,.
.., Consisting of m wirings denoted by Dxm. The Y-axis direction wiring (62) is denoted by Dy1, Dy2,.
(M and n are both positive numbers). Further, the material, thickness and width of the wiring are appropriately set so that a substantially uniform voltage is supplied to a large number of surface conduction electron-emitting devices (73). These m X-axis wirings (71) and n
The Y-axis direction wiring (72) is electrically separated from the Y-direction wiring (72) by an interlayer insulating film (not shown) to form a wiring in a matrix arrangement. The interlayer insulating film (not shown) is formed on the entire surface of the substrate (1) on which the X-axis direction wiring (71) is formed or on a desired region of a part thereof. The X-axis direction wiring (71) and the Y-axis direction wiring (72) are respectively drawn to external terminals. In addition, m X-axis wirings (71) and n Y-axis wirings (7
2) are electrically connected to device electrodes (not shown) of the respective surface conduction electron-emitting devices by connection (74). At this time, the surface conduction electron-emitting device (73)
May be formed on the substrate (1) or on an interlayer insulating film (not shown). Note that the X-axis direction wiring (71)
It is electrically connected to a scanning signal generating means (for example, a scanning circuit (102) in FIG. 10) for applying a scanning signal for scanning the surface conduction electron-emitting devices (73) in each column in the axial direction according to an input signal. Have been. On the other hand, the Y-direction wiring (72) has surface conduction electron-emitting devices (73) in each row in the Y-axis direction.
A modulation signal generator for applying a modulation signal for modulating a signal according to an input signal (for example, a modulation signal generator (1
07)). The driving voltage applied to each surface conduction electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.

【0050】以上の構成おいて、単純なマトリクス型配
置の配線だけで個々の素子を選択して独立に駆動でき
る。
In the above configuration, individual elements can be selected and driven independently only by wiring in a simple matrix arrangement.

【0051】次に、マトリクス型配置の電子源基板を備
えた表示パネルについて、図8および図9を用いて説明
する。図8は本発明の表示パネルの基本構成図であり、
図9は本発明の表示パネルに用いられる蛍光膜の平面図
である。
Next, a display panel provided with an electron source substrate having a matrix arrangement will be described with reference to FIGS. FIG. 8 is a basic configuration diagram of a display panel of the present invention.
FIG. 9 is a plan view of a fluorescent film used for the display panel of the present invention.

【0052】図8において本発明の表示パネルは、電子
源基板(81)、電子源基板を固定するリアプレート
(82)、ガラス基板(83)の内面に蛍光膜(84)
・メタルバック(85)等を備えたフェースプレート
(86)、支持枠(87)等からなる。電子源基板(8
1)上には、表面伝導型電子放出素子(73)の一対の
素子電極と電気的に接続されたX軸方向配線(71)お
よびY軸方向配線(72)が形成されている。
In FIG. 8, the display panel of the present invention comprises an electron source substrate (81), a rear plate (82) for fixing the electron source substrate, and a fluorescent film (84) on the inner surface of a glass substrate (83).
It comprises a face plate (86) provided with a metal back (85) and the like, a support frame (87) and the like. Electron source substrate (8
1) On the X-axis direction wiring (71) and the Y-axis direction wiring (72) electrically connected to a pair of device electrodes of the surface conduction electron-emitting device (73) are formed.

【0053】外囲器(88)は、フェースプレート(8
6)、支持枠(87)およびリアプレート(82)で構
成される。外囲器は、フリットガラス等を塗布し、大気
中または窒素中で400〜500℃で10分以上焼成し
て、封着する。リアプレートは主に電子源基板(81)
の強度を補強する目的で設けられるため、電子源基板自
体が十分な強度を持つ場合は、リアプレートを用いない
で、電子源基板に直接に支持枠を設けて外囲器を構成し
てもよい。また、フェースプレート(86)とリアプレ
ート(82)との間にスペーサーと呼ばれる耐大気圧支
持部材を設けることで、大気圧に対して十分な強度をも
つ外囲器にしてもよい。
The envelope (88) is provided with a face plate (8).
6), a support frame (87) and a rear plate (82). The envelope is coated with frit glass or the like, and fired in air or nitrogen at 400 to 500 ° C. for 10 minutes or more, and sealed. The rear plate is mainly an electron source substrate (81)
In order to reinforce the strength of the electron source substrate itself, if the electron source substrate itself has sufficient strength, without using a rear plate, even if the support frame is provided directly on the electron source substrate to form an envelope Good. Further, by providing an anti-atmospheric pressure support member called a spacer between the face plate (86) and the rear plate (82), the envelope may have sufficient strength against atmospheric pressure.

【0054】図8中の蛍光膜(84)の平面図を図9に
示す。モノクロームの蛍光膜の場合は蛍光体のみからな
る場合があるが、カラーの蛍光膜の場合は黒色導電材
(91)と蛍光体(92)とで構成され、ブラックスト
ライプ(図9(a))、ブラックマトリクス(図9
(b))等の形態をとる。黒色導電材を設ける目的は、
カラー表示に必要となる3原色蛍光体の各蛍光体間の塗
り分け部を黒くして混色等を目立たなくすること、およ
び蛍光膜における外光反射によるコントラストの低下を
抑制することである。黒色導電材の材料としては、黒鉛
を主成分とする材料が通常よく用いられるが、導電性が
あり、光の透過および反射が少ない材料であればこれに
限定されない。ガラス基板(83)に蛍光体を塗布する
方法は、モノクロームとカラーの区別によらず沈殿法や
印刷法が用いられる。
FIG. 9 is a plan view of the fluorescent film (84) in FIG. In the case of a monochrome fluorescent film, it may consist of only a phosphor, but in the case of a color fluorescent film, it is composed of a black conductive material (91) and a phosphor (92), and a black stripe (FIG. 9A) , Black matrix (Fig. 9
(B)) and the like. The purpose of providing the black conductive material is
The purpose of the present invention is to blacken the portions of the three primary color phosphors required for color display between the respective phosphors so as to make color mixing less noticeable, and to suppress a decrease in contrast due to reflection of external light on the phosphor film. As a material of the black conductive material, a material containing graphite as a main component is usually often used. However, the material is not limited to this as long as it is conductive and has little light transmission and reflection. As a method of applying the phosphor on the glass substrate (83), a precipitation method or a printing method is used irrespective of the distinction between monochrome and color.

【0055】図8において蛍光膜(84)の内面側に
は、通常、メタルバック(85)が設けられる。メタル
バックの目的は、照射された電子により蛍光膜が帯電す
るのを防止すること、蛍光体の内面側への発光をフェー
スプレート(86)側へ鏡面反射することにより輝度を
向上させること、電子ビーム加速電圧を印加するための
電極として用いること、外囲器内で発生した負イオンの
衝突によるダメージから蛍光体を保護すること等であ
る。メタルバックは、蛍光膜の形成後、蛍光膜の内面側
表面の平滑化処理(通常、フィルミングと呼ばれる。)
を行い、その後、Al(アルミニウム)を真空蒸着等で
堆積することで作製できる。フェースプレートには、さ
らに蛍光膜の導電性を高めるため、蛍光膜の外面側に透
明電極(不図示)を設けてもよい。
In FIG. 8, a metal back (85) is usually provided on the inner surface side of the fluorescent film (84). The purpose of the metal back is to prevent the phosphor film from being charged by the irradiated electrons, to improve the brightness by specularly reflecting light emitted to the inner surface side of the phosphor toward the face plate (86), It is used as an electrode for applying a beam acceleration voltage, and to protect a phosphor from damage due to collision of negative ions generated in an envelope. After forming the fluorescent film, the metal back smoothes the inner surface of the fluorescent film (generally called filming).
And then depositing Al (aluminum) by vacuum evaporation or the like. The face plate may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film in order to further increase the conductivity of the fluorescent film.

【0056】外囲器(88)の封着を行う際、カラーの
蛍光体を用いた場合は、各色蛍光体と表面伝導型電子放
出素子とは位置的に対応させる必要があり、十分な位置
合わせを行う必要がある。
When sealing the envelope (88), when color phosphors are used, it is necessary that the phosphors of each color correspond to the surface-conduction type electron-emitting device, and a sufficient position is required. It is necessary to make adjustments.

【0057】以上のようにして形成された本発明の表示
パネルは、外囲器に設けられた排気管(不図示)を通じ
10-7torr程度の真空度にされ封止が行われる。このと
き、外囲器の封止後の真空度を維持するためにゲッター
処理を行ってもよい。このゲッター処理は、封止を行う
直前または封止後に行われ、抵抗加熱または高周波加熱
等の加熱法により外囲器内の所定の位置(不図示)に配
置されたゲッターを加熱し、蒸着膜を形成する処理であ
る。ゲッターは、通常Ba等が主成分であり、この蒸着
膜の吸着作用によって、例えば10-5〜10-7torrの真
空度を維持することができる。
The display panel of the present invention formed as described above is sealed at a degree of vacuum of about 10 -7 torr through an exhaust pipe (not shown) provided in the envelope. At this time, a getter process may be performed to maintain the degree of vacuum after sealing the envelope. This getter processing is performed immediately before or after sealing, and the getter disposed at a predetermined position (not shown) in the envelope is heated by a heating method such as resistance heating or high-frequency heating to form a vapor-deposited film. Is a process of forming The getter is usually composed mainly of Ba or the like, and a vacuum degree of, for example, 10 −5 to 10 −7 torr can be maintained by the adsorption action of the deposited film.

【0058】次に、マトリクス型配置の電子源基板を備
えた表示パネルを用いた、NTSC方式のテレビ信号に
基づいてテレビ表示を行うための駆動回路の概略構成を
図10のブロック図を用いて説明する。これは、本発明
の画像形成装置の実施態様の1つを表すものである。駆
動回路の構成は、表示パネル(101)、走査回路(1
02)、制御回路(103)、シフトレジスタ(10
4)、ラインメモリ(105)、同期信号分離回路(1
06)、変調信号発生器(107)および直流電源(V
x,Va)からなる。
Next, referring to the block diagram of FIG. 10, a schematic configuration of a drive circuit for performing television display based on an NTSC television signal using a display panel having an electron source substrate in a matrix type arrangement will be described. explain. This represents one embodiment of the image forming apparatus of the present invention. The configuration of the driving circuit includes a display panel (101), a scanning circuit (1).
02), control circuit (103), shift register (10
4), line memory (105), synchronization signal separation circuit (1)
06), a modulation signal generator (107) and a DC power supply (V
x, Va).

【0059】表示パネル(101)は、端子(Dox1、
Dox2、・・・、Doxm)、端子(Doy1、Doy2、・・
・、Doyn)および高圧端子(Hv)を介して、外部の電
気回路と接続している。このうち端子(Dox1、Dox2、
・・・、Doxm)には、表示パネル(101)内の電子
源基板にm行n列の行列状にマトリクス配線された表面
伝導型電子放出素子群を1行(n個の素子)ずつ順次駆
動していくための走査信号が印加される。一方、端子
(Doy1、Doy2、・・・、Doyn)には、前記走査信号
により選択された1行の表面伝導型電子放出素子中の各
素子の出力電子ビームを制御するための変調信号が印加
される。また高圧端子(Hv)には、直流電源(Va)
から、例えば10kVの直流電圧が供給される。この直
流電圧は、表面伝導型電子放出素子から出力される電子
ビームへ、蛍光体を励起するのに十分なエネルギーを付
与するための加速電圧である。
The display panel (101) has terminals (Dox1,
Dox2, ..., Doxm), terminals (Doy1, Doy2, ...)
, Doyn) and a high-voltage terminal (Hv). Terminals (Dox1, Dox2,
.., Doxm), a surface conduction electron-emitting device group arranged in a matrix of m rows and n columns on an electron source substrate in the display panel (101) is sequentially arranged in one row (n elements). A scanning signal for driving is applied. On the other hand, to the terminals (Doy1, Doy2,..., Doyn), a modulation signal for controlling the output electron beam of each of the surface conduction electron-emitting devices in one row selected by the scanning signal is applied. Is done. A DC power supply (Va) is connected to the high voltage terminal (Hv).
Supplies a DC voltage of, for example, 10 kV. This DC voltage is an accelerating voltage for applying sufficient energy to the electron beam output from the surface conduction electron-emitting device to excite the phosphor.

【0060】走査回路(102)は、内部にm個のスイ
ッチング素子(S1、S2、・・・、Sm)を備えてお
り、各スイッチング素子は、直流電圧源(Vx)の出力
電圧または0V(グランドレベル)のいずれか一方を選
択し、表示パネル(101)の端子(Dox1、Dox2、・
・・、Doxm)と電気的に接続する。スイッチング素子
(S1、S2、・・・、Sm)は、制御回路(103)が
出力する制御信号Tscanに基づいて動作するが、実際に
は例えば、FETのようなスイッチング素子を組み合わ
せることにより構成することができる。なお直流電圧
(Vx)は、表面伝導型電子放出素子の特性(電子放出
しきい値電圧)に基づき、走査されていない素子に印加
される駆動電圧が電子放出しきい値電圧以下となるよう
な一定の電圧を出力するように設定されている。
The scanning circuit (102) includes m switching elements (S1, S2,..., Sm) inside, and each switching element outputs the output voltage of the DC voltage source (Vx) or 0V ( Ground level), and select the terminal (Dox1, Dox2,...) Of the display panel (101).
.., Doxm). The switching elements (S1, S2,..., Sm) operate based on the control signal Tscan output from the control circuit (103), but are actually configured by combining switching elements such as FETs. be able to. The DC voltage (Vx) is determined based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting device such that the drive voltage applied to the unscanned device is equal to or lower than the electron emission threshold voltage. It is set to output a constant voltage.

【0061】制御回路(103)は、外部から入力され
る画像信号に基づいて適切な表示が行われるように各部
の動作を整合させる働きをもつ。次に説明する同期信号
分離回路(106)から送られる同期信号Tsyncに基づ
いて各部に対してTscan、TsftおよびTmryの各制御信
号を発生する。
The control circuit (103) has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. Based on the synchronizing signal Tsync sent from the synchronizing signal separating circuit (106) described below, each control signal of Tscan, Tsft and Tmry is generated for each unit.

【0062】同期信号分離回路(106)は、外部から
入力されるNTSC方式のテレビ信号から同期信号成分
と輝度信号成分とを分離するための回路であり、周波数
分離回路(フィルター回路)を用いて構成できる。同期
信号分離回路により分離された同期信号は垂直同期信号
と水平同期信号とからなるが、ここでは説明の便宜上D
ATA信号と表す。同信号はシフトレジスタ(104)
に入力される。
The synchronizing signal separating circuit (106) is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a frequency separating circuit (filter circuit). Can be configured. The synchronization signal separated by the synchronization signal separation circuit is composed of a vertical synchronization signal and a horizontal synchronization signal.
Expressed as an ATA signal. The signal is a shift register (104)
Is input to

【0063】シフトレジスタ(104)は、時系列的に
シリアルに入力される上記DATA信号を画像の1ライ
ンごとにシリアル/パラレル変換するためのものであ
り、前記制御回路(103)からから送られる制御信号
Tsftに基づいて動作する。すなわち、制御信号Tsftは
シフトレジスタのシフトロックであると言い換えてもよ
い。シリアル/パラレル変換された画像1ライン分(電
子放出素子n個分の駆動データに相当)のデータは、
(Id1、Id2、・・・、Idn)のn個の並列信号として
シフトレジスタ(104)から出力される。
The shift register (104) is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is sent from the control circuit (103). It operates based on the control signal Tsft. That is, the control signal Tsft may be rephrased as the shift lock of the shift register. The data for one line of the image that has been subjected to the serial / parallel conversion (corresponding to the drive data for n electron emitting elements)
(Id1, Id2,..., Idn) are output from the shift register (104) as n parallel signals.

【0064】ラインメモリ(105)は、画像1ライン
分のデータを必要時間の間だけ記憶するための記憶装置
であり、制御回路(103)から送られる制御信号Tmr
yにしたがって適宜、並列信号(Id1、Id2、・・・、
Idn)の内容を記憶する。記憶された内容は、並列信号
(Id'1、Id'2、・・・、Id'n)として出力され、変
調信号発生器(107)に入力される。
A line memory (105) is a storage device for storing data of one line of an image for a required time, and a control signal Tmr sent from the control circuit (103).
The parallel signals (Id1, Id2,...,
Idn) is stored. The stored contents are output as parallel signals (Id′1, Id′2,..., Id′n) and input to the modulation signal generator (107).

【0065】変調信号発生器(107)は、上記の画像
データの並列信号(Id'1、Id'2、・・・、Id'n)の
各々に応じて表面伝導型電子放出素子の各々を適切に駆
動変調するための信号源であり、その出力信号は端子
(Doy1、Doy2、・・・、Doyn)を通じて表示パネル
(101)内の表面伝導型電子放出素子に印加される。
The modulation signal generator (107) controls each of the surface conduction electron-emitting devices in accordance with each of the parallel signals (Id'1, Id'2, ..., Id'n) of the image data. This is a signal source for appropriately driving and modulating, and the output signal is applied to the surface conduction electron-emitting device in the display panel (101) through the terminals (Doy1, Doy2,..., Doyn).

【0066】ここで本発明の表面伝導型電子放出素子
は、放出電流(Ie)に対して以下の基本特性を有して
いる。すなわち、電子放出には明確なしきい値電圧(V
th)があり、このしきい値電圧(Vth)以上の電圧が印
加されたときだけ電子の放出が生じる。また、しきい値
(Vth)以上の電圧の印加では、表面伝導型電子放出素
子への印加電圧の変化に応じて放出電流(Ie)も変化
していく。なお、しきい値電圧(Vth)の値および放出
電流(Ie)の変化の度合いは、表面伝導型電子放出素
子の材料・構成・製造方法によって異なる場合もある。
以上の基本特性をさらに説明すると、表面伝導型電子放
出素子にパルス状の電圧(以下「電圧パルス」と表
す。)を印加する場合、しきい値(Vth)未満の電圧を
印加しても電子放出は生じないが、しきい値(Vth)以
上の電圧を印加すると電子ビームが出力される。その
際、第1には、電圧パルスの波高値(Vm)を変化させ
ることにより出力電子ビームの強度を制御することがで
きる。第2には、電圧パルスの幅(Pw)を変化させる
ことにより出力される電子ビームの電荷の総量を制御す
ることができる。
Here, the surface conduction electron-emitting device of the present invention has the following basic characteristics with respect to the emission current (Ie). That is, a clear threshold voltage (V
th), and electrons are emitted only when a voltage higher than the threshold voltage (Vth) is applied. When a voltage equal to or higher than the threshold (Vth) is applied, the emission current (Ie) also changes in accordance with a change in the voltage applied to the surface conduction electron-emitting device. The value of the threshold voltage (Vth) and the degree of change of the emission current (Ie) may vary depending on the material, configuration, and manufacturing method of the surface conduction electron-emitting device.
The above basic characteristics will be further described. When a pulse-like voltage (hereinafter, referred to as a “voltage pulse”) is applied to the surface conduction electron-emitting device, even if a voltage less than the threshold value (Vth) is applied, electrons are not applied. No emission occurs, but an electron beam is output when a voltage higher than the threshold value (Vth) is applied. At that time, first, the intensity of the output electron beam can be controlled by changing the peak value (Vm) of the voltage pulse. Second, by changing the width (Pw) of the voltage pulse, the total amount of charges of the output electron beam can be controlled.

【0067】入力信号に応じて表面伝導型電子放出素子
を駆動変調する方式としては、電圧変調方式、パルス変
調方式等が用いられている。電圧変調方式を実施する場
合は、変調信号発生器(107)として、一定の幅(P
w)の電圧パルスを発生するが入力されるデータに応じ
て適宜電圧パルスの波高値(Vm)の変調を行う電圧変
調方式の回路を有するものが用いられる。またパルス変
調方式を実施する場合は、変調信号発生器(107)と
して、一定の波高値(Vm)の電圧パルスを発生するが
入力されるデータに応じて適宜電圧パルスの幅(Pw)
の変調を行うパルス変調方式の回路を有するものが用い
られる。
As a method of driving and modulating the surface conduction electron-emitting device according to an input signal, a voltage modulation method, a pulse modulation method, or the like is used. When implementing the voltage modulation method, the modulation signal generator (107) has a fixed width (P
w) A voltage pulse which generates a voltage pulse but has a voltage modulation type circuit for appropriately modulating the peak value (Vm) of the voltage pulse according to input data is used. When the pulse modulation method is performed, a voltage pulse having a constant peak value (Vm) is generated as a modulation signal generator (107), and the width of the voltage pulse (Pw) is appropriately determined according to input data.
Having a circuit of a pulse modulation system for performing the above-mentioned modulation.

【0068】本発明の画像形成装置は、画像信号のシリ
アル/パラレル変換およびデータの記憶が所定の速度で
行われていれば、シフトレジスタやラインメモリはデジ
タル信号式でもアナログ信号式でもどちらでも差し支え
ない。
In the image forming apparatus of the present invention, as long as the serial / parallel conversion of the image signal and the storage of the data are performed at a predetermined speed, the shift register and the line memory may be either digital signal type or analog signal type. Absent.

【0069】デジタル信号を用いる場合は、同期信号分
離回路(106)の出力信号DATAをデジタル信号化
する必要があるが、これは同期信号分離回路の出力部に
A/D変換器を備えれば可能である。電圧変調方式にお
いては、変調信号発生器(107)に、例えばD/A変
換回路を用い、必要に応じて増幅回路等をつけ加えれば
よい。またパルス変調方式においては、変調信号発生器
は、例えば高速の発信器、その発信器の出力する波数を
計算する計数器(カウンタ)およびその計数器の出力値
とラインメモリの出力値とを比較する比較器(コンパレ
ータ)を組み合わせた回路を用いて構成できる。必要に
応じて、比較器の出力するパルス幅(Pw)が変調され
た変調信号を表面伝導型電子放出素子の駆動電圧にまで
増幅する増幅器をつけ加えてもよい。
When a digital signal is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit (106) into a digital signal. This can be achieved by providing an A / D converter at the output of the synchronization signal separation circuit. It is possible. In the voltage modulation method, for example, a D / A conversion circuit may be used for the modulation signal generator (107), and an amplification circuit or the like may be added as necessary. In the pulse modulation method, the modulation signal generator includes, for example, a high-speed oscillator, a counter for calculating the wave number output from the oscillator, and a comparison between the output value of the counter and the output value of the line memory. It can be configured using a circuit in which a comparator (comparator) is combined. If necessary, an amplifier may be added to amplify the modulation signal output from the comparator, in which the pulse width (Pw) is modulated, to the driving voltage of the surface conduction electron-emitting device.

【0070】アナログ信号を用いる場合は、電圧変調方
式においては、変調信号発生器(107)に、例えばオ
ペアンプ等を用いた増幅回路を用いればよく、必要に応
じてレベルシフト回路等をつけ加えてもよい。またパル
ス変調方式においては、例えば電圧制御型発信回路(V
CO)を用いればよく、必要に応じて表面伝導型電子放
出素子の駆動電圧まで信号を増幅する増幅器をつけ加え
てもよい。
When an analog signal is used, in the voltage modulation method, an amplification circuit using, for example, an operational amplifier or the like may be used for the modulation signal generator (107), and a level shift circuit or the like may be added if necessary. Good. In the pulse modulation method, for example, a voltage control type oscillation circuit (V
CO) may be used, and if necessary, an amplifier for amplifying a signal up to the drive voltage of the surface conduction electron-emitting device may be added.

【0071】以上に説明した画像形成装置の構成は、表
示等に用いられる好適な画像形成装置に必要な概略構成
であり、例えば各部材の材料等、詳細な部分は上述の内
容に限られるものではなく、画像形成装置の用途に応じ
て適宜選択する。また、入力信号例としてNTSC方式
を挙げたが、この方式に限るものではなく、PAL方
式、SECAM方式などの諸方式でもよい。これらの方
式よりも多数の走査線からなるTV信号、例えばMUS
E方式をはじめとする高品位TV方式であってもよい。
The configuration of the image forming apparatus described above is a schematic configuration necessary for a suitable image forming apparatus used for display or the like. For example, detailed portions such as materials of each member are limited to those described above. Instead, it is appropriately selected according to the use of the image forming apparatus. Although the NTSC system has been described as an example of the input signal, the present invention is not limited to this system, and various systems such as the PAL system and the SECAM system may be used. TV signals composed of a larger number of scanning lines than these methods, for example, MUS
A high-definition TV system including the E system may be used.

【0072】このようにして完成した画像形成装置によ
る画像の表示は、表示パネルの端子(Dox1、Dox2、・
・・、Doxm)および端子(Doy1、Doy2、・・・、Do
ym)を通じて各表面伝導型電子放出素子へ電圧を印加し
て電子を放出させ、このとき高圧端子(Hv)を通じて
メタルバック(85)あるいは透明電極(不図示)に高
電圧を印加し、上記の放出された電子を加速して蛍光膜
(84)に衝突させ、蛍光体を励起・発光させることに
よって行われる。
Display of an image by the image forming apparatus completed in this way is performed by using terminals (Dox1, Dox2,...) Of the display panel.
.., Doxm) and terminals (Doy1, Doy2,..., Do)
ym) to apply a voltage to each surface conduction electron-emitting device to emit electrons. At this time, a high voltage is applied to the metal back (85) or the transparent electrode (not shown) through the high voltage terminal (Hv), This is performed by accelerating the emitted electrons and causing them to collide with the fluorescent film (84) to excite and emit light from the phosphor.

【0073】次に、はしご型配置の電子源基板およびこ
の電子源基板を備えた表示パネル・画像形成装置につい
て図11および図12を用いて説明する。
Next, a ladder-type electron source substrate and a display panel / image forming apparatus provided with the electron source substrate will be described with reference to FIGS. 11 and 12. FIG.

【0074】はしご型配置の電子源基板の構成は、図1
1に示すように基板(1)、表面伝導型電子放出素子
(73)、表面伝導型電子放出素子に接続する共通配線
(111)からなる。表面伝導型電子放出素子(73)
は、基板上にX軸方向に並列に複数個配列される(以下
「素子行」と表す。)。この素子行を基板上に平行に複
数行配置し、これらの素子行の間にそれぞれ共通配線
(111)を設けてはしご型配置の電子源基板を形成す
る。このとき素子行の間の共通配線(111)は、図1
1の(a)または(b)のように設けられる。このよう
な電子源基板の各素子行の共通配線間に適宜駆動電圧を
印加することで、各素子行を独立に駆動することができ
る。すなわち、電子ビームを放出させる素子行には、し
きい値(Vth)以上の電圧を印加し、電子ビームを放出
させない素子行には、しきい値(Vth)未満の電圧を印
加すればよい。
The configuration of the ladder-type electron source substrate is shown in FIG.
As shown in FIG. 1, a substrate (1), a surface conduction electron-emitting device (73), and a common wiring (111) connected to the surface conduction electron-emitting device. Surface conduction electron-emitting device (73)
Are arranged on the substrate in parallel in the X-axis direction (hereinafter, referred to as “element rows”). A plurality of the element rows are arranged in parallel on the substrate, and a common wiring (111) is provided between the element rows to form a ladder-shaped electron source substrate. At this time, the common wiring (111) between the element rows is
1 (a) or (b). By appropriately applying a driving voltage between the common wires of each element row of the electron source substrate, each element row can be driven independently. That is, a voltage higher than the threshold value (Vth) may be applied to an element row that emits an electron beam, and a voltage lower than the threshold value (Vth) may be applied to an element row that does not emit an electron beam.

【0075】図12は、はしご型配置の電子源基板を備
えた本発明の表示パネルの基本構成図である。この表示
パネルと前記のマトリクス型配置の電子源基板を備えた
表示パネル(図8)との違いは、フェースプレート(8
6)と電子源基板(81)との間にグリッド電極(12
1)を備えていることである。グリッド電極(121)
には、電子が通過するための開口(122)が多数設け
られており、また外囲器外端子(G1、G2、・・・、G
n)へ接続されている。グリッド電極(121)は、表
面伝導型電子放出素子(73)から放出された電子ビー
ムを変調することができるもので、はしご型配置の素子
行と直行してストライプ状に設けられる。電子を通過さ
せるための開口(112)は、各素子に位置的に対応し
て設けられており、その形状は円形である。グリッド電
極の形状や設置位置は必ずしも図12のようなものでな
くともよい。開口(112)は、例えばメッシュ状に多
数の通過口を設けることもあり、またグリッド電極は表
面伝導型電子放出素子の周囲や近傍に適当に設けてもよ
い。一方、電子源基板(81)は、外囲器外端子(Dox
1、Dox2、・・・、Doxm)へ接続される。この外囲器
外端子(Dox1、Dox2、・・・、Doxm)、およびグリ
ッド電極(121)に接続している外囲器外端子(G
1、G2、・・・、Gn)は、不図示の制御回路と電気的
に接続され、本発明の画像形成装置を形成する。
FIG. 12 is a basic structural diagram of a display panel of the present invention provided with a ladder-type arrangement of electron source substrates. The difference between this display panel and the display panel provided with the above-mentioned matrix type electron source substrate (FIG. 8) is that the face plate (8
6) and the grid electrode (12) between the electron source substrate (81).
1). Grid electrode (121)
Are provided with a large number of openings (122) through which electrons pass, and external terminals (G1, G2,.
n). The grid electrode (121) is capable of modulating the electron beam emitted from the surface conduction electron-emitting device (73), and is provided in a stripe shape so as to be perpendicular to the ladder-shaped device rows. An opening (112) for letting electrons pass is provided corresponding to each element in position, and has a circular shape. The shape and the installation position of the grid electrode do not necessarily have to be as shown in FIG. The opening (112) may be provided with a large number of passage openings, for example, in a mesh shape, and the grid electrode may be appropriately provided around or near the surface conduction electron-emitting device. On the other hand, the electron source substrate (81) has an external terminal (Dox
1, Dox2,..., Doxm). The external terminals (Dox1, Dox2,..., Doxm) and the external terminal (G) connected to the grid electrode (121).
, Gn) are electrically connected to a control circuit (not shown) to form the image forming apparatus of the present invention.

【0076】はしご型配置の電子源基板を備えた本画像
形成装置では、電子源基板の素子行を1列ずつ順次駆動
(走査)してくのと同期させて、グリッド電極列に画像
1ライン分の変調信号を同時に印加することにより、各
電子ビームの蛍光体への照射を制御し、画像を1ライン
ずつ表示することができる。
In the present image forming apparatus having the ladder-shaped arrangement of the electron source substrates, one line of the image is added to the grid electrode column in synchronization with the sequential driving (scanning) of the element rows of the electron source substrate one column at a time. By simultaneously applying the above modulation signals, irradiation of each electron beam to the phosphor can be controlled, and an image can be displayed line by line.

【0077】以上、本発明の方法で製造された表面伝導
型電子放出素子および同電子放出素子を備えた電子源基
板・表示パネル・画像形成装置によれば、テレビジョン
放送の表示装置のみならず、テレビ会議システム、コン
ピューター等の表示装置に適した画像形成装置を提供す
ることができる。さらに、感光性ドラム等で構成された
光プリンターとしての画像形成装置にも適用することが
できる。
As described above, according to the surface conduction electron-emitting device manufactured by the method of the present invention and the electron source substrate, display panel, and image forming apparatus provided with the electron-emitting device, not only the display device for television broadcasting but also An image forming apparatus suitable for a display device such as a video conference system and a computer can be provided. Further, the present invention can be applied to an image forming apparatus as an optical printer including a photosensitive drum or the like.

【0078】[0078]

【実施例】以下、本発明を実施例によりさらに説明する
が、本発明はこれらに限定するものではない。
EXAMPLES The present invention will be further described below with reference to examples, but the present invention is not limited to these examples.

【0079】実施例1 本実施例では、本発明の方法で表面伝導型電子放出素子
を作製し、この表面伝導型電子放出素子をマトリクス型
に配線して電子源基板とし、この電子源基板を用いて表
示パネルを作製し、さらにこの表示パネルを用いて画像
形成装置を作製した。
Example 1 In this example, a surface conduction electron-emitting device was manufactured by the method of the present invention, and the surface conduction electron-emitting device was wired in a matrix to form an electron source substrate. To produce a display panel, and further using this display panel to produce an image forming apparatus.

【0080】まず、本発明の表面伝導型電子放出素子の
素子電極の製造方法を、工程1〜4にしたがって図2お
よび図3を用いて具体的に説明する。
First, the method for manufacturing the device electrode of the surface conduction electron-emitting device of the present invention will be specifically described with reference to FIGS.

【0081】工程1 基板(1)上に、スクリーン印刷法により粘性率約10
万cpsのAu−MOD(有機Au化合物ペースト)を
印刷した。このとき、用いたスクリーン版には、後に素
子電極となる100μm角の抜けパターン(一辺100
μmの正方形)が行列状に配置・形成しており、これに
対応してAu−MODの約100μm角のパターンが基
板上に行列状に形成した。この基板を、通常の熱焼却炉
で580℃まで昇温速度10℃/分で加熱し、580℃
で10分間保持した後、降温速度10℃/分で室温まで
冷却した。その結果、基板上のAu−MODから有機成
分が熱分解除去され、熱処理前とほぼ同形のAu膜が得
られた。第1層として得られたAuの膜厚は約0.5μ
mであった。(図2(a)) 工程2 このAu膜上に第2層として、通常のディップ法により
レーザーの波長帯域で95%以上の透過率をもつレジス
ト(日立化成工業株式会社製RD2000N)を全面塗
布し、80℃で15分間焼成した。(図2(b)) 工程3 図3に示した構成と同様のQスイッチ付きNd:YAG
第2高長波レーザー装置を用い、上記の工程1および2
で形成したパターンのほぼ中央にレーザー照射しなが
ら、ステージ(36)を移動させて加工した。このと
き、レーザーのQスイッチ周波数は1キロヘルツ、平均
出力は5ワットとし、アパーチャおよび集光レンズによ
り基板の膜表面でのレーザービーム径を約10μmと
し、ステージ(131)の送り速度は10mm/秒とし
た。その結果、レーザーの照射した部分だけ、Au膜お
よびレジスト膜が同時に除去された。(図2(c)) 工程4 レジストだけを有機溶媒で溶解し、除去した(図2
(d))。その結果、1対の素子電極の間隔(L)が約
10μm、素子電極の長さ(W1)が約100μmのA
uからなる素子電極が形成された。
Step 1 A viscosity of about 10 was applied on the substrate (1) by screen printing.
A 10,000 cps Au-MOD (organic Au compound paste) was printed. At this time, the screen plate used had a 100 μm square missing pattern (one side of 100 μm) which would later become an element electrode.
μm squares) were arranged and formed in a matrix, and correspondingly, a pattern of about 100 μm square of Au-MOD was formed in a matrix on the substrate. The substrate is heated to 580 ° C. at a rate of 10 ° C./min.
And then cooled to room temperature at a rate of temperature decrease of 10 ° C./min. As a result, the organic component was thermally decomposed and removed from the Au-MOD on the substrate, and an Au film having almost the same shape as before the heat treatment was obtained. The thickness of Au obtained as the first layer is about 0.5 μm.
m. (FIG. 2A) Step 2 A resist (RD2000N manufactured by Hitachi Chemical Co., Ltd.) having a transmittance of 95% or more in a laser wavelength band is entirely coated as a second layer on the Au film by a normal dipping method. Then, it was baked at 80 ° C. for 15 minutes. (FIG. 2 (b)) Step 3 Nd: YAG with Q switch similar to the configuration shown in FIG.
Using the second high-long-wave laser device, the above steps 1 and 2
While irradiating the laser at almost the center of the pattern formed in step 2, the stage (36) was moved and processed. At this time, the Q switch frequency of the laser is 1 kHz, the average output is 5 Watts, the laser beam diameter on the film surface of the substrate is about 10 μm by the aperture and the condensing lens, and the feed speed of the stage (131) is 10 mm / sec. And As a result, the Au film and the resist film were simultaneously removed from only the portion irradiated with the laser. (FIG. 2 (c)) Step 4 Only the resist was dissolved in an organic solvent and removed (FIG. 2 (c)).
(D)). As a result, the distance (L) between the pair of device electrodes is about 10 μm, and the length (W1) of the device electrodes is about 100 μm.
An element electrode made of u was formed.

【0082】以上の方法により、レジストを成膜せずに
レーザー照射したものに比べ、加工端の盛り上がりが減
少し、またレーザーの照射中に、溶解したAu−MOD
の飛散物が素子電極表面に付着することも防ぐことがで
きた。
According to the above-mentioned method, the bulge of the processed end is reduced as compared with the case where laser irradiation is performed without forming a resist, and the Au-MOD dissolved during laser irradiation is reduced.
Was prevented from adhering to the device electrode surface.

【0083】次に、上記の方法により作製した素子電極
を用いた表面伝導型電子放出素子および電子源基板の製
造方法を説明する。
Next, a method of manufacturing a surface conduction electron-emitting device and an electron source substrate using the device electrodes manufactured by the above method will be described.

【0084】上記の方法により作製した素子電極を備え
た基板上に、図7に示すようにX軸方向配線(71)、
絶縁膜(不図示)およびY軸方向配線(72)を通常の
真空成膜、フォトリソグラフィーおよびエッチング法に
より作成した。
As shown in FIG. 7, an X-axis wiring (71),
An insulating film (not shown) and a Y-axis direction wiring (72) were formed by ordinary vacuum film formation, photolithography, and etching.

【0085】次いで、この素子電極を備えた基板(図5
(a))上に、次のようにして導電性薄膜(3)を形成
した(図5(b))。パラジウム換算で約1重量%の酢
酸パラジウム−ビス−ジ−プロピルアミン錯体の酢酸ブ
チル溶液を、上記の素子電極を備えた基板に適量滴下し
た後、速やかに1000rpmで回転させ、塗布した。
その後、大気中で300℃で10分間の熱処理を行っ
た。この塗布および熱処理を3回繰り返し行った後、通
常のフォトリソエッチング法によりパターニングして、
PdOからなる導電性薄膜(3)を形成した。
Next, a substrate provided with the device electrodes (FIG. 5)
(A)), a conductive thin film (3) was formed as follows (FIG. 5 (b)). An appropriate amount of a butyl acetate solution of a palladium acetate-bis-di-propylamine complex of about 1% by weight in terms of palladium was dropped on the substrate provided with the above-mentioned device electrode, and then immediately rotated at 1000 rpm to be applied.
Thereafter, a heat treatment was performed at 300 ° C. for 10 minutes in the air. After repeating this application and heat treatment three times, patterning is performed by a normal photolithography etching method.
A conductive thin film (3) made of PdO was formed.

【0086】続いて、フォーミング処理と呼ばれる通電
処理を行った。このとき、図6(a)に示すような電圧
を素子電極間に真空雰囲気下で印加し、パルス幅(T
1)が1ミリ秒、パルス間隔(T2)が10ミリ秒の短形
波で波高値15Vで行った。この通電処理により導電性
薄膜(3)を局所的に破壊・変形・変質させ、電子放出
部(4)を形成した(図5(c))。
Subsequently, an energization process called a forming process was performed. At this time, a voltage as shown in FIG. 6A is applied between the device electrodes in a vacuum atmosphere, and the pulse width (T
1) was performed at a peak value of 15 V using a square wave having a pulse interval (T2) of 10 milliseconds and a millisecond of 1 millisecond. By this energization treatment, the conductive thin film (3) was locally destroyed, deformed and deteriorated to form an electron emitting portion (4) (FIG. 5 (c)).

【0087】以上のようにして作製した表面伝導型電子
放出素子を備えた電子源基板(図7)を用いて、前述し
たようにフェースプレート(86)と支持枠(87)と
リアプレートとで外囲器(88)を形成し、封止を行っ
て表示パネルを作製し(図8)、さらにNTSC方式の
テレビ信号に基づいてテレビジョン表示を行うための図
10に示すような駆動回路を有する画像形成装置を作製
した。
Using the electron source substrate (FIG. 7) provided with the surface conduction electron-emitting device manufactured as described above, the face plate (86), the support frame (87), and the rear plate are connected as described above. An envelope (88) is formed, sealing is performed to produce a display panel (FIG. 8), and a driving circuit as shown in FIG. 10 for performing television display based on NTSC television signals is provided. An image forming apparatus having the same was manufactured.

【0088】本実施例の表面伝導型電子放出素子、電子
源基板、表示パネルおよび画像形成装置はそれぞれ、素
子電極を従来の製造方法である真空成膜、フォトリソグ
ラフィー、エッチングの各製造技術を用いて作製したも
のと同様の電子放出特性および画像表示特性を示した。
これは、素子電極の加工端部の盛り上がりが減少し、且
つ素子電極の表面に加工時の金属の飛散物が付着してい
ないことによる。また、レーザー加工法で素子電極を作
製したことにより、大画面化に伴う真空成膜装置、フォ
トリソグラフィー装置、エッチング装置等の大型化や装
置数の増大によるコスト増がなく、製造方法も簡略化し
た。
The surface conduction electron-emitting device, the electron source substrate, the display panel, and the image forming apparatus of the present embodiment each use the respective manufacturing techniques of the conventional manufacturing methods of vacuum film formation, photolithography, and etching. The same electron emission characteristics and image display characteristics as those manufactured by the method described above.
This is because the swelling of the processed end of the device electrode is reduced, and no scattered metal is adhered to the surface of the device electrode during processing. In addition, by manufacturing the device electrodes by laser processing, there is no increase in cost due to the increase in the size of vacuum deposition equipment, photolithography equipment, etching equipment, etc. due to the enlargement of the screen, and the increase in the number of equipment, and the manufacturing method is simplified. did.

【0089】実施例2 本実施例では、本発明の方法で表面伝導型電子放出素子
を作製し、この表面伝導型電子放出素子をはしご型に配
線して電子源基板とし、この電子源基板を用いて表示パ
ネルを作製し、さらにこの表示パネルを用いて画像形成
装置を作製した。
Example 2 In this example, a surface conduction electron-emitting device was manufactured by the method of the present invention, and the surface conduction electron-emitting device was wired in a ladder form to form an electron source substrate. To produce a display panel, and further using this display panel to produce an image forming apparatus.

【0090】まず、本発明の表面伝導型電子放出素子の
素子電極の製造方法を、工程1〜4にしたがって図2お
よび図3を用いて具体的に説明する。
First, the method for manufacturing the device electrode of the surface conduction electron-emitting device of the present invention will be specifically described with reference to FIGS.

【0091】工程1 基板(1)上に、スクリーン印刷法により粘性率約5万
cpsのPt−MOD(有機Pt化合物ペースト)を印
刷した。このとき、用いたスクリーン版には、後に素子
電極となる100μm角の抜けパターンが行列状に配置
・形成しており、これに対応してPt−MODの約10
0μm角のパターンが基板上に行列状に形成した。この
基板を、通常の熱焼却炉で650℃まで昇温速度10℃
/分で加熱し、650℃で10分間保持した後、降温速
度の10℃/分で室温まで冷却した。その結果、基板上
に第1層として厚さが約0.4μmの金属Pt膜が形成
した(図2(a))。
Step 1 Pt-MOD (organic Pt compound paste) having a viscosity of about 50,000 cps was printed on the substrate (1) by a screen printing method. At this time, on the screen plate used, 100 μm square through-hole patterns, which will be element electrodes later, are arranged and formed in a matrix.
A pattern of 0 μm square was formed in a matrix on the substrate. This substrate is heated at a rate of 10 ° C. to 650 ° C. in a normal incinerator.
After heating at 650 ° C. for 10 minutes, the mixture was cooled to room temperature at a temperature decreasing rate of 10 ° C./min. As a result, a metal Pt film having a thickness of about 0.4 μm was formed as a first layer on the substrate (FIG. 2A).

【0092】工程2 このPt膜上に、Crのレジネートパウダーをテルピネ
オールに溶解し、粘性率を約5万cpsとしたもの(C
r−MOD)を、工程1と同様にして通常のスクリーン
印刷法を用いて印刷した。これを通常の熱処理炉で、6
50℃まで昇温速度10℃/分で加熱し、650℃で1
0分間保持した後、降温速度10℃/分で室温まで冷却
した。その結果、Pt膜上に第2層として厚さが約0.
4μmの金属Cr膜が形成した(図2(b))。
Step 2 On this Pt film, a resinate powder of Cr was dissolved in terpineol to have a viscosity of about 50,000 cps (C
r-MOD) was printed using a conventional screen printing method in the same manner as in Step 1. This is treated in a normal heat treatment furnace at 6
Heat to 50 ° C at a heating rate of 10 ° C / min.
After holding for 0 minutes, the mixture was cooled to room temperature at a temperature decreasing rate of 10 ° C./min. As a result, a thickness of about 0.2 mm is formed as a second layer on the Pt film.
A 4 μm metal Cr film was formed (FIG. 2B).

【0093】工程3 図3に示した構成と同様のQスイッチ付きNd:YAG
第2高長波レーザー装置を用い、上記の工程1および2
で形成したPtおよびCrのパターンのほぼ中央にレー
ザー照射しながら、ステージ(131)を移動させて加
工した。このとき、レーザーのQスイッチ周波数は3キ
ロヘルツ、平均出力は7.5ワットとし、アパーチャお
よび集光レンズにより基板の膜表面でのレーザービーム
径を約8μmとし、ステージ(131)の送り速度は2
0mm/秒とした。その結果、レーザーの照射した部分
だけ、Pt膜およびCr膜が同時に除去された(図2
(c))。
Step 3 Nd: YAG with Q switch similar to the configuration shown in FIG.
Using the second high-long-wave laser device, the above steps 1 and 2
The stage (131) was moved and processed while irradiating the laser at almost the center of the Pt and Cr pattern formed in the step (1). At this time, the Q switch frequency of the laser is 3 kHz, the average output is 7.5 watts, the laser beam diameter on the film surface of the substrate is about 8 μm by the aperture and the condenser lens, and the feed speed of the stage (131) is 2
0 mm / sec. As a result, the Pt film and the Cr film were simultaneously removed only in the portion irradiated with the laser (FIG. 2).
(C)).

【0094】工程4 CF4+O2でドライエッチングを行い、Crだけを除去
した(図2(d))。これは、PtとCrとのエッチン
グレートの違いによる。ドライエッチングの結果、1対
の素子電極の間隔(L)が約8μm、素子電極の長さ
(W1)が約100μmのPtからなる素子電極が形成
された。
Step 4 Dry etching was performed with CF 4 + O 2 to remove only Cr (FIG. 2D). This is due to the difference in the etching rate between Pt and Cr. As a result of the dry etching, a device electrode made of Pt was formed in which the distance (L) between the pair of device electrodes was about 8 μm and the length (W1) of the device electrode was about 100 μm.

【0095】以上の方法により、Cr膜を成膜せずにレ
ーザー照射したものに比べ、加工端の盛り上がりが減少
し、またレーザーの照射中に、溶解したPt−MODの
飛散物が素子電極表面に付着することも防ぐことができ
た。
By the above method, the bulge of the processed end is reduced as compared with the laser irradiation without forming the Cr film, and the scattered Pt-MOD scattered during the laser irradiation is reduced. It could also be prevented from adhering.

【0096】次に、上記の方法により作製した素子電極
を用いた表面伝導型電子放出素子および電子源基板の製
造方法を説明する。
Next, a method of manufacturing a surface conduction electron-emitting device and an electron source substrate using the device electrodes manufactured by the above method will be described.

【0097】上記の方法により作製した素子電極を備え
た基板上に、図11に示すように共通配線(111)を
通常の真空成膜、フォトリソグラフィーおよびエッチン
グ法により作成した。
As shown in FIG. 11, a common wiring (111) was formed on a substrate provided with the device electrodes manufactured by the above method by ordinary vacuum film formation, photolithography and etching.

【0098】次いで、この素子電極を備えた基板(図5
(a))上に、次のようにして導電性薄膜(3)を形成
した(図5(b))。パラジウム換算で約1重量%の酢
酸パラジウム−ビス−ジ−プロピルアミン錯体の酢酸ブ
チル溶液を、上記の素子電極を備えた基板に適量滴下し
た後、速やかに1000rpmで回転させ、塗布した。
その後、大気中で300℃で10分間の熱処理を行っ
た。この塗布および熱処理を3回繰り返し行った後、通
常のフォトリソエッチング法によりパターニングして、
PdOからなる導電性薄膜(3)を形成した。
Next, a substrate provided with the device electrodes (FIG. 5)
(A)), a conductive thin film (3) was formed as follows (FIG. 5 (b)). A suitable amount of a butyl acetate solution of about 1% by weight of a palladium acetate-bis-di-propylamine complex in terms of palladium was dropped on the substrate provided with the above-mentioned device electrode, and then immediately rotated at 1000 rpm to apply.
Thereafter, a heat treatment was performed at 300 ° C. for 10 minutes in the air. After repeating the application and the heat treatment three times, patterning is performed by a normal photolithography etching method.
A conductive thin film (3) made of PdO was formed.

【0099】続いて、フォーミング処理と呼ばれる通電
処理を行った。このとき、図6(a)に示すような電圧
を素子電極間に真空雰囲気下で印加し、パルス幅(T
1)が1ミリ秒、パルス間隔(T2)が10ミリ秒の短形
波で波高値15Vで行った。この通電処理により導電性
薄膜(3)を局所的に破壊・変形・変質させ、電子放出
部(4)を形成した(図5(c))。
Subsequently, an energization process called a forming process was performed. At this time, a voltage as shown in FIG. 6A is applied between the device electrodes in a vacuum atmosphere, and the pulse width (T
1) was performed at a peak value of 15 V using a square wave having a pulse interval (T2) of 10 milliseconds and a millisecond of 1 millisecond. By this energization treatment, the conductive thin film (3) was locally destroyed, deformed and deteriorated to form an electron emitting portion (4) (FIG. 5 (c)).

【0100】以上のようにして作製した表面伝導型電子
放出素子を備えた電子源基板(図11)を用いて、前述
したようにフェースプレート(86)とグリッド電極
(121)、支持枠(87)、リアプレート(82)と
で外囲器(88)を形成し、封止を行って表示パネルを
作製し(図12)、さらにNTSC方式のテレビ信号に
基づいてテレビジョン表示を行うための図10に示すよ
うな駆動回路を有する画像形成装置を作製した。
As described above, the face plate (86), the grid electrode (121), and the support frame (87) were prepared using the electron source substrate (FIG. 11) provided with the surface conduction electron-emitting device manufactured as described above. ) And a rear plate (82) to form an envelope (88), seal it to produce a display panel (FIG. 12), and further perform television display based on NTSC television signals. An image forming apparatus having a drive circuit as shown in FIG. 10 was manufactured.

【0101】本実施例の表面伝導型電子放出素子、電子
源基板、表示パネルおよび画像形成装置はそれぞれ、素
子電極を従来の製造方法である真空成膜、フォトリソグ
ラフィー、エッチングの各製造技術を用いて作製したも
のと同様の電子放出特性および画像表示特性を示した。
これは、素子電極の加工端部の盛り上がりが減少し、且
つ素子電極の表面に加工時の金属の飛散物が付着してい
ないことによる。また、レーザー加工法で素子電極を作
製したことにより、大画面化に伴う真空成膜装置、フォ
トリソグラフィー装置、マスクアライナー、エッチング
装置等の大型化や装置数の増大によるコスト増がなく、
製造方法も簡略化した。
The surface conduction electron-emitting device, the electron source substrate, the display panel, and the image forming apparatus of the present embodiment each use the respective manufacturing techniques of the conventional manufacturing methods of vacuum film formation, photolithography, and etching. The same electron emission characteristics and image display characteristics as those manufactured by the method described above.
This is because the swelling of the processed end of the device electrode is reduced, and no scattered metal is adhered to the surface of the device electrode during processing. In addition, by manufacturing the device electrodes by the laser processing method, there is no increase in cost due to an increase in the size or the number of devices such as a vacuum film forming device, a photolithography device, a mask aligner, and an etching device accompanying a large screen.
The manufacturing method has also been simplified.

【0102】[0102]

【発明の効果】以上の説明から明らかなように本発明に
よれば、レーザー照射時に、第2層が緩衝するために素
子電極となる第1層の加工端部の盛り上がりが少なくな
り、また第2層が第1層の表面を保護するために素子電
極となる第1層の表面に金属の飛散物が付着しない。そ
の結果、良好な画像を与える表面伝導型電子放出素子を
得ることができる。また、レーザー加工法を用いて成形
するため、素子電極を簡単に且つ精度よく所望の形状に
成形でき、大画面用の多数の表面伝導型電子放出素子を
低コストで製造できる。
As is apparent from the above description, according to the present invention, during laser irradiation, since the second layer is buffered, the raised portion of the processed end of the first layer serving as an element electrode is reduced. Since the two layers protect the surface of the first layer, scattered metal does not adhere to the surface of the first layer serving as an element electrode. As a result, a surface conduction electron-emitting device that gives a good image can be obtained. In addition, since the device electrode is formed using a laser processing method, the device electrode can be easily and accurately formed into a desired shape, and a large number of surface conduction electron-emitting devices for a large screen can be manufactured at low cost.

【0103】以上のような方法によって製造された表面
伝導型電子放出素子および同電子放出素子を備えた電子
源基板・表示パネル・画像形成装置は、大画面において
も画像領域の全面にわたって均一で良好な画像を与える
ことができ、さらにこれらは低コストで製造できる。
The surface conduction electron-emitting device manufactured by the above-described method and the electron source substrate, display panel, and image forming apparatus provided with the electron-emitting device are uniform and excellent over the entire image area even on a large screen. And can be produced at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)本発明の方法によって製造される表面伝
導型電子放出素子の基本的な構成を示す模式的平面図で
ある。 (b)図1(a)のA−A線断面図である。
FIG. 1A is a schematic plan view showing a basic configuration of a surface conduction electron-emitting device manufactured by a method of the present invention. (B) It is the sectional view on the AA line of FIG.1 (a).

【図2】本発明の素子電極の製造方法を示した説明図で
ある。
FIG. 2 is an explanatory view showing a method for manufacturing an element electrode according to the present invention.

【図3】本発明の製造方法に用いるレーザー加工装置の
1例を示した説明図である。
FIG. 3 is an explanatory view showing one example of a laser processing apparatus used in the manufacturing method of the present invention.

【図4】本発明の製造方法に用いるレーザー加工装置の
1例を示した説明図である。
FIG. 4 is an explanatory view showing one example of a laser processing apparatus used in the manufacturing method of the present invention.

【図5】本発明の表面伝導型電子放出素子の製造方法の
1例を示した説明図である。
FIG. 5 is an explanatory view showing one example of a method for manufacturing a surface conduction electron-emitting device of the present invention.

【図6】本発明の製造方法における通電フォーミングの
電圧波形の1例を示した説明図である。
FIG. 6 is an explanatory diagram showing one example of a voltage waveform of energization forming in the manufacturing method of the present invention.

【図7】本発明のマトリクス型配置の電子源基板の概略
構成図である。
FIG. 7 is a schematic configuration diagram of an electron source substrate having a matrix arrangement according to the present invention.

【図8】マトリクス型配置の電子源基板を備えた本発明
の表示パネルの基本構成を示した説明図である。
FIG. 8 is an explanatory diagram showing a basic configuration of a display panel of the present invention including an electron source substrate having a matrix arrangement.

【図9】本発明の表示パネルに用いられる蛍光膜の平面
図である。
FIG. 9 is a plan view of a fluorescent film used for the display panel of the present invention.

【図10】NTSC方式のテレビ信号に基づいてテレビ
表示を行うための本発明の画像形成装置の駆動回路の概
略構成を示したブロック図である。
FIG. 10 is a block diagram showing a schematic configuration of a drive circuit of the image forming apparatus of the present invention for performing television display based on an NTSC television signal.

【図11】本発明のはしご型配置の電子源基板の概略構
成図である。
FIG. 11 is a schematic configuration diagram of a ladder-type arrangement of the electron source substrate of the present invention.

【図12】はしご型配置の電子源基板を備えた本発明の
表示パネルの基本構成を示した説明図である。
FIG. 12 is an explanatory diagram showing a basic configuration of a display panel of the present invention including a ladder-type arrangement of electron source substrates.

【図13】従来の表面伝導型電子放出素子を示した説明
図(平面図)である。
FIG. 13 is an explanatory view (plan view) showing a conventional surface conduction electron-emitting device.

【図14】従来の表面伝導型電子放出素子を示した説明
図である。
FIG. 14 is an explanatory view showing a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

1 基板 2 素子電極 3 導電性薄膜 4 電子放出部 21 第1層 22 第2層 31 レーザー発振機 32 レーザー光 33 ミラー 34 アパーチャ 35 レンズ 36 ステージ 41 マスク 71 X軸方向配線 72 Y軸方向配線 73 表面伝導型電子放出素子 74 結線 81 電子源基板 82 リアプレート 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 支持枠 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 111 共通配線 121 グリッド電極 122 開口 DESCRIPTION OF SYMBOLS 1 Substrate 2 Element electrode 3 Conductive thin film 4 Electron emission part 21 1st layer 22 2nd layer 31 Laser oscillator 32 Laser beam 33 Mirror 34 Aperture 35 Lens 36 Stage 41 Mask 71 X-axis wiring 72 Y-axis wiring 73 Surface Conduction-type electron-emitting device 74 Connection 81 Electron source substrate 82 Rear plate 83 Glass substrate 84 Phosphor film 85 Metal back 86 Face plate 87 Support frame 88 Envelope 91 Black conductive material 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 line memory 106 synchronization signal separation circuit 107 modulation signal generator 111 common wiring 121 grid electrode 122 opening

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H05K 3/00 - 3/08 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01J 9/02 H05K 3/00-3/08

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも、1対の素子電極、該1対の
素子電極にまたがって素子電極間に形成された導電性薄
膜、該導電性薄膜の一部に形成された電子放出部を基板
上に備えた表面伝導型電子放出素子の製造方法におい
て、(工程1)基板上に前記素子電極用の電極部材であ
る第1層を形成する第1工程、(工程2)第1層と異な
る材料であって、後述する第3工程で用いるレーザーの
波長帯域において80%以上の透過率を有するレジスト
からなる第2層を第1層に積層して形成する第2工程、
(工程3)レーザーを照射して、レーザーが照射された
部分の第1層および第2層を基板表面から除去して素子
電極を所望の形状に加工する第3工程、(工程4)第2
層だけを除去する第4工程、からなる製造方法によっ
て、前記の1対の素子電極を形成することを特徴とする
表面伝導型電子放出素子の製造方法。
At least one pair of device electrodes, a conductive thin film formed between the device electrodes over the pair of device electrodes, and an electron-emitting portion formed on a part of the conductive thin film are formed on a substrate. (Step 1) a first step of forming a first layer as an electrode member for the device electrode on a substrate, and (Step 2) a material different from the first layer. A second step of laminating a second layer of a resist having a transmittance of 80% or more in a wavelength band of a laser used in a third step described later on the first layer,
(Step 3) A third step of irradiating the laser, removing the first layer and the second layer in the portion irradiated with the laser from the substrate surface, and processing the element electrode into a desired shape, (Step 4)
A method for manufacturing a surface conduction electron-emitting device, wherein the pair of device electrodes is formed by a manufacturing method including a fourth step of removing only a layer.
【請求項2】 少なくとも、1対の素子電極、該1対の
素子電極にまたがって素子電極間に形成された導電性薄
膜、該導電性薄膜の一部に形成された電子放出部を基板
上に備えた表面伝導型電子放出素子の製造方法におい
て、(工程1)基板上に前記素子電極用の電極部材であ
る第1層を形成する第1工程、(工程2)第1層と異な
る材料であって、後述する第4工程におけるエッチング
レートが第1層より高い金属からなる第2層を第1層に
積層して形成する第2工程、(工程3)レーザーを照射
して、レーザーが照射された部分の第1層および第2層
を基板表面から除去して素子電極を所望の形状に加工す
る第3工程、(工程4)エッチングにより第2層だけを
除去する第4工程、からなる製造方法によって、前記の
1対の素子電極を形成することを特徴とする表面伝導型
電子放出素子の製造方法。
2. At least one pair of device electrodes, a conductive thin film formed between the device electrodes over the pair of device electrodes, and an electron-emitting portion formed on a part of the conductive thin film are formed on a substrate. (Step 1) a first step of forming a first layer as an electrode member for the device electrode on a substrate, and (Step 2) a material different from the first layer. A second step in which a second layer made of a metal having an etching rate higher than that of the first layer in the fourth step described below is formed by laminating the second layer on the first layer; A third step of removing the irradiated portions of the first layer and the second layer from the substrate surface to process the device electrode into a desired shape, and (step 4) a fourth step of removing only the second layer by etching. Forming the above-mentioned pair of device electrodes by a manufacturing method A method of manufacturing a surface conduction electron-emitting device.
【請求項3】 前記第4工程におけるエッチングがウェ
ットエッチングにより行われ、前記第2層と第1層のエ
ッチングレート比(第2層/第1層)が10以上である
ことを特徴とする請求項2記載の表面伝導型電子放出素
子の製造方法。
3. The etching in the fourth step is performed by wet etching, and an etching rate ratio between the second layer and the first layer (second layer / first layer) is 10 or more. Item 3. A method for producing a surface conduction electron-emitting device according to Item 2.
【請求項4】 前記第1層および/または前記第2層
を、真空形成法、塗布法および印刷法の中から選択され
た方法により形成する請求項1〜3のいずれかに記載の
表面伝導型電子放出素子の製造方法。
4. The surface conduction according to claim 1, wherein the first layer and / or the second layer is formed by a method selected from a vacuum forming method, a coating method, and a printing method. Manufacturing method of an electron-emitting device.
【請求項5】 表面伝導型電子放出素子を備えた電子源
の製造方法であって、該表面伝導型電子放出素子を請求
項1〜4のいずれかに記載の製造方法によって行うこと
を特徴とする電子源の製造方法。
5. A method for manufacturing an electron source having a surface conduction electron-emitting device, wherein the surface conduction electron-emitting device is performed by the method according to claim 1. Description: Method of manufacturing an electron source.
【請求項6】 前記電子放出素子を複数個同一基板上に
配置することを特徴とする請求項5記載の電子源の製造
方法。
6. The method according to claim 5, wherein a plurality of the electron-emitting devices are arranged on the same substrate.
【請求項7】 前記複数個の電子放出素子が、前記基板
上に形成された複数のX方向配線と、該複数のX方向配
線と電気的に絶縁され略垂直方向に複数形成されたY方
向配線との間に配され、前記一対の素子電極の一方が該
X方向配線と電気的に接続され、残る一方の素子電極が
該Y方向配線と電気的に接続されることを特徴とする請
求項6記載の電子源の製造方法。
7. A plurality of X-direction wirings formed on the substrate, and a plurality of Y-directions formed in a substantially vertical direction electrically insulated from the plurality of X-direction wirings. And one of the pair of device electrodes is electrically connected to the X-direction wire, and the other device electrode is electrically connected to the Y-direction wire. Item 7. The method for manufacturing an electron source according to Item 6.
【請求項8】 前記複数個の電子放出素子が、前記基板
上に略同一方向に複数配された配線の隣り合う2つの配
線間に配され、前記一対の素子電極の一方が隣り合う2
つの配線の一方に接続され、残る一方の素子電極が前記
隣り合う2つの配線の残る一方に接続されることを特徴
とする請求項6記載の電子源の製造方法。
8. A plurality of electron-emitting devices are arranged between two adjacent wires of a plurality of wires arranged on the substrate in substantially the same direction, and one of the pair of device electrodes is adjacent to two adjacent wires.
7. The method for manufacturing an electron source according to claim 6, wherein one of the two wirings is connected, and the other element electrode is connected to the remaining one of the two adjacent wirings.
【請求項9】 電子源と、該電子源から放出された電子
により画像が形成される画像形成部材が形成された基板
とを有する外囲器により構成される画像形成装置の製造
方法であって、該電子源の製造が請求項6または7記載
の製造方法により行われることを特徴とする画像形成装
置の製造方法。
9. A method for manufacturing an image forming apparatus comprising an envelope having an electron source and a substrate on which an image forming member on which an image is formed by electrons emitted from the electron source is provided. A method for manufacturing an image forming apparatus, wherein the manufacturing of the electron source is performed by the manufacturing method according to claim 6.
【請求項10】 電子源と、該電子源から放出された電
子を制御する制御電極と、該制御電極により制御された
電子により画像が形成される画像形成部材が形成された
基板とを有する外囲器により構成される画像形成装置の
製造方法であって、該電子源の製造が請求項8記載の製
造方法により行われることを特徴とする画像形成装置の
製造方法。
10. An external device comprising: an electron source; a control electrode for controlling electrons emitted from the electron source; and a substrate on which an image forming member on which an image is formed by the electrons controlled by the control electrode is formed. A method for manufacturing an image forming apparatus including an enclosure, wherein the manufacturing of the electron source is performed by the manufacturing method according to claim 8.
【請求項11】 前記画像形成装置が、テレビジョン放
送用、テレビ会議システム用、コンピューター用、又は
感光性ドラムを用いて構成された光プリンター用のいず
れかである請求項9または10記載の画像形成装置の製
造方法。
11. The image according to claim 9, wherein the image forming apparatus is for a television broadcast, for a video conference system, for a computer, or for an optical printer using a photosensitive drum. Manufacturing method of forming apparatus.
JP5687595A 1995-03-16 1995-03-16 Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus Expired - Fee Related JP3188602B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5687595A JP3188602B2 (en) 1995-03-16 1995-03-16 Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5687595A JP3188602B2 (en) 1995-03-16 1995-03-16 Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus

Publications (2)

Publication Number Publication Date
JPH08255560A JPH08255560A (en) 1996-10-01
JP3188602B2 true JP3188602B2 (en) 2001-07-16

Family

ID=13039604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5687595A Expired - Fee Related JP3188602B2 (en) 1995-03-16 1995-03-16 Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus

Country Status (1)

Country Link
JP (1) JP3188602B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080626A (en) * 2005-09-13 2007-03-29 Toppan Printing Co Ltd Electron emission type electrode and its manufacturing method
CN109560114B (en) * 2018-12-06 2021-01-26 京东方科技集团股份有限公司 Display panel manufacturing method, display panel and display device

Also Published As

Publication number Publication date
JPH08255560A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
JP3174473B2 (en) Manufacturing method and processing apparatus for electron-emitting device
JP4011863B2 (en) Electron emitting device, electron source, and image forming apparatus using the same
JP3188602B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP3226428B2 (en) Image forming device
JP3302256B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JP3744978B2 (en) Image forming apparatus
JP3347569B2 (en) Flat plate type image forming apparatus
JP3302255B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JPH08138554A (en) Manufacture of flat panel image display device
JP3159909B2 (en) Method for applying fine frit glass and image display apparatus using fine frit glass
JPH08162009A (en) Electron emission element, election source using it, image forming device and manufacture
JP3423524B2 (en) Method for manufacturing electron-emitting device
JP3226442B2 (en) Image forming device
JP3437337B2 (en) Method of manufacturing surface conduction electron-emitting device
JP3313905B2 (en) Method of manufacturing image forming apparatus
JP3174482B2 (en) Method for manufacturing image forming apparatus using electron-emitting device
JP3174480B2 (en) Method of manufacturing electron source and image forming apparatus
JP3302249B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3302250B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JP2000082391A (en) Manufacture of electron emission element, electron emission element manufactured by the method, electron source substrate provided with the electron emission element, display panel and image forming device
JPH0955160A (en) Electron emission element, electron source substrate, image forming device, and manufacture of these components
JP3242083B2 (en) Method for manufacturing display panel and image forming apparatus
JP3566427B2 (en) Electron emitting element, electron source substrate, electron source, display panel, image forming apparatus, and method of manufacturing them
JPH09199010A (en) Manufacture of surface conductive electron emitting element, and manufacture of image forming device using this element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees