JPH08138554A - Manufacture of flat panel image display device - Google Patents

Manufacture of flat panel image display device

Info

Publication number
JPH08138554A
JPH08138554A JP27474594A JP27474594A JPH08138554A JP H08138554 A JPH08138554 A JP H08138554A JP 27474594 A JP27474594 A JP 27474594A JP 27474594 A JP27474594 A JP 27474594A JP H08138554 A JPH08138554 A JP H08138554A
Authority
JP
Japan
Prior art keywords
electron
spacer
frit
front plate
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27474594A
Other languages
Japanese (ja)
Inventor
Shinya Koyama
信也 小山
Kohei Nakada
耕平 中田
Shinichi Kawate
信一 河手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP27474594A priority Critical patent/JPH08138554A/en
Publication of JPH08138554A publication Critical patent/JPH08138554A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members

Abstract

PURPOSE: To eliminate ill influence of solvent or binder on an electron emitting element in the drying and provisional baking processes, simplify the processes, and enhance the assembly precision by provisionally baking a low melting point glass for fixing a spacer in advance on the joint part on one side or both sides of the spacer. CONSTITUTION: Float glass is machined and polished and therewith a front plate 1, back plate 2, and supporting frame 3 are fabricated, while a blue sheet glass is polished so that the thickness is several hundreds of microns and thereby a spacer 5 is provided. Frit at the front is of crystalline while a frit of LS-7105 is used at the rear, and these are mixed with solution prepared by dissolving acrylic resin in α-turbineol, and thus frit paste is produced. The paste is applied to the two joining surface of a spacer 204, followed by drying and provisional baking, and thus frit 206 is formed. The frit with a spacer is located on the front plate and fixed, followed by baking, and one side is adhered. A combination of a supporting frame 209 and a back plate 202 is placed on the front plate 201, followed by pressurization and another baking as regular process. After completion of assembly, an air exhaust pipe is sealed, and an image display device is achieved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。
2. Description of the Related Art Conventionally, two types of electron emitters, a thermoelectron source and a cold cathode electron source, are known.

【0002】冷陰極電子源には電界放出型(以下FEと
略す)、金属/絶縁層/金属型(以下MIMと略す)や
表面伝導型電子放出素子等がある。
Cold cathode electron sources include field emission type (hereinafter abbreviated as FE), metal / insulating layer / metal type (hereinafter abbreviated as MIM), surface conduction type electron emitting devices and the like.

【0003】FE型の例としては、W.P.Dyke
& W.W.Dolan,“Field emissi
on”,Advance in Electron F
hysics,8,89(1956)あるいはC.A.
spindt,“Physical Properti
es of thin−film field emi
ssion cathodes with molyb
denium”J.Appl.Phys.,47 52
48(1976)等が知られている。
As an example of the FE type, W. P. Dyke
& W. W. Dolan, “Field Emissi”
on ”, Advance in Electron F
hysics, 8, 89 (1956) or C.I. A.
spindt, "Physical Property"
es of thin-film field emi
session cats with with mollyb
denium "J. Appl. Phys., 47 52.
48 (1976) and the like are known.

【0004】MIM型の例としては、C.A.Mea
d,“The tunnel−emission am
plifier”,J.Appl.Phys.,32,
646(1961)等が知られている。
An example of the MIM type is C.I. A. Mea
d, "The tunnel-emission am
plier ", J. Appl. Phys., 32,
646 (1961) and the like are known.

【0005】表面伝導型電子放出素子の例としてはM.
I.Elinson,RadioEng.Electr
on Phys.,10,1290(1965)等があ
る。表面伝導型電子放出素子は基板上に形成された小面
積の薄膜に、薄膜に平行に電流を流すことにより、電子
放出が生じる現象を利用するものである。
As an example of the surface conduction electron-emitting device, M.
I. Elinson, Radio Eng. Electr
on Phys. , 10, 1290 (1965) and the like. The surface conduction electron-emitting device utilizes a phenomenon in which a thin film having a small area formed on a substrate causes electron emission by causing a current to flow in parallel with the thin film.

【0006】この表面伝導型電子放出素子としては、前
記エリンソン等によるSnO2 薄膜を用いたもの、Au
薄膜によるもの[G.Dittmer:“Thin S
olid Films”,9,317(1972)]、
In23 /SnO2 薄膜によるもの[M.Hart
well and C.G.Fonstad:“IEE
E Trans.ED conf.”,519,(19
75)]、カーボン薄膜によるもの[荒木 久:真空、
第26巻、第1号、22ページ(1983)]等が報告
されている。
As this surface conduction electron-emitting device, a device using the SnO 2 thin film by Erinson et al.
Thin film [G. Dittmer: "Thin S
old Films ", 9, 317 (1972)],
In 2 O 3 / SnO 2 thin film [M. Hart
well and C.I. G. Fonstad: “IEE
E Trans. ED conf. ", 519, (19
75)], by a carbon thin film [Hiraki Araki: vacuum,
Vol. 26, No. 1, p. 22 (1983)] and the like are reported.

【0007】これら表面伝導型電子放出素子の典型的な
素子構成として前述のM.ハートウエルの素子構成を従
来図15に示す。同図において1は基板である。4は導
電製薄膜で、H型形状のパターンに、スパッタで形成さ
れた金属酸化物薄膜等からなり、後述の通電フォーミン
グと呼ばれる通電処理により電子放出部5が形成され
る。尚、図中の素子電極間L1は、0.5〜1mm、W
は、0.1mmで設定されている。尚、電子放出部5の
位置及び形状については、不明であるので模式図として
表した。
As a typical device configuration of these surface conduction electron-emitting devices, the above-mentioned M. A conventional Hartwell device structure is shown in FIG. In the figure, 1 is a substrate. Reference numeral 4 denotes a conductive thin film, which is composed of a metal oxide thin film or the like formed by sputtering on an H-shaped pattern, and the electron emission portion 5 is formed by an energization process called energization forming described later. The distance L1 between the device electrodes in the figure is 0.5 to 1 mm, W
Is set to 0.1 mm. Since the position and shape of the electron emitting portion 5 are unknown, they are shown as a schematic diagram.

【0008】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜4を予め通電
フォーミングと呼ばれる通電処理によって電子放出部5
を形成するのが一般的であった。即ち、通電フォーミン
グとは前記導電性薄膜4の両端に直流電圧あるいは非常
にゆっくりした昇電圧例えばIV/分程度を印加通電し
導電性薄膜を局所的に破壊、変形もしくは変質せしめ、
電気的に高抵抗な状態にした電子放出部5を形成するこ
とである。尚、電子放出部5は導電性薄膜4の一部に亀
裂が発生しその亀裂付近から電子放出が行われる。
Conventionally, in these surface conduction electron-emitting devices, the electron-emitting portion 5 is subjected to an energization process called energization forming in advance on the conductive thin film 4 before the electron emission.
Was commonly formed. That is, the energization forming means that a direct current voltage or a very slow rising voltage, for example, about IV / minute is applied to both ends of the conductive thin film 4, and the conductive thin film is locally destroyed, deformed or altered.
This is to form the electron emitting portion 5 in an electrically high resistance state. In the electron emitting portion 5, a crack is generated in a part of the conductive thin film 4, and electrons are emitted from the vicinity of the crack.

【0009】前記通電フォーミング処理をした表面伝導
型電子放出素子は、上述導電性薄膜4に電圧を印加し、
素子に電流を流すことにより上述電子放出部5より電子
を放出せしめるものである。
In the surface conduction electron-emitting device that has been subjected to the energization forming treatment, a voltage is applied to the conductive thin film 4,
Electrons are emitted from the electron emitting portion 5 by passing a current through the element.

【0010】上述の表面伝導型電子放出素子は構造が単
純で製造も容易であることから大面積にわたり多数素子
を配列形成できる利点がある。そこでこの特徴をいかせ
るようないろいろな応用が研究されている。例えば荷電
ビーム源、画像表示等の表示装置が挙げられる。
Since the surface conduction electron-emitting device described above has a simple structure and is easy to manufacture, it has an advantage that many devices can be arrayed over a large area. Therefore, various applications that can make full use of this feature are being researched. Examples thereof include a charged beam source and a display device such as an image display.

【0011】上述した電子放出素子は10−6Torr
程度以上の真空中で動作させていることから、該電子放
出素子を用いて画像表示装置を形成する場合、耐大気圧
構造が必要になる。特に大面積の背面板及び前面板を用
いて耐大気圧支持を行う平板型画像表示装置の場合、各
板の板厚が非常に厚くなってしまうために、重量、コス
トなどの点で実現性が乏しくなる。この問題を回避する
ために、スペーサを前面板と背面板の間に支柱として配
置し、耐大気圧構造とする事で、該画像表示装置の軽量
化を図っている。スペーサを画像表示装置内に配置する
場合、その一つの方法として前面板あるいは背面板に予
め接着剤により固定し、組み立てる方法がある。
The above-mentioned electron-emitting device is 10-6 Torr.
Since the device is operated in a vacuum of a certain level or higher, an atmospheric pressure resistant structure is required when forming an image display device using the electron-emitting device. In particular, in the case of a flat panel image display device that uses a large-area back plate and front plate to support atmospheric pressure resistance, the plate thickness of each plate becomes extremely thick, which makes it feasible in terms of weight and cost. Becomes scarce. In order to avoid this problem, spacers are arranged between the front plate and the back plate as columns to form an atmospheric pressure resistant structure, and the weight of the image display device is reduced. When arranging the spacers in the image display device, one of the methods is to assemble them by fixing them to the front plate or the rear plate with an adhesive in advance.

【0012】[0012]

【発明が解決しようとしている課題】本発明者等は前面
板、背面板、支持枠及びスペーサをフリットを用いて固
着する方法を鋭意検討したところ、前面板及び背面板と
スペーサを固着する際に、前面板及び背面板上にフリッ
トペースト塗布を行なった場合に、以下ののような問題
点があることがわかった。 1)フリットペーストの乾燥及び仮焼成工程が、電子放
出素子をもつ背面板上で行われることにより、乾燥、仮
焼成時に溶剤、バインダーにより電子放出素子特性に悪
影響を及ぼす場合があり、しかも背面板は仮焼成及び本
焼成の2回の焼成工程を通るため熱により素子特性が劣
化する可能性がある。 2)前面板及び背面板上にフリットペーストを塗布する
際、所望のフリット厚を得るために乾燥工程を間に入れ
ての数回の重ね塗りが必要となるが、乾燥の度に、塗布
装置ステージ上において高精度に位置合わせがなされた
被塗布部材(前面板及び背面板)をいちいち取り外し、
次の重ね塗りの際に再度セッティングする必要があるた
め作業工程が煩雑となり時間も手間もかかる。 3)画像表示装置としては、前面板、背面板及びスペー
サの高精度な組立精度が要求されるが、従来の方法を用
いた場合、前面板及び背面板上へ同じように高精度にフ
リットを塗布する必要があり手間がかかる上、塗布装置
の限界上、塗布誤差がそのまま組立誤差につながる可能
性がある。
DISCLOSURE OF THE INVENTION The inventors of the present invention have earnestly studied a method of fixing a front plate, a rear plate, a support frame and a spacer by using a frit. It has been found that the following problems occur when frit paste is applied on the front plate and the back plate. 1) The drying and calcination process of the frit paste is performed on the back plate having the electron-emitting device, so that the solvent and the binder may adversely affect the electron-emitting device characteristics during the drying and calcination. The element characteristics may be deteriorated by heat because it undergoes two firing steps of temporary firing and main firing. 2) When applying the frit paste on the front plate and the back plate, it is necessary to repeat coating several times with a drying process in between in order to obtain a desired frit thickness. Remove the coated members (front plate and back plate) that are aligned with high precision on the stage,
Since it is necessary to set again at the time of the next overcoating, the work process becomes complicated and it takes time and labor. 3) The image display device is required to have high precision in assembling the front plate, the rear plate and the spacers. However, when the conventional method is used, the frit is similarly highly accurately placed on the front plate and the rear plate. Since it is necessary to apply the coating, it is troublesome, and the coating error may directly lead to the assembly error due to the limitation of the coating device.

【0013】[0013]

【課題を解決するための手段】本発明は、画像表示装置
内にスペーサを前面板及び背面板に配置固着させる際、
接着剤としてのフリットをスペーサの片側もしくは両側
の接合面上に予め塗布し、仮焼成を施しておく、もしく
はスペーサを前面板に何等かの方法においてフリットに
より固着した後に、その全スペーサのもう片側の接合部
上に直接フリットペーストを塗布、仮焼成することで前
述の問題点を解決し、大画面でも比較的容易にできる画
像表示装置の製造方法を提供するものである。
According to the present invention, when a spacer is arranged and fixed to a front plate and a rear plate in an image display device,
Frit as an adhesive is applied on one side or both sides of the spacer in advance and pre-baked, or after the spacer is fixed to the front plate by frit in some way, the other side of all the spacers An object of the present invention is to provide a method for manufacturing an image display device, which can solve the above-mentioned problems by directly applying a frit paste on the joint portion and calcining it, and which can be relatively easily performed even on a large screen.

【0014】[0014]

【作用】本発明の製造方法によれば、 1)電子放出素子をもつ背面板上でのフリットペースト
の乾燥及び仮焼成工程が省かれるため、乾燥、仮焼成時
の溶剤、バインダーによる電子放出素子特性への悪影響
の可能性をなくす事ができ、かつ焼成工程も本焼成の1
回のみとなり熱工程が減るので素子特性の熱による劣化
が減少する。 2)背面板及び前面板上でのフリットペースト塗布工
程、即ちフリットペースト重ね塗り時の数回にわたる、
フリット塗布装置ステージ上での被塗布部材の高精度位
置合わせ、高精度フリット塗布、及び乾燥工程が削減も
しくは不要になるため、工程の簡略化ができる。 3)スペーサ上にフリットを形成しておく事で組立上、
従来の前面板及び背面板上での高精度なフリット塗布が
不要になり手間が減少する上、組立精度も向上する。
According to the manufacturing method of the present invention: 1) Since the steps of drying and calcination of the frit paste on the back plate having the electron-emitting device are omitted, the electron-emitting device using the solvent and the binder at the time of drying and calcination. The possibility of adversely affecting the characteristics can be eliminated, and the firing process is the same as the main firing.
Since the number of heat treatment steps is reduced, the deterioration of element characteristics due to heat is reduced. 2) Frit paste application process on the back plate and the front plate, that is, several times when frit paste is repeatedly applied,
Since high-precision alignment of the member to be coated on the stage of the frit coating device, high-precision frit coating, and a drying process are reduced or unnecessary, the process can be simplified. 3) By assembling the frit on the spacer,
This eliminates the need for the conventional high-precision frit coating on the front plate and the rear plate, reducing the labor and improving the assembling accuracy.

【0015】以上の様な作用がもたらされる。The above-mentioned effects are brought about.

【0016】次に本発明の実施態様を説明する。Next, an embodiment of the present invention will be described.

【0017】図1は本発明の実施態様を示す画像表示装
置の製造方法である。
FIG. 1 is a method of manufacturing an image display device showing an embodiment of the present invention.

【0018】同図において101は画像形成部材を搭載
した(図示せず)前面板であり、102は電子放出素子
群を搭載した(図示せず)背面板である。前面板101
と背面板102は支持枠103を介してフリット105
により気密接合し、気密容器を形成する。さらに前面板
101と背面板102の間に耐大気圧支持部材として、
支持枠103と高さの等しいスペーサ104が挿入され
ており、前面板101及び背面板102とフリット10
6により接合する(図1(f))。
In the figure, 101 is a front plate on which an image forming member is mounted (not shown), and 102 is a rear plate on which an electron-emitting device group is mounted (not shown). Front plate 101
The back plate 102 and the frit 105 are attached via the support frame 103.
To form an airtight container. Further, as an atmospheric pressure resistant support member between the front plate 101 and the rear plate 102,
A spacer 104 having the same height as the support frame 103 is inserted, and the front plate 101, the rear plate 102, and the frit 10 are inserted.
It joins by 6 (FIG.1 (f)).

【0019】前面板101、背面板102、支持枠10
3及びスペーサ104の材質はガラスもしくはガラスと
熱膨張率が同等のものとする。またスペーサの形状、個
数、配置等は特に限定されるものではない。
Front plate 101, rear plate 102, support frame 10
3 and the spacer 104 are made of glass or have the same coefficient of thermal expansion as glass. Further, the shape, number, arrangement, etc. of the spacers are not particularly limited.

【0020】スペーサ104と前面板101及び背面板
102を接合するには、フリットペーストを予めスペー
サの片側及び両接合面に塗布、仮焼成を施し、このフリ
ットを形成したスペーサをスペーサ固定治具を用いて所
要の封着温度にてまず前面板101と焼成、その後背面
板102と接合する(図1(a)−(b)−(e)−
(f))。
To bond the spacer 104 to the front plate 101 and the rear plate 102, frit paste is applied to one side and both bonding surfaces of the spacer in advance and pre-baked, and the spacer having the frit is fixed to a spacer fixing jig. First, the front plate 101 is fired at a required sealing temperature, and then the back plate 102 is joined (FIGS. 1 (a)-(b)-(e)-).
(F)).

【0021】またはスペーサ104と前面板101をフ
リットで焼成固着した後、前面板上に固定したスペーサ
のもう片方の接合面にフリットペーストを塗布、仮焼成
し、これを背面板102と位置決め固定しながら所要の
封着温度にて焼成する事で接合する。この場合、スペー
サ104と前面板101との接合法は、特に限定しない
(図1(c)−(d)−(e)−(f))。
Alternatively, after the spacer 104 and the front plate 101 are fixed by firing with a frit, frit paste is applied to the other joint surface of the spacer fixed on the front plate and pre-baked, and this is positioned and fixed to the rear plate 102. However, they are joined by firing at the required sealing temperature. In this case, the method of joining the spacer 104 and the front plate 101 is not particularly limited (FIGS. 1 (c)-(d)-(e)-(f)).

【0022】スペーサ104へのフリット106の塗布
方法は 1)ディスペンサーロボットによる直接塗布 2)ディッピング法 3)ワイヤーバー及びアプリケーターを用いた厚膜転写
法 4)印刷 等が挙げられ、塗布乾燥後前記LS−3081の場合に
は380〜390℃の温度において仮焼成を施す。また
本焼成は410℃で行う。
The coating method of the frit 106 on the spacer 104 is 1) direct coating by a dispenser robot 2) dipping method 3) thick film transfer method using a wire bar and an applicator 4) printing, etc. In the case of -3081, calcination is performed at a temperature of 380 to 390 ° C. The main firing is performed at 410 ° C.

【0023】更に本発明で用いる冷陰極電子源は、単純
な構成であり、製法が容易な表面伝導型電子放出素子が
好適である。
Further, the cold cathode electron source used in the present invention is preferably a surface conduction electron-emitting device which has a simple structure and is easy to manufacture.

【0024】本発明に用いることのできる表面伝導型電
子放出素子は基本的に平面型表面伝導型電子放出素子及
び垂直型表面伝導型電子放出素子の2種類があげられ
る。
There are basically two types of surface conduction electron-emitting devices that can be used in the present invention: a planar surface conduction electron-emitting device and a vertical surface conduction electron-emitting device.

【0025】図5は基本的な表面伝導型電子放出素子の
構成を示す模式的平面図及び断面図である。
FIG. 5 is a schematic plan view and a sectional view showing the structure of a basic surface conduction electron-emitting device.

【0026】図5において1は基板、2,3は素子電
極、4は導電性薄膜、5は電子放出部である。
In FIG. 5, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is an electron emitting portion.

【0027】基板1としては、石英ガラス、Na等の不
純物含有量の少ないガラス、青板ガラス、SiO2 を表
面に形成したガラス基板及びアルミナ等のセラミックス
基板が用いられる。
As the substrate 1, quartz glass, glass containing a small amount of impurities such as Na, soda lime glass, a glass substrate having SiO 2 formed on its surface, and a ceramic substrate such as alumina are used.

【0028】電子電極2,3の材料としては一般的導電
体が用いられ、例えばNi,Cr,Au,Mo,W,P
t,Ti,Al,Cu,Pd等の金属或は合金及びP
d,Ag,Au,RuO2 ,Pd−Ag等の金属或は金
属酸化物とガラス等から構成されるの印刷導体、In2
3 −SnO2 等の透明導電体及びポリシリコン等の半
導体材料等から適宜選択される。
A general conductor is used as a material for the electron electrodes 2 and 3, for example, Ni, Cr, Au, Mo, W, P.
Metals or alloys such as t, Ti, Al, Cu, Pd and P
A printed conductor of a metal such as d, Ag, Au, RuO 2 , Pd-Ag or a metal oxide and glass, In 2
It is appropriately selected from transparent conductors such as O 3 —SnO 2 and semiconductor materials such as polysilicon.

【0029】素子電極間隔Lは好ましくは数百オングス
トロームより数百マイクロメートルである。また素子電
極間に印加する電圧は低い方が望ましく、再現良く作成
することが要求されるため好ましい素子電極間隔は数マ
イクロメートルより数十マイクロメートルである。
The device electrode spacing L is preferably several hundreds of angstroms to several hundreds of micrometers. Further, it is desirable that the voltage applied between the device electrodes is low, and since it is required to produce it with good reproducibility, the preferred device electrode interval is several micrometers to several tens of micrometers.

【0030】素子電極長さWは電極の抵抗値、電子放出
特性から数マイクロメートルより数百マイクロメートル
であり、また素子電極2,3の膜厚は、数百オングスト
ロームより数マイクロメートルが好ましい。
The device electrode length W is preferably several micrometers to several hundreds of micrometers in view of the electrode resistance and electron emission characteristics, and the film thickness of the device electrodes 2 and 3 is preferably several micrometers to several micrometers.

【0031】尚、図5の構成だけでなく、基板1上に導
電性薄膜4、素子電極2,3の電極を順に形成させた構
成にしてもよい。
In addition to the structure shown in FIG. 5, the conductive thin film 4 and the device electrodes 2 and 3 may be formed on the substrate 1 in this order.

【0032】導電性薄膜4は良好な電子放出特性を得る
ために微粒子で構成された微粒子膜が特に好ましく、そ
の膜厚は素子電極2,3へのステップカバレージ、素子
電極2,3間の抵抗値及び後述する通電フォーミング条
件等によって、適宜設定されるが、好ましくは数オング
ストロームから数千オングストロームで、特に好ましく
は10オングストロームより500オングストロームで
ある。そのシート抵抗値は10の3乗乃至10の7乗オ
ーム/□である。
The conductive thin film 4 is particularly preferably a fine particle film composed of fine particles in order to obtain good electron emission characteristics, and the film thickness is the step coverage to the device electrodes 2 and 3 and the resistance between the device electrodes 2 and 3. Although it is appropriately set depending on the value and the energization forming condition described later, it is preferably several angstroms to several thousand angstroms, particularly preferably 10 angstroms to 500 angstroms. The sheet resistance value is 10 3 to 10 7 ohm / □.

【0033】また導電性薄膜4を構成する材料は、P
d,Pt,Ru,Ag,Au,Ti,In,Cu,C
r,Fe,Zn,Sn,Ta,W,Pb等の金属、Pd
O,SnO2 ,In23 ,PbO,Sb23 等の酸
化物、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB
4 ,GdB4 ,等の硼化物、TiC,ZrC,HfC,
TaC,SiC,WC等の炭化物、TiN,ZrN,H
fN等の窒化物、Si,Ge等の半導体、カーボン等が
あげられる。
The material forming the conductive thin film 4 is P
d, Pt, Ru, Ag, Au, Ti, In, Cu, C
Metals such as r, Fe, Zn, Sn, Ta, W, Pb, Pd
Oxides such as O, SnO 2 , In 2 O 3 , PbO, Sb 2 O 3 , HfB 2 , ZrB 2 , LaB 6 , CeB 6 , and YB
4 , boride such as GdB 4 , TiC, ZrC, HfC,
Carbides such as TaC, SiC, WC, TiN, ZrN, H
Examples include nitrides such as fN, semiconductors such as Si and Ge, and carbon.

【0034】尚、ここで述べる微粒子膜とは複数の微粒
子が集合した膜であり、その微細構造として、微粒子が
個々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態(島状も含む)の膜をさ
しており、微粒子の粒径は数オングストロームから数千
オングストロームであり、好ましくは10オングストロ
ームより200オングストロームである。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and its fine structure is not only in a state where the fine particles are dispersed and arranged but also in a state where the fine particles are adjacent to each other or overlap each other (island). The particle size of the fine particles is from several angstroms to several thousand angstroms, preferably from 10 angstroms to 200 angstroms.

【0035】電子放出部5は導電性薄膜4の一部に形成
された高抵抗の亀裂であり、通電フォーミング等により
形成される。また亀裂内には数オングストロームから数
百オングストロームの粒径の導電性微粒子を有すること
もある。この導電性微粒子は導電性薄膜4を構成する物
質の少なくとも一部の元素を含んでいる。
The electron emitting portion 5 is a high resistance crack formed in a part of the conductive thin film 4, and is formed by energization forming or the like. Further, the cracks may have conductive fine particles having a particle diameter of several angstroms to several hundred angstroms. The conductive fine particles contain at least a part of the elements forming the conductive thin film 4.

【0036】また電子放出部5及びその近傍の導電性薄
膜4は炭素及び炭素化合物を有することもある。
The electron emitting portion 5 and the conductive thin film 4 in the vicinity thereof may contain carbon and carbon compounds.

【0037】図6は基本的な垂直型表面伝導型電子放出
素子の構成を示す模式的図面である。
FIG. 6 is a schematic view showing the structure of a basic vertical surface conduction electron-emitting device.

【0038】図6において図5と同一の部材については
同一符号を付与してある。21は段差形成部である。
In FIG. 6, the same members as those in FIG. 5 are designated by the same reference numerals. Reference numeral 21 is a step forming portion.

【0039】基板1、素子電極2と3、導電性薄膜4、
電子放出部5は前述した平面型表面伝導型電子放出素子
と同様の材料で構成することができ、段差形成部21は
絶縁性材料で構成され、段差形成部21の膜厚が先に述
べた平面型表面伝導型電子放出素子の素子電極間隔Lに
相当する。その間隔は数百オングストロームより数十マ
イクロメートルである。またその間隔は段差形成部の製
法及び素子電極間に印加する電圧により制御することが
できるが、好ましくは数百オングストロームより数マイ
クロメートルである。
Substrate 1, device electrodes 2 and 3, conductive thin film 4,
The electron emitting portion 5 can be made of the same material as that of the above-mentioned planar surface conduction electron-emitting device, the step forming portion 21 is made of an insulating material, and the film thickness of the step forming portion 21 is described above. It corresponds to the device electrode distance L of the planar surface conduction electron-emitting device. The spacing is tens of micrometers rather than hundreds of angstroms. The distance can be controlled by the manufacturing method of the step forming portion and the voltage applied between the device electrodes, but it is preferably several hundred angstroms to several micrometers.

【0040】導電性薄膜4は素子電極2,3と段差形成
部21作成後に形成するため、素子電極2,3の上に積
層される。尚、図6において電子放出部5は段差形成部
21に直線状に形成されているように示されているが、
作成条件、通電フォーミング条件等に依存し、形状、位
置ともこれに限るものではない。
Since the conductive thin film 4 is formed after the device electrodes 2 and 3 and the step forming portion 21 are formed, it is laminated on the device electrodes 2 and 3. Although the electron emitting portion 5 is shown as being linearly formed in the step forming portion 21 in FIG. 6,
The shape and position are not limited to these, depending on the preparation conditions, the energization forming conditions, and the like.

【0041】以下、図5及び図7に基づいて電子源基板
の作製方法について説明する。尚、図1と同一の部材に
ついては同一の符号を付与してある。 1)基板を洗剤、純水および有機溶剤により十分に洗浄
後、真空蒸着法、スパッタ法等により素子電極材料を堆
積する。その後、フォトリソグラフィー技術により該基
板上に素子電極2,3を形成する(図7(a))。 2)素子電極2,3を設けた基板1に、有機金属溶液を
塗布して放置することにより有機金属薄膜を形成する。
ここでいう有機金属溶液とは前述の導電性膜4を形成す
る金属を主元素とする有機金属化合物の溶液である。そ
の後、有機金属薄膜を加熱焼成処理し、リフトオフ、エ
ッチング等によりパターニングし、導電性薄膜4を形成
する(図7(b))。尚、ここでは有機金属溶液の塗布
法により説明したが、これに限るものでなく真空蒸着
法、スパッタ法、化学的気相堆積法、分散塗布法、ディ
ッピング法、スピンナー法等によって形成される場合も
ある。 3)続いて通電フォーミングと呼ばれる通電処理を行
う。通電フォーミングは素子電極2,3間に不図示の電
源より通電を行い、導電性薄膜4を局所的に破壊、変形
もしくは変質せしめ、構造を変化させた部位を形成させ
るものである。この局所的に構造変化させた部位を電子
放出部5とよぶ(図7(c))。通電フォーミングの電
圧波形の例を図8に示す。
Hereinafter, a method of manufacturing the electron source substrate will be described with reference to FIGS. The same members as those in FIG. 1 are designated by the same reference numerals. 1) After thoroughly washing the substrate with a detergent, pure water and an organic solvent, a device electrode material is deposited by a vacuum vapor deposition method, a sputtering method or the like. After that, the device electrodes 2 and 3 are formed on the substrate by the photolithography technique (FIG. 7A). 2) An organometallic solution is applied to the substrate 1 provided with the device electrodes 2 and 3 and left to stand to form an organometallic thin film.
The organometallic solution referred to here is a solution of an organometallic compound containing a metal forming the conductive film 4 as a main element. After that, the organic metal thin film is heated and baked, and patterned by lift-off, etching or the like to form the conductive thin film 4 (FIG. 7B). Although the organic metal solution coating method has been described here, the present invention is not limited to this and may be formed by a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. There is also. 3) Subsequently, an energization process called energization forming is performed. The energization forming energizes between the device electrodes 2 and 3 from a power source (not shown) to locally destroy, deform or alter the conductive thin film 4 to form a portion having a changed structure. The site where the structure is locally changed is called an electron emitting portion 5 (FIG. 7C). FIG. 8 shows an example of the voltage waveform of energization forming.

【0042】電圧波形は特にパルス波形が好ましく、パ
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図8a)とパルス波高値を増加させながら、電圧パル
スを印加する場合(図8b)とがある。まずパルス波高
値が一定電圧とした場合(図8a)について説明する。
A pulse waveform is particularly preferable as the voltage waveform, and a voltage pulse having a constant pulse peak value is continuously applied (FIG. 8a) and a voltage pulse is applied while increasing the pulse peak value (FIG. 8b). There is. First, the case where the pulse peak value is a constant voltage (FIG. 8A) will be described.

【0043】図8aにおけるT1及びT2は電圧波形の
パルス幅とパルス間隔であり、T1を1マイクロ秒〜1
0ミリ秒、T2を10マイクロ秒〜100ミリ秒とし、
三角波の波高値(通電フォーミング時のピーク電圧)は
表面伝導型電子放出素子の形態に応じて適宜選択し、適
当な真空度、例えば、10の−5乗torr程度の真空
雰囲気下で、数秒から数十分印加する。尚、素子の電極
間に印加する波形は三角波に限定することはなく、矩形
波など所望の波形を用いても良い。
In FIG. 8a, T1 and T2 are the pulse width and pulse interval of the voltage waveform, where T1 is 1 microsecond to 1
0 milliseconds, T2 is 10 microseconds to 100 milliseconds,
The peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device, and for several seconds in an appropriate vacuum degree, for example, in a vacuum atmosphere of about 10 −5 torr. Apply several tens of minutes. The waveform applied between the electrodes of the element is not limited to the triangular wave, and a desired waveform such as a rectangular wave may be used.

【0044】図8bにおけるT1及びT2は、図8aと
同様であり、三角波の波高値(通電フォーミング時のピ
ーク電圧)は、例えば0.1Vステップ程度づつ増加さ
せ適当な真空雰囲気下で印加する。
T1 and T2 in FIG. 8b are the same as those in FIG. 8a, and the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V step and applied in an appropriate vacuum atmosphere.

【0045】尚、この場合の通電フォーミング処理はパ
ルス間隔T2中に、導電性薄膜2を局所的に破壊、変形
しない程度の電圧、例えば0.1V程度の電圧で、素子
電流を測定し、抵抗値を求め、例えば、1Mオーム以上
の抵抗を示した時に通電フォーミング終了とする。 4)次に通電フォーミングが終了した素子に活性化工程
と呼ぶ処理を施すことが望ましい。活性化工程とは、例
えば、10の−4乗〜10の−5乗torr程度の真空
度で、通電フォーミング同様、パルス波高値が一定の電
圧パルスを繰り返し印加する処理のことであり、真空中
に存在する有機物質に起因する炭素及び炭素化合物を導
電薄膜上に堆積させ素子電流If、放出電流Ieを著し
く変化させる処理である。活性化工程は素子電流Ifと
放出電流Ieを測定しながら、例えば、放出電流Ieが
飽和した時点で終了する。また印加する電圧パルスは動
作駆動電圧で行うことが好ましい。
In the energization forming process in this case, the element current is measured at a voltage that does not locally destroy or deform the conductive thin film 2 during the pulse interval T2, for example, a voltage of about 0.1 V, and the resistance is measured. The value is obtained, and when the resistance is 1 M ohm or more, the energization forming is completed. 4) Next, it is desirable to perform a process called an activation process on the element for which energization forming has been completed. The activation step is, for example, a process of repeatedly applying a voltage pulse having a constant pulse peak value at a vacuum degree of about −10 −5 to −10 −5 torr, similarly to the energization forming. Is a process of depositing carbon and a carbon compound derived from the organic substance existing in the above on the conductive thin film to remarkably change the device current If and the emission current Ie. The activation process is completed, for example, when the emission current Ie is saturated while measuring the device current If and the emission current Ie. Further, it is preferable that the applied voltage pulse is an operation drive voltage.

【0046】尚、ここで炭素及び炭素化合物とはグラフ
ァイト(単、多結晶双方を指す)非晶質カーボン(非晶
質カーボン及び多結晶グラファイトとの混合物を指す)
であり、その膜厚は500オングストローム以下が好ま
しく、より好ましくは300オングストローム以下であ
る。 5)こうして作成した電子放出素子をフォーミング工
程、活性化工程における真空度よりも高い真空度の雰囲
気下に置いて動作駆動させるのが良い。また更に高い真
空度の雰囲気下で、80℃〜150℃の加熱後動作駆動
させることが望ましい。
Here, carbon and carbon compounds are graphite (indicating both single and polycrystalline) and amorphous carbon (indicating a mixture of amorphous carbon and polycrystalline graphite).
The film thickness is preferably 500 angstroms or less, and more preferably 300 angstroms or less. 5) It is preferable to place the electron-emitting device thus prepared in an atmosphere having a higher vacuum degree than the vacuum degree used in the forming step and the activation step to drive the electron-emitting element. In addition, it is desirable to operate after heating at 80 ° C. to 150 ° C. in an atmosphere of a higher degree of vacuum.

【0047】尚、フォーミング工程、活性化処理した真
空度より高い真空度とは、例えば約10の−6乗以上の
真空度であり、より好ましくは超高真空系であり、新た
に炭素及び炭素化合物が導電薄膜上にほとんど堆積しな
い真空度である。こうすることによって素子電流If、
放出電流Ieを安定化させることが可能になる。
The degree of vacuum higher than the degree of vacuum formed by the forming step and activation is, for example, a degree of vacuum of about 10 −6 or higher, more preferably an ultra-high vacuum system, and newly added carbon and carbon. The degree of vacuum is such that the compound is hardly deposited on the conductive thin film. By doing so, the device current If,
It becomes possible to stabilize the emission current Ie.

【0048】上述の表面伝導型電子放出素子の製造方法
としては様々な方法が考えられるが、その一例を図7に
示す。
Various methods are conceivable as a method for manufacturing the above-mentioned surface conduction electron-emitting device, one example of which is shown in FIG.

【0049】次に本発明の画像形成装置について述べ
る。
Next, the image forming apparatus of the present invention will be described.

【0050】画像形成装置に用いられる電子源基板は複
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。
The electron source substrate used in the image forming apparatus is formed by arranging a plurality of surface conduction electron-emitting devices on the substrate.

【0051】表面伝導型電子放出素子の配列の方式には
表面伝導型電子放出素子を並列に配置し、個々の素子の
両端を配線で接続するはしご型配置(以下はしご型配置
電子源基板と呼ぶ)や、表面伝導型電子放出素子の一対
の素子電極にそれぞれX方向配線、Y方向配線を接続し
た単純マトリクス配置(以下マトリクス型配置電子源基
板と呼ぶ)があげられる。尚、はしご型配置電子源基板
を有する画像形成装置には電子放出素子からの電子の飛
翔を制御する電極である制御電極(グリッド電極)を必
要とする。
In the arrangement method of the surface conduction electron-emitting devices, the surface conduction electron-emitting devices are arranged in parallel, and both ends of the individual devices are connected by wiring in a ladder arrangement (hereinafter referred to as a ladder arrangement electron source substrate). ) Or a simple matrix arrangement (hereinafter referred to as a matrix-type arrangement electron source substrate) in which a pair of element electrodes of the surface conduction electron-emitting device are respectively connected with X-direction wiring and Y-direction wiring. An image forming apparatus having a ladder type electron source substrate requires a control electrode (grid electrode) which is an electrode for controlling the flight of electrons from the electron-emitting device.

【0052】以下にこの原理に基づき構成した電子源の
構成について、図10を用いて説明する。871は電子
源基板、872はX方向配線、873はY方向配線、8
74は表面伝導型電子放出素子、875は結線である。
尚、表面伝導型電子放出素子874は前述した平面型あ
るいは垂直型どちらであってもよい。
The configuration of the electron source constructed based on this principle will be described below with reference to FIG. 871 is an electron source substrate, 872 is an X-direction wiring, 873 is a Y-direction wiring, 8
74 is a surface conduction electron-emitting device, and 875 is a wire connection.
The surface conduction electron-emitting device 874 may be either the flat type or the vertical type described above.

【0053】同図において電子源基板871に用いる基
板は前述したガラス基板等であり、用途に応じて形状が
適宜設定される。
In the figure, the substrate used as the electron source substrate 871 is the above-mentioned glass substrate or the like, and its shape is appropriately set according to the application.

【0054】m本のX方向配線872は、DX1,DX
2,…DXmからなり、Y方向配線873はDY1,D
Y2…DYnのn本の配線よりなる。
The m X-direction wirings 872 are DX1 and DX.
2, ... DXm, and the Y-direction wiring 873 is DY1, D
It consists of n wirings Y2 ... DYn.

【0055】また多数の表面伝導型素子にほぼ均等な電
圧が供給される様に材料、膜厚、配線幅が適宜設定され
る。これらm本のX方向配線872とn本のY方向配線
873間は不図示の層間絶縁層により電気的に分離され
てマトリクス配線を構成する(m,nは共に正の整
数)。
Further, the material, the film thickness and the wiring width are appropriately set so that a substantially uniform voltage is supplied to many surface conduction type elements. The m X-direction wirings 872 and the n Y-direction wirings 873 are electrically separated by an interlayer insulating layer (not shown) to form a matrix wiring (m and n are both positive integers).

【0056】不図示の層間絶縁層はX方向配線872を
形成した基板871の全面域は一部に所望の領域に形成
される。X方向配線872とY方向配線873はそれぞ
れ外部端子として引き出される。
The interlayer insulating layer (not shown) is formed in a desired region on a part of the entire surface of the substrate 871 on which the X-direction wiring 872 is formed. The X-direction wiring 872 and the Y-direction wiring 873 are drawn out as external terminals.

【0057】更に表面伝導型放出素子874の素子電極
(不図示)がm本のX方向配線872とn本のY方向配
線873と結線875によって電気的に接続されてい
る。
Further, the device electrodes (not shown) of the surface conduction electron-emitting device 874 are electrically connected to the m X-direction wirings 872 and the n Y-direction wirings 873 by the connection wires 875.

【0058】また表面伝導型電子放出素子は基板あるい
は不図示の層間絶縁層上のどちらに形成してもよい。
The surface conduction electron-emitting device may be formed either on the substrate or on an interlayer insulating layer (not shown).

【0059】また詳しくは後述するが前記X方向配線8
72にはX方向に配列する表面伝導型放出素子874の
行を入力信号に応じて走査するための走査信号を印加す
るための不図示の走査信号発生手段と電気的に接続され
ている。
The X-direction wiring 8 will be described later in detail.
72 is electrically connected to a scanning signal generating means (not shown) for applying a scanning signal for scanning a row of surface conduction electron-emitting devices 874 arranged in the X direction according to an input signal.

【0060】一方、Y方向配線873にはY方向に配列
する表面伝導型放出素子874の列の各列を入力信号に
応じて、変調するための変調信号を印加するための不図
示の変調信号発生手段と電気的に接続されている。
On the other hand, a modulation signal (not shown) for applying a modulation signal for modulating each row of the surface conduction electron-emitting devices 874 arranged in the Y direction according to the input signal to the Y-direction wiring 873. It is electrically connected to the generating means.

【0061】更に表面伝導型電子放出素子の各素子に印
加される駆動電圧は当該素子に印加される走査信号と変
調信号の差電圧として供給されるものである。
Further, the drive voltage applied to each element of the surface conduction electron-emitting device is supplied as a difference voltage between the scanning signal applied to the element and the modulation signal.

【0062】上記構成において、単純なマトリクス配線
だけで個別の素子を選択して独立に駆動可能になる。
In the above structure, individual elements can be selected and driven independently by using only simple matrix wiring.

【0063】つぎに以上のようにして作成した単純マト
リクス配置の電子源を用いた画像形成装置について、図
9、図11及び図12を用いて説明する。図9は画像形
成装置の基本構成図であり、図11は蛍光膜、図12は
NTSC方式のテレビ信号に応じて表示をするための駆
動回路のブロック図を示し、その駆動回路を含む画像形
成装置を表す。
Next, an image forming apparatus using the electron source having the simple matrix arrangement created as described above will be described with reference to FIGS. 9, 11 and 12. FIG. 9 is a basic configuration diagram of the image forming apparatus, FIG. 11 is a fluorescent film, and FIG. 12 is a block diagram of a drive circuit for displaying in accordance with an NTSC system television signal. Image formation including the drive circuit is shown. Represents a device.

【0064】図9において971は電子放出素子を基板
上に作製した電子源基板、981は電子源基板971を
固定したリアプレート、986はガラス基板983の内
面に蛍光膜984とメタルバック985等が形成された
フェースプレート、982は支持枠、981はリアプレ
ートであり、これら部材によって外囲器988が構成さ
れる。
In FIG. 9, 971 is an electron source substrate having an electron-emitting device formed on the substrate, 981 is a rear plate to which the electron source substrate 971 is fixed, and 986 is a glass substrate 983 having a fluorescent film 984 and a metal back 985 on its inner surface. The formed face plate, 982 is a support frame, and 981 is a rear plate, and these members constitute the envelope 988.

【0065】図9において974は図5における電子放
出部に相当する。972,973は表面伝導型電子放出
素子の一対の素子電極と接続されたX方向配線及びY方
向配線である。
Reference numeral 974 in FIG. 9 corresponds to the electron emitting portion in FIG. Reference numerals 972 and 973 are an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.

【0066】外囲器988は、上述の如くフェースプレ
ート986、支持枠982、リアプレート981で外囲
器988を構成したが、リアプレート981は主に電子
源基板971の強度を補強する目的で設けられるため、
電子源基板971自体で十分な強度を持つ場合は別体の
リアプレート981は不要であり、電子源基板971に
直接支持枠982を設け、フェースプレート986、支
持枠982、電子源基板971にて外囲器988を構成
しても良い。
The envelope 988 comprises the face plate 986, the support frame 982, and the rear plate 981 as described above, but the rear plate 981 is mainly for the purpose of reinforcing the strength of the electron source substrate 971. Because it is provided,
When the electron source substrate 971 itself has a sufficient strength, the separate rear plate 981 is not necessary. The electron source substrate 971 is directly provided with the support frame 982, and the face plate 986, the support frame 982, and the electron source substrate 971 are used. The envelope 988 may be configured.

【0067】図11中1092は蛍光体である。蛍光体
1092はモノクロームの場合は蛍光体のみからなる
が、カラーの蛍光膜の場合は蛍光体の配列によりブラッ
クストライプあるいはブラックマトリクスなどと呼ばれ
る黒色導電材1091と蛍光体1092とで構成され
る。ブラックストライプ、ブラックマトリクスが設けら
れる目的はカラー表示の場合、必要となる三原色蛍光体
の各蛍光体1092間の塗り分け部を黒くすることで混
色等を目立たなくすることと蛍光膜984における外光
反射によるコントラストの低下を抑制することである。
ブラックストライプの材料としては、通常良く用いられ
ている黒鉛を主成分とする材料だけでなく、導電性があ
り、光の透過及び反射が少ない材料であればこれに限る
ものではない。
Reference numeral 1092 in FIG. 11 is a phosphor. In the case of monochrome, the phosphor 1092 is composed of only the phosphor, but in the case of a color phosphor film, it is composed of a black conductive material 1091 called a black stripe or a black matrix depending on the arrangement of the phosphor and a phosphor 1092. In the case of a color display, the purpose of providing the black stripes and the black matrix is to make the mixed portions between the phosphors 1092 of the three primary color phosphors black so as to make the color mixture inconspicuous and the external light in the phosphor film 984. This is to suppress a decrease in contrast due to reflection.
The material of the black stripe is not limited to the commonly used material containing graphite as a main component, but is not limited to this as long as it is a material having conductivity and little light transmission and reflection.

【0068】ガラス基板983に蛍光体を塗布する方法
はモノクローム、カラーによらず沈澱法や印刷法が用い
られる。
As a method for applying the phosphor to the glass substrate 983, a precipitation method or a printing method is used regardless of monochrome or color.

【0069】また蛍光膜984(図9)の内面側には通
常メタルバック985(図9)が設けられる。メタルバ
ックの目的は蛍光体の発光のうち内面側への光をフェー
スプレート986側へ鏡面反射することにより輝度を向
上すること、電子ビーム加速電圧を印加するための電極
として作用すること、外囲器内で発生した負イオンの衝
突によるダメージからの蛍光体の保護等である。メタル
バックは蛍光膜作製後、蛍光膜の内面側表面の平滑化処
理(通常フィルミングと呼ばれる)を行い、その後Al
を真空蒸着等で堆積することで作製できる。
A metal back 985 (FIG. 9) is usually provided on the inner surface side of the fluorescent film 984 (FIG. 9). The purpose of the metal back is to improve the brightness by specularly reflecting the light to the inner surface side of the light emission of the phosphor to the face plate 986 side, to act as an electrode for applying an electron beam acceleration voltage, This is to protect the phosphor from the damage caused by the collision of negative ions generated inside the container. For the metal back, after the fluorescent film is manufactured, the inner surface of the fluorescent film is smoothed (usually called filming), and then Al
Can be manufactured by depositing by vacuum evaporation or the like.

【0070】フェースプレート986には、更に蛍光膜
984の導電性を高めるため蛍光膜984の外面側に透
明電極(不図示)を設けてもよい。
The face plate 986 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 984 in order to further enhance the conductivity of the fluorescent film 984.

【0071】外囲器988は不図示の排気管を通じ、1
-7torr程度の真空度にされ、封止がおこなわれ
る。また外囲器988の封止後の真空度を維持するため
にゲッター処理を行なう場合もある。これは外囲器98
8の封止を行う直前あるいは封止後に抵抗加熱あるいは
高周波加熱等の加熱法により、外囲器988内の所定の
位置(不図示)に配置されたゲッターを加熱し、蒸着膜
を形成する処理である。ゲッターは通常Ba等が主成分
であり、該蒸着膜の吸着作用により、例えば1×10-5
torr乃至は1×10-7torrの真空度を維持する
ものである。尚、表面伝導型電子放出素子のフォーミン
グ以降の工程は適宜設定される。
The envelope 988 is provided through an exhaust pipe (not shown) to
The degree of vacuum is set to about 0 -7 torr and sealing is performed. In addition, a getter process may be performed to maintain the degree of vacuum after the envelope 988 is sealed. This is the envelope 98
A process for heating a getter arranged at a predetermined position (not shown) in the envelope 988 by a heating method such as resistance heating or high frequency heating immediately before or after the sealing of No. 8 to form a vapor deposition film. Is. The getter usually has Ba as a main component, and due to the adsorption action of the deposited film, for example, 1 × 10 −5
The degree of vacuum of torr or 1 × 10 −7 torr is maintained. The steps after forming the surface conduction electron-emitting device are appropriately set.

【0072】次に、単純マトリクス配置型基板を有する
電子源を用いて構成した画像形成装置を、NTSC方式
のテレビ信号に基づきテレビジョン表示を行う為の駆動
回路の概略構成を図12のブロック図を用いて説明す
る。1101は前記表示パネルであり、また1102は
走査回路、1103は制御回路、1104はシフトレジ
スタ、1105はラインメモリ、1106は同期信号分
離回路、1107は変調信号発生器、VxおよびVaは
直流電圧源である。
Next, FIG. 12 is a block diagram showing a schematic configuration of a drive circuit for performing television display on an image forming apparatus configured by using an electron source having a simple matrix arrangement type substrate based on an NTSC system television signal. Will be explained. 1101 is the display panel, 1102 is a scanning circuit, 1103 is a control circuit, 1104 is a shift register, 1105 is a line memory, 1106 is a sync signal separation circuit, 1107 is a modulation signal generator, and Vx and Va are DC voltage sources. Is.

【0073】以下、各部の機能を説明するがまず表示パ
ネル1101は端子Dox1ないしDoxmおよび端子
DoylないしDoynおよび高圧端子Hvを介して外
部の電気回路と接続している。このうち端子Doxlな
いしDoxmには前記表示パネル内に設けられている電
子源、すなわちM行N列の行列状にマトリクス配線され
た表面伝導型電子放出素子群を一行(N素子)ずつ順次
駆動してゆく為の走査信号が印加される。
The functions of the respective parts will be described below. First, the display panel 1101 is connected to an external electric circuit via the terminals Dox1 to Doxm, the terminals Doyl to Doyn and the high voltage terminal Hv. Among them, the terminals Doxl to Doxm sequentially drive the electron sources provided in the display panel, that is, the surface conduction electron-emitting device groups arranged in a matrix of M rows and N columns matrix by row (N elements). A scanning signal for application is applied.

【0074】一方、端子DylないしDynには前記走
査信号により選択された一行の表面伝導型電子放出素子
の各素子の出力電子ビームを制御する為の変調信号が印
加される。また高圧端子Hvには直流電圧源Vaより、
例えば10K[V]の直流電圧が供給されるが、これは
表面伝導型電子放出素子より出力される電子ビームに蛍
光体を励起するのに十分なエネルギーを付与する為の加
速電圧である。
On the other hand, a modulation signal for controlling the output electron beam of each element of the surface conduction electron-emitting devices of one row selected by the scanning signal is applied to the terminals Dyl to Dyn. Further, from the DC voltage source Va to the high voltage terminal Hv,
For example, a DC voltage of 10 K [V] is supplied, which is an accelerating voltage for giving enough energy to excite the phosphor to the electron beam output from the surface conduction electron-emitting device.

【0075】次に走査回路1102について説明する。
同回路は内部にM個のスイッチング素子を備えるもので
(図中、S1ないしSmで模式的に示している)、各ス
イッチング素子は直流電圧源Vxの出力電圧もしくはO
[V](グランドレベル)のいずれか一方を選択し、表
示パネル1101の端子DxlないしDxmと電気的に
接続するものである。S1ないしSmの各スイッチング
素子は制御回路1103が出力する制御信号Tscan
に基づいて動作するものだが実際には例えばFETのよ
うなスイッチング素子を組み合わせる事により構成する
事が可能である。
Next, the scanning circuit 1102 will be described.
The circuit includes M switching elements inside (indicated by S1 to Sm in the figure), and each switching element is an output voltage of the DC voltage source Vx or O.
One of [V] (ground level) is selected and electrically connected to the terminals Dxl to Dxm of the display panel 1101. Each of the switching elements S1 to Sm has a control signal Tscan output from the control circuit 1103.
However, in practice, it can be constructed by combining switching elements such as FETs.

【0076】尚、前記直流電圧源Vxは前記表面伝導型
電子放出素子の特性(電子放出しきい値電圧)に基づき
走査されていない素子に印加される駆動電圧が電子放出
しきい値電圧以下となるような一定電圧を出力するよう
設定されている。
The DC voltage source Vx is such that the drive voltage applied to an unscanned element is equal to or lower than the electron emission threshold voltage based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting element. It is set to output a constant voltage such that

【0077】また制御回路1103は外部より入力する
画像信号に基づいて適切な表示が行なわれるよう各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路1106より送られる同期信号Tsy
ncに基づいて各部に対してTscan、Tsftおよ
びTmryの各制御信号を発生する。
The control circuit 1103 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The sync signal Tsy sent from the sync signal separation circuit 1106 described below
Based on nc, Tscan, Tsft, and Tmry control signals are generated for each unit.

【0078】同期信号分離回路1106は外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で周波数分離(フィル
ター)を回路を用いれば構成できるものである。同期信
号分離回路1106により分離された同期信号は良く知
られるように垂直同期信号と水平同期信号より成るが、
ここでは説明の便宜上Tsync信号として図示した。
一方、前記テレビ信号から分離された画像の輝度信号成
分を便宜上DATA信号と表すが同信号はシフトレジス
タ1104に入力される。
The sync signal separation circuit 1106 is a circuit for separating a sync signal component and a luminance signal component from an NTSC television signal input from the outside, and can be constructed by using a frequency separation (filter) circuit. . As is well known, the sync signal separated by the sync signal separation circuit 1106 includes a vertical sync signal and a horizontal sync signal.
Here, for convenience of explanation, it is shown as a Tsync signal.
On the other hand, the luminance signal component of the image separated from the television signal is referred to as a DATA signal for convenience, but the signal is input to the shift register 1104.

【0079】シフトレジスタ1104は時系列的にシリ
アルに入力される前記DATA信号を画像の1ライン毎
にシリアル/パラレル変換するためのもので前記制御回
路1103より送られる制御信号Tsftに基づいて動
作する(すなわち制御信号Tsftは、シフトレジスタ
1104のシフトクロックであると言い換えても良
い。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当する)のデ
ータはId1乃至IdnのN個の並列信号として前記シ
フトレジスタ1104より出力される。
The shift register 1104 is for serially / parallel converting the DATA signal serially input in time series for each line of the image, and operates based on the control signal Tsft sent from the control circuit 1103. (That is, the control signal Tsft may be restated as the shift clock of the shift register 1104.) The serial / parallel converted image data for one line (corresponding to drive data for N electron emission elements) is output from the shift register 1104 as N parallel signals Id1 to Idn.

【0080】ラインメモリ1105は画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1103より送られる制御信号Tmryに
したがって適宜Id1ないしIdnの内容を記憶する。
記憶された内容はId1ないしIdnとして出力され変
調信号発生器1107に入力される。
The line memory 1105 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate in accordance with the control signal Tmry sent from the control circuit 1103.
The stored contents are output as Id1 to Idn and input to the modulation signal generator 1107.

【0081】変調信号発生器1107は前記画像データ
IdlないしIdnの各々に応じて表面伝導型電子放出
素子の各々を適切に駆動変調する為の信号源で、その出
力信号は端子Doy1ないしDoynを通じて表示パネ
ル1101内の表面伝導型電子放出素子に印加される。
The modulation signal generator 1107 is a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of the image data Idl to Idn, and its output signal is displayed through the terminals Doy1 to Doyn. It is applied to the surface conduction electron-emitting device in the panel 1101.

【0082】前述したように本発明に関わる電子放出素
子は放出電流Ieに対して以下の基本特性を有してい
る。すなわち前述したように電子放出には明確なしきい
値電圧Vthがあり、Vth以上の電圧を印加された時
のみ電子放出が生じる。また電子放出しきい値以上の電
圧に対しては素子への印加電圧の変化に応じて放出電流
も変化してゆく。尚、電子放出素子の材料や構成、製造
方法を変える事により電子放出しきい値電圧Vthの値
や印加電圧に対する放出電流の変化の度合いが変わる場
合もあるが、いずれにしても以下のような事がいえる。
As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, as described above, electron emission has a clear threshold voltage Vth, and electron emission occurs only when a voltage equal to or higher than Vth is applied. Further, for a voltage higher than the electron emission threshold value, the emission current also changes according to the change in the voltage applied to the device. The value of the electron emission threshold voltage Vth and the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, configuration, and manufacturing method of the electron emitting element. I can say things.

【0083】すなわち、本素子にパルス状の電圧を印加
する場合、例えば電子放出閾値以下の電圧を印加しても
電子放出閾値以上の電圧を印加する場合には電子ビーム
が出力される。その際、第一にはパルスの波高値Vmを
変化させる事により出力電子ビームの強度を制御する事
が可能である。第二には、パルスの幅Pwを変化させる
事により出力される電子ビームの電荷の総量を制御する
事が可能である。
That is, when a pulsed voltage is applied to this element, for example, when a voltage below the electron emission threshold is applied but a voltage above the electron emission threshold is applied, an electron beam is output. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value Vm of the pulse. Second, it is possible to control the total amount of charges of the electron beam output by changing the pulse width Pw.

【0084】したがって、入力信号に応じて電子放出素
子を変調する方式としては、電圧変調方式、パネル幅変
調方式等があげられ、電圧変調方式を実施するには変調
信号発生器1107としては一定の長さの電圧パルスを
発生するが入力されるデータに応じて適宜パルスの波高
値を変調するような電圧変調方式の回路を用いる。
Therefore, as a method of modulating the electron-emitting device in accordance with the input signal, there are a voltage modulation method, a panel width modulation method and the like. To implement the voltage modulation method, the modulation signal generator 1107 is fixed. A circuit of a voltage modulation system is used that generates a voltage pulse of a length but appropriately modulates the peak value of the pulse according to the input data.

【0085】またパルス幅変調方式を実施するには変調
信号発生器1107としては、一定の波高値の電圧パル
スを発生するが入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
るものである。
In order to implement the pulse width modulation method, the modulation signal generator 1107 generates a voltage pulse having a constant peak value, but a pulse for appropriately modulating the width of the voltage pulse according to the input data. A width modulation type circuit is used.

【0086】以上に説明した一連の動作により本発明の
画像表示装置は表示パネル1101を用いてテレビジョ
ンの表示を行なえる。尚、上記説明中特に記載しなかっ
たがシフトレジスタ1104やラインメモリ1105は
デジタル信号式のものでもアナログ信号式のものでも差
し支えなく、要は画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれればよい。
Through the series of operations described above, the image display device of the present invention can display a television using the display panel 1101. Although not particularly described in the above description, the shift register 1104 and the line memory 1105 may be digital signal type or analog signal type, and the point is that serial / parallel conversion and storage of image signals are performed at a predetermined speed. It should be done.

【0087】デジタル信号式を用いる場合には同期信号
分離回路1106の出力信号DATAをデジタル信号化
する必要があるが、これは1106の出力部にA/D変
換器を備えれば可能である。また、これと関連してライ
ンメモリ1105の出力信号がデジタル信号かアナログ
信号かにより、変調信号発生器1107に用いられる回
路が若干異なったものとなる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 1106 into a digital signal, which can be achieved by providing an A / D converter at the output section of 1106. Further, in connection with this, the circuit used for the modulation signal generator 1107 is slightly different depending on whether the output signal of the line memory 1105 is a digital signal or an analog signal.

【0088】まずデジタル信号の場合について述べる。
電圧変調方式においては変調信号発生器1107には、
例えばよく知られるD/A変換回路を用い、必要に応じ
て増幅回路などを付け加えればよい。またパルス幅変調
方式の場合、変調信号発生器1107は、例えば高速の
発振器および発振器の出力する波数を計数する計数器
(カウンタ)および計数器の出力値と前記メモリの出力
値を比較する比較器(コンパレータ)を組み合せた回路
を用いることにより構成できる。必要に応じて比較器の
出力するパルス幅変調された変調信号を表面伝導型電子
放出素子の駆動電圧にまで電圧増幅するための増幅器を
付け加えてもよい。
First, the case of digital signals will be described.
In the voltage modulation method, the modulation signal generator 1107 has
For example, a well-known D / A conversion circuit may be used, and an amplification circuit or the like may be added if necessary. In the case of the pulse width modulation method, the modulation signal generator 1107 includes, for example, a high-speed oscillator, a counter that counts the number of waves output by the oscillator, and a comparator that compares the output value of the counter with the output value of the memory. It can be configured by using a circuit in which (comparators) are combined. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator up to the drive voltage of the surface conduction electron-emitting device may be added.

【0089】次にアナログ信号の場合について述べる。
電圧変調方式においては変調信号発生器1107には、
例えばよく知られるオペアンプなどを用いた増幅回路を
用いればよく、必要に応じてレベルシフト回路などを付
け加えてもよい。またパルス幅変調方式の場合には例え
ばよく知られた電圧制御型発振回路(VCO)を用いれ
ばよく、必要に応じて表面伝導型電子放出素子の駆動電
圧にまで電圧増幅するための増幅器を付け加えてもよ
い。
Next, the case of analog signals will be described.
In the voltage modulation method, the modulation signal generator 1107 has
For example, a well-known amplifier circuit using an operational amplifier may be used, and a level shift circuit or the like may be added if necessary. In the case of the pulse width modulation method, for example, a well-known voltage controlled oscillation circuit (VCO) may be used, and an amplifier for amplifying the voltage to the drive voltage of the surface conduction electron-emitting device may be added if necessary. May be.

【0090】以上のように完成した画像表示装置におい
て、こうして各電子放出素子には、容器外端子Dox1
ないしDoxm、Doy1ないしDoynを通じ、電圧
を印加することにより、電子放出させ、高圧端子Hvを
通じ、メタルバック985、あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速し、蛍光膜98
4に衝突させ、励起・発光させることで画像を表示する
ことができる。
In the image display device completed as described above, each electron-emitting device is thus provided with the terminal Dox1 outside the container.
To Doxm and Doy1 to Doyn, electrons are emitted by applying a voltage, and a high voltage is applied to the metal back 985 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam and accelerate the fluorescent film 98.
An image can be displayed by colliding with 4 to excite and emit light.

【0091】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
適宜選択する。また、入力信号例として、NTSC方式
をあげたが、これに限るものではなく、PAL、SEC
AM方式などの諸方式でもよく、また、これよりも、多
数の走査線からなるTV信号(例えば、MUSE方式を
はじめとする高品位TV)方式でもよい。
The configuration described above is a schematic configuration necessary for producing a suitable image forming apparatus used for display and the like, and the detailed parts such as the material of each member are not limited to those described above. , Is appropriately selected to suit the application of the image forming apparatus. Also, although the NTSC system is given as an example of the input signal, the input signal is not limited to this, and PAL, SEC
Various schemes such as an AM scheme may be used, and a TV signal (for example, a high-definition TV such as a MUSE scheme) including a number of scanning lines may be used.

【0092】次に、前述のはしご型配置電子源基板及び
それを用いた画像表示装置について図13、図14によ
り説明する。
Next, the above-mentioned ladder type electron source substrate and the image display device using the same will be described with reference to FIGS.

【0093】図13において、1210は電子源基板、
1211は電子放出素子、1212のDx1〜Dx10
は前記電子放出素子に接続する共通配線である。電子放
出素子1211は、基板1210上に、X方向に並列に
複数個配置される。(これを素子行と呼ぶ)。この素子
行を複数個基板上に配置し、はしご型電子源基板とな
る。各素子行の共通配線間に適宜駆動電圧を印加するこ
とで、各素子行を独立に駆動することが可能になる。す
なわち、電子ビームを放出させる素子行には、電子放出
しきい値以上の電圧を電子ビームを放出させない素子行
には電子放出しきい値以下の電圧を印加すればよい。ま
た、各素子行間の共通配線Dx2〜Dx9を、例えばD
x2,Dx3を同一配線とする様にしても良い。
In FIG. 13, 1210 is an electron source substrate,
Reference numeral 1211 denotes an electron-emitting device, and 1212 Dx1 to Dx10.
Is a common wiring connected to the electron-emitting device. A plurality of electron-emitting devices 1211 are arranged on the substrate 1210 in parallel in the X direction. (This is called an element row). A plurality of this element row is arranged on the substrate to form a ladder type electron source substrate. By appropriately applying a drive voltage between the common wirings of each element row, each element row can be independently driven. That is, a voltage higher than the electron emission threshold may be applied to the element row that emits the electron beam, and a voltage lower than the electron emission threshold may be applied to the element row that does not emit the electron beam. In addition, the common wirings Dx2 to Dx9 between the respective element rows are, for example, D
Alternatively, x2 and Dx3 may have the same wiring.

【0094】図14ははしご型配置の電子源を備えた画
像形成装置の構造を示すための図である。1320はグ
リッド電極、1321は電子が通過するための空孔、1
322は、Dox1,Dox2…Doxmよりなる容器
外端子、1323はグリッド電極1320と接続された
G1,G2,…Gnからなる容器外端子、1324は前
述の様に各素子行間の共通配線を同一配線とした電子源
基板である。前述の単純マトリクス配置の画像形成装置
(図9)との違いは、電子源基板1324とフェースプ
レート986の間にグリッド電極1320を備えている
事である。
FIG. 14 is a diagram showing the structure of an image forming apparatus provided with a ladder-type electron source. 1320 is a grid electrode, 1321 is a hole through which electrons pass, 1
322 is an outer terminal of the container made of Dox1, Dox2 ... Doxm, 1323 is an outer terminal of the container made of G1, G2, ... Gn connected to the grid electrode 1320, and 1324 is the common wiring between the element rows as described above. And the electron source substrate. The difference from the image forming apparatus having the simple matrix arrangement (FIG. 9) described above is that the grid electrode 1320 is provided between the electron source substrate 1324 and the face plate 986.

【0095】基板1324とフェースプレート986の
中間には、グリッド電極1320が設けられている。グ
リッド電極1320は、表面伝導型電子放出素子から放
出された電子ビームを変調することができるもので、は
しご型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て1個ずつ円形の開口1321が設けられている。グリ
ッドの形状や設置位置は必ずしも図14のようなもので
なくともよく、開口としてメッシュ状に多数の通過口を
もうけることもあり、また例えば表面伝導型電子放出素
子の周囲や近傍に設けてもよい。
A grid electrode 1320 is provided between the substrate 1324 and the face plate 986. The grid electrode 1320 is capable of modulating the electron beam emitted from the surface conduction electron-emitting device, and passes the electron beam through a striped electrode provided orthogonal to the ladder-shaped element rows. A circular opening 1321 is provided for each element. The shape and installation position of the grid are not necessarily as shown in FIG. 14, and a large number of passage openings may be provided in the form of a mesh as openings. Further, for example, they may be provided around or near the surface conduction electron-emitting device. Good.

【0096】容器外端子1322およびグリッド容器外
端子1323は、不図示の制御回路と電気的に接続され
ている。
The outside-container terminal 1322 and the grid outside-container terminal 1323 are electrically connected to a control circuit (not shown).

【0097】本画像形成装置では素子行を1列ずつ順次
駆動(走査)していくのと同期してグリッド電極列に画
像1ライン分の変調信号を同時に印加することにより、
各電子ビームの蛍光体への照射を制御し、画像を1ライ
ンずつ表示することができる。
In this image forming apparatus, the modulation signals for one line of the image are simultaneously applied to the grid electrode columns in synchronization with the sequential driving (scanning) of the element rows one column at a time.
The irradiation of each electron beam to the phosphor can be controlled to display an image line by line.

【0098】また本発明によればテレビジョン放送の表
示装置のみならずテレビ会議システム、コンピューター
等の表示装置に適した画像形成装置を提供することがで
きる。さらには感光性ドラム等で構成された光プリンタ
ーとしての画像形成装置としても用いることもできる。
また電子放出素子として表面伝導型電子放出素子ばかり
でなく、MIM型電子放出素子、電界放出型電子放出素
子等の冷陰極電子源にも適用可能である。更には熱電子
源による画像表示装置にも適用することができる。
Further, according to the present invention, it is possible to provide an image forming apparatus suitable for not only a display device for television broadcasting but also a display device such as a video conference system and a computer. Further, it can be used as an image forming apparatus as an optical printer including a photosensitive drum or the like.
Further, not only the surface conduction electron-emitting devices but also cold cathode electron sources such as MIM-type electron-emitting devices and field emission-type electron-emitting devices can be applied as the electron-emitting devices. Further, it can be applied to an image display device using a thermoelectron source.

【0099】[0099]

【実施例】以下実施例により本発明を具体的に説明す
る。 <実施例1>図1に示す画像表示装置の製造方法を示
す。この画像表示装置は実施態様で説明したものと構成
は同一である。本実施例において前面板1、背面板2、
支持枠3は日本板硝子(株)製のフロートガラス(青板
ガラス)を切削加工及び研磨加工をしたものを用い、ス
ペーサ4は青板ガラスを研磨加工し数百μmの厚さに平
板状に作製したものを用いている。また電子放出素子と
しては表面伝導型電子放出素子を背面板上に作製した。
The present invention will be described in detail with reference to the following examples. Example 1 A method for manufacturing the image display device shown in FIG. 1 will be described. This image display device has the same configuration as that described in the embodiment. In this embodiment, the front plate 1, the rear plate 2,
The support frame 3 is made of float glass (blue sheet glass) manufactured by Nippon Sheet Glass Co., Ltd., which is cut and polished, and the spacer 4 is formed by polishing and processing blue sheet glass into a flat plate shape with a thickness of several hundred μm. I am using one. As the electron-emitting device, a surface conduction electron-emitting device was manufactured on the back plate.

【0100】図2を用いて本実施例における画像表示装
置の組立方法を説明する。
A method of assembling the image display device in this embodiment will be described with reference to FIG.

【0101】フリットには前面板側においては結晶性の
フリットである日本電気硝子(株)製LS−7105
(封着温度450℃)を、背面板側においては前記LS
−3081を用い、これらとアクリル樹脂(エルバサイ
ト)をα−ターピネオールに5%程度溶解させたものと
を混合させ、フリットペーストを作製し用いた。
The frit is a crystalline frit on the front plate side, LS-7105 manufactured by Nippon Electric Glass Co., Ltd.
(Sealing temperature 450 ℃) on the back plate side
-3081 was used, and these were mixed with an acrylic resin (ervasite) dissolved in α-terpineol by about 5% to prepare and use a frit paste.

【0102】スペーサ204を用意し、予めその両接合
部にディスペンサーフリット塗布装置207により前面
板側には前記LS−7105の入ったペーストを、背面
板側には前記LS−3081の入ったペーストをそれぞ
れ塗布、乾燥し、仮焼成を行いフリット206を形成し
た。乾燥は120℃、20分保持、仮焼成は最高温度3
80℃、10分間保持とし、仮焼成後のフリット206
の厚みは100μm程度であった(図2(a))。
Spacers 204 are prepared, and a paste containing LS-7105 is placed on the front plate side and a paste containing LS-3081 is placed on the back plate side by a dispenser frit applicator 207 at both joints in advance. The frit 206 was formed by applying, drying and pre-baking, respectively. Drying at 120 ℃, holding for 20 minutes, calcination maximum temperature 3
Hold at 80 ° C for 10 minutes, frit 206 after pre-baking
Had a thickness of about 100 μm (FIG. 2 (a)).

【0103】次に両接合部に仮焼成の済んだフリットが
形成されたスペーサをスペーサ固定治具(図示せず)に
より前面板上に位置決め固定し、最高温度410℃で1
0分間、焼成することにより片側を接合させた(図2
(b))。
Next, the spacers having the frit which has been calcined at both joints are positioned and fixed on the front plate by a spacer fixing jig (not shown), and the maximum temperature is 410 ° C.
One side was joined by firing for 0 minutes (Fig. 2
(B)).

【0104】次にスペーサ204が接合された前面板2
01上に支持枠209、背面板202を順次位置決めし
ながら組合わせ、上方より荷重を加えながら410℃で
10分間加熱保持する事により本焼成を行った。支持枠
209の固定にはスペーサ接着時と同様のフリットを用
いた。このようにして耐大気圧支持構造を持った画像表
示装置が形成された(図2(c)、(d))。
Next, the front plate 2 to which the spacers 204 are joined
01, the support frame 209 and the back plate 202 were sequentially positioned and combined, and a main firing was performed by heating and holding at 410 ° C. for 10 minutes while applying a load from above. For fixing the support frame 209, the same frit as when the spacer was bonded was used. In this way, an image display device having an atmospheric pressure resistant support structure was formed (FIGS. 2C and 2D).

【0105】組立終了後、上記工程で作製された容器内
を真空状態にするために、排気管(図示せず)を介して
容器内を真空に引き、その後排気管を封止することによ
り図4に示す画像表示装置を完成させた。
After the assembly is completed, in order to make the inside of the container manufactured in the above step a vacuum state, the inside of the container is evacuated through an exhaust pipe (not shown), and then the exhaust pipe is sealed. The image display device shown in 4 was completed.

【0106】このようにスペーサ両接合部に予めフリッ
トを形成しておくことにより前面板及び背面板上でのフ
リットペーストの高精度フリット塗布が省けるほか、電
子放出素子をもつ背面板上での乾燥工程及び脱バインダ
ー処理である仮焼成工程がないために、溶剤、バインダ
ーの影響による素子特性の劣化を防ぐことができ、また
熱工程も1回になるので熱による素子特性の劣化も低減
する事ができた。本実施例ではフリットペーストのスペ
ーサ上への塗布方法としてディスペンサーロボットによ
る方法を行ったが、その他ディッピング及び転写による
方法でも構わない。 <実施例2>本実施例は実施例1と部材等の構成は同様
であるがスペーサ接合面上へのフリット形成順序が異な
るものである。
By forming the frit on both joints of the spacers in advance, it is possible to omit the high-precision frit application of the frit paste on the front plate and the rear plate, and to dry the frit paste on the rear plate having the electron-emitting device. Since there is no calcination process that is a process and a binder removal process, it is possible to prevent the deterioration of device characteristics due to the influence of the solvent and the binder. Also, since there is only one heating process, deterioration of device characteristics due to heat should be reduced. I was able to. In this embodiment, the dispenser robot method is used as the method for applying the frit paste onto the spacer, but other methods such as dipping and transfer may be used. <Embodiment 2> This embodiment is similar to Embodiment 1 in the configuration of members and the like, but the order of frit formation on the spacer bonding surface is different.

【0107】図3を用いて本実施例における画像表示装
置の組立方法を述べる。
A method of assembling the image display device in this embodiment will be described with reference to FIG.

【0108】スペーサフリット306を形成した。フリ
ットペーストの乾燥、仮焼成及び塗布条件は実施例1と
同様である(図3(a))。
A spacer frit 306 was formed. The drying, calcination and coating conditions of the frit paste are the same as in Example 1 (FIG. 3 (a)).

【0109】フリットに関しては、実施例1と同種のフ
リットを同様な方法によりフリットペーストとして用い
た。
Regarding the frit, the same type of frit as in Example 1 was used as a frit paste by the same method.

【0110】次に接合面片側に仮焼成の済んだフリット
306が形成されたスペーサ304をスペーサ固定治具
(図示せず)を用いて前面板301上に位置決め固定
し、最高温度450℃で10分間焼成することにより片
側を接合させた(図3(b))。
Next, the spacer 304 having the frit 306 that has been calcined on one side of the joint surface is positioned and fixed on the front plate 301 using a spacer fixing jig (not shown), and the maximum temperature is 10 ° C. at 10 ° C. One side was joined by firing for one minute (FIG. 3 (b)).

【0111】次に前面板301上に固定したスペーサ3
04のもう一方の接合面上にアプリケータにより作製し
た厚膜状のフリットペーストを押しつけ全スペーサ接合
面上にフリットペーストを転写した。この後、乾燥、仮
焼成を行いフリットを形成した。乾燥は最高温度で12
0℃、20分間保持、仮焼成は最高温度380℃で10
分間保持とし、仮焼成後のフリット厚さは150〜20
0μmであった(図3(c))。
Next, the spacer 3 fixed on the front plate 301
On the other joint surface of No. 04, a thick film frit paste produced by an applicator was pressed to transfer the frit paste onto all spacer joint surfaces. After that, drying and calcination were performed to form a frit. Maximum drying temperature is 12
Hold at 0 ℃ for 20 minutes, pre-baking at maximum temperature of 380 ℃ for 10
The frit thickness after temporary baking is 150 to 20
It was 0 μm (FIG. 3 (c)).

【0112】最後に、実施例1と同様にスペーサ304
が接合された前面板301上に支持枠309、背面板3
02を順次位置決めしながら組み合わせ上方より荷重を
加えながら410℃で10分間本焼成を行い(図3
(d)、(e))、真空引き、排気管封止を行い、図4
に示す画像表示装置を完成させた。
Finally, as in the first embodiment, the spacer 304
The support frame 309 and the back plate 3 on the front plate 301 to which the
While sequentially positioning No. 02, the main firing was performed at 410 ° C. for 10 minutes while applying a load from above (see FIG. 3).
(D), (e)), vacuuming, and exhaust pipe sealing are performed, and then, as shown in FIG.
The image display device shown in FIG.

【0113】このようにスペーサ接合部上においてフリ
ットを形成しておくことにより前面板及び背面板上での
フリットペーストの高精度フリット塗布が省けるほか、
電子放出素子をもつ背面板上での乾燥工程及び脱バイン
ダー処理である仮焼成工程がないために、溶剤、バイン
ダーの影響による素子特性の劣化を防ぐことができ、ま
た熱工程も1回になるので熱による素子特性の劣化も低
減する事ができた。
By forming the frit on the spacer joint portion in this manner, high-precision frit application of the frit paste on the front plate and the rear plate can be omitted, and
Since there is no drying process on the back plate having electron-emitting devices and a calcination process for removing the binder, deterioration of device characteristics due to the influence of the solvent and binder can be prevented, and the heating process is only once. Therefore, deterioration of element characteristics due to heat could be reduced.

【0114】[0114]

【発明の効果】以上説明したように、本発明において
は、スペーサを前面板及び背面板に固定する際、フリッ
トをスペーサの片側もしくは両接合部に予め塗布、仮焼
成し形成する、もしくはスペーサをフリットを用いて前
面板に固着した後に、そのスペーサのもう一方の接合部
にフリットを塗布し、仮焼成する事により、 1)電子放出素子をもつ背面板上でのフリットペースト
の乾燥及び仮焼成工程が省かれるため、乾燥、仮焼成時
の溶剤、バインダーによる電子放出素子特性への悪影響
をなくす事ができ、かつ焼成工程も本焼成の1回のみと
なり熱工程が減るので素子特性の熱による劣化が減少し
た。 2)背面板及び前面板上でのフリットペースト塗布工
程、即ちフリットペースト重ね塗り時の数回にわたる、
フリット塗布装置ステージ上での被塗布部材の高精度位
置合わせ、高精度フリット塗布、及び乾燥工程が削減も
しくは不要になり、工程の簡略化ができた。 3)背面板及び前面板上でのフリットペースト塗布工
程、即ちフリット塗布装置上での高精度位置合わせ及び
ディスペンサーロボットによる高精度フリット塗布が不
要、もしくは減少するため結果的にスペーサ位置はスペ
ーサ固定治具の治具精度のみにより決まり手間が減少し
た上、組立精度も向上した。等の効果を得ることがで
き、これにより画像表示装置の製造が容易かつ高精度で
行う事ができる様になると共に、歩留が向上した。
As described above, according to the present invention, when fixing the spacer to the front plate and the rear plate, the frit is formed by coating and calcination on one side or both joints of the spacer in advance. After fixing to the front plate with a frit, applying the frit to the other joint part of the spacer and calcination, 1) Drying and calcination of the frit paste on the back plate having electron-emitting devices Since the process is omitted, it is possible to eliminate the adverse effects on the electron emission device characteristics due to the solvent and binder during drying and pre-baking, and the firing process is reduced to one time of the main firing, which reduces the heat process. Deterioration reduced. 2) Frit paste application process on the back plate and the front plate, that is, several times when frit paste is repeatedly applied,
The high-precision alignment of the member to be coated, the high-precision frit coating, and the drying process on the stage of the frit coating device are reduced or eliminated, and the process can be simplified. 3) The frit paste application process on the back plate and the front plate, that is, the high-precision alignment on the frit application device and the high-precision frit application by the dispenser robot are unnecessary or reduced, so that the spacer position is fixed. Only the jig accuracy of the tool reduces the labor required, and the assembly accuracy is improved. As a result, the image display device can be manufactured easily and highly accurately, and the yield is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1(a),(b),(c),(d),
(e),(f)は本発明の画像表示装置の製造方法の工
程を示す断面図。
FIG. 1 (a), (b), (c), (d),
(E), (f) is sectional drawing which shows the process of the manufacturing method of the image display apparatus of this invention.

【図2】図2(a),(b),(c),(d)は本発明
の実施例1を示す画像表示装置の組立工程図。
2 (a), (b), (c), and (d) are assembly process diagrams of the image display device according to the first embodiment of the present invention.

【図3】図3(a),(b),(c),(d),(e)
は本発明の実施例2を示す画像表示装置の組立工程図。
FIG. 3 (a), (b), (c), (d), (e)
2A and 2B are assembly process diagrams of an image display device showing Embodiment 2 of the present invention.

【図4】本発明の実施例に示される画像表示装置の概略
構成を示す斜視図。
FIG. 4 is a perspective view showing a schematic configuration of an image display device shown in an embodiment of the present invention.

【図5】図5(a),(b)は本発明の基本的な表面伝
導型電子放出素子の構成を示す模式的平面図及び断面
図。
5 (a) and 5 (b) are a schematic plan view and a sectional view showing the structure of a basic surface conduction electron-emitting device of the present invention.

【図6】本発明の基本的な垂直型表面伝導型電子放出素
子の構成を示す模式図。
FIG. 6 is a schematic diagram showing the configuration of a basic vertical surface conduction electron-emitting device of the present invention.

【図7】本発明の表面伝導型電子放出素子の製造方法の
一例を示す模式的断面図。
FIG. 7 is a schematic cross-sectional view showing an example of a method of manufacturing a surface conduction electron-emitting device of the present invention.

【図8】図8(a),(b)は本発明における通電フォ
ーミングの電圧波形の一例を示す図。
8A and 8B are diagrams showing an example of voltage waveforms of energization forming in the present invention.

【図9】画像表示装置の概略構成を示す斜視図。FIG. 9 is a perspective view showing a schematic configuration of an image display device.

【図10】単純マトリクス配置の電子源を示す図。FIG. 10 is a diagram showing an electron source having a simple matrix arrangement.

【図11】図11(a),(b)は蛍光膜の構成を示す
図。
11 (a) and 11 (b) are diagrams showing the structure of a fluorescent film.

【図12】NTSC方式のテレビ信号に応じて表示を行
うための駆動回路のブロック図。
FIG. 12 is a block diagram of a drive circuit for performing display according to an NTSC television signal.

【図13】梯子配置の電子源を示す図。FIG. 13 is a diagram showing an electron source arranged in a ladder.

【図14】画像表示装置の他の例を示す概略構成斜視
図。
FIG. 14 is a schematic configuration perspective view showing another example of the image display device.

【図15】従来の表面伝導型電子放出素子を示す平面
図。
FIG. 15 is a plan view showing a conventional surface conduction electron-emitting device.

【符号の説明】[Explanation of symbols]

71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 89 スペーサ 101,201,301 前面板 102,202,302 背面板 103,203,,209,303,309 支持枠 104,204,304 スペーサ 106,206,306 フリット 207,307 ディスペンサー 71 Electron Source Substrate 72 X Direction Wiring 73 Y Direction Wiring 74 Surface Conduction Electron Emission Element 75 Connection 81 Rear Plate 82 Support Frame 83 Glass Substrate 84 Fluorescent Film 85 Metal Back 86 Face Plate 87 High Voltage Terminal 88 Envelope 89 Spacer 101, 201,301 Front plate 102,202,302 Back plate 103,203,209,303,309 Support frame 104,204,304 Spacer 106,206,306 Frit 207,307 Dispenser

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電子放出素子を搭載した背面板と、前記
背面板と対向して配置されると共に前記電子放出素子か
ら放出される電子線の照射により画像が形成される画像
形成部材を搭載した前面板と、前記背面板と前記前面板
の間にあって前記背面板及び前面板の周縁を包囲する支
持枠と、前記背面板と前記前面板を大気圧に対して保持
したスペーサとを、低融点ガラスを用いて接合した平板
型画像表示装置の製造方法において、前記スペーサを固
定するための低融点ガラスを予めスペーサの片側もしく
は両側の接合部上において仮焼成しておく事を特徴とす
る平板型画像表示装置の製造方法。
1. A back plate on which an electron-emitting device is mounted, and an image-forming member which is arranged so as to face the back plate and which forms an image by irradiation of an electron beam emitted from the electron-emitting device. A front plate, a support frame between the back plate and the front plate, which surrounds the back plate and the peripheral edges of the front plate, and a spacer which holds the back plate and the front plate against atmospheric pressure, have a low melting point. In a method of manufacturing a flat panel image display device joined by using glass, a low melting point glass for fixing the spacer is preliminarily fired on a joint portion on one side or both sides of the spacer in advance. Image display device manufacturing method.
【請求項2】 請求項1の平板型画像表示装置の製造方
法において前記スペーサを低融点ガラスで前記前面板に
焼成、固定した後に、前記前面板に固定したスペーサ上
のもう片側接合面上において低融点ガラスを仮焼成して
おく事を特徴とする平板型画像表示装置の製造方法。
2. The method of manufacturing a flat panel image display device according to claim 1, wherein after the spacer is baked and fixed to the front plate with low melting glass, the spacer is fixed to the front plate on the other side bonding surface on the spacer. A method for manufacturing a flat panel image display device, which comprises pre-baking low-melting glass.
JP27474594A 1994-11-09 1994-11-09 Manufacture of flat panel image display device Pending JPH08138554A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27474594A JPH08138554A (en) 1994-11-09 1994-11-09 Manufacture of flat panel image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27474594A JPH08138554A (en) 1994-11-09 1994-11-09 Manufacture of flat panel image display device

Publications (1)

Publication Number Publication Date
JPH08138554A true JPH08138554A (en) 1996-05-31

Family

ID=17546005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27474594A Pending JPH08138554A (en) 1994-11-09 1994-11-09 Manufacture of flat panel image display device

Country Status (1)

Country Link
JP (1) JPH08138554A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990043624A (en) * 1997-11-29 1999-06-15 김영남 Partition wall formation method of plasma display device
EP0926696A1 (en) * 1997-12-26 1999-06-30 Canon Kabushiki Kaisha Method for making image forming apparatus
WO2002075766A1 (en) * 2001-03-19 2002-09-26 Jae-Hong Park A seal glass which is adhesive in vacuum, its manufacturing method, and a flat panel display device manufactured by using it
KR100459948B1 (en) * 1998-06-18 2005-02-28 삼성에스디아이 주식회사 Field emission display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990043624A (en) * 1997-11-29 1999-06-15 김영남 Partition wall formation method of plasma display device
EP0926696A1 (en) * 1997-12-26 1999-06-30 Canon Kabushiki Kaisha Method for making image forming apparatus
US6309272B1 (en) 1997-12-26 2001-10-30 Canon Kabushiki Kaisha Method of making an image forming apparatus
KR100459948B1 (en) * 1998-06-18 2005-02-28 삼성에스디아이 주식회사 Field emission display
WO2002075766A1 (en) * 2001-03-19 2002-09-26 Jae-Hong Park A seal glass which is adhesive in vacuum, its manufacturing method, and a flat panel display device manufactured by using it

Similar Documents

Publication Publication Date Title
JP3624041B2 (en) Image display device using conductive frit
JPH08171850A (en) Electron emission element, electron source base plate, electron source, display panel, image forming device, and manufacture of them
JP3217629B2 (en) Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus
JP3226428B2 (en) Image forming device
JPH08138554A (en) Manufacture of flat panel image display device
JPH09245649A (en) Manufacture of flat-panel for display, flat-panel display panel and flat-panel image forming device
JP3397520B2 (en) Electron source, display panel, image forming apparatus, and manufacturing method thereof
JP3347569B2 (en) Flat plate type image forming apparatus
JP3302256B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3222338B2 (en) Method of manufacturing electron source and image forming apparatus
JP3372732B2 (en) Image forming device
JP3159909B2 (en) Method for applying fine frit glass and image display apparatus using fine frit glass
JP3423524B2 (en) Method for manufacturing electron-emitting device
JP3313905B2 (en) Method of manufacturing image forming apparatus
JP3372715B2 (en) Image forming device
JP3188602B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JPH0950241A (en) Image forming device
JP3135801B2 (en) Method of manufacturing image forming apparatus
JP3416295B2 (en) Image forming apparatus manufacturing apparatus and image forming apparatus manufacturing method
JP3302255B2 (en) Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus
JP3472033B2 (en) Method of manufacturing electron source substrate and method of manufacturing image forming apparatus
JPH08162009A (en) Electron emission element, election source using it, image forming device and manufacture
JPH10312743A (en) Electron emitting element, electron source substrate, and manufacture for image forming apparatus
JP3459720B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3207990B2 (en) Flat plate type image forming apparatus