JPH0954726A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPH0954726A
JPH0954726A JP21059295A JP21059295A JPH0954726A JP H0954726 A JPH0954726 A JP H0954726A JP 21059295 A JP21059295 A JP 21059295A JP 21059295 A JP21059295 A JP 21059295A JP H0954726 A JPH0954726 A JP H0954726A
Authority
JP
Japan
Prior art keywords
sector
data
address
written
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21059295A
Other languages
English (en)
Inventor
Shinichi Mizoguchi
慎一 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21059295A priority Critical patent/JPH0954726A/ja
Priority to DE19608713A priority patent/DE19608713A1/de
Priority to GB9605873A priority patent/GB2304428A/en
Priority to CN96104987A priority patent/CN1143812A/zh
Publication of JPH0954726A publication Critical patent/JPH0954726A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F2003/0697—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers device management, e.g. handlers, drivers, I/O schedulers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system

Abstract

(57)【要約】 【課題】 より有効にメモリを使用する記憶装置を提供
する。 【解決手段】 本発明の記憶装置は、複数のセクタ及び
予備のセクタを備えるフラッシュメモリと、論理アドレ
スに対応するセクタのアドレスを記憶するテーブルと、
データの書き込みコマンドにより指定される論理アドレ
スに対応するセクタのアドレスをテーブルに基づいて特
定し、特定されたアドレスにあるセクタにデータの書き
込みを行い、上記セクタにデータの書き込みができない
場合には、予備のセクタを使用可能な状態にすると共
に、特定手段により特定されたセクタの代わりに書き込
み可能な他のセクタにデータの書き込みを行うデータ書
き込み手段と、データ書き込み手段によりデータの書き
込みを行うセクタが変更された場合、テーブルの論理ア
ドレスに対するセクタのアドレスを、データの書き込み
を行ったセクタのアドレスに変更する手段とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＪＥＩＤＡのＰＣ
カードＡＴＡ仕様に準拠する半導体ディスクカードに適
用することのできる記憶装置に関する。
【０００２】
【従来の技術】フラッシュメモリは、書き込み可能な不
揮発性記憶媒体として半導体ディスクカード（以下、単
にＰＣカードという）に用いられる。ＰＣカードは、接
続されるホストの記憶媒体として機能する。フラッシュ
メモリを用いたＰＣカードには、ＪＥＩＤＡのＰＣカー
ドＡＴＡ仕様に基づくものがある。ＰＣカードＡＴＡ仕
様は、パソコンのハードディスク駆動装置用のインター
フェースとして用いられていて、ＰＣカードＡＴＡ仕様
を用いることにより、ハードディスク駆動装置と比べて
アクセススピードが高速化できると共に、メモリ容量の
制限や専用ドライバが不要となるなどの長所が得られ
る。
【０００３】
【発明が解決しようとする課題】ＰＣカードＡＴＡ仕様
では、フラッシュメモリは、ハードディスクと同様に、
メモリ空間をセクタＩＤ領域とセクタ領域とに分け、セ
クタ領域の各セクタは、セクタＩＤ領域により管理され
る。ＰＣカードにフラッシュメモリが使用される場合、
フラッシュメモリへのデータの書き換え回数の制限が問
題となる。ホスト側からのデータの書き込みや書き換え
がＰＣカード内のフラッシュメモリの特定のセクタに対
して繰り返し行われると、当該セクタの寿命は、他のセ
クタよりも短くなる。セクタへの書き込み不良が発生し
た場合、ＰＣカードは、ホスト側に書き込みエラーの発
生を連絡する。ＰＣカード内でのデータの書き込み不良
を認知したホストは、当該ＰＣカードが使用不可能であ
ると判断して、データの書き込み及び書き換えを禁止し
たり、別のセクタへの書き込みを実施するなど、その後
の処理は、ホストにまかされていた。
【０００４】本発明の目的は、ＰＣカードＡＴＡ仕様の
ＰＣカードに適用可能な記憶装置であって、より有効に
メモリを使用することのできる記憶装置を提供すること
である。
【０００５】
【課題を解決するための手段】本発明の第１の記憶装置
は、複数のセクタからなるフラッシュメモリと、論理ア
ドレスに対応するフラッシュメモリ内のセクタのアドレ
スを記憶するアドレス変換テーブルと、データの書き込
みコマンドにより指定される論理アドレスに対応するフ
ラッシュメモリ内のセクタのアドレスをアドレス変換テ
ーブルに基づいて特定し、特定されたアドレスにあるセ
クタにデータの書き込みを行い、上記セクタにデータの
書き込みができない場合には、書き込み可能な他のセク
タに対してデータの書き込みを行うデータ書き込み手段
と、データ書き込み手段によりデータの書き込みを行う
セクタが変更された場合、アドレス変換テーブルの論理
アドレスに対するフラッシュメモリ内のセクタのアドレ
スを、データの書き込みを行ったセクタのアドレスに変
更する書換手段とを備える。
【０００６】また、本発明の第２の記憶装置は、複数の
セクタ及び予備のセクタを備えるフラッシュメモリと、
論理アドレスに対応するフラッシュメモリ内のセクタの
アドレスを記憶するアドレス変換テーブルと、データの
書き込みコマンドにより指定される論理アドレスに対応
するフラッシュメモリ内のセクタのアドレスを、アドレ
ス変換テーブルに基づいて特定し、特定されたアドレス
にあるセクタにデータの書き込みを行い、上記セクタに
データの書き込みができない場合には、フラッシュメモ
リの予備のセクタを使用可能な状態にすると共に、特定
手段により特定されたセクタの代わりに書き込み可能な
他のセクタにデータの書き込みを行うデータ書き込み手
段と、データ書き込み手段によりデータの書き込みを行
うセクタが変更された場合、アドレス変換テーブルの論
理アドレスに対するフラッシュメモリのセクタのアドレ
スを、データの書き込みを行ったセクタのアドレスに変
更する書換手段とを備える。
【０００７】上記の第１又は第２の記憶装置では、更
に、フラッシュメモリ内のデータの消去を行うコマンド
に応答して、書き込み手段によりデータの書き込みので
きなかったセクタを除く各セクタのデータを消去し、完
全にデータが消去されたセクタの数に基づいて使用可能
なメモリ空間についての情報を書き換えるデータ消去手
段を備えることが好ましい。
【０００８】また、本発明の第３の記憶装置は、複数の
セクタからなるブロック単位でデータの消去を行うフラ
ッシュメモリであって、各ブロック毎に予備のセクタを
備えるフラッシュメモリと、論理アドレスに対応するフ
ラッシュメモリ内のセクタのアドレスを記憶するアドレ
ス変換テーブルと、データを格納するデータバッファ
と、データの書き込みコマンドにより指定される論理ア
ドレスに対応するフラッシュメモリ内のセクタのアドレ
スを、アドレス変換テーブルに基づいて特定し、フラッ
シュメモリ内の上記特定されたアドレスにあるセクタに
データの書き込みを行い、当該セクタにデータの書き込
みができない場合には、特定されたセクタのアドレスを
含むブロックの予備のセクタを使用可能な状態にすると
共に、書き込み可能な他のセクタにデータの書き込みを
行い、ブロック内の予備のセクタが全て使用されている
場合には、未使用のブロックにデータの書き込みを行う
と共に、予備のセクタが全て使用されている上記ブロッ
クのデータをフラッシュメモリより読み出してデータバ
ッファに格納し、データバッファに格納されているブロ
ック内においてデータの書き込まれているセクタのデー
タを上記未使用のブロック内のセクタに連続的に書き込
むデータ書き込み手段と、データ書き込み手段によりデ
ータの書き込みを行うセクタが変更された場合、アドレ
ス変換テーブルの論理アドレスに対するフラッシュメモ
リ内のセクタのアドレスを、データの書き込みを行った
セクタのアドレスに変更する書換手段とを備える。
【０００９】上記第３の記憶装置では、フラッシュメモ
リ内のデータの消去を行うコマンドに応答して、各ブロ
ック単位に、書き込み手段によりデータの書き込みので
きなかったセクタを除く各セクタのデータを消去し、完
全にデータの消去されたセクタの数に基づいて、使用可
能なメモリ空間についての情報を書き換えるデータ消去
手段を備えることが好ましい。また、発光部又はスピー
カを備え、データ書き込み手段により、予備のセクタが
全て使用されている場合における未使用のブロックへの
データの書き込みが行われた場合、発光部を発光させ、
又は、スピーカを鳴らす通知手段を備えることが好まし
い。
【００１０】また、本発明の第４の記憶装置は、セクタ
領域と、各セクタについて、使用、未使用、又は、使用
不可能のいずれの状態であるのかを意味するデータと、
セクタが対応する論理アドレスのデータとを記憶するセ
クタＩＤからなるセクタＩＤ領域と、予備のセクタから
なる予備セクタ領域とで構成されるメモリ空間を持つフ
ラッシュメモリと、論理アドレスの入力に対してフラッ
シュメモリ内のセクタのアドレスを出力するアドレス変
換回路と、データの書き込みコマンドにより指定される
論理アドレスに対して、アドレス変換回路により出力さ
れるフラッシュメモリ内のアドレスにあるセクタのセク
タＩＤに、使用、又は、未使用の状態であることを意味
するデータが書き込まれている場合は、データの書き込
みを行い、当該セクタに対してデータの書き込みができ
ない場合には、当該セクタのセクタＩＤに使用不可能の
状態を意味するデータを書き込み、予備のセクタを使用
可能な状態に初期化し、未使用の他のセクタにデータを
書き込むと共に、上記セクタのセクタＩＤが記憶してい
る論理アドレスのデータの代わりに、上記他のセクタの
アドレスのデータを書き込むデータ書き込み手段と、デ
ータの読み出しコマンドにより指定される論理アドレス
に対して、アドレス変換回路により出力されるフラッシ
ュメモリ内のアドレスにあるセクタのセクタＩＤに、当
該セクタが使用不可能な状態であることを意味するデー
タが書き込まれている場合には、論理アドレスの代わり
に記憶しているアドレスにあるセクタのデータを読み出
すデータ読み出し手段とを備える。
【００１１】また、本発明の第５の記憶装置は、セクタ
単位でデータの書き込みを行い、各セクタについて、使
用、未使用、又は、使用不可能のいずれの状態であるの
かを意味するデータと、セクタの対応する論理アドレス
のデータとを記憶するセクタＩＤと、予備のセクタとを
備えるフラッシュメモリと、論理アドレスの入力に対し
て、対応するフラッシュメモリ内のセクタのアドレスを
出力するアドレス変換回路と、データの書き込みコマン
ドにより指定される論理アドレスに対して、アドレス変
換回路により出力されるフラッシュメモリ内のアドレス
にあるセクタのセクタＩＤに、当該セクタが使用、又
は、未使用の状態を意味するデータが書き込まれている
場合には、データの書き込みを行い、当該セクタにデー
タの書き込みができない場合には、当該セクタのセクタ
ＩＤに使用不可能な状態であることを意味するデータを
書き込み、予備のセクタを使用可能な状態に初期化し、
未使用の他のセクタにデータを書き込むと共に、当該デ
ータの書き込みを行ったセクタのセクタＩＤに上記書き
込みのできなかったセクタのセクタＩＤに記憶されてい
る論理アドレスのデータを書き込むデータ書き込み手段
と、データの読み出しコマンドにより指定される論理ア
ドレスに対して、アドレス変換回路により出力されるフ
ラッシュメモリ内のアドレスにあるセクタのセクタＩＤ
に、当該セクタが使用不可能な状態であることを意味す
るデータが書き込まれている場合には、使用可能な状態
の予備のセクタであって、上記使用不可能なセクタのセ
クタＩＤに記憶されている論理アドレスと同じ論理アド
レスのデータを記憶しているセクタＩＤのセクタのデー
タを読み出すデータ読み出し手段とを備える。
【００１２】上記第４又は第５の記憶装置では、フラッ
シュメモリ内のデータの消去を行うコマンドに応答し
て、セクタＩＤに使用中の状態を意味するデータが書き
込まれているセクタのデータを消去し、データの消去が
正常に終了したセクタのセクタＩＤに未使用を意味する
データを書き込み、データを正常に消去できなかったセ
クタのセクタＩＤに対して、使用不可能な状態であるこ
とを意味するデータを書き込み、セクタＩＤに未使用を
意味するデータの書き込まれているセクタの数に基づい
て、使用可能なメモリ空間についての情報を書き換える
データ消去手段を備えることが好ましい。また、発光部
又はスピーカと、フラッシュメモリ内の代替セクタの残
りが所定値以下になった場合に、発光部を発光させ、又
は、スピーカを鳴らす通知手段を備えることが好まし
い。
【００１３】
【発明の実施の形態】フラッシュメモリには、データ転
送単位（５１２byte／セクタ）以上のサイズ、例えば、
６４ｋbyte単位のサイズでデータの消去を行うブロック
型フラッシュメモリとデータ転送単位でデータの消去を
行うフラッシュメモリとがある。本発明の記憶装置の実
施の形態として、６４ｋbyte単位のサイズでデータの消
去を行うブロック型フラッシュメモリを用いるＰＣカー
ドと、データ転送単位でデータの消去を行うフラッシュ
メモリを用いるＰＣカードについて説明する。以下、ブ
ロック型フラッシュメモリを用いるタイプのＰＣカード
を６４ｋbyte型カード１ａといい、データ転送単位でデ
ータの消去を行うタイプのＰＣカードを５１２byte型カ
ード１ｂという。以下、６４Ｋbyte型カード１ａと５１
２byte型カード１ｂについて、以下の順に説明する。 （１）６４Ｋbyte型カード （１−１）メモリを用いた場合のデータ書き込み処理 （１−２）メモリの初期化 （１−３）メモリを用いた場合のデータ書き込み処理 （１−４）メモリの初期化 （２）５１２byte型カード （２−１）書き換え処理の第１例 （２−２）書き換え処理の第２例 （２−３）メモリの初期化
【００１４】（１）６４Ｋbyte型カード 図１は、ホスト１００と、６４ｋbyte型カード１ａを示
す。６４ｋbyte型カード１ａは、書き込み、又は、書き
換えエラーが発生したことを使用者に知らせるための手
段として、ＬＥＤ２とスピーカ３を備える。図２は、６
４ｋbyte型カード１ａの回路を示す。６４ｋbyte型カー
ド１ａ内部にホスト１００から入力されるコマンドは、
Ｉ／Ｆコントロール部５、ＰＣカードコンフィグレーシ
ョン部６、レジスタ部７を介してＣＰＵ４に入力され
る。６４ｋbyte型カード１ａの備えるメモリ１０は、デ
ータの消去を、６４ｋbyte（１ブロック）単位のサイズ
で行うフラッシュメモリである。メモリ１０には、２つ
のタイプのメモリ１０ａ及びメモリ１０ｂがある。前者
のメモリ１０ａは、そのメモリ空間内にセクタＩＤ領域
とセクタ領域とを備える。後者のメモリ１０ｂは、その
メモリ空間にセクタＩＤ領域とセクタ領域の他に、デー
タの書き込み不良が発生した場合に使用する予備の記憶
エリアとして複数の代替セクタを備える。ホスト１００
から、ある論理アドレスへのデータの書き込みコマンド
を受け取った場合、ＣＰＵ４は、アドレス管理テーブル
８から上記論理アドレスに対応する物理セクタを特定
し、特定した物理セクタのセクタＩＤに書き込まれてい
る情報を読み出す。セクタＩＤに物理セクタが書き込み
可能な状態にあることを意味するデータが書き込まれて
いる場合は、ホスト１００からのデータを当該セクタに
書き込む、ここで書き込みエラーが発生した場合には、
データを書き込む物理セクタを変更する所定の書き換え
処理を実行する。データの書き込み、又は、書き換え処
理が終了した後、データの書き込みを行った物理セクタ
のセクタＩＤの更新を行う。
【００１５】（１−１）メモリを用いた場合のデータ書
き込み処理 図３は、メモリ１０ａのメモリ空間を示す。このメモリ
１０ａのメモリ空間は、大きく分けて、複数のセクタ２
１からなるセクタ領域２１と、各セクタに対応するセク
タＩＤ２３を記憶するセクタＩＤ領域２０との２つのパ
ートからなる。セクタＩＤ領域２０には、斜線で示す領
域にブロックＩＤ２２が記憶されている。メモリ１０ａ
は、データの消去を６４ｋbyte（１ブロック）単位のサ
イズで行う。ブロックＩＤ２２には、ブロック情報エリ
アが設けられている。ブロック情報エリアには、ブロッ
クが未使用の状態であるのか、又は、データが書き込ま
れている状態であるのかといったブロック内部の使用状
況を表すデータが書き込まれている。また、ブロックＩ
Ｄ除く領域に記憶される複数のセクタＩＤ２３には、論
理アドレスエリアと、セクタ情報エリアと、ＥＣＣ（Er
ror Correcting Code）エリアとが設けられている。論
理アドレスエリアには、物理セクタに対応する論理アド
レスが書き込まれている。セクタ情報エリアには、対応
するセクタが使用中のセクタであるのか、未使用のセク
タであるのか、又は、書き込み不良を起こした無効セク
タであるのかを意味するデータが書き込まれている。
【００１６】図４は、データの書き込み、又は、書き換
え時にＣＰＵ４の実行する処理のフローチャートであ
る。まず、６４ｋbyte型カード１ａがホスト１００から
の書き込み、又は書き換え等の要求の受け入れ準備がで
きていることをホスト１００に伝えるために、カード内
部のステータスレジスタのＤ３（データ要求信号である
ＤＲＱ信号）を”Ｌ”にセットする（ステップＳ１０
０）。これに対して、ホスト１００から、ある論理アド
レスに対する書き込み、又は、書き換えコマンドを受け
取った後（ステップＳ１０１）、カード内部でのコマン
ドの処理を実施するためにステータスレジスタのＤ７
（ビジー信号であるＢＳＹ信号）を”Ｈ”にする（ステ
ップＳ１０２）。ホスト１００からの論理アドレスに対
応するカード内部の物理セクタへのデータの書き込み、
又は、書き換えを実行する（ステップＳ１０３）。ここ
で、書き込み、又は、書き換えを行う物理セクタに書き
込みエラーが発生した場合（ステップＳ１０４でＹＥ
Ｓ）、所定の書き換え処理を実行する（ステップＳ１０
５）。この書き換え処理については、後に説明する。ス
テップＳ１０５の書き換え処理が終了した場合、又は、
書き込みエラーが発生しなかった場合（ステップＳ１０
４でＮＯ）には、カード内部の処理の終了を意味するス
テータスフラグＤ３（ＤＲＱ信号）を”Ｈ”にセットし
（ステップＳ１０６）、ステータスレジスタのＤ７（Ｂ
ＳＹ信号）を”Ｌ”にセットした後に（ステップＳ１０
７）、ホスト１００に対して割り込みを要求する割り込
み要求信号であるＩＲＥＱ信号を”Ｌ”にセットする
（ステップＳ１０８）。ＩＲＥＱ信号を”Ｌ”にセット
することで、ホスト１００によるチェックが実行される
（ステップＳ１０９）。
【００１７】次に、書き換え処理（ステップＳ１０５）
について説明する。この書き換え処理において、ＣＰＵ
４は、データの書き込み処理の失敗したセクタの代わり
に未使用のセクタに対してデータを書き込む。これによ
り、メモリ１０ａの利用寿命をのばす。書き込みの失敗
したセクタのセクタＩＤのセクタ情報エリアには、無効
セクタを意味するデータを書き込んでホスト１００から
のアクセスを禁止する。上記代わりにデータの書き込み
を行ったセクタのセクタＩＤのセクタ情報エリアに、使
用中のセクタを意味するデータを書き込むと共に、アド
レス変換テーブルを変更して、ホストから指定された論
理アドレスに対応する物理セクタを、上記代わりにデー
タの書き込みを行ったセクタにする。これにより、デー
タの書き込み不良が発生した場合であっても、引き続き
ホスト１００から６４ｋbyte型カード１ａへのアクセス
を可能にする。図５は、メモリ１０ａを使用する場合の
書き換え処理（図４、ステップＳ１０５）のフローチャ
ートである。書き込みの失敗したセクタのセクタＩＤの
セクタ情報エリアに”無効セクタ”を意味するデータを
書き込む（ステップＳ１１０）。セクタＩＤの内、その
セクタ情報エリアに未使用のセクタを意味するデータが
書き込まれているセクタを検索し（ステップＳ１１
１）、検索した未使用のセクタへデータの書き込みを行
うと共に、セクタＩＤのセクタ情報エリアに使用中のセ
クタを意味するデータを書き込む（ステップＳ１１
２）。アドレス変換テーブル８を書き換え、論理アドレ
スに対応する物理セクタを上記データの書き込みを行っ
たセクタに変更する（ステップＳ１１３）。
【００１８】（１−２）メモリの初期化 ６４ｋbyte型カード１ａは、ホスト１００とのアクセス
を、必要な制御機能や状態情報を提供するＡＴＡコマン
ドブロックを使って行う。このコマンドブロックは７つ
のレジスタの総称であり、レジスタ部７（図２）の一部
に設けられている。このＡＴＡコマンドブロックにおい
てサポートされているコマンドに、メモリ１０ａ内のデ
ータを初期化するオプショナルコマンドを追加する。メ
モリ１０ａを使用する場合、６４ｋbyte型カード１ａ
は、オプショナルコマンドの入力に対応して、書き込み
不良を起こしたセクタを除く各セクタの初期化（データ
の消去）を行う。ここで、データの消去不良を起こした
セクタのセクタＩＤのセクタ情報エリアに無効セクタで
あること意味するデータを書き込む。各セクタの初期化
の後、使用可能なセクタの数に基づいてホスト１００に
出力するメモリ容量に関する情報を書き換える。ホスト
１００は、この情報に基づいてデータの書き込み、又
は、書き換え処理を実行することで、不良セクタへのア
クセスを回避することが可能になる。
【００１９】図６は、ホスト１００より上記オプショナ
ルコマンドが入力された場合に、ＣＰＵ４が実行する処
理のフローチャートである。なお、処理に用いる変数ｍ
の初期値は、メモリ１０ａ内の全ブロック数である。オ
プショナルコマンドの要求を受けた後（ステップＳ１５
０）、変数ｍの値を判断する。ここで、変数ｍの値が０
以外である場合（ステップＳ１５１でＮＯ）、まず、ブ
ロック内に、無効セクタを意味するデータが書き込まれ
ているセクタＩＤが存在するか否かを調べる（ステップ
Ｓ１５２）。ここで、ブロック内に、無効セクタを意味
するデータの書き込まれているセクタＩＤが存在する場
合（ステップＳ１５３でＹＥＳ）、当該セクタＩＤを除
くデータの消去を実行する（ステップ１５４）。また、
ブロック内に、無効セクタを意味するデータの書き込ま
れたセクタＩＤがない場合には（ステップＳ１５３でＮ
Ｏ）、メモリ１０ａ内の全データの消去を行う（ステッ
プＳ１５５）。消去動作が正常に終了した場合（ステッ
プＳ１５６でＹＥＳ）、データの消去されたセクタのセ
クタＩＤのセクタ情報エリアに、未使用のセクタである
ことを意味するデータを書き込む（ステップＳ１５
７）。一方、ブロック内のセクタでデータの消去不良が
発生した場合には（ステップＳ１５６でＮＯ）、正常に
データの消去することのできたセクタのセクタＩＤのセ
クタ情報エリアに、未使用のセクタであることを意味す
るデータを書き込むと共に、データの消去不良を起こし
たセクタのセクタＩＤのセクタ情報エリアに、無効セク
タを意味するデータを書き込む（ステップＳ１５８）。
ブロックＩＤには、当該ブロックが未使用であるのか、
又はデータが書き込まれているのかといった情報を書き
込むブロック情報エリアの他に、当該ブロックが初期化
された回数について記憶する消去回数エリアが設けられ
ている。ステップＳ１５７又はＳ１５８の処理終了後、
データ消去を行ったブロックのブロックＩＤ１６の消去
回数エリアに記憶されている消去回数に１を加算し、ブ
ロック情報エリアに、未使用のブロックであることを意
味するデータを書き込む（ステップＳ１５９）。変数ｍ
の値から１を引いた後に（ステップＳ１６０）、ステッ
プＳ１５１に戻る。全てのブロックに対して消去が完了
するまでステップＳ１５２〜Ｓ１６０の処理を繰り返し
実行する。全てのブロックに対する消去処理が終了した
場合、即ち、変数ｍの値が０になった場合（ステップＳ
１５１でＹＥＳ）、未使用のセクタの数をカウントし、
Identify Drive コマンドに応じてホストに与える情報
（シリンダ数、ヘッド数、セクタ数）を書き換える（ス
テップＳ１６１）。カード内部の処理の終了を意味する
ステータスフラグＤ３（ＤＲＱ信号）を”Ｈ”にセット
し（ステップＳ１６２）、ステータスレジスタのＤ７
（ＢＳＹ信号）を”Ｌ”にセットした後に（ステップＳ
１６３）、ホスト１００に対して割り込みを要求するＩ
ＲＥＱ信号を”Ｌ”にセットする（ステップＳ１６
４）。ＩＲＥＱ信号を”Ｌ”にセットすることでホスト
１００によるメモリ１０ａの状態のチェックが行われる
（ステップＳ１６５）。ＣＰＵ４は、ホスト１００から
のIdentify Drive コマンドの入力に対して、メモリ１
０ａ内で実際に使用可能なメモリ空間についての情報
（シリンダ数、ヘッド数、セクタ数）を出力し、ホスト
１００は、使用可能なメモリ空間の情報を得ることがで
きる。
【００２０】（１−３）メモリを用いた場合のデータ書
き込み処理 図７は、メモリ１０ｂ内のブロック３３のメモリ空間を
示す。ブロック３３のメモリ空間は、大きく分けて３つ
のパートから構成されている。第１のパートは、セクタ
ＩＤ領域３０である。セクタＩＤ領域中、斜線で示す領
域には、ブロックＩＤ３７が記憶されている。ブロック
ＩＤ３７には、ブロック情報エリアが設けられる。ブロ
ック情報エリアには、ブロックが未使用の状態であるの
か、又は、データが書き込まれている状態であるのかと
いったブロック内部の使用状況を表すデータが書き込ま
れている。セクタＩＤ領域３０中、斜線及びクロスハッ
チングの付されていない領域には、セクタＩＤ３４が記
憶されている。セクタＩＤ３４は、各セクタに一対一に
設けられている。セクタＩＤ３４には、論理アドレスエ
リアと、セクタ情報エリアと、ＥＣＣエリアとが設けら
れている。論理アドレスエリアには、物理セクタに対応
する論理アドレスが書き込まれている。セクタ情報エリ
アには、対応するセクタが使用中のセクタであるのか、
未使用のセクタであるのか、又は、書き込み不良を起こ
した無効セクタであるのかを意味するデータが書き込ま
れる。第２のパートは、各セクタＩＤに対応するセクタ
３５からなるセクタ領域３１である。第３のパートは、
代替セクタ領域３２である。図３に示すメモリ１０ａの
メモリ空間との相違は、この代替セクタ領域３２を設け
たことである。代替セクタ領域３２は、書き込み不良を
発生したセクタの代わりに使用することを目的として設
けられた複数の代替セクタ３６からなる領域である。な
お、セクタＩＤ領域３０のクロスハッチングを施した領
域には、代替セクタに対応する代替セクタＩＤ３８が設
けられている。
【００２１】図８は、データの書き込み、又は、書き換
え時にＣＰＵ４の実行する処理のフローチャートであ
る。まず、６４ｋbyte型カード１ａがホスト１００から
の書き込み、又は書き換え等の要求の受け入れ準備がで
きていることをホスト１００に伝えるために、カード内
部のステータスレジスタのＤ３（ＤＲＱ信号）を”Ｌ”
にセットする（ステップＳ２００）。これに対して、ホ
スト１００からある論理アドレスに対する書き込み、又
は、書き換えコマンドを受け取った後（ステップＳ２０
１）、カード内部でのコマンドの処理を実施するために
ステータスレジスタのＤ７（ＢＳＹ信号）を”Ｈ”にす
る（ステップＳ２０２）。ホスト１００により指定され
た論理アドレスに対応するカード内部の物理セクタへの
データの書き込み、又は、書き換えを実行する（ステッ
プＳ２０３）。ここで、書き込み、又は書き換えを行う
物理セクタに書き込みエラーが発生した場合（ステップ
Ｓ２０４でＹＥＳ）、所定の書き換え処理を実行する
（ステップＳ２０５）。書き換え処理については、後に
説明する。ステップＳ２０５の書き換え処理が終了した
場合、又は、書き込みエラーが発生しなかった場合（ス
テップＳ２０４でＮＯ）には、カード内部の処理の終了
を意味するステータスフラグＤ３（ＤＲＱ信号）を”
Ｈ”にセットし（ステップＳ２０６）、ステータスレジ
スタのＤ７（ＢＳＹ信号）を”Ｌ”にセットした後に
（ステップＳ２０７）、ホスト１００に対して割り込み
を要求する−ＩＲＥＱ信号を”Ｌ”にセットする（ステ
ップＳ２０８）。−ＩＲＥＱ信号を”Ｌ”にセットする
ことでホスト１００がエラーチェックを行う（ステップ
Ｓ２０９）。このフローは、メモリ１０ａについてのフ
ロー（図４）に比べて、書き換え処理（ステップＳ２０
５）の内容が異なる。
【００２２】既に説明したように、メモリ１０ａを使用
した場合には、書き込み不良を起こしたセクタに代え
て、未使用セクタに対してデータを書き込んだ。これに
対して、メモリ１０ｂを使用する場合には、書き換え処
理（ステップＳ２０５）に置いて、予め用意されている
代替セクタを使用可能な状態に変更した後に、未使用の
セクタに対してデータの書き込みを行う。これにより、
メモリ１０ｂの利用寿命を延ばすと共に、使用可能なメ
モリ容量を一定に維持することが可能となる。また、デ
ータの書き込み不良が、ある程度多く発生した場合に
は、付属するＬＥＤ２を発光させたり、スピーカ３を鳴
らしたりして使用者に対して書き込みエラーが発生した
ことを通知する。図９は、書き換え処理（図８、ステッ
プＳ２０５）のフローチャートである。まず、書き込み
の失敗したセクタのセクタＩＤのセクタ情報エリアに無
効セクタを意味するデータを書き込む（ステップＳ２２
０）。セクタＩＤ領域３０内に、セクタ情報エリアに代
替セクタであることを意味するデータの書き込まれてい
る代替セクタＩＤが存在するか否かを検索する（ステッ
プＳ２２１）。ここで、代替セクタであることを意味す
るデータの書き込まれた代替セクタＩＤがある場合（ス
テップＳ２２２でＹＥＳ）、代替セクタのセクタＩＤの
セクタ情報エリアに、未使用のセクタを意味するデータ
を書き込み、初期化する（ステップＳ２２３）。代替セ
クタＩＤの初期化が終了した後に、書き込み不良を起こ
したセクタの次にある未使用のセクタにデータを書き込
むと共に、書き込みを行ったセクタに対応するセクタＩ
Ｄのセクタ情報エリアに、使用中のセクタを意味するデ
ータを書き込む（ステップＳ２２４）。アドレス変換テ
ーブルを書き換え、ホスト１００より指定される論理ア
ドレスに対応する物理セクタを上記ステップＳ２２４に
おいてデータを書き込んだセクタにする（ステップＳ２
２５）。上記ステップＳ２２１において、代替セクタＩ
Ｄのセクタ情報エリアに、代替セクタを意味するデータ
の書き込まれているものが検索されない場合（ステップ
Ｓ２２２でＮＯ）、ブロック３３内に備える代替セクタ
を使いきったと判断して、以下の処理を実行する。ブロ
ックＩＤ４３のブロック情報エリアに、未使用のブロッ
クを意味するデータの書き込まれているブロック（以
下、代替ブロックという）の所定のセクタに対して、デ
ータの書き込みを行うと共に、データの書き込みを行っ
たセクタのセクタＩＤに、使用中のセクタであることを
意味するデータを書き込む（ステップＳ２２６）。代替
セクタのなくなったブロック３３内のデータの内、セク
タ情報エリアに使用中のセクタを意味するデータの書き
込まれているセクタＩＤに対応するセクタのデータを、
代替ブロックのセクタに連続してコピーする（ステップ
Ｓ２２７）。ステップＳ２２７で代替ブロックにコピー
されたブロック３３内のセクタのセクタＩＤのセクタ情
報エリアに無効セクタを意味するデータを書き込む（ス
テップＳ２２８）。代替ブロックの各セクタＩＤのセク
タ情報エリアの内容を使用中のセクタを示すデータに書
き換えると共に、論理アドレスエリアのデータを書き換
える（ステップＳ２２９）。アドレス変換テーブルの内
容を変更する（ステップＳ２３０）。カード本体に備え
るＬＥＤ２を発光させると共に、スピーカ３を鳴らし、
カード内部で書き込み不良が発生し、カードの容量が減
少していることを通知する（ステップＳ２３１）。な
お、使用者への通知は、ＬＥＤ２とスピーカ３の何れか
一方のみを用いて行っても良い。
【００２３】（１−４）メモリの初期化 上に説明したように、ＬＥＤ２とスピーカ３とを用いて
使用者に対して書き込みエラーが発生したことを通知す
る。これに応答して、使用者の操作によってホスト１０
０が、６４ｋbyte型カード１ａの初期化を行うオプショ
ナルコマンドを出力した場合、ＣＰＵ４は、無効セクタ
を意味するデータの書き込まれているセクタＩＤを検索
し、このセクタを除くセクタに対して初期化を行うと共
に、実際に使用可能なメモリの容量を認識する。そして
ホスト１００側からのIdentify Driveコマンドに対応し
て出力するメモリの容量についての情報を書き換える。
図１０は、ホスト１００より上記オプショナルコマンド
が入力された場合にＣＰＵ４の実行する処理のフローチ
ャートである。なお、フローチャートに示す変数ｍの初
期値は、カード内の全ブロック数である。オプショナル
コマンドを受けた後（ステップＳ２５０）、変数ｍの値
を調べる。ここで、変数ｍの値が０以外である場合（ス
テップＳ２５１でＮＯ）、まず、ブロック内のセクタＩ
Ｄに、無効セクタを意味するデータが書き込まれている
か否かを調べる（ステップＳ２５２）。ここで、ブロッ
ク内に、無効セクタを意味するデータの書き込まれてい
るセクタＩＤが存在する場合（ステップＳ２５３でＹＥ
Ｓ）、当該セクタＩＤを除くデータの消去を行う（ステ
ップＳ２５４）。また、ブロック内に、無効セクタを意
味するデータの書き込まれたセクタＩＤがない場合には
（ステップＳ２５３でＮＯ）、メモリ１０ａ内の全デー
タの消去を行う（ステップＳ２５５）。データの消去が
正常に終了した場合（ステップＳ２５６でＹＥＳ）、代
替セクタＩＤのセクタ情報エリアに、代替セクタを意味
するデータを書き込む（ステップＳ２５７）と共にセク
タＩＤのセクタ情報エリアに、未使用のセクタを意味す
るデータを書き込む（ステップＳ２５８）。一方、消去
実施中にブロック内のあるセクタで消去不良が発生した
場合には（ステップＳ２５６でＮＯ）、正常に消去する
ことのできた代替セクタＩＤのセクタ情報エリアに、代
替セクタを意味するデータを書き込み、セクタＩＤのセ
クタ情報エリアに、未使用セクタを意味するデータを書
き込む。データの消去不良を起こしたセクタのセクタＩ
Ｄ、又は代替セクタＩＤに、無効セクタを意味するデー
タを書き込む（ステップＳ２５９）。ブロックＩＤに
は、当該ブロックが未使用であるのか、又はデータが書
き込まれているのかといった情報を書き込むブロック情
報エリアの他に、当該ブロックが初期化された回数につ
いて記憶する消去回数エリアが設けられている。ステッ
プＳ２５８又はＳ２５９の処理終了後、データ消去を行
ったブロックのブロックＩＤの消去回数エリアに記憶さ
れている消去回数に１を加算し、ブロック情報エリア
に、未使用ブロックを意味するデータを書き込む（ステ
ップＳ２６０）。変数ｍの値から１を引き算し（ステッ
プＳ２６１）、ステップＳ２５１に戻る。全てのブロッ
クに対して消去が完了するまでステップＳ２５２〜Ｓ２
６１の処理を繰り返し実行する。全てのブロックに対す
る消去処理が終了した場合（ステップＳ２５１でＹＥ
Ｓ）、未使用のセクタの数をカウントし、Identify Dri
ve コマンドの入力に応じてホスト１００へ与える情報
（シリンダ数、ヘッド数、セクタ数）を書き換える（ス
テップＳ２６２）。カード内部の処理の終了を意味する
ステータスフラグＤ３（ＤＲＱ信号）を”Ｈ”にセット
し（ステップＳ２６３）、ステータスレジスタのＤ７
（ＢＳＹ信号）を”Ｌ”にセットした後に（ステップＳ
２６４）、ホスト１００に対して割り込みを要求するＩ
ＲＥＱ信号を”Ｌ”にセットする（ステップＳ２６
５）。ＩＲＥＱ信号を”Ｌ”にセットすることでホスト
１００によるチェックが行われる（ステップＳ２６
６）。ＣＰＵ４は、ホスト１００からのIdentify Drive
コマンドの入力に対応して、メモリ１０ｂ内で実際に
使用可能なメモリ空間に関する情報（シリンダ数、ヘッ
ド数、セクタ数）を出力する。これにより、ホスト１０
０は、使用可能なメモリ空間の情報を得ることができ
る。
【００２４】（２）５１２byte型カード 先に説明した図１において、かっこ内に示す番号は、５
１２ｋbyte型カード１ｂについてのものである。ホスト
１００に接続される５１２ｋbyte型カード１ｂも、書き
込み、又は、書き換えエラーが発生したことを使用者に
知らせるための手段として、ＬＥＤ１２とスピーカ１３
を備える。図１１は、５１２byte型カード１ｂの構成を
示す。５１２byte型カード１ｂ内部にホスト１００より
入力されるコマンドは、Ｉ／Ｆコントロール部１５、Ｐ
Ｃカードコンフィグレーション部１６、レジスタ部１７
を介してＣＰＵ１４に入力される。５１２byte型カード
１ｂの備えるメモリ１９は、１セクタ（５１２byte）単
位でデータの書き込み、又は、書き換えを行う。ＣＰＵ
１４は、ホスト１００からの論理アドレスに対応して、
アドレス変換回路により定められる物理セクタのセクタ
ＩＤに書き込まれている情報を読み出す。ここで、上記
物理セクタが使用可能なセクタである場合には、当該物
理セクタにデータの書き込みを行う。データの書き込み
の後に、書き込みを行ったセクタのセクタＩＤの内容を
更新する。また、ＣＰＵ１４は、書き込みを行う物理セ
クタが使用不可能な無効セクタである場合、後に説明す
る２つの書き換え処理の内の何れか一方を実行する。メ
モリ１９内の代替セクタの数が、基準値ｑ以下になった
場合、ＬＥＤ１２を発光させると共に、スピーカ１３を
鳴らして、書き込みエラーの発生を使用者に知らせる。
【００２５】図１２は、メモリ１９のメモリ空間を示
す。メモリ１９は、データ転送単位（５１２byte／セク
タ）にて消去可能なフラッシュメモリである。メモリ１
９のメモリ空間は、大きく分けて３つのパートから構成
される。第１のパートは、複数のセクタＩＤ５４を記憶
するセクタＩＤ領域５１である。セクタＩＤ５４は、各
セクタに一対一に設けられており、各セクタＩＤには、
論理アドレスエリアと、セクタ情報エリアと、ＥＣＣエ
リアとがある。セクタ情報エリアには、対応するセクタ
が使用中のセクタであるのか、未使用のセクタであるの
か、又は、書き込み不良を起こした無効セクタであるの
かを意味するデータが書き込まれる。第２のパートは、
セクタを記憶するセクタ領域５２である。セクタ領域５
２内の各セクタ５５は、５１２byteを単位として書き込
み、書き換えを行うことができる。第３のパートは、代
替セクタ領域５３である。代替セクタ領域５３は、書き
込み不良を起こしたセクタの代わりに使用することを目
的とする複数の代替セクタ５６からなる領域である。な
お、セクタＩＤ領域５１のクロスハッチングで示す領域
には、代替セクタに対応する代替セクタＩＤ５７が記憶
されている。
【００２６】図１３は、データの書き込み、又は、書き
換え時にＣＰＵ１４の実行する処理のフローチャートで
ある。まず、５１２byte型カード１ｂがホスト１００か
らの書き込み、又は書き換え等の要求の受け入れ準備が
できていることをホスト１００に伝えるために、カード
内部のステータスレジスタのＤ３（ＤＲＱ信号）を”
Ｌ”にセットする（ステップＳ３００）。これに対し
て、ホスト１００から、ある論理アドレスに対する書き
込み、又は書き換えコマンドを受け取った後（ステップ
Ｓ３０１）、カード内部でのコマンドの処理を実施する
ためにステータスレジスタのＤ７（ＢＳＹ信号）を”
Ｈ”にする（ステップＳ３０２）。ホスト１００からの
論理アドレスに対応するカード内部の物理セクタへのデ
ータの書き込み、又は、書き換えを実行する（ステップ
Ｓ３０３）。ここで、書き込み、又は書き換えを行う物
理セクタに書き込みエラーが発生した場合（ステップＳ
３０４でＹＥＳ）、所定の書き換え処理を実行する（ス
テップＳ３０５）。書き換え処理については、後に説明
する。ステップＳ３０５の書き換え処理が終了した場
合、又は、書き込みエラーが発生しなかった場合（ステ
ップＳ３０４でＮＯ）には、カード内部の処理の終了を
意味するステータスフラグＤ３（ＤＲＱ信号）を”Ｈ”
にセットし（ステップＳ３０６）、ステータスレジスタ
のＤ７（ＢＳＹ信号）を”Ｌ”にセットした後に（ステ
ップＳ３０７）、ホスト１００に対して割り込みを要求
するＩＲＥＱ信号を”Ｌ”にセットする（ステップＳ３
０８）。ＩＲＥＱ信号を”Ｌ”にセットすることでホス
ト１００によるチェックが行われる（ステップＳ３０
９）。
【００２７】（２−１）書き換え処理の第１例 書き換え処理（ステップＳ３０５）の第１例では、ＣＰ
Ｕ１４は、書き込み不良を起こしたセクタの代わりに未
使用の代替セクタにデータを書き込み、ホスト１００か
らアクセス可能なセクタ数を維持する。これによりメモ
リ１９の利用寿命を延ばす。また、残りの代替セクタの
数が所定の基準値ｑ以下となった場合、カード１ｂに備
えるＬＥＤ１２を発光させると共に、スピーカ１３を鳴
らして使用者に知らせる。書き込み不良を起こしたセク
タのセクタＩＤのセクタ情報エリアに無効セクタを意味
するデータを書き込むと共に、論理アドレスエリアに、
代替セクタのアドレスを書き込む。この後、ＣＰＵ１４
は、アクセスしたセクタのセクタＩＤのセクタ情報エリ
アに、無効セクタを意味するデータが書き込まれている
場合には、このセクタＩＤの論理アドレスエリアに書き
込まれている代替セクタのアドレスを読み出し、読み出
したアドレスの代替セクタに対してデータの書き込み、
又は、読み出しを行う。
【００２８】図１４は、書き換え処理（図１３、ステッ
プＳ３０５）の第１例のフローチャートである。まず、
代替セクタであることを意味するデータの書き込まれた
代替セクタＩＤを検索する（ステップＳ３５０）。ここ
で、代替セクタであることを意味するデータの書き込ま
れた代替セクタＩＤが検索された場合（ステップＳ３５
１でＹＥＳ）、この代替セクタＩＤのセクタ情報エリア
に、未使用のセクタを意味するデータを書き込み初期化
した後に、対応する代替セクタにデータを書き込む（ス
テップＳ３５２）。この代替セクタＩＤのセクタ情報エ
リアに、使用中のセクタを意味するデータを書き込む
（ステップＳ３５３）。書き込み不良を起こしたセクタ
のセクタＩＤのセクタ情報エリアに無効セクタを意味す
るデータを書き込むと共に、論理アドレスエリアに代替
セクタの物理アドレスを書き込む（ステップＳ３５
４）。ＣＰＵ１４は、例えば、ホスト１００により読み
出し要求のなされた論理アドレスに対応するセクタが無
効セクタであることを確認すると、そのセクタＩＤの論
理アドレスエリアに書き込まれているアドレスにある代
替セクタからデータを読み出し、読み出したデータをホ
スト１００の転送する。ここで、残りの代替セクタの数
が所定の基準値ｑ以下となった場合（ステップＳ３５５
でＹＥＳ）、カード１ｂに備えるＬＥＤ１２を発光させ
ると共に、スピーカ１３を鳴らして使用者に知らせる
（ステップＳ３５６）。セクタ情報エリアに”代替セク
タ”を意味するデータの書き込まれている代替セクタＩ
Ｄがない場合（ステップＳ３５１でＮＯ）、エラーレジ
スタのＤ７（BAD BLOCK REGISTER）を１にセットし（ス
テップＳ３５７）、ステータスレジスタのＤ０（ERR）
を１にセットする（ステップＳ３５８）。
【００２９】図１５は、読み出し処理のフローチャート
である。所定の論理アドレスに対する読み出しコマンド
の受け付けを行う（ステップＳ４０１）。アドレス変換
回路１８により特定される物理アドレスにあるセクタの
セクタＩＤのセクタ情報エリアに、無効セクタを意味す
るデータが書き込まれている場合（ステップＳ４０２で
ＹＥＳ）、セクタＩＤの論理アドレスエリアに書き込ま
れているアドレスを読み出す（ステップＳ４０３）。読
み出したアドレスにある代替セクタのデータを読み出す
（ステップＳ４０４）。また、読み出そうとするセクタ
のセクタＩＤのセクタ情報エリアに無効セクタを意味す
るデータが書き込まれていない場合には（ステップＳ４
０２でＮＯ）、当該セクタのデータを読み出す（ステッ
プＳ４０５）。
【００３０】（２−２）書き換え処理の第２例 書き換え処理（ステップＳ３０５）の第２例では、ＣＰ
Ｕ１４は、書き込み不良を起こしたセクタのセクタＩＤ
のセクタ情報エリアに無効セクタを意味するデータを書
き込む。この後、未使用の代替セクタにデータの書き込
みを行うと共に、当該代替セクタのセクタＩＤの論理ア
ドレスエリアに、上記書き込み不良を起こしたセクタの
セクタＩＤの論理アドレスエリアに書き込まれている論
理アドレスのデータを書き込む。これにより、メモリ１
９内で使用可能なセクタの数を維持したまま、メモリ１
９の利用寿命を延ばす。また、残りの代替セクタの数が
所定の基準値ｑ以下となった場合、カード１ｂに備える
ＬＥＤ１２を発光させると共に、スピーカ１３を鳴らし
て使用者に知らせる。この後、ＣＰＵ１４は、アクセス
したセクタが無効セクタである場合に、使用中の代替セ
クタの内、代替セクタＩＤの論理アドレスエリアに、上
記アクセスしたセクタのセクタＩＤの論理アドレスエリ
アに書き込まれているアドレスと同じアドレスのデータ
が書き込まれているものを検索し、検索した代替セクタ
に対してデータの書き込み、又は、読み出しを行う。
【００３１】図１６は、書き換え処理（図１３、ステッ
プＳ３０５）の第２例のフローチャートである。書き込
み不良を起こしたセクタＩＤのセクタ情報エリアに、無
効セクタを意味するデータを書き込む（ステップＳ５０
０）。セクタ情報エリアに、代替セクタを意味するデー
タの書き込まれた代替セクタＩＤを検索する（ステップ
Ｓ５０１）。ここで、代替セクタを意味するデータの書
き込まれた代替セクタＩＤがある場合（ステップＳ５０
２でＹＥＳ）、この代替セクタＩＤのセクタ情報エリア
に、未使用のセクタを意味するデータを書き込んで初期
化した後に、対応する代替セクタにデータを書き込む
（ステップＳ５０３）。代替セクタＩＤのセクタ情報エ
リアに、使用中のセクタを意味するデータを書き込むと
共に、論理アドレスエリアに、書き込み不良を起こした
セクタＩＤの論理アドレスエリアに書き込まれている論
理アドレスと同じアドレスのデータを書き込む（ステッ
プＳ５０４）。残りの代替セクタの数が所定の基準値ｑ
以下になった場合（ステップＳ５０５でＹＥＳ）、カー
ド１ｂに備えるＬＥＤ１２を発光させると共に、スピー
カ１３を鳴らして使用者に知らせる（ステップＳ５０
６）。セクタ情報エリアに”代替セクタ”を意味するデ
ータの書き込まれている代替セクタＩＤがない場合（ス
テップＳ５０５でＮＯ）、エラーレジスタのＤ７（BAD
BLOCK REGISTER）を１にセットし（ステップＳ５０
７）、ステータスレジスタのＤ０（ERR）を１にセット
する（ステップＳ５０８）。
【００３２】図１７は、読み出し処理のフローチャート
である。所定の論理アドレスに対応する読み出しコマン
ドの受け付けを行う（ステップＳ５５１）。アドレス変
換回路１８により特定される物理アドレスにあるセクタ
のセクタＩＤのセクタ情報エリアに、無効セクタを意味
するデータが書き込まれている場合（ステップＳ５５２
でＹＥＳ）、セクタＩＤの論理アドレスエリアに書き込
まれているアドレスの読み出しを行う（ステップＳ５５
３）。代替セクタＩＤの論理アドレスエリアに上記ステ
ップＳ５５３に置いて読み出したアドレスと同じアドレ
スの書き込まれている代替セクタを検索する（ステップ
Ｓ５５４）。検索した代替セクタのデータを読み出す
（ステップＳ５５５）。また、読み出そうとするセクタ
のセクタＩＤのセクタ情報エリアに無効セクタを意味す
るデータが書き込まれていない場合には（ステップＳ５
５２でＮＯ）、当該セクタのデータを読み出す（ステッ
プＳ５５６）。
【００３３】（２−３）メモリの初期化 上記説明するように、５１２byte型カード１ｂは、ＬＥ
Ｄ１２を発光すると共に、スピーカ１３から警告音を鳴
らすことで、使用者に対して複数のセクタで書き込みエ
ラーが発生したことを通知する。これに対して、使用者
がホスト１００を操作して、５１２byte型カード１ｂの
初期化を行う所定のオプショナルコマンドを出力した場
合、ＣＰＵ１４は、セクタＩＤのセクタ情報エリアに無
効セクタを意味するデータの書き込まれているセクタを
除くセクタに対して初期化を行うと共に、実際に使用可
能なメモリの容量を認識する。そしてホスト１００側か
らのIdentify Driveコマンドの入力に対応して、出力す
るメモリの容量についての情報を書き換える。ホスト１
００は、使用可能なメモリ空間の情報を得ることができ
る。
【００３４】図１８は、ホスト１００より上記オプショ
ナルコマンドが入力された場合にＣＰＵ１４の実行する
処理のフローチャートである。なお、フローチャートに
示す変数ｎの初期値は、カード内の全セクタ数である。
コマンドの要求を受けた後（ステップＳ６０１）、変数
ｎの値を判断する。ここで、変数ｎの値が０以外である
場合（ステップＳ６０２でＮＯ）、セクタＩＤに無効セ
クタを意味するデータが書き込まれているか否かを調べ
る（ステップＳ６０３）。ここで、セクタＩＤのセクタ
情報エリアに無効セクタを意味するデータが書き込まれ
ていない場合には（ステップＳ６０３でＮＯ）、当該セ
クタのデータの消去を行う（ステップＳ６０４）。セク
タのデータ消去が正常に終了した場合（ステップＳ６０
５でＹＥＳ）、当該セクタの初期化を行う（ステップＳ
６０６）。即ち、当該セクタが代替セクタの場合には、
代替セクタＩＤのセクタ情報エリアに、代替セクタを意
味するデータを書き込み、当該セクタが通常のセクタで
ある場合には、セクタＩＤのセクタ情報エリアに、未使
用のセクタであることを意味するデータを書き込む。一
方、消去実施中のブロック内のセクタでデータ消去の不
良が発生した場合には（ステップＳ６０５でＮＯ）、デ
ータ消去の不良を起こしたセクタの代替セクタＩＤ、又
はセクタＩＤに、無効セクタを意味するデータを書き込
む（ステップＳ６０７）。変数ｎの値から１を引き算し
（ステップＳ６０８）、ステップＳ６０２に戻る。メモ
リ１９内の全セクタに対してデータの消去が完了するま
でステップＳ６０３〜Ｓ６０８の処理を繰り返し実行す
る。メモリ１９内の全セクタに対するデータ消去が終了
した場合（ステップＳ６０２でＹＥＳ）、セクタＩＤに
未使用のセクタであることを意味するデータの書き込ま
れているセクタの数をカウントし、ホスト１００からの
Identify Drive コマンドの入力に応じてホストへ与え
る情報（シリンダ数、ヘッド数、セクタ数）を書き換え
る（ステップＳ６０９）。カード内部の処理の終了を意
味するステータスフラグＤ３（ＤＲＱ信号）を”Ｈ”に
セットし（ステップＳ６１０）、ステータスレジスタの
Ｄ７（ＢＳＹ信号）を”Ｌ”にセットした後に（ステッ
プＳ６１１）、ホスト１００に対して割り込みを要求す
るＩＲＥＱ信号を”Ｌ”にセットする（ステップＳ６１
２）。ＩＲＥＱ信号を”Ｌ”にセットすることでホスト
１００によるチェックを受ける（ステップＳ６１３）。
ＣＰＵ１４は、ホスト１００からのIdentify Drive コ
マンドの入力に対応してメモリ１９内で実際に使用可能
なメモリ空間に関する情報（シリンダ数、ヘッド数、セ
クタ数）を出力する。メモリ１９内で書き込み及び消去
不良を起こしたセクタについては、セクタＩＤのセクタ
情報エリアに、無効セクタを意味するデータが書き込ま
れている。ホスト１００は、使用可能なメモリ空間の情
報を得ることができる。
【００３５】以上、５１２byte型カード１ｂにおいて、
データの書き込み不良が発生した場合に、ＣＰＵ１４の
実行する書き換え処理について説明したが、アドレス変
換回路１８の代わりにアドレス変換テーブルを備え、書
き込み不良を起こしたセクタの代わりに未使用のセクタ
に対してデータの書き込みを行うこととしても良い。ま
たは、予め備えている代替セクタの一つを使用可能な状
態にして、使用可能なメモリの容量を一定に維持すると
共に、書き込み不良を起こしたセクタの代わりに未使用
のセクタに対してデータの書き込みを行うこととしても
良い。この場合、アドレス変換テーブルの内容を変更
し、ホスト１００により指定される論理アドレスに対応
する物理セクタを、上記代わりにデータの書き込みを行
ったセクタにする。また、メモリの初期化については、
図１８を用いて説明した処理と同じである。
【００３６】
【発明の効果】本発明の第１の記憶装置は、所定の論理
アドレスに対するデータの書き込みコマンドを受け取っ
た際に、この論理アドレスに対応するフラッシュメモリ
内のセクタが書き込み不良を起こした場合であっても、
未使用の他のセクタに対してデータの書き込みを行う。
これにより、フラッシュメモリ内の一部のセクタが書き
込みできなくともエラー終了せずにデータの書き込みを
行うことが可能となり、フラッシュメモリの利用寿命を
延ばすことができる。また、データ書き込み手段により
データの書き込みを行うセクタが変更された場合、アド
レス変換テーブルの論理アドレスに対するフラッシュメ
モリ内のセクタのアドレスを、データの書き込みを行っ
たセクタのアドレスに変更する制御部を備えるため、デ
ータの書き込みコマンドを出力するホスト側での特別な
処理が不要となる。
【００３７】また、本発明の第２の記憶装置では、所定
の論理アドレスに対するデータの書き込みコマンドを受
け取った際に、この論理アドレスに対応するフラッシュ
メモリ内のセクタが書き込み不良を起こした場合であっ
ても、未使用の他のセクタに対してデータの書き込みを
行うと共に、代替セクタを使用可能にする。これによ
り、フラッシュメモリ内の一部のセクタが書き込みでき
なくともエラー終了せずにデータの書き込みを行うこと
ができ、メモリの利用寿命を延ばすことが可能になると
共に、フラッシュメモリ内で使用できるセクタの数を一
定に維持することができる。また、データ書き込み手段
によりデータの書き込みを行うセクタが変更された場
合、アドレス変換テーブルの論理アドレスに対するフラ
ッシュメモリのセクタのアドレスを、データの書き込み
を行ったセクタのアドレスに変更する制御部を備えるた
め、データの書き込みコマンドを出力するホスト側での
特別な処理が不要となる。
【００３８】また、より好ましい構成の第１又は第２の
記憶装置では、データの消去を行うコマンドを受け付け
た際に、完全にデータが消去されたセクタの数に基づい
て使用可能なメモリ空間についての情報を書き換える。
ＰＣカードに接続されるホストは、この情報により、ホ
スト１００は、使用可能なメモリ空間の情報を得ること
ができる。
【００３９】本発明の第３の記憶装置では、ブロック内
に備える予備のセクタを全て使用した場合には、未使用
の他のブロックにデータを書き込む。これにより、フラ
ッシュメモリの利用寿命を延ばす。また、データ書き込
み手段によりデータを書き込みを行うセクタが変更され
た場合、アドレス変換テーブルの論理アドレスに対する
フラッシュメモリ内のセクタのアドレスを、データの書
き込みを行ったセクタのアドレスに変更する制御部を備
えるため、データの書き込みコマンドを出力するホスト
側での特別な処理が不要となる。
【００４０】また、本発明のより好ましい構成の第３の
記憶装置では、データ消去手段が、書き込み手段により
データの書き込みのできなかったセクタを除く各セクタ
のデータを消去し、完全にデータの消去されたセクタの
数に基づいて、使用可能なメモリ空間についての情報を
書き換える。ＰＣカードに接続されるホストは、この情
報により、書き込み不良やデータの消去不良を起こすセ
クタに対するアクセスを回避することが可能となる。ま
た、発光部又は、スピーカと、データ書き込み手段によ
り、未使用のブロックへのデータの書き込みが行われた
場合、発光部を発光させ、又は、スピーカを鳴らすこと
で、使用者に書き込みエラーが発生したことを通知する
ことができる。
【００４１】本発明の第４及び第５の記憶装置では、書
き込み不良を起こしたセクタの代わりに予備のセクタに
対してデータの書き込みを行い、外部よりアクセス可能
なセクタ数を維持する。これにより、フラッシュメモリ
の利用寿命を延ばすことができる。また、本発明の第４
及び第５の記憶装置では、論理アドレスの入力に対し
て、対応するフラッシュメモリ内のセクタのアドレスを
出力するアドレス変換回路を用いる場合であっても、そ
れぞれデータ読み出し手段を備えることで、データの書
き込みコマンドを出力するホスト側での特別な処理が不
要となる。
【００４２】より好ましくは、第４又は第５の記憶装置
では、データの消去を行うコマンドを受け付けた場合
に、データ消去手段がセクタＩＤに使用中の状態を意味
するデータが書き込まれているセクタのデータを消去
し、データの消去が正常に終了したセクタのセクタＩＤ
に未使用を意味するデータを書き込み、データを正常に
消去できなかったセクタのセクタＩＤに対して、使用不
可能な状態であることを意味するデータを書き込み、セ
クタＩＤに未使用を意味するデータの書き込まれている
セクタの数に基づいて、使用可能なメモリ空間について
の情報を書き換える。ＰＣカードに接続されるホスト
は、書き換えられた情報に基づいて、不良セクタに対す
るアクセスを回避することができる。また、通知手段
が、フラッシュメモリ内の代替セクタの残りが所定値以
下になった場合に、発光部を発光させ、又は、スピーカ
を鳴らすことで、使用者に対して、複数のセクタで書き
込みエラーが発生していることを知らせることができ
る。
【図面の簡単な説明】
【図１】 ホスト１００と、ＰＣカード１ａ（１ｂ）を
示す図である。
【図２】 ６４ｋbyte型カード１ａの構成を示す図であ
る。
【図３】 メモリ１０ａのメモリマップである。
【図４】 メモリ１０ａを用いる場合に、データの書き
込み、又は、書き換え時のフローチャートである。
【図５】 書き換え処理（図４、ステップＳ１０５）の
フローチャートである。
【図６】 メモリ１０ａを用いる６４ｋbyte型カード１
ａの初期化のフローチャートである。
【図７】 メモリ１０ｂのメモリマップである。
【図８】 メモリ１０ｂを用いる場合に、データの書き
込み、又は、書き換え時のフローチャートである。
【図９】 書き換え処理（図８、ステップＳ２０５）の
フローチャートである。
【図１０】 メモリ１０ｂを用いる６４ｋbyte型カード
１ａの初期化のフローチャートである。
【図１１】 ５１２byte型カード１ｂの構成を示す図で
ある。
【図１２】 メモリ１９のメモリマップである。
【図１３】 メモリ１９を用いる場合に、データの書き
込み、又は、書き換え時のフローチャートである。
【図１４】 書き換え処理（図１３、ステップＳ３０
５）の第１例のフローチャートである。
【図１５】 読み出し処理のフローチャートである。
【図１６】 書き換え処理（図１３、ステップＳ３０
５）の第２例のフローチャートである。
【図１７】 読み出し処理のフローチャートである。
【図１８】 メモリ１９を用いる５１２byte型カード１
ｂの初期化のフローチャートである。
【符号の説明】
１ａ…６４ｋbyte型カード、１ｂ…５１２byte型カー
ド、２，１２…ＬＥＤ、３，１３…スピーカ、４，１４
…ＣＰＵ、５，１５…Ｉ／Ｆコントロール部、６，１６
…ＰＣカードコンフィグレーション部、７，１７…レジ
スタ部、８…アドレス変換テーブル、１８…アドレス変
換回路、１０，１０ａ，１０ｂ，１９…メモリ、２３，
３４，５４…セクタＩＤ、２０，３０，５１…セクタＩ
Ｄ領域、２４，３５，４１，５５…セクタ、２１，３
１，５２…セクタ領域、３６，４２，５６…代替セク
タ、３２，５３…代替セクタ領域、１００…ホスト

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 複数のセクタからなるフラッシュメモリ
    と、 論理アドレスに対応するフラッシュメモリ内のセクタの
    アドレスを記憶するアドレス変換テーブルと、 データの書き込みコマンドにより指定される論理アドレ
    スに対応するフラッシュメモリ内のセクタのアドレスを
    アドレス変換テーブルに基づいて特定し、特定されたア
    ドレスにあるセクタにデータの書き込みを行い、上記セ
    クタにデータの書き込みができない場合には、書き込み
    可能な他のセクタに対してデータの書き込みを行うデー
    タ書き込み手段と、 データ書き込み手段によりデータの書き込みを行うセク
    タが変更された場合、アドレス変換テーブルの論理アド
    レスに対するフラッシュメモリ内のセクタのアドレス
    を、データの書き込みを行ったセクタのアドレスに変更
    する書換手段とを備えることを特徴とする記憶装置。
  2. 【請求項２】 複数のセクタ及び予備のセクタを備える
    フラッシュメモリと、 論理アドレスに対応するフラッシュメモリ内のセクタの
    アドレスを記憶するアドレス変換テーブルと、 データの書き込みコマンドにより指定される論理アドレ
    スに対応するフラッシュメモリ内のセクタのアドレス
    を、アドレス変換テーブルに基づいて特定し、特定され
    たアドレスにあるセクタにデータの書き込みを行い、上
    記セクタにデータの書き込みができない場合には、フラ
    ッシュメモリの予備のセクタを使用可能な状態にすると
    共に、特定手段により特定されたセクタの代わりに書き
    込み可能な他のセクタにデータの書き込みを行うデータ
    書き込み手段と、 データ書き込み手段によりデータの書き込みを行うセク
    タが変更された場合、アドレス変換テーブルの論理アド
    レスに対するフラッシュメモリのセクタのアドレスを、
    データの書き込みを行ったセクタのアドレスに変更する
    書換手段とを備えることを特徴とする記憶装置。
  3. 【請求項３】 請求項１又は請求項２に記載された記憶
    装置であって、 更に、フラッシュメモリ内のデータの消去を行うコマン
    ドに応答して、書き込み手段によりデータの書き込みの
    できなかったセクタを除く各セクタのデータを消去し、
    完全にデータが消去されたセクタの数に基づいて使用可
    能なメモリ空間についての情報を書き換えるデータ消去
    手段を備えることを特徴とする記憶装置。
  4. 【請求項４】 複数のセクタからなるブロック単位でデ
    ータの消去を行うフラッシュメモリであって、各ブロッ
    ク毎に予備のセクタを備えるフラッシュメモリと、 論理アドレスに対応するフラッシュメモリ内のセクタの
    アドレスを記憶するアドレス変換テーブルと、 データを格納するデータバッファと、 データの書き込みコマンドにより指定される論理アドレ
    スに対応するフラッシュメモリ内のセクタのアドレス
    を、アドレス変換テーブルに基づいて特定し、フラッシ
    ュメモリ内の上記特定されたアドレスにあるセクタにデ
    ータの書き込みを行い、当該セクタにデータの書き込み
    ができない場合には、特定されたセクタのアドレスを含
    むブロックの予備のセクタを使用可能な状態にすると共
    に、書き込み可能な他のセクタにデータの書き込みを行
    い、ブロック内の予備のセクタが全て使用されている場
    合には、未使用のブロックにデータの書き込みを行うと
    共に、予備のセクタが全て使用されている上記ブロック
    のデータをフラッシュメモリより読み出してデータバッ
    ファに格納し、データバッファに格納されているブロッ
    ク内においてデータの書き込まれているセクタのデータ
    を上記未使用のブロック内のセクタに連続的に書き込む
    データ書き込み手段と、 データ書き込み手段によりデータの書き込みを行うセク
    タが変更された場合、アドレス変換テーブルの論理アド
    レスに対するフラッシュメモリ内のセクタのアドレス
    を、データの書き込みを行ったセクタのアドレスに変更
    する書換手段とを備えることを特徴とする記憶装置。
  5. 【請求項５】 請求項４に記載された記憶装置であっ
    て、 更に、フラッシュメモリ内のデータの消去を行うコマン
    ドに応答して、各ブロック単位に、書き込み手段により
    データの書き込みのできなかったセクタを除く各セクタ
    のデータを消去し、完全にデータの消去されたセクタの
    数に基づいて、使用可能なメモリ空間についての情報を
    書き換えるデータ消去手段を備えることを特徴とする記
    憶装置。
  6. 【請求項６】 請求項５に記載された記憶装置であっ
    て、 更に、発光部と、 データ書き込み手段により、未使用のブロックへのデー
    タの書き込みが行われた場合、発光部を発光させる通知
    手段を備えることを特徴とする記憶装置。
  7. 【請求項７】 請求項５に記載された記憶装置であっ
    て、 更に、スピーカと、 データ書き込み手段により、未使用のブロックへのデー
    タの書き込みが行われた場合、スピーカを鳴らす通知手
    段とを備えることを特徴とする記憶装置。
  8. 【請求項８】 セクタ領域と、各セクタについて、使
    用、未使用、又は、使用不可能のいずれの状態であるの
    かを意味するデータと、セクタが対応する論理アドレス
    のデータとを記憶するセクタＩＤからなるセクタＩＤ領
    域と、予備のセクタからなる予備セクタ領域とで構成さ
    れるメモリ空間を持つフラッシュメモリと、 論理アドレスの入力に対してフラッシュメモリ内のセク
    タのアドレスを出力するアドレス変換回路と、 データの書き込みコマンドにより指定される論理アドレ
    スに対して、アドレス変換回路により出力されるフラッ
    シュメモリ内のアドレスにあるセクタのセクタＩＤに、
    使用、又は、未使用の状態であることを意味するデータ
    が書き込まれている場合は、データの書き込みを行い、
    当該セクタに対してデータの書き込みができない場合に
    は、当該セクタのセクタＩＤに使用不可能の状態を意味
    するデータを書き込み、予備のセクタを使用可能な状態
    に初期化し、未使用の他のセクタにデータを書き込むと
    共に、上記セクタのセクタＩＤが記憶している論理アド
    レスのデータの代わりに、上記他のセクタのアドレスの
    データを書き込むデータ書き込み手段と、 データの読み出しコマンドにより指定される論理アドレ
    スに対して、アドレス変換回路により出力されるフラッ
    シュメモリ内のアドレスにあるセクタのセクタＩＤに、
    当該セクタが使用不可能な状態であることを意味するデ
    ータが書き込まれている場合には、論理アドレスの代わ
    りに記憶しているアドレスにあるセクタのデータを読み
    出すデータ読み出し手段とを備えることを特徴とする記
    憶装置。
  9. 【請求項９】 セクタ単位でデータの書き込みを行い、
    各セクタについて、使用、未使用、又は、使用不可能の
    いずれの状態であるのかを意味するデータと、セクタの
    対応する論理アドレスのデータとを記憶するセクタＩＤ
    と、予備のセクタとを備えるフラッシュメモリと、 論理アドレスの入力に対して、対応するフラッシュメモ
    リ内のセクタのアドレスを出力するアドレス変換回路
    と、 データの書き込みコマンドにより指定される論理アドレ
    スに対して、アドレス変換回路により出力されるフラッ
    シュメモリ内のアドレスにあるセクタのセクタＩＤに、
    当該セクタが使用、又は、未使用の状態を意味するデー
    タが書き込まれている場合には、データの書き込みを行
    い、当該セクタにデータの書き込みができない場合に
    は、当該セクタのセクタＩＤに使用不可能な状態である
    ことを意味するデータを書き込み、予備のセクタを使用
    可能な状態に初期化し、未使用の他のセクタにデータを
    書き込むと共に、当該データの書き込みを行ったセクタ
    のセクタＩＤに上記書き込みのできなかったセクタのセ
    クタＩＤに記憶されている論理アドレスのデータを書き
    込むデータ書き込み手段と、 データの読み出しコマンドにより指定される論理アドレ
    スに対して、アドレス変換回路により出力されるフラッ
    シュメモリ内のアドレスにあるセクタのセクタＩＤに、
    当該セクタが使用不可能な状態であることを意味するデ
    ータが書き込まれている場合には、使用可能な状態の予
    備のセクタであって、上記使用不可能なセクタのセクタ
    ＩＤに記憶されている論理アドレスと同じ論理アドレス
    のデータを記憶しているセクタＩＤのセクタのデータを
    読み出すデータ読み出し手段とを備えることを特徴とす
    る記憶装置。
  10. 【請求項１０】 請求項８又は請求項９に記載されてい
    る記憶装置であって、 更に、フラッシュメモリ内のデータの消去を行うコマン
    ドに応答して、セクタＩＤに使用中の状態を意味するデ
    ータが書き込まれているセクタのデータを消去し、デー
    タの消去が正常に終了したセクタのセクタＩＤに未使用
    を意味するデータを書き込み、データを正常に消去でき
    なかったセクタのセクタＩＤに対して、使用不可能な状
    態であることを意味するデータを書き込み、セクタＩＤ
    に未使用を意味するデータの書き込まれているセクタの
    数に基づいて、使用可能なメモリ空間についての情報を
    書き換えるデータ消去手段を備えることを特徴とする記
    憶装置。
  11. 【請求項１１】 請求項１０に記載された記憶装置であ
    って、 更に、発光部と、 フラッシュメモリ内の代替セクタの残りが所定値以下に
    なった場合に、発光部を発光させる通知手段を備えるこ
    とを特徴とする記憶装置。
  12. 【請求項１２】 請求項１０に記載された記憶装置であ
    って、 更に、スピーカと、 フラッシュメモリ内の代替セクタの残りが所定値以下に
    なった場合に、スピーカを鳴らす通知手段を備えること
    を特徴とする記憶装置。
JP21059295A 1995-08-18 1995-08-18 記憶装置 Pending JPH0954726A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21059295A JPH0954726A (ja) 1995-08-18 1995-08-18 記憶装置
DE19608713A DE19608713A1 (de) 1995-08-18 1996-03-06 Speichereinheit
GB9605873A GB2304428A (en) 1995-08-18 1996-03-20 Flash memory device
CN96104987A CN1143812A (zh) 1995-08-18 1996-04-16 存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21059295A JPH0954726A (ja) 1995-08-18 1995-08-18 記憶装置

Publications (1)

Publication Number Publication Date
JPH0954726A true JPH0954726A (ja) 1997-02-25

Family

ID=16591880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21059295A Pending JPH0954726A (ja) 1995-08-18 1995-08-18 記憶装置

Country Status (4)

Country Link
JP (1) JPH0954726A (ja)
CN (1) CN1143812A (ja)
DE (1) DE19608713A1 (ja)
GB (1) GB2304428A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446223B1 (en) 1998-09-09 2002-09-03 Hitachi, Ltd. Storage system and method for controlling the same
US6601132B2 (en) 2000-09-29 2003-07-29 Kabushiki Kaisha Toshiba Nonvolatile memory and method of writing data thereto

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6148354A (en) 1999-04-05 2000-11-14 M-Systems Flash Disk Pioneers Ltd. Architecture for a universal serial bus-based PC flash disk
CN1088218C (zh) 1999-11-14 2002-07-24 邓国顺 用于数据处理系统的快闪电子式外存储方法及其装置
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US7155559B1 (en) 2000-08-25 2006-12-26 Lexar Media, Inc. Flash memory architecture with separate storage of overhead and user data
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US6891752B1 (en) * 2002-07-31 2005-05-10 Advanced Micro Devices System and method for erase voltage control during multiple sector erase of a flash memory device
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
CN100345123C (zh) * 2004-11-27 2007-10-24 鸿富锦精密工业（深圳）有限公司 延长非易失性存储器使用寿命的装置及方法
KR100746289B1 (ko) 2005-07-11 2007-08-03 삼성전자주식회사 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법
CN101425337B (zh) * 2007-10-29 2011-11-30 芯邦科技（深圳）有限公司 一种闪存数据存储方法和装置
CN100463492C (zh) * 2007-12-18 2009-02-18 中国电子科技集团公司第五十四研究所 安全接收芯片存储台名的方法
CN102306128B (zh) * 2011-09-16 2013-11-20 北京星网锐捷网络技术有限公司 磁盘管理方法、装置及网络设备
CN110908593B (zh) * 2018-09-17 2024-02-20 兆易创新科技集团股份有限公司 一种存储空间擦除方法、装置、存储设备及存储介质
CN111061649B (zh) * 2019-10-28 2023-09-29 宁波三星智能电气有限公司 一种存储器的存储空间自适应分配方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896262A (en) * 1984-02-24 1990-01-23 Kabushiki Kaisha Meidensha Emulation device for converting magnetic disc memory mode signal from computer into semiconductor memory access mode signal for semiconductor memory
DE3704213A1 (de) * 1986-02-20 1987-08-27 Sharp Kk Diskettenaufzeichnungsverfahren
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp Austausch von fehlerhaften Speicherzellen einer EEprommatritze
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
JP2647312B2 (ja) * 1992-09-11 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性半導体記憶装置
US5359570A (en) * 1992-11-13 1994-10-25 Silicon Storage Technology, Inc. Solid state peripheral storage device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446223B1 (en) 1998-09-09 2002-09-03 Hitachi, Ltd. Storage system and method for controlling the same
US6601132B2 (en) 2000-09-29 2003-07-29 Kabushiki Kaisha Toshiba Nonvolatile memory and method of writing data thereto

Also Published As

Publication number Publication date
GB9605873D0 (en) 1996-05-22
GB2304428A (en) 1997-03-19
CN1143812A (zh) 1997-02-26
DE19608713A1 (de) 1997-02-20

Similar Documents

Publication Publication Date Title
JPH0954726A (ja) 記憶装置
US8291155B2 (en) Data access method, memory controller and memory storage system
US8195872B2 (en) Method of controlling semiconductor memory card system
US6591328B1 (en) Non-volatile memory storing address control table data formed of logical addresses and physical addresses
JP4238514B2 (ja) データ記憶装置
US8239639B2 (en) Method and apparatus for providing data type and host file information to a mass storage system
US8775771B2 (en) Block management method for a flash memory and flash memory controller and storage system using the same
US8312554B2 (en) Method of hiding file at data protecting mode for non-volatile memory module, memory controller and portable memory storage apparatus
US7898862B2 (en) Memory card, semiconductor device, and method of controlling memory card
TWI408551B (zh) 快閃記憶體儲存系統及其控制器與資料處理方法
US20090089484A1 (en) Data protection method for power failure and controller using the same
US9785384B2 (en) Semiconductor storage device and method for controlling nonvolatile semiconductor memory
JP2003085054A (ja) フラッシュメモリを搭載した半導体記憶装置における装置寿命警告発生システムとその方法
JP2010152913A (ja) セクタ書き込み操作時間を効果的に減少させるための不揮発性メモリユニット内のブロックの構成
JP2003308241A (ja) データ記憶装置
JPH05151097A (ja) 書換回数制限型メモリのデータ管理方式
KR20110107857A (ko) 솔리드 스테이트 메모리 포멧팅
WO2006009322A2 (en) Memory card, nonvolatile semiconductor memory, and method of controlling semiconductor memory
US8352673B2 (en) Data writing method for a flash memory, and flash memory controller and flash memory storage system using the same
US20110145481A1 (en) Flash memory management method and flash memory controller and storage system using the same
US8156278B2 (en) Non-volatile data storage system and method thereof
WO2001008014A1 (en) Recording system, data recording device, memory device, and data recording method
US8255656B2 (en) Storage device, memory controller, and data protection method
JP2003242470A (ja) 外部接続機器及びホスト機器
US20200356491A1 (en) Data storage device and method for loading logical-to-physical mapping table thereof