CN1143812A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN1143812A
CN1143812A CN96104987A CN96104987A CN1143812A CN 1143812 A CN1143812 A CN 1143812A CN 96104987 A CN96104987 A CN 96104987A CN 96104987 A CN96104987 A CN 96104987A CN 1143812 A CN1143812 A CN 1143812A
Authority
CN
China
Prior art keywords
sector
data
address
flash memory
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96104987A
Other languages
English (en)
Inventor
沟口慎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1143812A publication Critical patent/CN1143812A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G11C29/765Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F2003/0697Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers device management, e.g. handlers, drivers, I/O schedulers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662Virtualisation aspects
    • G06F3/0664Virtualisation aspects at device level, e.g. emulation of a storage device or system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

就包含闪速存储器的存储装置而论,当把一个数据写入到一个闪速存储器时,该闪速存储器包括许多数据块,每块包括许多扇区,并以块作为清除数据的单位,该闪速存储器中扇区的地址根据对应于逻辑地址的地址变换来标识。如果数据不能写入所标识地址上的第一扇区中,则数据写同一块中的第二扇区以作为第一扇区,而不必由于写入错误停止操作。然后,闪速存储器的物理地址要重写以使地址变换表中该逻辑地址与第二扇区的地址相一致。

Description

存储装置
本发明涉及一种使用闪速存储器,例如存储卡的存储装置。
用于半导体存储磁盘卡(下文称为PC卡)的闪速存储器,用作为读与写数据的非易失性存储器。因而,一块PC卡与主机相连以及操作作为存储媒介。由于使用闪速存储器,PC卡的存取速度比硬盘驱动器增加更多。根据PC卡接口标准或根据日本电子工业发展协会的ATA(AT附件)标准来应用采用闪速存储器的PC卡,这些标准已经作为个人计算机的硬盘驱动器的接口,由于使用ATA标准,对存储器容量没有限制,或无须为PC卡提供专用驱动器。
与硬盘驱动器相似,在ATA标准中,闪速存储器包括存储空间,它被分成扇区标识区和包括多个扇区的扇区区域,在该扇区区域的每个扇区由该扇区标识区来管理。闪速存储器用在PC卡中的一个问题是在闪速存储器中数据重写的一些限制。实际上来自主机的数据,在闪速存储器的特定的扇区重复地写入和重写,则这些扇区的寿命比其它的扇区要短。如果一个不良数据写入发生,则PC卡向主机发出出错警告。发现了不正常地数据写入的主机判定PC卡不能再用,即使判定的是特定的扇区不能使用,而其它扇区仍然能被正常使用,然而该PC卡将不能再使用。
本发明的目的在于提供一种存储装置,用它作为一个能高效发挥存储器作用的PC卡。
存储装置的本发明的第一个方面在于:当对一个包括多个数据块、每块包括多个扇区、并以块作为数据擦除单位的闪速存储器写入数据时,根据与逻辑地址对应的地址变换来标识闪速存储器扇区中的地址,以及当数据不能按标识地址写入到第一扇区时,则数据写入到同一块中作为第一扇区的第二扇区,不必由于写入错误而中止操作。然后,闪速存储器中的物理地址被重写到第二扇区的地址、使之与地址变换表中的逻辑地址相对应。那么,主机访问存储装置不需要为写入错误而作更多的特殊的处理。类似地,当一个数据写入到包括许多扇区的闪速存储器时,当数据不能按识别地址写入第一扇区时,则数据写入到与第一扇区不同的第二个扇区。
包括闪速存储器的本发明的存储装置的第二个方面在于:如果该闪速存储器里各个块包括许多扇区和许多替换扇区,当数据不能写入到被识别地址的第一扇区时,则数据被写入到同一块的替换扇区作为该第一扇区。然后,在闪速存储器中的物理地址被重写到第二个扇区的地址,使之与地址变换表的逻辑地址相对应。这样,有效扇区数保持常数。进而,闪速存储器的物理地址被重写到该第二扇区的地址,使之与该逻辑地址对应。更可取的是,当该块中所有的替换扇区已经用完,则该数据和已经被写入该块的数据被写到数据块中没使用的第二块中。与此类似,当数据写入到包括许多扇区的闪速存储器中时,可是数据不能按标识地址写入到第一扇区,则数据写入到一个替换扇区。
存储装置的本发明的第三方面是:该存储装置包括一个闪速存储器,该闪速存储器包括许多扇区以及许多用于存储关于扇区的状态数据扇区标识数据(IDs),以及一个地址变换方法,该变换方法把由写命令指定的逻辑地址变换成闪速存储器的物理地址。当数据不能写入到与逻辑地址对应的物理地址时,则数据写入到第二个扇区,并且把与逻辑地址对应的地址变换表中的一个物理地址重写到该物理地址上。
存储装置的本发明的第四方面是:该存储装置包括一个闪速存储器,以及该闪速存储器包括许多扇区,许多替换扇区以及许多用于存储扇区的逻辑地址的扇区标识数据(IDs)。一个地址变换装置把由写命令指明的逻辑地址变换成闪速存储器的物理地址。当数据不能写入到逻辑地址所对应的物理地址时,则数据写到一个替换扇区,而该逻辑地址存储在扇区IDs中该替换扇区的一个扇区标识ID里。
本发明的优点在于存储装置的寿命能够被延长。
本发明的另一优点在于与存储装置相连的主机可以访问存储装置,而不需要特殊的命令。
根据对最佳实施方式及其参照的附图的下述说明,本发明的这些以及其它目的和特性将变得清晰,在附图中:
图1是主机和PC卡的简图;
图2是一个64K字节类型PC卡的框图;
图3是存储器的存储变换;
图4是PC卡中使用该存储器时,进行写入或重写的流程图;
图5是写入处理的流程图;
图6是一个64K字节类型PC卡使用该存储器初始化的流程图;
图7是另一种存储器的存储变换;
图8是PC卡中使用该存储器时,写入或重写的流程图;
图9是重写处理的流程图;
图10是一个64K字节类型PC卡使用该存储器初始化的流程图;
图11是一个512个字节类型PC卡的框图;
图12是一个存储器的存储变换;
图13是当存储器被使用时,写入或重写的流程图;
图14是重写处理的第一个例子的流程图;
图15是读出处理的流程图;
图16是重写处理的第二个例子的流程图;
图17是读出处理的流程图;以及
图18是512个字节类型PC卡使用该存储器初始化的流程图。
闪速存储器有两种类型:第一种是块类型闪速存储器10a,它擦除数据的大小等于或大于数据传送单位(512字节/扇区),例如64K字节,而第二种是闪速存储器10b,它擦除以数据传送单位为单位的数据。在下文中使用块类型的PC卡是指64K字节类型PC卡1a,而以数据传输单位擦除数据的PC卡是512字节类型PC卡1b。
现在参看附图,其中相同的参考符号在几个图中表示同样的或对应的部件,图1是主计算机100以及64K字节类型PC卡1a,PC卡1a,1b插入主机100的插槽中。PC卡1a有一个发光二极管(LED)2和扬声器3用于向用户发出写入或重写出错的报警。下面说明64K字节类型PC卡1a以及512字节类型PC卡1b的实施方式。A.64K字节类型PC卡:
首先,说明64K字节类型PC卡1a的实施方式,图2是64K字节类型PC卡1a的电路图。中央处理器CPU4,通过接口(I/F)控制器5、PC卡配置部分6和寄存器7,接收来自主机100的命令。包含在64K字节卡1a里的存储器10a或10b是一个以64K字节(一个数据块)为单位擦除数据的闪速存储器。如果接收到来自主机100的对一个逻辑地址的写命令,则CPU4通过查找地址变换表8标识出对应该逻辑地址的一个物理地址,并为该标识的物理地址读出存储在扇区ID(标识数据)的信息。如果扇区ID储存一个表示数据能写入到该物理地址的数据信息,则主机100送来的数据写入该扇区。如果发生写错误,则执行重写处理,并把物理地址改变到写入数据的物理地址。数据写入或重写完成之后,更新写入数据的物理地址的扇区标识。存储器10a和10b是一个以64K字节为单位擦除数据的闪速存储器,它们具有不同的存储空间。存储器10a在它的存储空间中包括一个扇区标识区和一个扇区区域(图3),而另一个存储器10b除了在它的存储空间中包括一个扇区标识区和一个扇区区域外,还包括一个当不良写入发生时所使用的替换扇区(图7)。
A-1,使用第一种类型闪速存储器10a的64K字节类型的PC卡。
下面说明带有闪速存储器10a的PC卡1a,图3是存储器10a中的一个数据块存储空间。存储空间有两部分,包括许多扇区24的扇区区21以及扇区标识ID(标识数据)区20,后者存储各对应一个扇区24的扇区标识23。数据块标识22储存在扇区标识区20的块标识区22中(图3中划阴影线部分)。存储器10a以64K字节作为长度单位擦除数据(或一块),这比512字节数据单位要大。块标识区22具有块信息区,其中储存有关块使用状态的数据,它表示例如相应扇区未被使用或存有数据。进而,存储在该区的扇区标识23除了块标识22以外,还有逻辑地址区、扇区信息区和错误校正码(CCD)区。逻辑地址区保存着与物理地址对应的逻辑地址。扇区信息区存有数据信息,例如,表示相应的扇区已被使用、没被使用,或造成不良写入的无效扇区。
图4是CPU4执行数据写入或重写时的流程图。首先,在状态寄存器中的D3(数据请求信号)复位成低电平“L”,以通知主机100卡1a已为主机100的数据写入和重写的请求作好准备(步骤S100)。从主机100接收到一个对逻辑地址写入或重写命令后(步骤S101),把状态寄存器D7(忙信号BUSY)置成高电平‘H’,以便在卡中处理该命令(步骤S102)。然后,数据被写入或重写到与主机100送来的逻辑地址对应的存储器10a的物理地址中(步骤S103)。如果在物理扇区发生写入错误(步骤S104的“是”),则执行下面将要介绍的重写处理(步骤S105)。重写完成或未发生写入错误(步骤S104的“否”),则在64K字节卡1a中状态寄存器的状态标志D3(DRQ)置成高电平‘H’,表示处理完成(步骤S106),以及状态寄存器信号D7(忙)置成低电平‘L’(步骤S107)。然后,IREQ(中断请求)信号置成低电平‘L’,用于允许由主机100执行检验(步骤S109)。
下面说明重写处理(图4中的步骤S105),在这一处理中,CPU4把数据写入未使用的不同的扇区,以代替数据写入失败的那个扇区。这样,尽管该扇区不能被使用,但是卡1a的寿命得以延长。对该扇区的标识信息扇区,写入一个表示无效扇区的数据。以禁止主机100对它的存取。另一方面,一个表示扇区被用的数据信息写入到该数据写入的该不同的扇区的标识信息区,以及该地址变换表被修改以使从主机接收的逻辑地址所对应的物理地址成为该不同扇区的地址。因而,即使不良写入发生,主机100仍能访问卡1a。
图5是说明重写处理的流程图。(图4,步骤S105),首先,表示无效扇区的数据被写到该写入失败扇区的扇区信息区(步骤S110)。然后,从扇区标识23搜索一个扇区,该扇区的已存储在扇区信息区里的数据表示该扇区未使用(步骤111)接着,把数据写入到已找到的未用的扇区,并把表示该扇区已用的数据写入到扇区标识23中的扇区信息区里(步骤S112),然后,重写地址变换表8,以便对应于该数据的逻辑地址的一个物理地址修改为数据被写入的那个扇区(步骤S113)。
正如上面说明,当接收到主机送来的对一个逻辑地址的写命令,即使在闪速存储器中对应于该逻辑地址的扇区发生的不良写操作,而数据写入到未使用的不同的扇区。因而,虽然数据不能写入闪速存储器的部分扇区中,但它的操作不会因出现错误而停止,仍然可以写入数据,使PC卡的寿命得以延长。
下面说明64K字节类型PC卡1a的初始化。通过提供必要控制功能和状态信息的ATA命令块PC卡1a与主机100通信命令块概括地表示成7个寄存器,它由寄存器7供给(图2)。在ATA命令块中支持的命令中增加一个任选命令,以在本实施方式中对存储器中的数据进行初始化。当使用存储器10a时,按照该任选命令,除了那些无效扇区外,64K字节类型PC卡1a初始化各扇区或擦除数据。然后,对于发生不良数据擦除的扇区,把表示无效扇区的数据写入扇区信息区。初始化之后,根据能供使用的扇区数,送到主机100的存储容量的信息被重写。主机100根据该信息执行写入或重写,以防止访问无效扇区。
图6是收到主机100送来的上述任选命令时,由CPU4执行的流程。在流程图中变量‘m’的初值为存储器10a中所有数据块的数目。从收到来自主机100的任选命令后(步骤S150),检查表示要处理的块的变量‘m’(步骤S151)。如果‘m’等于0(步骤S151,“是”),或如果一个被处理的块被确定,则在块中寻找是否存在一个或多个扇区标识ID具有表示无效扇区被写入的数据(步骤S152)。如果判定在该块中存在一个或多个这样的扇区(步骤S153中的“是”),除了无效扇区外,块中的数据被擦除或初始化。如果判定块中不存在这样的扇区(步骤S153,“否”),则块中所有扇区被擦除或初始化(步骤S155)。下一步,如果判定擦除正常完成(步骤S156,“是”),在扇区ID中为数据已被擦除的各扇区写入一个表示扇区未使用的数据(步骤S157)。从另一方面来说,如果判定不良的数据擦除发生了(步骤S156,“否”),把表示扇区未用的数据写入到其中数据被正常擦除的扇区的扇区标识中,以及把表示无效扇区的数据写入到其中发生不良数据擦除的扇区的扇区标识中(步骤S158)。块标识中包含一个储存该块初始化次数的擦除数量区,还包含用于写入信息的块信息区1,例如块未使用或已写入等信息。然后,完成步骤S157或S158的处理之后,则存储在擦除数量区的数字增1,以及把表示该块未使用的数据写入到块信息区(步骤S159)。下一步,则变量‘m’减1(步骤S160),并且流程返回步骤S150,以对不同块重复步骤S152~S160的处理,直到所有的块擦除处理完成。
当上述对所有块的擦除处理完成或当变量‘m’变成0(步骤S151,“是”)时,计算出来使用扇区的数目以及根据标识驱动命令重写要发送到主机的各种信息,如柱面号,头号和扇区数目。然后,表示卡中处理完成的状态标志D3(数据请求信号DRQ)置成高电平‘H’(步骤S162),以及状态标志D7(忙信号BSY)置成低电平‘L’(步骤S163)。下一步,一个请求对主机100中断的中断请求信号(IREQ)置成低电平‘L’(步骤S164),用于允许主机100进行检测(步骤S165)。
正如上述由于出错,而改变了数据写入的扇区时,则地址变换表中与逻辑地址对应的扇区地址改变到数据写入的扇区的地址。而且在扇区区20重写对应于扇区变化的相应数据。因此,即使无效扇区发生,主机100对于这样的PC卡不需要特殊的处理。例如,当主机发出一条写命令,它发送的不是特殊的命令。当主机100存取PC卡1a时,它发送一个标识驱动命令给PC卡1a。然后,CPU4发送关于存储器10a有效存储空间的信息,如柱面号,头号,以及扇区号给主机100,主机100得到可用的存储空间的信息。
A-2使用第二种类型闪速存储器的64K字节类型的PC卡。
下一步,说明带有闪速存储器10b的PC卡。图7是存储器10b中在块33里的存储空间。存储空间其中有3部分,它和图3所示的存储空间的不同之处在于提供了替代扇区32。在3部分中的第一部分是扇区标识区30。在扇区标识区30中画阴影线部分表示的块标识区37存储着块标识,块标识具有块信息区。在块信息区中,存储着关于块状态的状态数据,例如它表示该块是否被使用。在图7扇区标识区30中画叉的区域包括与替代扇区对应的替代扇区标识38。扇区标识存储在图7中除了带阴影线区域37以及画叉的区域38之外的区域34中。每一个扇区标识对应一个扇区,以及扇区标识34具有逻辑地址区,扇区信息区和错误校正码(CCD)区。逻辑地址区存储着与物理地址对应的逻辑地址。扇区信息区存储着表明例如对应的扇区是否被使用,或是产生一个不良写入的无效扇区的数据。第二部分是扇区区31,它包括与存储在该扇区标识区30中的扇区标识对应的多个扇区35。第三部分包括替代扇区区32,它包括许多被用于代替发生不良写入扇区的替代扇区36。
图8是由CPU4执行数据写入或重写时的流程图。首先在64K字节PC卡1a上的状态寄存器中的D3(数据请求信号DRQ)被复位成低电平“L”,以通知主机100,该卡1a已为主机100的数据写入或重写的请求做好准备(步骤S200)。当收到来自主机100对一个逻辑地址的写入或重写命令之后(步骤S201),在状态寄存器中的D7(忙信号BUSY)置成高电平(H),以便在PC卡1a中处理该命令(步骤S202)。然后,数据写入或重写到与从主机100接收的逻辑地址对应的PC卡中的物理扇区中(步骤S203)。如果在物理扇区发生写错误(步骤S204的“是”),则执行重写处理(步骤S205),重写处理将在稍后面说明(图9)。重写处理完成之后(步骤S205)或写入错误未发生(步骤S204,“否”),则PC卡中状态寄存器的状态标志D3(DRQ)被置成高电平(H),这意味着卡中处理完成(步骤S206),以及状态寄存器中状态信号D7(忙)置成低电平(L)(步骤S207)。然后,用于准许主机100检查的IREQ信号置成低电平。(步骤S209)。
正如前述,当存储器10a用于PC卡1a中时,把数据写入未使用的扇区以代替写入到发生不良写入的扇区。反之,在本实施方式中,当PC卡使用存储器10b时,在替代扇区区32中事先准备的一个替代扇区改变成一种能用于重写处理的状态并把数据写入到这个扇区。因而,使得PC卡1a的寿命延长,并使得供使用的存储容量保持常量。当不良写入发生在某种频度下,通过使发光二极管2发光或扬声器发声对用户警告或通告写入错误。
图9是重写处理的流程(图8中的步骤S205)。首先,为数据写入失败的扇区把表示无效扇区的数据写入到该扇区的扇区信息区里(步骤S220)。然后,在扇区标识区30中的替代标识38中寻找一个其替代标识写有表示替代扇区的数据的替代扇区(步骤S221)。如果判定这种替代扇区标识存在(在步骤S222的“是”),为了初始化,把意思为扇区未用的数据写入到该替代扇区的替代扇区标识中的扇区标识区(步骤S223)。替代扇区标识初始化之后,则数据写入替代扇区,以及意思为扇区处在使用中的数据写入到对应于写入该数据的该扇区的扇区标识中的扇区信息区(步骤S224)。下一步,重写地址变换表8,以使与主机100指定的逻辑地址对应的物理地址改变成在步骤S224中数据写入的扇区。这样,数据就写入到替代扇区了。
另一方面,如果判定替代扇区标识中表明为一个替代扇区的数据在替代扇区标识38中不存在,则判定在该块33中所有扇区已被使用,那么执行下面的处理以把数据写入到不同的尚未使用的块中。首先,数据写入不同块(下文中称为替代块)中的一个扇区中,在替代块具有的块标识37中的块信息区里写有意思为该块尚未使用的数据,并且把意思为扇区已使用的数据写入到该已写数据的扇区所对应的一个扇区标识34中的一个扇区信息区里(步骤S226)。然后,把其扇区标识中写着意思为扇区已被使用数据所对应的各扇区里的数据和把不带有替代扇区的块中的数据连续拷贝到替代块中(步骤S227)。下一步,为步骤S227中被拷贝的各扇区在其扇区标识34的各扇区信息区中写上意思为无效扇区的数据,以防止存取(步骤S228),然后,把意思为扇区被使用的数据写入到用于替代块的扇区识别ID34的扇段信息区里(步骤S229),以及改变地址变换表8的内容(步骤S230),最后,点亮发光二极管2,使扬声器3发声以警告用户发生不良写入以及PC卡的容量下降(步骤S231)。警告不能仅由发光二极管2或者扬声器3作出。
下一步,说明存储器10b的初始化。正如上述,当不良写入用发光二极管2以及扬声器3通知用户时,为了与这个通知机一致用户操作主机100发送一条任选命令,用于对64K字节类型PC卡1a初始化。那么,CPU4对扇区标识搜索,寻找已写入的意思为无效扇区的数据。初始化除了对应于这种扇区标识的扇区之外的所有扇区,以及重写存储器容量3信息,在接收来自主机的识别驱动命令后会相应地输出该信息。
图10是当上述任选命令接收时,CPU4执行的流程图。流程中变量‘m’的初值是存储器10a中所有块的数量。来自主机100的任选命令被接收后(步骤S250),则检测表明一个块要被处理的变量‘m’(步骤S251)。如果变量‘m’不等于0(步骤S251,“否”),或者如果一个被处理的块被判定,则在一个块中搜索,是否一个扇区标识ID或多个扇区标识IDs写有表明无效扇区数据(步骤S252)。如果判定在该块中存在一个或多个这样的扇区标识,则该块中除了无效扇区外的扇区被擦除或初始化(步骤S254)。如果判定在该块中不存在这样的扇区标识(步骤S253,“否”),则该块中的所有扇区被擦除或初始化步骤S255。下一步,如果判定擦除或初始化正常完成(步骤S256,“是”),一个表示替代扇区的数据被写入到被正常擦除的替代扇区的替代扇区标识中的扇区信息区(步骤S259),以及表示扇区未使用的数据被写入扇区标识的信息区(步骤S258)。另一方面,如果判定坏的数据擦除发生(步骤S256,“否”),则表示替代扇区的数据写入被正常擦除的扇区标识38的扇区信息区中,表示扇区未使用的数据写入到扇区标识34的扇区信息区中,以及表示无效扇区的数据被写入到发生坏的数据擦除的扇区的扇区标识中或者替代扇区标识中(步骤S259)。块标识37包含一个存储该块初始化次数的擦除总数区,还包含用于写入信息的块信息区,例如,该块是否被使用的信息。于是,步骤S258或S259处理完成之后,则存储在擦除总数区的数量递增1,以及表示块未使用的数据被写入到块信息区中(步骤S260)。下一步,变量‘m’减1(步骤S261),以及流程返回到步骤S251,以对不同的块重复步骤S252至步骤S261的处理,直到对所有的块的擦除过程完成。
当对所有的块的擦除处理完成时或变量‘m’变成0时(步骤S251,“是”),则计算出未用的扇区数目,以及,象柱面号,头号和扇区号等信息被重写(步骤S262),(当主机100访问PC卡1a时,它发送一条标识驱动命令,那么,CPU4发送关于存储器10a的有效存储空间的信息,如柱面号,头号以及扇区号给主机100,而主机100得到关于存储器有效空间的信息)。然后,表示卡1a处理完成的状态标志ID3(数据请求信号)置成高电平‘H’(步骤S263),以及状态标志位D7(忙信号BSY)置成低电平‘L’(步骤S264)。下一步,一个对主机100请求中断的中断请求信号(IREQ)置成低电平‘L’(步骤S265),用于准许主机100执行检查(步骤S266)。
如上述,在PC卡中提供替代扇区。当在一个逻辑地址收到一条写命令时,即使在闪速存储器中与逻辑地址对应的扇区发生不良的写操作,通过把一个替代扇区的替代扇区标识设置成该替代扇区能被使用的状态,则数据写入该未用的替代扇区。因而,即使数据不能写到闪速存储器10b的一部分,但是数据仍能写入,不必由于出错而停止操作,于是闪速存储器的寿命得以延长。可以注意到在闪速存储器10b中能被使用的扇区数目能保持常量。
进一步,甚至当在一个块中所有的替代扇区都被使用,则数据可以写到未使用的不同块中。因而,闪速存储器10b的寿命可以进一步延长。当数据写入的扇区被修改,在变换表中对应逻辑地址的扇区地址也要改变到数据被写入的扇区的地址。进一步,在扇区30和32中相关的数据对应于扇区的改变而重新。当一个块改变时,则原有块和替代块的扇区30和32的相关数据对应于块的改变而重写。因而主机100对于这种PC卡1a,即使发生无效扇区,也不需要特殊的处理。例如,主机100在PC卡写入数据时,它不需要特殊的命令。当主机存取PC卡1a时,它发送一条标识驱动命令给PC卡1a,以得到关于存储空间的必要信息。B.512字节类型PC卡
在图1中括弧中的标号涉及一种512字节类型PC卡1b,它以数据传送单位(512字节/扇区)擦除数据。PC卡1b插入主机100的卡槽中。该512字节类型PC卡有一个发光二极管12和一个扬声器13,用于通知和提醒用户写入或重写出错。
图11是512字节类型PC卡1b的电路图。从主机100发出的命令,通过接口(I/F)控制器15,PC卡配置部分1b及寄存器17被CPU14接收。在该512字节卡1b中包括的一个存储器20是闪速存储器,它以一个扇区(512字节)为单位擦除数据。根据接收主机100送来的逻辑地址,通过地址变换电路18决定物理扇区。CPU14读出储存在该物理扇区的扇区标识里的信息。如果扇区标识中储存着一个表明扇区可用的数据,则主机100送来的数据写入该物理地址。数据写入后,该扇区的扇区标识被更新。如果被写入的物理扇区是一个不能使用的无效扇区,则CPU14执行下面将说明的重写操作。如果在存储器20中的替换扇区的数目等于或小于一个门槛值,则发光二极管12被点亮以及扬声器13发声向用户通知出错。
图12是存储器20的存储空间图,它是一个闪速存储器,以数据传送单位(512字节/扇区)为单位执行擦除操作。存储空间有3部分。第一部分是储存扇区标识54的扇区标识区51。一个扇区标识对应一个扇区。扇区标识54中存逻辑地址区,扇区信息区以及错误校正码(CCD)区。逻辑地址区存储对应于物理地址的逻辑地址。扇区信息区存储一些表明,例如,相应扇区是否使用,或是一个已引起不良写入的无效扇区的信息。第二部分是包括许多扇区55的扇区区52。第三个部分包括替代扇区53,它包括许多替代扇区56,用于代替发生不良写入的那些扇区。在图12扇区标识区51中带阴影线的区域53内包括对应于替代扇区56的替代扇区标识。
图13是由CPU14执行写入或重写的流程图。首先,在PC卡1b中的状态寄存器的D3(数据请求信号DRQ)复位成低电平‘L’,以通知主机100卡1b已经准备好数据的写入或重写请求(步骤S300)。当接收对主机100送来的逻辑地址写入或重写的命令之后(步骤S301),状态寄存器的ID7(忙信号BUSY)置成高电平‘H’以处理该命令(步骤S302)。然后数据写入或重写到与主机送来的逻辑地址对应的存储器20中的物理扇区中(步骤S303)。如果在物理扇区发生写错误(步骤S304,“是”),执行下面将要说明的重写过程(步骤S305)。当重写过程完成之后(步骤S305)或未发生写错误(步骤S304,“否”),则状态寄存器中状态标志D3(DRQ)置成高电平‘H’,表示卡中处理完成(步骤S306),以及状态寄存器中状态信号D7(BUSY)置成低电平‘L’(步骤S307),然后,IREQ信号置成低电平‘L’(步骤S308),用于允许主机100进行检测(步骤S309)。
B-1.重写过程的第一个例子
在重写过程第一个例子中(图13的步骤S305),CPU14把数据写入未使用的替代扇区,以代替数据不能正常写入的扇区,以保持主机100能访问的扇区为常数,于是,卡1b的寿命得以延长。进而,如果有效替代扇区数等于或小于参数值‘q’则发光二极管12发亮,而扬声器13发声,以提醒或通知用户。一个表示无效扇区的数据信息写到发生不良写入的扇区的扇区标识ID的扇区信息区中,以及替代扇区的地址写入逻辑地址区。然后,如果一个表示无效数据的数据信息写到被存取的扇区的扇区标识的扇区信息区,则CPU14读出写到扇区标识ID的逻辑地址区的该替代扇区的地址,以及在该地址上对该替代扇区写入或读出数据。
图14是上述重写处理的流程图(图13的步骤S305)。首先,在替代扇区标识57中寻找一个表示替代扇区的数据(步骤S350)。如果辨定这样的替代扇区标识存在(步骤S351,“是”),一个表示扇区未用的数据写入该替代扇区标识57的扇区标识区以进行初始化(步骤S352)。替代扇区标识初始化之后,数据写到相关的替代扇区56(步骤S353)。一个表示无效扇区的数据写到发生不良写入的扇区的扇区标识的扇区信息区,而替代扇区56的物理地址写入逻辑地址区(步骤S354)。另一方面,如果主机100要读的逻辑地址对应的扇区证实是无效扇区,则它从已写在扇区标识的逻辑地址区里的地址上的替代扇区读出数据。最后,如果有效(可用的)替换扇区56的数目等于或小于参考值(步骤S335,“是”),由发光二极管12发亮,以及扬声器发声通知用户。
如果判定替代扇区标识内不存在一个表示是替代扇区的数据(步骤S351,“否”),则出错寄存器的D7(坏块寄存器)置“1”,以及出错寄存器的D3(出错)置“1”(步骤S358)。
图15是读出处理的流程图。首先,收到对一个逻辑地址的读命令(步骤S401)。如果根据该逻辑地址,由地址变换电路18决定的物理地址上的扇区的扇区标识的扇区信息区已写入一个表示无效扇段的数据(步骤S402,“是”),则该扇区标识ID中的逻辑地址区上所写的逻辑地址被读出(步骤S403),以及该地址上的替换扇区的数据被读出(步骤S404)。如果由地址变换电路18所决定的物理地址上的扇区没有写入一个表示无效扇区的数据(步骤S402,“否”),则该扇区的数据被读出(步骤S405)。
B-2.重写过程的第二个例子
下面,说明重写处理(图13的步骤S305)的第二个例子。在第二例中,CPU14写入一个表示无效扇区的数据到发生不良写入的扇区的扇区标识的扇区信息区。然后,数据写入到未用的替代扇区,并且把已写到发生不良写入的扇区的扇区标识的逻辑地址区里的逻辑地址写到替代扇区的扇区标识的逻辑地址区里。这样,能被主机100访问的扇区保持常数,使得该卡的寿命得以延长。进一步,如果有效替换扇区数等于或小于一个参考值‘q’,则发光二极管12点亮,同时扬声器13发声以提醒或通知用户。因而,如果存取的是一个无效扇段,则CPU14寻找替换扇区标识ID57,它有一个逻辑地址区,其中有一个与无效扇区写入地址相同的地址,并且对所寻找到的替换标识ID所对应的替换扇区56进行读出或写入。
图16是上述重写处理的流程图(图13中步骤S305)。首先,一个表示无效扇区的数据信息写到发生不良写入的扇区的扇区标识的扇区信息区(步骤S500)。下一步,在替换扇区标识57的扇区信息区中寻找其中已写的表示替代扇区的数据(步骤S501)。如果判定这样的替代扇区标识存在(步骤S502,“是”),当在替代扇区标识57的扇区信息区上写上表示扇区未使用的数据以便进行初始化之后,把数据写到该替代扇区56上(步骤S503),然后,把发生不良写入扇区的扇区标识中的逻辑地址区内所写的逻辑地址相同地写到替代扇区的扇区标识中的逻辑地址区内(步骤S504),最后,若有效替代扇区数目等于或小于一个参考值(步骤S505,“是”),则发光二极管12点亮以及扬声器13发声,以对用户发出通知或报警(步骤S506)。
另一方面,若判定一个储存有表示替代扇区数据的替代扇区标识不存在(步骤S502,“否”)则出错寄存器的D7(坏块寄存器)置“1”(步骤S507),以及出错寄存器的D3(出错)置“1”(步骤S508)
图17是读出处理流程图。首先,接收对一个逻辑地址的读命令(步骤S551)。如果一个表示无效扇区的数据写入到由地址变换电路18决定的物理地址上的一个扇区的扇区标识的扇区信息区(步骤S552,“是”),则读出该扇区标识的逻辑地址区上的地址(步骤S553)。然后搜索一个其逻辑地址区内存储的地址和步骤S553中读出的地址相同的替代扇区(步骤S554),以及读出被找到的替代扇区的数据(步骤S555),另一方面,如果表示无效扇区的数据没有写入被读扇区的扇区信息区(步骤S552,“否”),则该扇区的数据被读出(步骤S556)。
下面说明存储器20的初始化。当错助发光二极管12以及扬声器13接收到出现不良写入的通报之后,如果由用户操作主机100发出一条任选命令,用于初始化该256K字节类型PC卡1b,以此对这个通报作出反应,则CPU14对扇区初始化,但把那些在扇区标识的扇区信息区中写有一个表示无效扇区的数据所对应的扇区排除在外,CPU14并识别实际被使用的存储器容量。重写关于存储容量的信息,为响应主机100送来的标识驱动命令要输出该信息。从而主机100能得到关于可用的存储空间信息。
图18是收到上述任选命令时,由CPU14执行的流程。流程图中变量“n”的初值是卡中扇区数。当收到主机100的任选命令后(步骤S601),变量“n”代表被检测的一个扇区(步骤S602)。如果不保持变量“n”=0(步骤S602,“否”)或n被判定,则寻找是否扇区的扇区标识具有一个表示无效扇区的数据(步骤S603)。如果判定该扇区不是无效扇区(步骤S603,“否”),则擦除该扇区的数据(步骤S604)。如果判定该扇区数据的擦除正常完成(步骤S605,“是”),则该扇区被初始化(步骤S606)。即如果扇区是替代扇区,则一个表示替代扇区的数据写到用于替代扇区的扇区标识的扇区信息区,而如果扇区是正常扇区,一个表示扇区未用的数据写到用于该扇区的扇区标识的扇区信息区(步骤S606)。另一方面,如果判定在该扇区不良的数据擦除发生(步骤S605,“否”),则把一个表示无效扇区的数据写入该扇区的扇区标识或写入该扇区的替换扇区标识(步骤S607)。然后变量‘n’递减1(步骤S261),并且流程返回到步骤S602,以重复步骤S604~S608对下一个扇区的处理,直到所有的扇区擦除处理完成。
当所有的扇区的擦除处理完成时(步骤S602),则计算出未使用的扇区数,以及更新一些信息,如柱面号,头号,扇区号等(步骤S609)。然后,表示该卡1b处理完成的状态标志D3(数据请求信号DRQ)置成高电平‘H’(步骤S610),并把状态标志D7(忙信号BSY)置成低电平“L”(步骤S611)。下一步,一个请求对主机100中断的中断请求信号(IREQ)置成低电平‘L’(步骤S612),用于允许主机100执行检测(步骤S613)。
CPU14发送关于存储器20的有效存储空间的信息,如柱面号,头号,扇区号给主机100,以响应标识驱动命令。至于不良写入或不良擦除发生的扇区,则一个表示无效扇区的数据写到其扇区标识的扇区信息区。主机100得到关于有效存储空间的信息。
当不良写入发生时,则执行上述说明的对于512字节类型PC卡1b的重写处理。或许提供一个地址变换表以代替地址变换电路18,以及数据可能写到一个未用的扇区,以代替发生不良写入的扇区。还可能设置一个替代扇区使它处于可用状态,以使可用存储容量保持常量,数据写入未用的扇区,而不是写到不良写入发生的扇区。在这种情况下,地址变换表的内容要修改,或与主机指定的逻辑地址对应的物理扇区要修改到该写入数据的扇区的物理地址。存储器20的初始化的执行与图18所示类似。
尽管结合各实施方式并参考各附图已经完整地描述了本发明,但应当注意:各种变化以及各种修改对熟练的技术人员是显而易见的。这些变化和实施方式应理解为包括在由附加权利要求书定义的本发明的范围之内,除非它与其不一致。

Claims (18)

1.一种存储装置,包括:
一个闪速存储器,包括许多块,每块包括许多扇区,所述的闪速存储器以块为单位擦除数据;
一个地址变换表,用于存储所述的闪速存储器中与逻辑地址对应的扇区地址;
一个数据写入装置,用于对应于由一个包含着数据的数据写入命令指定的逻辑地址根据所述地址变换表标识所述闪速存储器的一个扇区的地址,并用于把数据按所标识的地址写到第一扇区里,或当该数据不能写入第一扇区时,用于把数据写入到不同于第一扇区的但和第一扇区在同一块中的第二扇区里;以及
一个重写装置,用于当所述的数据写入装置把数据写入到第二扇区时,把和所述地址变换表里的该逻辑地址相联系的所述闪速存储器里的一个物理地址重写成该第二扇区的地址。
2.根据权利要求1的存储装置,进一步包括一个数据擦除装置,用于在所述的闪速存储器擦除除了所述的数据写入装置不能写入数据的扇区以外的扇区的数据,以及根据其数据被擦除的扇区的数量用于重写关于所述闪速存储可用的存储空间的信息。
3.一种存储装置,包括:
一个闪速存储器,包括许多数据块,每块包括许多扇区以及许多替换扇区,所述的闪速存储器以块为单位擦除数据;
一个地址变换表,用于存储所述的闪速存储器中与逻辑地址对应的扇区地址;
一个数据写入装置,用于对应于由一个包含着数据的数据写入命令指定的逻辑地址根据所述地址变换表标识所述闪速存储器的一个扇区的地址,并用于把数据按所标识的地址写到第一扇区里,或当该数据不能写入第一扇区时,用于把该数据写入到和第一扇区在同一块中的替换扇区中的一个扇区里;以及
一个重新装置,用于当所述的数据写入装置把数据写入到替换扇区时,把和所述地址变换表里的该逻辑地址相联系的所述闪速存储器里的一个地址重写或该替换扇区的地址。
4.根据权利要求3的存储装置,进一步包括一个数据擦除装置,用于在所述的闪速存储器中,擦除除了所述数据写入装置不能写入数据的扇区以外的扇区的数据,以及根据其数据被擦除的扇区的数量用于重写关于所述闪速存储器可用的存储空间的信息。
5.根据权利要求3的存储装置,其中,当所述的数据写入装置判定当该数据写入第一块时在第一块的所有替换扇区已经用完,则所述的数据写入装置把该数据以及已经写入到该块中的数据写入到各数据块中未用的第二块中。
6.根据权利要求5的存储装置,其中,所述的数据写入装置包括一个数据缓冲区,以及当所述的数据写入装置判定当该数据写入第一块时,在第一块的所有替换扇区已经用完,则所述的数据写入装置把该数据以及已在该块中的数据存入所述的缓冲区以及连续地在所述缓冲区存储数据。
7.根据权利要求5的存储装置,进一步包括:
一个数据擦除装置,用于在所述的闪速存储器中,以块为单位擦除除了所述的数据写入装置不能写入数据的扇区以外的扇区的数据,根据其数据被擦除的扇区的数量用于重写所述的存储器可用的存储空间的信息。
8.根据权利要求5的存储装置,进一步包括一种用于通知用户所述的写入装置把数据写入到未用的数据块的装置。
9.一种存储装置,包括:
一个包括许多扇区的闪速存储器;
一个存储所述闪速存储器中与逻辑地址对应的扇区地址的地址变换表;
一个数据写入装置,用于对应于由一个包含着数据的数据写入命令指定的逻辑地址根据所述地址变换表识别所述闪速存储器的一个扇区的地址,并用于把数据按所标识的地址写到第一扇区里,或当数据不能写入第一扇区时,用于把数据写入到不同于第一扇区的第二扇区里,
一个重写装置,用于当所述的数据写入装置把数据写入到第二扇区时,把和所述地址变换表里的该逻辑地址相联系的所述闪速存储器里的一个物理地址重写成该第二扇区的地址。
10.根据权利要求9的存储装置,进一步包括一个数据擦除装置,用于在所述的闪速存储器擦除除了所述的数据写入装置不能写入数据的扇区以外的扇区的数据,以及根据其数据被擦除的扇区的数量,用于重写关于所述闪速存储器可用的存储空间的信息。
11.一种存储装置,包括:
一个包括许多扇区以及许多替换扇区的闪速存储器;
一个存储所述的闪速存储器中与逻辑地址对应的扇区地址的地址变换表;
一个数据写入装置,用于对应于由一个包含着数据的数据写入命令指定的逻辑地址根据所述地址变换表标识所述闪速存储器的一个扇区的地址,并用于把数据按所标识的地址写到第一扇区里,或当该数据不能写入第一扇区时,用于把数据写入到所述的闪速存储器的一个替换扇区里;以及
一种重写装置,用于当所述的数据写入装置把数据写入到第二扇区时,把如所述地址变换表里的该逻辑地址相联系的所述闪速存储器里的一个物理地址重写成该第二扇区的地址。
12.根据权利要求11的该存储装置,进一步包括一个数据擦除装置,用于在所述的闪速存储器.中,擦除除了所述的数据写入装置不能写入数据的扇区以外的扇区的数据根据其数据被擦除的扇区的数量用于重写关于所述的闪速存储器可用的存储空间的信息。
13.一个存储装置,包括:
一个包括存储空间的闪速存储器,存储空间具有一个包括许多扇区的扇区区,一个包括许多扇区标识的扇区标识区,每个扇区标识存储状态数据以及一个逻辑地址,以及一个包括许多替换扇区的替换扇区区;
一个地址变换装置用于把一个逻辑地址变换成所述的闪速存储器中的一个物理地址;
一种数据写入装置,用于当无效扇区的数据未被存储在与数据写入命令中的逻辑地址相对应的由所述的地址变换装置输出物理地址的扇区的扇区标识中时写入数据,或者用于当在扇区标识里存储着无效扇区数据时把无效扇区数据写入到该物理地址上的该扇区的扇区标识中并且初始化一个未使用的替换扇区,并且把该数据写入到该替换扇区里,以及把该扇区的物理地址写入扇区标识ID中,以代替存储在该扇区标识里的逻辑地址;以及
一种数据读出装置,用于当无效扇区数据被存储在所述的闪速存储器的一个地址上的扇区的扇区标识中时,该地址与读出命令所规定的逻辑地址相对应并由所述的地址变换电路输出,则在该地址的扇区读出数据,而不是在逻辑地址读出数据。
14.根据权利要求13的存储装置,进一步包括一种数据擦除装置,用于擦除在其扇区标识中未储存无效扇区数据的扇区中的数据,在那些数据被正常擦除的扇区的扇区标识中写入扇区未使用数据,在那些数据擦除不正常的扇区的扇区标识中写入无效扇区数据,以及根据其扇区标识中写有扇区未使用的数据的扇区的数量重写关于可用存储空间的信息。
15.根据权利要求13的存储装置,进而包括一种装置用于通知用户;在所述的闪速存储器中未使用的替换扇区数小于一个预定值。
16.一种存储装置,包括:
一个包括存储空间的闪速存储器,存储空间具有一个包括许多扇区的扇区区,一个包括许多扇区标识每个扇区标识存储着状态数据和一个逻辑地址的扇区标识区和一个包括许多替换扇区的替换扇区区;
一种地址变换装置,用于把一个逻辑地址转换成所述闪速存储器中的一个物理地址;
一种数据写入装置。用于当无效扇区的数据没有存储在与数据写入命令中的逻辑地址相对应的由所述的地址变换装置输出的物理地址的扇区的扇区标识中时写入数据或者用于当在扇区标识里存储着无效扇区数据时把无效扇区数据写入到该物理地址上的该扇区的扇区标识中并且初始化一个未使用的替换扇区,并把该数据写到该替换扇区里以及把储存在数据不能写入的扇区的扇区标识中的逻辑地址写入到该替换扇区的扇区标识中;以及
一种数据读出装置,用于当无效扇区数据被存储在所述闪速存储器的一个地址上的扇区的扇区标识中时,从一个扇区中读出数据,这个扇区的扇区标识存储着的逻辑地址和该不能使用的扇区的扇区标识中存储的逻辑地址相同。
17.根据权利要求16的存储装置,进而包括一种数据擦除装置,用于擦除在其扇区标识中未存储无效扇区数据的扇区中的数据,把扇区未被使用的数据写入到数据被正常擦除的扇区的扇区标识里,把无效扇区数据写入到数据来被正常擦除的扇区的扇区标识中,以及根据其扇区标识中写有扇区未使用数据的扇区的数量重写关于可用的存储空间的信息。
18.根据权利要求16的存储装置进一步包括一种装置,用于通知用户,在所述的闪速存储器中未使用的替换扇区数小于预定值。
CN96104987A 1995-08-18 1996-04-16 存储装置 Pending CN1143812A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP210592/95 1995-08-18
JP21059295A JPH0954726A (ja) 1995-08-18 1995-08-18 記憶装置

Publications (1)

Publication Number Publication Date
CN1143812A true CN1143812A (zh) 1997-02-26

Family

ID=16591880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96104987A Pending CN1143812A (zh) 1995-08-18 1996-04-16 存储装置

Country Status (4)

Country Link
JP (1) JPH0954726A (zh)
CN (1) CN1143812A (zh)
DE (1) DE19608713A1 (zh)
GB (1) GB2304428A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345123C (zh) * 2004-11-27 2007-10-24 鸿富锦精密工业(深圳)有限公司 延长非易失性存储器使用寿命的装置及方法
CN100447901C (zh) * 2002-07-31 2008-12-31 斯班逊有限公司 在闪存器件的多扇区擦除期间用于控制擦除电压的系统与方法
CN100463492C (zh) * 2007-12-18 2009-02-18 中国电子科技集团公司第五十四研究所 安全接收芯片存储台名的方法
CN101425337B (zh) * 2007-10-29 2011-11-30 芯邦科技(深圳)有限公司 一种闪存数据存储方法和装置
CN102306128A (zh) * 2011-09-16 2012-01-04 北京星网锐捷网络技术有限公司 磁盘管理方法、装置及网络设备
CN110908593A (zh) * 2018-09-17 2020-03-24 北京兆易创新科技股份有限公司 一种存储空间擦除方法、装置、存储设备及存储介质
CN111061649A (zh) * 2019-10-28 2020-04-24 宁波三星智能电气有限公司 一种存储器的存储空间自适应分配方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6446223B1 (en) 1998-09-09 2002-09-03 Hitachi, Ltd. Storage system and method for controlling the same
US6148354A (en) 1999-04-05 2000-11-14 M-Systems Flash Disk Pioneers Ltd. Architecture for a universal serial bus-based PC flash disk
CN1088218C (zh) 1999-11-14 2002-07-24 邓国顺 用于数据处理系统的快闪电子式外存储方法及其装置
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US7155559B1 (en) * 2000-08-25 2006-12-26 Lexar Media, Inc. Flash memory architecture with separate storage of overhead and user data
JP4031190B2 (ja) 2000-09-29 2008-01-09 株式会社東芝 メモリカード、不揮発性メモリ、不揮発性メモリのデータ書き込み方法及びデータ書き込み装置
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
KR100746289B1 (ko) 2005-07-11 2007-08-03 삼성전자주식회사 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4896262A (en) * 1984-02-24 1990-01-23 Kabushiki Kaisha Meidensha Emulation device for converting magnetic disc memory mode signal from computer into semiconductor memory access mode signal for semiconductor memory
DE3704213A1 (de) * 1986-02-20 1987-08-27 Sharp Kk Diskettenaufzeichnungsverfahren
EP0675502B1 (en) * 1989-04-13 2005-05-25 SanDisk Corporation Multiple sector erase flash EEPROM system
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
JP2647312B2 (ja) * 1992-09-11 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性半導体記憶装置
US5359570A (en) * 1992-11-13 1994-10-25 Silicon Storage Technology, Inc. Solid state peripheral storage device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447901C (zh) * 2002-07-31 2008-12-31 斯班逊有限公司 在闪存器件的多扇区擦除期间用于控制擦除电压的系统与方法
CN100345123C (zh) * 2004-11-27 2007-10-24 鸿富锦精密工业(深圳)有限公司 延长非易失性存储器使用寿命的装置及方法
CN101425337B (zh) * 2007-10-29 2011-11-30 芯邦科技(深圳)有限公司 一种闪存数据存储方法和装置
CN100463492C (zh) * 2007-12-18 2009-02-18 中国电子科技集团公司第五十四研究所 安全接收芯片存储台名的方法
CN102306128A (zh) * 2011-09-16 2012-01-04 北京星网锐捷网络技术有限公司 磁盘管理方法、装置及网络设备
CN110908593A (zh) * 2018-09-17 2020-03-24 北京兆易创新科技股份有限公司 一种存储空间擦除方法、装置、存储设备及存储介质
CN110908593B (zh) * 2018-09-17 2024-02-20 兆易创新科技集团股份有限公司 一种存储空间擦除方法、装置、存储设备及存储介质
CN111061649A (zh) * 2019-10-28 2020-04-24 宁波三星智能电气有限公司 一种存储器的存储空间自适应分配方法
CN111061649B (zh) * 2019-10-28 2023-09-29 宁波三星智能电气有限公司 一种存储器的存储空间自适应分配方法

Also Published As

Publication number Publication date
JPH0954726A (ja) 1997-02-25
DE19608713A1 (de) 1997-02-20
GB2304428A (en) 1997-03-19
GB9605873D0 (en) 1996-05-22

Similar Documents

Publication Publication Date Title
CN1143812A (zh) 存储装置
EP0882264B1 (en) Flash memory mass storage system and associated method
EP1424631B1 (en) Hybrid implementation for error correction codes within a non-volatile memory system
CN1223945C (zh) 改进的闪速文件系统
US8898370B2 (en) Data storage method for flash memory, and flash memory controller and flash memory storage system using the same
US6327639B1 (en) Method and apparatus for storing location identification information within non-volatile memory devices
US5953737A (en) Method and apparatus for performing erase operations transparent to a solid state storage system
US8230160B2 (en) Flash memory storage system and flash memory controller and data processing method thereof
US8205063B2 (en) Dynamic mapping of logical ranges to write blocks
US20110055458A1 (en) Page based management of flash storage
US20110022779A1 (en) Skip Operations for Solid State Disks
US9037814B2 (en) Flash memory management method and flash memory controller and storage system using the same
KR100608602B1 (ko) 플래시 메모리, 이를 위한 사상 제어 장치 및 방법
JPH11126488A (ja) フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置
WO2006009322A2 (en) Memory card, nonvolatile semiconductor memory, and method of controlling semiconductor memory
CN108733577A (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
KR100757128B1 (ko) 플래시 메모리를 이용한 메모리 카드 및 그 제어 방법
US7979606B2 (en) Method for storing data
CN115185468A (zh) 存储器管理方法、存储器控制器及存储器存储装置
KR20200008713A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
TWI814590B (zh) 資料處理方法及對應之資料儲存裝置
CN118506847B (zh) 存储器存储装置的检测方法及非瞬时计算机可读取记录媒体
CN109407963A (zh) 一种实现存储管理的方法及装置
CN114780016A (zh) 一种数据处理方法、控制器和系统
TW202338615A (zh) 記憶體系統及控制方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication