JPH09507354A - 統合マルチ・ファブリック・デジタル・クロスコネクトのタイミング・アーキテクチャ - Google Patents

Abstract

(57)【要約】 統合されたブロードバンド，広帯域および狭帯域サブシステム（１４−１８）のためのタイミング・アーキテクチャとして，第１の周波数を持つブロードバンド・タイム・ベース（１００）と，第２の周波数を持つ広帯域タイム・ベース（１０２）と，第３の周波数を持つ狭帯域タイム・ベース（１０４）を採用する。統合サブシステム（１４−１８）が同一の場所に設定されていない場合には，ブロードバンド，広帯域，狭帯域のタイム・ベース（１００−１０４）は相互に独立している。周波数調整は，ブロードバンドおよび広帯域タイム・ベース（１００，１０２）間の，および広帯域および狭帯域タイム・ベース（１０２，１０４）間のインタフェースにおいて行われる。位相アラインメント回路および方法は，信号の位相を調整するために，タイム・ベース（１００−１０４）内での信号多重化および冗長装置スイッチングが行われるどの位置においても用いられる。

Description

【発明の詳細な説明】 発明の名称 統合マルチ・ファブリック・デジタル・ クロスコネクトのタイミング・アーキ テクチャ 技術分野 本発明は，一般的には電気通信システムの分野に関するものであり，さらに詳 しくは，統合マルチ・ファブリック・デジタル・クロスコネクトのタイミング・ アーキテクチャに関するものである。 背景技術 デジタル・クロスコネクト・システムは，電気通信の伝送網の必要ネ可欠な部 分であり，交換キャリア，長距離キャリア，競合バイパス・キャリアを含むあら ゆるサービス・プロバイダにより，ますます利用されている。既存のデジタル・ クロスコネクト・システムのアーキテクチャは，一般的に，クロスコネクトが全 て単一のスイッチング・ノードまたはファブリックを通じて行われるというシン グル・コア・アプローチに基づいている。現在の伝送網で使用される階層化信号 構造を取り扱う場合には，このような単一のスイッチング・ノードを連続して接 続させていた。 新しいデータ，音声およびイメージ・アプリケーションが，ネットワーク・ト ラフィックの性質を根本的に変えているので，ネットワーク・アーキテクチャは ，これらの変化に対応できるよう進化を求められている。ネットワーク・トラヒ ックは，これまで主流であった音声データに代わって，ますます，超高速度のデ ータ転送を必 要とするようになるであろう。ユーザ・アプリケーションや，フレーム・リレー ，交換方式マルチメガビット・データ・サービス，非同期転送モード（ＡＴＭ） を含む新しいネットワークの技術により，伝送網は同期光ネットワーク，すなわ ち，ＳＯＮＥＴへと向っている。ＳＯＮＥＴは新しい伝送媒体であり，中央局交 換機間での中距離接続が可能なように設計されている。ＳＯＮＥＴは，操作およ び保守手順のためだけでなく，多重化トラフィックのための光信号および同期フ レーム構造について規定する。 ＳＯＮＥＴは，ネットワークの複雑さを多次元的に増加させる。同期ペイロー ド・エンベロープ（ＳＰＥ）のような，新たなブロードバンド（broad band）お よび広帯域（wideband）の構造に埋め込まれる信号形式には幅広い多様性がある 。ＤＳ１信号は，北米向けの１次群伝送レートをサポートする。ＤＳ１フレーム は，２４のＤＳ０（６４Ｋｂｓ）の音声もしくはデータチャネルの伝搬が可能で ある。いくつかの方法により，ＤＳ１信号を，この新しいＳＯＮＥＴのＳＴＳ− １の同期ペイロード・エンベロープ（ＳＰＥ）へマッピングすることができる。 １）ＤＳ１信号は，Ｍ１／３マルチプレクサを介してＤＳ３フレームへ多重化 され，このＤＳ３信号は非同期にＳＴＳ−１のＳＰＥへマッピングされる。 ２）ＤＳ１信号は，同期もしくは非同期に，フロート状態のＶＴ１．５ペイロ ードへマップされ，このＶＴ１．５信号はＳＴＳ−１のＳＰＥへ多重化される。 ３）ＤＳ１信号は，固定されたＶＴ１．５ペイロードへマップされ，この固定 されたＶＴ１．５信号は，ＳＴＳ−１のＳＰＥへ多重 化される。 しかし，これらの方法では，３つの非互換な広帯域構造を生成することになり ，エンド・ツー・エンドの信号の完全性を保証するためには，これらの構造は， それぞれ別個に準備し，多重化し，スイッチングしなければならない。このこと から，ネットワークにおいて，もはやトラヒックが透過的に配信され得ないとい うことは明白な事実である。ユーザ間のトラフィック伝搬を無傷で行うには，ネ ットワークが，異なるペイロードを認識する必要があるため，デジタル・クロス コネクト・システムは，これら３つの異なる形式を等しく完全に取り扱うことが できなければならない。 したがって，デジタル・クロスコネクト・システムは，セルベース・トラフィ ックと同様に経路設定や回線操作を行うために，狭帯域，広帯域およびブロード バンドのサブシステムを統合するという点で利点を有すると認識されている。こ のような課題を成し遂げるために，それぞれ別個のタイミング参照信号を採用し ている分散したハードウェアのアーキテクチャに対応し，さらに，あるタイミン グ・インタフェースにおいてデータ信号の周波数調整および位相アラインメント を行い得るユニーク・タイミングのアーキテクチャが実現化されている。 発明の開示 本発明によれば，統合マルチ・ファブリック・クロスコネクト・システムのた めのタイミング・アーキテクチャおよび方法が提供される。 本発明の１つの特徴として，ブロードバンド，広帯域および狭帯域のサブシス テムを統合するためのタイミング・アーキテクチャは， 第１の周波数を持つブロードバンドのタイム・ベースと，第２の周波数を持つ広 帯域のタイム・ベースと，第３の周波数を持つ狭帯域のタイム・ベースとを採用 する。統合ファブリック装置が，同一場所に設置されていない場合には，ブロー ドバンド，広帯域および狭帯域の各タイム・ベースは相互に独立であるが，長距 離光リンクにより結合されている。周波数調整は，ブロードバンドと広帯域のタ イム・ベース間とのインタフェースにおいて，また，広帯域と狭帯域間とのイン タフェースにおいて行われる。位相アラインメントの回路構成および方法は，そ れぞれのタイム・ベースの範囲内で信号の多重化および冗長要素のスイッチング が行われた場合に信号の位相を調整するために使用される。 ブロードバンド，広帯域および狭帯域のタイム・ベース間の境界は，タイム・ ベース間の周波数が調整された場合に，回路の複雑性およびＳＯＮＥＴのポイン タ処理を最小化するように選択される。選択されたポインタでの位相アラインメ ントは，バッファリングおよびサーボ制御を利用して行われる。サーボ制御の手 法は，位相アラインメントを行うのに必要とされるバッファリングの深さを大幅 に削減する。 本発明の別の特徴として，統合されたブロードバンド，広帯域および狭帯域の サブシステムのタイミングの方法は，第１の周波数によりブロードバンド・サブ システムを，第２の周波数により広帯域サブシステムを，第３の周波数により狭 帯域を操作する処理過程からなる。したがって，これら３つの周波数は，それぞ れ独立した３つのタイム・ベースを持ち，タイム・ベース間で調整が容易になる ように選択された境界を伴う。また，信号の多重化および冗長要素 スイッチングをうまく行うことができるように，タイム・ベース内での位相アラ インメントが実行される。 図面の簡単な説明 本発明をより完全に理解するための参照として，関連する記載を次の図面に掲 げている。 第１図は，統合マルチ・ファブリック・デジタル・クロスコネクト・システム のハードウェア・アーキテクチャの構成の高次元（抽象化した）ブロック図であ る。 第２図は，同期化およびタイミング配送を示す簡略化ブロック図である。 第３図は，タイミング区域の概念を説明する簡略化ブロック図である。 第４図は，個別のタイム・ベースおよび位相アラインメントが発生するタイム ・ベース間のインタフェースを示すブロック図である。 第５図は，実施例のデータの流れを示す簡略化ブロック図である。 第６図は，位相アラインメント・バッファおよびその環境を示す簡略化ブロッ ク図である。 第７図は，ブロードバンドおよび広帯域間のインタフェースのタイミングを示 す簡略化ブロック図である。 第８図は，広帯域および低速ユニットのタイミングを示す簡略化ブロック図で ある。 第９図は，実施例におけるサーボ制御機構の構成例を示す簡略化ブロック図で ある。 発明の詳細な説明 本発明のより好ましい実施例およびその利点を完全に理解するた め，参照する第１図〜第７図の図面の各記載において，同様の構成部分もしくは 対応する構成部分には，同一の数字が付されている。 １．ハードウェア・アーキテクチャ 第１図により，統合マルチ・ファブリック・デジタル・クロスコネクト・シス テム１０の高次元の（抽象化した）ハードウェア・アーキテクチャのブロック図 を示す。統合マルチ・ファブリック・デジタル・クロスコネクト・システム１０ は，警告処理，障害対策処理，クラフト・アクセス，タイミングと通信の制御お よびシステム１０の管理に類する機能を提供する管理制御サブシステム１２を持 つ。管理制御サブシステム１２は，クロスコネクトマトリクス２０−２４が相互 に近接して設置されていない場合には，クロスコネクトマトリクス２０−２４用 にそれぞれ独立したタイミング・サブシステムを持つ。同一場所に設置されてい ない場合，ブロードバンド・サブシステム１４，広帯域サブシステム１６，狭帯 域サブシステム１８のそれぞれに対して独立したタイム・ベースが送出される。 管理制御サブシステム１２は，制御ユニット２６，同期化ユニット２７，通信 ユニット２８の３つのユニットからなるタイミング／通信コントローラ２５を備 える。クロスコネクト・サブシステム１４−１８が同一場所に設置されている場 合，例えば，サブシステムが相互に近接して設置されているような小規模なシス テムの場合には，共通のタイミング／通信コントローラ２５が使用される。サブ システム１４−１８が同一場所に設置されていない場合には，各サブシステム１ ４−１８へそれぞれ独立したタイミング参照信号を送出する個別のタイミング／ 通信コントローラ２５が使用される。こ のようなタイミング・スキーマにより，１つの統合システム１０内で３つのタイ ム・ベースが使用されるというユニーク・タイミングのアーキテクチャが生成さ れる。このために，システム内のタイム・ベース境界および他のポイントで周波 数調整と位相アラインメントとが用意される。 管理制御サブシステム１２は，標準的な通信インタフェースもしくは長距離用 光リンクを介してブロードバンド，広帯域および狭帯域の各サブシステム１４− １８に結合されている。統合システム１０内の光リンクは，統合オフィス・リン クと称され，本明細書においては以降ＩＯＬとする。 ブロードバンド，広帯域および狭帯域の各サブシステム１４−１８は，それぞ れ，各レベルでの信号のクロスコネクトのための別個のマトリクス２０−２４を 持つ。ブロードバンド・マトリクス２０は，好ましくはＳＴＳ−１レートにおい て信号をスイッチングする非ブロッキングの３ステージ・スペース構造である。 広帯域マトリクス２２も，ＶＴ１．５もしくはＶＴ２レートで信号をスイッチン グする非ブロッキングの３ステージ・スペース構造である。さらに，両マトリク ス２０，２２は，それぞれ別個に，ＳＴＳ−３ＣおよびＶＴ３のレートでより高 いレートの信号をスイッチングするための多重マトリクス・チャネルを使っても よい。 狭帯域マトリクス２４は，ＤＳ０を含むより低いレートにおいて信号をクロス コネクトするための，冗長な非ブロッキングのデュアルタイム・スロットの交換 マトリクス・プレーンを持つ。北米ならびに欧州の双方のレートおよび形式がサ ポートされている。システム１０は，ＤＳ１ならびにＤＳ３レートでの非同期終 端処理および ＳＴＳ−１ならびにＯＣ−３，ＯＣ−１２を含むＯＣ−Ｎレートでの同期のＳＯ ＮＥＴ終端処理をサポートしている。 ブロードバンド・マトリクス２０は，また，光統合オフィス・リンク（ＩＯＬ ）３４，３６により，関連する高速光ユニット・シェルフ（ＨＳＯ）３０および 高速電気ユニット・シェルフ（ＨＳＥ）３２のそれぞれに結合している。ＩＯＬ で転送される信号は，内部障害検出，通信チャネル，スーパーフレーム指示信号 ，およびネットワーク終端に関する情報のために使用される適正信号の伝搬のた め，オーバーヘッド・フィールドをいくらか修正して使用する標準ＯＣ−１２の フレーム形式によるのが好ましい。各ＩＯＬは，１２のＳＴＳ−１に類する（Ｓ ＴＳ−１Ｐ）信号およびいくつかの非標準のオーバーヘッド信号を伝搬する。Ｓ ＴＳ−１Ｐフレームは，適正な方法で使用される一定のセクションおよびライン ・オーバーヘッド・フィールドを持つ標準ＳＴＳ−１の信号と同一の定格周波数 およびフレーム構造を持つ。各ＩＯＬは統合システム１０において定義され，総 延長距離２キロメートルまで対応できる。ＩＯＬの長距離特性は，物理的な配置 場所で柔軟性を発揮して，多様なフロアプランを実現し，設置および呼び出しの コストを最小にする。 図示するように，ＯＣ−３，ＯＣ−１２信号を含むＯＣ−Ｎ信号は，ＩＯＬ３ ４を経由してブロードバンド・マトリクス２０へ結合する高速光ユニット３０に おいて回線終端される。全てが電気的なＳＴＳ−１およびＤＳ３の回線終端は， 高速電気ユニット３２において行われる。ネットワーク信号は，ブロードバンド ・マトリクス２０を介してＳＴＳ−１レートでクロスコネクトされる。ＯＣ−Ｎ もしくは電気的ＳＴＳ−１信号によるＳＴＳ−１の同期ペイロード ・エンベロープ（ＳＰＥ）は，ブロードバンド・タイム・ベースで固定されたＳ ＴＳ−１Ｐのフレームにクロスコネクトされる。ＤＳ３のクロスコネクトは，Ｓ ＯＮＥＴ基準に合致するようにＤＳ３信号をＳＴＳ−１のＳＰＥ信号へ非同期に マッピングすることによりに行われる。さらに，ＳＴＳ−１のＳＰＥは，ＳＴＳ −１Ｐフレームへマッピングされる。 ブロードバンド・マトリクス２０は，さらに，光リンク（ＩＯＬ）４０を経由 して広帯域サブシステム１６に結合されている。広帯域サブシステム１６は，別 の光リンク（ＩＯＬ）４２を経由し狭帯域サブシステム１８へ結合されている。 前述したように，光リンク（ＩＯＬ）３４，３６，４０，４２は総延長２キロメ ートルまで許容され，１２のＳＴＳ−１Ｐペイロードおよび保守，制御，障害検 出に用いられる他のオーバーヘッド信号の伝搬に適している。光リンク（ＩＯＬ ）３４，３６，４０，４２上の双方向のトラフィックは，標準ＯＣ−１２フレー ム形式である。 ブロードバンド・マトリクス２０は，インタフェース・ユニットすなわち従属 信号プロセッサ（ＴＳＰ）５０を通じて広帯域マトリクス２２に結合している。 従属信号プロセッサ５２も，広帯域マトリクス２２と狭帯域サブシステム１８と の間の，および広帯域マトリクス２２と低速ユニット（ＬＳ）５４との間のイン タフェースとして動作する。従属信号プロセッサ５０−５４は，統合マルチ・フ ァブリック・デジタル・クロスコネクト・システム１０のタイミング・アーキテ クチャに関して重要な役割を果たすが，詳細については後述する。 広帯域サブシステム１６は，ＤＳ１および欧州２０４８ＫＨｚも しくはＥ１信号を含む回線終端をサポートする。ＤＳ３やＳＴＳ−１を含む，よ り高速なレートのネットワーク信号は，ブロードバンド・サブシステム１４を通 じて広帯域サブシステム１６へアクセスすることになる。ＤＳ１の終端はリモー トおよび／またはローカルの低速ユニット・サブシステム５４，５６において実 行される。そして，リモートの低速ユニット５４は，ＩＯＬ５８を経由して別の 従属信号プロセッサ６０を介して広帯域マトリクスに結合されている。広帯域の 信号は，ＶＴ２信号の伝搬が可能な非標準ペイロード・エンベロープを収容する 修正された同期チャネルにクロスコネクトされる。 ＤＳ１，Ｅ１およびＶＴ信号のような非同期信号は，内部的な非標準転送およ びクロスコネクトのための広帯域の修正チャネル内にマッピングされる。Ｅ１， ＤＳ１ＣならびにＤＳ２のゲートウェイおよび非同期クロスコネクトは，標準Ｓ ＯＮＥＴマッピング規定を用いて信号を，それぞれＶＴ２，ＶＴ３およびＶＴ６ のペイロード・エンベロープへマッピングすることにより実現される。マトリク ス転送形式（ＭＴＦ）信号は２８チャネルを収容し，各チャネルは一つのＶＴ２ ペイロードを伝搬することができる。第１図に示すように，広帯域マトリクス２ ２，従属信号プロセッサ５０，５２，６０，低速ユニット５６，変換ユニット４ ９の間の信号トラフィックは，全てマトリクス転送形式である。マトリクス転送 形式に関するより詳細な説明については，参照として本明細書にも組み込んでい るが，同時出願の出願書類「統合マルチ・レート・クロスコネクト・システム」 （アトニー・ドケット番号３６５６０−７７３）を参照されたい。 狭帯域マトリクス２４は，狭帯域インタフェース・ユニット６２を介して広帯 域サブシステム１６へ結合されている。狭帯域マトリクス２４に結合されたクロ スコネクト・インタフェース・ユニット６４は，ＤＳ１およびＤＳ３の帯域幅を 持つレートでの信号の電気的終端となる。狭帯域サブシステム１８は，通常，広 帯域サブシステム１６を介してネットワーク・トラフィックへアクセスするよう に構成されている。ＤＳ０を含むより低速度の信号は，狭帯域マトリクス２４に よりクロスコネクトされる。統合マルチ・ファブリック・デジタル・クロスコネ クト・システムのハードウェアの構成に関するより詳しい説明については，同時 出願の出願書類「統合マルチ・レート・クロスコネクト・システム」（アトニー ・ドケット番号３６５６０−７７３）を参照されたい。 ２．タイミング・アーキテクチャ 第２図により，統合マルチ・ファブリック・デジタル・クロスコネクト・シス テム１０のタイミング分配スキーマ８０を示す。 前述したように，ブロードバンド，広帯域および狭帯域の各サブシステムが同 一場所に設置されていない場合には，独立した個別のタイミング・サブシステム ８２−８６がタイミング／通信コントローラ２５（第１図）内に設けられる。各 タイミング・サブシステム８２−８６は，独立した階層レベル・クロックを持つ 。階層レベル・クロックは，階層３Ｅすなわち階層３の電圧制御発振器（図示し ない）でよく，あるいはそれ以上のものでもよい。階層レベル電圧制御発振器は ，外部ソースに固定されているか，または，外部基準の既知周波数値の継続を正 確に保持できる既存の蓄電技術を利用す るものでよい（ホールドオーバー操作モード）。一般的に，外部基準では，ＤＳ １，ＯＣ−Ｎ，６４／８Ｋｂ／ｓ複合クロック，２．０４８ＭＨｚのＬｏｒａｎ およびＥ１信号タイプを含めて，主要な基準ソースへのトレース・バックが可能 である。 ブロードバンド，広帯域，狭帯域の各タイミング・サブシステム８２−８６は ，それぞれのサブシステムへ配信されたオフィスのタイミング参照信号８８の組 から選択された一つの信号へ固定される。２組のタイミング参照信号８８が，障 害時に，信号間で相互にスイッチング可能な冗長性と許容性とを備えるために供 給される。オフィス・タイミング参照信号８８は，１対のオフィス・タイミング 供給源（ＢＩＴＳ）によって供給されてもよい。代わりに，オフィス・タイミン グ参照信号８８は，ネットワークから受信した信号から導出してもよい。例えば ，低速ユニット５４においてＤＳ１スパン９２から生成された選択ＤＳ１信号９ ０，または，高速ユニット・シェルフ３０，３２において受信した光信号９６か ら生成されたＤＳ１もしくはＥ１信号９４，すなわち，前述したＯＣ−３もしく はＯＣ−１２信号である。 通常，ブロードバンド，広帯域，狭帯域の全てのサブシステム１４−１８は， 同一源からトレースできる周波数で，相互に同期して動作する。しかし，１もし くは複数のサブシステムがホールドオーバー・モードで稼動している最中である か，もしくは，あるタイミングを変則的に検出したときには，サブシステム間で の周波数調整が必要となる。 各ファブリック・タイミング・サブシステム８２−８６は，選択されたオフィ ス・タイミング参照信号８８に基づくタイミング信号 を生成し，それに関連するファブリックのマトリクスへ配信する。導出されたタ イミング信号は，さらに検査され，マトリクス２０−２４を通じて，各サブシス テム１４−１８のさらに各サブシステムへと階層的に配信される。 第３図により，統合マルチ・ファブリック・デジタル・クロスコネクト・シス テム１０の相互に独立したブロードバンド，広帯域，狭帯域のタイム・ベース１ ００−１０４の概念を示す。ブロードバンド，広帯域，狭帯域のサブシステム１ ４−１８は，独立したタイミング・サブシステム８２−８６で動作するので，各 ファブリックに関連するタイム・ベース１００−１０４間の境界において周波数 調整が必要となる。ここで，タイム・ベース１００−１０４は，物理的な実体で はなく，単に，異なるタイミング・サブシステム８２−８６のもとで動作するシ ステムの各構成要素を取り巻く境界を例示するためのものである。前述したよう に，タイミング情報および信号は，ブロードバンド・マトリクス２０および広帯 域マトリクス２２から，それぞれのタイム・ベースのエンド・ポイントまで階層 的に配信される。 図示するように，ブロードバンド・タイム・ベース１００は，高速ユニット３ ０，３２，ブロードバンド・マトリクス２０，光リンク３４，３６，４０からな る。ブロードバンド・タイム・ベース１００と広帯域タイム・ベース１０２との 間の周波数調整は，広帯域サブシステム１６に設けられた従属信号プロセッサ５ ０において実行される。 広帯域タイム・ベース１０２は，従属信号プロセッサ５２，６０，低速ユニッ ト５４，光リンク５８，４２からなる。広帯域タイム・ ベース１０２と狭帯域タイム・ベース１０４との間の周波数調整は，狭帯域イン タフェース・サブシステム６２で実行される。あるタイム・ベースから隣接タイ ム・ベースへ横断する場合，タイム・ベースの境界，すなわち，周波数調整の設 定位置は，回路の複雑性およびＳＯＮＥＴポインタの移動を最小限にするよう選 択される。例えば，インバウンド方向において，ＳＴＳ−１のＳＰＥへマッピン グされたＤＳ３に対するブロードバンド・タイム・ベース１００と広帯域タイム ・ベース１０２との境界は，ＳＴＳ−１の経路の終端されたところとなる。この 位置が境界として選択されることにより，タイミング調整のために，さらにポイ ンタを移動することが回避される。データの流れおよび周波数調整のより詳細な 説明については後述する。 第４図により，タイム・ベース１００−１０４および位相アラインメントが実 行される統合システム１０内の様々なポイントを簡略化したブロック図を示す。 統合システム１０の冗長性は，ＡおよびＢと名付けた冗長要素により示される。 すなわち，各サブシステム１４−１８の説明のために第４図に示すシステムの要 素を説明する。ブロードバンド・サブンステム１４において，マトリクス２０の コピーＡは，接続および信号の分離のため，ＩＯＬ−ＭＵＸ１２０のコピーＡに 結合され，さらにＩＯＬ３４（もしくはＩＯＬ３６）により高速ユニット・シェ ルフ（ＨＳ）１２２のＩＯＬ−ＭＵＸ１２４のコピーＡへ結合されている。高速 ユニット・シェルフ１２２は，高速光ユニット３０もしくは高速電気ユニット３ ２のいずれか一方，または，その両方を備えてもよい。 同様に，マトリクス２０のコピーＢは，ＩＯＬ３４’（もしくは ＩＯＬ３６’）経由しＩＯＬ−ＭＵＸ１２０のコピーＢを介して，高速ユニット ・シェルフ（ＨＳ）１２２のＩＯＬ−ＭＵＸ１２４のコピーＢへ結合されている 。マトリクス２４のコピーＡ，Ｂも，広帯域サブシステム１６におけるＩＯＬ− ＭＵＸ１３０のコピーＡ，ＢへのＩＯＬ接続のために，ＩＯＬ−ＭＵＸ１２６の コピーＡ，Ｂへ結合されている。 広帯域サブシステム１６のＩＯＬ−ＭＵＸ１３０のコピーＡ，Ｂは，各ＩＯＬ で伝搬される１２のＳＴＳ−１Ｐ信号を分離して，従属信号プロセッサ５０の１ ２個のコピーへ送出する。図示するように，別の予備の従属信号プロセッサ（Ｓ Ｐ）が冗長およびバックアップ用に備えられている。従属信号プロセッサ５０は ，３ステージの広帯域マトリクス２２の開始・終了ステージ１３６のコピーＡ， Ｂに結合される。同様に，マトリクス２２はセンタステージ１３８のコピーＡ， Ｂを持ち，センタステージ１３８のコピーＡ，Ｂは，結果的に，開始・終了ステ ージ１４０，１５０の対応するコピーＡ，Ｂにも結合している。 開始・終了ステージ１４０のコピーは，従属信号プロセッサ６０およびＩＯＬ −ＭＵＸ１４２のコピーＡ，Ｂに結合されている。このコピーは，ＩＯＬ５８， ５８’を経由して低速ユニット・ンェルフ１４４に対する接続および信号多重化 を行う。第４図に示す構成において，低速ユニット・シェルフは，遠隔装置とし て配置され，ＩＯＬおよびＩＯＬ−ＭＵＸ１４２，１４６を使用する必要がある 。ＩＯＬ−ＭＵＸ１４６へ結合されたコピーは，ＳＴＳ−１のＭＵＸ１４８のコ ピーであり，これらは，さらに低速ユニット５４へ結合されている。 広帯域の開始・終了ステージ１５０のコピーは，従属信号プロセッサ５２，Ｉ ＯＬ−ＭＵＸ１５２のコピー，ＩＯＬ４２，４２’，ＩＯＬ−ＭＵＸ１５６のコ ピーを経由して狭帯域サブシステム１８へ結合されている。狭帯域サブシステム は，さらにＩＯＬ−ＭＵＸ１５６の各コピーへ結合されているＳＴＳ−１のＭＵ Ｘ１５８のコピーと，狭帯域サブシステム１８と広帯域サブシステム１６とのイ ンタフェースとして機能する狭帯域ユニット・コントローラ（ＵＣ）１６０の各 コピーとを持つ。 広帯域サブシステム１６がブロードバンド・サブシステム１４へ接続される場 合には，関連するＩＯＬ４０，４０’は，ブロードバンド・タイム・ベース１０ ０の部分となる。広帯域の従属信号プロセッサ５０からＩＯＬ−ＭＵＸ１３０へ 転送される信号は，ブロードバンド・サブシステム１４から受信したＩＯＬ信号 に対しループしてタイミングが合わせられる。そのため，ＩＯＬ−ＭＵＸ１３０ のタイム・スキーマは，ＩＯＬ４０，４０’を経てブロードバンド・マトリクス ２０から受信したデータから導出される。ブロードバンド・マトリクス２０から 転送されたＩＯＬ信号のフレーム位相は，後述するサーボ制御機構を用いて受信 したＩＯＬ信号の位相からのオフセットである。 各タイム・ベース１００−１０４の範囲内では，全ての信号は，共通の周波数 を持つが，必ずしも位相が揃っているとは限らない。位相スキューは，主にケー ブル長のばらつきからくる伝達遅延の相違により発生する。対応する信号の位相 アラインメントは，信号の多重化が実行される位置で必要となる。さらに，プレ ーン・スイッチングの冗長装置が許容されるところでは，パラレルな冗長データ の位相アラインメントが，無エラー・スイッチングを保証するために要求される 。無エラー・スイッチング処理として，性能低下の検知，およびカレントのアク ティブ・プレーンの選択の取り止めと別のプレーンの同時選択の処理を含んでも よい。 ＳＯＮＥＴ信号がタイム・ベース境界を横断する場合に，既に従来技術として 知られているＳＯＮＥＴのポインタ処理の回路構成および手法が，データがタイ ム・ベースの境界を移動するときに，ある周波数からその周波数へ変化させるた めに，統合システム１０において内部的に使用される。ポインタ処理は，実際の コンテナの内容とは無関係にＳＴＳ−１Ｐのコンテナの範囲内で，柔軟で動的な ペイロードの配列を許す方法を用いる。一般的に，ペイロードの開始は，ポイン タによって参照されるが，ペイロード自体は，コンテナ内でフロート状態であっ てもよい。フレーム・レート間に周波数のオフセットがあるときは，ポインタ値 は，正または負のスタッフ・バイトもしくはビットに一致させるように，必要に 応じてインクリメントまたはデクリメントされる。このようにして，タイム・ベ ース間の周波数調整が実行される。ポインタ処理の回路構成および手法について のより詳細な説明については，米国規格（ＡＮＳ）Ｔ１．１０５，第９章「ペイ ロード・ポインタ」：ＣＣＩＴＴ勧告Ｇ．７０９，第３章「ポインタ」；ベルコ ア社（Ｂｅｌｌｃｏｒｅ）書類ＴＲ−ＮＷＴ−０００２５３，第３．５章「ペイ ロード・ポインタ」を参照されたい。これらの内容は，参照として本明細書に組 み込まれる。 周波数調整の他に位相アラインメントが，統合マルチ・ファブリック・デジタ ル・クロスコネクト・システム１０の多くのポイント で実行されなければならない。あるタイム・ベース内の位相スキューは，主に， 冗長システム間の様々な伝達遅延により引き起こされる。例えば，従属信号プロ セッサ６０と低速ユニット・シェルフ１４４との間でデータ，オーバーヘッド， タイミング情報を伝送するＩＯＬ５８，５８’は長さが異なることがあることか ら，これらＩＯＬから受信した情報の位相は，位相同期していない。統合システ ム１０の典型的な設置例として，コピーＡおよびＢのパラレル情報を伝搬するＩ ＯＬの長さの相違は，１００メートル前後にも達することもある。位相のミスア ラインメントが発生する第２の要因としては，マトリクス自体で発生する位相ス キューがある。統合システム１０のような完全冗長システムにおいては，位相ア ラインメントは，処理監視やその他の規定された実行処理の結果にもとづくコピ ーＡおよびコピーＢの間での無エラー・スイッチングを保証するために必要とさ れる。さらに，信号多重化が実行されるところでは，位相アラインメントは，適 正な操作のためにも必要である。 特に，位相アラインメントは，ＳＴＳ−１Ｐ信号の多重化が実行される全ての ＩＯＬ−ＭＵＸ１２０，１２４，１３０，１４２，１４６，１５２，１５６にお いて必要である。加えて，従属信号プロセッサ・ユニット５０，５２，６０およ びＳＴＳ−１のＭＵＸ１４８，１５８において従属信号（ＶＴ）の多重化が実行 されることから，位相アラインメントは，適正な信号多重化を保証するためにこ れらの位置でも必要とされる。 冗長装置の選択すなわちプレーン・スワッピングは，高速ユニット３０，３２ および低速ユニット５４の両方で実行される。冗長装置スイッチングは，さらに ，従属信号プロセッサ５０とＩＯＬ−Ｍ ＵＸ１３０との間で，従属信号プロセッサ６０とＩＯＬ−ＭＵＸ１４２との間で ，従属信号プロセッサ５２とＩＯＬ−ＭＵＸ１５２との間で，従属信号プロセッ サ５０，６０と開始・終了マトリクス・ステージ１３６，１４０，１５０との間 でも行われる。したがって，これらの場所においても，適正な冗長装置スイッチ ングを保証するために位相アラインメントが必要とされる。 ３．データおよびタイミング動作−ブロードバンド・サブシステム 容易に理解できるように，位相アラインメントの手法の説明に先立ち，統合シ ステム１０のデータの流れおよびタイミング・スキーマをより詳しく説明する。 ブロードバンド・ファブリック１４において，ブロードバンド・タイミング・ サブシステム８２から受信した参照タイミングおよび対応するフレーム信号８８ （第２図）は，位相アラインメントがされ，検査され，その後にアクティブなタ イミング参照信号として一つのセットが選択される。参照タイミング信号は，６ ．４８ＭＨｚで流れている。そして，選択された参照タイミング信号は，階層的 に，マトリクス２０へ，続いて，そのサブシステムへと配信される。選択タイミ ング参照信号はマトリクス２０へ伝送され，５１．８４ＭＨｚクロックを生成す るために，例えば，マトリクス２０を通じての信号の転送のために，およびマト リクス２０に対応するアウトバウンドＩＯＬ−ＭＵＸのタイミングために，内部 発振器（図示しない）の参照用に使用される。また，ＩＯＬ−ＭＵＸ１２０，１ ２６に対応する発振器（図示しない）は，例えば選択されたアクティ ブ参照タイミング信号から，６２２ＭＨｚで流れるクロック信号を生成する。 動作中に，ＳＯＮＥＴのＯＣ−Ｎ信号，例えばＯＣ−３，ＯＣ−１２は，ブロ ードバンド・サブシステム１４の高速光ユニット３０で終端される。前述のベル コア社の書類ＴＲ２５３により定義されるＯＣ−Ｎ信号用の全てのセクションお よびライン・オーバーヘッド・フィールドに対するアクセスは，高速光ユニット ３０で行われる。第４図に示すように，インバウンドＳＴＳ−１のＳＰＥ信号は ，ポインタ処理により，ブロードバンド・タイム・ベース１００へ固定されたＳ ＴＳ−１Ｐ信号にマッピングされている。インバウンド信号は，グルーマ（図示 しない）の冗長コピーへと伝送され，そこで，ＩＯＬ−ＭＵＸ１２４への転送の 下準備がされる。位相アラインメント・バッファは，後に詳述するが，ＩＯＬ− ＭＵＸ１２４に設けられ，受信したＳＴＳ−１Ｐ信号を，インバウンドＩＯＬ− ＭＵＸタイミング・スキーマへアラインメントするのに使用される。というのは ，ＩＯＬ−ＭＵＸ１２４へ到達したＳＴＳ−１Ｐ信号が異なるユニットから発生 し，異なるＩＯＬに位相が合っていることがあるからである。さらに，位相アラ インメントのために，サーボ制御の手法も使用される。ケーブル長の相違から， ＩＯＬ−ＭＵＸのタイミング・スキーマは異なっていることがあり，このため， 位相アラインメントが必要となるからである。 アウトバウンドＳＴＳ−１Ｐ信号は，インタフェース・ユニット３０でＯＣ− Ｎ信号へ多重化され，オーバーヘッド情報は，適切なオーバーヘッド・フィール ドへ挿入される。アウトバウンド信号は，周波数が調整されるが，位相アライン メントは必ずしも行われない。 位相アラインメントは，同期多重化および冗長装置スイッチングを行なうために 必要であるので，位相アラインメント・バッファが高速光ユニット３０に備えら れる。 ＤＳ３および電気ＳＴＳ−１信号は，高速電気ユニット３２で終端される。Ｓ ＴＳ−１信号が終端されるとき，ＳＴＳ−１のＳＰＥ信号は，ポインタ処理を用 いて，ブロードバンド・タイム・ベース１００へ固定されたＳＴＳ−１Ｐ信号へ マッピングされる。一方，ＤＳ３信号は，ブロードバンド・タイミングを用いて ，ＤＳ３インタフェースで生成されるＳＴＳ−１ＰのＳＰＥ信号へ非同期にマッ ピングされる。得られたＳＴＳ−１Ｐ信号は，マトリクス・プレーン２０のコピ ーＡおよびＢの双方へのアクセスのために，ＩＯＬ−ＭＵＸ１２４の冗長コピー へ伝送される。ＳＴＳ−１Ｐ信号は，マトリクス２０への伝送のために多重化さ れてＩＯＬ３６，３６’へのせられる。アウトバウンド方向において，ＩＯＬ信 号は，ＩＯＬ−ＭＵＸ１２４でＳＴＳ−１Ｐ信号へ分離され，さらに高速電気ユ ニット３２へ伝送される。 高速電気ユニット３２は，両マトリクス・プレーン２０へアクセスし，いずれ か一方のＩＯＬのコピーから，アウトバウンドＳＴＳ−１Ｐ信号を独立に選択す ることができる。 ４．データおよびタイミング動作−広帯域サブシステム タイミング情報は，広帯域サブシステム１６において同様に配信される。広帯 域タイミング・サブシステム８４（第２図）で生成された冗長タイミング信号は ，直接，広帯域マトリクス２２のセンタステージ１３８へ送出される。冗長タイ ミング信号は検査され，１ つのセットがアクティブなタイミング参照として選択される。そして，マトリク スのセンタステージ１３８の各プレーンは，選択されたタイミング信号の１セッ トを，開始・終了ステージ１３６，１４０，１５０へ送出し，これら各ステージ でも，タイミング信号が検査され，アクティブなセットが選択される。選択され たタイミング信号は，従属信号プロセッサ５０，５２，６０およびＩＯＬ−ＭＵ Ｘ１４２，１５２へ送出される。再度，受信されたタイミング信号は検査され， そのうちの１つが選択される。選択された広帯域タイミング信号は，各機能のタ イミングを計るために使用され，従属信号プロセッサ５０，５２，６０へ接続さ れているＩＯＬ４２，４２’，５８，５８’がマスタ・タイミング・モードで使 用されている場合には，これらＩＯＬへの参照として使用される。また，ＩＯＬ −ＭＵＸ１５２，１４２は広帯域タイミングを使用してマスタ・タイミング・モ ードで動作する。ＩＯＬ４０，４０’は，ブロードバンド・タイミングを使用す る。ＩＯＬ−ＭＵＸ１３０は，ＩＯＬ４０から，ブロードバンドのＩＯＬ−ＭＵ Ｘ１２６により供給されたタイミングを抽出し，スレーブ・モードのＩＯＬのタ イミングで動作する。 従属信号プロセッサ５０，５２は，ブロードバンド・サブシステム１４および 狭帯域サブシステム１８との広帯域インタフェースを持つ。従属信号プロセッサ ６０は，低速ユニット・シェルフ５４とのインタフェースを持つ。従属信号プロ セッサ５２，６０が，狭帯域サブシステム１８とのインタフェースもしくは低速 ユニット・シェルフ５４とのインタフェースとして使用される場合には，従属信 号プロセッサ５２，６０は，関連するＩＯＬ信号用のタイミングを マスタ・タイミング・モードで送出する。ＩＯＬのタイミングが広帯域サブシス テム１４に対する接続に使用される場合には，ＩＯＬのタイミングは，ブロード バンドのタイミングにスレーブ・タイミング・モードで固定される。 マスタ・タイミング・モードにおいて，ＩＯＬ上のアウトバウンド信号もしく はＩＯＬ−１２の信号は，選択クロックおよび広帯域マトリクス２２から受信し たフレーム信号で参照される。ＩＯＬ−１２信号は，適正な方法で使用される一 定のセクションおよびライン・オーバーヘッド部分を持つＯＣ−１２信号に類似 する。選択クロック信号は，例えば，６２２ＭＨｚで動作する発振器への参照用 に使用される。選択フレーム信号は，アウトバウンドＩＯＬタイミング・スキー マのフレーム位相の初期化用に使用される。また，フレーム信号は，ＩＯＬ−Ｍ ＵＸ１５６もしくはＩＯＬ−ＭＵＸ１４４へ転送され，サーボ制御のための信号 参照用に使用される。インバウンドＩＯＬ−１２信号は，狭帯域サブシステム１ ８および／または低速ユニット５４において，アウトバウンド・タイミング・ス キーマまでループしてタイミングが合わせられる。インバウンド信号のフレーム 位相は，広帯域のサーボ制御により，インバウンド従属信号プロセッサのタイミ ング・スキーマへ揃えられる。同様の方法により，ＩＯＬ−ＭＵＸ１５２および ／またはＩＯＬ−ＭＵＸ１４２用タイミングが，広帯域タイム・ベースから導出 される。 スレーブ・タイミング・モードでの動作の場合，インバウンドＩＯＬ−１２信 号は，周波数およびフレーム位相の両方のためにブロードバンド・タイム・ベー ス１００へ固定される。ＩＯＬ−ＭＵＸ１３０用タイミングは，インバウンドＩ ＯＬ−１２の信号から導出 される。例えば６２２ＭＨｚクロックは，受信データから導出され，フレーム信 号は，ＩＯＬ−１２のフレーミングをもとに生成される。アウトバウンドＩＯＬ −１２信号は，インバウンド・タイム・ベースへループしてタイミングが合わせ られる。ＩＯＬ−１２のケーブル長の相違を補償するために，アウトバウンドフ レームは，ＩＯＬ−ＭＵＸ１３０により，インバウンド・フレームからオフセッ トされる。 信号要求処理の性質上，非同期および同期の従属プロセッサは有効である。非 同期の従属プロセッサ・ユニットは，ＤＳ３ペイロードを伝搬するＳＴＳ−１の ＳＰＥ信号を終端させるために，また同期従属プロセッサ・ユニットは，ＶＴペ イロードを伝搬するＳＴＳ−１のＳＰＥ信号を終端させるために備えられる。 ＩＯＬ−ＭＵＸ１３０で受信されたインバウンド・トラフィックは，ＳＴＳ− １Ｐバイトに分離され，従属信号プロセッサ５０の非同期従属プロセッサ・ユニ ットへ転送される。受信信号の組は，冗長プレーン・スイッチングが可能なよう に，アラインメント・バッファを通して従属信号プロセッサのＩＯＬタイミング ・スキーマのインバウンド・フレーム位相により揃えられる。プレーンの選択お よびスイッチングは，例えば，ラインＢＩＰ−８およびチャネルＩＤのような一 定の監視データ内の異常を検知することによって行なわれることもある。変化を 監視する別のものとして，警告指示信号，初期の警戒通知，フレーム切れ，フレ ーム誤りの監視がある。さらに，ＳＴＳ−１Ｐ信号は，ＳＴＳ−１のパスを終端 させ，また，ＤＳ３信号を抽出するために，ＩＯＬのタイミング・スキーマを用 いて処理される。これにより，横断する境界となるブロードバンド・ タイム・ベース１００用の終了ポイントと広帯域タイム・ベース１０２の開始ポ イントとがマークされる。ポインタの解釈，ＤＳ３の非同期化を用いたＳＴＳ− １のパスの終端およびＤＳ３信号の生成処理により，ブロードバンド・タイム・ ベース１００から広帯域タイム・ベース１０２へと自然に進んでいくことができ る。 抽出されたＤＳ３信号は，さらに処理されて，ＤＳ３のデータから受信したク ロック信号を用いて，ＤＳ１信号を抽出する。抽出されたＤＳ１信号は，非同期 化回路（図示しない）を介して平滑化され，インバウンド従属信号プロセッサの タイミング・スキーマを用いて広帯域マトリクス・ペイロード・エンベロープへ マッピングされる。このマトリクスのペイロード・エンベロープは，さらに，そ の従属信号プロセッサのタイミング・スキーマを用いて，マトリクス２２へ伝送 される。 アウトバウンドＳＴＳ−１Ｐのフレームは，非同期従属プロセッサ・ユニット の広帯域マトリクス２２からのＭＴＦデータ・ストリームをもとに生成される。 信号の監視にもとづいて，一つのマトリクス・データ・プレーンからのデータが 選択される。ＤＳ１信号は，従属信号プロセッサ・タイミング・スキーマによっ てタイミングが計られたマトリクス・ペイロード・エンベロープ・フレームから 抽出される。ＤＳ１信号は，非同期化回路（図示しない）によって生成されたク ロックを用いて転送される。ＤＳ３フレームは，４４ＭＨｚの発振器（図示しな い）にもとづいて生成される。ＳＴＳ−１Ｐフレームが生成され，ＤＳ３信号は ，ＩＯＬのタイミング・スキーマを用いて，ＳＴＳ−１のＳＰＥフレームへ非同 期にマッピングされる。このポイントが，ブロードバンド・タイム・ベース１０ ０ および広帯域のタイム・ベース１０２間のインタフェースとして選択され，アウ トバウンド信号は，継ぎ目のないタイム・ベースの遷移を得ることができ，さら に，ポインタ移動の追加が要求されることもない。ＳＴＳ−１Ｐフレームは，ア ウトバウンド従属信号プロセッサのＩＯＬタイミング・スキーマへ位相アライン メントされる。アウトバウンド信号は，ＩＯＬ−ＭＵＸ１３０の位相アラインメ ント・バッファを用いてＩＯＬ−ＭＵＸ１３０のアウトバウンド・フレーム・ス キーマへ位相アラインメントされる。位相アラインメントされた信号は，ＩＯＬ ４０，４０’によるブロードバンド・サブシステム１４への転送のために多重化 される。 ブロードバンド・サブシステム１４に接続された同期従属信号プロセッサ用の タイミングの配信は，前述した非同期のサブシステムのものと同様である。非同 期従属信号処理により，ＩＯＬから受信したＳＴＳ−１Ｐ信号は，装置スイッチ ングが起きてもいいように，ＩＯＬタイミングへ周波数がロックされている従属 ＩＯＬタイミング・スキーマへ合わされる。ＳＴＳ−１Ｐ信号は処理されて，Ｉ ＯＬタイミング・スキーマから導出されたタイミング信号を用いて伝送されるＳ ＰＥが抽出される。ＩＯＬタイミング・スキーマは，ＳＰＥの処理にも使用され ，ＳＴＳ−１のパスを終端させ，ＶＴペイロードを抽出する。ＶＴペイロードは ，ＩＯＬにもとづいたタイミング信号を用いて，ポインタ処理用のＶＴポインタ ・プロセッサ・バッファ（図示しない）に書き込まれる。実際このようにすると ，タイム・ベース境界は，ＶＴポインタ・プロセッサ・バッファのインバウンド 側が，インバウンド・トラフィック用のブロードバンド・タイム・ベース１００ の終了ポイントであって広帯域タイム・ベ ース１０２の開始ポイントであるところで選択される。ＶＴペイロードは，バッ ファから読み込まれ，従属信号プロセッサ・タイミング・スキーマにより生成さ れたＶＴフレームへマッピングされる。ＶＴフレームは，マトリクス・ペイロー ド・エンベロープ・フレームへマッピングされ，インバウンド従属信号プロセッ サのタイミングでマトリクス２２へ伝送される。 ＶＴからＶＴへのクロスコネクトでは，マトリクス・ペイロード・エンベロー プ信号は直接マトリクス２２へ伝送される。非同期でのＶＴマッピングにおいて ゲートウェイ機能が要求される場合は，マトリクス・ペイロード・エンベロープ によって伝搬されたＶＴ信号は終端され，後に非同期化される非同期信号が抽出 される。非同期信号は，非同期化回路（図示しない）により生成されたクロック を用いて伝送される。非同期信号は，マトリクス・ペイロード容量フレームＳＰ Ｅへマッピングされる。 アウトバウンド方向において，タイミング・スキーマは逆である。従属信号プ ロセッサ・タイミング・スキーマは，ＳＴＳポインタ処理によるＩＯＬタイミン グ・スキーマでＳＴＳ−１のＳＰＥがＳＴＰ−１Ｐフレームへマッピングされる まで使用される。ＶＴからＶＴへのクロスコネクトでは，ＶＴ信号は，マトリク ス２２から得たマトリクス・ペイロード・エンベロープ・フレームから抽出され ，ＳＴＳ−１のＳＰＥへ直接マッピングされる。ＶＴ信号およびＳＴＳ−１のＳ ＰＥの両方とも，従属信号プロセッサのタイミングに基づいていることから，Ｖ Ｔポインタ処理は必要ではない。 ５．データおよびタイミング動作−狭帯域サブシステム 第２図に示すように，狭帯域ファブリック１０８におけるタイミングは，狭帯 域タイミング・サブシステム８６から導出される。しかし，第３図および第４図 に示すように，狭帯域サブシステム１８を広帯域サブシステム１６へリンクする ＩＯＬスパン４２，４２’は，広帯域タイム・ベース１０２の一部である。広帯 域タイム・ベースと狭帯域タイム・ベースとのインタフェースは，狭帯域インタ フェースすなわちユニット・コントローラ（ＵＣ）のサブシステム１６０に設置 されている。ＩＯＬ−ＭＵＸ１５６用のタイミング・スキーマは，アウトバウン ドＩＯＬデータから導出される。インバウンドＩＯＬ−ＭＵＸのフレーム位相は ，サーボ制御の手法を用いてアウトバウンド・フレーム位相からオフセットされ る。 狭帯域サブシステム１８において，クロック信号は，ＩＯＬ−ＭＵＸ１５６か ら該当するＳＴＳ−１ＰのＭＵＸ１５８へ配信される。ＳＴＳ−１ＰのＭＵＸ１ ５８は，クロック信号のタイミング・スキーマを参照用に使用する。ＩＯＬ−Ｍ ＵＸのタイミング・スキーマは，インタフェース・ユニット１６０の広帯域側の ためのタイミング参照として使用される。広帯域インタフェース・ユニットのタ イミング・スキーマのインバウンドおよびアウトバウンド・フレーム位相は，Ｓ ＴＳ−１ＰのＭＵＸ１５８が生成したフレーム信号によって特定される。 狭帯域ＩＯＬ−ＭＵＸ１５６で受信した広帯域サブシステム１６に関連するア ウトバウンド・トラフィックは，ＳＴＳ−１信号へ分離され，ＳＴＳ−１ＰのＭ ＵＸ１５８へ伝送される。ＳＴＳ−１Ｐ信号は，ＳＴＳ−１ＰのＭＵＸ１５８で 終端され，ＶＴもしくはマトリクス・ペイロード容量信号がＳＰＥから抽出され る。抽出れた ＶＴもしくはマトリクス・ペイロード容量信号と対応するフレーム信号は，ＳＴ Ｓ−１Ｐ信号のＭＵＸアウトバウンド・タイミング・スキーマにより狭帯域イン タフェース・ユニット１６０へ伝送される。 インタフェース・ユニット１６０へ到達したＶＴもしくはマトリクス・ペイロ ード容量信号は終端され，広帯域タイム・ベース１０２から導出されたタイミン グ信号を用いて，その中のペイロードが抽出される。バイト同期にマッピングさ れたＶＴであれば，ＤＳ０信号が，ＶＴから直接抽出される。非同期にマッピン グされたＶＴ信号およびマトリクス・ペイロード容量フレームであれば，非同期 信号が同期フレームから抽出され，ＤＳ０信号が非同期信号から抽出される。い ずれの場合も，ＤＳ０信号は，広帯域インタフェース・ユニットのタイミング・ スキーマを用いて，スリップ・バッファ（図示しない）へ書き込まれ，さらに， 狭帯域タイム・ベース１０４を用いてそのバッファから読み出される。スリップ ・バッファは，アウトバウンド方向用の広帯域タイム・ベースおよび狭帯域タイ ム・ベース間のインタフェースとして機能する。ＤＳ０信号のこれ以降の処理は ，狭帯域タイム・ベース１０４を用いて行われる。 インバウンドＤＳ０信号は，例えばＤＳ１もしくはＤＳ１Ｃといった非同期信 号へマッピングされるか，または，狭帯域のタイミングを用いてバイト同期にマ ッピングされたＶＴへ直接マッピングされる。使用されるマッピング形式は，広 帯域サブシステム１６で行われたクロスコネクト形式に依存する。ＤＳ０信号が 直接ＶＴのＳＰＥへマッピングされているバイト同期にマッピングされたＶＴ信 号を除いて，ＤＳ０信号は非同期フレームへマッピングされる。も し，広帯域クロスコネクトがＳＴＳ−１のＳＰＥをマッピングしているＶＴに対 するものであるなら，非同期信号が，該当するＶＴ形式へマッピングされる。広 帯域クロスコネクトがＳＴＳ−１のＳＰＥをマッピングしているＤＳ３もしくは 低速ユニット５４へ対するものであるなら，非同期信号が，マトリクス・ペイロ ード容量信号へマッピングされる。バイト同期のマッピングとしては，非同期信 号が狭帯域タイミングを使って生成されたＶＴのＳＰＥへマッピングされる。バ イト同期のマッピングが使用される場合には，ＤＳ０信号はＶＴのＳＰＥへ直接 マッピングされる。ＶＴフレームは，広帯域インタフェース・ユニットのタイミ ング・スキーマにより生成され，ＶＴのＳＰＥは，ポインタ処理でＶＴフレーム へマッピングされる。バイト同期のＶＴ用には，ＶＴポインタ・プロセッサが， インバウンド・トラフィックのための広帯域タイム・ベース１０２および狭帯域 タイム・ベース１０４のインタフェースとなる。 マトリクス・ペイロード容量フレームおよび非同期マッピングされたＶＴ信号 として，非同期信号が，ＶＴもしくは広帯域インタフェースのタイミング・スキ ーマにより生成されたマトリクス・ペイロード容量ＳＰＥに非同期にマッピング される。広帯域タイム・ベース１０２および狭帯域タイム・ベース１０４のイン タフェースは，非同期信号がＳＰＥへマッピングされた位置である。非同期にマ ッピングされたＳＰＥは，ポインタ処理をせずに直接にＶＴもしくはマトリクス ・ペイロード容量フレームへマッピングされる。いずれの信号も，同一のタイミ ング・スキーマに固定されているからである。 ＶＴもしくはマトリクス・ペイロード容量信号は，広帯域インタ フェース・ユニットのタイミング・スキーマにより関連するＳＴＳ−１ＰのＭＵ Ｘ１５８へ伝送される。このタイミング・スキーマは，信号をＳＴＳ−１のＳＰ Ｅへ多重化する。ＳＴＳ−１ＰのＭＵＸ１６０で生成されたＳＴＳ−１Ｐフレー ムおよびＳＰＥは，インバウンドＳＴＳ−１ＰのＭＵＸのタイミング・スキーマ へ並べられる。その後，生成されたＳＴＳ−１Ｐ信号は，ＩＯＬ−ＭＵＸ１５６ へ転送される。そこでは位相アラインメント・バッファを用いて，ＳＴＳ−１Ｐ 信号をインバウンドＩＯＬ−ＭＵＸのタイミング・スキーマへ位相アラインメン トする。位相アラインメントされた信号は，その後，多重化され，ＩＯＬ４２， ４２’を経て，広帯域の従属信号プロセッサ５２へ転送される。 ６．位相アラインメント 前述したように，統合マルチ・ファブリック・デジタル・クロスコネクト・シ ステム１０での位相アラインメントは，アラインメント・バッファリングおよび サーボ制御を含むいくつかの手法を用いて行われる。サーボ制御とは，必要な位 相アラインメント・バッファの深さおよびさらに信号を位相アラインメントする ときに伴うバッファリング遅延を削減するために，位相全体のミスアラインメン トを調整するために使用される手法の１つである。これらの手法を，以下に説明 する。 第５図は，アラインメント・バッファリングおよびサーボ制御の機構と方法を 説明するために，ブロードバンド・サブシステム１４の簡略化したデータの流れ を示す図である。ブロードバンド・ネットワーク・インタフェース・ユニット２ ００は，ネットワークから ペイロードを受け取り，それをＳＴＳ−１Ｐコンテナに詰める。ＳＴＳ−１Ｐコ ンテナは，ＩＯＬ−ＭＵＸ２０２のコピーＡおよびコピーＢへ伝搬され，そこで は，ＩＯＬへ向けて信号を多重化する。各ＩＯＬは，ＩＯＬ−１２信号へ並べら れ多重化された１２個のＳＴＳ−１Ｐコンテナを伝搬することが可能である。既 に説明したように，ＩＯＬ−１２信号は，一定のセクションおよびライン・オー バーヘッド・フィールドに対し独自な使用がされているＯＣ−１２信号と同様で ある。ＳＴＳ−１Ｐコンテナは，ブロードバンド・マトリクス２０６のＩＯＬ− ＭＵＸ２０４により受信され，クロスコネクトされ，その後，ＩＯＬを経てＩＯ Ｌ−ＭＵＸ２０８へアウトバウンド伝送される。ＩＯＬ−ＭＵＸ２０１のコピー は，アウトバウンドＳＴＳ−１Ｐ信号をネットワーク・インタフェース・ユニッ 卜２１２へ送出し，そこでＳＴＳ−１Ｐコンテナからペイロードを抽出し，１コ ピーをネットワークへ送出する。 第６図に示すように，ネットワーク・インタフェース・ＴＳＰ２００は，ネッ トワークからペイロード＃１を受信する。ペイロード＃１は，ＳＴＳ−１Ｐ＃１ コンテナヘ詰められている。そして，ＩＯＬ−ＭＵＸ２０２のインバウンド・マ ルチプレクサ部は，このコンテナをＩＯＬを経てＩＯＬ−ＭＵＸ２０４のデマル チプレクサ部へ，さらにマトリクス２０６へ伝送する。図示するように，タイミ ング・サブシステム２２０は，冗長タイミング信号をマトリクス２０６へ送出す る。アウトバウンドＩＯＬ−１２信号は，マトリクス・タイミングおよびフレー ム位相をもとに生成される。ネットワーク・インタフェース２００のタイミング は，アウトバウンドＩＯＬ−１２信号から導出される。アウトバウンドＩＯＬ− １２信号から 導出されたＩＯＬのタイミングは，さらに，インバウンドＳＴＳ−１Ｐコンテナ およびインバウンドＩＯＬ−１２信号を生成するために使用される。ここで，ネ ットワーク・インタフェース・ユニット２００は，ＩＯＬ−ＭＵＸ２０２のコピ ーＡおよびコピーＢの両方からＩＯＬタイミングを受け取ることを特に言及して おく。冗長タイミング信号は検査され，位相アラインメントがなされ，特定パラ メータ監視の処理に基づいて，１つのコピーがアクティブ信号として選択される 。選択されたＩＯＬタイミング・スキーマは，ネットワーク・インタフェース・ ユニット２００の内部発振器（図示しない）の参照用として利用される。このよ うにして，インバウンド信号はマトリクス・タイミング・スキーマから導出され ，しかもトレースが可能である。しかし，サーボ制御および位相アラインメント を行わないときには，インバウンドＩＯＬ−１２信号のフレーム位相は，ＩＯＬ のラウンド・トリップ伝送時間によってマトリクス・タイミング・スキーマに相 関して遅延する。 位相アラインメント・バッファは，統合システム１０内の必要とされるポイン トにおいて，データ信号の位相を揃えるために使用される。一般的に，データ信 号は，１タイミング・スキーマで位相アラインメント・バッファへ書き込まれ， 共通な次のタイミング・スキーマでその位置から読み出される。バッファの深さ は，任意のもしくはシステム内で特定される最大位相スキューによって決定され る。著しい位相のミスアラインメントが発生した場合には，信号の位相を調整す るのに必要なバッファリングの総量を削減するために，サーボ制御の手法が採用 される。 第６図に示す具体例によれば，ＩＯＬ−ＭＵＸ２０４においてマ トリクス２０６から受信したアウトバウンドＳＴＳ−１Ｐコンテナは，アライン メント・バッファ２３０を使用してアウトバウンドＩＯＬのタイミング・スキー マへ合わせて揃えられる。アラインメント・バッファ２３０は，サーボ制御機構 での非安定なもしくは不完全な位相アラインメントに起因する位相スキューおよ びマトリクス２０６を通過する間に蓄積される付加スキューに対応している。Ｉ ＯＬ−ＭＵＸ２０２のデマルチプレクサ部で受信したアウトバウンド・トラフィ ックは，ＳＴＳ−１Ｐ信号へ分離され，インタフェース・ユニット２００へ伝送 される。図示するように，アウトバウンドＳＴＳ−１Ｐコンテナは，ＩＯＬ−Ｍ ＵＸ２０２のコピーＡおよびコピーＢから，インタフェース・ユニット２００に よって受信される。２つのコピーは，ケーブル長が異なるために，フレーム位相 から外れていることがあるので，受信したＳＴＳ−１Ｐ信号は，位相アラインメ ント・バッファ２３２，２３４を通じてインタフェース・ユニット２００のアウ トバウンド・フレーム位相で揃えられる。 ネットワークから受信されたインバウンドＳＴＳ−１信号は，ペイロードを抽 出するため回線終端される。ペイロードは，ポインタ処理を用いて，インタフェ ース・ユニット２００が生成したＳＴＳ−１コンテナへマッピングされる。イン バウンドＤＳ３信号は，インバウンド・インタフェース・ユニットのタイミング ・スキーマを用いて，ＳＴＳ−１のＳＰＥへマッピングされる。ＤＳ３信号を詰 めたＳＰＥは，固定ポインタを用いてＳＴＳ−１Ｐコンテナへ直接マッピングさ れる。生成されたＳＴＳ−１Ｐコンテナは，インバウンド・インタフェース・ユ ニットのタイミング・スキーマに全て合わせられ，インタフェース・ユニットの タイミング・スキーマを用 いてＩＯＬ−ＭＵＸ２０２のマルチプレクサ部へ伝送される。受信された信号は ，位相アラインメント・バッファ２２２，２２４を用いてＩＯＬ−ＭＵＸのイン バウンド・フレーム位相へ揃えられる。その後，位相アラインメントされたＳＴ Ｓ−１Ｐ信号は，ＩＯＬを経てマトリクス２０６へ転送される。 第７図は，広帯域サブシステム１６（第１図）の従属信号プロセッサに対応す る位相アラインメント・バッファの使用を説明する図である。広帯域サブシステ ム１６においては，従属信号プロセッサ３０２は，ブロードバンド・サブシステ ム１４（第１図）に対するインタフェースを提供する。広帯域サブシステム１６ からブロードバンド・サブシステム１４への接続がされた場合に，対応する１０ Ｌは，ブロードバンド・タイム・ベース１００の一部であり，１０Ｌ−ＭＵＸ３ ０４へ接続された従属信号プロセッサ３０２から伝送された信号は，ブロードバ ンド・サブシステム１４から得たＩＯＬ信号へループしてタイミングが合わせら れる。ＩＯＬ−ＭＵＸ３０４の動作およびブロードバンド・サブシステム１４へ の接続は，高速光および電気ユニット・シェルフへの接続と同じである。ＩＯＬ −ＭＵＸ３０４用タイム・ベースは，ブロードバンド・マトリクス２０（第１図 ）から得たＩＯＬデータ・ストリームから導出される。ブロードバンド・マトリ クス２０へ伝送するＩＯＬ信号のフレーム位相は，サーボ制御機構を用いて受信 したＩＯＬ信号の位相からのオフセットである。ＩＯＬ−ＭＵＸ３０４のタイム ・ベースは，従属信号プロセッサ３０２のＩＯＬ側のためのタイミング参照用に 使用される。ブロードバンド・タイム・ベースと広帯域タイム・ベースとの境界 は，従属信号プロセッサ３０２上にあるので，従属信号 のマトリクス側は，広帯域タイム・ベース１０２の一部である。 各従属信号プロセッサ３０２は，クロックとＩＯＬ−ＭＵＸ３０４のコピーＡ およびコピーＢからのＳＴＳ−１Ｐ信号とを受信する。タイミング信号は，検査 され，位相アラインメントされ，アクティブなコピーとして一つのコピーが選択 される。アクティブ・クロックは，例えば，ＴＳＰのＩＯＬタイム・スキーマの 基準として利用される，５１．８４ＭＨｚ発振器を参照するために使用される。 フレーミング・オーバーヘッドにより定義されるアクティブＳＴＳ−１Ｐ信号の フレーム位相は，ＴＳＰのＩＯＬタイム・スキーマのインバウンド・フレーム位 相を参照するために使用される。ＴＳＰのＩＯＬタイム・スキーマのアウトバウ ンド・フレーム位相は，１０Ｌ−ＭＵＸ３０４におけるサーボ制御されたオフセ ットと同一の振幅によるインバウンド・フレーム位相からのオフセットである。 第７図に示すように，ＩＯＬ−ＭＵＸ３０４においてブロードバンド・サブシ ステム１４から受信したインバウンド・トラフィックは，ＳＴＳ−１Ｐ信号へ分 離され，従属信号プロセッサ３０２へ伝送される。受信された信号の組は，従属 信号プロセッサ３０２の位相アラインメント・バッファを使用して，ＴＳＰのＩ ＯＬタイム・スキーマのインバウンド・フレーム位相でアラインメントされるの で，誤りのないプレーンの選択およびスワッピングが行なえる。 アウトバウンドＳＴＳ−１Ｐフレームは，従属信号プロセッサ３０２において 生成される。ＳＴＳ−１Ｐフレームは，アウトバウンドＴＳＰのＩＯＬタイム・ スキーマへ位相アラインメントされる。ＩＯＬ−ＭＵＸ３０４へ伝送されたＳＴ Ｓ−１Ｐ信号は，ＴＳＰのＩＯＬタイム・スキーマがそれぞれ独立した発振器に よって動作す るので，厳密には相互間での位相アラインメントはされていない。アウトバウン ド信号は，ＩＯＬ−ＭＵＸ３０４の位相アラインメント・バッファにより，ＩＯ Ｌ−ＭＵＸ３０４のアウトバウンド・フレーム位相に合わせて揃えられる。位相 アラインメントされたＳＴＳ−１Ｐ信号は，ブロードバンド・サブシステム１４ へ伝送するためにＩＯＬ信号への多重化が可能となる。 第８図は，広帯域サブシステム１６と低速ユニット・シェルフ１４４とのイン タフェースとして機能する従属信号プロセッサでの位相アラインメント・バッフ ァリングを示す図である。広帯域サブシステム１６と狭帯域サブシステム１８と のインタフェースとして利用される従属信号プロセッサ用のタイミング動作と同 様であるので，ここで詳細な説明はしない。広帯域タイム・ベース１０２からの タイミング信号は，広帯域マトリクス・センタステージ１３８を介して，開始・ 終了ユニット１３６，１４０，１５０（第４図）へ，さらに，従属信号プロセッ サ３２２（第８図）へ接続するＩＯＬ−ＭＵＸ３２４へ配信される。従属信号プ ロセッサのタイム・スキーマは，各従属信号プロセッサにおいて生成され，広帯 域タイム・ベース１０２によって間接的にタイミングが計られる。従属信号プロ セッサのＩＯＬタイム・スキーマは，ブロードバンド・サブシステム１４へ接続 する従属信号プロセッサと同一の方法で，インバウンドＩＯＬ信号から導出され る。しかし，ＩＯＬタイミングは，広帯域タイミングを参照しているので，この ２つのタイム・スキーマは同一の平均周波数を持つ。２つのタイム・スキーマ間 のインタフェースでは，ＩＯＬのループ中に生成される少量のジッタおよびワン ダーに対処する必要がある。アウトバウンド従属信号プロセッサのタ イミングのフレーム位相は，広帯域タイム・ベース信号のフレーム位相にリンク されている。インバウンド・タイミングのフレーム位相は，広帯域マトリクスへ 送られる。 第８図に示すように，広帯域タイミングの２つのコピーは，ＩＯＬ−ＭＵＸ３ ２４で受信される。そのクロックは，位相が調整され，検査され，ＩＯＬ−ＭＵ Ｘのタイミング・スキーマ用のアクティブな参照として，１つのコピーが選択さ れる。発振器は，選択されたアクティブ・クロックを用いて６２２ＭＨｚを生成 する。生成されたクロックおよびアクティブ・アウトバウンド・フレーム信号は ，アウトバウンドＩＯＬ−ＭＵＸのタイミング・スキーマの基準となる。ＩＯＬ −ＭＵＸ３２４において従属信号プロセッサ３２２から受信したＳＴＳ−１Ｐ信 号は，ＩＯＬ−ＭＵＸ３２４のアラインメント・バッファを用いてＩＯＬ−ＭＵ Ｘタイミング・スキーマへ位相アラインメントされる。位相アラインメントされ たＳＴＳ−１Ｐ信号は，低速ユニット３３０もしくは狭帯域サブンステム１８へ の転送のために，アウトバウンドＩＯＬへ多重化される。 インバウンドＩＯＬ信号は，低速ユニット３３０において，アウトバウンド信 号へループしてタイミングが合わせられる。ＩＯＬ−ＭＵＸ３２６の回路（図示 しない）は，ローカル・タイミング・スキーマに関係する受信ＩＯＬ信号の位相 を決定する。インバウンドＩＯＬ信号の位相は，低速ユニット３３０において， 従属信号プロセッサ３２２から受け取ったインバウンド信号のおおまかなアライ ンメントを行うためにサーボ制御される。ＩＯＬ−ＭＵＸ３４２用のインバウン ド・タイミングは，インバウンドＩＯＬデータから導出される。ＩＯＬ信号は， ＳＴＳ−１Ｐ信号へ分離され，インバウ ンドＩＯＬ−ＭＵＸタイミング・スキーマから導出したタイミング信号を用いて 従属信号プロセッサ３２２へ伝送される。ＳＴＳ−１Ｐ信号は，従属信号プロセ ッサ３２２によりＩＯＬ−ＭＵＸ３２４の両コピーから受信される。従属信号プ ロセッサ３２２で受信されたＳＴＳ−１Ｐ信号は，従属信号プロセッサ３２２の 位相アラインメント・バッファによりインバウンド従属信号プロセッサのタイミ ング・スキーマへ位相アラインメントされる。両コピーとも監視され，従属信号 プロセッサ３２２の処理でのアクティブなコピーとして一つのコピーが選択され る。 第６図は，また，サーボ制御が必要とされる場合についてのより詳細な説明図 である。あるデータパスとして，２つのインバウンド・ペイロード信号，すなわ ちペイロード＃１および＃２が受信され，２つの異なったＩＯＬによってマトリ クス２０６へ転送されるパスを示している。一方のＩＯＬ長は２メートル，他方 は２キロメートルである。ペイロード＃２はネットワーク・インタフェース・ユ ニット２４０で受信され，ＩＯＬ−ＭＵＸ２４２へ送出され，２キロメートルの ＩＯＬを経てＩＯＬ−ＭＵＸ２４４へ伝送される。２つのインバウンド信号は， マトリクス２０６によって，ＩＯＬ−ＭＵＸ２４６を介して同一のアウトバウン ドＩＯＬへクロスコネクトされる。サーボ制御機構は，ほぼ同じ位相でマトリク ス２０６へ到達するように，ＳＴＳ−１Ｐコンテナのフレームを調整する。前述 したように，微細な位相アラインメントは，位相アラインメント・バッファを用 いて行われる。サーボ制御のフレーム調整では，ＩＯＬ上のラウンド・トリップ 伝送の遅延を全体として補正する。一般的に，各インバウンドＳＴＳ−１Ｐコン テナの先頭部およびＩＯＬ− １２フレームの先頭部は，ＩＯＬの距離２メートルと２キロメートルとの間のＩ ＯＬ伝送遅延の差を相殺するのを促す。 第９図により，統合システム１０におけるサーボ制御の実装例を示す。一般的 に，サーボ制御は，電源の信号位相を調整するために，統合システム１０で使用 される。図示するように，マトリクス３４０は，ＩＯＬ−ＭＵＸ３４２に結合さ れ，ＩＯＬ−ＭＵＸ３４２に対してマトリクス・タイミングを送出し，ＩＯＬ− ＭＵＸ３４２からＳＴＳ−１Ｐコンテナを受信する。ＩＯＬ−ＭＵＸ３４２は， インバウンド・オフセット値を保持するサーボ・レジスタ３４４を持つ。インバ ウンド・オフセット値は，マトリクス・フレームに相関するインバウンドＩＯＬ −１２信号フレームのオフセットを表す。ＩＯＬ−ＭＵＸ３４２は，ＩＯＬ−Ｍ ＵＸ３４６へリンクされているＩＯＬから受信したインバウンドＩＯＬ−１２ト ラフィックを分離する。ＩＯＬ−ＭＵＸ３４６は，アウトバウンド・オフセット 値を保持するオフセット・レジスタ３４８を持つ。アウトバウンド・オフセット 値は，インバウンドＩＯＬ−１２信号フレームが，アウトバウンドＩＯＬ−１２ 信号から導出れたフレームに相関して生成されるべき位置を指定する。オフセッ ト・レジスタ３４８のアウトバウンド・オフセット値は，サーボ・レジスタ３４ ４のインバウンド・オフセット値から導出される。ネットワーク・インタフェー ス３５０，３５２は，ネットワークからペイロードを受信し，ＳＴＳ−１Ｐコン テナにペイロードを詰め込み，マトリクス３４０へ転送するために，このコンテ ナをＩＯＬ−ＭＵＸ３４６へ送出する。各ネットワーク・インタフェース３５０ ，３５２は，それぞれ，ＳＴＳｌ−１Ｐのオフセット値を格納するためのオフセ ット・レジスタ ３５４，３５６を持つ。ＳＴＳ−１Ｐのオフセット値は，ＳＴＳ−１Ｐフレーム を調整するために使用され，その結果，ＳＴＳ−１Ｐフレームは全て所定のタイ ミング・ウインドウの間にマトリクス３４０へ到達する。ＳＴＳ−１Ｐのオフセ ット値は，オフセット・レジスタ３４８のアウトバウンド・オフセット値に既知 の定数を加算して計算される。 初期化において，サーボ・レジスタ３４４にインバウンド・オフセット値が次 のように設定される。すなわち，マトリクス３４０を通過した全ＳＴＳ−１Ｐ信 号のための先頭フレームが，指定されたタイミング・ウインドウ内でマトリクス ３４０からアウトバウンドＩＯＬ−ＭＵＸへ到達するように設定される。インバ ウンド・オフセット値の決定は分析的であるが，その検証は経験的である。例え ば，統合システム１０のブロードバンド・マトリクス２０に対し，全サーボ・レ ジスタ内のインバウンド・オフセット値は，１９に設定されている。特定のＩＯ Ｌ用にサーボ制御機構を初期化するためには，サーボ・レジスタ３４４の値が読 み出され，必要とされる値，ここでは１９と，サーボ制御での調整をしていない カレント値との差が計算される。そして，オフセット・レジスタ３４８のアウト バウンド・オフセット値を調整するために，この差の値もしくはデルタ値が使用 される。調整されたアウトバウンド・オフセット値を用いて，サーボ・レジスタ ３４４の値は補正値決定のために検証される。そして，オフセット・レジスタ３ ５４のＳＴＳ−１Ｐオフセット値は，オフセット・レジスタ３４８の値にある定 数を加算することにより決定される。例えば，高速電気ユニット３２のＤＳ３イ ンタフェース用の定数は２９である。 同様のサーボ制御が，広帯域の従属信号プロセッサ５２で受けた，狭帯域サブ システム１８や低速ユニット・シェルフ１４４からの信号を揃えるのに使用され る。ブロードバンド・サブシステム１４からの信号は，その信号がクロスコネク トされずに終端されるため，通常，サーボ制御を用いて位相を揃える必要はない 。サーボ制御の手法は，広帯域センタステージ１３８（第４図）での位相スキュ ーの最小化においても使用される。センタステージ１３８で受信した信号の位相 は，そのローカル・タイミング・スキーマの位相と比較され，各従属信号プロセ ッサ・サブシステムに対するオフセット値が決定される。そのオフセット値は， 管理制御システム１２を介して従属信号プロセッサ・サブシステムへ伝送される 。オフセット値は，従属信号プロセッサでのアウトバウンド信号に相関させてイ ンバウンド信号の位相を調整するために使用され，必要な位相アラインメント・ バッファリングの深さを最小化する。 以上本発明およびその利点を詳細に説明したが，添付する特許請求の範囲にお いて定義される発明の要旨および範囲を逸脱しないような本明細書の説明の範囲 内でのさまざまな変更，代替および交換がなされることは，当然に了解されるも のである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 センセル，スティーヴン、ディー アメリカ合衆国テクサス州75056、ザ・カ ラニ、ホース 5221番 (72)発明者 シュロウダ，リチァド アメリカ合衆国テクサス州75023、プレイ ノゥ、キャレシュ・コート 3505番

Claims (1)

1. 【特許請求の範囲】 １． ブロードバンド，広帯域および狭帯域のクロスコネクト・マトリクスを備 える統合化されたブロードバンド，広帯域および狭帯域サブシステムのためのタ イミング・アーキテクチャであって， 第１の周波数を持ち，前記ブロードバンド・クロスコネクト・マトリクスを含 むブロードバンド・タイム・ベースと， 第２の周波数を持ち，前記広帯域クロスコネクト・マトリクスを含むブロード バンド・タイム・ベースと， 第３の周波数を持ち，前記狭帯域クロスコネクト・マトリクスを含むブロード バンド・タイム・ベースと， 前記第１および第２の周波数の間でデータを伝送するための前記ブロードバン ドおよび広帯域のクロスコネクト・マトリクス間に結合されるブロードバンド− 広帯域インタフェースと， 前記第２および第３の周波数の間でデータを伝送するための前記広帯域および 狭帯域のクロスコネクト・マトリクス間に結合される広帯域−狭帯域インタフェ ースとを備える タイミング・アーキテクチャ。 ２． 第１および第２の冗長タイミング参照信号と， 前記第１および第２の冗長タイミング参照信号を受け取り，アクティブなタイ ミング信号として前記冗長タイミング参照信号のうちの一つを選択し，これをも とに前記ブロードバンド・タイム・ベース中で配信用にブロードバンド・タイミ ング信号を生成する前記ブロードバンド・マトリクスへ結合されたブロードバン ド・タイミン グ・サブシステムと， 前記第１および第２の冗長タイミング参照信号を受け取り，アクティブなタイ ミング信号として前記冗長タイミング参照信号のうちの一つを選択し，これをも とに前記広帯域タイム・ベース中で配信用に広帯域タイミング信号を生成する前 記広帯域マトリクスへ結合された広帯域タイミング・サブシステムと， 前記第１および第２の冗長タイミング参照信号を受け取り，アクティブなタイ ミング信号として前記冗長タイミング参照信号のうちの一つを選択し，これをも とに前記狭帯域タイム・ベース中で配信用に狭帯域タイミング信号を生成する前 記狭帯域マトリクスへ結合された狭帯域タイミング・サブシステムとをさらに備 える 請求項１記載のタイミング・アーキテクチャ。 ３． 前記ブロードバンド・サブシステムは， 高速回線終端ユニットと， 前記高速回線終端ユニットと前記ブロードバンドのクロスコネクト・マトリク スとを結合する長距離光リンクと， 前記ブロードバンドのクロスコネクト・マトリクスと前記ブロードバンド・サ ブシステムとを結合する長距離光リンクとをさらに備え， 前記ブロードバンド・タイム・ベースは，前記高速回線終端ユニットと前記長 距離光リンクとを含む 請求項１記載のタイミング・アーキテクチャ。 ４． 前記ブロードバンド・サブシステムのアウトバウンド・トラ フィックを，前記長距離光リンク上のインバウンド・トラフィックへループ・タ イミングするための回路をさらに備える 請求項３記載のタイミング・アーキテクチャ。 ５． 前記光リンクに関連する位相アラインメントのための回路をさらに備える 請求項３記載のタイミング・アーキテクチャ。 ６． 前記ブロードバンド・サブンステムは， クロスコネクト・マトリクス，光リンクおよびマルチプレクサの冗長コピーと ， 前記冗長コピーを監視しアクティブなコピーとして一つのコピーを選択するた めの回路と， 前記アクティブなコピーを他のコピーにスイッチングするための回路とを備え る 請求項５記載のタイミング・アーキテクチャ。 ７． 前記広帯域サブシステムは， 低速回線終端ユニットと， 前記低速回線終端ユニットと前記広帯域のクロスコネクト・マトリクスとを結 合する長距離光リンクとをさらに備え， 前記広帯域タイム・ベースは，前記低速回線終端ユニットと前記長距離光リン クとを含む 請求項１記載のタイミング・アーキテクチャ。 ８． 前記インバウンド・トラフィックを，前記長距離光リンク上のアウトバウ ンド・トラフィックへループ・タイミングするための回路をさらに備える 請求項７記載のタイミング・アーキテクチャ。 ９． 前記光リンクに関連する位相アラインメントのための回路をさらに備える 請求項７記載のタイミング・アーキテクチャ。 １０． 前記広帯域サブシステムは， クロスコネクト・マトリクス，光リンクおよびマルチプレクサの冗長コピーと ， 前記冗長コピーを監視しアクティブなコピーとして一つのコピーを選択するた めの回路と， 前記アクティブなコピーを他のコピーにスイッチングするための回路とを備え る 請求項９記載のタイミング・アーキテクチャ。 １１． 前記狭帯域のクロスコネクト・マトリクスは， 長距離光リンクにより前記広帯域のクロスコネクト・マトリクスと結合され， 前記広帯域タイム・ベースは，これらのマトリクス間の前記長距離光リンクを 含む 請求項１記載のタイミング・アーキテクチャ。 １２． 前記光リンクに関連する位相アラインメントのための回路をさらに備え る 請求項１１記載のタイミング・アーキテクチャ。 １３． 狭帯域サブシステムは， クロスコネクト・マトリクス，光リンクおよびマルチプレクサの冗長コピーと ， 前記冗長コピーを監視しアクティブなコピーとして一つのコピーを選択するた めの回路と， 前記アクティブなコピーを他のコピーにスイッチングするための回路とを備え る 請求項１２記載のタイミング・アーキテクチャ。 １４． 前記広帯域サブシステムのインバウンド・トラフィックを前記長距離光 リンク上のアウトバウンド・トラフィックへループ・タイミングするための回路 をさらに備える 請求項１１記載のタイミング・アーキテクチャ。 １５． 前記ブロードバンド−広帯域インタフェースは，前記ブロードバンドお よび広帯域タイム・ベースの前記第１および第２の周波数の周波数調整のための ポインタ処理回路を備える 請求項１記載のタイミング・アーキテクチャ。 １６． 前記広帯域−狭帯域インタフェースは，前記広帯域および狭帯域タイム ・ベースの前記第１および第２の周波数の周波数調整 のためのポインタ処理回路を備える 請求項１記載のタイミング・アーキテクチャ。 １７． 前記ブロードバンド・サブシステムは， 高速回線終端ユニットと， 前記高速回線終端ユニットと前記ブロードバンド・クロスコネクト・マトリク スとを結合する長距離光リンクと， 前記ブロードバンド・クロスコネクト・マトリクスと広帯域サブシステムとを 結合する長距離光リンクとをさらに備え， 前記広帯域サブシステムは， 低速回線終端ユニットと， 前記広帯域クロスコネクト・マトリクスと前記低速回線終端ユニットとを結合 する長距離光リンクとをさらに備え， 前記狭帯域クロスコネクト・マトリクスは，長距離光リンクにより前記広帯域 クロスコネクト・マトリクスへ結合され， 前記各光リンクは，複数の多重化信号を伝搬し， タイミング・アーキテクチャは，前記各光リンクに関連する位相アラインメン トのための回路をさらに備える 請求項２記載のタイミング・アーキテクチャ。 １８． 前記位相アラインメント回路は，受け取った位相でデータを受け取り， 出力する位相でデータを出力するための位相アラインメント・バッファを備える 請求項１７記載のタイミング・アーキテクチャ。 １９． 前記位相アラインメントの回路は，サーボ制御回路を備える 請求項１７記載のタイミング・アーキテクチャ。 ２０． 前記サーボ制御回路は，前記光リンク上のインバウンド信号とローカル ・タイミング・スキーマとの間の位相オフセットを表すオフセット値を格納する オフセット・レジスタを持つ 請求項１９記載のタイミング・アーキテクチャ。 ２１． 前記サーボ制御回路は，前記オフセット値を用いて，前記インバウンド 信号の位相を調整するための回路をさらに備える 請求項２０記載のタイミング・アーキテクチャ。 ２２． 前記広帯域サブシステムは， 前記広帯域マトリクスに対するインバウンドおよびアウトバウンド信号を多重 化する従属信号プロセッサをさらに備え， タイミング・アーキテクチャは，前記各従属信号プロセッサに関連する位相ア ラインメントのための回路をさらに備える 請求項２記載のタイミング・アーキテクチャ。 ２３． 前記位相アラインメントの回路は，受け取った位相でデータを受け取り ，出力する位相でデータを出力するための位相アラインメント・バッファと， サーボ制御回路とを備える 請求項２２記載のタイミング・アーキテクチャ。 ２４． 前記サーボ制御回路は， 前記光リンク上のインバウンド信号とローカル・タイミング・スキーマとの間 の位相オフセットを表すオフセット値を格納するオフセット・レジスタと， 前記オフセット値を用いて前記インバウンド信号の位相を調整する回路とを持 つ 請求項２３記載のタイミング・アーキテクチャ。 ２５． 前記第１および第２の冗長タイミング参照信号を監視し，アクティブな タイミング参照信号として一つの信号を選択する回路をさらに備える 請求項２記載のタイミング・アーキテクチャ。 ２６． 前記第１および第２の冗長タイミング参照信号をスイッチングする回路 をさらに備える 請求項２５記載のタイミング・アーキテクチャ。 ２７． ブロードバンド，広帯域および狭帯域のクロスコネクト・マトリクスを 備える統合化されたブロードバンド・広帯域および狭帯域サブシステムのタイミ ングのためのタイミング方法であって， 前記ブロードバンドの周波数を第１の周波数でクロスコネクトする過程と， 前記広帯域の周波数を第２の周波数でクロスコネクトする過程と， 前記狭帯域の周波数を第３の周波数でクロスコネクトする過程と， 前記第１および第２の周波数の間でデータを伝送するための前記 ブロードバンドおよび広帯域のクロスコネクト・マトリクス間のインタフェース の過程と， 前記第２および第３の周波数の間でデータを伝送するための前記広帯域および 狭帯域のクロスコネクト・マトリクス間のインタフェースの過程とを備える タイミング方法。 ２８． 第１および第２の冗長タイミング参照信号を生成する過程と， 前記ブロードバンド・マトリクスに結合するブロードバンド・タイミング・サ ブシステムへ前記第１および第２の冗長タイミング参照信号を配信し，前記ブロ ードバンド・マトリクスはアクティブな信号として前記冗長タイミング参照信号 のうちの一つを選択し，そこから前記ブロードバンド・タイム・ベース中に配信 するためのブロードバンド・タイミング信号を生成する過程と， 前記広帯域マトリクスに結合する広帯域タイミング・サブシステムへ前記第１ および第２の冗長タイミング参照信号を配信し，前記広帯域マトリクスはアクテ ィブな信号として前記冗長タイミング参照信号のうちの一つを選択し，そこから 前記広帯域タイム・ベース中に配信するための広帯域タイミング信号を生成する 過程と， 前記狭帯域マトリクスに結合する狭帯域タイミング・サブシステムへ前記第１ および第２の冗長タイミング参照信号を配信し，前記狭帯域マトリクスはアクテ ィブな信号として前記冗長タイミング参照信号のうちの一つを選択し，そこから 前記狭帯域タイム・ベース中に配信するための狭帯域タイミング信号を生成する 過程とを備え る 請求項２７記載のタイミング方法。 ２９． 前記第１および第２のタイミング参照信号を監視し検査する過程と， 前記選択されたアクティブなタイミング信号の選択を取り止め，別の冗長タイ ミング参照信号を選択する過程とをさらに備える 請求項２８記載のタイミング方法。 ３０． 高速回線終端ユニットを前記ブロードバンド・クロスコネクト・マトリ クスへ，および前記ブロードバンド・クロスコネクト・マトリクスを前記広帯域 サブシステムへ結合する長距離光リンクにおける各サブシステムのアウトバウン ド・トラフィックへ，インバウンド・トラフィックをループ・タイミングする過 程をさらに備える 請求項２８記載のタイミング方法。 ３１． 前記光リンク上の信号の位相をアラインメントする過程をさらに備える 請求項３０記載のタイミング方法。 ３２． 低速回線終端ユニットを前記広帯域クロスコネクト・マトリクスへ結合 する長距離光リンクにおけるアウトバウンド・トラフィックへ，インバウンド・ トラフィックをループ・タイミングする過程をさらに備える 請求項２７記載のタイミング方法。 ３３． 前記光リンク上の信号の位相をアラインメントする過程をさらに備える 請求項３２記載のタイミング方法。 ３４． クロスコネクト・マトリクス，光リンクおよびマルチプレクサの冗長コ ピーから，一つのアクティブなコピーを選択する過程と， 当該アクティブなコピーに実行上の障害が検出されたことに応じて別の冗長コ ピーへスイッチングする過程とをさらに備える 請求項３３記載のタイミング方法。 ３５． クロスコネクト・マトリクス，光リンクおよびマルチプレクサの冗長コ ピーから，一つのアクティブなコピーを選択する過程と， 当該アクティブなコピーに実行障害が検出されたことに応じて別の冗長コピー へスイッチングする過程とをさらに備える 請求項３４記載のタイミング方法。 ３６． 前記狭帯域クロスコネクト・マトリクスを前記広帯域サブシステムへ結 合する長距離光リンクにおけるアウトバウンド・トラフィックへ，インバウンド ・トラフィックをループ・タイミングする過程をさらに備える 請求項２７記載のタイミング方法。 ３７． 前記ブロードバンド−広帯域間をインタフェースする過程は， 前記ブロードバンドおよび広帯域タイム・ベースの第１および第２の周波数の 間の周波数調整のためのポインタ処理過程を備える 請求項２７記載のタイミング方法。 ３８． 前記広帯域−狭帯域間をインタフェースする過程は， 前記広帯域および狭帯域タイム・ベースの第２および第３の周波数の間の周波 数調整のためのポインタ処理過程を備える 請求項２７記載のタイミング方法。 ３９． 信号を多重化し，分離する過程と， 多重化れた信号の位相をアラインメントする過程とをさらに備える 請求項２７記載のタイミング方法。 ４０． 前記位相をアラインメントする過程は， 受信した位相でデータを受信してバッファリングし，出力する位相でデータを 出力する過程を備える 請求項３９記載のタイミング方法。 ４１． 前記位相をアラインメントする過程は， サーボ制御する過程を備える 請求項３９記載のタイミング方法。 ４２． 前記サーボ制御する過程は， 多重化された信号とローカル・タイミング・スキーマとの間の位相オフセット を決定する過程と， オフセット・レジスタに前記位相オフセットを格納する過程と， 前記オフセット値を用いて前記インバウンド信号の位相をアラインメントする 過程とを含む 請求項４１記載のタイミング方法。 ４３． 冗長装置間でスイッチングする過程と， スイッチング可能な装置により伝送されるべき信号の位相をアラインメントす る過程とをさらに備える 請求項２７記載のタイミング方法。 ４４． 前記位相をアラインメントする過程は， 受信した位相でデータを受信してバッファリングし，出力する位相でデータを 出力する過程と， サーボ制御する過程とを備える 請求項４３記載のタイミング方法。 ４５． 前記サーボ制御する過程は， インバウンドの多重化された信号とローカル・タイミング・スキーマとの間の 位相オフセットを決定する過程と， オフセット・レジスタに前記位相オフセットを格納する過程と 前記オフセット値を用いて前記インバウンド信号の位相をアラインメントする 過程とを含む 請求項４４記載のタイミング方法。 ４６． ブロードバンドおよび広帯域のクロスコネクト・マトリクスを備える統 合化されたブロードバンドおよび広帯域サブシステムのためのタイミング・アー キテクチャであって， 第１の周波数を持ち，前記ブロードバンド・クロスコネクト・マトリクスを含 むブロードバンド・タイム・ベースと， 第２の周波数を持ち，前記広帯域クロスコネクト・マトリクスを含むブロード バンド・タイム・ベースと， 前記第１および第２の周波数の間でデータを伝送するための前記ブロードバン ドおよび広帯域のクロスコネクト・マトリクス間を結合するブロードバンド−広 帯域インタフェースとを備える タイミング・アーキテクチャ。 ４７． 第３の周波数を持ち，前記狭帯域クロスコネクト・マトリクスを含むブ ロードバンド・タイム・ベースと， 前記第２および第３の周波数の間でデータを伝送するための前記広帯域および 狭帯域のクロスコネクト・マトリクス間を結合する広帯域−狭帯域インタフェー スとをさらに備え， 狭帯域のクロスコネクト・マトリクスを持つ狭帯域サブシステムをさらに統合 した 請求項４６記載のタイミング・アーキテクチャ。 ４８． 前記統合化されたブロードバンド，広帯域および狭帯域のファブリック は， 冗長信号転送プレーンと， 前記冗長信号転送プレーン上の位相アラインメントされた信号間の選択的スイ ッチング用回路とを持つ 請求項５記載のタイミング・アーキテクチャ。 ４９． 前記ブロードバンド，広帯域および狭帯域サブシステムは，冗長信号転 送プレーンを持ち， 前記冗長信号転送プレーン上の信号を位相アラインメントする過程と， 前記冗長信号転送プレーン上の前記位相アラインメントされた信号間の選択的 スイッチングを行う過程とを備える 請求項２７記載のタイミング方法。 ５０． 前記冗長信号転送プレーンは冗長光リンクを持ち，前記選択的スイッチ ングを行う過程は，前記冗長光リンク間で選択的スイッチングを行う過程を持つ 請求項４９記載のタイミング方法。 ５１． 前記位相アラインメントされた信号間で選択的スイッチングを行う過程 を備える 請求項３９記載のタイミング方法。