JPH09503888A

JPH09503888A - Edge-connectable metal package

Info

Publication number: JPH09503888A
Application number: JP7511803A
Authority: JP
Inventors: アール．ホフマン，ポール; エム．ポップルウェル，ジェームズ; エス．ブラデン，ジェフリー
Original assignee: オリンコーポレイション
Priority date: 1993-10-12
Filing date: 1994-09-26
Publication date: 1997-04-15
Also published as: WO1995010853A1; EP0723703A4; AU7873894A; EP0723703A1; KR960705354A

Abstract

(57)【要約】縁部で接続可能な電子パッケージ（９０）が提供される。このパッケージ（９０）は、誘電体層で少なくとも一部が被覆された金属ベース（９２）を有している。リードフレームまたは回路トレースの形態の接続手段（９６）は、封入された半導体装置（９４）に電気的に接続される。この接続手段（９６）の対向端部は、パッケージの周部に延在してソケットに接続されるか、または外部リードに鑞付けされる。 (57) Summary An edge-connectable electronic package (90) is provided. The package (90) has a metal base (92) that is at least partially coated with a dielectric layer. Connection means (96) in the form of leadframes or circuit traces are electrically connected to the encapsulated semiconductor device (94). The opposite ends of the connecting means (96) extend around the periphery of the package and are connected to sockets or brazed to external leads.

Description

【発明の詳細な説明】縁部接続可能な金属パッケージ本発明は、複数の集積回路装置を収容するための金属パッケージ（metal pack ages）に関する。特に、本発明は、リードフレームに電気的に接続されかつパッケージベース（package base）に熱的に接続された回路を有する、接着剤で封止された（adhesively sedled）金属パッケージに関する。接着剤で封止された金属パッケージは、Hascoeに対する米国特許第４１０５８６１号、Buttに対する第４４６１９２４号およびMahulikar et alに対する第４９３９３１６号に記載されている。このパッケージ（packages）は金属製のベース（base）とカバー（cover）とを有する。リードフレームはベースとカバーとの間に配置され、双方に接着されている。リードフレームは、集積回路装置を接合された中央配置のダイ取付パドル（die attach paddle）を備えることができる。クワドフラットパック（ＱＦＰｓ）等の成形プラスチックパッケージまたはセラミックデュアルインラインパッケージ（ＣＥＲＤＩＰｓ）等のセラミックパッケージを越える金属パッケージの１つの利点は、改善された熱伝導である。金属パッケージは、装置の作動中に発生した熱を、プラスチックあるいはセラミックパッケージよりも、より効率的に除去する。改善された放熱は、金属部材の改善された熱伝導と、このパッケージの全面に沿って側方に放熱するこの部材の能力とによるものである。改善された放熱は、プラスチックあるいはセラミックパッケージよりも、より複雑で高パワーの集積回路装置を封入することを可能とする。集積回路装置が、より複雑になるため、外部回路および他の集積回路装置とのより多くの電気接続が必要となる。この装置を外部回路に電気的に接続するリードフレームは、通常、約０．１３ｍｍ〜約０．５１ｍｍ（５〜２０ミル）の厚さを有する銅をベースとした合金から製造される。スタンピング（stamping）およびエッチングの制約により、各リードの最小幅およびリード間の間隔は、リードフレームの厚さにほぼ等しい。これにより、集積回路装置にアプローチ可能なリードの数が制限される。他の制限はリード長（lead length）である。集積回路装置がよりパワフルとなり、より高速で作用するため、電気信号が１つの装置から次の装置に送られる時間が電子装置（例えば、コンピュータ）の速度を制限する。信号装置が各電子パッケージ内に封入されているときは、電子信号はこの装置からボンディングワイヤ（bond wire）を通り、リードフレームを通り、プリント基板上の回路トレース（circuit trace）を通り、第２のリードフレームを通り、そして、第２のボンディングワイヤを通って、第２の別個に収容された装置に送られなければならない。集積回路装置に対する接続密度を増大し、電気信号が装置から装置に送られるのに要する時間を減少する１つの方法は、ハイブリッド回路である。ハイブリッド回路は、誘電体基板に形成された導電性の回路トレース（circuit traces）を有する。個々の集積回路装置は、複数の装置の全てを単一の基板上に配置できるように、回路トレースに電気的に接続される。ハイブリッド回路は、一般にマルチチップモジュールと称される金属、プラスチックあるいはセラミックパッケージ内に封入することができる。マルチチップモジュールの例およびその発達の説明が、「Circuits Meet the Challenge of Size，Power and Flexibility」と題するHodsonの論文が、１９９１年１０月発行の「ELECTRONIC PACKAGING AND PRO DUCTION」に記載されている。マルチチップモジュールは、集積回路装置の密度の増大の問題に注目する。しかし、典型的にはシリコンまたはアルミナである誘電体基板は、マルチチップモジュールからの熱伝導に対して理想的なものではない。窒化アルミニウムが代わりに提案されており、より良好な伝熱をなすものの、この材料は、脆く、加工が困難である。出願人は、低コストで、高い熱伝導性のマルチチップモジュールは、金属基板を用いることにより形成可能であると定めた。銅、アルミニウムあるいはその合金が好ましい金属は、通常のシリコンおよびアルミナの基板よりも良好な熱伝導性を有し、更に、回路を収容するために用いられることの多いコバール（Kovar ）よりも熱伝導性がよい。したがって、本発明の目的は、高い熱伝導性を有するマルチチップモジュールを提供することである。本発明の特徴は、剛性または可撓性で、単層または多層の回路が、無機誘電体層を間に配置した状態で、金属基板に接着されることにある。複数の集積回路装置がこの回路またはこの回路の周部の回りに配置されたリードフレームに電気的に接続される。本発明の更に他の特徴は、金属基板と無機誘電体層と回路トレースと中間ダイ取付パドル（intervening die attach paddl e）とのいずれか１つに装置を取り付けることができる。本発明の利点は、マルチチップモジュールが高い放熱能力を有することである。本発明の他の利点は、無機誘電体層が、集積回路装置と接着された回路とリードフレームとを、マルチチップモジュールの金属パッケージ部材から電気的に絶縁することである。本発明によると、複数の半導体装置を電気的に接続するリードフレーム組立体が提供される。この組立体は、インナリード端部が中央領域とハイブリッド回路とを限定するリードフレームを備える。このハイブリッド回路は、回路トレースを支える誘電体基板から形成される。ハイブリッド回路は回路トレースの少なくとも一部をリードフレームのインナリード端部に電気的に接続する第１手段と、複数の個々の半導体装置を支える第２手段とを包含する。本発明の第２実施例では、リードフレーム組立体は、金属パッケージ部材内に封入され、あるいは、プラスチック成形樹脂内に封入される。上述および他の目的、特徴および利点ならびにその他は、以下の説明および図面からより明瞭になる。第１図は、従来技術による接着剤で封止された金属パッケージを断面図で示す。第２図は、従来技術による、中央に配置されたダイ取付パドルに接合された集積回路装置の平面図を示す。第３図は、本発明の第１実施例によるダイ取付パドル上に装着されかつリードフレームに電気的に接続されたハイブリッド回路の平面図を示す。第４図は、中央に配置されたダイ取付パドルを有するマルチチップモジュールを断面図で示す。第５図は、本発明の第２実施例による、金属パッケージ部材上に装着されたハイブリッド回路を断面図で示す。第６図は、本発明の第３実施例による、金属パッケージ部材上に装着されかつ多層回路を有するハイブリッド回路を断面図で示す。第７図は、本発明の第４実施例による、リードフレームが金属パッケージ部材に接着されたマルチチップモジュールを断面図で示す。第８図は、接着剤でシールされた金属パッケージに封入されたハイブリッド回路を断面図で示す。第９図は、本発明の実施例による、縁部をソケット接続可能な金属製電子パッケージを断面図で示す。第１０図は、第９図の縁部をソケット接続可能なパッケージ（edge socketabl e package）の平面図を示す。第１１図は、縁部をソケット接続可能な第９図のパッケージ内に封入されたマルチチップモジュールを平面図で示す。第１２図は、本発明の実施例による、パッケージベースに接合された回路トレースを有する接着剤でシールされた金属パッケージを断面図で示す。第１３図は、第１２図の回路トレースを用いる縁部をソケット接続可能なパッケージを断面図で示す。第１４図は、第１２図の回路トレースを用いる側部をろう付けされたパッケージを断面図で示す。以下の定義は本願について当てはまり：ハイブリッド回路は、単一のパッケージ内で複数の異なる部材を組み合わせた回路をいう。典型的には、ハイブリッド回路は、誘電体基板上に支えられた回路トレース（circuit traces）と、複数の別個の半導体装置とを備える。マルチチップモジュールは、１またはそれ以上のハイブリッド回路を収容する電子パッケージをいう。第１図は、接着剤でシールされた金属パッケージ１０を断面で示す。このパッケージ１０は、金属製ベース部材１２と、カバー部材１４とを有する。リードフレーム１６が、金属製ベース部材１２とカバー部材１４との間に配置され、ポリマー接着剤１８により、双方に接着される。ダイ取付パドル２０は、一般的にはリードフレームと同じ金属から形成され、熱伝導性のパッド取付接着剤２２により、金属製ベース部材１２に接合される。典型的にはシリコンをベースとした半導体集積回路である集積回路装置２４が、低溶融温度のはんだまたはポリマー接着剤でもよいダイ取付接着剤２６により、ダイ取付パドル２０に接合される。小径のボンディングワイヤ２８は、リードフレーム１６を半導体装置２４に電気的に接続する。米国特許第４９３９３１６号の電子パッケージは、金属製ベース部材１２とカバー部材１４との双方が、アルミニウムまたはアルミニウムをベースとした合金で形成されている。パッケージ部材の面３０の少なくとも一部は、耐蝕および電気絶縁双方の作用をなす陽極酸化層（anodization layer）で被覆されている。金属製ベース部材１２の内側の面３２が陽極処理されているか否かにしたがって、半導体装置２４は、金属製ベース部材１２に電気的に接続されるかあるいはこれから電気的に絶縁される。第２図は、従来技術で知られているダイ取付パドル２０上に半導体装置２４を配置する平面図を示す。ダイ取付パドル２０は、リードフレームのインナリードチップ（inner lead tips）３４により限定される中央領域内に配置される。インナリードチップ３４は、四角形状構造の場合と同様に４方向の全てから、２つの側部から（デュアルインライン構造）、または、単一の側部から（シングルインライン構造）、半導体装置２４に近接することができる。小径のボンディングワイヤ２８が、半導体装置２４をリードフレームのインナリード端部３４に電気的に接続する。これらのボンディングワイヤ２８は、一般に小径であり、典型的には、０．０２５ｍｍ（１ミル）のオーダーの銅、アルミニウム、金またはこれらの合金のワイヤであり、リードフレームのインナリード端部３４および半導体装置２４の電気的作用面上の金属被覆された即ちメタライズされた(metallized) 入力／出力パッドに超音波併用熱圧着（thermosonically bonded）により接合される。これに代え、テープボンディング（tape automated bonding;TAB）で用いられているように銅箔の薄いストリップが、半導体装置２４とインナリード端部２８との間の接続部を形成することもできる。上述のスタンピングおよびエッチングの制約により、制限された数のインナリード端部３４が半導体装置２４に近接することができる。インナリード端部３４を半導体装置２４から遠くに離隔させることで、追加リードの封入を可能とする。しかし、これは望ましい解決手段ではない。ボンディングワイヤの長さが増大すると、装置の作動速度が低下する。ボンディングワイヤが長くなると、たれを生じ、これは回路を電気的に短絡する可能性がある。これらの問題は、本願発明の第１実施例により解決され、これについては、第３図の平面図に示されている。第３図はハイブリッド回路４２の電気接続のためのリードフレーム組立体４０を示している。このハイブリッド回路４２は複数の回路トレース４６を支える誘電体基板４４を備えている。この誘電体基板４４は有機または無機の好適な絶縁材料から形成することができ、剛性または可撓性を有してもよい。一般的に、半導体装置２４^a，２４^b，２４^c，２４^dが、この半導体装置２４^a，２４^b，２４^d で示しているように、誘電体基板４４上に装着される場合、０．０２５〜０．０７６ｍｍ（１〜３ミル）の程度の比較的薄い誘電体基板が、半導体装置からの伝熱を容易にするために、好ましい。半導体装置２４^cが、誘電体基板４４を通って形成された孔４８内で、パッケージベース（図示せず）またはダイ取付パドル２０に直接に装着される場合、誘電体基板の厚さはそれほど重要でなくなる。同様に、誘電体基板４４が窒化アルミニウムまたは炭化ケイ素のような優れた熱伝導性を有する絶縁材料から形成される場合、基板の厚さはそれほど重要ではない。誘電体基板の典型的な材料は、アルミナ（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡｌＮ）および炭化ケイ素（ＳｉＣ）のようなセラミックスを含んでいる。この誘電体基板は、充填済または未充填（either tilled or unfilled）の、ポリイミドまたはエポキシのような有機材料であってもよい。他の基板材料は、優れた熱伝導性と、シルコンをベースとした半導体装置２４の熱膨脹係数に正確に整合する熱膨脹係数とを有するシリコンを含んでいる。複数の回路トレース４６が、通常の手段で誘電体基板４４上に形成されている。セラミックおよびシリコンのような、高温に耐えることができる材料の場合、スクリーン印刷または直接描画のような方法で、所望のパターンを金属ペーストから形成することができる。この金属ペーストはその後、焼成されて、有機バインダーを除去し、金属被覆された即ちメタライズされた（metallized）回路パターンを形成する。誘電体基板４４がポリイミドのような、有機材料をベースとしているときに、化学めっきまたは金属箔の薄層の積層により、金属フィルムを付着することができる。ホトリソグラフィー（photolithography）のような選択的エッチングは上述の回路パターンを形成する。回路トレース４６は、半導体装置２４^a，２４^bを電気的に接続することができる。他の回路トレース４６´は、集積回路装置２４^aを取付けるための金属被覆パッド即ちメタライゼーションパッド（metallization pad）を形成することができる。第１手段が、回路トレースをリードフレームのインナリード端部３４に電気的に接続するために、設けられている。好適な第１手段は、リードフレームのインナリード端部３４と半導体装置２４^bとの間に延びるボンデイングワイヤの長さを短くするために、メタライズされた介挿パッド（interposer pad）４６ ´´を含んでいる。回路トレースは、半導体装置２４^dに接合された金属箔４７をＴＡＢフォーマットに形成することができ、または集積回路装置上の入力／出力サイトに直接はんだ付け（“フリップチップボンデイング”）するための一連の個別のボンデイングサイト（bonding sites）を形成することができる。回路トレースは、電気的に接続するための他の第１手段、すなわち、インナリード端部３４に直接ボンデイングするための延長部５０を形成することもできる。取付けは、超音波併用熱圧着（thermosonic bonding）、熱圧着（thermal com pression bonding）および導電性接着剤のような好適な電導性手段で行うことができる。金錫および鉛錫合金のような低溶融はんだが好ましい。接着剤でシールされた金属パッケージの金属ベース部材１２へのリードフレーム組立体４０の取付状態の横断面が第４図に示されている。第４図はハイブリッド回路４２により、ダイ取付パドル２０に接合された２つの半導体装置２４^a，２４^cを示している。半導体装置２４^aは、メタライズされた回路トレース４６´ のボンデイングパッドに直接接合される。第３図により明瞭に示すように、メタライズされたボンデイングパッド４６´は、半導体装置２４^aの裏側をリードフレームまたは他の半導体装置に電気的に接続可能である。第４図に戻ると、半導体装置２４^cは、ハイブリッド回路４２の孔４８を挿通し、ダイ取付パドル２０に直接接合することができる。ハイブリッド回路４２またはダイ取付パドル２０への半導体装置２４^a，２４^cの取付けは、エポキシまたは低溶融温度はんだのような通常の手段で行うことができる。半導体装置の裏側とボンデイングサイトとの間の電気接続が望まれる場合、金錫共融混合物ような金属はんだまたは鉛錫組成物を使用することができる。その代わりに、銀充填エポキシのような導電性接着剤が使用可能である。第３図に示すように、集積回路装置２４^dが誘電体基板４４に直接接合される場合、好適なダイ取付材料はポリマー接着剤を含み、誘電体基板４４がセラミックまたはシリコンのような高温基板である場合、封止ガラスが使用可能である。さらに、基板と合金化される金属、たとえば、シリコン基板の場合、金が使用可能である。第４図に戻ると、ハイブリッド回路４２を外部リードフレームに接続する２つの方法が示されている。小径のボンデイングワイヤ２８は、インナリード端部３４をボンデイングパッド４６´´に電気接続し、このボンデイングパッドは第２ボンデイングワイヤ２８´を介して半導体装置２４^cに電気接続される。この介挿回路構造体は、リードフレームを半導体装置２４^cに接続するために必要なボンデイングワイヤの長さを減少する。その代わりに、箔延長部５０が、回路金属被覆即ち回路メタライゼーション（ circuit metallization）４６から延在して、インナリード端部３４に直接接続することができる。箔延長部５０とインナリード端部３４との間のボンド(bond) ５２は、箔延長部とインナリード端部との間の電導性を保持する、たとえば、導電性接着剤、はんだまたは熱圧着または超音波併用熱圧着のような好適な手段で行うことができる。金−錫または鉛−錫合金のような低溶融温度はんだが最も好ましい。その後、リードフレーム組立体４０が、パッド取付接着剤２２で、金属ベース部材１２に接合される。パッド取付接着剤２２は、はんだまたはエポキシのような好適な金属またはポリマー接着剤であってもよい。ポリマー接着剤が使用される場合、熱伝導を改善するために、接着剤の熱伝導性を増大することが望ましい。パッド取付接着剤２２は、銀、黒鉛またはアルミナのような熱伝導性材料が充填された熱硬化性エポキシであってもよい。この実施例の１の特に有利な点が、ダイ取付パドル２０への半導体装置２４^cの直接接合で示されている。ハイブリッド回路４２の全ての利点が得られるが、半導体装置２４^cは金属ダイ取付パドル２０に直接接触する。半導体装置により発生した熱は、熱伝導性ダイ取付パドル２０に達するにいたるまで、熱絶縁性の誘電体基板を貫通しない。本発明の第２実施例の横断面が第５図に示されている。ハイブリッド回路４２は、たとえば、接着剤５４で、金属ベース部材１２に直接接合される。誘電体基板４４は回路トレース４６と金属ベース部材１２との間を電気絶縁するが、金属ベース部材とハイブリッド回路４２との間に無機誘電体層を形成するのが望ましい。金属基板がアルミニウムまたはアルミニウムをベースとした合金であるときに、無機誘電体層は、３ＸＸＸシリーズのアルミニウム合金（１．５重量％以下のマンガンを含むアルミニウム）の場合に完全な黒色(integral black color)を呈する、硫酸と５−スルホサリチル酸(sulfosalicylic acid)を含む溶液でのアノード浸漬(anodic immersion)のような、好適な陽極酸化プロセスで形成された陽極酸化されたアルミニウムの層を形成することができる。金属ベース部材１２が銅または銅をベースとした合金である場合、無機誘電体層５６は、第２材料で被覆しかつこの第２材料から無機誘電体層を形成することにより、または絶縁層を直接接合することにより、元の場(in situ)に形成された薄い耐火材酸化物層(refractory oxide)を形成することができる。この“in s itu”プロセスは、銅をベースとした合金の成分から直接、無機誘電体層５６を形成する工程を含んでいる。好ましい銅合金は約２重量％から約１２重量％のアルミニウムを含んでいる。１つの特に好ましい合金は、２．５〜３．１％のアルミニウムと１．５〜２．１％のシリコンと残部の銅を含む銅合金Ｃ６２８１である。この銅をベースとした合金は、低含有量の酸素を有するガス中で加熱することにより酸化される。１つの好ましいガスは、４％の水素と９６％の窒素とガス中に混合された微量の水から分解された微量の酸素である。銅をベースとした合金が無機誘電体層５６の「in situ」形成に適していない場合、銅をベースとした合金は、米国特許第４８６２３２３号に開示されているように、耐火材酸化物を形成可能な金属または合金でクラッド可能である。その代わりに、Crane et alに対する米国特許第４８８８４４９号に開示されているように、銅をベースとした基板は、ニッケルのような第２金属で被覆することができ、この被覆層上に耐火材酸化物が形成される。他の好適な技術が、Dotzer e t alに対する米国特許第４４９５３７８号に開示されている。鉄または銅基板は銅または銀の金属フラッシュ(metallic flash)で被覆される。その後、アルミニウムが、このフラッシュ上に電解付着されかつ陽極酸化されて、無機誘電体層を形成する。無機誘電体層５６を金属ベース部材１２上に形成する更に他の方法が、Nakani shi et alに対する米国特許第４６１１７４５号に開示されている。窒化アルミニウム基板は、銀と、チタン、ジルコニウムおよびハフニウムからなる群から選択された反応性金属とを含む鑞付け材料を使用して銅層にはんだ付けされる。無機誘電体層５６を形成する方法が何であっても、この層の形成は選択的なものであることが好ましく、たとえば、陽極酸化のような電解プロセスが使用される場合、プレーターテープ（plater´s tape）で、選択された領域をマスクしてこの領域に層が形成されるのを防止する。選択的付着により、半導体装置２４^e を金属ベース部材１２に直接接合して、電子装置からの熱伝導を最大にすることができる。その代わりに、半導体装置２４^fを無機誘電体層に接合することができる。実施例２４^eと２４^fとの間の選択は、金属ベース部材１２からの電気絶縁が望まれているかどうかに依る。前述の実施例の場合と同様に、半導体装置２４^dは、回路トレース４６から形成されたメタライゼーションパッド４６´に接合可能である。第６図は本発明の第３実施例の横断面を示している。この実施例において、ハイブリッド回路は、複数の金属層と金属層を分離する少なくとも１の誘電体層とを有する多層ハイブリッド回路５８を備えている。回路トレース４６は第１金属層６０および第２金属層６２上に形成することができる。その代わりに、金属層の１は、グランドプレーン（ground plane）またはパワープレーン（power plan e）として使用される固体シートを備えることができる。当該技術分野で知られている手段、たとえば、非導電性ビアの壁部にカーボンブラックの分散を付着し、その後、Minten et alに対する米国特許第４６１９７４１号に開示されているように、銅のような導電性材料を電解または化学めっきして形成された電導性ビア６４が使用可能である。電導性ビア（conductive vias）６４は、第２金属層を半導体装置２４^bの面上の入力／出力サイト（input/output sites）に電気接続可能とする。半導体装置は、金属層のいずれか、中間誘電体層６４、無機誘電体層５６に対するダイ取付パドル（図示せず）または金属ベース部材１２に接合可能である。第６図は２つの金属層と単一の誘電体層を備える多層ハイブリッド回路５８を示しているが、金属層と中間誘電体層との数は任意とすることができる。さらに、第６図は、多層ハイブリッド回路５８が、金属ベース部材１２の面上に形成された無機誘電体層５６に直接接合される実施例を示しているが、ダイ取付パドルを、多層ハイブリッド回路と金属ベース部材との間に配置することも本発明の範囲内である。第７図は本発明の第４実施例の横断面を示している。金属ベース部材１２は少なくとも１の面上に形成された無機誘電体層５６を有している。熱硬化性ポリマー、熱可塑性ポリマーまたは封止ガラスのような熱伝導性を有しかつ電気絶縁性を有するパッド取付接着剤２２は、リードフレームのインナリード端部３４と複数のダイ取付パドル２０との双方を金属ベース部材に接合する。ボンデイングワイヤ２８は、半導体装置２４をリードフレームと、このリードフレームから電気絶縁された内側のリードフィンガー（lead fingers）または金属製ラン（run）を形成することができる金属回路ラン６６とに電気的に接続する。半導体装置２４はダイ取付接着剤２６でダイ取付パドル２０に接合される。ダイ取付パドルはその後、熱伝導性パッド取付接着剤２２で無機誘電体層に接着される。第３図から第７図に示されているリードフレーム組立体は、プラスチック、セラミックまたは金属のような好適な電子パッケージ内に封入可能である。第８図は、多層ハイブリッド回路が金属電子パッケージ内に封入されている好ましい実施例の横断面を示している。第８図に示されている全ての素子はハイブリッド回路５８の構造をより良く示すために一定した縮尺で表示されていない。その結果、ある素子、特に半導体装置２４は図中、大きさが変えられている。パッケージは、アルミニウムをベースとした合金のような熱伝導性材料から形成された金属ベース部材１２を有している。フィン７２を、放熱を増大するために、金属ベース部材１２に形成することができる。第１金属層６０と第２金属層６２と中間誘電体層６４とを有する多層ハイブリッド回路５８は、接着剤５４でダイ取付パドル２０に接合される。熱伝導性パッド取付接着剤２２は多層ハイブリッド回路とダイ取付パドル２０とを金属ベース部材１２に接合する。ベース部材１２の面３０は、電気絶縁と耐蝕性を改善するために、無機誘電体層で被覆するのが好ましい。第１金属層６０は、リードフレーム１６のインナリード端部３４に直接接合するために、片持ち状の箔延長部５０を含んでいる。複数の半導体装置２４はダイ取付パドル２０に接合される。ボンデイングワイヤ２８は半導体装置２４を第１金属層に形成された回路トレースに電気的に接続する。第２金属層への電気接続も電導性ビア（conductive vias）（図示せず）を使用して行うことができる。カバー部材１４と金属ベース部材１２とは、ポリマー接着剤１８でリードフレーム１６に接合される。ポリマー接着剤１８が熱硬化性エポキシまたは硬化させるために熱を必要とするその他の接着剤である場合、パッケージキャビテイ７４内の空気が加熱中に膨脹する。キャビテイの容積の変化がポリマー接着剤１８に圧力を形成しかつ不十分なシールが生じるのを防止するために、通気孔７６がカバー部材１４に形成されるのが好ましい。通気孔７６はその後、たとえば、小さな金属スラグを接着剤でシールしてマルチチップモジュール７０を完成することにより、シールされる。第８図は、リードフレーム組立体が金属パッケージ内に封入される実施例を示しているが、成型されたプラスチックパッケージ、セラミックパッケージまたはガラスでシールされた金属パッケージ内に上述のリードフレーム組立体を封入することは本発明の範囲内である。第９図は、本発明の他の実施例の横断面を示している。電子パッケージ９０は、外部ソケット（external socket）に電気接触するために縁部で接続可能である。パッケージ９０は、金属、金属合金または金属化合物のような熱伝導性材料から形成されるベース部材９２を有している。銅とアルミニウムをベースとした材料は優れた熱伝導性の点から好ましい。封入されたシリコンをベースとした半導体装置９４の熱膨脹係数の近接した整合が必要な場合、ベース部材９２は鉄−ニッケル合金から形成可能である。リードフレーム９６が、第１誘電体シーラント（sealant）９８でベース部材９２に接合される。第１誘電体シーラントは、熱硬化性または熱可塑性のポリマー樹脂または封止ガラスのような好適な接着材料である。誘電体シーラント９８は熱硬化性エポキシ樹脂であるのが好ましい。リードフレーム９６は銅または銅をベースとした合金のような好適な電導性材料である。ポリマー、セラミックまたは金属のような好適な材料から形成可能なカバー部材１００は第２誘電体シーラント１０２でリードフレーム９６に接合される。組立てを容易にするために、第２誘電体シーラント１０２は、同じ熱的分布(therm al profile)が双方のシーラントを硬化するように、第１誘電体シーラント９８と同じ材料から形成されるのが好ましい。カバー部材１００は、熱膨脹係数の不整合によるパッケージの屈曲を防止するために、ベース部材９２のものに近接した熱膨脹係数を有する材料から形成されるのが好ましい。一般的に、カバー部材１００はベース部材９２と同じ材料から形成される。リードフレーム９６のリードの外側部分１０４は、カバー部材１００の周部を越えて延在し、ベース部材９２で支えられる。外側部分１０４はベース部材９２の周部で終端するのが好ましい。第１誘電体シーラント９８は外側部分１０４を金属ベース部材９２から電気絶縁する。電気絶縁を改善するために、ベース部材９２は誘電体層で被覆される。ベース部材９２とリードフレーム９６と第１誘電体シーラント９８との厚さを変えることにより、縁部で接続可能な部分１０６は所望の厚さとすることができる。プリントワイヤリングボードソケットの典型的な厚さは約１．１ミリメートルである。第１０図は第９図の電子パッケージの平面図を示している。外側部分１０４は明確化のために陰影が付されている。縁部での接続を容易とすることに加えて、この構造の利点は、リードがベース部材９２に強固に接着されるために、外部リードの損傷、湾曲または歪みが発生する可能性がほとんどないということを含んでいる。リードは第１０図に示すように、パッケージの全ての４側部から延在しているが、リードが１、２、または３つの側部から延在することも本発明の範囲内である。第１１図はハイブリッド回路１１２を収容する電子パッケージ１１０の平面図を示し、このハイブリッド回路は当該技術分野で知られているものまたは上述のハイブリッド回路のいずれかとすることができる。回路トレース１１４とこの回路トレースを電気部材１１８に電気的に接続する手段１１６は上述されている。回路トレース１１４はリードフレームの内側部分に電気的に接続され、リードフレームの外側部分１０４はパッケージカバー１００を越えて延在してソケット（ socket）に電気接続される。第１２図は本発明の他の実施例による、接着剤でシールされた電子パッケージ１２０の横断面を示している。この実施例において、好適な金属、金属合金または金属化合物とすることができるベース部材１２２は誘電体層１２４で少なくとも部分的に被覆される。ベース部材１２２はアルミニウムをベースとした材料で、誘電体層１２４は陽極酸化層であるのが好ましい。回路トレース１２６は、スクリーン印刷、イオンまたはプラズマ付着または直接描画のような好適な方法で誘電体層１２４上に直接付着される。回路トレースは、焼成またはその他の硬化処理後に誘電体層１２４に接着する導電性材料である。好適な材料は、銅、タングステン、パラジウム／ニッケル合金およびクロム／銅／クロム／積層構造体のような金属被覆即ちメタライゼーション（metallizations）を含んでいる。銀を充填したエポキシのような導電性ポリマーも使用することができる。他の群の好適な材料は、一般的に、比較的低融点金属または金属合金粉末と、比較的高融点金属粉末と、フラックスとの混合物である。典型的に、高融点金属粉末は銅粉末である。しかし、銀、金、パラジウムおよびニッケルのような他の金属または合金およびその合金が使用可能である。低溶融温度粉末は錫、ビスマス、鉛、ガリウム、インジウムまたはその他の金属または高融点粉末部材より低い融点を有する金属合金であってもよい。焼成中、フラックスは除去され、金属粉末が拡散し、比較的溶融温度が高い金属間合金を形成する。このタイプの電導性インクは、カリフォルニア、カールスバッドのToranaga Technologies，Inc．から入手可能である。１つまたはそれ以上の集積回路装置１２８またはその他の電気部品が、ワイヤボンデイング、ＴＡＢ取付またはフリップチップボンデイングのような好適な手段１３０で回路トレース１２６に電気的に接続される。回路トレース１２６は、ワイヤボンデイング、ＴＡＢ取付または直接はんだ付けのような好適な手段でリードフレーム１３２に電気的に接続される。熱硬化性ポリマー樹脂、熱可塑性ポリマー樹脂または封止ガラスは、リードフレーム１３２をベース部品１２２に接合する。カバー部材１３６は好適な手段、好ましくは同じ第１誘電体シーラント１３４で、リードフレームの対向側に接合される。第１３図を参照すると、回路トレース１２６はベース部品１２２の周部に延びて、上述のように、縁部でソケット接続可能なパッケージを形成することができる。第１４図は本発明の他の実施例による電子パッケージの横断面を示している。このパッケージのほとんどの素子は、第１２図および第１３図のものと同じであるが、回路トレース１２６はベース部材１２２およびカバー部材１３６の周部で終端する。鉛錫合金または金錫合金のような好適なはんだ１４２が、たとえば、はんだデイッピングまたはスクリーン印刷で、回路トレース１２６の縁部に付着される。リードフレーム１４４が、はんだ１４２に接触しかつはんだに接合され、側部鑞付けパッケージを形成する。本発明により、前述の目的、手段および利点を十分に満たすハイブリッド回路が提供されることは明白である。特定の実施例との組合わせで本発明について説明したが、多くの代替え、修正および変更が上記説明に鑑み、当業者に明らかであることは明白である。したがって、請求の範囲の精神および幅広い範囲内において、この全ての代替え、修正および変更を行うことが予定されている。Detailed Description of the Invention Edge-connectable metal package The present invention is directed to a metal package for housing a plurality of integrated circuit devices. ages). In particular, the present invention is electrically connected to the lead frame and Adhesive-sealed with the circuit thermally connected to the package base A metal package adhesively sedled. An adhesive encapsulated metal package is described in US Pat. No. 41058 to Hascoe. 61, 4461924 to Butt and 4 to Mahulikar et al. No. 939316. This package is a metal ba It has a base and a cover. The lead frame has a base and a cover Placed between and glued to both sides. Connect the integrated circuit device to the lead frame. Can be equipped with an integrated centrally located die attach paddle You. Molded plastic packages such as quad flat packs (QFPs) or Ceramic packages such as Lamic dual in-line packages (CERDIPs) One advantage of metal packages over cages is improved heat transfer. metal The package stores the heat generated during operation of the device in plastic or ceramic. Remove more efficiently than packaging. Improved heat dissipation is an improvement of metal parts The ability of this member to dissipate heat and radiate laterally along the entire surface of this package. It is due to. Improved heat dissipation can be achieved with plastic or ceramic Allows encapsulation of more complex and higher power integrated circuit devices than cages . Since the integrated circuit device becomes more complicated, it is possible to combine the external circuit and other integrated circuit devices with each other. More electrical connections are needed. The lead that electrically connects this device to an external circuit. Drive frames are typically about 0.13 mm to about 0.51 mm (5 to 20 mils) thick Manufactured from a copper-based alloy having Stamping and The minimum width of each lead and the spacing between It is almost equal to the thickness of the frame. This makes it possible to approach integrated circuit devices. The number of cards is limited. Another limitation is the lead length. Integrated circuit devices are more powerful Electrical signals are sent from one device to the next because they operate faster Time limits the speed of electronic devices (eg, computers). Signal device is each electronic When encapsulated in a package, electronic signals are sent from this device to the bonding wire. The circuit trace on the printed circuit board goes through the ear (bond wire) and the lead frame. Through the circuit trace, the second lead frame, and the second Must be routed through a bonding wire to a second separately housed device No. Increases connection density to integrated circuit devices and allows electrical signals to be routed from device to device One way to reduce the time it takes is a hybrid circuit. Hybrid The conductive circuit includes conductive circuit traces formed on the dielectric substrate. Have. Individual integrated circuit devices, all of which can be placed on a single substrate So that it is electrically connected to the circuit traces. Hybrid circuits are generally A metal, plastic or ceramic package called a chip module It can be enclosed in Examples of multichip modules and the theory of their development Akira entitled "Circuits Meet the Challenge of Size, Power and Flexibility" Hodson's paper is "ELECTRONIC PACKAGING AND PRO" published in October 1991. DUCTION ”. Multichip modules address the problem of increased density of integrated circuit devices. I However, a dielectric substrate, typically silicon or alumina, is a multichip module. Not ideal for heat transfer from joules. Aluminum nitride replaced Although it has been proposed in the past and has a better heat transfer, this material is brittle and processable. Have difficulty. Applicants have found that low cost, high thermal conductivity multichip modules It was defined that it can be formed by using. Copper, aluminum or a combination of Gold preferred metals have better thermal conductivity than regular silicon and alumina substrates. And is often used to house circuits (Kovar Better thermal conductivity than. Therefore, an object of the present invention is to provide a multi-chip module having high thermal conductivity. Is to provide. A feature of the invention is that it is rigid or flexible, single layer or multi-layer. The circuit in Fig. 1 is to be adhered to the metal substrate with the inorganic dielectric layer placed between them. You. A plurality of integrated circuit devices arranged around this circuit or the perimeter of this circuit. Electrically connected to the lead frame. Still another feature of the present invention is that a metal substrate and an inorganic material are used. Dielectric layers, circuit traces and intervening die attach paddles The device can be attached to any one of e). An advantage of the present invention is that the multi-chip module has high heat dissipation capability . Another advantage of the present invention is that the inorganic dielectric layer is a circuit and lead bonded to an integrated circuit device. The electrical frame is electrically isolated from the metal package parts of the multi-chip module. To be related. According to the present invention, a lead frame assembly for electrically connecting a plurality of semiconductor devices Is provided. This assembly consists of an inner lead end with a central area and a hybrid circuit. And a lead frame for limiting This hybrid circuit has a circuit trace Is formed from a dielectric substrate that supports. Hybrid circuits have less circuit traces And a first means for electrically connecting a part thereof to the inner lead end portion of the lead frame, Second means for supporting a plurality of individual semiconductor devices. In a second embodiment of the present invention, the lead frame assembly is mounted in a metal package member. Encapsulated or encapsulated in plastic molding resin. The above and other objects, features and advantages and others are in the following description and figures. It becomes clearer from the aspect. FIG. 1 shows in cross-section a metal package sealed with an adhesive according to the prior art. . FIG. 2 shows a prior art assembly bonded to a centrally located die attach paddle. The top view of a product circuit device is shown. FIG. 3 is a view showing a lead mounted on a die mounting paddle according to a first embodiment of the present invention. FIG. 6 shows a plan view of a hybrid circuit electrically connected to a frame. FIG. 4 shows a multi-chip module having a die mount paddle centrally located. Is shown in a sectional view. FIG. 5 is a schematic diagram of a package mounted on a metal package member according to a second embodiment of the present invention. The bridging circuit is shown in cross section. FIG. 6 shows a third embodiment of the present invention mounted on a metal package member and A cross-sectional view of a hybrid circuit having a multilayer circuit is shown. FIG. 7 shows a lead frame having a metal package member according to a fourth embodiment of the present invention. Figure 3 shows a cross-sectional view of a multi-chip module adhered to. Figure 8 shows a hybrid circuit in a metal package sealed with an adhesive. The path is shown in cross section. FIG. 9 shows a metal electronic package capable of socket-connecting an edge portion according to an embodiment of the present invention. The cage is shown in cross section. FIG. 10 shows a package (edge socketabl) in which the edge portion of FIG. 9 can be socket-connected. e package) is shown in plan view. FIG. 11 shows the package enclosed in the package of FIG. Figure 2 shows a multichip module in plan view. FIG. 12 shows a circuit tray bonded to a package base according to an embodiment of the present invention. Figure 3 shows in cross-section a metal package sealed with an adhesive having a base. FIG. 13 is a view of the edge-socketable pad using the circuit trace of FIG. The cage is shown in cross section. FIG. 14 is a side brazed package using the circuit traces of FIG. FIG. The following definitions apply for this application: Hybrid circuits combine multiple different components in a single package A circuit. Hybrid circuits are typically circuits supported on a dielectric substrate. Includes circuit traces and a plurality of discrete semiconductor devices. Multi-chip module contains one or more hybrid circuits An electronic package. FIG. 1 shows in cross section a metal package 10 sealed with an adhesive. This package The cage 10 has a metal base member 12 and a cover member 14. Reed A frame 16 is disposed between the metal base member 12 and the cover member 14, It is adhered to both sides by the mer adhesive 18. The die attach paddle 20 is typically formed from the same metal as the leadframe, It is bonded to the metal base member 12 with a thermally conductive pad mounting adhesive 22. An integrated circuit device 24, which is typically a silicon-based semiconductor integrated circuit, The die attach adhesive 26, which may be a low melting temperature solder or polymer adhesive, It is joined to the die mounting paddle 20. The bonding wire 28 having a small diameter is used as a lead wire. The frame 16 is electrically connected to the semiconductor device 24. The electronic package of US Pat. No. 4,939,316 has a metal base member 12 and a cover. Both the bar member 14 is aluminum or an aluminum-based alloy It is formed with. At least a portion of the surface 30 of the package member is corrosion and electrical resistant. It is covered with an anodization layer that acts as both an air insulator. According to whether the inner surface 32 of the metal base member 12 is anodized or not. The semiconductor device 24 is electrically connected to the metal base member 12, or It is electrically isolated from it. FIG. 2 shows a semiconductor device 24 on a die attach paddle 20 known in the prior art. The top view which arranges is shown. The die mounting paddle 20 is an inner lead of the lead frame. It is located in a central area bounded by inner lead tips 34. I Two inner lead chips 34 are provided from all four directions as in the case of the rectangular structure. Side (dual in-line construction) or single side (single side Online structure) and the semiconductor device 24. Small diameter bonding The wire 28 electrically connects the semiconductor device 24 to the inner lead end 34 of the lead frame. Connection. These bonding wires 28 are generally of small diameter and typically Includes copper, aluminum, gold or this in the order of 0.025 mm (1 mil) Wires of the alloys, and the inner lead end 34 of the lead frame and the semiconductor Metallized on the electrically active surface of device 24 Bonded to the input / output pads by ultrasonic thermobonding It is. Instead, it is used in tape automated bonding (TAB). A thin strip of copper foil, as shown in It is also possible to form a connection with 28. Due to the stamping and etching constraints mentioned above, a limited number of internals The terminal end 34 can be close to the semiconductor device 24. Inner lead end 34 The additional lead can be enclosed by separating the semiconductor device 24 from the semiconductor device 24 at a distance. . However, this is not a desirable solution. Bond wire length increased Then, the operating speed of the device decreases. If the bonding wire becomes long, Occurs, which can electrically short the circuit. These problems are caused by the present invention. Solution of the first embodiment of the invention, which is illustrated in the plan view of FIG. . FIG. 3 shows a lead frame assembly 40 for electrical connection of a hybrid circuit 42. Is shown. This hybrid circuit 42 is an invitation to support a plurality of circuit traces 46. An electric substrate 44 is provided. The dielectric substrate 44 is a suitable organic or inorganic insulating material. It can be formed of a material and can be rigid or flexible. Generally, half Conductor device 24^a, 24^b, 24^c, 24^dHowever, this semiconductor device 24^a, 24^b, 24^d When mounted on the dielectric substrate 44, 0.025 to 0.0 A relatively thin dielectric substrate on the order of 76 mm (1 to 3 mils) can be transferred from a semiconductor device. Preferred for facilitating heat. Semiconductor device 24^cThrough the dielectric substrate 44 Package base (not shown) or die attach paddle in the formed hole 48. When mounted directly on 20, the thickness of the dielectric substrate becomes less important. same Similarly, the dielectric substrate 44 has an excellent heat transfer property such as aluminum nitride or silicon carbide. Substrate thickness is less important if formed from a conductive insulating material . A typical material for the dielectric substrate is alumina (Al₂O_Three), Aluminum nitride (A In) and ceramics such as silicon carbide (SiC). This invitation The electrical board is either filled or unfilled It may be an organic material such as lead or epoxy. Other substrate materials have excellent heat Accurately matches conductivity and coefficient of thermal expansion of semiconductor device 24 based on Silcon Silicon having a coefficient of thermal expansion of A plurality of circuit traces 46 are formed on the dielectric substrate 44 by conventional means. . For materials that can withstand high temperatures, such as ceramics and silicon, Metal paste the desired pattern by methods such as screen printing or direct drawing Can be formed from This metal paste is then fired to form an organic binder. N Remover and metallized circuit pattern Form The dielectric substrate 44 is based on an organic material such as polyimide. Adheres a metal film by chemical plating or laminating thin layers of metal foil when can do. Selective energy such as photolithography The etching forms the circuit pattern described above. The circuit trace 46 is used for the semiconductor device 24.^a, 24^bCan be electrically connected You. The other circuit trace 46 ′ is the integrated circuit device 24.^aMetallization for mounting To form a pad or metallization pad it can. The first means directs circuit traces to the inner lead end 34 of the leadframe. It is provided for electrical connection. A suitable first means is a lead frame Inner lead end portion 34 of semiconductor device 24^bBonding wire extending between Metallized interposer pad 46 to reduce the length of the Includes ''. The circuit trace is the semiconductor device 24.^dThe metal foil 47 bonded to the TAB former Can be formed into a single chip or directly to the input / output site on the integrated circuit device. A series of individual bonds for attachment (“flip chip bonding”) Bonding sites can be formed. Circuit traces are another first means for making electrical connections, namely internal It is also possible to form an extension 50 for directly bonding to the cord end 34. . For mounting, use ultrasonic bonding with thermocompression bonding, thermocompression bonding (thermal com) can be done by any suitable electrically conductive means such as pression bonding) and conductive adhesives. it can. Low melting solders such as gold tin and lead tin alloys are preferred. Lead flakes to metal base member 12 of metal package sealed with adhesive A cross section of the assembled state of the frame assembly 40 is shown in FIG. Figure 4 shows a hybrid Two semiconductor devices 24 joined to the die attachment paddle 20 by the drive circuit 42.^a, 24^cIs shown. Semiconductor device 24^aIs a metallized circuit trace 46 ' It is directly bonded to the bonding pad of. As shown more clearly in FIG. The raised bonding pad 46 ′ is used for the semiconductor device 24.^aThe back side of It can be electrically connected to a frame or other semiconductor device. Returning to FIG. 4, the semiconductor device 24^cThrough the hole 48 of the hybrid circuit 42 However, it can be directly joined to the die mounting paddle 20. Hybrid circuit 42 Or semiconductor device 24 to die attach paddle 20^a, 24^cCan be mounted with epoxy or Can be done by conventional means such as low melting temperature solders. Back side of semiconductor device If an electrical connection between the and the bonding site is desired, such as a gold-tin eutectic mixture Metallic solder or lead-tin compositions can be used. Instead, use a silver filled A conductive adhesive such as Poxy can be used. As shown in FIG. 3, the integrated circuit device 24^dIs directly bonded to the dielectric substrate 44. In this case, a suitable die attach material comprises a polymer adhesive and the dielectric substrate 44 is a ceramic If it is a high temperature substrate such as quartz or silicon, a sealing glass can be used. In addition, gold can be used in the case of metals that are alloyed with the substrate, for example silicon substrates. Noh. Returning to FIG. 4, the two connecting the hybrid circuit 42 to the external lead frame. Method is shown. The small diameter bonding wire 28 is attached to the inner lead end 3 4 is electrically connected to the bonding pad 46 ″, and this bonding pad is the second The semiconductor device 24 through the bonding wire 28 '^cElectrically connected to. This The insertion circuit structure is formed by connecting the lead frame to the semiconductor device 24.^cRequired to connect to Reduce the length of the holding wire. Instead, the foil extension 50 includes a circuit metallization or circuit metallization ( circuit metallization) 46 to connect directly to inner lead end 34 can do. Bond between foil extension 50 and inner lead end 34 52 retains electrical conductivity between the foil extension and the inner lead end, for example, a conductor. By suitable means such as electro-adhesives, solder or thermocompression or ultrasonic thermocompression It can be carried out. Low melting temperature solders such as gold-tin or lead-tin alloys are most preferred. Good. Then, the lead frame assembly 40 is bonded to the metal base with the pad mounting adhesive 22. It is joined to the member 12. The pad mounting adhesive 22 may be solder or epoxy. It may be any suitable metal or polymer adhesive. Polymer glue is used If it is desirable to increase the thermal conductivity of the adhesive to improve the thermal conductivity . Pad mounting adhesive 22 is filled with a thermally conductive material such as silver, graphite or alumina. It may also be a thermoset epoxy. One particular advantage of this embodiment is that A semiconductor device 24 to the mounting paddle 20^cIs shown with a direct bond. Hybrid Although all the advantages of the switching circuit 42 are obtained, the semiconductor device 24^cIs a metal die mounting paddle Contact 20 directly. The heat generated by the semiconductor device is transferred to the heat conductive die mounting paddle. It does not penetrate the heat insulating dielectric substrate until reaching 20. A cross section of a second embodiment of the invention is shown in FIG. Hybrid circuit 42 Are directly bonded to the metal base member 12 with the adhesive 54, for example. Dielectric base The plate 44 provides electrical insulation between the circuit traces 46 and the metal base member 12, but It is desirable to form an inorganic dielectric layer between the base member and the hybrid circuit 42. Yes. When the metal substrate is aluminum or an aluminum-based alloy The inorganic dielectric layer is a 3XXX series aluminum alloy (1.5% by weight or less). In the case of aluminum containing manganese), a perfect black color (integral black color) The solution containing sulfuric acid and 5-sulfosalicylic acid. Formed by a suitable anodizing process, such as node immersion A layer of anodized aluminum can be formed. When the metal base member 12 is copper or a copper-based alloy, an inorganic dielectric Layer 56 is coated with a second material and forms an inorganic dielectric layer from this second material. By in-situ bonding, or by direct bonding of insulating layers. A thin refractory oxide layer can be formed. This “in s The "itu" process deposits the inorganic dielectric layer 56 directly from the components of the copper-based alloy. The forming process is included. A preferred copper alloy is about 2% to about 12% by weight alloy. Contains Luminium. One particularly preferred alloy is 2.5-3.1% Al. Copper alloy C6281 containing minium, 1.5 to 2.1% silicon, and the balance copper. You. This copper-based alloy should be heated in a gas with a low oxygen content. Is oxidized by and. One preferred gas is 4% hydrogen and 96% nitrogen and gas It is a trace amount of oxygen decomposed from a trace amount of water mixed in. Copper-based alloys are not suitable for "in situ" formation of the inorganic dielectric layer 56 In this case, a copper-based alloy is disclosed in US Pat. No. 4,862,323. As such, it can be clad with a metal or alloy capable of forming a refractory oxide. That Instead, it is disclosed in US Pat. No. 4,888,449 to Crane et al. As such, copper-based substrates may be coated with a second metal such as nickel. The refractory oxide is formed on the coating layer. Another suitable technology is the Dotzer e No. 4,495,378 to T al. Iron or copper substrate It is coated with a metallic flash of copper or silver. Then the aluminum Um was electro-deposited and anodized on this flash to remove the inorganic dielectric layer. Form. Yet another method of forming the inorganic dielectric layer 56 on the metal base member 12 is Nakani. It is disclosed in US Pat. No. 4,611,745 to shi et al. Aluminum nitride The aluminum substrate is selected from the group consisting of silver and titanium, zirconium and hafnium. Soldered to the copper layer using a braze material containing the selected reactive metal. Whatever the method of forming the inorganic dielectric layer 56, the formation of this layer is selective. Preferably an electrolytic process such as anodization is used. If you need to mask the selected area with a platter's tape. Prevents formation of layers in this area. By the selective attachment, the semiconductor device 24^e To directly bond the metal to the metal base member 12 to maximize heat transfer from the electronic device. Can be. Instead, the semiconductor device 24^fCan be bonded to the inorganic dielectric layer. Wear. Example 24^eAnd 24^fThe choice between and is the electrical insulation from the metal base member 12. Depends on whether or not is desired. As in the case of the above-described embodiment, the semiconductor device 24^dIs formed from circuit trace 46 It can be bonded to the formed metallization pad 46 '. FIG. 6 shows a cross section of a third embodiment of the present invention. In this example, The hybrid circuit includes a plurality of metal layers and at least one dielectric layer separating the metal layers. The multi-layer hybrid circuit 58 having Circuit trace 46 is the first metal It can be formed on the layer 60 and the second metal layer 62. Instead, a metal layer 1 is the ground plane or power plane It may comprise a solid sheet used as e). Known in the art Available means such as carbon black dispersion on the walls of non-conductive vias. And then disclosed in U.S. Pat. No. 4,619,741 to Minten et al. Conductive material formed by electrolytic or chemical plating of a conductive material such as copper The sex via 64 can be used. Conductive vias 64 are the second gold The base layer is the semiconductor device 24.^bTo the input / output sites on the It is possible to connect the air. The semiconductor device includes one of the metal layers, the intermediate dielectric layer 64, and the inorganic layer. Die attach paddle (not shown) to the dielectric layer 56 or metal base member 12 Can be joined. FIG. 6 shows a multilayer hybrid circuit 58 with two metal layers and a single dielectric layer. Although shown, the number of metal layers and intermediate dielectric layers can be arbitrary. further FIG. 6 shows that a multi-layer hybrid circuit 58 is formed on the surface of the metal base member 12. FIG. 3 shows an example in which the die attach paddle is directly bonded to the formed inorganic dielectric layer 56. It is also within the scope of the present invention to position the switch between the multilayer hybrid circuit and the metal base member. It is in the box. FIG. 7 shows a cross section of a fourth embodiment of the present invention. The metal base member 12 is small It has an inorganic dielectric layer 56 formed on at least one surface. Thermosetting polymer -, Having thermal conductivity and electrical insulation like thermoplastic polymer or sealing glass The pad mounting adhesive 22 having the adhesive is mixed with the inner lead end portion 34 of the lead frame. Both a number of die attach paddles 20 are bonded to the metal base member. Bonding Wa The ear 28 uses the semiconductor device 24 as a lead frame and an electrical device from the lead frame. Insulated inner lead fingers or metal run Are electrically connected to a metal circuit run 66 which can form Semiconductor device 2 4 is bonded to the die mounting paddle 20 with a die mounting adhesive 26. Die attach paddle Then, it is adhered to the inorganic dielectric layer with a thermally conductive pad attachment adhesive 22. The lead frame assembly shown in FIGS. It can be encapsulated in a suitable electronic package such as lamic or metal. Fig. 8 Is a preferred implementation where the multilayer hybrid circuit is encapsulated in a metal electronic package. The cross section of an example is shown. All elements shown in FIG. 8 are hybrid circuits. Not shown to scale to better show the structure of the lane 58. as a result , Certain elements, particularly the semiconductor device 24, are changed in size in the figure. The package is made of a heat conductive material such as an aluminum-based alloy. It has a formed metal base member 12. Fins 72 to increase heat dissipation In addition, it can be formed on the metal base member 12. First metal layer 60 and second metal layer A multi-layer hybrid circuit 58 having 62 and an intermediate dielectric layer 64 is provided with an adhesive 54. It is joined to the die mounting paddle 20. The heat conductive pad mounting adhesive 22 is a multi-layer hive. The lid circuit and the die mounting paddle 20 are joined to the metal base member 12. Base part Surface 30 of material 12 is coated with an inorganic dielectric layer to improve electrical insulation and corrosion resistance. Preferably. The first metal layer 60 is formed on the inner lead end portion 3 of the lead frame 16. Includes a cantilevered foil extension 50 for direct bonding to 4. Multiple semiconductors The device 24 is joined to the die attach paddle 20. Bonding wire 28 is a semiconductor The device 24 is electrically connected to the circuit traces formed on the first metal layer. Second metal Electrical connections to layers are also made using conductive vias (not shown) be able to. The cover member 14 and the metal base member 12 are attached to each other with a polymer adhesive 18 so that the lead frame It is joined to the arm 16. The polymer adhesive 18 is a thermosetting epoxy or cured For other adhesives that require heat to The air inside expands during heating. Cavity volume changes due to polymer adhesive 18 Vents 76 are closed to create pressure and prevent poor sealing. It is preferably formed on the bar member 14. Vents 76 are then, for example, small To complete the multi-chip module 70 by sealing various metallic slugs with an adhesive To be sealed. FIG. 8 shows an embodiment in which the lead frame assembly is enclosed in a metal package. However, molded plastic packages, ceramic packages or Encapsulate the above leadframe assembly in a glass sealed metal package It is within the scope of the invention. FIG. 9 shows a cross section of another embodiment of the present invention. Electronic package 90 Can be connected at the edge to make an electrical contact with an external socket You. The package 90 is made of a heat conductive material such as metal, metal alloy or metal compound. From It has a base member 92 formed. Materials based on copper and aluminum Is preferable from the viewpoint of excellent thermal conductivity. Encapsulated silicon-based semiconductor If a close match of the coefficient of thermal expansion of the device 94 is required, the base member 92 may be an iron-nickel. It can be formed from Kell alloy. The lead frame 96 is a base member with a first dielectric sealant 98. It is joined to 92. The first dielectric sealant is a thermosetting or thermoplastic polymer. A suitable adhesive material such as resin or sealing glass. Dielectric sealant 98 Is preferably a thermosetting epoxy resin. The lead frame 96 is copper or copper Is a suitable electrically conductive material such as a base alloy. Cover part that can be formed from a suitable material such as polymer, ceramic or metal The material 100 is bonded to the lead frame 96 with the second dielectric sealant 102. set To facilitate standup, the second dielectric sealant 102 has the same thermal distribution (therm). Al dielectric) cures both sealants so that the first dielectric sealant 98 It is preferably formed from the same material as. The cover member 100 has a low coefficient of thermal expansion. Close to that of the base member 92 to prevent bending of the package due to alignment It is preferably formed of a material having a high coefficient of thermal expansion. Generally, the cover member 100 is made of the same material as the base member 92. The outer portion 104 of the lead of the lead frame 96 covers the peripheral portion of the cover member 100. It extends beyond and is supported by the base member 92. The outer portion 104 is the base member 92. It is preferable to terminate at the peripheral portion of. The first dielectric sealant 98 covers the outer portion 104. It is electrically insulated from the metal base member 92. Base member to improve electrical insulation 92 is covered with a dielectric layer. Base member 92, lead frame 96, and first dielectric By varying the thickness with the body sealant 98, the edge connectable portion 106 is It can be of any desired thickness. Typical of printed wiring board sockets The typical thickness is about 1.1 millimeters. FIG. 10 shows a plan view of the electronic package of FIG. The outer part 104 Shaded for clarity. In addition to facilitating connections at the edges, The advantage of this structure is that the leads are firmly adhered to the base member 92, so that the external leads Including that there is little chance of damage, bending or distortion of the card I'm out. The leads extend from all four sides of the package, as shown in FIG. However, it is also within the scope of the invention that the leads extend from one, two, or three sides. It is within. FIG. 11 is a plan view of the electronic package 110 that houses the hybrid circuit 112. This hybrid circuit is known in the art or described above. It can be any of the hybrid circuits. Circuit trace 114 and this time Means 116 for electrically connecting the path trace to the electrical member 118 are described above. The circuit traces 114 are electrically connected to the inner portion of the lead frame and are The outer portion 104 of the ram extends beyond the package cover 100 to extend to the socket ( electrical). FIG. 12 shows an adhesive-sealed electronic package according to another embodiment of the present invention. A cross section of 120 is shown. In this example, a suitable metal, metal alloy or The base member 122, which may be a metal compound, is at least a dielectric layer 124. Is also partially covered. The base member 122 is an aluminum-based material The dielectric layer 124 is preferably an anodized layer. Circuit trace 126 is By suitable method such as clean printing, ion or plasma deposition or direct drawing Directly deposited on the dielectric layer 124. Circuit traces are fired or otherwise cured A conductive material that adheres to the dielectric layer 124 after processing. Suitable materials are copper and tan Gustene, palladium / nickel alloy and chrome / copper / chrome / laminated structure Such metallizations are included. silver Conductive polymers such as filled epoxies can also be used. Another group of suitable materials is generally relatively low melting metal or metal alloy powders, It is a mixture of a relatively high melting point metal powder and a flux. Typically a refractory metal The powder is copper powder. But other like silver, gold, palladium and nickel Metals or alloys and their alloys can be used. Low melting temperature powder is tin, bismuth , Lead, gallium, indium or other metals or higher melting point powder materials It may be a metal alloy having a high melting point. During firing, the flux is removed and the metal The powder diffuses and forms an intermetallic alloy with a relatively high melting temperature. This type of conduction Sex inks are available from Toranaga Technologies, Inc. of Carlsbad, California. Available from. One or more integrated circuit devices 128 or other electrical components are wires. Suitable hands such as bonding, TAB mounting or flip chip bonding Electrically connected to circuit trace 126 at stage 130. Circuit trace 126 is Reconnect by any suitable means such as wire bonding, TAB mounting or direct soldering. It is electrically connected to the battery frame 132. Thermosetting polymer resin, thermoplastic resin The lead frame 132 may be attached to the base component 122 with a trimmer resin or sealing glass. Combine. The cover member 136 is any suitable means, preferably the same first dielectric sealant. At 134, it is joined to the opposite side of the leadframe. Referring to FIG. 13, circuit traces 126 extend around the perimeter of base component 122. Can form a socket-connectable package at the edges, as described above. You. FIG. 14 shows a cross section of an electronic package according to another embodiment of the present invention. Most of the elements in this package are the same as those in FIGS. 12 and 13. However, the circuit trace 126 is located around the base member 122 and the cover member 136. Terminate. Suitable solder 142, such as a lead-tin alloy or a gold-tin alloy, is Attached to the edge of circuit trace 126 by solder dipping or screen printing Is done. The lead frame 144 contacts the solder 142 and is bonded to the solder. Form a side brazed package. According to the present invention, a hybrid circuit that sufficiently fulfills the above-mentioned objects, means and advantages. Is clearly provided. The present invention is described in combination with specific embodiments. Obviously, many alternatives, modifications and variations will be apparent to one of ordinary skill in the art in view of the above description. It is obvious. Therefore, within the spirit and broad scope of the claims. However, it is planned to make all of these substitutions, modifications and changes.

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＭ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＮ，ＣＺ，ＦＩ，ＧＥ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＴ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＮＯ，ＮＺ，ＰＬ，ＲＯ，ＲＵ，ＳＤ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ (72)発明者ブラデン，ジェフリーエス. アメリカ合衆国 94550 カリフォルニア州リバーモアー，アリソンサークル 1059────────────────────────────────────────────────── ─── Continuation of front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA (BF, BJ, CF, CG , CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AM, AU, BB, BG, BR, BY, CA, CN, CZ, FI, GE, HU, JP, KE, K G, KP, KR, KZ, LK, LT, LV, MD, MG , MN, MW, NO, NZ, PL, RO, RU, SD, SI, SK, TJ, TT, UA, UZ, VN (72) Inventors Braden, Jeffrey S. United States 94550 California Allison Circle, Livermore, Ohio 1059

Claims

[Claims] A package (90) enclosing an electronic device (94) of 1.1 or more I mean A base member (92) having a first peripheral portion, A cover member (100) having a second peripheral portion having a size smaller than the first peripheral portion; , An outer portion of the base member (92) disposed between the cover member (100) and the base member (92). (104) comprises a lead frame (96) terminating near the first peripheral portion. A package characterized by: 2. The base member (92) is made of metal, metal alloy, and metal compound. Package (90) according to claim 1, characterized in that it is selected from the group: ). 3. The base member (92) is made of aluminum, aluminum alloy, or The package according to claim 2, wherein the package is an aluminum compound. J (90). 4. The base member (92) is at least partially covered with a dielectric layer. Package (90) according to claim 2 or 3, characterized in that 5. The base member (92) and an outer portion of the lead frame (96), Insulation sealant for joining the base member (92) to the lead frame (96) The combined thickness of the package (90) and the package (90) 5. The method according to claim 4, wherein the function of electrically connecting to Package as described (90). 6. Package (1) for housing one or more electronic devices (128) 20) and A base member (122) at least partially coated with a dielectric layer (124); A cover member (136), A lead frame disposed between the base member (122) and the cover member (136). (132) Bonded to the dielectric layer (124), the electronic device (128) and the lead foil (128). One or more circuit trays electrically connected to both the frame (132) A package (120) comprising: 7. The base (122) is made of aluminum, aluminum alloy, or alloy. It is a aluminum compound, and the dielectric layer is an anodized layer. Package (120) according to claim 6 of the present application. 8. The circuit traces (126) include fired metallizations, Characterized by being selected from the group consisting of silver-filled polymers and conductive inks A package (120) according to claim 7. 9. A package (120, 120) enclosing one or more electronic devices (128) 140), At least partly covered with an anodized layer (124) and having a first perimeter A base member (122) of minium alloy A cover member (136) having a second peripheral portion, One adhered to the anodized layer (124) and extending around the first perimeter Or more circuit traces (126) J (120, 140). Ten. The circuit traces (126) are made of fired metallization, silver filled polymer and conductive material. 10. The method according to claim 9, wherein the ink is selected from the group consisting of electrically conductive inks. Package (120, 140). 11. The first peripheral portion is larger than the second peripheral portion. Package (120) according to clause 9. 12． 10. The scope of claim 9, wherein the first peripheral portion is equal to the second peripheral portion. Package (140) according to paragraph. 13. The lead frame (144) has the circuit trace () near the first peripheral portion. Claim 1 characterized in that it is soldered (142) to the edge of 126). The package (120, 140) according to item 1 or 12.