JPH0946714A

JPH0946714A - 撮像装置の色信号処理回路

Info

Publication number: JPH0946714A
Application number: JP7191544A
Authority: JP
Inventors: Kanjiyutsu Zen; 桓述全
Original assignee: SANSEI DENSHI JAPAN KK
Current assignee: SANSEI DENSHI JAPAN KK
Priority date: 1995-07-27
Filing date: 1995-07-27
Publication date: 1997-02-14

Abstract

(57)【要約】【課題】インタライン方式のＣＣＤを用いた撮像装置
において、高速シャッタースピードでも色ズレの発生し
ない色信号処理回路を提供する。【解決手段】垂直レジスタ２０には転送信号ＳＧ１
を、垂直レジスタ２１には転送信号ＳＧ２を使用するよ
うに、交互に信号ＳＧ１，ＳＧ２を印加する。これによ
り、Ａ１ラインの電荷混合を行うピクセルペア〔Ｇ＋Ｃ
ｙ〕の電荷蓄積時間、ピクセルペア〔Ｍｇ＋Ｙｅ〕の蓄
積電荷時間をそれぞれ等しくし、ピクセルペア中に電荷
量差が発生しないようにする。一方、信号ＳＧ１，ＳＧ
２の印加タイミングが異なるので、垂直レジスタ２０と
垂直レジスタ２１とでは電荷蓄積時間の違いから電荷量
差が生じる。そこで、垂直レジスタ２０に対応する水平
レジスタ３０の出力信号Ｓ１と、垂直レジスタ２１に対
応する水平レジスタ３０の出力信号Ｓ２とに対し、リセ
ット信号ＳＵＢから転送信号ＳＧ１，ＳＧ２までの時間
比を基にしたゲインコントロールを行って補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子を用
いた撮像装置に関するもので、特に、ＣＣＤに代表され
る電荷転送形の固体撮像素子を用いた撮像装置に関す
る。

【０００２】

【従来の技術】ビデオカメラや電子スチルカメラ等の撮
像装置で、電荷転送形の固体撮像素子として代表的なＣ
ＣＤを用いた場合の基本構成について、概略的に図４に
示して説明する。その構成は、感光部１に対し、垂直シ
フトレジスタ２及び水平シフトレジスタ３を備えたイン
タライン方式を採用したものである。

【０００３】この撮像装置における色信号処理の基本動
作では、まずリセット信号ＳＵＢにより、感光部１の各
ピクセルに蓄積された電荷がリセットされる。その後、
垂直シフトレジスタ２への転送信号（転送パルス）ＳＧ
１，ＳＧ２が印加されるまで感光部１で電荷が蓄積さ
れ、転送信号ＳＧ１，ＳＧ２が印加されると垂直シフト
レジスタ２へ転送される。垂直シフトレジスタ２へ転送
された電荷は、シフト信号（シフトパルス）Ｖ１〜Ｖ４
に従ってシフトされて水平シフトレジスタ３へ順次送ら
れる。このとき、１フレーム中のＡフィールドでは、Ａ
１，Ａ２のようなラインごとに電荷の混合を行うように
している。即ち、Ａ１ラインについて見ると、電荷混合
するピクセルペアに対しタイミングの異なる転送信号Ｓ
Ｇ１，ＳＧ２を印加して転送しシフトさせることで、
〔Ｇ＋Ｃｙ〕，〔Ｍｇ＋Ｙｅ〕が出力信号として水平シ
フトレジスタ３から出力されるようになっている。

【０００４】

【発明が解決しようとする課題】上記のような構成の撮
像装置でシャッタースピードが高速になる場合、特に１
／３００００秒以上の高速シャッタースピードになる場
合には、電荷リセットから転送信号ＳＧ１印加までと転
送信号ＳＧ２印加までとの時間差による電荷蓄積時間の
比率が大きく開くことになり、感光部１の各ピクセルに
蓄積される電荷量にかなり影響してくる。例えば図５に
示すように１／１０００００秒のシャッタースピードの
場合、リセットから転送信号ＳＧ２までの電荷蓄積時間
は、リセットから転送信号ＳＧ１までの電荷蓄積時間の
倍に相当することになり、この比率の開きにより、感光
部１から転送されて電荷混合されるピクセルペア中の電
荷量に大きな差が発生し得る。そのため、本来の色から
の色ズレが非常に大きくなる可能性がある。撮像対象の
忠実な再現から考えると大きな色ズレは好ましいもので
はなく、改善の余地が残されている。

【０００５】色ズレを抑えるためには、転送信号ＳＧ
１，ＳＧ２のタイミングをシャッタースピードに応じて
変更し、混合ペアの電荷量を調整することも考えられる
が、高速シャッタースピードの下でタイミングを調整す
るのは難しく、限界がある。

【０００６】

【課題を解決するための手段】上記のような課題を解決
するため本発明では、インタライン方式でＣＣＤその他
の電荷転送形の固体撮像素子を用い、転送信号により感
光部から垂直シフトレジスタへ電荷転送し、シフト信号
により水平シフトレジスタへのシフトを行うようになっ
た撮像装置において、１垂直シフトレジスタに同タイミ
ングの転送信号を使用して感光部から電荷転送するよう
にし、そして、１ライン中で垂直シフトレジスタごとに
生じる電荷量差を、対応する水平シフトレジスタの出力
信号をゲインコントロールすることで補正する色信号処
理回路を備えるようにする。

【０００７】即ち、１垂直シフトレジスタに同タイミン
グの転送信号を使用するので、電荷混合するピクセルペ
アの垂直シフトレジスタへの転送を１つのタイミングと
して電荷蓄積時間を混合ペアで等しくすることが可能と
なる。従って、電荷混合するピクセルペア中に電荷量差
は発生しない。この場合、タイミングの違う転送信号を
使用する垂直シフトレジスタでは感光部の電荷蓄積時間
が異なることになり、これに応じて１ライン中に電荷量
差が生じることになる。そこで、水平シフトレジスタの
対応する出力信号に対しゲインコントロールを行い、そ
の電荷量差を吸収するようにしている。従って、電荷量
差から生じる色ズレの発生を抑止でき、撮像対象本来の
色に忠実な色信号を得られるようになる。

【０００８】本発明の好ましい一態様として色信号処理
回路は、２つの転送信号を交互に垂直シフトレジスタに
使用する、つまり１転送信号を垂直シフトレジスタ１つ
おきに使用するようにし、そして、各垂直シフトレジス
タに対応した水平シフトレジスタの出力信号に対し交互
に所定のゲインコントロールを行う構成とする。このよ
うにすれば、水平シフトレジスタの出力信号に対するゲ
インコントロールは、所定のコントロールを交互に繰り
返すだけの単純なものとできる。より好ましくは、感光
部の電荷リセットを行うリセット信号から各転送信号印
加までの時間に基づいて、該時間の短い方の転送信号を
使用する垂直シフトレジスタに対応した水平シフトレジ
スタの出力信号を増幅するようにする。これによれば、
ゲインコントロールは等倍・増幅を繰り返すだけのより
簡単なものとできる。

【０００９】

【発明の実施の形態】本発明の好適な実施形態について
添付図面を用い説明する。

【００１０】図１に、インタライン方式でＣＣＤを用い
た基本構成を概略的に示してある。即ち、感光部１０の
電荷は、垂直シフトレジスタ２０に転送信号ＳＧ１を、
垂直シフトレジスタ２１に転送信号ＳＧ２をそれぞれ使
用して転送されるようになっている。感光部１０はＣ
ｙ，Ｙｅ，Ｍｇ，Ｇの各色対応のピクセルを有し、リセ
ット信号ＳＵＢにより電荷リセットされる。また、垂直
シフトレジスタ２０，２１にはシフト信号Ｖ１〜Ｖ４が
提供され、これにより水平シフトレジスタ３０へのシフ
トが行われる。水平シフトレジスタ３０からは、垂直シ
フトレジスタ２０に対応の出力信号Ｓ１、垂直シフトレ
ジスタ２１に対応の出力信号Ｓ２が交互に１ラインずつ
出力される。尚、同図には一部分を代表的に示してあ
り、この繰り返しが多数構成されるのは勿論である。

【００１１】この構成で、垂直シフトレジスタ２０は転
送信号ＳＧ１、垂直シフトレジスタ２１は転送信号ＳＧ
２で転送を行うようにしてあるので、例えばＡ１ライン
の電荷混合を行うピクセルペア〔Ｇ＋Ｃｙ〕，〔Ｍｇ＋
Ｙｅ〕について、各混合ペアでそれぞれ電荷蓄積時間を
等しくできる。従って、ピクセルペア中の電荷量差は発
生しないようになっている。一方、水平シフトレジスタ
３０から出力される出力信号Ｓ１，Ｓ２については、電
荷蓄積時間が異なることになり、電荷量に差が生じてい
る。これに対しては、出力信号Ｓ１，Ｓ２に対しそれぞ
れ適切なゲインコントロールをかけてその電荷量差を補
正、吸収することで、色ズレを防止することができる。

【００１２】このような色信号処理回路の具体的実施形
態について、図２及び図３に示している。図２のブロッ
ク図に示す光学系４０を介して受光するＣＣＤ４１は、
図３に示すようなアレイ構成をもっている。即ち、この
ＣＣＤ４１は、Ｃｙ，Ｙｅ，Ｍｇ，Ｇの補色フィルタか
らなる色フィルタアレイを配した感光部１０を有してい
る。色フィルタアレイは、水平に２画素、垂直に４画素
の繰り返しを基本格子として形成されている。そして、
感光部１０の電荷は転送部１１を介して垂直シフトレジ
スタ２０，２１へ転送され、更に、シフトされて水平シ
フトレジスタ３０へ送られる。

【００１３】タイミング発生器４２(TIMING GENERATOR)
は、シャッタースピード（感光部１０のピクセルに対す
る最長電荷蓄積時間）に基づき、感光部１０の電荷リセ
ットを行うリセット信号ＳＵＢ、垂直シフトレジスタ２
０，２１へ電荷転送するための転送信号ＳＧ１，ＳＧ２
を所定のタイミングで発生し、更に、垂直シフトレジス
タ２０，２１の電荷シフトのためのシフト信号Ｖ１〜Ｖ
４を発生する。ドライバ４３(V.DRIVER)は、タイミング
発生器４２による各信号を電圧駆動してＣＣＤへ提供す
る。そのとき特に、転送信号ＳＧ１，ＳＧ２とシフト信
号Ｖ１，Ｖ３を重畳させて転送・シフト信号Ｓ１Ｖ１，
Ｓ１Ｖ３，Ｓ２Ｖ１，Ｓ２Ｖ３を生成し、リセット信号
ＳＵＢ及びシフト信号Ｖ２，Ｖ４と共に垂直シフトレジ
スタ２０，２１へ対応させて提供する。

【００１４】即ち、リセット信号ＳＵＢは感光部１０へ
共通に供給され、また、シフト信号Ｖ２，Ｖ４は各垂直
シフトレジスタ２０，２１へ共通に供給される。そして
転送・シフト信号Ｓ１Ｖ１，Ｓ１Ｖ３は垂直シフトレジ
スタ２０へ、転送・シフト信号Ｓ２Ｖ１，Ｓ２Ｖ３は垂
直シフトレジスタ２１へ供給される。つまり、図３に示
すように、転送・シフト信号Ｓ１Ｖ１，Ｓ１Ｖ３と転送
・シフト信号Ｓ２Ｖ１，Ｓ２Ｖ３は垂直シフトレジスタ
２０，２１へ交互に供給される。これにより、転送信号
ＳＧ１がＯＮを示すときに感光部１０のＣｙ，Ｇ，Ｃ
ｙ，Ｍｇの配列が垂直シフトレジスタ２０へ電荷転送さ
れ、転送信号ＳＧ２がＯＮを示すときに感光部１０のＹ
ｅ，Ｍｇ，Ｙｅ，Ｇの配列が垂直シフトレジスタ２１へ
電荷転送される。

【００１５】垂直シフトレジスタ２０，２１へ転送され
た電荷は、シフト信号Ｖ２，Ｖ４及び転送・シフト信号
Ｓ１Ｖ１，Ｓ１Ｖ３，Ｓ２Ｖ１，Ｓ２Ｖ３に従って水平
シフトレジスタ３０へシフトされる。このとき、例えば
１フレーム中のＡフィールドにおけるＡ１，Ａ２の各ラ
インについて見ると、垂直シフトレジスタ２０では〔Ｃ
ｙ＋Ｇ〕，〔Ｃｙ＋Ｍｇ〕のピクセルペアで電荷混合さ
れ、垂直シフトレジスタ２１では〔Ｙｅ＋Ｍｇ〕，〔Ｙ
ｅ＋Ｇ〕のピクセルペアで電荷混合される。そして、各
ライン単位で水平シフトレジスタ３０へ送られる。

【００１６】水平シフトレジスタ３０では、Ａ１ライン
をとって見ると、〔Ｃｙ＋Ｇ〕をＳ１、〔Ｙｅ＋Ｍｇ〕
をＳ２とした出力信号Ｓ１，Ｓ２の繰り返しとなり、こ
れらは感光部１０の水平配列の各ピクセル電荷に対応し
ている。この水平シフトレジスタ３０から出力される出
力信号Ｓ１，Ｓ２は、自動利得制御（ＡＧＣ）を備えた
サンプルホールド回路４４（ＣＤＳ）へ送出されてサン
プルホールドされた後、Ａ／Ｄ変換器４５でデジタル変
換される。そして、デジタル変換後の出力信号Ｓ１，Ｓ
２はゲインコントローラ４６へ入力される。

【００１７】ゲインコントローラ４６には、ゲインセッ
ト回路４７によるＳ１ゲイン値及びＳ２ゲイン値が設定
されており、これらに基づいて出力信号Ｓ１，Ｓ２に対
するゲインコントロールが行われる。ゲインセット回路
４７は、タイミング発生器４２によるリセット信号ＳＵ
Ｂ及び転送信号ＳＧ１，ＳＧ２に基づいて、即ち、リセ
ット信号ＳＵＢから転送信号ＳＧ１まで（＝Ｓ１に対
応）とリセット信号ＳＵＢから転送信号ＳＧ２まで（＝
Ｓ２に対応）との時間比に基づいて、Ｓ１ゲイン値とＳ
２ゲイン値を計算し、ゲインコントローラ４６にセット
する。例えば、１／１０００００秒のシャッタースピー
ドであれば、リセット信号ＳＵＢから転送信号ＳＧ１印
加までの時間は５μｓ、リセット信号ＳＵＢから転送信
号ＳＧ２印加までの時間は１０μｓなので、出力信号Ｓ
１に対しては２倍増幅、出力信号Ｓ２に対しては等倍の
ゲインコントロールを行うように、Ｓ１ゲイン値及びＳ
２ゲイン値が設定される。そして、出力信号Ｓ１，Ｓ２
は交互に入力されてくるので、これに合わせてＳ１ゲイ
ン値及びＳ２ゲイン値はマルチプレクサＭＵＸにより交
互設定される。これにより、出力信号Ｓ１，Ｓ２にある
電荷量差が補正、吸収され、色ズレの発生が抑止され
る。

【００１８】ゲインコントローラ４６で補正された出力
信号Ｓ１，Ｓ２は第１ラインメモリ４８へ一旦記憶され
る。そして、この第１ラインメモリ４８の出力からＹ信
号処理回路４９で輝度信号が生成され、エンコーダ５０
(ENCODER) へ送出される。また、第１ラインメモリ４８
の出力は第２ラインメモリ５１へ入力され、この第２ラ
インメモリ５１の出力が加算器５２でゲインコントロー
ル４６の出力とプラスされた後、クロマ(CHROMA)信号処
理回路５３へ入力される。クロマ信号処理回路５３の処
理により色信号（Ｒ−Ｙ，Ｂ−Ｙ）が生成されてエンコ
ーダ５０へ送出される。エンコーダ５０では、入力され
る前記各信号に対しＮＴＳＣ／ＰＡＬ規格信号への符号
化が行われ、そしてＤ／Ａ変換器５４，５５にてアナロ
グ変換された後、ミクサ５６(MIXER) で輝度信号と色信
号のアナログミックスが行われ、映像信号としてモニタ
やＶＣＲ等の装置へ出力される。

【００１９】

【発明の効果】以上述べてきたように本発明によれば、
電荷混合するピクセルペア中、つまり垂直配列のピクセ
ルで電荷量差の発生を抑止すると共に、１ライン中、つ
まり水平配列のピクセルで発生し得る電荷量差を、水平
シフトレジスタの出力信号のゲインコントロールで補正
するようにしたので、高速シャッタースピード下でも色
ズレのない撮像対象の色に忠実な画像を得ることが可能
となる。しかも、転送信号のタイミングはそのままで適
用できるので、既存の撮像装置でも容易に採用すること
が可能である。

【図面の簡単な説明】

【図１】本発明の実施形態におけるＣＣＤの基本構成を
示す説明図。

【図２】本発明による色信号処理回路の実施形態を示す
ブロック図。

【図３】図２の色信号処理回路におけるＣＣＤのアレイ
構成を示す説明図。

【図４】従来におけるＣＣＤの基本構成を示す説明図。

【図５】シャッタースピード１／１０００００秒の場合
におけるリセット信号ＳＵＢと転送信号ＳＧ１，ＳＧ２
のタイミングを説明した信号波形図。

【符号の説明】

１０感光部２０，２１垂直シフトレジスタ３０水平シフトレジスタ４０光学系レンズ４１ＣＣＤ４２タイミング発生器４３ドライバ４４サンプルホールド回路４５Ａ／Ｄ変換器４６ゲインコントローラ４７ゲインセット回路４８，５１ラインメモリ４９Ｙ信号処理回路５０エンコーダ５２加算器５３クロマ信号処理回路５４，５５Ｄ／Ａ変換器５６ミクサＳＵＢリセット信号ＳＧ１，ＳＧ２転送信号Ｖ１，Ｖ２，Ｖ３，Ｖ４シフト信号Ｓ１Ｖ１，Ｓ１Ｖ３，Ｓ２Ｖ１，Ｓ２Ｖ３転送・シフ
ト信号

Claims

【特許請求の範囲】

【請求項１】インタライン方式で電荷転送形の固体撮
像素子を用い、転送信号により感光部から垂直シフトレ
ジスタへ電荷転送し、シフト信号により水平シフトレジ
スタへのシフトを行うようになった撮像装置において、１垂直シフトレジスタに同タイミングの転送信号を使用
して感光部から電荷転送するようにし、そして、１ライ
ン中で垂直シフトレジスタごとに生じる電荷量差を、対
応する水平シフトレジスタの出力信号をゲインコントロ
ールすることで補正する色信号処理回路を備えたことを
特徴とする撮像装置。
【請求項２】色信号処理回路は、２つの転送信号を交
互に垂直シフトレジスタに使用するようにし、そして、
各垂直シフトレジスタに対応した水平シフトレジスタの
出力信号に対し交互に所定のゲインコントロールを行う
ようになっている請求項１記載の撮像装置。
【請求項３】色信号処理回路は、感光部の電荷リセッ
トを行うリセット信号から各転送信号印加までの時間に
基づいて、該時間の短い方の転送信号を使用する垂直シ
フトレジスタに対応した水平シフトレジスタの出力信号
を増幅するようになっている請求項２記載の撮像装置。
【請求項４】色信号処理回路は、シャッタースピード
に基づいてリセット信号、転送信号、及びシフト信号を
発生するタイミング発生器と、このタイミング発生器に
よる各信号を駆動して固体撮像素子へ提供するドライバ
と、固体撮像素子の出力信号をサンプルホールドするサ
ンプルホールド回路と、このサンプルホールド回路の出
力をデジタル変換するＡ／Ｄ変換器と、前記リセット信
号から各転送信号印加までの時間比に基づいてゲイン値
を計算するゲインセット回路と、前記Ａ／Ｄ変換器の出
力を受け、前記ゲイン値に応じてゲインコントロールを
行うゲインコントローラと、このゲインコントローラの
出力を記憶する第１ラインメモリと、この第１ラインメ
モリの出力から輝度信号を生成するＹ信号処理回路と、
前記第１ラインメモリの出力を記憶する第２ラインメモ
リと、この第２ラインメモリ及び前記ゲインコントロー
ラの各出力をプラスする加算器と、この加算器の出力か
ら色信号を生成するクロマ信号処理回路と、このクロマ
信号処理回路及び前記Ｙ信号処理回路の各出力を符号化
するエンコーダと、このエンコーダの出力をアナログ変
換するＤ／Ａ変換器と、アナログ変換された輝度信号と
色信号をミックスして映像信号を出力するミクサと、を
備えてなる請求項２又は請求項３記載の撮像装置。