JPH0946620A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0946620A JPH0946620A JP7193590A JP19359095A JPH0946620A JP H0946620 A JPH0946620 A JP H0946620A JP 7193590 A JP7193590 A JP 7193590A JP 19359095 A JP19359095 A JP 19359095A JP H0946620 A JPH0946620 A JP H0946620A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- frequency
- clock
- coefficient
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 画像データの標本化周波数を少いメモリ容量
で異る標本化周波数に変換する。 【解決手段】 画素位置演算部103は入力画像データ
の標本化周波数の入力クロックから異る標本化周波数の
出力クロックを発生すると共に入力画像の画素位置に対
する出力画像の画素位置を示す係数Kを発生する。標本
化周波数を低くする場合は入力画像データを補間部10
1でKに応じて補間処理すると共に、FiFo102の
ライト、リードを制御する。標本化周波数を高くする場
合は、入力画像データをFiFo102にライト、リー
ドし、読み出したデータを補間処理して出力する。 【効果】 FiFoへの書き込みと読み出しのデータレ
ートが等しくなり、メモリ容量を少くすることができ
る。
で異る標本化周波数に変換する。 【解決手段】 画素位置演算部103は入力画像データ
の標本化周波数の入力クロックから異る標本化周波数の
出力クロックを発生すると共に入力画像の画素位置に対
する出力画像の画素位置を示す係数Kを発生する。標本
化周波数を低くする場合は入力画像データを補間部10
1でKに応じて補間処理すると共に、FiFo102の
ライト、リードを制御する。標本化周波数を高くする場
合は、入力画像データをFiFo102にライト、リー
ドし、読み出したデータを補間処理して出力する。 【効果】 FiFoへの書き込みと読み出しのデータレ
ートが等しくなり、メモリ容量を少くすることができ
る。
Description
【0001】
【発明の属する技術分野】本発明は画像処理装置に関
し、特に標本化された画像信号の標本化周波数を変換し
て異なる標本化周波数の画像データ列を得るための画像
処理装置に関する。
し、特に標本化された画像信号の標本化周波数を変換し
て異なる標本化周波数の画像データ列を得るための画像
処理装置に関する。
【0002】
【従来の技術】ビデオ画像を標本化する際には、画像処
理等を行うために水平同期信号に対して位相管理された
クロックで標本化することは一般に知られている。ここ
で、標本化周波数の代表的なものとしては、NTSC方
式のビデオ信号の場合、副搬送波の4倍の周波数があげ
られる。これはビデオ信号をデコードする際に必ず必要
となり、また水平同期信号に位相同期しているため最も
一般的に利用される周波数である。また、近年パーソナ
ルコンピュータ(以下PC)等の計算機上でビデオ画像
を扱うことができるようになってきたが、計算機上で扱
われる画像の1画素の縦横比が1対1のため、ビデオ画
像の標本化周波数も1画素の縦横比が1対1になるよう
に12.27MHzで標本化を行うことも一般的であ
る。更にテレビ会議システム等で使用される画像符号化
方式では、NTSC・PAL両方式の水平周波数の整数
倍である13.5MHzを用いるのが一般的となってい
る。このように、標本化した画像データを何に使用する
かによって様々な標本化周波数が存在するが、例えば、
符号化された画像データを復合化してPC上で表示する
場合等、ある標本化周波数から他の標本化周波数にリア
ルタイムに変換する機能が様々な所で必要になってきて
いる。
理等を行うために水平同期信号に対して位相管理された
クロックで標本化することは一般に知られている。ここ
で、標本化周波数の代表的なものとしては、NTSC方
式のビデオ信号の場合、副搬送波の4倍の周波数があげ
られる。これはビデオ信号をデコードする際に必ず必要
となり、また水平同期信号に位相同期しているため最も
一般的に利用される周波数である。また、近年パーソナ
ルコンピュータ(以下PC)等の計算機上でビデオ画像
を扱うことができるようになってきたが、計算機上で扱
われる画像の1画素の縦横比が1対1のため、ビデオ画
像の標本化周波数も1画素の縦横比が1対1になるよう
に12.27MHzで標本化を行うことも一般的であ
る。更にテレビ会議システム等で使用される画像符号化
方式では、NTSC・PAL両方式の水平周波数の整数
倍である13.5MHzを用いるのが一般的となってい
る。このように、標本化した画像データを何に使用する
かによって様々な標本化周波数が存在するが、例えば、
符号化された画像データを復合化してPC上で表示する
場合等、ある標本化周波数から他の標本化周波数にリア
ルタイムに変換する機能が様々な所で必要になってきて
いる。
【0003】従来このような場合、標本化された信号を
一旦アナログの信号に戻してから再度標本化を行った
り、フレームメモリを利用して、拡大、縮小処理とクロ
ックレート変換とを組み合わせる等の方法が一般的であ
った。
一旦アナログの信号に戻してから再度標本化を行った
り、フレームメモリを利用して、拡大、縮小処理とクロ
ックレート変換とを組み合わせる等の方法が一般的であ
った。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来例におけるアナログ信号に一旦変換する方法では、A
D/・D/A変換器が必要となり、回路規模が大きくな
ってしまうとともに一旦アナログ信号に戻すため、ノイ
ズが乗る等の信号劣化の要因が増えるという欠点があっ
た。また、メモリを利用する方式では標本化周波数を変
換するためのフレームメモリが必要になるという欠点が
あった。
来例におけるアナログ信号に一旦変換する方法では、A
D/・D/A変換器が必要となり、回路規模が大きくな
ってしまうとともに一旦アナログ信号に戻すため、ノイ
ズが乗る等の信号劣化の要因が増えるという欠点があっ
た。また、メモリを利用する方式では標本化周波数を変
換するためのフレームメモリが必要になるという欠点が
あった。
【0005】本発明は上記の欠点を除去するために成さ
れたもので、小容量のメモリを用いて画像データの標本
化周波数の変換を行うことのできる画像処理装置を得る
ことを目的としている。
れたもので、小容量のメモリを用いて画像データの標本
化周波数の変換を行うことのできる画像処理装置を得る
ことを目的としている。
【0006】
【課題を解決するための手段】請求項1の発明において
は、第1の周波数で標本化された入力画像データに位相
同期した第2の周波数のクロックを発生するクロック発
生手段と、上記第1の周波数と第2の周波数との比に係
る所定の係数を出力する演算処理手段と、上記演算処理
手段からの係数に応じて上記入力画像データに対して補
間演算を行う補間処理手段と、上記補間処理手段で処理
された画像データを記憶する記憶手段と、上記演算処理
手段からの係数に応じて上記記憶手段への上記画像デー
タの書き込みを制御する書き込み手段と、上記クロック
発生手段により発生されたクロックを用いて上記記憶手
段から上記画像データを読み出す読み出し手段とを設け
ている。
は、第1の周波数で標本化された入力画像データに位相
同期した第2の周波数のクロックを発生するクロック発
生手段と、上記第1の周波数と第2の周波数との比に係
る所定の係数を出力する演算処理手段と、上記演算処理
手段からの係数に応じて上記入力画像データに対して補
間演算を行う補間処理手段と、上記補間処理手段で処理
された画像データを記憶する記憶手段と、上記演算処理
手段からの係数に応じて上記記憶手段への上記画像デー
タの書き込みを制御する書き込み手段と、上記クロック
発生手段により発生されたクロックを用いて上記記憶手
段から上記画像データを読み出す読み出し手段とを設け
ている。
【0007】請求項4の発明においては、入力画像デー
タを記憶する記憶手段と、第1の周波数で標本化された
入力画像データに位相同期した第2の周波数のクロック
を発生するクロック発生手段と、上記第1の周波数と第
2の周波数との比に係る所定の係数を出力する演算処理
手段と、上記入力画像データに位相同期した上記第1の
周波数のクロックを用いて上記入力画像データを上記記
憶手段に書き込む書き込み手段と、上記クロック発生手
段により発生されたクロックを用いて上記記憶手段から
画像データを読み出すと共に、上記演算処理手段からの
係数に応じて上記記憶手段からの画像データの読み出し
を制御する読み出し手段と、上記演算処理手段からの係
数に応じて上記記憶手段から読み出された画像データに
対して補間演算を行う補間処理手段とを設けている。
タを記憶する記憶手段と、第1の周波数で標本化された
入力画像データに位相同期した第2の周波数のクロック
を発生するクロック発生手段と、上記第1の周波数と第
2の周波数との比に係る所定の係数を出力する演算処理
手段と、上記入力画像データに位相同期した上記第1の
周波数のクロックを用いて上記入力画像データを上記記
憶手段に書き込む書き込み手段と、上記クロック発生手
段により発生されたクロックを用いて上記記憶手段から
画像データを読み出すと共に、上記演算処理手段からの
係数に応じて上記記憶手段からの画像データの読み出し
を制御する読み出し手段と、上記演算処理手段からの係
数に応じて上記記憶手段から読み出された画像データに
対して補間演算を行う補間処理手段とを設けている。
【0008】請求項7の発明においては、第1の周波数
で標本化された第1の画像データを第2の周波数のクロ
ックに同期して出力すると共に、上記第2の周波数で標
本化された第2の画像データを上記第1の周波数のクロ
ックに同期して出力する画像処理装置であって、上記第
2の画像データに位相同期し、上記第1の周波数の第1
のクロックを発生すると共に上記第1の画像データに位
相同期し、上記第2の周波数の第2のクロックを発生す
るクロック発生手段と、画像データを記憶する記憶手段
と、上記第1の周波数と第2の周波数との比に係る所定
の係数を出力する演算処理手段と、上記演算処理手段か
らの係数に応じて画像データに対して補間演算を行う補
間処理手段と、画像データの上記記憶手段への書き込み
を制御する書き込み手段と、上記記憶手段からの画像デ
ータの読み出しを制御する読み出し手段とを備え、上記
第1の画像データを入力し、上記書き込み手段が上記演
算処理手段からの係数に応じて上記補間処理手段からの
画像データの上記記憶手段への書き込みを制御すると共
に、上記読み出し手段が上記第2のクロックを用いて上
記記憶手段から上記画像データを読み出す第1のモード
と、上記第2の画像データを入力し、上記書き込み手段
が上記第1のクロックを用いて入力画像データを上記記
憶手段に書き込むと共に上記読み出し手段が上記演算処
理手段からの係数に応じて上記記憶手段からの画像デー
タの読み出しを制御し、上記補間処理手段が上記演算処
理手段からの係数に応じて上記記憶手段から読み出され
た画像データに対して補間演算を行う第2のモードとを
有している。
で標本化された第1の画像データを第2の周波数のクロ
ックに同期して出力すると共に、上記第2の周波数で標
本化された第2の画像データを上記第1の周波数のクロ
ックに同期して出力する画像処理装置であって、上記第
2の画像データに位相同期し、上記第1の周波数の第1
のクロックを発生すると共に上記第1の画像データに位
相同期し、上記第2の周波数の第2のクロックを発生す
るクロック発生手段と、画像データを記憶する記憶手段
と、上記第1の周波数と第2の周波数との比に係る所定
の係数を出力する演算処理手段と、上記演算処理手段か
らの係数に応じて画像データに対して補間演算を行う補
間処理手段と、画像データの上記記憶手段への書き込み
を制御する書き込み手段と、上記記憶手段からの画像デ
ータの読み出しを制御する読み出し手段とを備え、上記
第1の画像データを入力し、上記書き込み手段が上記演
算処理手段からの係数に応じて上記補間処理手段からの
画像データの上記記憶手段への書き込みを制御すると共
に、上記読み出し手段が上記第2のクロックを用いて上
記記憶手段から上記画像データを読み出す第1のモード
と、上記第2の画像データを入力し、上記書き込み手段
が上記第1のクロックを用いて入力画像データを上記記
憶手段に書き込むと共に上記読み出し手段が上記演算処
理手段からの係数に応じて上記記憶手段からの画像デー
タの読み出しを制御し、上記補間処理手段が上記演算処
理手段からの係数に応じて上記記憶手段から読み出され
た画像データに対して補間演算を行う第2のモードとを
有している。
【0009】
【作用】請求項1の発明によれば、第1の標本化周波数
の入力画像データをそれよりも低い第2の標本化周波数
で発生されたクロックにより第2の標本化周波数の画像
データに変換する場合に、第1、第2標本化周波数の比
に従って演算処理手段、補間処理手段及び記憶手段の書
き込み、読み出しの制御を行うことにより、記憶手段へ
の書き込みと読み出しのデータ数が等しくなる。
の入力画像データをそれよりも低い第2の標本化周波数
で発生されたクロックにより第2の標本化周波数の画像
データに変換する場合に、第1、第2標本化周波数の比
に従って演算処理手段、補間処理手段及び記憶手段の書
き込み、読み出しの制御を行うことにより、記憶手段へ
の書き込みと読み出しのデータ数が等しくなる。
【0010】請求項4の発明によれば、第1の標本化周
波数の入力画像データをそれよりも高い第2の標本化周
波数で発生されたクロックにより第2の標本化周波数の
画像データに変換する場合に、第1、第2の標本化周波
数の比に従って演算処理手段、補間手段及び記憶手段の
書き込み、読み出しの制御を行うことにより、記憶手段
への書き込みと読み出しのデータ数が等しくなる。
波数の入力画像データをそれよりも高い第2の標本化周
波数で発生されたクロックにより第2の標本化周波数の
画像データに変換する場合に、第1、第2の標本化周波
数の比に従って演算処理手段、補間手段及び記憶手段の
書き込み、読み出しの制御を行うことにより、記憶手段
への書き込みと読み出しのデータ数が等しくなる。
【0011】請求項7の発明によれば、第1のモードで
は、上記請求項1の発明による作用が行われ、第2のモ
ードでは、上記請求項4の発明による作用が行われる。
は、上記請求項1の発明による作用が行われ、第2のモ
ードでは、上記請求項4の発明による作用が行われる。
【0012】
【発明の実施の形態】図11は本発明による画像処理装
置が適用されるシステムの例を示すブロック図である。
図11において、デジタルVTR2により再生されたデ
ジタル画像信号及び伝送路4から供給されるデジタル画
像信号がクロック変換装置1を介してPC3に供給され
る。また、同様に、PC3から出力された画像信号がク
ロック変換装置1を介してデジタルVTR2及び伝送路
4に供給される。
置が適用されるシステムの例を示すブロック図である。
図11において、デジタルVTR2により再生されたデ
ジタル画像信号及び伝送路4から供給されるデジタル画
像信号がクロック変換装置1を介してPC3に供給され
る。また、同様に、PC3から出力された画像信号がク
ロック変換装置1を介してデジタルVTR2及び伝送路
4に供給される。
【0013】このとき、クロック変換装置1はデジタル
VTR2及び伝送路4から出力されたサンプリングレー
ト13.5MHzのデジタル画像信号をPC3用にサン
プリングレート12.27MHzのデジタル画像信号に
変換して供給する。また、PC3から出力された12.
27MHzのデジタル画像信号を13.5MHzに変換
してデジタルVTR2及び伝送路4に供給する。
VTR2及び伝送路4から出力されたサンプリングレー
ト13.5MHzのデジタル画像信号をPC3用にサン
プリングレート12.27MHzのデジタル画像信号に
変換して供給する。また、PC3から出力された12.
27MHzのデジタル画像信号を13.5MHzに変換
してデジタルVTR2及び伝送路4に供給する。
【0014】以下、このクロック変換装置1としての画
像処理装置の実施例について詳細に説明する。
像処理装置の実施例について詳細に説明する。
【0015】図1は本発明の特徴を最もよく表わす実施
例であり、図において、101は入力された画像データ
の水平方向の補間処理を外部から与えられた係数Kで行
う補間部、102はデータを記憶するためのFirst In F
irst Out メモリ(以下FiFo)で、本実施例では1
0サンプル分の容量をもつ。また、103は入力された
クロックと同期信号とに位相ロックした希望するクロッ
クと同期信号とを発生するとともに入力クロックと出力
クロックとの位相関係に対応した入力画像データに対す
る出力画像データの画素の位置を演算し、補間のための
係数KとFiFo102を制御するための情報を発生す
る画素位置演算部、104は画素位置演算部103で演
算された位置情報からFiFo102のリードライトを
制御する制御部、105は入力画像データとFiFo1
02の出力データの一方を画素位置演算部103の情報
により選択して補間部101に渡すセレクタ、106は
入力画像データと補間部101の出力の一方を画素位置
演算部103からの情報により選択してFiFo102
に渡すセレクタ、107は補間部101の出力とFiF
o102の出力の一方を画素位置演算部103からの情
報により選択して出力画像データとするセレクタであ
る。
例であり、図において、101は入力された画像データ
の水平方向の補間処理を外部から与えられた係数Kで行
う補間部、102はデータを記憶するためのFirst In F
irst Out メモリ(以下FiFo)で、本実施例では1
0サンプル分の容量をもつ。また、103は入力された
クロックと同期信号とに位相ロックした希望するクロッ
クと同期信号とを発生するとともに入力クロックと出力
クロックとの位相関係に対応した入力画像データに対す
る出力画像データの画素の位置を演算し、補間のための
係数KとFiFo102を制御するための情報を発生す
る画素位置演算部、104は画素位置演算部103で演
算された位置情報からFiFo102のリードライトを
制御する制御部、105は入力画像データとFiFo1
02の出力データの一方を画素位置演算部103の情報
により選択して補間部101に渡すセレクタ、106は
入力画像データと補間部101の出力の一方を画素位置
演算部103からの情報により選択してFiFo102
に渡すセレクタ、107は補間部101の出力とFiF
o102の出力の一方を画素位置演算部103からの情
報により選択して出力画像データとするセレクタであ
る。
【0016】図10は、画素位置演算部103の中で行
っている出力クロックと出力同期信号の発生に関する部
分の構成例を示す。この構成は一般的なPLL回路を用
いた位相比較によるクロック発生方法である。図10に
おいて、1001は電圧制御発振器(以下VCO)、1
002はVCO1001の出力を分周し、入力水平同期
信号との位相比較信号を発生するとともに、出力水平同
期信号を発生する分周器、1003は分周器1002か
らの信号と入力水平同期信号との位相比較を行う位相比
較器、1004は位相比較の結果をフィルタリング処理
し、VCO1001を制御する電圧を発生するループフ
ィルタである。そして、VCO1001の中心の発振周
波数及び分周器1002の分周比を切り換えることによ
り、出力クロックの周波数を変更することができる。
っている出力クロックと出力同期信号の発生に関する部
分の構成例を示す。この構成は一般的なPLL回路を用
いた位相比較によるクロック発生方法である。図10に
おいて、1001は電圧制御発振器(以下VCO)、1
002はVCO1001の出力を分周し、入力水平同期
信号との位相比較信号を発生するとともに、出力水平同
期信号を発生する分周器、1003は分周器1002か
らの信号と入力水平同期信号との位相比較を行う位相比
較器、1004は位相比較の結果をフィルタリング処理
し、VCO1001を制御する電圧を発生するループフ
ィルタである。そして、VCO1001の中心の発振周
波数及び分周器1002の分周比を切り換えることによ
り、出力クロックの周波数を変更することができる。
【0017】尚、ここに示した位相比較による方法は、
位相同期したクロックを発生する一例であり、用途によ
り水平同期信号から作ったゲート信号で発振回路をゲー
トし、1水平期間毎にリセットをかけるゲーテッドオシ
レータでもよい。
位相同期したクロックを発生する一例であり、用途によ
り水平同期信号から作ったゲート信号で発振回路をゲー
トし、1水平期間毎にリセットをかけるゲーテッドオシ
レータでもよい。
【0018】また、画素位置演算部103は入力クロッ
クと出力クロックとのクロックレートの比率で入力画像
データの画素間の距離に対する出力画像データの画素間
の距離として距離演算用のデータがセットされるように
成されている。例えば、入力画像の画素間の距離を25
6とした場合には、256/Nが出力と入力とのクロッ
ク周波数の比となるNが画素位置演算部103にセット
される。簡単な例をあげると、入力クロックに対して出
力クロックの周波数が2倍の場合はN=128に、入力
クロックに対して出力クロックの周波数が1/2の場合
は512がセットされる。
クと出力クロックとのクロックレートの比率で入力画像
データの画素間の距離に対する出力画像データの画素間
の距離として距離演算用のデータがセットされるように
成されている。例えば、入力画像の画素間の距離を25
6とした場合には、256/Nが出力と入力とのクロッ
ク周波数の比となるNが画素位置演算部103にセット
される。簡単な例をあげると、入力クロックに対して出
力クロックの周波数が2倍の場合はN=128に、入力
クロックに対して出力クロックの周波数が1/2の場合
は512がセットされる。
【0019】そして、画素位置演算部103にセットさ
れた画素距離が入力画像の画素間距離よりも大きい場合
には、セレクタ105・106・107の各々は図1の
各セクタの下側の入力データを選択する。この場合の画
像データの流れを図2の太線で示す。また、画素位置演
算部103にセットされた画素間の距離が入力画像の画
素間距離以下の場合には、セレクタ105・106・1
07の各々は図の各セレクタの上側の入力データを選択
する。この場合の画像データの流れを図3の太線で示
す。
れた画素距離が入力画像の画素間距離よりも大きい場合
には、セレクタ105・106・107の各々は図1の
各セクタの下側の入力データを選択する。この場合の画
像データの流れを図2の太線で示す。また、画素位置演
算部103にセットされた画素間の距離が入力画像の画
素間距離以下の場合には、セレクタ105・106・1
07の各々は図の各セレクタの上側の入力データを選択
する。この場合の画像データの流れを図3の太線で示
す。
【0020】図4は画素位置演算部103の距離演算に
関する部分の構成例を示す。図4において、401は加
算器、402は加算結果をラッチするためのフリップフ
ロップ、403は入力及び出力クロックを切り替えるた
めのセレクタ、404は加算器401のキャリーアウト
をラッチするためのフリップフロップである。
関する部分の構成例を示す。図4において、401は加
算器、402は加算結果をラッチするためのフリップフ
ロップ、403は入力及び出力クロックを切り替えるた
めのセレクタ、404は加算器401のキャリーアウト
をラッチするためのフリップフロップである。
【0021】上記構成において、まず、演算の初期化の
ため1水平期間毎にフリップフロップ402は初期化さ
れる。加算器401には入力画像データの標本化周波数
と変換する標本化周波数との比がセットされる。この実
施例では、入力画像データの画素間距離を256とし、
変換後の画素間距離をNとして、 入力標本化周波数:出力標本化周波数=N:256 となるNがセットされる。
ため1水平期間毎にフリップフロップ402は初期化さ
れる。加算器401には入力画像データの標本化周波数
と変換する標本化周波数との比がセットされる。この実
施例では、入力画像データの画素間距離を256とし、
変換後の画素間距離をNとして、 入力標本化周波数:出力標本化周波数=N:256 となるNがセットされる。
【0022】この実施例では加算器401を8ビットに
抑えるために、N>256となった場合は、N−256
を位置演算用の初期値として与えている。そして、Nが
256を越えているか否かに応じてセレクタ403及び
FiFo102のライト制御信号、リード制御信号を発
生するように成されている。
抑えるために、N>256となった場合は、N−256
を位置演算用の初期値として与えている。そして、Nが
256を越えているか否かに応じてセレクタ403及び
FiFo102のライト制御信号、リード制御信号を発
生するように成されている。
【0023】図9は補間部101の構成例を示す。図9
において、901はデータを1クロック分遅延させるた
めのフリップフロップ、902は入力データと1クロッ
ク遅延させたデータとを減算する減算器、903は減算
器902の減算結果と画素位置演算部103からの係数
Kとを乗算する乗算器、904は乗算器903の乗算結
果と入力データとを加算する加算器である。
において、901はデータを1クロック分遅延させるた
めのフリップフロップ、902は入力データと1クロッ
ク遅延させたデータとを減算する減算器、903は減算
器902の減算結果と画素位置演算部103からの係数
Kとを乗算する乗算器、904は乗算器903の乗算結
果と入力データとを加算する加算器である。
【0024】上記構成において、現在の入力画像データ
をD(n)、フリップフロップ901で遅延されたデー
タをD(n−1)とし、入力データの画素間の距離を
1、求める画素のD(n−1)からの距離をK/25
6、D(n)からの距離を(256−K)/256とす
ると、 {D(n)−D(n−1)}×(K/256)+D(n−) =D(n)×(K/256)+D(n−1)×(256−K)/256 を求めることになる。つまり、画素位置演算部103で
演算された位置情報は、D(n−1)からの距離=補間
のための係数Kとして補間部101に渡される。
をD(n)、フリップフロップ901で遅延されたデー
タをD(n−1)とし、入力データの画素間の距離を
1、求める画素のD(n−1)からの距離をK/25
6、D(n)からの距離を(256−K)/256とす
ると、 {D(n)−D(n−1)}×(K/256)+D(n−) =D(n)×(K/256)+D(n−1)×(256−K)/256 を求めることになる。つまり、画素位置演算部103で
演算された位置情報は、D(n−1)からの距離=補間
のための係数Kとして補間部101に渡される。
【0025】次に標本化周波数の変換処理について説明
する。まず、入力画像の標本化周波数を低くする際の処
理の流れを図2を用いて説明する。一例としては、図1
に示した様にNTSC信号の場合で入力画像データの標
本化周波数が13.5MHz(1水平期間 858クロ
ック)、出力標本化周波数が12.27MHz(1水平
期間 780クロック)の場合がある。
する。まず、入力画像の標本化周波数を低くする際の処
理の流れを図2を用いて説明する。一例としては、図1
に示した様にNTSC信号の場合で入力画像データの標
本化周波数が13.5MHz(1水平期間 858クロ
ック)、出力標本化周波数が12.27MHz(1水平
期間 780クロック)の場合がある。
【0026】図2において、入力画像データはFiFo
102に入るまでは入力クロックに同期して処理され、
FiFo102の出力側から出力クロックに同期して動
作する。即ち、補間部101は入力クロックに同期して
動作する。入力画像データは、セレクタ105によって
補間部101に渡され、画素位置演算部103からの係
数Kを用いて補間演算が行われる。
102に入るまでは入力クロックに同期して処理され、
FiFo102の出力側から出力クロックに同期して動
作する。即ち、補間部101は入力クロックに同期して
動作する。入力画像データは、セレクタ105によって
補間部101に渡され、画素位置演算部103からの係
数Kを用いて補間演算が行われる。
【0027】ここで周波数を低くする場合の画像位置演
算部103の動作を、図5を用いて説明する。図5は入
力画像の画素間距離を仮に256とし、変換後の画素間
距離をn(n>256)とした時に、画素位置演算部1
03ではn−256を図4の加算器401で加算してい
き、この加算結果が補間のための係数Kと成ることを表
わす。ここで、加算結果が256以上となった時は、現
在補間部101で持つ2画素のデータの間に補間すべき
データが無いことを表わすため、加算結果が256以上
になると画素位置演算部103はその情報を制御部10
4に送り、制御部104ではFiFo102への書き込
みを禁止する。この動作を繰り返すことにより、FiF
o102には、変換後の画素数分の画像データが書き込
まれる。そして、FiFo102から、出力クロックを
用いて順にデータを読みだすことにより、クロックレー
トの変換された画像データがセレクタ107から出力さ
れる。
算部103の動作を、図5を用いて説明する。図5は入
力画像の画素間距離を仮に256とし、変換後の画素間
距離をn(n>256)とした時に、画素位置演算部1
03ではn−256を図4の加算器401で加算してい
き、この加算結果が補間のための係数Kと成ることを表
わす。ここで、加算結果が256以上となった時は、現
在補間部101で持つ2画素のデータの間に補間すべき
データが無いことを表わすため、加算結果が256以上
になると画素位置演算部103はその情報を制御部10
4に送り、制御部104ではFiFo102への書き込
みを禁止する。この動作を繰り返すことにより、FiF
o102には、変換後の画素数分の画像データが書き込
まれる。そして、FiFo102から、出力クロックを
用いて順にデータを読みだすことにより、クロックレー
トの変換された画像データがセレクタ107から出力さ
れる。
【0028】この時のFiFo102の入力と出力の概
略のタイミングチャートを図7に示す。図7では説明を
簡単にするためにn=320の例を示す。係数Kはn=
320であるからn−256=64が加算されていく。
加算結果としては、64、128、192、256、6
4・・・が繰り返し出力される。ここで、加算結果が2
56以上となった場合は、補間すべきデータが無い事を
表わすためのFiFo制御情報が制御部104に送ら
れ、FiFo102への書き込みが禁止されるととも
に、係数演算結果も保持される。そして補間すべき入力
データが更新されたところで補間結果のFiFo102
への書き込みが再開される。そして、FiFo102か
らは変換後の標本化周波数でデータが読み出されてい
く。
略のタイミングチャートを図7に示す。図7では説明を
簡単にするためにn=320の例を示す。係数Kはn=
320であるからn−256=64が加算されていく。
加算結果としては、64、128、192、256、6
4・・・が繰り返し出力される。ここで、加算結果が2
56以上となった場合は、補間すべきデータが無い事を
表わすためのFiFo制御情報が制御部104に送ら
れ、FiFo102への書き込みが禁止されるととも
に、係数演算結果も保持される。そして補間すべき入力
データが更新されたところで補間結果のFiFo102
への書き込みが再開される。そして、FiFo102か
らは変換後の標本化周波数でデータが読み出されてい
く。
【0029】次に、入力画像データの標本化周波数を高
くする際の処理の流れを図3を用いて説明する。一例と
しては、NTSC信号の場合で入力クロックが12.2
7MHz(1水平期間 780クロック)、出力クロッ
クが13.5MHz(1水平期間 858クロック)の
場合がある。
くする際の処理の流れを図3を用いて説明する。一例と
しては、NTSC信号の場合で入力クロックが12.2
7MHz(1水平期間 780クロック)、出力クロッ
クが13.5MHz(1水平期間 858クロック)の
場合がある。
【0030】入力画像データは、入力クロックに同期し
てFiFo102に順次書き込まれる。画素位置演算部
103には、入力画像データの画素間距離を仮に256
とした場合、l=256−(n−256)=256−6
4=192(l<256)がセットされ、これが出力ク
ロックに同期して加算されていく。
てFiFo102に順次書き込まれる。画素位置演算部
103には、入力画像データの画素間距離を仮に256
とした場合、l=256−(n−256)=256−6
4=192(l<256)がセットされ、これが出力ク
ロックに同期して加算されていく。
【0031】図6は画素位置演算部103の加算結果が
256以上の場合は、補間する画素の位置が次の画像デ
ータを必要としていることを表わし、255以下の場合
は補間部101で持つ現在の2画素の間に、もう1ケ所
補間するデータが存在することを表わす。画素位置演算
部103では、この情報をFiFo制御情報として制御
部104に送り、制御部104では、この情報にもとづ
いてFiFo102からのデータの読みだしを制御す
る。以上のように、補間位置の演算、その結果によるF
iFo102の制御等を行うことにより、出力データが
入力データに追いつくことがなく、標本化周波数の高く
なった画像データを得ることができる。
256以上の場合は、補間する画素の位置が次の画像デ
ータを必要としていることを表わし、255以下の場合
は補間部101で持つ現在の2画素の間に、もう1ケ所
補間するデータが存在することを表わす。画素位置演算
部103では、この情報をFiFo制御情報として制御
部104に送り、制御部104では、この情報にもとづ
いてFiFo102からのデータの読みだしを制御す
る。以上のように、補間位置の演算、その結果によるF
iFo102の制御等を行うことにより、出力データが
入力データに追いつくことがなく、標本化周波数の高く
なった画像データを得ることができる。
【0032】この時のFiFo102のデータの入力と
出力の概略のタイミングチャートを図8に示す。図8で
は、説明を簡単にするためにl=192としている。l
=192であるから、補間係数Kとしては、192、1
28、64、0、192・・・と繰り返し出力される。
ここで、係数Kが0と192の時に使用される補間前の
データは同じものが使用されるため、画素位置演算部1
03では係数Kを出力する1クロック前に次の画素の位
置を演算しておき、演算結果が256を越えない場合は
新しいデータが必要ないことを意味することから、この
ことをFiFo制御情報として制御部104に送り、F
iFo102の読み出しが制御される。
出力の概略のタイミングチャートを図8に示す。図8で
は、説明を簡単にするためにl=192としている。l
=192であるから、補間係数Kとしては、192、1
28、64、0、192・・・と繰り返し出力される。
ここで、係数Kが0と192の時に使用される補間前の
データは同じものが使用されるため、画素位置演算部1
03では係数Kを出力する1クロック前に次の画素の位
置を演算しておき、演算結果が256を越えない場合は
新しいデータが必要ないことを意味することから、この
ことをFiFo制御情報として制御部104に送り、F
iFo102の読み出しが制御される。
【0033】以上説明したように、本実施例によれば、
標本化周波数を高くする場合には、データの追加処理が
入るためにFIFO102に書き込まれるデータ数と読
み出されるデータ数とが等しくなる。また、標本化周波
数を低くする場合には、標本化周波数の高い側のFIF
Oの制御で間引き処理が入るために、やはりFIFO1
02の書き込み・読み出しデータ数が等しくなる。従っ
て、入力データに対して出力データが不足したり、出力
データに対して入力データが余ったりすることがなく、
かつ、補間部101にて前述のような補間演算を行って
新たにデータを生成しているので、出力データの画像劣
化を招くことなく、デジタル信号の状態で画像信号の標
本化周波数を変換することが可能になる。
標本化周波数を高くする場合には、データの追加処理が
入るためにFIFO102に書き込まれるデータ数と読
み出されるデータ数とが等しくなる。また、標本化周波
数を低くする場合には、標本化周波数の高い側のFIF
Oの制御で間引き処理が入るために、やはりFIFO1
02の書き込み・読み出しデータ数が等しくなる。従っ
て、入力データに対して出力データが不足したり、出力
データに対して入力データが余ったりすることがなく、
かつ、補間部101にて前述のような補間演算を行って
新たにデータを生成しているので、出力データの画像劣
化を招くことなく、デジタル信号の状態で画像信号の標
本化周波数を変換することが可能になる。
【0034】また、このとき、本実施例におけるFIF
Oメモリの容量は、320/(320−256)=5サ
ンプル分あればよいことになる。すなわち、周波数を低
くする場合には、周波数の低い方の信号の4画素中に高
い方の信号が(320−256)/256=5画素必要
になり、FIFOメモリはその分の容量をもてばよいこ
とになる。
Oメモリの容量は、320/(320−256)=5サ
ンプル分あればよいことになる。すなわち、周波数を低
くする場合には、周波数の低い方の信号の4画素中に高
い方の信号が(320−256)/256=5画素必要
になり、FIFOメモリはその分の容量をもてばよいこ
とになる。
【0035】また、周波数を高くする場合には、周波数
の高い方の信号中の5画素中に低い方の信号が4画素存
在することになり、FIFOメモリの書き込みを図9に
示したタイミングチャートのように制御することで、入
力信号に出力信号が追いつくことはない。これを一般式
で示すと、FIFOメモリの容量は、画素間隔n>mと
してn/(n−m)サンプル分あればよいことになる。
つまり、本実施例ではメモリを用いて周波数変換を行う
にもかかわらず、従来のフレームメモリを用いて周波数
変換を行う場合に比べてメモリの容量を著しく減少する
ことが可能になる。
の高い方の信号中の5画素中に低い方の信号が4画素存
在することになり、FIFOメモリの書き込みを図9に
示したタイミングチャートのように制御することで、入
力信号に出力信号が追いつくことはない。これを一般式
で示すと、FIFOメモリの容量は、画素間隔n>mと
してn/(n−m)サンプル分あればよいことになる。
つまり、本実施例ではメモリを用いて周波数変換を行う
にもかかわらず、従来のフレームメモリを用いて周波数
変換を行う場合に比べてメモリの容量を著しく減少する
ことが可能になる。
【0036】
【発明の効果】以上説明したように、本発明によれば、
第1の標本化周波数の入力画像データをクロック発生手
段で作られたクロックにより第2の標本化周波数の画像
データに変換する際に、第1、第2の標本化周波数の比
に従って演算処理手段、補間処理手段及び記憶手段の書
き込み、読み出しの制御を行うように構成したことによ
り、記憶手段への書き込みと読み出しのデータレートが
等しくなり、これによって記憶手段のメモリ容量は小容
量で済み、小容量のメモリと補間回路とにより目的とす
る標本化周波数で標本化された画像データ列を得ること
ができる。また、IC化する際、メモリ容量が少ないた
め1チップ化しやすく、汎用性の高いものとすることが
できる。
第1の標本化周波数の入力画像データをクロック発生手
段で作られたクロックにより第2の標本化周波数の画像
データに変換する際に、第1、第2の標本化周波数の比
に従って演算処理手段、補間処理手段及び記憶手段の書
き込み、読み出しの制御を行うように構成したことによ
り、記憶手段への書き込みと読み出しのデータレートが
等しくなり、これによって記憶手段のメモリ容量は小容
量で済み、小容量のメモリと補間回路とにより目的とす
る標本化周波数で標本化された画像データ列を得ること
ができる。また、IC化する際、メモリ容量が少ないた
め1チップ化しやすく、汎用性の高いものとすることが
できる。
【図1】本発明の実施例を示すブロック図である。
【図2】標本化周波数を低くする際のデータの流れを示
すブロック図である。
すブロック図である。
【図3】標本化周波数を高くする際のデータの流れを示
すブロック図である。
すブロック図である。
【図4】画素位置演算部の一部の構成例を示す構成図で
ある。
ある。
【図5】画素位置演算の補足説明する説明図である。
【図6】画素位置演算の補足説明する説明図である。
【図7】FiFoの入出力を示すタイミングチャートで
ある。
ある。
【図8】FiFoの他の入出力を示すタイミングチャー
トである。
トである。
【図9】補間部の構成例を示すブロック図である。
【図10】画素位置演算部の他の部分を示すブロック図
である。
である。
【図11】本発明を適用し得るシステムの例を示すブロ
ック図である。
ック図である。
101 補間部 102 FiFo 103 画素位置演算部 104 制御部 1 クロック変換装置
Claims (7)
- 【請求項1】 第1の周波数で標本化された入力画像デ
ータに位相同期した第2の周波数のクロックを発生する
クロック発生手段と、 上記第1の周波数と第2の周波数との比に係る所定の係
数を出力する演算処理手段と、 上記演算処理手段からの係数に応じて上記入力画像デー
タに対して補間演算を行う補間処理手段と、 上記補間処理手段で処理された画像データを記憶する記
憶手段と、 上記演算処理手段からの係数に応じて上記記憶手段への
上記画像データの書き込みを制御する書き込み手段と、 上記クロック発生手段により発生されたクロックを用い
て上記記憶手段から上記画像データを読み出す読み出し
手段とを備えた画像処理装置。 - 【請求項2】 上記演算処理手段は上記入力画像データ
の画素位置に対する出力画像データの画素位置を示す係
数を出力することを特徴とする請求項1に記載の画像処
理装置。 - 【請求項3】 上記第1の周波数は上記第2の周波数よ
りも高く、 上記書き込み手段は上記係数が所定値以上であることに
応じて上記補間処理手段からの画像データの上記記憶手
段への書き込みを禁止することを特徴とする請求項1に
記載の画像処理装置。 - 【請求項4】 入力画像データを記憶する記憶手段と、 第1の周波数で標本化された入力画像データに位相同期
した第2の周波数のクロックを発生するクロック発生手
段と、 上記第1の周波数と第2の周波数との比に係る所定の係
数を出力する演算処理手段と、 上記入力画像データに位相同期した上記第1の周波数の
クロックを用いて上記入力画像データを上記記憶手段に
書き込む書き込み手段と、 上記クロック発生手段により発生されたクロックを用い
て上記記憶手段から画像データを読み出すと共に、上記
演算処理手段からの係数に応じて上記記憶手段からの画
像データの読み出しを制御する読み出し手段と、 上記演算処理手段からの係数に応じて上記記憶手段から
読み出された画像データに対して補間演算を行う補間処
理手段とを備えた画像処理装置。 - 【請求項5】 上記演算処理手段は上記入力画像データ
の画素位置に対する出力画像データの画素位置を示す係
数を出力することを特徴とする請求項4に記載の画像処
理装置。 - 【請求項6】 上記第1の周波数は上記第2の周波数よ
りも低く、 上記読み出し手段は上記係数が所定値以下であることに
応じて上記記憶手段からの画像データの読み出しを禁止
することを特徴とする請求項4に記載の画像処理装置。 - 【請求項7】 第1の周波数で標本化された第1の画像
データを第2の周波数のクロックに同期して出力すると
共に、上記第2の周波数で標本化された第2の画像デー
タを上記第1の周波数のクロックに同期して出力する画
像処理装置であって、 上記第2の画像データに位相同期し、上記第1の周波数
の第1のクロックを発生すると共に上記第1の画像デー
タに位相同期し、上記第2の周波数の第2のクロックを
発生するクロック発生手段と、 画像データを記憶する記憶手段と、 上記第1の周波数と第2の周波数との比に係る所定の係
数を出力する演算処理手段と、 上記演算処理手段からの係数に応じて画像データに対し
て補間演算を行う補間処理手段と、 画像データの上記記憶手段への書き込みを制御する書き
込み手段と、 上記記憶手段からの画像データの読み出しを制御する読
み出し手段とを備え、 上記第1の画像データを入力し、上記書き込み手段が上
記演算処理手段からの係数に応じて上記補間処理手段か
らの画像データの上記記憶手段への書き込みを制御する
と共に、上記読み出し手段が上記第2のクロックを用い
て上記記憶手段から上記画像データを読み出す第1のモ
ードと、 上記第2の画像データを入力し、上記書き込み手段が上
記第1のクロックを用いて入力画像データを上記記憶手
段に書き込むと共に上記読み出し手段が上記演算処理手
段からの係数に応じて上記記憶手段からの画像データの
読み出しを制御し、上記補間処理手段が上記演算処理手
段からの係数に応じて上記記憶手段から読み出された画
像データに対して補間演算を行う第2のモードとを有す
ることを特徴とする画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7193590A JPH0946620A (ja) | 1995-07-28 | 1995-07-28 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7193590A JPH0946620A (ja) | 1995-07-28 | 1995-07-28 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0946620A true JPH0946620A (ja) | 1997-02-14 |
Family
ID=16310502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7193590A Pending JPH0946620A (ja) | 1995-07-28 | 1995-07-28 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0946620A (ja) |
-
1995
- 1995-07-28 JP JP7193590A patent/JPH0946620A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1164568B1 (en) | Video signal conversion device and video signal conversion method | |
US5374995A (en) | Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom | |
CA1260605A (en) | Standard converting apparatus | |
JP3747523B2 (ja) | 画像処理装置および処理方法 | |
US5784120A (en) | Video decoder adapted to compensate for time variations between successive horizontal/vertical synchronization pulses | |
JP4712195B2 (ja) | ビデオ・データのダウン・コンバージョンに関する方法および装置 | |
JPH08172611A (ja) | 映像フォーマット変換装置 | |
US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
JPH118839A (ja) | 映像信号変換装置 | |
KR100445014B1 (ko) | 디지탈화상신호용메모리장치와데이터기록방법및판독방법 | |
US4598314A (en) | Method and apparatus for converting a video signal to a corresponding signal of lower line count | |
JPH0946620A (ja) | 画像処理装置 | |
JP3137709B2 (ja) | デジタル回路配置 | |
JP2003316331A (ja) | 表示装置 | |
US7250981B2 (en) | Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock | |
JPS6346881A (ja) | デジタル輪郭補正回路 | |
KR930011839B1 (ko) | 운동량에 따른 동화 보간장치 | |
JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
JP4166292B2 (ja) | ディジタル画像信号用のメモリ装置、書込み方法および読出し方法 | |
JP3018384B2 (ja) | ビデオ信号処理回路 | |
JP2002237953A (ja) | 画像データ処理装置およびその方法、ならびにカメラ・システム | |
JP3353396B2 (ja) | Muse−ntscダウンコンバータ | |
JP3204684B2 (ja) | 信号レート制御装置 | |
JPH09247588A (ja) | 水平画素数変換回路 | |
JP3702469B2 (ja) | 信号処理装置およびカラーテレビカメラ |