JPH0943343A - レーダ装置 - Google Patents
レーダ装置Info
- Publication number
- JPH0943343A JPH0943343A JP7193325A JP19332595A JPH0943343A JP H0943343 A JPH0943343 A JP H0943343A JP 7193325 A JP7193325 A JP 7193325A JP 19332595 A JP19332595 A JP 19332595A JP H0943343 A JPH0943343 A JP H0943343A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- converter
- wave
- writing
- radar device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
- G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
- G01S13/345—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using triangular modulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
- G01S7/352—Receivers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/35—Details of non-pulse systems
- G01S7/352—Receivers
- G01S7/356—Receivers involving particularities of FFT processing
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【目的】 マルチターゲーットの測距に適したＦＭ−Ｃ
Ｗ方式のレーダ装置にテレビジョン受像機を提供する。 【構成】 三角波又はそれに近い波形でＦＭ変調した送
信波と目標物で反射してきた反射波を送信波とを合成し
て得られるビートを、ＡＤ変換器８にてサンプリングし
て一方のバンクメモリＭ１又はＭ２に書き込むととも
に、他方のバンクメモリＭ２又はＭ１とＤＳＰ回路９と
で高速フーリエ変換によるデータ処理を行うよう構成し
てある。データのＡＤ変換と高速フーリエ変換によるデ
ータ処理とを、途中で途切れることなく同時平行的かつ
連続的に行い、処理効率を従来の２倍に高めることがで
きる。
Ｗ方式のレーダ装置にテレビジョン受像機を提供する。 【構成】 三角波又はそれに近い波形でＦＭ変調した送
信波と目標物で反射してきた反射波を送信波とを合成し
て得られるビートを、ＡＤ変換器８にてサンプリングし
て一方のバンクメモリＭ１又はＭ２に書き込むととも
に、他方のバンクメモリＭ２又はＭ１とＤＳＰ回路９と
で高速フーリエ変換によるデータ処理を行うよう構成し
てある。データのＡＤ変換と高速フーリエ変換によるデ
ータ処理とを、途中で途切れることなく同時平行的かつ
連続的に行い、処理効率を従来の２倍に高めることがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチターゲット
の測距に適したＦＭ−ＣＷ方式のレーダ装置に関する。
の測距に適したＦＭ−ＣＷ方式のレーダ装置に関する。
【０００２】
【従来の技術】自動車用レーダ装置は、１９６０年代よ
り研究されているが、１９７０年以降は、マイクロ波や
ミリ波を用いた各種レーダ装置が開発されており、近年
の傾向として使用周波数が６０ＧＨｚ以上のミリ波帯に
集中してきている。これは、ミリ波が短波長であってビ
ーム幅を狭くすることができ、不要反射による誤動作や
干渉問題を低減できるなどの利点が有するからであり、
電波式がレーザビーム式のように天候に左右されない点
もその背景にある。非常に近接した連続波（ＣＷ）の２
波を同時に送信する２周波ＣＷ方式を改良したＦＭ−Ｃ
Ｗ方式は、高速応答性に優れかつ距離と相対速度が同時
に計測でき、しかも大型車の後方に小型車が重なった場
合のような複数目標（マルチターゲット）の識別性に優
れるため、衝突防止レーダ装置として将来性が期待され
ている。
り研究されているが、１９７０年以降は、マイクロ波や
ミリ波を用いた各種レーダ装置が開発されており、近年
の傾向として使用周波数が６０ＧＨｚ以上のミリ波帯に
集中してきている。これは、ミリ波が短波長であってビ
ーム幅を狭くすることができ、不要反射による誤動作や
干渉問題を低減できるなどの利点が有するからであり、
電波式がレーザビーム式のように天候に左右されない点
もその背景にある。非常に近接した連続波（ＣＷ）の２
波を同時に送信する２周波ＣＷ方式を改良したＦＭ−Ｃ
Ｗ方式は、高速応答性に優れかつ距離と相対速度が同時
に計測でき、しかも大型車の後方に小型車が重なった場
合のような複数目標（マルチターゲット）の識別性に優
れるため、衝突防止レーダ装置として将来性が期待され
ている。
【０００３】図５に示すＦＭ−ＣＷ方式のレーダ装置
は、送信波を三角波又はそれに近い波形でＦＭ変調し、
目標物で反射してきた反射波を送信波と合成し、合成波
に含まれるビート周波数から目標物までの距離の関数で
ある距離周波数と目標物との相対速度の関数である速度
周波数とを計測するものである。送信器２において三角
波又はそれに近い波形でＦＭ変調して生成された送信波
は、方向性結合器３を経由し、送信アンテナ４から目標
物に向けて放射される。目標物で反射されて戻る反射波
は、受信アンテナ５にて捕捉され、方向性結合器３を経
由してミキサ回路６に送り込まれる。ミキサ回路６は、
送信波と反射波を合成してビート（うなり）を発生す
る。ビート成分は数ｍＶと微弱であるため、一旦アンプ
回路７ａにて増幅し、しかるのち低域濾波回路７にて不
要帯域成分を除去し、続くＡＤ変換器８にてサンプリン
グしてメモリＭに書き込む。メモリＭに書き込まれたデ
ータは、ＤＳＰ（Digital Signal Processor）回路９に
よる高速フーリエ（ＦＦＴ）変換に供される。高速フー
リエ変換によってスペクトラムの振幅と位相情報に分け
た周波数の同定が行われ、導出された目標物までの距離
及び目標物との相対速度がＣＰＵ１０に与えられる。こ
こで、 ｆｏ：送信周波数 Δｆ：ＦＭ変調幅 Ｔｍ：変調繰返周期 ｆｂ：送受信ビート周波数 Ｃ ：光速 Ｔ ：目標物までの電波の往復時間 ｒ ：目標物までの距離 ｖ ：目標物との相対速度 としたときに、目標物との相対速度が零のとき、すなわ
ちｖ＝０のときは、図６（Ａ）〜（Ｃ）に示したよう
に、ビート周波数ｆｂは、 ｆｂ＝４Δｆ・ｒ／Ｃ・Ｔｍ で与えられる。
は、送信波を三角波又はそれに近い波形でＦＭ変調し、
目標物で反射してきた反射波を送信波と合成し、合成波
に含まれるビート周波数から目標物までの距離の関数で
ある距離周波数と目標物との相対速度の関数である速度
周波数とを計測するものである。送信器２において三角
波又はそれに近い波形でＦＭ変調して生成された送信波
は、方向性結合器３を経由し、送信アンテナ４から目標
物に向けて放射される。目標物で反射されて戻る反射波
は、受信アンテナ５にて捕捉され、方向性結合器３を経
由してミキサ回路６に送り込まれる。ミキサ回路６は、
送信波と反射波を合成してビート（うなり）を発生す
る。ビート成分は数ｍＶと微弱であるため、一旦アンプ
回路７ａにて増幅し、しかるのち低域濾波回路７にて不
要帯域成分を除去し、続くＡＤ変換器８にてサンプリン
グしてメモリＭに書き込む。メモリＭに書き込まれたデ
ータは、ＤＳＰ（Digital Signal Processor）回路９に
よる高速フーリエ（ＦＦＴ）変換に供される。高速フー
リエ変換によってスペクトラムの振幅と位相情報に分け
た周波数の同定が行われ、導出された目標物までの距離
及び目標物との相対速度がＣＰＵ１０に与えられる。こ
こで、 ｆｏ：送信周波数 Δｆ：ＦＭ変調幅 Ｔｍ：変調繰返周期 ｆｂ：送受信ビート周波数 Ｃ ：光速 Ｔ ：目標物までの電波の往復時間 ｒ ：目標物までの距離 ｖ ：目標物との相対速度 としたときに、目標物との相対速度が零のとき、すなわ
ちｖ＝０のときは、図６（Ａ）〜（Ｃ）に示したよう
に、ビート周波数ｆｂは、 ｆｂ＝４Δｆ・ｒ／Ｃ・Ｔｍ で与えられる。
【０００４】これに対し、目標物との相対速度ｖが存在
するときは、図６（Ｄ）〜（Ｆ）に示したように、ビー
ト周波数ｆｂは、 ｆｂ＝［４Δｆ・ｒ／Ｃ・Ｔｍ］±［２ｆｏ・ｖ／Ｃ］ で与えられる。この場合、４Δｆ・ｒ／Ｃ・Ｔｍは、目
標物までの距離ｒの関数であって距離周波数ｆｒと呼ば
れ、また２ｆｏ・ｖ／Ｃは、目標物との相対速度の関数
であって速度周波数ｆｄと呼ばれる。従って、ビート周
波数ｆｂの平均値が距離周波数ｆｒに相当し、この距離
周波数ｆｒからの変動分が速度周波数ｆｄに相当するこ
とが判る。
するときは、図６（Ｄ）〜（Ｆ）に示したように、ビー
ト周波数ｆｂは、 ｆｂ＝［４Δｆ・ｒ／Ｃ・Ｔｍ］±［２ｆｏ・ｖ／Ｃ］ で与えられる。この場合、４Δｆ・ｒ／Ｃ・Ｔｍは、目
標物までの距離ｒの関数であって距離周波数ｆｒと呼ば
れ、また２ｆｏ・ｖ／Ｃは、目標物との相対速度の関数
であって速度周波数ｆｄと呼ばれる。従って、ビート周
波数ｆｂの平均値が距離周波数ｆｒに相当し、この距離
周波数ｆｒからの変動分が速度周波数ｆｄに相当するこ
とが判る。
【０００５】
【発明が解決しようとする課題】従来のＦＭ−ＣＷ方式
のレーダ装置１は、送信波と反射波を方向性結合器３に
おいて合成したときな発生するビートを、ＤＳＰ回路９
において周波数分析して目標物までの距離ｒの関数であ
る距離周波数ｆｒ（＝４Δｆ・ｒ／Ｃ・Ｔｍ）と、目標
物との相対速度の関数である速度周波数ｆｄ（＝２ｆｏ
・ｖ／Ｃ）とを導出する構成であり、スペクトラムの振
幅と位相情報に分けて行われる周波数同定の成否は、高
速フーリエ変換に負うところ大である。しかしながら、
このＦＦＴ演算には、積和演算等を多用して膨大なデー
タを処理する必要があり、この膨大なデータ処理を読み
書きしている最中にメモリＭに対してＡＤ変換器８の変
換出力を書き込むことは不可能であった。このため、Ｄ
ＳＰ回路９による高速フーリエ変換に伴う処理データの
読み書きとＡＤ変換器８の出力データの書き込みとに単
一のメモリＭを共用する従来のレーダ装置１は、高速フ
ーリエ変換に伴う処理データの読み書きとＡＤ変換器８
の出力データの書き込みとを時分割せざるを得ず、図７
に示したように、ＡＤ変換器８の出力データをメモリＭ
に書き込んでいる最中は高速フーリエ変換を休止し、ま
た高速フーリエ変換中はＡＤ変換を休止するようにして
いた。従って、せっかく連続処理が可能なＡＤ変換器８
やＤＳＰ回路９を用いながらも、ＡＤ変換とＦＦＴ演算
とを時分割で交互に行うが故に、データ処理能力を十分
に活用し切れないものであった。
のレーダ装置１は、送信波と反射波を方向性結合器３に
おいて合成したときな発生するビートを、ＤＳＰ回路９
において周波数分析して目標物までの距離ｒの関数であ
る距離周波数ｆｒ（＝４Δｆ・ｒ／Ｃ・Ｔｍ）と、目標
物との相対速度の関数である速度周波数ｆｄ（＝２ｆｏ
・ｖ／Ｃ）とを導出する構成であり、スペクトラムの振
幅と位相情報に分けて行われる周波数同定の成否は、高
速フーリエ変換に負うところ大である。しかしながら、
このＦＦＴ演算には、積和演算等を多用して膨大なデー
タを処理する必要があり、この膨大なデータ処理を読み
書きしている最中にメモリＭに対してＡＤ変換器８の変
換出力を書き込むことは不可能であった。このため、Ｄ
ＳＰ回路９による高速フーリエ変換に伴う処理データの
読み書きとＡＤ変換器８の出力データの書き込みとに単
一のメモリＭを共用する従来のレーダ装置１は、高速フ
ーリエ変換に伴う処理データの読み書きとＡＤ変換器８
の出力データの書き込みとを時分割せざるを得ず、図７
に示したように、ＡＤ変換器８の出力データをメモリＭ
に書き込んでいる最中は高速フーリエ変換を休止し、ま
た高速フーリエ変換中はＡＤ変換を休止するようにして
いた。従って、せっかく連続処理が可能なＡＤ変換器８
やＤＳＰ回路９を用いながらも、ＡＤ変換とＦＦＴ演算
とを時分割で交互に行うが故に、データ処理能力を十分
に活用し切れないものであった。
【０００６】特に、車両前方の視野（１８０度）を例え
ば幾つかの方位に分割し、各方位ごとに測距チャンネル
を割り当て、追尾制御用或いは衝突防止用に複数の目標
物を他と混同せずに識別（マルチターゲット測距）する
場合に、追尾制御や衝突回避に必要なアクセル系或いは
ブレーキ系の１制御周期が全チャンネルを一括して例え
ば５０ｍｓと制約されるなかで、この制御周期をチャン
ネル数で除算して与えられる１サイクルタイムもチャン
ネル数が増えるほど狭められるために、データ処理に無
駄を抱える従来のレーダ装置１は、ターゲット（目標
物）数にも自ずと制約を受けざるを得ない等の課題があ
った。
ば幾つかの方位に分割し、各方位ごとに測距チャンネル
を割り当て、追尾制御用或いは衝突防止用に複数の目標
物を他と混同せずに識別（マルチターゲット測距）する
場合に、追尾制御や衝突回避に必要なアクセル系或いは
ブレーキ系の１制御周期が全チャンネルを一括して例え
ば５０ｍｓと制約されるなかで、この制御周期をチャン
ネル数で除算して与えられる１サイクルタイムもチャン
ネル数が増えるほど狭められるために、データ処理に無
駄を抱える従来のレーダ装置１は、ターゲット（目標
物）数にも自ずと制約を受けざるを得ない等の課題があ
った。
【０００７】
【課題を解決するための手段】本発明は、上記課題を解
決したものであり、送信波を三角波又はそれに近い波形
でＦＭ変調し、目標物で反射してきた反射波を送信波と
合成し、合成波に含まれるビート周波数から目標物まで
の距離の関数である距離周波数と目標物との相対速度の
関数である速度周波数とを計測するレーダ装置におい
て、前記合成波をサンプリングするＡＤ変換器と、該Ａ
Ｄ変換器が出力するデータを交互に格納する一対のバン
クメモリと、該一対のバンクメモリの一方のバンクメモ
リとの間で処理データを読み書きしながら高速フーリエ
変換を行うＤＳＰ回路と、該ＤＳＰ回路による高速フー
リエ変換の演算周期に同期し、前記一対のバンクメモリ
の読み書きを切り替え制御し、一方のバンクメモリがＡ
Ｄ変換器の出力を書き込んでいるときに、他方のバンク
メモリにＤＳＰ回路の処理データを読み書きさせるＣＰ
Ｕとを具備することを特徴とするものである。
決したものであり、送信波を三角波又はそれに近い波形
でＦＭ変調し、目標物で反射してきた反射波を送信波と
合成し、合成波に含まれるビート周波数から目標物まで
の距離の関数である距離周波数と目標物との相対速度の
関数である速度周波数とを計測するレーダ装置におい
て、前記合成波をサンプリングするＡＤ変換器と、該Ａ
Ｄ変換器が出力するデータを交互に格納する一対のバン
クメモリと、該一対のバンクメモリの一方のバンクメモ
リとの間で処理データを読み書きしながら高速フーリエ
変換を行うＤＳＰ回路と、該ＤＳＰ回路による高速フー
リエ変換の演算周期に同期し、前記一対のバンクメモリ
の読み書きを切り替え制御し、一方のバンクメモリがＡ
Ｄ変換器の出力を書き込んでいるときに、他方のバンク
メモリにＤＳＰ回路の処理データを読み書きさせるＣＰ
Ｕとを具備することを特徴とするものである。
【０００８】また、本発明は、前記一対のバンクメモリ
に、前記ＣＰＵから変換指令を受けて前記ＡＤ変換器の
出力の書き込みを直接制御するＤＭＡコントローラが接
続してあることを特徴とするものである。
に、前記ＣＰＵから変換指令を受けて前記ＡＤ変換器の
出力の書き込みを直接制御するＤＭＡコントローラが接
続してあることを特徴とするものである。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１ないし図４を参照して説明する。図１は、本発
明のレーダ装置の一実施形態を示すブロック構成図、図
２は、図１に示したメモリバンクの書き込みと読み出し
の各動作シーケンスを説明するための図、図３は、図１
に示したＣＰＵの動作を説明するためのフローチャー
ト、図４は、図１に示したＤＳＰ回路の動作を説明する
ためのフローチャートである。
て、図１ないし図４を参照して説明する。図１は、本発
明のレーダ装置の一実施形態を示すブロック構成図、図
２は、図１に示したメモリバンクの書き込みと読み出し
の各動作シーケンスを説明するための図、図３は、図１
に示したＣＰＵの動作を説明するためのフローチャー
ト、図４は、図１に示したＤＳＰ回路の動作を説明する
ためのフローチャートである。
【００１０】図１に示したレーダ装置１１は、従来のメ
モリＭを互いに並列の一対のバンクメモリＭ１，Ｍ２の
２バンク構成とし、一方のバンクメモリＭ１がＡＤ変換
出力を書き込んでいる最中に、他方のバンクメモリＭ２
が保持するデータをＤＳＰ回路９に読み出して高速フー
リエ変換に供する構成としてある。また、バンクメモリ
Ｍ１又はＭ２に対するＡＤ変換器８の出力データの書き
込みは、ＣＰＵ１２から変換指令を受けたＤＭＡ（Dire
ct Memory Access）コントローラ１３が直接制御するよ
う構成してある。
モリＭを互いに並列の一対のバンクメモリＭ１，Ｍ２の
２バンク構成とし、一方のバンクメモリＭ１がＡＤ変換
出力を書き込んでいる最中に、他方のバンクメモリＭ２
が保持するデータをＤＳＰ回路９に読み出して高速フー
リエ変換に供する構成としてある。また、バンクメモリ
Ｍ１又はＭ２に対するＡＤ変換器８の出力データの書き
込みは、ＣＰＵ１２から変換指令を受けたＤＭＡ（Dire
ct Memory Access）コントローラ１３が直接制御するよ
う構成してある。
【００１１】ＣＰＵ１２は、ＤＭＡコントローラ１３に
対して変換開始信号を供給する外に、バンクメモリＭ
１，Ｍ２に対してはバンク切り替え信号を供給し、さら
にＤＳＰ回路９に対しては演算指示信号を供給する。ま
た、ＣＰＵ１２へは、ＤＳＰ回路９から演算終了信号が
供給される。
対して変換開始信号を供給する外に、バンクメモリＭ
１，Ｍ２に対してはバンク切り替え信号を供給し、さら
にＤＳＰ回路９に対しては演算指示信号を供給する。ま
た、ＣＰＵ１２へは、ＤＳＰ回路９から演算終了信号が
供給される。
【００１２】測距に先立ち、ＣＰＵ１２は、まず図３に
示すステップ（１０１）において初期化を行う。次に、
ステップ（１０２）においてＤＳＰ回路９に接続すべき
バンクメモリＭ１又はＭ２を指定するバンク番号ＢＫを
「１」にセットする。続く判断ステップ（１０３）は、
バンク番号ＢＫを判断するための判断ステップであり、
ここではＢＫ＝１であるか否かが判断される。ただし、
初回はステップ（１０２）において、無条件にＢＫ＝１
に設定されているため、ここではＤＳＰ回路９に対して
バンクメモリＭ１の格納データが読み出され、ＡＤ変換
器８の出力がバンクメモリＭ２に書き込まれる。
示すステップ（１０１）において初期化を行う。次に、
ステップ（１０２）においてＤＳＰ回路９に接続すべき
バンクメモリＭ１又はＭ２を指定するバンク番号ＢＫを
「１」にセットする。続く判断ステップ（１０３）は、
バンク番号ＢＫを判断するための判断ステップであり、
ここではＢＫ＝１であるか否かが判断される。ただし、
初回はステップ（１０２）において、無条件にＢＫ＝１
に設定されているため、ここではＤＳＰ回路９に対して
バンクメモリＭ１の格納データが読み出され、ＡＤ変換
器８の出力がバンクメモリＭ２に書き込まれる。
【００１３】こうして、バンクメモリＭ１，Ｍ２の指定
が終わると、ＣＰＵ１２はステップ（１０６）におい
て、演算指示信号をアクティブとし、さらに続くステッ
プ（１０７）において変換開始信号をアクティブとす
る。このため、演算指示信号を受けたＤＳＰ回路９は高
速フーリエ変換を開始し、変換開始信号を受けたＡＤ変
換器８はＡＤ変換を開始する。ＤＳＰ回路９は、積和演
算に伴う処理データをバンクメモリＭ１との間で読み書
きしながら高速フーリエ変換を行う。この間、ＣＰＵ１
２は、ＤＳＰ回路９が高速フーリエ変換の終了時点で出
力する演算終了信号を監視する。ＤＳＰ回路９が出力す
る演算終了信号がアクティブになると、判断ステップ
（１０８）に続くステップ（１０９）において、演算指
示信号と変換開始信号をともにノンアクティブとする。
これにより、ＤＳＰ回路９は高速フーリエ変換を停止
し、ＡＤ変換器８はＡＤ変換を停止する。変換停止に続
くステップ（１１０）において、ＣＰＵ１２は、ＤＳＰ
回路９によって行われた高速フーリエ変換処理結果をデ
ータ転送させ、続くステップ（１１１）において目標物
の方向と距離を図示しないディスプレイ等に画面表示す
る。最後に、これのでの高速フーリエ変換とＡＤ変換を
規定していたバンク番号を切り替えるため、ステップ
（１１２）において、バンク番号ＢＫどうしの排他的論
理和をとり、これを次回のバンク番号に指定してステッ
プ（１０３）に復帰する。
が終わると、ＣＰＵ１２はステップ（１０６）におい
て、演算指示信号をアクティブとし、さらに続くステッ
プ（１０７）において変換開始信号をアクティブとす
る。このため、演算指示信号を受けたＤＳＰ回路９は高
速フーリエ変換を開始し、変換開始信号を受けたＡＤ変
換器８はＡＤ変換を開始する。ＤＳＰ回路９は、積和演
算に伴う処理データをバンクメモリＭ１との間で読み書
きしながら高速フーリエ変換を行う。この間、ＣＰＵ１
２は、ＤＳＰ回路９が高速フーリエ変換の終了時点で出
力する演算終了信号を監視する。ＤＳＰ回路９が出力す
る演算終了信号がアクティブになると、判断ステップ
（１０８）に続くステップ（１０９）において、演算指
示信号と変換開始信号をともにノンアクティブとする。
これにより、ＤＳＰ回路９は高速フーリエ変換を停止
し、ＡＤ変換器８はＡＤ変換を停止する。変換停止に続
くステップ（１１０）において、ＣＰＵ１２は、ＤＳＰ
回路９によって行われた高速フーリエ変換処理結果をデ
ータ転送させ、続くステップ（１１１）において目標物
の方向と距離を図示しないディスプレイ等に画面表示す
る。最後に、これのでの高速フーリエ変換とＡＤ変換を
規定していたバンク番号を切り替えるため、ステップ
（１１２）において、バンク番号ＢＫどうしの排他的論
理和をとり、これを次回のバンク番号に指定してステッ
プ（１０３）に復帰する。
【００１４】この場合、初回の処理フローではバンク番
号は「１」に指定されていたため、同じバンク番号どう
しの排他的論理和により次回の処理フローにおけるバン
ク番号は「０」に切り替わる。このため、判断ステップ
（１０３）に続くステップとして、今度はステップ（１
０５）が選択される。その結果、第２回目の処理フロー
では、ＤＳＰ回路９に対してはバンクメモリＭ２が割り
当てられ、ＡＤ変換器８の出力データに対してはバンク
メモリＭ１が割り当てられる。すなわち、バンクメモリ
Ｍ１，Ｍ２の役割が前回と逆転し、演算指示信号を受け
たＤＳＰ回路９がバンクメモリＭ２の出力を高速フーリ
エ変換し、変換開始信号を受けたＡＤ変換器８がＡＤ変
換出力をバンクメモリＭ１に書き込む。従って、バンク
メモリＭ１，Ｍ２の役割は、ステップ（１０４）から
（１１２）までの処理周期をもって交互に切り替えら
れ、図２に示したように、両バンクメモリＭ１，Ｍ２と
も途中休止することなく連続的に読み書きを継続し、高
効率信号処理に寄与することができる。
号は「１」に指定されていたため、同じバンク番号どう
しの排他的論理和により次回の処理フローにおけるバン
ク番号は「０」に切り替わる。このため、判断ステップ
（１０３）に続くステップとして、今度はステップ（１
０５）が選択される。その結果、第２回目の処理フロー
では、ＤＳＰ回路９に対してはバンクメモリＭ２が割り
当てられ、ＡＤ変換器８の出力データに対してはバンク
メモリＭ１が割り当てられる。すなわち、バンクメモリ
Ｍ１，Ｍ２の役割が前回と逆転し、演算指示信号を受け
たＤＳＰ回路９がバンクメモリＭ２の出力を高速フーリ
エ変換し、変換開始信号を受けたＡＤ変換器８がＡＤ変
換出力をバンクメモリＭ１に書き込む。従って、バンク
メモリＭ１，Ｍ２の役割は、ステップ（１０４）から
（１１２）までの処理周期をもって交互に切り替えら
れ、図２に示したように、両バンクメモリＭ１，Ｍ２と
も途中休止することなく連続的に読み書きを継続し、高
効率信号処理に寄与することができる。
【００１５】なお、ＣＰＵ１２からの演算指示信号を受
けて動作するＤＳＰ回路９は、図４に示したフローチャ
ートに従って動作する。まず、同図のステップ（２０
１）において初期化された後、続くステップ（２０２）
において、ＣＰＵ１２が発する演算指示信号がアクティ
ブであるか否かを判断する。演算指示信号がアクティブ
になったことが判ると、指定されたメモリバンクＭ１又
はＭ２から読み出されるデータを高速フーリエ変換し、
処理結果をメモリバンクＭ１又はＭ２に格納しつつ演算
を継続する。所要の演算が終了した時点で、ＤＳＰ回路
９からＣＰＵ１２に対して演算終了信号が供給され、Ｃ
ＰＵ１２が発する演算指示信号がノンアクティブになる
のを待つ。ＣＰＵ１２が演算指示信号をノンアクティブ
とすると、判断ステップ（２０５）の判断結果を受け、
メモリＭ１又はＭ２に格納しておいた高速フーリエ変換
結果をＣＰＵ１２に転送し、ステップ（２０２）に復帰
し、以下同様の処理動作を繰り返す。
けて動作するＤＳＰ回路９は、図４に示したフローチャ
ートに従って動作する。まず、同図のステップ（２０
１）において初期化された後、続くステップ（２０２）
において、ＣＰＵ１２が発する演算指示信号がアクティ
ブであるか否かを判断する。演算指示信号がアクティブ
になったことが判ると、指定されたメモリバンクＭ１又
はＭ２から読み出されるデータを高速フーリエ変換し、
処理結果をメモリバンクＭ１又はＭ２に格納しつつ演算
を継続する。所要の演算が終了した時点で、ＤＳＰ回路
９からＣＰＵ１２に対して演算終了信号が供給され、Ｃ
ＰＵ１２が発する演算指示信号がノンアクティブになる
のを待つ。ＣＰＵ１２が演算指示信号をノンアクティブ
とすると、判断ステップ（２０５）の判断結果を受け、
メモリＭ１又はＭ２に格納しておいた高速フーリエ変換
結果をＣＰＵ１２に転送し、ステップ（２０２）に復帰
し、以下同様の処理動作を繰り返す。
【００１６】このように、上記レーダ装置１１によれ
ば、三角波又はそれに近い波形でＦＭ変調した送信波と
目標物で反射してきた反射波と送信波とを合成して得ら
れるビートを、ＡＤ変換器８にてサンプリングして一方
のバンクメモリＭ１又はＭ２に書き込むとともに、他方
のバンクメモリＭ２又はＭ１とＤＳＰ回路９とで高速フ
ーリエ変換によるデータ処理を行うようにしたから、デ
ータのＡＤ変換と高速フーリエ変換によるデータ処理と
を途中で途切れることなく同時平行的かつ連続的に可能
である。このため、データのＡＤ変換と高速フーリエ変
換によるデータ処理とを単一のメモリＭを利用して時分
割で行っていた従来のレーダ装置と比較したときに、処
理効率を２倍に高めることができる。従って、複数の目
標物の距離と方位を計測するマルチターゲットレーダ装
置として構成した場合に、チャンネル数に反比例して目
標物ごとに許容される計測時間が狭められるなかで、従
来の２倍の数の目標物を計測対象とすることができ、悪
天候に災いされやすいレーザ方式測距装置にないミリ波
の特性を生かした測距装置として、特に車載用に好適な
レーダ装置を提供することができる。
ば、三角波又はそれに近い波形でＦＭ変調した送信波と
目標物で反射してきた反射波と送信波とを合成して得ら
れるビートを、ＡＤ変換器８にてサンプリングして一方
のバンクメモリＭ１又はＭ２に書き込むとともに、他方
のバンクメモリＭ２又はＭ１とＤＳＰ回路９とで高速フ
ーリエ変換によるデータ処理を行うようにしたから、デ
ータのＡＤ変換と高速フーリエ変換によるデータ処理と
を途中で途切れることなく同時平行的かつ連続的に可能
である。このため、データのＡＤ変換と高速フーリエ変
換によるデータ処理とを単一のメモリＭを利用して時分
割で行っていた従来のレーダ装置と比較したときに、処
理効率を２倍に高めることができる。従って、複数の目
標物の距離と方位を計測するマルチターゲットレーダ装
置として構成した場合に、チャンネル数に反比例して目
標物ごとに許容される計測時間が狭められるなかで、従
来の２倍の数の目標物を計測対象とすることができ、悪
天候に災いされやすいレーザ方式測距装置にないミリ波
の特性を生かした測距装置として、特に車載用に好適な
レーダ装置を提供することができる。
【００１７】また、一対のバンクメモリＭ１，Ｍ２に、
ＣＰＵ１２から変換指令を受けてＡＤ変換器８の出力の
書き込みを直接制御するＤＭＡコントローラ１３を接続
したので、ＣＰＵ１２はＤＭＡコントローラに変換指令
を発した後は、ＡＤ変換器８とバンクメモリＭ１又はＭ
２との間で行われるＡＤ変換出力の書き込みに関する一
切の制御から解放され、これにより測距データに基づい
て行われる追尾制御或いは追突防止制御等に時間を割く
ことができ、ＣＰＵ１２の効率的な運用が可能になる。
ＣＰＵ１２から変換指令を受けてＡＤ変換器８の出力の
書き込みを直接制御するＤＭＡコントローラ１３を接続
したので、ＣＰＵ１２はＤＭＡコントローラに変換指令
を発した後は、ＡＤ変換器８とバンクメモリＭ１又はＭ
２との間で行われるＡＤ変換出力の書き込みに関する一
切の制御から解放され、これにより測距データに基づい
て行われる追尾制御或いは追突防止制御等に時間を割く
ことができ、ＣＰＵ１２の効率的な運用が可能になる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
三角波又はそれに近い波形でＦＭ変調した送信波と目標
物で反射してきた反射波を送信波とを合成して得られる
ビートを、ＡＤ変換器にてサンプリングして一方のバン
クメモリに書き込むとともに、他方のバンクメモリとＤ
ＳＰ回路とで高速フーリエ変換によるデータ処理を行う
ようにしたから、データのＡＤ変換と高速フーリエ変換
によるデータ処理とを途中で途切れることなく同時平行
的かつ連続的に可能であり、データのＡＤ変換と高速フ
ーリエ変換によるデータ処理とを単一のメモリを利用し
て時分割で行っていた従来のレーダ装置と比較して、処
理効率を２倍に高めることができ、従って複数の目標物
の距離と方位を計測するマルチターゲットレーダ装置と
して構成する場合に、チャンネル数に反比例して目標物
ごとに許容される計測時間が狭められるなかで、従来の
２倍の数の目標物を計測対象とすることができ、悪天候
に災いされやすいレーザ方式測距装置にないミリ波の特
性を生かした測距装置として、特に車載用に好適なレー
ダ装置を提供することができる等の優れた効果を奏す
る。
三角波又はそれに近い波形でＦＭ変調した送信波と目標
物で反射してきた反射波を送信波とを合成して得られる
ビートを、ＡＤ変換器にてサンプリングして一方のバン
クメモリに書き込むとともに、他方のバンクメモリとＤ
ＳＰ回路とで高速フーリエ変換によるデータ処理を行う
ようにしたから、データのＡＤ変換と高速フーリエ変換
によるデータ処理とを途中で途切れることなく同時平行
的かつ連続的に可能であり、データのＡＤ変換と高速フ
ーリエ変換によるデータ処理とを単一のメモリを利用し
て時分割で行っていた従来のレーダ装置と比較して、処
理効率を２倍に高めることができ、従って複数の目標物
の距離と方位を計測するマルチターゲットレーダ装置と
して構成する場合に、チャンネル数に反比例して目標物
ごとに許容される計測時間が狭められるなかで、従来の
２倍の数の目標物を計測対象とすることができ、悪天候
に災いされやすいレーザ方式測距装置にないミリ波の特
性を生かした測距装置として、特に車載用に好適なレー
ダ装置を提供することができる等の優れた効果を奏す
る。
【００１９】また、本発明は、一対のバンクメモリに、
ＣＰＵから変換指令を受けてＡＤ変換器の出力の書き込
みを直接制御するＤＭＡコントローラを接続したので、
ＣＰＵはＤＭＡコントローラに変換指令を発した後は、
ＡＤ変換器とバンクメモリとの間で行われるＡＤ変換出
力の書き込みに関する一切の制御から解放され、これに
より測距データに基づいて行われる追尾制御或いは追突
防止制御等に時間を割くことができ、ＣＰＵの効率的な
運用が可能になる等の効果を奏する。
ＣＰＵから変換指令を受けてＡＤ変換器の出力の書き込
みを直接制御するＤＭＡコントローラを接続したので、
ＣＰＵはＤＭＡコントローラに変換指令を発した後は、
ＡＤ変換器とバンクメモリとの間で行われるＡＤ変換出
力の書き込みに関する一切の制御から解放され、これに
より測距データに基づいて行われる追尾制御或いは追突
防止制御等に時間を割くことができ、ＣＰＵの効率的な
運用が可能になる等の効果を奏する。
【図１】本発明のレーダ装置の一実施形態を示すブロッ
ク構成図である。
ク構成図である。
【図２】図１に示したバンクメモリの書き込みと読み出
しの各動作シーケンスを説明するための図である。
しの各動作シーケンスを説明するための図である。
【図３】図１に示したＣＰＵの動作を説明するためのフ
ローチャートである。
ローチャートである。
【図４】図１に示したＤＳＰ回路の動作を説明するため
のフローチャートである。
のフローチャートである。
【図５】従来のレーダ装置の一例を示すブロック構成図
である。
である。
【図６】ＦＭ−ＣＷ方式レーダ装置の測距原理を説明す
るための図である。
るための図である。
【図７】図５に示したメモリバンクの書き込みと読み出
しの各動作シーケンスを説明するための図である。
しの各動作シーケンスを説明するための図である。
２ 送信器 ３ 方向性結合器 ４ 送信アンテナ ５ 受信アンテナ ６ ミキサ回路 ７ 低域濾波回路 ８ ＡＤ変換器 ９ ＤＳＰ回路 １１ レーダ装置 １２ ＣＰＵ １３ ＤＭＡコントローラ Ｍ１，Ｍ２ バンクメモリ
Claims (2)
- 【請求項１】 送信波を三角波又はそれに近い波形でＦ
Ｍ変調し、目標物で反射してきた反射波を送信波と合成
し、合成波に含まれるビート周波数から目標物までの距
離の関数である距離周波数と目標物との相対速度の関数
である速度周波数とを計測するレーダ装置において、前
記合成波をサンプリングするＡＤ変換器と、該ＡＤ変換
器が出力するデータを交互に格納する一対のバンクメモ
リと、該一対のバンクメモリの一方のバンクメモリとの
間で処理データを読み書きしながら高速フーリエ変換を
行うＤＳＰ回路と、該ＤＳＰ回路による高速フーリエ変
換の演算周期に同期し、前記一対のバンクメモリの読み
書きを切り替え制御し、一方のバンクメモリがＡＤ変換
器の出力を書き込んでいるときに、他方のバンクメモリ
にＤＳＰ回路の処理データを読み書きさせるＣＰＵとを
具備することを特徴とするレーダ装置。 - 【請求項２】 前記一対のバンクメモリは、前記ＣＰＵ
から変換指令を受けて前記ＡＤ変換器の出力の書き込み
を直接制御するＤＭＡコントローラが接続してあること
を特徴とする請求項１記載のレーダ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19332595A JP3209051B2 (ja) | 1995-07-28 | 1995-07-28 | レーダ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19332595A JP3209051B2 (ja) | 1995-07-28 | 1995-07-28 | レーダ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0943343A true JPH0943343A (ja) | 1997-02-14 |
| JP3209051B2 JP3209051B2 (ja) | 2001-09-17 |
Family
ID=16306033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19332595A Expired - Fee Related JP3209051B2 (ja) | 1995-07-28 | 1995-07-28 | レーダ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209051B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063211A (ko) * | 1999-12-22 | 2001-07-09 | 송재인 | 레이더의 거리오차 판별기 |
| EP1602937A1 (en) | 2004-05-31 | 2005-12-07 | Fujitsu Ten Limited | FMCW radar |
| JP2008032498A (ja) * | 2006-07-27 | 2008-02-14 | Denso Corp | 信号処理装置 |
| JP2010230519A (ja) * | 2009-03-27 | 2010-10-14 | Furukawa Electric Co Ltd:The | パルスレーダ装置 |
| JP2015119211A (ja) * | 2013-12-16 | 2015-06-25 | 日本電信電話株式会社 | 情報端末装置 |
| KR20160060484A (ko) * | 2014-11-20 | 2016-05-30 | 현대모비스 주식회사 | Fmcw 레이더 시스템 및 그 동작방법 |
| KR20160115833A (ko) * | 2015-03-27 | 2016-10-06 | 인피니언 테크놀로지스 아게 | 레이더 신호를 프로세싱하는 방법 및 디바이스 |
| US20210116533A1 (en) * | 2019-10-17 | 2021-04-22 | Infineon Technologies Ag | Processing radar signals |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170001005A (ko) * | 2015-06-25 | 2017-01-04 | 주식회사 디에스텍 | 실시간 주파수 계산을 위한 진동 계측기 |
-
1995
- 1995-07-28 JP JP19332595A patent/JP3209051B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063211A (ko) * | 1999-12-22 | 2001-07-09 | 송재인 | 레이더의 거리오차 판별기 |
| EP1602937A1 (en) | 2004-05-31 | 2005-12-07 | Fujitsu Ten Limited | FMCW radar |
| CN100373169C (zh) * | 2004-05-31 | 2008-03-05 | 富士通天株式会社 | Fm-cw雷达 |
| US7352320B2 (en) | 2004-05-31 | 2008-04-01 | Fujitsu Ten Limited | FM-CW radar |
| JP2008032498A (ja) * | 2006-07-27 | 2008-02-14 | Denso Corp | 信号処理装置 |
| JP2010230519A (ja) * | 2009-03-27 | 2010-10-14 | Furukawa Electric Co Ltd:The | パルスレーダ装置 |
| JP2015119211A (ja) * | 2013-12-16 | 2015-06-25 | 日本電信電話株式会社 | 情報端末装置 |
| KR20160060484A (ko) * | 2014-11-20 | 2016-05-30 | 현대모비스 주식회사 | Fmcw 레이더 시스템 및 그 동작방법 |
| KR20160115833A (ko) * | 2015-03-27 | 2016-10-06 | 인피니언 테크놀로지스 아게 | 레이더 신호를 프로세싱하는 방법 및 디바이스 |
| JP2016188859A (ja) * | 2015-03-27 | 2016-11-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | レーダ信号の処理方法及び処理装置 |
| US10852409B2 (en) | 2015-03-27 | 2020-12-01 | Infineon Technologies Ag | Method and device for processing radar signals |
| US20210116533A1 (en) * | 2019-10-17 | 2021-04-22 | Infineon Technologies Ag | Processing radar signals |
| US11802938B2 (en) * | 2019-10-17 | 2023-10-31 | Infineon Technologies Ag | Processing radar signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3209051B2 (ja) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1602937B1 (en) | FMCW radar | |
| JP2768439B2 (ja) | Ｆｍ−ｃｗ方式マルチビームレーダー装置 | |
| US6801153B2 (en) | Spread spectrum radar with leak compensation at baseband | |
| EP0981059B1 (en) | FM-CW radar apparatus | |
| US6741204B2 (en) | Signal process apparatus for an on-vehicle radar and method thereof | |
| EP1847848A1 (en) | Target detecting device | |
| JP3045977B2 (ja) | Ｆｍ−ｃｗレーダ装置 | |
| JP2000258524A (ja) | レーダ装置 | |
| JP2759576B2 (ja) | Ｆｍレーダ装置 | |
| JPH10148674A (ja) | アロングトラック・インターフェロメトリｓａｒ | |
| US5945942A (en) | Auto-test device for the transmission and reception system of a radar, especially for automobiles | |
| JPH0943343A (ja) | レーダ装置 | |
| WO2022027320A1 (zh) | 一种基于雷达信号的发射方法和装置 | |
| US11709261B2 (en) | Radar device for vehicle, controlling method of radar device and radar system for vehicle | |
| JPH07167951A (ja) | レーダ装置 | |
| JPH0666930A (ja) | レーダ装置 | |
| JP2009192427A (ja) | レーダー装置 | |
| JP3303862B2 (ja) | パルス圧縮レーダ装置 | |
| JP2964947B2 (ja) | 時分割型レーダシステム | |
| JP2817733B2 (ja) | レーダ装置 | |
| JP2747360B2 (ja) | 追尾レーダ装置 | |
| KR102618612B1 (ko) | 개선된 근거리 탐지용 신호처리 기능을 포함하는 fmcw레이더 장치 | |
| JP2003121533A (ja) | レーダ | |
| JPH11211815A (ja) | レーダ装置 | |
| JPH0273182A (ja) | 送受信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |