JPH0936304A - 厚膜回路素子 - Google Patents
厚膜回路素子Info
- Publication number
- JPH0936304A JPH0936304A JP8083504A JP8350496A JPH0936304A JP H0936304 A JPH0936304 A JP H0936304A JP 8083504 A JP8083504 A JP 8083504A JP 8350496 A JP8350496 A JP 8350496A JP H0936304 A JPH0936304 A JP H0936304A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cermet
- glass frit
- glass
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacture Of Switches (AREA)
- Contacts (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 よい接触寿命、円滑な機械的動作、及び満足
できる電気的性能を有する厚膜電気スイッチ素子を提供
すること。 【解決手段】 厚膜スイッチ素子は、非導電性基板に溶
融された高温ガラス・フリットを含む。低温ガラス・マ
トリックスを有するサーメット層（１６）が従来型の炉
の中で焼成され、ガラス・フリット層（１４）の中にシ
ンクし、スイッチ素子層の結果的な厚さがガラス・フリ
ット層（１４）の当初の厚さにほぼ等しくなるようにす
る。サーメット層（１６）のウェット・プリントの厚さ
は、最適化する。焼成の温度及び時間は適切に制御さ
れ、所定の値を有するガラス・フリットの表面の上にお
けるサーメットの焼成されたプリントの厚さが達成され
る。
できる電気的性能を有する厚膜電気スイッチ素子を提供
すること。 【解決手段】 厚膜スイッチ素子は、非導電性基板に溶
融された高温ガラス・フリットを含む。低温ガラス・マ
トリックスを有するサーメット層（１６）が従来型の炉
の中で焼成され、ガラス・フリット層（１４）の中にシ
ンクし、スイッチ素子層の結果的な厚さがガラス・フリ
ット層（１４）の当初の厚さにほぼ等しくなるようにす
る。サーメット層（１６）のウェット・プリントの厚さ
は、最適化する。焼成の温度及び時間は適切に制御さ
れ、所定の値を有するガラス・フリットの表面の上にお
けるサーメットの焼成されたプリントの厚さが達成され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、広くは、厚膜技術
を用いて製造される回路素子の分野に属する。更に詳し
くは、本発明は、既知の装置と材料とを用いて、安価
に、高い信頼性をもって製造し得る、よい摩耗特性をも
った改良型のスイッチ素子に関する。
を用いて製造される回路素子の分野に属する。更に詳し
くは、本発明は、既知の装置と材料とを用いて、安価
に、高い信頼性をもって製造し得る、よい摩耗特性をも
った改良型のスイッチ素子に関する。
【０００２】スイッチング及び符号化のための電子的素
子は、多くの産業や製品において広く普及している。丈
夫な金属製端子とのインターフェースを有するスライド
型の電気的接点は、単純なスイッチングの応用と高い電
気的負荷とにとっては、十分である。しかし、製品設計
における電子装置への強調が高まるにつれて、また、そ
れに付随して、複雑なスイッチング・パターンと比較的
低い電気的負荷が増加することにより、従来のスライド
型の接点技術では、非効率となってきた。技術的な要求
の高まりによって、非導電性の基板上にエッチング又は
配置（堆積、デポジット）された導体パターンを含むプ
リント回路素子が生じてきた。
子は、多くの産業や製品において広く普及している。丈
夫な金属製端子とのインターフェースを有するスライド
型の電気的接点は、単純なスイッチングの応用と高い電
気的負荷とにとっては、十分である。しかし、製品設計
における電子装置への強調が高まるにつれて、また、そ
れに付随して、複雑なスイッチング・パターンと比較的
低い電気的負荷が増加することにより、従来のスライド
型の接点技術では、非効率となってきた。技術的な要求
の高まりによって、非導電性の基板上にエッチング又は
配置（堆積、デポジット）された導体パターンを含むプ
リント回路素子が生じてきた。
【０００３】セラミック基板上の導電性材料の熱的に配
置された膜を含む回路素子は、この技術分野では広く知
られている。例えば、Ｗａｈｌｅｒ他に対して付与され
た米国特許第４３９７９１５号は、セラミック基板に付
加され焼成されて電気的抵抗性の素子を生じるガラス質
のエナメル抵抗材料を開示している。同様のガラス質の
エナメル抵抗素子は、Ｓｈａｐｉｒｏ他への米国特許第
４１６８３４４号に記載されているように、ガラス・フ
リットと混合され平坦なセラミック基板上で焼成される
金属粒子を含む。同様に、厚膜回路技術も等しく広く知
られているが、その起源は、更に近時のものである。抵
抗、コンデンサ、及びスイッチなどの種々の電子回路素
子が厚膜回路技術を用いて作られてきている。
置された膜を含む回路素子は、この技術分野では広く知
られている。例えば、Ｗａｈｌｅｒ他に対して付与され
た米国特許第４３９７９１５号は、セラミック基板に付
加され焼成されて電気的抵抗性の素子を生じるガラス質
のエナメル抵抗材料を開示している。同様のガラス質の
エナメル抵抗素子は、Ｓｈａｐｉｒｏ他への米国特許第
４１６８３４４号に記載されているように、ガラス・フ
リットと混合され平坦なセラミック基板上で焼成される
金属粒子を含む。同様に、厚膜回路技術も等しく広く知
られているが、その起源は、更に近時のものである。抵
抗、コンデンサ、及びスイッチなどの種々の電子回路素
子が厚膜回路技術を用いて作られてきている。
【０００４】厚膜技術における更に最近の進歩は、特別
の回路パターンにおいて基板に付加される厚膜サーメッ
ト・インクの発展におけるものである。サーメット・イ
ンクは、典型的には、ガラス又はセラミック・マトリッ
クス内部の金属製の導電性素子を含む。典型的には、こ
の場合の金属は、ルテニウム、プラチナ、金、ロジウ
ム、パラジウム、及び銀などの貴金属や、これらの貴金
属の酸化物である。
の回路パターンにおいて基板に付加される厚膜サーメッ
ト・インクの発展におけるものである。サーメット・イ
ンクは、典型的には、ガラス又はセラミック・マトリッ
クス内部の金属製の導電性素子を含む。典型的には、こ
の場合の金属は、ルテニウム、プラチナ、金、ロジウ
ム、パラジウム、及び銀などの貴金属や、これらの貴金
属の酸化物である。
【０００５】抵抗性素子の製造における厚膜サーメット
・インクの使用は、持続性、安定性、及びくもり（ター
ニッシュ＝ｔａｒｎｉｓｈ）抵抗を最大化しつつ、接点
の抵抗を最小化すると考えられている。例えば、Ｂｏｓ
ｚｅ他への米国特許第４８２４６９４号には、絶縁性基
板に付加された厚膜サーメット・インクを用いた抵抗性
素子の記載がある。このＢｏｓｚｅのサーメット抵抗性
素子は、ワイパ素子との接点におけるターニッシュ抵抗
を増加させ回路素子の表面抵抗を減少させるという問題
に対処しようとしている。Ｂｏｓｚｅ素子は、サーメッ
ト抵抗層に付加された材料であって、適切な電気抵抗値
を維持しながらワイパに対する接触面積を減少させる顕
著な導電性を有する材料から成る離散的に離間した島領
域を用いることにより、この機能を達成している。
・インクの使用は、持続性、安定性、及びくもり（ター
ニッシュ＝ｔａｒｎｉｓｈ）抵抗を最大化しつつ、接点
の抵抗を最小化すると考えられている。例えば、Ｂｏｓ
ｚｅ他への米国特許第４８２４６９４号には、絶縁性基
板に付加された厚膜サーメット・インクを用いた抵抗性
素子の記載がある。このＢｏｓｚｅのサーメット抵抗性
素子は、ワイパ素子との接点におけるターニッシュ抵抗
を増加させ回路素子の表面抵抗を減少させるという問題
に対処しようとしている。Ｂｏｓｚｅ素子は、サーメッ
ト抵抗層に付加された材料であって、適切な電気抵抗値
を維持しながらワイパに対する接触面積を減少させる顕
著な導電性を有する材料から成る離散的に離間した島領
域を用いることにより、この機能を達成している。
【０００６】Ｃｒｏｏｋ他への米国特許第４７７１２６
３号は、スイッチ素子すなわち可変抵抗と接触ワイパと
の寿命を拡大することを意図した可変抵抗素子の製造へ
の、更に別のアプローチを示している。Ｃｒｏｏｋ他に
よる抵抗性ストリップは、その上に高温のガラス層が付
加されるセラミック基板を含む。厚膜抵抗性ペースト
が、次に、基本抵抗性ストリップとして機能するガラス
基板に付加される。そして、第２の厚膜インクが、焼成
の後にガラスのような光沢を得る第１のインクの上に付
加される。Ｃｒｏｏｋ他による抵抗性ストリップの目的
は、抵抗素子がセラミック・ベースではなく平滑なガラ
ス・ベースに付加され、それによって、高温のガラス層
の表面組織に適合することである。
３号は、スイッチ素子すなわち可変抵抗と接触ワイパと
の寿命を拡大することを意図した可変抵抗素子の製造へ
の、更に別のアプローチを示している。Ｃｒｏｏｋ他に
よる抵抗性ストリップは、その上に高温のガラス層が付
加されるセラミック基板を含む。厚膜抵抗性ペースト
が、次に、基本抵抗性ストリップとして機能するガラス
基板に付加される。そして、第２の厚膜インクが、焼成
の後にガラスのような光沢を得る第１のインクの上に付
加される。Ｃｒｏｏｋ他による抵抗性ストリップの目的
は、抵抗素子がセラミック・ベースではなく平滑なガラ
ス・ベースに付加され、それによって、高温のガラス層
の表面組織に適合することである。
【０００７】
【発明が解決すべき課題】従前の技術は厚膜抵抗と可変
抵抗素子との設計においては適切であったが、スイッチ
素子は、従来技術によっては対処され得ない異なる問題
を提出する。更に詳細には、スイッチ素子は、典型的に
は、抵抗性のワイパ素子にアクセス可能でなければなら
ない絶縁材料によって包囲された導電性のストリップを
含む。ワイパがストリップの上を通過する際に、スイッ
チがトリガされる。しかし、従来技術における厚膜スイ
ッチ素子においては、導電性ストリップは、素子の絶縁
部分の表面上に露出している。よって、ワイパ素子が抵
抗性ストリップの上を反復的に通過すると、ワイパと抵
抗性ストリップとは、徐々に摩耗する。
抵抗素子との設計においては適切であったが、スイッチ
素子は、従来技術によっては対処され得ない異なる問題
を提出する。更に詳細には、スイッチ素子は、典型的に
は、抵抗性のワイパ素子にアクセス可能でなければなら
ない絶縁材料によって包囲された導電性のストリップを
含む。ワイパがストリップの上を通過する際に、スイッ
チがトリガされる。しかし、従来技術における厚膜スイ
ッチ素子においては、導電性ストリップは、素子の絶縁
部分の表面上に露出している。よって、ワイパ素子が抵
抗性ストリップの上を反復的に通過すると、ワイパと抵
抗性ストリップとは、徐々に摩耗する。
【０００８】エポキシ・フィルタがエッチングされた貴
金属導体ストリップの間に付加されているスイッチ素子
も製造されている。エポキシ・フィルタ又はそれ以外の
絶縁材料は、導体とベース基板との間のステップの高さ
の問題を解消するために付加される。これらのタイプの
スイッチ素子は優れた摩耗寿命と高い腐食抵抗性とを有
しているが、その製造は、典型的には、多くの応用例や
製品において用いるにはコストがかかり過ぎる。
金属導体ストリップの間に付加されているスイッチ素子
も製造されている。エポキシ・フィルタ又はそれ以外の
絶縁材料は、導体とベース基板との間のステップの高さ
の問題を解消するために付加される。これらのタイプの
スイッチ素子は優れた摩耗寿命と高い腐食抵抗性とを有
しているが、その製造は、典型的には、多くの応用例や
製品において用いるにはコストがかかり過ぎる。
【０００９】結果として、よい接触寿命、円滑な機械的
動作、及び満足できる電気的性能を有する厚膜電気スイ
ッチ素子に対する必要性が、この技術分野において依然
として存在する。このスイッチ素子は、好ましくは、現
在入手可能な装置と材料とを用いて、安価な製造が可能
であることが望ましい。
動作、及び満足できる電気的性能を有する厚膜電気スイ
ッチ素子に対する必要性が、この技術分野において依然
として存在する。このスイッチ素子は、好ましくは、現
在入手可能な装置と材料とを用いて、安価な製造が可能
であることが望ましい。
【００１０】
【課題を解決するための手段】本発明の１つの実施例で
は、高温のガラス・フリットが、従来型の焼成手順を用
いて非導電性の基板に溶融される。貴金属の導体材料を
有する低温ガラス・マトリックスを含むサーメットが、
回路パターンにおいて、ガラス・フリットの表面に付加
される。これらの層は、サーメット層がガラス・フリッ
ト層の中にシンクするまで従来型の炉の中で焼成され、
それにより、基板の上に、付加されたガラス・フリット
層の厚さに実質的に等しい厚さを有する厚膜回路が製造
される。
は、高温のガラス・フリットが、従来型の焼成手順を用
いて非導電性の基板に溶融される。貴金属の導体材料を
有する低温ガラス・マトリックスを含むサーメットが、
回路パターンにおいて、ガラス・フリットの表面に付加
される。これらの層は、サーメット層がガラス・フリッ
ト層の中にシンクするまで従来型の炉の中で焼成され、
それにより、基板の上に、付加されたガラス・フリット
層の厚さに実質的に等しい厚さを有する厚膜回路が製造
される。
【００１１】サーメット層の焼成は、サーメット及びガ
ラス・フリット層の厚さとサーメット回路パターンの寸
法とに依存する制御された時間及び温度条件の下で行わ
れる。サーメットがガラス・フリット層の中に完全にシ
ンクし導電性の表面が全く露出しないようにはならない
ことを保証するには、最適な時間と温度とが要求され
る。また、サーメット導電性表面がガラス・フリット表
面の上に過渡に突出しないことを保証するためにも最適
化が必要である。
ラス・フリット層の厚さとサーメット回路パターンの寸
法とに依存する制御された時間及び温度条件の下で行わ
れる。サーメットがガラス・フリット層の中に完全にシ
ンクし導電性の表面が全く露出しないようにはならない
ことを保証するには、最適な時間と温度とが要求され
る。また、サーメット導電性表面がガラス・フリット表
面の上に過渡に突出しないことを保証するためにも最適
化が必要である。
【００１２】本発明の別の特徴においては、「ウェット
・プリントの厚さ」すなわちサーメット・インク膜の厚
さが、材料の基板への付着の損失の防止に役立つことが
発見されている。ウェット・プリントの厚さと焼成条件
とを制御することによって、サーメット層の最適な焼成
されたプリントの厚さが生じる。本発明のこの特徴に従
って、ウェット・プリントの厚さが、サーメット膜の付
加の間に、レーザ・プロフィルメータを用いてモニタさ
れる。
・プリントの厚さ」すなわちサーメット・インク膜の厚
さが、材料の基板への付着の損失の防止に役立つことが
発見されている。ウェット・プリントの厚さと焼成条件
とを制御することによって、サーメット層の最適な焼成
されたプリントの厚さが生じる。本発明のこの特徴に従
って、ウェット・プリントの厚さが、サーメット膜の付
加の間に、レーザ・プロフィルメータを用いてモニタさ
れる。
【００１３】本発明の更なる特徴によれば、基板は、非
導電性のセラミック材料である。本発明の原理は、ステ
ンレス・スチールや低カーボンの冷間圧延されたスチー
ルなどの金属で形成された非導電性基板にも応用し得る
ことが分かっている。セラミックではなく金属を使用す
ることによって、厚膜回路素子の全体の製造コストを減
少させることができる。金属基板の使用が本発明の方法
と対立することはないが、セラミック基板の場合とは異
なるガラス・フリットの使用が必要となる。
導電性のセラミック材料である。本発明の原理は、ステ
ンレス・スチールや低カーボンの冷間圧延されたスチー
ルなどの金属で形成された非導電性基板にも応用し得る
ことが分かっている。セラミックではなく金属を使用す
ることによって、厚膜回路素子の全体の製造コストを減
少させることができる。金属基板の使用が本発明の方法
と対立することはないが、セラミック基板の場合とは異
なるガラス・フリットの使用が必要となる。
【００１４】本発明の１つの効果は、これによれば、最
適な導体層が保証されるように正確に制御され得るよう
に、スイッチなどの厚膜回路素子を製造する方法を提供
する点にある。本発明の方法によれば、焼成されたプリ
ントの厚さを容易かつ正確に制御することができる点
で、更なる目的及び効果が達成される。これにより、最
終的には、回路プリントと回路プリント上での任意の接
点との摩耗及び腐食を削減することができる。
適な導体層が保証されるように正確に制御され得るよう
に、スイッチなどの厚膜回路素子を製造する方法を提供
する点にある。本発明の方法によれば、焼成されたプリ
ントの厚さを容易かつ正確に制御することができる点
で、更なる目的及び効果が達成される。これにより、最
終的には、回路プリントと回路プリント上での任意の接
点との摩耗及び腐食を削減することができる。
【００１５】本発明の別の目的及び効果は、既知の材料
及び既知の装置を用いて行い得る方法を提供する点であ
る。また、本発明の更なる目的及び効果は、以下の説明
及び添付の図面を考慮することにより明らかになる。
及び既知の装置を用いて行い得る方法を提供する点であ
る。また、本発明の更なる目的及び効果は、以下の説明
及び添付の図面を考慮することにより明らかになる。
【００１６】
【実施例】本発明の原理の理解を促進する目的で、以下
では、添付の図面に図解された実施例を参照し、特定の
用語を用いてその実施例を説明する。しかし、それによ
って本発明の範囲を限定することは意図しておらず、図
解された装置において改変や修正を行い得ること、図解
され説明される本発明の原理を更に応用し得ることは、
本発明の関連する技術分野における当業者にとっては通
常であることが理解されよう。
では、添付の図面に図解された実施例を参照し、特定の
用語を用いてその実施例を説明する。しかし、それによ
って本発明の範囲を限定することは意図しておらず、図
解された装置において改変や修正を行い得ること、図解
され説明される本発明の原理を更に応用し得ることは、
本発明の関連する技術分野における当業者にとっては通
常であることが理解されよう。
【００１７】図１を参照すると、本発明の厚膜スイッチ
素子は、例えば、セラミック基板を構成する第１の層１
２を含む。基板１２は、典型的には１０００℃の近傍で
ある、本発明のスイッチ素子を製造するのに用いられる
焼成温度に耐えられる任意の非導電性材料でよい。例え
ば、基板１２は、磁器又はアルミナ材料であり得る。
素子は、例えば、セラミック基板を構成する第１の層１
２を含む。基板１２は、典型的には１０００℃の近傍で
ある、本発明のスイッチ素子を製造するのに用いられる
焼成温度に耐えられる任意の非導電性材料でよい。例え
ば、基板１２は、磁器又はアルミナ材料であり得る。
【００１８】第２の層１４は、高温ガラス・フリット
（ｇｌａｓｓ ｆｒｉｔ）である。ガラス・フリット層
１４は、好ましくは、ケイ酸鉛（ｌｅａｄ ｓｉｌｉｃ
ａｔｅ）などのガラス・マトリックスから構成される。
本発明の厚膜スイッチ素子の第３の成分は、低温サーメ
ット（ｃｅｒｍｅｔ）である導体層１６である。好まし
くは、サーメット層１６は、低温ガラス・マトリックス
の内部の貴金属から構成される。サーメット層のための
低温ガラス・マトリックスは、高温ガラス・フリットの
軟化温度よりも低い融解温度（融点）を有しており、好
ましくは、ガラス・フリットの軟化温度の約７０〜８０
％である。好適実施例では、ガラス・フリットは、少な
くとも８５０℃の融解温度と、少なくとも７２０℃の軟
化点温度とを有する。サーメット層１６のガラス・マト
リックスは、好ましくは、およそ５００℃の融解温度と
約３６５℃の軟化温度とを有している。
（ｇｌａｓｓ ｆｒｉｔ）である。ガラス・フリット層
１４は、好ましくは、ケイ酸鉛（ｌｅａｄ ｓｉｌｉｃ
ａｔｅ）などのガラス・マトリックスから構成される。
本発明の厚膜スイッチ素子の第３の成分は、低温サーメ
ット（ｃｅｒｍｅｔ）である導体層１６である。好まし
くは、サーメット層１６は、低温ガラス・マトリックス
の内部の貴金属から構成される。サーメット層のための
低温ガラス・マトリックスは、高温ガラス・フリットの
軟化温度よりも低い融解温度（融点）を有しており、好
ましくは、ガラス・フリットの軟化温度の約７０〜８０
％である。好適実施例では、ガラス・フリットは、少な
くとも８５０℃の融解温度と、少なくとも７２０℃の軟
化点温度とを有する。サーメット層１６のガラス・マト
リックスは、好ましくは、およそ５００℃の融解温度と
約３６５℃の軟化温度とを有している。
【００１９】好適実施例では、高温ガラス・フリット層
１４は、セラミック基板１２に従来の手段によって付加
される。例えば、ガラス・フリット層１４は、基板１２
の表面上にシルクスクリーンされる厚膜ペーストの形態
であり得る。高温ガラス・フリット層１４は、次に、従
来型の炉の中に入れられ、ガラス・フリット層１４の軟
化温度と融解温度との間の温度の空気温度で焼成され
る。第１の焼成温度は、ガラス・フリットの融解温度よ
りもわずかに低く、それによって、ガラス・フリット層
１４は、基板１２に溶融（ｆｕｓｅ）されている間、そ
の一体性を維持する。好適実施例では、第１の焼成温度
は、およそ９３０℃である。
１４は、セラミック基板１２に従来の手段によって付加
される。例えば、ガラス・フリット層１４は、基板１２
の表面上にシルクスクリーンされる厚膜ペーストの形態
であり得る。高温ガラス・フリット層１４は、次に、従
来型の炉の中に入れられ、ガラス・フリット層１４の軟
化温度と融解温度との間の温度の空気温度で焼成され
る。第１の焼成温度は、ガラス・フリットの融解温度よ
りもわずかに低く、それによって、ガラス・フリット層
１４は、基板１２に溶融（ｆｕｓｅ）されている間、そ
の一体性を維持する。好適実施例では、第１の焼成温度
は、およそ９３０℃である。
【００２０】処理の更なるステップにおいて、低温のサ
ーメット層１６が、図１に示されたパターンにおいて、
ガラス・フリット層１４の表面に付加される。サーメッ
ト層１６は、ガラス・フリット層１４の表面上の回路又
は電気素子パターンを生じるのに適した従来型の技術に
よって付加され得る。例えば、サーメット層１６は、ガ
ラス・フリット層１４上に、ブラシ、スプレー、又はシ
ルクスクリーンされ得る。
ーメット層１６が、図１に示されたパターンにおいて、
ガラス・フリット層１４の表面に付加される。サーメッ
ト層１６は、ガラス・フリット層１４の表面上の回路又
は電気素子パターンを生じるのに適した従来型の技術に
よって付加され得る。例えば、サーメット層１６は、ガ
ラス・フリット層１４上に、ブラシ、スプレー、又はシ
ルクスクリーンされ得る。
【００２１】第１の層又はガラス・フリット層１４は、
厚さｔ１の厚さまで付加され、他方で、低温のサーメッ
ト層１６は、ｔ２の厚さまで付加される。好適実施例で
は、これらの厚さは等しく、ｔ１＝ｔ２である。ある特
定の実施例では、これらの層は共に、０．００１インチ
の厚さを有する。
厚さｔ１の厚さまで付加され、他方で、低温のサーメッ
ト層１６は、ｔ２の厚さまで付加される。好適実施例で
は、これらの厚さは等しく、ｔ１＝ｔ２である。ある特
定の実施例では、これらの層は共に、０．００１インチ
の厚さを有する。
【００２２】サーメット層１６が付加された後で、厚膜
スイッチ素子の成分が、再び従来型の炉の中に入れら
れ、サーメット層１６のガラス・マトリックスの軟化温
度とガラス・フリット層１４の軟化温度との間の温度の
不活性雰囲気の中で焼成される。好ましくは、第２の焼
成は、低温ガラスの融解温度に近い温度で生じる。この
第２の焼成温度において、サーメット層１６の低温ガラ
スと金属粒子とがガラス・フリット層１４の中にシンク
（ｓｉｎｋ）することが発見された。結果的な生成物
は、図２に示すように、ガラス・フリット層の内部に埋
め込まれたサーメット層を含む。生成物の厚さｔ３は、
第２の焼成に先立つガラス・フリット層１４の元の厚さ
ｔ１にほぼ等しいことが発見されている。第２の焼成を
行う時間の長さが、高温ガラス・フリットの中にサーメ
ット層がどれだけシンクし、結果的に、サーメット層が
ガラス・フリット層に対してどれだけ同一レベル（ｆｌ
ｕｓｈ）になるかを決定する。第２の焼成の適切な制御
によって、ガラス・フリットの表面の上方に１０ミクロ
ンよりも小さく、好ましくは４〜８ミクロンである高さ
だけ突出した露出サーメット導体表面が生じる。ガラス
・フリット表面から上方の最適なサーメット表面の高さ
ｔ４が、サーメット接合とワイパ素子との間の摩耗又は
摩滅を最小化しながら、電気的接触のための適切な領域
を提供するのに必要となる。
スイッチ素子の成分が、再び従来型の炉の中に入れら
れ、サーメット層１６のガラス・マトリックスの軟化温
度とガラス・フリット層１４の軟化温度との間の温度の
不活性雰囲気の中で焼成される。好ましくは、第２の焼
成は、低温ガラスの融解温度に近い温度で生じる。この
第２の焼成温度において、サーメット層１６の低温ガラ
スと金属粒子とがガラス・フリット層１４の中にシンク
（ｓｉｎｋ）することが発見された。結果的な生成物
は、図２に示すように、ガラス・フリット層の内部に埋
め込まれたサーメット層を含む。生成物の厚さｔ３は、
第２の焼成に先立つガラス・フリット層１４の元の厚さ
ｔ１にほぼ等しいことが発見されている。第２の焼成を
行う時間の長さが、高温ガラス・フリットの中にサーメ
ット層がどれだけシンクし、結果的に、サーメット層が
ガラス・フリット層に対してどれだけ同一レベル（ｆｌ
ｕｓｈ）になるかを決定する。第２の焼成の適切な制御
によって、ガラス・フリットの表面の上方に１０ミクロ
ンよりも小さく、好ましくは４〜８ミクロンである高さ
だけ突出した露出サーメット導体表面が生じる。ガラス
・フリット表面から上方の最適なサーメット表面の高さ
ｔ４が、サーメット接合とワイパ素子との間の摩耗又は
摩滅を最小化しながら、電気的接触のための適切な領域
を提供するのに必要となる。
【００２３】本発明の方法を用いて図２に示した厚膜ス
イッチ素子２０を形成することの結果として、導電性の
サーメット層１６と非導電性のガラス・フリット層１４
との間に比較的円滑な接合１８が生じる。適切な焼成に
よれば、接合１８を、ガラス・フリット表面の上への４
ミクロンの露出まで減少させることができる。サーメッ
トは、接合１８においてよりも、導電層の中央部におい
てより高くなることが見いだされている。例えば、接合
１８においては４ミクロンの突出であり、導電層の中央
部においては６ミクロンの突出となる。４〜８ミクロン
の範囲のサーメットの突出は、導電層１６とスイッチ素
子２０の上を反復的に通過するワイパ素子との間の摩耗
を最小にしながら、適切な電気的接触表面を提供する。
イッチ素子２０を形成することの結果として、導電性の
サーメット層１６と非導電性のガラス・フリット層１４
との間に比較的円滑な接合１８が生じる。適切な焼成に
よれば、接合１８を、ガラス・フリット表面の上への４
ミクロンの露出まで減少させることができる。サーメッ
トは、接合１８においてよりも、導電層の中央部におい
てより高くなることが見いだされている。例えば、接合
１８においては４ミクロンの突出であり、導電層の中央
部においては６ミクロンの突出となる。４〜８ミクロン
の範囲のサーメットの突出は、導電層１６とスイッチ素
子２０の上を反復的に通過するワイパ素子との間の摩耗
を最小にしながら、適切な電気的接触表面を提供する。
【００２４】本発明の方法のある特定の例では、高温ガ
ラス・フリット１４は、Ｆｅｒｒｏ社の第３４７０番な
どのケイ酸ホウ素（ｂｏｒｏｎ ｓｉｌｉｃａｔｅ）を
用いる。この特定のガラス・フリットの融解温度は８５
０℃であり、軟化温度は７２０℃である。
ラス・フリット１４は、Ｆｅｒｒｏ社の第３４７０番な
どのケイ酸ホウ素（ｂｏｒｏｎ ｓｉｌｉｃａｔｅ）を
用いる。この特定のガラス・フリットの融解温度は８５
０℃であり、軟化温度は７２０℃である。
【００２５】この特定の実施例における低温サーメット
層１６は、低温ガラスの中にパラジウム／銀の合金を含
む。この特定の実施例では、合金は、パラジウムが２５
％であり、銀が７５％である。この特定の実施例におけ
るサーメットのガラス・マトリックスは、融解温度が５
００℃であり、軟化温度が３７５℃である。
層１６は、低温ガラスの中にパラジウム／銀の合金を含
む。この特定の実施例では、合金は、パラジウムが２５
％であり、銀が７５％である。この特定の実施例におけ
るサーメットのガラス・マトリックスは、融解温度が５
００℃であり、軟化温度が３７５℃である。
【００２６】この特定の実施例では、第１の焼成は、炉
がピーク温度に向かって徐々に増加しピーク温度から徐
々に低下する従来型の温度プロフィールの下で、９３０
℃でおよそ半時間の間、生じる。温度は、５〜１０間の
間だけ、ピーク焼成温度に維持される。第２の焼成は、
実質的に同じ焼成プロフィールを介して、６２５℃の温
度で生じる。２つの層の当初の厚さは、両方の層共に、
０．００１インチである。厚膜スイッチ素子製品の結果
的な導電層の厚さは０．００１インチであり、サーメッ
トがガラス・フリット層の表面から６ミクロンだけ突出
している。
がピーク温度に向かって徐々に増加しピーク温度から徐
々に低下する従来型の温度プロフィールの下で、９３０
℃でおよそ半時間の間、生じる。温度は、５〜１０間の
間だけ、ピーク焼成温度に維持される。第２の焼成は、
実質的に同じ焼成プロフィールを介して、６２５℃の温
度で生じる。２つの層の当初の厚さは、両方の層共に、
０．００１インチである。厚膜スイッチ素子製品の結果
的な導電層の厚さは０．００１インチであり、サーメッ
トがガラス・フリット層の表面から６ミクロンだけ突出
している。
【００２７】第２の焼成の間に、サーメット層は、ガラ
ス・フリットの中にシンクする際に導体パターンの中心
に向かって引き戻される傾向があることが見いだされて
いる。結果として、導体パターンは、好ましくは、それ
が最初にガラス・フリットに付加されるときには、少な
くとも最終的なスイッチ素子製品における導体の寸法が
重要性を有するときは、わずかに誇張又は拡大される。
ス・フリットの中にシンクする際に導体パターンの中心
に向かって引き戻される傾向があることが見いだされて
いる。結果として、導体パターンは、好ましくは、それ
が最初にガラス・フリットに付加されるときには、少な
くとも最終的なスイッチ素子製品における導体の寸法が
重要性を有するときは、わずかに誇張又は拡大される。
【００２８】焼成時間及び温度は、最適なガラス・フリ
ット／サーメット接合を作成するために重要である。最
適でない焼成条件によると、結果的に、ガラス・フリッ
トの表面よりも下に埋め込まれたサーメット層、又は、
表面の上に高く突出し過ぎたサーメット層が生じてしま
う。焼成条件は、スイッチ素子を作るのに用いられてい
るガラス・フリットとサーメットとの温度特性と、最終
製品の予測される寸法に左右される。開示された実施例
では、同じ厚さのガラス・フリット及びサーメット層を
含むが、これらの当初の厚さｔ１とｔ２とは等しい必要
はない。例えば、サーメットがガラス・フリット層より
も薄い場合には、第２の焼成時間は、サーメットが高温
ガラスの中にシンクする量を最適化するように調整され
得る。
ット／サーメット接合を作成するために重要である。最
適でない焼成条件によると、結果的に、ガラス・フリッ
トの表面よりも下に埋め込まれたサーメット層、又は、
表面の上に高く突出し過ぎたサーメット層が生じてしま
う。焼成条件は、スイッチ素子を作るのに用いられてい
るガラス・フリットとサーメットとの温度特性と、最終
製品の予測される寸法に左右される。開示された実施例
では、同じ厚さのガラス・フリット及びサーメット層を
含むが、これらの当初の厚さｔ１とｔ２とは等しい必要
はない。例えば、サーメットがガラス・フリット層より
も薄い場合には、第２の焼成時間は、サーメットが高温
ガラスの中にシンクする量を最適化するように調整され
得る。
【００２９】第２の焼成温度は、サーメットの低温ガラ
ス・マトリックスの融解温度を超えるほど高くてはなら
ないが、この温度は、融解温度に近接していなければな
らず（従って明らかに軟化温度よりも高く）、それによ
り、サーメット層がガラス・フリット層の中に「融解す
る」又は「シンク」するのに十分な程度の粘性を有す
る。同様に、第２の焼成温度は、ガラス・フリットがサ
ーメット層を受け入れるのに十分な程度に柔らかくなる
ように高温ガラス・フリット層の軟化温度に十分に近接
していなければならない。
ス・マトリックスの融解温度を超えるほど高くてはなら
ないが、この温度は、融解温度に近接していなければな
らず（従って明らかに軟化温度よりも高く）、それによ
り、サーメット層がガラス・フリット層の中に「融解す
る」又は「シンク」するのに十分な程度の粘性を有す
る。同様に、第２の焼成温度は、ガラス・フリットがサ
ーメット層を受け入れるのに十分な程度に柔らかくなる
ように高温ガラス・フリット層の軟化温度に十分に近接
していなければならない。
【００３０】上述の方法及び厚膜回路素子は、本発明の
発明者への米国特許第５１６９４６５号に記載されてい
る。この新規な技術の更なる利点が、「ウェット・プリ
ントの厚さ」、すなわち、ガラス・フリット層１４の上
に回路パターンにおいて付加される導体層１６の厚さｔ
２を制御することによって得られることが発見された。
ウェット・プリントの厚さｔ２を制御し、また、上述の
焼成条件を制御することにより、焼成されたプリントの
厚さ、すなわち、ガラス・フリットの上で露出される導
体層の高さｔ４の最適化が可能になる。
発明者への米国特許第５１６９４６５号に記載されてい
る。この新規な技術の更なる利点が、「ウェット・プリ
ントの厚さ」、すなわち、ガラス・フリット層１４の上
に回路パターンにおいて付加される導体層１６の厚さｔ
２を制御することによって得られることが発見された。
ウェット・プリントの厚さｔ２を制御し、また、上述の
焼成条件を制御することにより、焼成されたプリントの
厚さ、すなわち、ガラス・フリットの上で露出される導
体層の高さｔ４の最適化が可能になる。
【００３１】ウェット・プリントの厚さを制御すること
は、本発明の厚膜回路素子を製造する方法に更なるステ
ップを加えることになる。特に、ウェット・プリントの
厚さの制御は、導体層１６がガラス・フリット層１４に
当初に付加される際に生じる。好適実施例においては、
導体層は、ガラス・フリットの上にシルクスクリーンさ
れるサーメット・ペーストである。サーメット・ペース
トが付加されると、レーザ・プロフィルメータを用いて
ガラス・フリットの表面の上のペーストの厚さ又は高さ
を測定する。サーメット・ペーストの付加を連続的に制
御するが、所望の制御されたウェット・プリントの厚さ
が得られるまで必要である。
は、本発明の厚膜回路素子を製造する方法に更なるステ
ップを加えることになる。特に、ウェット・プリントの
厚さの制御は、導体層１６がガラス・フリット層１４に
当初に付加される際に生じる。好適実施例においては、
導体層は、ガラス・フリットの上にシルクスクリーンさ
れるサーメット・ペーストである。サーメット・ペース
トが付加されると、レーザ・プロフィルメータを用いて
ガラス・フリットの表面の上のペーストの厚さ又は高さ
を測定する。サーメット・ペーストの付加を連続的に制
御するが、所望の制御されたウェット・プリントの厚さ
が得られるまで必要である。
【００３２】この特定の実施例では、１８〜２４ミクロ
ンのサーメット層に対するウェット・プリントの厚さ
は、４〜８ミクロンの好適な焼成されたプリントの厚さ
に至るが、４〜６ミクロンの焼成されたプリントの厚さ
が最も好適である。この制御されたウェット・プリント
の厚さの結果として、サーメット及びガラス・フリット
層の相互の間の、また、非導電性基板１２への付着の損
失を防止する焼成されたプリントの厚さが生じる。
ンのサーメット層に対するウェット・プリントの厚さ
は、４〜８ミクロンの好適な焼成されたプリントの厚さ
に至るが、４〜６ミクロンの焼成されたプリントの厚さ
が最も好適である。この制御されたウェット・プリント
の厚さの結果として、サーメット及びガラス・フリット
層の相互の間の、また、非導電性基板１２への付着の損
失を防止する焼成されたプリントの厚さが生じる。
【００３３】別の実施例では、非導電性層１２は、上述
のセラミックではなく、金属によって形成される。厚膜
電気素子を形成するこの新たな方法は、そのような金属
基板を用いても容易に達成できることが分かっている。
その場合には、素子のコストを、セラミックの基板が用
いられた場合の３分の１に削減できる。ある特定の実施
例では、基板は、シリーズ３０４のステンレス・スチー
ルから形成される。シリーズ４００のステンレス・スチ
ールや低カーボンの冷間圧延されたスチールなどの、他
の同様の非導電性の金属も用いることができる。上述の
セラミックの場合のように、金属基板は、明らかに、本
発明の方法で必要とされる焼成温度、すなわち、１００
０℃のオーダーの温度に耐えることができる。
のセラミックではなく、金属によって形成される。厚膜
電気素子を形成するこの新たな方法は、そのような金属
基板を用いても容易に達成できることが分かっている。
その場合には、素子のコストを、セラミックの基板が用
いられた場合の３分の１に削減できる。ある特定の実施
例では、基板は、シリーズ３０４のステンレス・スチー
ルから形成される。シリーズ４００のステンレス・スチ
ールや低カーボンの冷間圧延されたスチールなどの、他
の同様の非導電性の金属も用いることができる。上述の
セラミックの場合のように、金属基板は、明らかに、本
発明の方法で必要とされる焼成温度、すなわち、１００
０℃のオーダーの温度に耐えることができる。
【００３４】セラミック基板の代わりにステンレス・ス
チールを用いても、既に述べた方法のステップを修正す
る必要はない。しかし、ガラス・フリット層１４を、金
属上での使用に適した材料に修正する必要がある。この
ガラス材料は、セラミック基板と共に用いられるガラス
と同じ温度及び粘性特性を有していなければならない。
ある特定の実施例では、Ｆｅｒｒｏ社が製品番号１０３
２ＸＴとして販売しているトップ・コート磁器を用い
て、ガラス・フリット層１４を形成する。
チールを用いても、既に述べた方法のステップを修正す
る必要はない。しかし、ガラス・フリット層１４を、金
属上での使用に適した材料に修正する必要がある。この
ガラス材料は、セラミック基板と共に用いられるガラス
と同じ温度及び粘性特性を有していなければならない。
ある特定の実施例では、Ｆｅｒｒｏ社が製品番号１０３
２ＸＴとして販売しているトップ・コート磁器を用い
て、ガラス・フリット層１４を形成する。
【００３５】本発明の厚膜回路素子技術は、例えば、ス
イッチ又はエンコーダの製造に用いることができるし、
また、ほとんど平坦で円滑なワイピング又は接触表面を
必要とする任意の他の応用例に用いることができる。抵
抗やハイブリッド回路などの他の厚膜デバイスを、本発
明の方法を用いた厚膜スイッチ又はエンコーダ・メカニ
ズムと同じパッケージの中に組み込むことができる。
イッチ又はエンコーダの製造に用いることができるし、
また、ほとんど平坦で円滑なワイピング又は接触表面を
必要とする任意の他の応用例に用いることができる。抵
抗やハイブリッド回路などの他の厚膜デバイスを、本発
明の方法を用いた厚膜スイッチ又はエンコーダ・メカニ
ズムと同じパッケージの中に組み込むことができる。
【００３６】本発明を添付の図面と以上の記載とで詳細
に説明したが、これはあくまで例示であって、制限的な
ものとは考えることはできない。むしろ、単に好適な実
施例が示され説明されたものと理解すべきであり、本発
明の精神の範囲内に含まれるすべての変更と修正ともま
た保護されることを意図している。
に説明したが、これはあくまで例示であって、制限的な
ものとは考えることはできない。むしろ、単に好適な実
施例が示され説明されたものと理解すべきであり、本発
明の精神の範囲内に含まれるすべての変更と修正ともま
た保護されることを意図している。
【図１】本発明の厚膜回路素子の断面図を、この回路素
子を製造する１つのステップにおいて示したものであ
る。
子を製造する１つのステップにおいて示したものであ
る。
【図２】本発明の厚膜回路素子を製造するための処理が
完了した後での、図１に示された素子の側面からの断面
図を示している。
完了した後での、図１に示された素子の側面からの断面
図を示している。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596047193 4051 Ｇｒｅｙｓｔｏｎｅ Ｄｒｉｖｅ, Ｏｎｔａｒｉｏ，Ｃａｌｉｆｏｒｎｉａ 91761，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ
Claims (10)
- 【請求項１】 厚膜回路素子を製造する方法において、 高温のガラス・フリット層をセラミック基板の表面に提
供するステップと、 低温のガラス・マトリックスを有する導電性のサーメッ
ト層を、回路素子パターンにおいて、前記ガラス・フリ
ット層の表面に提供するステップと、 前記サーメット層の厚さを、前記ガラス・フリット層の
表面の上方の第１の所定の厚さに制御するステップと、 前記サーメット層と前記ガラス・フリット層とを、前記
サーメット層を前記ガラス・フリット層の中にシンクさ
せるのに十分な温度で焼成するステップと、 前記サーメット層と前記ガラス・フリット層とが焼成さ
れる温度と継続時間とを制御して、前記サーメット層が
前記ガラス・フリット層の中に前記ガラス・フリット層
の表面の上方の第２の所定の厚さまでシンクする量を制
御するステップと、 を含むことを特徴とする方法。 - 【請求項２】 請求項１記載の方法において、 前記焼成するステップは、前記ガラス・フリットに対す
る軟化温度と前記サーメットのガラス・マトリックスに
対する軟化温度との間の温度で生じることを特徴とする
方法。 - 【請求項３】 請求項１記載の方法において、 前記焼成するステップは、前記サーメットのガラス・マ
トリックスの融解温度に近い温度で生じることを特徴と
する方法。 - 【請求項４】 請求項１記載の方法において、前記サー
メット層の厚さを制御するステップでの前記第１の所定
の厚さは、１８から２４ミクロンであることを特徴とす
る方法。 - 【請求項５】 請求項４記載の方法において、前記温度
と継続時間とを制御するステップでの前記第２の所定の
厚さは、４から８ミクロンであることを特徴とする方
法。 - 【請求項６】 請求項１記載の方法において、前記サー
メット層の厚さを制御するステップは、前記サーメット
層の厚さを、それが連続的なステップで前記ガラス・フ
リット層に付加される際にモニタすることを含むことを
特徴とする方法。 - 【請求項７】 請求項６記載の方法において、レーザ・
プロフィルメータを用いて前記サーメット層の厚さをモ
ニタすることを特徴とする方法。 - 【請求項８】 電子回路素子において、 非導電性の金属基板と、 前記基板上に配置されており、露出した表面を有し、高
温ガラスを含むガラス・フリットの層と、 回路素子パターンにおいて前記ガラス・フリット層の内
部に埋め込まれており、前記ガラス・フリット層の前記
露出した表面と実質的に同一平面上にある露出した表面
を有し、前記ガラス・フリット層の軟化温度よりも低い
融解温度を有するガラス・マトリックスを含む導電性サ
ーメットの層と、 を備えることを特徴とする電子回路素子。 - 【請求項９】 請求項８記載の電子回路素子において、
前記サーメット層の前記露出した表面と前記ガラス・フ
リット層の前記露出した表面との間に接合が形成され、
前記接合は、前記ガラス・フリット層の表面の上方に１
０ミクロンよりも小さい高さを有することを特徴とする
電子回路素子。 - 【請求項１０】 請求項８記載の電子回路素子におい
て、前記金属基板はステンレス・スチールによって形成
されることを特徴とする電子回路素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/500,547 US5702653A (en) | 1995-07-11 | 1995-07-11 | Thick-film circuit element |
| US500547 | 1995-07-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936304A true JPH0936304A (ja) | 1997-02-07 |
Family
ID=23989898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8083504A Pending JPH0936304A (ja) | 1995-07-11 | 1996-04-05 | 厚膜回路素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5702653A (ja) |
| EP (1) | EP0753865A3 (ja) |
| JP (1) | JPH0936304A (ja) |
| CA (1) | CA2174292A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508664A (ja) * | 2004-07-28 | 2008-03-21 | 克政 王 | Ｐｔｃシックフィルム電気回路制御の電熱素子 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248964B1 (en) | 1999-03-30 | 2001-06-19 | Bourns, Inc. | Thick film on metal encoder element |
| US6641860B1 (en) | 2000-01-03 | 2003-11-04 | T-Ink, L.L.C. | Method of manufacturing printed circuit boards |
| US7241131B1 (en) * | 2000-06-19 | 2007-07-10 | Husky Injection Molding Systems Ltd. | Thick film heater apparatus |
| US6762369B2 (en) * | 2001-10-29 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Multilayer ceramic substrate and method for manufacturing the same |
| AU2009334549B2 (en) * | 2008-12-31 | 2013-11-07 | Contra Vision Limted | Printing layers of ceramic ink in substantially exact registration differential ink medium thermal expulsion |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4397915A (en) * | 1975-09-15 | 1983-08-09 | Trw, Inc. | Electrical resistor material, resistor made therefrom and method of making the same |
| US4168344A (en) * | 1975-11-19 | 1979-09-18 | Trw Inc. | Vitreous enamel material for electrical resistors and method of making such resistors |
| US4289802A (en) * | 1979-11-28 | 1981-09-15 | General Motors Corporation | Porous cermet electrode and method of making same |
| GB2086142B (en) * | 1980-10-17 | 1984-06-06 | Rca Corp | Indium oxide resistor inks |
| US4587402A (en) * | 1982-06-24 | 1986-05-06 | Matsushita Electric Industrial Co., Ltd. | Planar heating unit |
| DE3602960C1 (de) * | 1986-01-31 | 1987-02-19 | Philips Patentverwaltung | Dickschicht-Schaltungsanordnung mit einer keramischen Substratplatte |
| US5039552A (en) * | 1986-05-08 | 1991-08-13 | The Boeing Company | Method of making thick film gold conductor |
| US4771263A (en) * | 1986-09-26 | 1988-09-13 | Milwaukee Electric Tool Corporation | Variable resistance switch |
| US4824694A (en) * | 1986-09-26 | 1989-04-25 | Bourns, Inc. | Cermet resistive element for variable resistor |
| US5024883A (en) * | 1986-10-30 | 1991-06-18 | Olin Corporation | Electronic packaging of components incorporating a ceramic-glass-metal composite |
| US5314601A (en) * | 1989-06-30 | 1994-05-24 | Eltech Systems Corporation | Electrodes of improved service life |
| US5169465A (en) * | 1991-01-28 | 1992-12-08 | Spectrol Electronics Corporation | Thick-film circuit element on a ceramic substrate |
| US5378408A (en) * | 1993-07-29 | 1995-01-03 | E. I. Du Pont De Nemours And Company | Lead-free thick film paste composition |
-
1995
- 1995-07-11 US US08/500,547 patent/US5702653A/en not_active Expired - Fee Related
-
1996
- 1996-03-19 EP EP96301879A patent/EP0753865A3/en not_active Withdrawn
- 1996-04-05 JP JP8083504A patent/JPH0936304A/ja active Pending
- 1996-04-16 CA CA002174292A patent/CA2174292A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508664A (ja) * | 2004-07-28 | 2008-03-21 | 克政 王 | Ｐｔｃシックフィルム電気回路制御の電熱素子 |
| JP4874244B2 (ja) * | 2004-07-28 | 2012-02-15 | 克政 王 | Ｐｔｃ厚膜電気回路制御の電熱素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0753865A3 (en) | 1997-08-13 |
| CA2174292A1 (en) | 1997-01-12 |
| US5702653A (en) | 1997-12-30 |
| EP0753865A2 (en) | 1997-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726130B2 (ja) | 金属有機物膜からなる少量アンペア用ヒューズ及びその製造方法 | |
| JP3532926B2 (ja) | 抵抗配線基板およびその製造方法 | |
| EP0848894A1 (en) | Heating element | |
| JP2591205B2 (ja) | サーミスタ | |
| JP2004259863A (ja) | チップ抵抗器 | |
| US5169465A (en) | Thick-film circuit element on a ceramic substrate | |
| JPH0936304A (ja) | 厚膜回路素子 | |
| US2818354A (en) | Electrical resistor and method of making same | |
| US3931496A (en) | Electrical heating plate with terminal means for high temperature film heater | |
| KR100807217B1 (ko) | 세라믹 부품 및 그 제조방법 | |
| US6226864B1 (en) | Process for producing printed circuit boards with at least one metal layer, printed circuit board and use thereof | |
| KR20010030871A (ko) | 가열 소자와 이 가열 소자의 제조 방법 | |
| GB2322272A (en) | Terminal arrangement for a thick film heater | |
| US5605715A (en) | Methods for making electrical circuit devices | |
| US4946709A (en) | Method for fabricating hybrid integrated circuit | |
| CN217789917U (zh) | 厚膜加热元件 | |
| KR200360205Y1 (ko) | 세라믹 히터 | |
| JPH03129694A (ja) | 発熱体 | |
| JP3171407B2 (ja) | サーマルヘッド用基板とその製造方法 | |
| JPS5826481Y2 (ja) | 正特性サ−ミスタ | |
| JPH098324A (ja) | 力学量センサの製造方法 | |
| JP3072303B2 (ja) | ヒーター | |
| JPS6396884A (ja) | セラミツクヒ−タ− | |
| JP3564776B2 (ja) | セラミックス回路基板およびその製造方法 | |
| JPH11283810A (ja) | チップ型サーミスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051208 |