JPH0934398A - Ｄｃパルスメモリ型プラズマディスプレイ装置の陽極駆動回路装置 - Google Patents
Ｄｃパルスメモリ型プラズマディスプレイ装置の陽極駆動回路装置Info
- Publication number
- JPH0934398A JPH0934398A JP7182490A JP18249095A JPH0934398A JP H0934398 A JPH0934398 A JP H0934398A JP 7182490 A JP7182490 A JP 7182490A JP 18249095 A JP18249095 A JP 18249095A JP H0934398 A JPH0934398 A JP H0934398A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- drive circuit
- circuit
- voltage
- common line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 補助陽極駆動回路および陽極駆動回路のコス
トを下げ、陽極駆動回路の消費電力を低減し、書き込み
放電を起こしやすくかつ誤放電を起こしにくくすること
ができるＤＣパルスメモリ型プラズマディスプレイ装置
の陽極駆動回路装置を提供する。 【解決手段】 ハイサイド側電界効果トランジスタＦP
およびローサイド側電界効果トランジスタＦN からなる
プッシュプル回路３で共通ラインＣＯＭを駆動する。共
通ラインＣＯＭには、電力回収回路４を接続し、さらに
共通ラインＣＯＭの電圧に基づいて駆動電圧を出力する
補助陽極駆動回路５および陽極駆動回路６を接続する。
トを下げ、陽極駆動回路の消費電力を低減し、書き込み
放電を起こしやすくかつ誤放電を起こしにくくすること
ができるＤＣパルスメモリ型プラズマディスプレイ装置
の陽極駆動回路装置を提供する。 【解決手段】 ハイサイド側電界効果トランジスタＦP
およびローサイド側電界効果トランジスタＦN からなる
プッシュプル回路３で共通ラインＣＯＭを駆動する。共
通ラインＣＯＭには、電力回収回路４を接続し、さらに
共通ラインＣＯＭの電圧に基づいて駆動電圧を出力する
補助陽極駆動回路５および陽極駆動回路６を接続する。
Description
【０００１】
【発明の属する技術分野】この発明はテレビおよび広告
表示盤等の画像表示に用いる薄形パネル状のＤＣパルス
メモリ型プラズマディスプレイ装置の陽極駆動回路装置
に関するものである。
表示盤等の画像表示に用いる薄形パネル状のＤＣパルス
メモリ型プラズマディスプレイ装置の陽極駆動回路装置
に関するものである。
【０００２】
【従来の技術】従来例としてのＤＣパルスメモリ型プラ
ズマディスプレイ装置の電極配置構成を図８に示す。こ
のＤＣパルスメモリ型プラズマディスプレイ装置は、図
８に示すように、列方向には、Ｌ列の補助陽極Ｈ1 〜Ｈ
L およびこの補助陽極Ｈ1 〜Ｈ L のそれぞれの両側にＭ
列の陽極Ａ1 〜ＡM が配置され、これらに直交対向して
行方向には１本の予放電用陰極ＲおよびＮ行の陰極Ｋ1
〜ＫN が配置されている。
ズマディスプレイ装置の電極配置構成を図８に示す。こ
のＤＣパルスメモリ型プラズマディスプレイ装置は、図
８に示すように、列方向には、Ｌ列の補助陽極Ｈ1 〜Ｈ
L およびこの補助陽極Ｈ1 〜Ｈ L のそれぞれの両側にＭ
列の陽極Ａ1 〜ＡM が配置され、これらに直交対向して
行方向には１本の予放電用陰極ＲおよびＮ行の陰極Ｋ1
〜ＫN が配置されている。
【０００３】この図８の構成において、補助陽極Ｈ1 〜
ＨL および陽極Ａ1 〜ＡM と予放電陰極Ｒおよび陰極Ｋ
1 〜ＫN との間の交点部で放電が起きるようになされて
おり、補助陽極Ｈ1 〜ＨL と予放電陰極Ｒ間の放電は、
補助陽極Ｈ1 〜ＨL と陰極Ｋ 1 ，Ｋ2 ，…，ＫN との間
に次々と続く放電が起こりやすくなされ、また補助陽極
Ｈ1 〜ＨL と陰極Ｋ1 ，Ｋ2 ，…，ＫN との間の放電
は、陽極Ａ1 〜ＡM と陰極Ｋ1 ，Ｋ2 ，…，ＫN との間
の放電を起動しやすくするための補助放電として働くよ
うになされている。
ＨL および陽極Ａ1 〜ＡM と予放電陰極Ｒおよび陰極Ｋ
1 〜ＫN との間の交点部で放電が起きるようになされて
おり、補助陽極Ｈ1 〜ＨL と予放電陰極Ｒ間の放電は、
補助陽極Ｈ1 〜ＨL と陰極Ｋ 1 ，Ｋ2 ，…，ＫN との間
に次々と続く放電が起こりやすくなされ、また補助陽極
Ｈ1 〜ＨL と陰極Ｋ1 ，Ｋ2 ，…，ＫN との間の放電
は、陽極Ａ1 〜ＡM と陰極Ｋ1 ，Ｋ2 ，…，ＫN との間
の放電を起動しやすくするための補助放電として働くよ
うになされている。
【０００４】また、このＤＣパルスメモリ型プラズマデ
ィスプレイ装置の陽極駆動回路装置の駆動パルス電圧の
タイミングを図９に示す。この図９を用いて、以下にパ
ネルに一画面の表示を行うための動作について説明す
る。まず予放電陰極Ｒについては、予放電期間ｔ0 にお
いて−ＶL （Ｖ）電位の補助陽極Ｈ1 〜ＨL に正の補助
パルス電圧ＶH （Ｖ）、−ＶE （Ｖ）電位の予放電陰極
Ｒに負の予放電パルス電圧−ＶE −ＶR （Ｖ）が印加さ
れると、補助陽極Ｈ 1 〜ＨL と予放電陰極Ｒ間に予放電
が起きる。ただし、一度のパルス電圧印加ではこの予放
電が起きにくいので、図９に示すように、複数回の補助
パルス電圧Ｖ H （Ｖ）および予放電パルス電圧−ＶE −
ＶR （Ｖ）が印加される。
ィスプレイ装置の陽極駆動回路装置の駆動パルス電圧の
タイミングを図９に示す。この図９を用いて、以下にパ
ネルに一画面の表示を行うための動作について説明す
る。まず予放電陰極Ｒについては、予放電期間ｔ0 にお
いて−ＶL （Ｖ）電位の補助陽極Ｈ1 〜ＨL に正の補助
パルス電圧ＶH （Ｖ）、−ＶE （Ｖ）電位の予放電陰極
Ｒに負の予放電パルス電圧−ＶE −ＶR （Ｖ）が印加さ
れると、補助陽極Ｈ 1 〜ＨL と予放電陰極Ｒ間に予放電
が起きる。ただし、一度のパルス電圧印加ではこの予放
電が起きにくいので、図９に示すように、複数回の補助
パルス電圧Ｖ H （Ｖ）および予放電パルス電圧−ＶE −
ＶR （Ｖ）が印加される。
【０００５】つぎに、陰極Ｋ1 については、書き込み期
間ｔ1 において、補助陽極Ｈ1 〜Ｈ L に正の補助パルス
電圧ＶH （Ｖ）、０（Ｖ）電位の陽極Ａ1 〜ＡM の内の
書き込みセル＄1 （図示せず）に対応する陽極Ａ$1（図
示せず）に正の書き込みパルス電圧ＶA （Ｖ）、−ＶE
（Ｖ）電位の陰極Ｋ1 に負の走査パルス電圧−ＶE −Ｖ
K （Ｖ）が印加されると、補助陽極Ｈ1 〜ＨL と予放電
陰極Ｒ間の予放電の残留電荷のために、まず補助陽極Ｈ
1 〜ＨL と陰極Ｋ1 との間の補助放電が先行し、この補
助放電に励起されて書き込みセル＄1 （図示せず）に対
応する陽極Ａ$1（図示せず）と陰極Ｋ1 との間で書き込
み放電が起きる。
間ｔ1 において、補助陽極Ｈ1 〜Ｈ L に正の補助パルス
電圧ＶH （Ｖ）、０（Ｖ）電位の陽極Ａ1 〜ＡM の内の
書き込みセル＄1 （図示せず）に対応する陽極Ａ$1（図
示せず）に正の書き込みパルス電圧ＶA （Ｖ）、−ＶE
（Ｖ）電位の陰極Ｋ1 に負の走査パルス電圧−ＶE −Ｖ
K （Ｖ）が印加されると、補助陽極Ｈ1 〜ＨL と予放電
陰極Ｒ間の予放電の残留電荷のために、まず補助陽極Ｈ
1 〜ＨL と陰極Ｋ1 との間の補助放電が先行し、この補
助放電に励起されて書き込みセル＄1 （図示せず）に対
応する陽極Ａ$1（図示せず）と陰極Ｋ1 との間で書き込
み放電が起きる。
【０００６】つぎに、陽極Ａ$1が０（Ｖ）電位の陰極Ｋ
1 についての維持期間ｔ4 に、陰極Ｋ1 に負の維持パル
ス電圧−ＶE −ＶK （Ｖ）が印加されると、陽極Ａ
$1（図示せず）と陰極Ｋ1 との間には０−（−ＶE ）−
（−ＶK ）＝ＶE ＋ＶK （Ｖ）の電圧が加わり、この電
圧が放電維持電圧を超えるように設定されているので、
書き込み放電の残留電荷のために、陽極Ａ$1（図示せ
ず）と陰極Ｋ1 との間に、維持放電が起きる。この維持
放電は、同様にして維持期間ｔ6 ，ｔ8 ，…，ｔK で繰
り返され、断続的ではあるが持続される。そして、陰極
Ｋ1 への負の維持パルス電圧−ＶE −ＶK （Ｖ）の印加
を停止するとこの維持放電は消去される。
1 についての維持期間ｔ4 に、陰極Ｋ1 に負の維持パル
ス電圧−ＶE −ＶK （Ｖ）が印加されると、陽極Ａ
$1（図示せず）と陰極Ｋ1 との間には０−（−ＶE ）−
（−ＶK ）＝ＶE ＋ＶK （Ｖ）の電圧が加わり、この電
圧が放電維持電圧を超えるように設定されているので、
書き込み放電の残留電荷のために、陽極Ａ$1（図示せ
ず）と陰極Ｋ1 との間に、維持放電が起きる。この維持
放電は、同様にして維持期間ｔ6 ，ｔ8 ，…，ｔK で繰
り返され、断続的ではあるが持続される。そして、陰極
Ｋ1 への負の維持パルス電圧−ＶE −ＶK （Ｖ）の印加
を停止するとこの維持放電は消去される。
【０００７】補助陽極Ｈ1 〜ＨL の電位を−ＶL （Ｖ）
としているのは、維持期間ｔ4 ，ｔ 6 ，ｔ8 ，…，ｔK
において、補助陽極Ｈ1 〜ＨL と陰極Ｋ1 との間に誤放
電を起こさないようにするためであり、この時、補助陽
極Ｈ1 〜ＨL と陰極Ｋ1 間の電圧−ＶL −（−ＶE ）−
（−ＶK ）＝ＶE ＋ＶK −ＶL （Ｖ）が放電維持電圧を
超えないように−ＶL （Ｖ）の値を設定している。
としているのは、維持期間ｔ4 ，ｔ 6 ，ｔ8 ，…，ｔK
において、補助陽極Ｈ1 〜ＨL と陰極Ｋ1 との間に誤放
電を起こさないようにするためであり、この時、補助陽
極Ｈ1 〜ＨL と陰極Ｋ1 間の電圧−ＶL −（−ＶE ）−
（−ＶK ）＝ＶE ＋ＶK −ＶL （Ｖ）が放電維持電圧を
超えないように−ＶL （Ｖ）の値を設定している。
【０００８】また陰極Ｋ2 については同様に、書き込み
期間ｔ3 において、補助陽極Ｈ1 〜ＨL に正の補助パル
ス電圧ＶH （Ｖ）、陽極Ａ1 〜ＡM の内の書き込みセル
＄2（図示せず）に対応する陽極Ａ$2（図示せず）に正
の書き込みパルス電圧ＶA （Ｖ）、−ＶE （Ｖ）電位の
陰極Ｋ2 に負の走査パルス電圧−ＶE −ＶK （Ｖ）が印
加されると、補助陽極Ｈ1 〜ＨL と陰極Ｋ1 間の補助放
電の残留電荷のために、まず補助陽極Ｈ1 〜ＨL と陰極
Ｋ2 との間の補助放電が先行し、この補助放電に励起さ
れて書き込みセル＄2 （図示せず）に対応する陽極Ａ$2
（図示せず）と陰極Ｋ2 との間で書き込み放電が起き
る。
期間ｔ3 において、補助陽極Ｈ1 〜ＨL に正の補助パル
ス電圧ＶH （Ｖ）、陽極Ａ1 〜ＡM の内の書き込みセル
＄2（図示せず）に対応する陽極Ａ$2（図示せず）に正
の書き込みパルス電圧ＶA （Ｖ）、−ＶE （Ｖ）電位の
陰極Ｋ2 に負の走査パルス電圧−ＶE −ＶK （Ｖ）が印
加されると、補助陽極Ｈ1 〜ＨL と陰極Ｋ1 間の補助放
電の残留電荷のために、まず補助陽極Ｈ1 〜ＨL と陰極
Ｋ2 との間の補助放電が先行し、この補助放電に励起さ
れて書き込みセル＄2 （図示せず）に対応する陽極Ａ$2
（図示せず）と陰極Ｋ2 との間で書き込み放電が起き
る。
【０００９】つぎに、陽極Ａ$2が０（Ｖ）電位の陰極Ｋ
2 についての維持期間ｔ6 に、陰極Ｋ2 に負の維持パル
ス電圧−ＶE −ＶK （Ｖ）が印加されると、陽極Ａ$2と
陰極Ｋ2 との間には０−（−ＶE ）−（−ＶK ）＝ＶE
＋ＶK （Ｖ）の電圧が加わり、この電圧が放電維持電圧
を超えるように設定されているので、書き込み放電の残
留電荷のために陽極Ａ$2（図示せず）と陰極Ｋ2 との間
に維持放電が起きる。この維持放電は、同様にして期間
ｔ8 ，ｔ10（いずれも図示せず），…，ｔK+2で繰り返
され、断続的ではあるが持続される。そして、陰極Ｋ2
への負の維持パルス電圧の印加を停止するとこの維持放
電は消去される。
2 についての維持期間ｔ6 に、陰極Ｋ2 に負の維持パル
ス電圧−ＶE −ＶK （Ｖ）が印加されると、陽極Ａ$2と
陰極Ｋ2 との間には０−（−ＶE ）−（−ＶK ）＝ＶE
＋ＶK （Ｖ）の電圧が加わり、この電圧が放電維持電圧
を超えるように設定されているので、書き込み放電の残
留電荷のために陽極Ａ$2（図示せず）と陰極Ｋ2 との間
に維持放電が起きる。この維持放電は、同様にして期間
ｔ8 ，ｔ10（いずれも図示せず），…，ｔK+2で繰り返
され、断続的ではあるが持続される。そして、陰極Ｋ2
への負の維持パルス電圧の印加を停止するとこの維持放
電は消去される。
【００１０】この時、前述のように、補助陽極Ｈ1 〜Ｈ
L の電位が−ＶL （Ｖ）に設定されているので、維持期
間ｔ6 ，ｔ8 （図示せず），…，ｔK において、補助陽
極Ｈ 1 〜ＨL と陰極Ｋ2 との間には誤放電を起こさな
い。さらに同様の動作が陰極Ｋ3 〜ＫN について繰り返
され、一画面の表示の動作が完了する。
L の電位が−ＶL （Ｖ）に設定されているので、維持期
間ｔ6 ，ｔ8 （図示せず），…，ｔK において、補助陽
極Ｈ 1 〜ＨL と陰極Ｋ2 との間には誤放電を起こさな
い。さらに同様の動作が陰極Ｋ3 〜ＫN について繰り返
され、一画面の表示の動作が完了する。
【００１１】なお、従来例としてＤＣパルスメモリ型プ
ラズマディスプレイ装置の電極配置構成を図８に示した
が、ＤＣパルスメモリ型プラズマディスプレイ装置はこ
れに限ったものではなく、陽極群に抵抗器を付設した電
極配置構成やその他各種のＤＣパルスメモリ型プラズマ
ディスプレイ装置の電極配置構成においても上述の説明
が成り立つ。
ラズマディスプレイ装置の電極配置構成を図８に示した
が、ＤＣパルスメモリ型プラズマディスプレイ装置はこ
れに限ったものではなく、陽極群に抵抗器を付設した電
極配置構成やその他各種のＤＣパルスメモリ型プラズマ
ディスプレイ装置の電極配置構成においても上述の説明
が成り立つ。
【００１２】従来例としての図８に示したＤＣパルスメ
モリ型プラズマディスプレイ装置に用いられる陽極駆動
回路装置を図１０および図１１に示す。図１０は補助陽
極Ｈ1 〜ＨL を駆動するための補助陽極駆動回路１を示
し、Ｐ型電界効果トランジスタＦP ，Ｎ型電界効果トラ
ンジスタＦN およびレベルシフタＬP ，ＬN からなるプ
ッシュプル回路１ａとインダクタンスＬおよび半導体ス
イッチＳからなる電力回収回路１ｂで構成されている。
モリ型プラズマディスプレイ装置に用いられる陽極駆動
回路装置を図１０および図１１に示す。図１０は補助陽
極Ｈ1 〜ＨL を駆動するための補助陽極駆動回路１を示
し、Ｐ型電界効果トランジスタＦP ，Ｎ型電界効果トラ
ンジスタＦN およびレベルシフタＬP ，ＬN からなるプ
ッシュプル回路１ａとインダクタンスＬおよび半導体ス
イッチＳからなる電力回収回路１ｂで構成されている。
【００１３】また、図１１は陽極Ａ1 〜ＡM を駆動する
ための陽極駆動回路２を示し、Ｐ型電界効果トランジス
タＰ1 〜ＰM ，Ｎ型電界効果トランジスタＱ1 〜ＱM お
よびレベルシフタＬP1〜ＬPMからなる半導体スイッチ２
1 〜２M と、抵抗器Ｒ1 〜Ｒ M と、ダイオードＤ1 〜Ｄ
M とで構成されている。抵抗器Ｒ1 〜ＲM はＰ型電界効
果トランジスタＰ1 〜ＰM およびＮ型電界効果トランジ
スタＱ1 〜ＱM で消費する電力の一部を負担する役目を
持つ。また、ダイオードＤ1 〜ＤM は、維持放電時に、
陽極Ａ1 〜ＡM の電位を０（Ｖ）に固定して、陽極Ａ1
〜ＡM へ維持電流を流出するためのものである。また図
１１中の二点鎖線で囲まれた半導体スイッチ２1 〜２M
は全部または複数個の部分に分割してＩＣ化することが
できる。
ための陽極駆動回路２を示し、Ｐ型電界効果トランジス
タＰ1 〜ＰM ，Ｎ型電界効果トランジスタＱ1 〜ＱM お
よびレベルシフタＬP1〜ＬPMからなる半導体スイッチ２
1 〜２M と、抵抗器Ｒ1 〜Ｒ M と、ダイオードＤ1 〜Ｄ
M とで構成されている。抵抗器Ｒ1 〜ＲM はＰ型電界効
果トランジスタＰ1 〜ＰM およびＮ型電界効果トランジ
スタＱ1 〜ＱM で消費する電力の一部を負担する役目を
持つ。また、ダイオードＤ1 〜ＤM は、維持放電時に、
陽極Ａ1 〜ＡM の電位を０（Ｖ）に固定して、陽極Ａ1
〜ＡM へ維持電流を流出するためのものである。また図
１１中の二点鎖線で囲まれた半導体スイッチ２1 〜２M
は全部または複数個の部分に分割してＩＣ化することが
できる。
【００１４】図１０に示した補助陽極駆動回路１におい
て、補助電極Ｈ1 〜ＨL に印加する補助パルス電圧のタ
イミングを例にとって図１２に示す。図１０および図１
２を用いて、この補助陽極駆動回路１の動作を説明す
る。プッシュプル回路１ａのＰ型電界効果トランジスタ
ＦP およびＮ型電界効果トランジスタＦN は、図１２に
示すように、それぞれ交互にオン／オフを繰り返しプッ
シュプル動作を行っている。以下に述べる期間ｔ1 ，
…，ｔ6 ，…は図９に示す期間と同じである。
て、補助電極Ｈ1 〜ＨL に印加する補助パルス電圧のタ
イミングを例にとって図１２に示す。図１０および図１
２を用いて、この補助陽極駆動回路１の動作を説明す
る。プッシュプル回路１ａのＰ型電界効果トランジスタ
ＦP およびＮ型電界効果トランジスタＦN は、図１２に
示すように、それぞれ交互にオン／オフを繰り返しプッ
シュプル動作を行っている。以下に述べる期間ｔ1 ，
…，ｔ6 ，…は図９に示す期間と同じである。
【００１５】このプッシュプル回路１ａのＮ型電界効果
トランジスタＦN がオフするタイミング、例えば書き込
み期間ｔ1 の最初に、まず電力回収回路１ｂが動作し、
同時に−ＶL （Ｖ）の補助陽極Ｈ1 〜ＨL の電位を−Ｖ
L （Ｖ）からＶH （Ｖ）に引き上げる。補助陽極Ｈ1 〜
ＨL の電位がＶH （Ｖ）に引き上がる直前、すなわち書
き込み期間ｔ1 の前縁部の期間ｔ1'の終了時にプッシュ
プル回路１ａのＰ型電界効果トランジスタＦP がオンす
ることによって、電力回収回路１ｂの動作に継続し補助
陽極Ｈ1 〜ＨL の電位をＶH （Ｖ）に固定し、書き込み
期間ｔ1 の終了時にＰ型電界効果トランジスタＦP がオ
フするまで保持される。
トランジスタＦN がオフするタイミング、例えば書き込
み期間ｔ1 の最初に、まず電力回収回路１ｂが動作し、
同時に−ＶL （Ｖ）の補助陽極Ｈ1 〜ＨL の電位を−Ｖ
L （Ｖ）からＶH （Ｖ）に引き上げる。補助陽極Ｈ1 〜
ＨL の電位がＶH （Ｖ）に引き上がる直前、すなわち書
き込み期間ｔ1 の前縁部の期間ｔ1'の終了時にプッシュ
プル回路１ａのＰ型電界効果トランジスタＦP がオンす
ることによって、電力回収回路１ｂの動作に継続し補助
陽極Ｈ1 〜ＨL の電位をＶH （Ｖ）に固定し、書き込み
期間ｔ1 の終了時にＰ型電界効果トランジスタＦP がオ
フするまで保持される。
【００１６】つぎに、期間ｔ2 の最初に、電力回収回路
１ｂが再び動作し、同時にＶH （Ｖ）の補助陽極Ｈ1 〜
ＨL の電位をＶH （Ｖ）から−ＶL （Ｖ）に引き下げ
る。補助陽極Ｈ1 〜ＨL の電位が−ＶL （Ｖ）に引き下
がる直前、すなわち期間ｔ2 の前縁部の期間ｔ2'の終了
時にＮ型電界効果トランジスタＦN がオンすることによ
って、電力回収回路１ｂの動作に継続し補助陽極Ｈ1 〜
ＨL の電位を−ＶL （Ｖ）に固定し、期間ｔ2 の終了時
にＮ型電界効果トランジスタＦN がオフするまで保持さ
れる。
１ｂが再び動作し、同時にＶH （Ｖ）の補助陽極Ｈ1 〜
ＨL の電位をＶH （Ｖ）から−ＶL （Ｖ）に引き下げ
る。補助陽極Ｈ1 〜ＨL の電位が−ＶL （Ｖ）に引き下
がる直前、すなわち期間ｔ2 の前縁部の期間ｔ2'の終了
時にＮ型電界効果トランジスタＦN がオンすることによ
って、電力回収回路１ｂの動作に継続し補助陽極Ｈ1 〜
ＨL の電位を−ＶL （Ｖ）に固定し、期間ｔ2 の終了時
にＮ型電界効果トランジスタＦN がオフするまで保持さ
れる。
【００１７】同様にして、期間ｔ1 ，ｔ2 での動作が以
降ｔ3 ，ｔ4 ，…で繰り返され補助電極電圧パルスが断
続的に繰り返され、補助陽極Ｈ1 〜ＨL にその電圧パル
スが出力される。ここで、電力回収回路１ｂについて説
明する。電力回収回路１ｂは、一例としては図１３に示
すように、インダクタンスＬおよびダイオードＤU1，Ｄ
U2，Ｎ型電界効果トランジスタＵ1 ，Ｕ2 からなる半導
体スイッチＳで構成されている。インダクタンスＬの値
は、電力回収回路１ｂの動作時間による補助陽極Ｈ1 〜
Ｈ L から見たＤＣパルスメモリ型プラズマディスプレイ
装置の静電容量ＣP との共振条件から決められる。
降ｔ3 ，ｔ4 ，…で繰り返され補助電極電圧パルスが断
続的に繰り返され、補助陽極Ｈ1 〜ＨL にその電圧パル
スが出力される。ここで、電力回収回路１ｂについて説
明する。電力回収回路１ｂは、一例としては図１３に示
すように、インダクタンスＬおよびダイオードＤU1，Ｄ
U2，Ｎ型電界効果トランジスタＵ1 ，Ｕ2 からなる半導
体スイッチＳで構成されている。インダクタンスＬの値
は、電力回収回路１ｂの動作時間による補助陽極Ｈ1 〜
Ｈ L から見たＤＣパルスメモリ型プラズマディスプレイ
装置の静電容量ＣP との共振条件から決められる。
【００１８】つぎに、この電力回収回路１ｂの動作につ
いて説明する。まず、補助陽極Ｈ1 〜ＨL の電位を−Ｖ
L （Ｖ）からＶH （Ｖ）に引き上げるときは、Ｎ型電界
効果トランジスタＵ1 をオンにすると、１／２（ＶH −
ＶL ）（Ｖ）の電源からＮ型電界効果トランジスタ
Ｕ1 ，ダイオードＤU1，インダクタンスＬを通じてパネ
ルの静電容量ＣP に充電電流が流れる。これによりイン
ダクタンスＬと静電容量ＣP とが共振し、補助陽極Ｈ1
〜ＨL の電位を−ＶL （Ｖ）から１／２（ＶH −ＶL ）
（Ｖ）まで持ち上げる間にインダクタンスＬが電力を蓄
え、補助陽極Ｈ1 〜ＨL の電位を１／２（ＶH −ＶL ）
（Ｖ）からさらにＶH（Ｖ）まで持ち上げる間にインダ
クタンスＬがその蓄えた電力を静電容量ＣP に与えるこ
とにより無効電力の回収が行われる。
いて説明する。まず、補助陽極Ｈ1 〜ＨL の電位を−Ｖ
L （Ｖ）からＶH （Ｖ）に引き上げるときは、Ｎ型電界
効果トランジスタＵ1 をオンにすると、１／２（ＶH −
ＶL ）（Ｖ）の電源からＮ型電界効果トランジスタ
Ｕ1 ，ダイオードＤU1，インダクタンスＬを通じてパネ
ルの静電容量ＣP に充電電流が流れる。これによりイン
ダクタンスＬと静電容量ＣP とが共振し、補助陽極Ｈ1
〜ＨL の電位を−ＶL （Ｖ）から１／２（ＶH −ＶL ）
（Ｖ）まで持ち上げる間にインダクタンスＬが電力を蓄
え、補助陽極Ｈ1 〜ＨL の電位を１／２（ＶH −ＶL ）
（Ｖ）からさらにＶH（Ｖ）まで持ち上げる間にインダ
クタンスＬがその蓄えた電力を静電容量ＣP に与えるこ
とにより無効電力の回収が行われる。
【００１９】同様にして、補助陽極Ｈ1 〜ＨL の電位を
ＶH （Ｖ）から−ＶL （Ｖ）に引き下げるときは、Ｎ型
電界効果トランジスタＵ2 をオンにすると、ＶH （Ｖ）
の電荷が蓄積されているＤＣパルスメモリ型プラズマデ
ィスプレイ装置の静電容量Ｃ P からインダクタンスＬ，
ダイオードＤU2，Ｎ型電界効果トランジスタＵ2 を通じ
て１／２（ＶH −ＶL ）（Ｖ）の電源に充電電流が流れ
る。これによりインダクタンスＬと静電容量ＣP とが共
振し、補助陽極Ｈ1 〜ＨL の電位をＶH （Ｖ）から１／
２（ＶH −ＶL ）（Ｖ）まで引き下げる間にインダクタ
ンスＬが電力を蓄え、補助陽極Ｈ1 〜ＨL の電位を１／
２（ＶH −ＶL ）（Ｖ）からさらに−Ｖ L （Ｖ）まで引
き下げる間にインダクタンスＬがその蓄えた電力をＣP
に与えることにより無効電力の回収が行われる。
ＶH （Ｖ）から−ＶL （Ｖ）に引き下げるときは、Ｎ型
電界効果トランジスタＵ2 をオンにすると、ＶH （Ｖ）
の電荷が蓄積されているＤＣパルスメモリ型プラズマデ
ィスプレイ装置の静電容量Ｃ P からインダクタンスＬ，
ダイオードＤU2，Ｎ型電界効果トランジスタＵ2 を通じ
て１／２（ＶH −ＶL ）（Ｖ）の電源に充電電流が流れ
る。これによりインダクタンスＬと静電容量ＣP とが共
振し、補助陽極Ｈ1 〜ＨL の電位をＶH （Ｖ）から１／
２（ＶH −ＶL ）（Ｖ）まで引き下げる間にインダクタ
ンスＬが電力を蓄え、補助陽極Ｈ1 〜ＨL の電位を１／
２（ＶH −ＶL ）（Ｖ）からさらに−Ｖ L （Ｖ）まで引
き下げる間にインダクタンスＬがその蓄えた電力をＣP
に与えることにより無効電力の回収が行われる。
【００２０】図１０に示す補助陽極駆動回路１は、電力
回収回路１ｂを有しているので、補助陽極Ｈ1 〜ＨL か
ら見たＤＣパルスメモリ型プラズマディスプレイ装置の
容量性負荷に起因する無効電力の回収ができるという特
徴がある。つぎに、図１１に示した陽極駆動回路２にお
いて、陽極Ａ1 に印加する陽極パルス電圧のタイミング
を例にとって図１４に示す。
回収回路１ｂを有しているので、補助陽極Ｈ1 〜ＨL か
ら見たＤＣパルスメモリ型プラズマディスプレイ装置の
容量性負荷に起因する無効電力の回収ができるという特
徴がある。つぎに、図１１に示した陽極駆動回路２にお
いて、陽極Ａ1 に印加する陽極パルス電圧のタイミング
を例にとって図１４に示す。
【００２１】図１１および図１４を用いてこの陽極駆動
回路２の動作を説明する。半導体スイッチ２1 のＰ型電
界効果トランジスタＰ1 およびＮ型電界効果トランジス
タＱ1 は、図１４に示すように、それぞれ交互にオン／
オフを繰り返しプッシュプル動作を行っている。以下に
述べる期間ｔ1 ，…，ｔ6 ，…は図９に示す期間と同じ
である。
回路２の動作を説明する。半導体スイッチ２1 のＰ型電
界効果トランジスタＰ1 およびＮ型電界効果トランジス
タＱ1 は、図１４に示すように、それぞれ交互にオン／
オフを繰り返しプッシュプル動作を行っている。以下に
述べる期間ｔ1 ，…，ｔ6 ，…は図９に示す期間と同じ
である。
【００２２】この半導体スイッチ２1 のＮ型電界効果ト
ランジスタＱ1 がオフした直後、例えば書き込み期間ｔ
1 の最初に、半導体スイッチ２1 のＮ型電界効果トラン
ジスタＰ1 がオンし、０（Ｖ）の陽極Ａ1 の電位を０
（Ｖ）からＶA （Ｖ）に引き上げようとする。しかし、
抵抗器Ｒ1 と陽極Ａ1 から見たＤＣパルスメモリ型プラ
ズマディスプレイ装置の容量性負荷（図示せず）との積
で定まる時定数のために、実際の陽極Ａ1 の電位は、図
１４に示すように、ＴCRの時間をかけて緩やかに０
（Ｖ）からＶA （Ｖ）に引き上げられる。その後、書き
込み期間ｔ1 の終了時にＰ型電界効果トランジスタＰ1
がオフするまでは、陽極Ａ1 の電位は、そのままＶ
A （Ｖ）に固定される。
ランジスタＱ1 がオフした直後、例えば書き込み期間ｔ
1 の最初に、半導体スイッチ２1 のＮ型電界効果トラン
ジスタＰ1 がオンし、０（Ｖ）の陽極Ａ1 の電位を０
（Ｖ）からＶA （Ｖ）に引き上げようとする。しかし、
抵抗器Ｒ1 と陽極Ａ1 から見たＤＣパルスメモリ型プラ
ズマディスプレイ装置の容量性負荷（図示せず）との積
で定まる時定数のために、実際の陽極Ａ1 の電位は、図
１４に示すように、ＴCRの時間をかけて緩やかに０
（Ｖ）からＶA （Ｖ）に引き上げられる。その後、書き
込み期間ｔ1 の終了時にＰ型電界効果トランジスタＰ1
がオフするまでは、陽極Ａ1 の電位は、そのままＶ
A （Ｖ）に固定される。
【００２３】つぎに、期間ｔ2 の最初にＮ型電界効果ト
ランジスタＱ1 がオンし、ＶA （Ｖ）の陽極Ａ1 の電位
をＶA （Ｖ）から０（Ｖ）に引き下げようとする。しか
し、前述のように、抵抗器Ｒ1 と陽極Ａ1 から見たＤＣ
パルスメモリ型プラズマディスプレイ装置の容量性負荷
（図示せず）との積で定まる時定数のために、実際の陽
極Ａ1 の電位は、図１４に示すように、ＴCRの時間をか
けて緩やかにＶA （Ｖ）から０（Ｖ）に引き下げられ
る。その後、期間ｔ2 において、Ｎ型電界効果トランジ
スタＱ1 がオン、Ｐ型電界効果トランジスタＰ1 がオフ
を保つので、陽極Ａ1 の電位は、そのまま０（Ｖ）に固
定される。
ランジスタＱ1 がオンし、ＶA （Ｖ）の陽極Ａ1 の電位
をＶA （Ｖ）から０（Ｖ）に引き下げようとする。しか
し、前述のように、抵抗器Ｒ1 と陽極Ａ1 から見たＤＣ
パルスメモリ型プラズマディスプレイ装置の容量性負荷
（図示せず）との積で定まる時定数のために、実際の陽
極Ａ1 の電位は、図１４に示すように、ＴCRの時間をか
けて緩やかにＶA （Ｖ）から０（Ｖ）に引き下げられ
る。その後、期間ｔ2 において、Ｎ型電界効果トランジ
スタＱ1 がオン、Ｐ型電界効果トランジスタＰ1 がオフ
を保つので、陽極Ａ1 の電位は、そのまま０（Ｖ）に固
定される。
【００２４】また、つぎの期間ｔ3 が、例えば非書き込
み動作が行われる非書き込み期間とすると、この非書き
込み期間ｔ3 中は、Ｎ型電界効果トランジスタＱ1 はオ
ン、Ｐ型電界効果トランジスタＰ1 はオフの状態が維持
され、陽極Ａ1 の電位は、続いて０（Ｖ）に固定された
ままとなる。しかし、隣接する陽極、例えば陽極Ａ2に
書き込み動作が行われていると、陽極Ａ1 ，Ａ2 間の静
電容量による静電誘導のために、陽極Ａ1 の電位が正電
圧に引き上がる状態に対しては、ダイオードＤ 1 に対し
ては逆方向となり、Ｎ型電界効果トランジスタＱ1 がオ
ンであっても、抵抗器Ｒ1 があるために陽極Ａ1 の電位
が、０（Ｖ）に固定されないので、図１４に示すように
一瞬陽極Ａ1 の電位が正電位に持ち上がり、陽極Ａ1 ，
Ａ2 間の静電容量の電荷が抵抗器Ｒ1 を通じて放電して
０（Ｖ）に戻る。その後は、つぎの期間ｔ4 の終了時ま
で、陽極Ａ1 の電位は０（Ｖ）に固定されたままとな
る。
み動作が行われる非書き込み期間とすると、この非書き
込み期間ｔ3 中は、Ｎ型電界効果トランジスタＱ1 はオ
ン、Ｐ型電界効果トランジスタＰ1 はオフの状態が維持
され、陽極Ａ1 の電位は、続いて０（Ｖ）に固定された
ままとなる。しかし、隣接する陽極、例えば陽極Ａ2に
書き込み動作が行われていると、陽極Ａ1 ，Ａ2 間の静
電容量による静電誘導のために、陽極Ａ1 の電位が正電
圧に引き上がる状態に対しては、ダイオードＤ 1 に対し
ては逆方向となり、Ｎ型電界効果トランジスタＱ1 がオ
ンであっても、抵抗器Ｒ1 があるために陽極Ａ1 の電位
が、０（Ｖ）に固定されないので、図１４に示すように
一瞬陽極Ａ1 の電位が正電位に持ち上がり、陽極Ａ1 ，
Ａ2 間の静電容量の電荷が抵抗器Ｒ1 を通じて放電して
０（Ｖ）に戻る。その後は、つぎの期間ｔ4 の終了時ま
で、陽極Ａ1 の電位は０（Ｖ）に固定されたままとな
る。
【００２５】この時、正電位に持ち上がった陽極Ａ1 の
ために誤って書き込み放電が起こらないように、抵抗器
Ｒ1 の抵抗値をできるだけ低く設定しなければならな
い。また、抵抗器Ｒ1 の抵抗値は上述のように、Ｐ型電
界効果トランジスタＰ1 およびＮ型電界効果トランジス
タＱ1 の消費電力を一部負担するのに必要な高い抵抗値
に設定しなければならない。したがって、抵抗器Ｒ1 の
抵抗値はこれらの妥協値しか取り得ない。
ために誤って書き込み放電が起こらないように、抵抗器
Ｒ1 の抵抗値をできるだけ低く設定しなければならな
い。また、抵抗器Ｒ1 の抵抗値は上述のように、Ｐ型電
界効果トランジスタＰ1 およびＮ型電界効果トランジス
タＱ1 の消費電力を一部負担するのに必要な高い抵抗値
に設定しなければならない。したがって、抵抗器Ｒ1 の
抵抗値はこれらの妥協値しか取り得ない。
【００２６】さらに、つぎの期間ｔ5 が、例えば書き込
み動作が行われる期間とすると、この書き込み期間ｔ5
とつぎの期間ｔ6 の動作は、書き込み期間ｔ1 、期間ｔ
2 で述べた動作が同様に行われる。このように、以降の
期間ｔ7 ，ｔ8 ，…において、書き込み動作では期間ｔ
1 ，ｔ2 の動作が、非書き込み動作では期間ｔ3 ，ｔ 4
の動作が同様に行われる。以上の動作が、陽極Ａ2 ，
…，ＡM についても同様に行われる。ただし、書き込み
動作の期間、非書き込み動作の期間は、ＤＣパルスメモ
リ型プラズマディスプレイ装置に表示する一画面の表示
内容によって選択される。また、陽極電位が０（Ｖ）に
保たれている期間ｔ2 ，ｔ4 ，…において、例えば図９
の陰極Ｋ1 での期間ｔ2 ，ｔ4 ，…，ｔK に示すように
維持動作が行われている時には、陽極への維持放電電流
はダイオードＤ1 〜ＤM から流れる。
み動作が行われる期間とすると、この書き込み期間ｔ5
とつぎの期間ｔ6 の動作は、書き込み期間ｔ1 、期間ｔ
2 で述べた動作が同様に行われる。このように、以降の
期間ｔ7 ，ｔ8 ，…において、書き込み動作では期間ｔ
1 ，ｔ2 の動作が、非書き込み動作では期間ｔ3 ，ｔ 4
の動作が同様に行われる。以上の動作が、陽極Ａ2 ，
…，ＡM についても同様に行われる。ただし、書き込み
動作の期間、非書き込み動作の期間は、ＤＣパルスメモ
リ型プラズマディスプレイ装置に表示する一画面の表示
内容によって選択される。また、陽極電位が０（Ｖ）に
保たれている期間ｔ2 ，ｔ4 ，…において、例えば図９
の陰極Ｋ1 での期間ｔ2 ，ｔ4 ，…，ｔK に示すように
維持動作が行われている時には、陽極への維持放電電流
はダイオードＤ1 〜ＤM から流れる。
【００２７】このように、図１１に示す陽極駆動回路２
は、各半導体スイッチ２1 ，…，２ M が各陽極Ａ1 ，
…，ＡM の独立した書き込み、非書き込み動作に応じて
別々に動作するようになされているので、図１０に示し
た補助陽極駆動回路１のように、１台の電力回収回路で
共用して設けることができない。そのため、このままで
は半導体スイッチ２1 〜２M の消費電力が大きくなるの
で、これに使用されるＰ型電界効果トランジスタＰ1 〜
ＰM およびＮ型電界効果トランジスタＱ1 〜ＱMに大
型、大電力のものが必要となる。これを改善するため、
陽極駆動回路２では図１１に示すように、半導体スイッ
チ２1 〜２M の出力端が抵抗器Ｒ1 〜ＲM を通じて陽極
Ａ1 〜ＡM に接続されており、この抵抗器Ｒ1 〜ＲM に
より消費電力の一部を賄うようになすことにより、中
型、中電力程度のＰ型電界効果トランジスタＰ1 〜ＰM
およびＮ型電界効果トランジスタＱ1 〜ＱM の使用を可
能にしている。
は、各半導体スイッチ２1 ，…，２ M が各陽極Ａ1 ，
…，ＡM の独立した書き込み、非書き込み動作に応じて
別々に動作するようになされているので、図１０に示し
た補助陽極駆動回路１のように、１台の電力回収回路で
共用して設けることができない。そのため、このままで
は半導体スイッチ２1 〜２M の消費電力が大きくなるの
で、これに使用されるＰ型電界効果トランジスタＰ1 〜
ＰM およびＮ型電界効果トランジスタＱ1 〜ＱMに大
型、大電力のものが必要となる。これを改善するため、
陽極駆動回路２では図１１に示すように、半導体スイッ
チ２1 〜２M の出力端が抵抗器Ｒ1 〜ＲM を通じて陽極
Ａ1 〜ＡM に接続されており、この抵抗器Ｒ1 〜ＲM に
より消費電力の一部を賄うようになすことにより、中
型、中電力程度のＰ型電界効果トランジスタＰ1 〜ＰM
およびＮ型電界効果トランジスタＱ1 〜ＱM の使用を可
能にしている。
【００２８】
【発明が解決しようとする課題】しかし、従来例の陽極
駆動回路装置では、補助陽極駆動回路１のプッシュプル
回路１ａのＰ型電界効果トランジスタＦP のソース電位
およびＮ型電界効果トランジスタＦN のソース電位がＰ
型電界効果トランジスタＦP およびＮ型電界効果トラン
ジスタＦN のオンオフを制御する制御回路の電位と同じ
０（Ｖ）でないので、Ｐ型電界効果トランジスタＦP ，
Ｎ型電界効果トランジスタＦN を制御するためにそれぞ
れレベルシフタＬP ，ＬN が必要となり、プッシュプル
回路１ａがコストアップになるという問題がある。
駆動回路装置では、補助陽極駆動回路１のプッシュプル
回路１ａのＰ型電界効果トランジスタＦP のソース電位
およびＮ型電界効果トランジスタＦN のソース電位がＰ
型電界効果トランジスタＦP およびＮ型電界効果トラン
ジスタＦN のオンオフを制御する制御回路の電位と同じ
０（Ｖ）でないので、Ｐ型電界効果トランジスタＦP ，
Ｎ型電界効果トランジスタＦN を制御するためにそれぞ
れレベルシフタＬP ，ＬN が必要となり、プッシュプル
回路１ａがコストアップになるという問題がある。
【００２９】また、陽極駆動回路２は、前述のように、
各半導体スイッチ２1 ，…，２M が各陽極Ａ1 ，…，Ａ
M の独立した書き込み、非書き込み動作に応じて別々に
動作するようになされているので、図１０に示した補助
陽極駆動回路１のように、１台で共用できる電力回収回
路を設けることができない。そのため、このままでは半
導体スイッチ２1 〜２M の消費電力が大きくなるので、
これを改善するため、陽極駆動回路２では図１１に示す
ように、半導体スイッチ２1 〜２M の出力端が抵抗器Ｒ
1 〜ＲM を通じて陽極Ａ1 〜ＡM に接続されており、こ
の抵抗器Ｒ1 〜ＲM により消費電力の一部を賄うように
なすことにより、中型、中電力程度のＰ型電界効果トラ
ンジスタＰ1 〜ＰM およびＮ型電界効果トランジスタＱ
1 〜ＱMの使用を可能にしているが、抵抗器Ｒ1 〜ＲM
およびダイオードＤ1 〜ＤM が必要なので、陽極駆動回
路２がコストアップになるという問題がある。
各半導体スイッチ２1 ，…，２M が各陽極Ａ1 ，…，Ａ
M の独立した書き込み、非書き込み動作に応じて別々に
動作するようになされているので、図１０に示した補助
陽極駆動回路１のように、１台で共用できる電力回収回
路を設けることができない。そのため、このままでは半
導体スイッチ２1 〜２M の消費電力が大きくなるので、
これを改善するため、陽極駆動回路２では図１１に示す
ように、半導体スイッチ２1 〜２M の出力端が抵抗器Ｒ
1 〜ＲM を通じて陽極Ａ1 〜ＡM に接続されており、こ
の抵抗器Ｒ1 〜ＲM により消費電力の一部を賄うように
なすことにより、中型、中電力程度のＰ型電界効果トラ
ンジスタＰ1 〜ＰM およびＮ型電界効果トランジスタＱ
1 〜ＱMの使用を可能にしているが、抵抗器Ｒ1 〜ＲM
およびダイオードＤ1 〜ＤM が必要なので、陽極駆動回
路２がコストアップになるという問題がある。
【００３０】その上、この陽極駆動回路２は、抵抗器Ｒ
1 〜ＲM があるために、書き込みパルス電圧の波形が鈍
り急峻な電圧パルス印加ができないので、書き込み放電
が起こり難くなるという欠点があり、さらに前述のよう
に、非書き込み期間に陽極電位の持ち上がりが起こり、
誤放電が起こりやすくなるという欠点がある。また、電
力回収回路を付設できないので、ＤＣパルスメモリ型プ
ラズマディスプレイ装置の容量性負荷に起因する無効電
力の回収ができないため、陽極駆動回路２の消費電力が
非常に大きくなるという問題がある。
1 〜ＲM があるために、書き込みパルス電圧の波形が鈍
り急峻な電圧パルス印加ができないので、書き込み放電
が起こり難くなるという欠点があり、さらに前述のよう
に、非書き込み期間に陽極電位の持ち上がりが起こり、
誤放電が起こりやすくなるという欠点がある。また、電
力回収回路を付設できないので、ＤＣパルスメモリ型プ
ラズマディスプレイ装置の容量性負荷に起因する無効電
力の回収ができないため、陽極駆動回路２の消費電力が
非常に大きくなるという問題がある。
【００３１】さらに、補助陽極駆動回路１とこの陽極駆
動回路２とが別回路になっているため、両者の駆動タイ
ミングがずれたり、補助陽極駆動回路１の動作が何らか
の故障で停止すると、補助陽極Ｈ1 〜ＨL と陽極Ａ1 〜
ＡM 間に電位差が生じ、実効的なＤＣパルスメモリ型プ
ラズマディスプレイ装置の容量性負荷が大幅に増えるの
で、これによる無効電力の増大のために陽極駆動回路２
の消費電力が極めて大きくなり、場合によってはＰ型電
界効果トランジスタＰ1 〜ＰM およびＮ型電界効果トラ
ンジスタＱ1 〜ＱM が破壊するという問題がある。
動回路２とが別回路になっているため、両者の駆動タイ
ミングがずれたり、補助陽極駆動回路１の動作が何らか
の故障で停止すると、補助陽極Ｈ1 〜ＨL と陽極Ａ1 〜
ＡM 間に電位差が生じ、実効的なＤＣパルスメモリ型プ
ラズマディスプレイ装置の容量性負荷が大幅に増えるの
で、これによる無効電力の増大のために陽極駆動回路２
の消費電力が極めて大きくなり、場合によってはＰ型電
界効果トランジスタＰ1 〜ＰM およびＮ型電界効果トラ
ンジスタＱ1 〜ＱM が破壊するという問題がある。
【００３２】この発明の第１の目的は、補助陽極駆動回
路のコストを下げることができるＤＣパルスメモリ型プ
ラズマディスプレイ装置の陽極駆動回路装置を提供する
ことである。この発明の第２の目的は、陽極駆動回路の
コストを下げることができるＤＣパルスメモリ型プラズ
マディスプレイ装置の陽極駆動回路装置を提供すること
である。
路のコストを下げることができるＤＣパルスメモリ型プ
ラズマディスプレイ装置の陽極駆動回路装置を提供する
ことである。この発明の第２の目的は、陽極駆動回路の
コストを下げることができるＤＣパルスメモリ型プラズ
マディスプレイ装置の陽極駆動回路装置を提供すること
である。
【００３３】この発明の第３の目的は、書き込み放電を
起こしやすくかつ誤放電を起こしにくいＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置を提
供することである。この発明の第４の目的は、陽極駆動
回路の消費電力を低減することができるＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置を提
供することである。
起こしやすくかつ誤放電を起こしにくいＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置を提
供することである。この発明の第４の目的は、陽極駆動
回路の消費電力を低減することができるＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置を提
供することである。
【００３４】
【課題を解決するための手段】請求項１記載のＤＣパル
スメモリ型プラズマディスプレイ装置の陽極駆動回路装
置は、ハイサイド側電界効果トランジスタおよびローサ
イド側電界効果トランジスタからなり共通ラインを駆動
するプッシュプル回路と、共通ラインに接続した電力回
収回路と、共通ラインに接続され共通ラインの電圧に基
づいて駆動電圧を出力する補助陽極駆動回路および陽極
駆動回路とを備えている。
スメモリ型プラズマディスプレイ装置の陽極駆動回路装
置は、ハイサイド側電界効果トランジスタおよびローサ
イド側電界効果トランジスタからなり共通ラインを駆動
するプッシュプル回路と、共通ラインに接続した電力回
収回路と、共通ラインに接続され共通ラインの電圧に基
づいて駆動電圧を出力する補助陽極駆動回路および陽極
駆動回路とを備えている。
【００３５】このような構成によると、補助陽極駆動回
路には駆動用の電界効果トランジスタは不要となり、そ
の代わりに設けられた共通ライン駆動用のプッシュプル
回路は、補助陽極の駆動電位に左右されずに設定するこ
とができ、ローサイド側電界効果トランジスタについて
はソース電位を制御回路のグラウンド電位と同じにで
き、ローサイド側電界効果トランジスタについてはレベ
ルシフタが不要となり、回路構成を簡略化でき、プッシ
ュプル回路も含めて補助陽極駆動回路のコストを低くで
きる。
路には駆動用の電界効果トランジスタは不要となり、そ
の代わりに設けられた共通ライン駆動用のプッシュプル
回路は、補助陽極の駆動電位に左右されずに設定するこ
とができ、ローサイド側電界効果トランジスタについて
はソース電位を制御回路のグラウンド電位と同じにで
き、ローサイド側電界効果トランジスタについてはレベ
ルシフタが不要となり、回路構成を簡略化でき、プッシ
ュプル回路も含めて補助陽極駆動回路のコストを低くで
きる。
【００３６】また、プッシュプル回路で共通ラインを駆
動し、共通ラインに電力回収回路を接続するとともに、
共通ラインの電圧に基づいて補助陽極駆動回路および陽
極駆動回路が駆動電圧を出力するので、補助陽極駆動回
路だけでなく陽極駆動回路についても電力回収を行うこ
とができ、したがって消費電力の一部を負担させるため
の抵抗器を設けることが不要となり、回路構成を簡略化
でき、陽極駆動回路のコストを低くできる。
動し、共通ラインに電力回収回路を接続するとともに、
共通ラインの電圧に基づいて補助陽極駆動回路および陽
極駆動回路が駆動電圧を出力するので、補助陽極駆動回
路だけでなく陽極駆動回路についても電力回収を行うこ
とができ、したがって消費電力の一部を負担させるため
の抵抗器を設けることが不要となり、回路構成を簡略化
でき、陽極駆動回路のコストを低くできる。
【００３７】また、消費電力の一部を負担させるための
抵抗器を設けていないので、陽極に加える電圧波形が鈍
ることがなく、書き込み放電を起こしやすくすることが
でき、しかも、非書き込み放電時に陽極電位の持ち上が
りが生じず、誤放電を起こしにくくすることができる。
また、共通ラインの電圧に基づいて補助陽極駆動回路お
よび陽極駆動回路が駆動電圧を出力するようにしたの
で、補助陽極駆動回路および陽極駆動回路の動作のタイ
ミングがずれたり、陽極駆動回路が動作しているのに、
補助陽極駆動回路の動作が停止することがなくなり、補
助陽極と陽極との間に電位差が生じてＤＣパルスメモリ
型プラズマディスプレイ装置の実効的な容量性負荷が増
加して無効電力が増大することはなくなり、陽極駆動回
路の消費電力の増大を防止でき、さらに陽極駆動回路を
構成している回路素子の破壊を防止できる。
抵抗器を設けていないので、陽極に加える電圧波形が鈍
ることがなく、書き込み放電を起こしやすくすることが
でき、しかも、非書き込み放電時に陽極電位の持ち上が
りが生じず、誤放電を起こしにくくすることができる。
また、共通ラインの電圧に基づいて補助陽極駆動回路お
よび陽極駆動回路が駆動電圧を出力するようにしたの
で、補助陽極駆動回路および陽極駆動回路の動作のタイ
ミングがずれたり、陽極駆動回路が動作しているのに、
補助陽極駆動回路の動作が停止することがなくなり、補
助陽極と陽極との間に電位差が生じてＤＣパルスメモリ
型プラズマディスプレイ装置の実効的な容量性負荷が増
加して無効電力が増大することはなくなり、陽極駆動回
路の消費電力の増大を防止でき、さらに陽極駆動回路を
構成している回路素子の破壊を防止できる。
【００３８】請求項２記載のＤＣパルスメモリ型プラズ
マディスプレイ装置の陽極駆動回路装置は、請求項１記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、補助陽極駆動回路が共通ライ
ンの電圧を昇圧して出力する昇圧手段からなる。この構
成によると、補助陽極駆動回路は共通ラインの電圧を昇
圧するだけでよく、スイッチング用の回路は不要である
ので、構成がきわめて簡単である。
マディスプレイ装置の陽極駆動回路装置は、請求項１記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、補助陽極駆動回路が共通ライ
ンの電圧を昇圧して出力する昇圧手段からなる。この構
成によると、補助陽極駆動回路は共通ラインの電圧を昇
圧するだけでよく、スイッチング用の回路は不要である
ので、構成がきわめて簡単である。
【００３９】請求項３記載のＤＣパルスメモリ型プラズ
マディスプレイ装置の陽極駆動回路装置は、請求項２記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、昇圧手段が昇圧器である。こ
の構成によると、補助陽極駆動回路として昇圧器を用い
るだけでよく、構成がきわめて簡単である。請求項４記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置は、請求項１記載のＤＣパルスメモリ型
プラズマディスプレイ装置の陽極駆動回路装置におい
て、補助陽極駆動回路が共通ラインの電圧をコンデンサ
による容量結合により出力するとともにダイオードを介
して出力電圧の片方の電位側を固定する容量結合回路で
ある。この構成によると、補助陽極駆動回路として容量
結合回路を用いるだけでよく、スイッチング用の回路は
不要となり、構成がきわめて簡単である。
マディスプレイ装置の陽極駆動回路装置は、請求項２記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、昇圧手段が昇圧器である。こ
の構成によると、補助陽極駆動回路として昇圧器を用い
るだけでよく、構成がきわめて簡単である。請求項４記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置は、請求項１記載のＤＣパルスメモリ型
プラズマディスプレイ装置の陽極駆動回路装置におい
て、補助陽極駆動回路が共通ラインの電圧をコンデンサ
による容量結合により出力するとともにダイオードを介
して出力電圧の片方の電位側を固定する容量結合回路で
ある。この構成によると、補助陽極駆動回路として容量
結合回路を用いるだけでよく、スイッチング用の回路は
不要となり、構成がきわめて簡単である。
【００４０】請求項５記載のＤＣパルスメモリ型プラズ
マディスプレイ装置の陽極駆動回路装置は、請求項１記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、陽極駆動回路が、各出力端を
各陽極にそれぞれ接続し、各出力端をグラウンドライン
に接続する状態と共通ラインに接続する状態との切り換
えを行う半導体スイッチ群からなる。
マディスプレイ装置の陽極駆動回路装置は、請求項１記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、陽極駆動回路が、各出力端を
各陽極にそれぞれ接続し、各出力端をグラウンドライン
に接続する状態と共通ラインに接続する状態との切り換
えを行う半導体スイッチ群からなる。
【００４１】請求項６記載のＤＣパルスメモリ型プラズ
マディスプレイ装置の陽極駆動回路装置は、請求項１記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、補助陽極駆動回路が共通ライ
ンの電圧をコンデンサによる容量結合により出力すると
ともにダイオードを介して出力電圧の片方の電位側を固
定する容量結合回路であり、陽極駆動回路が、各出力端
を各陽極にそれぞれ接続し、各出力端をグラウンドライ
ンに接続する状態とツェナーダイオードを介して共通ラ
インに接続する状態との切り換えを行う半導体スイッチ
群からなる。
マディスプレイ装置の陽極駆動回路装置は、請求項１記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、補助陽極駆動回路が共通ライ
ンの電圧をコンデンサによる容量結合により出力すると
ともにダイオードを介して出力電圧の片方の電位側を固
定する容量結合回路であり、陽極駆動回路が、各出力端
を各陽極にそれぞれ接続し、各出力端をグラウンドライ
ンに接続する状態とツェナーダイオードを介して共通ラ
インに接続する状態との切り換えを行う半導体スイッチ
群からなる。
【００４２】請求項７記載のＤＣパルスメモリ型プラズ
マディスプレイ装置の陽極駆動回路装置は、請求項１記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、補助陽極駆動回路が共通ライ
ンの電圧をコンデンサによる容量結合により出力すると
ともにダイオードを介して出力電圧の片方の電位側を固
定する容量結合回路からなり、陽極駆動回路が、各出力
端を各陽極にそれぞれ接続し、各出力端をグラウンドラ
インに接続する状態と２端子回路を介して共通ラインに
接続する状態との切り換えを行う半導体スイッチ群から
なり、抵抗器およびツェナーダイオードの直列回路と抵
抗器の電圧降下を検出して抵抗器およびツェナーダイオ
ードに流れる電流を一定にするように分流させる半導体
素子とダイオードとを並列に接続して２端子回路を構成
している。
マディスプレイ装置の陽極駆動回路装置は、請求項１記
載のＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置において、補助陽極駆動回路が共通ライ
ンの電圧をコンデンサによる容量結合により出力すると
ともにダイオードを介して出力電圧の片方の電位側を固
定する容量結合回路からなり、陽極駆動回路が、各出力
端を各陽極にそれぞれ接続し、各出力端をグラウンドラ
インに接続する状態と２端子回路を介して共通ラインに
接続する状態との切り換えを行う半導体スイッチ群から
なり、抵抗器およびツェナーダイオードの直列回路と抵
抗器の電圧降下を検出して抵抗器およびツェナーダイオ
ードに流れる電流を一定にするように分流させる半導体
素子とダイオードとを並列に接続して２端子回路を構成
している。
【００４３】
【発明の実施の形態】この発明の第１の実施の形態とし
てのＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置を図１に示す。またその駆動のタイミン
グを図２に示す。なお、この陽極駆動回路が適用できる
ＤＣパルスメモリ型プラズマディスプレイ装置は、従来
例として図８に示した電極配置構成のＤＣパルスメモリ
型プラズマディスプレイ装置および陽極群に抵抗器を付
設したＤＣパルスメモリ型プラズマディスプレイ装置
や、その他各種の電極配置構成のＤＣパルスメモリ型プ
ラズマディスプレイ装置も含まれる。
てのＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置を図１に示す。またその駆動のタイミン
グを図２に示す。なお、この陽極駆動回路が適用できる
ＤＣパルスメモリ型プラズマディスプレイ装置は、従来
例として図８に示した電極配置構成のＤＣパルスメモリ
型プラズマディスプレイ装置および陽極群に抵抗器を付
設したＤＣパルスメモリ型プラズマディスプレイ装置
や、その他各種の電極配置構成のＤＣパルスメモリ型プ
ラズマディスプレイ装置も含まれる。
【００４４】図１においては、ハイサイド側のＰ型電界
効果トランジスタＦP およびローサイド側のＮ型電界効
果トランジスタＦN からなるプッシュプル回路３により
共通ラインＣＯＭを駆動するようになし、この共通ライ
ンＣＯＭに電力回収回路４を接続し、さらに共通ライン
ＣＯＭに、この共通ラインＣＯＭの電圧を用いて駆動電
圧を出力するようになす補助陽極駆動回路５と陽極駆動
回路６とを接続した構成のＤＣパルスメモリ型プラズマ
ディスプレイ装置の陽極駆動回路装置が示されている。
効果トランジスタＦP およびローサイド側のＮ型電界効
果トランジスタＦN からなるプッシュプル回路３により
共通ラインＣＯＭを駆動するようになし、この共通ライ
ンＣＯＭに電力回収回路４を接続し、さらに共通ライン
ＣＯＭに、この共通ラインＣＯＭの電圧を用いて駆動電
圧を出力するようになす補助陽極駆動回路５と陽極駆動
回路６とを接続した構成のＤＣパルスメモリ型プラズマ
ディスプレイ装置の陽極駆動回路装置が示されている。
【００４５】また、プッシュプル回路３のハイサイド側
のＰ型電界効果トランジスタＦP のソース電位が制御回
路の電位と同じ０（Ｖ）ではないので、このハイサイド
側のＰ型電界効果トランジスタＦP を駆動するためにレ
ベルシフタＬP が設けられている。また、補助陽極駆動
回路５は、昇圧手段、すなわちここでは一例として昇圧
比１：ｎの昇圧器Ｔｒを用いて共通ラインＣＯＭの電圧
をｎ倍に昇圧出力するようになされており、陽極駆動回
路６は、各陽極Ａ1 ，…，ＡM に各半導体スイッチ
６1 ，…，６M の出力端ａ1 ，…，ａM を接続し、この
出力端ａ1 ，…，ａM をグラウンドラインと共通ライン
ＣＯＭに接続された端子ｂ1 ，…，ｂM とに切り換え接
続を行う半導体スイッチ６1 〜６M で構成され、共通ラ
インＣＯＭの電圧または０（Ｖ）の電圧を出力するよう
になされている。
のＰ型電界効果トランジスタＦP のソース電位が制御回
路の電位と同じ０（Ｖ）ではないので、このハイサイド
側のＰ型電界効果トランジスタＦP を駆動するためにレ
ベルシフタＬP が設けられている。また、補助陽極駆動
回路５は、昇圧手段、すなわちここでは一例として昇圧
比１：ｎの昇圧器Ｔｒを用いて共通ラインＣＯＭの電圧
をｎ倍に昇圧出力するようになされており、陽極駆動回
路６は、各陽極Ａ1 ，…，ＡM に各半導体スイッチ
６1 ，…，６M の出力端ａ1 ，…，ａM を接続し、この
出力端ａ1 ，…，ａM をグラウンドラインと共通ライン
ＣＯＭに接続された端子ｂ1 ，…，ｂM とに切り換え接
続を行う半導体スイッチ６1 〜６M で構成され、共通ラ
インＣＯＭの電圧または０（Ｖ）の電圧を出力するよう
になされている。
【００４６】また、半導体スイッチ６1 〜６M は、Ｐ型
電界効果トランジスタＰ1 〜ＰM ，Ｎ型電界効果トラン
ジスタＱ1 〜ＱN ，ダイオードＤP1〜ＤPM，ダイオード
ＤQ1〜ＤQMおよびレベルシフタＬP1〜ＬPMからなってい
る。この回路において、半導体スイッチ６1 〜６M は、
書き込みパルス電圧を出力する時のスイッチの役割を持
つ。また、図中一点鎖線で囲まれた半導体スイッチ６1
〜６M は全部または複数個の部分に分割してＩＣ化する
ことができる。
電界効果トランジスタＰ1 〜ＰM ，Ｎ型電界効果トラン
ジスタＱ1 〜ＱN ，ダイオードＤP1〜ＤPM，ダイオード
ＤQ1〜ＤQMおよびレベルシフタＬP1〜ＬPMからなってい
る。この回路において、半導体スイッチ６1 〜６M は、
書き込みパルス電圧を出力する時のスイッチの役割を持
つ。また、図中一点鎖線で囲まれた半導体スイッチ６1
〜６M は全部または複数個の部分に分割してＩＣ化する
ことができる。
【００４７】図１に示したＤＣパルスメモリ型プラズマ
ディスプレイ装置の陽極駆動回路装置において、陽極Ａ
1 に印加する書き込みパルス電圧のタイミングを例にと
って図２に示す。なお、陽極Ａ2 ，…，ＡM に印加する
書き込みパルス電圧のタイミングは、陽極Ａ1 に印加す
る書き込みパルス電圧のタイミングと同じであるが、前
述のように、書き込み動作の期間、非書き込み動作の期
間は、ＤＣパルスメモリ型プラズマディスプレイ装置に
表示する一画面の表示内容によって選択される。
ディスプレイ装置の陽極駆動回路装置において、陽極Ａ
1 に印加する書き込みパルス電圧のタイミングを例にと
って図２に示す。なお、陽極Ａ2 ，…，ＡM に印加する
書き込みパルス電圧のタイミングは、陽極Ａ1 に印加す
る書き込みパルス電圧のタイミングと同じであるが、前
述のように、書き込み動作の期間、非書き込み動作の期
間は、ＤＣパルスメモリ型プラズマディスプレイ装置に
表示する一画面の表示内容によって選択される。
【００４８】図１および図２を用いて、このＤＣパルス
メモリ型プラズマディスプレイ装置の陽極駆動回路装置
の動作を説明する。プッシュプル回路３のハイサイド側
のＰ型電界効果トランジスタＦP およびローサイド側の
Ｎ型電界効果トランジスタＦ N は、図２に示すように、
それぞれ交互にオン／オフを繰り返しプッシュプル動作
を行っている。また、半導体スイッチ６1 のＰ型電界効
果トランジスタＰ1 およびＮ型電界効果トランジスタＱ
1 は陽極Ａ1 の書き込み動作、非書き込み動作に応じて
互いにオン／オフの切り換えを行っている。以下に述べ
る期間ｔ1 ，…，ｔ6 ，…は図９に示す期間と同じであ
る。まず書き込み動作について説明する。例えば書き込
み期間ｔ1 の直前に、予めＰ型電界効果トランジスタＰ
1 がオン、Ｎ型電界効果トランジスタＱ1 がオフの状態
で、プッシュプル回路３のローサイド側のＮ型電界効果
トランジスタＦN がオフし、書き込み期間ｔ1 の最初に
電力回収回路４が動作し、共通ラインＣＯＭおよび陽極
Ａ1 の電位を０（Ｖ）からＶA （Ｖ）に引き上げる。共
通ラインＣＯＭおよび陽極Ａ1 の電位がＶA （Ｖ）に引
き上がる直前、すなわち書き込み期間ｔ1 の前縁部の期
間ｔ1'の終了直前に、ハイサイド側のＰ型電界効果トラ
ンジスタＦP がオンすることによって、電力回収回路４
の動作に継続し共通ラインＣＯＭおよび陽極Ａ1 の電位
をＶA （Ｖ）に固定し、その状態は書き込み期間ｔ1 の
終了時にハイサイド側のＰ型電界効果トランジスタＦP
がオフするまで持続される。
メモリ型プラズマディスプレイ装置の陽極駆動回路装置
の動作を説明する。プッシュプル回路３のハイサイド側
のＰ型電界効果トランジスタＦP およびローサイド側の
Ｎ型電界効果トランジスタＦ N は、図２に示すように、
それぞれ交互にオン／オフを繰り返しプッシュプル動作
を行っている。また、半導体スイッチ６1 のＰ型電界効
果トランジスタＰ1 およびＮ型電界効果トランジスタＱ
1 は陽極Ａ1 の書き込み動作、非書き込み動作に応じて
互いにオン／オフの切り換えを行っている。以下に述べ
る期間ｔ1 ，…，ｔ6 ，…は図９に示す期間と同じであ
る。まず書き込み動作について説明する。例えば書き込
み期間ｔ1 の直前に、予めＰ型電界効果トランジスタＰ
1 がオン、Ｎ型電界効果トランジスタＱ1 がオフの状態
で、プッシュプル回路３のローサイド側のＮ型電界効果
トランジスタＦN がオフし、書き込み期間ｔ1 の最初に
電力回収回路４が動作し、共通ラインＣＯＭおよび陽極
Ａ1 の電位を０（Ｖ）からＶA （Ｖ）に引き上げる。共
通ラインＣＯＭおよび陽極Ａ1 の電位がＶA （Ｖ）に引
き上がる直前、すなわち書き込み期間ｔ1 の前縁部の期
間ｔ1'の終了直前に、ハイサイド側のＰ型電界効果トラ
ンジスタＦP がオンすることによって、電力回収回路４
の動作に継続し共通ラインＣＯＭおよび陽極Ａ1 の電位
をＶA （Ｖ）に固定し、その状態は書き込み期間ｔ1 の
終了時にハイサイド側のＰ型電界効果トランジスタＦP
がオフするまで持続される。
【００４９】つぎに、期間ｔ2 の最初において、再び電
力回収回路４が動作し、共通ラインＣＯＭおよび陽極Ａ
1 の電位をＶA （Ｖ）から０（Ｖ）に引き下げる。この
時、陽極Ａ1 からの電力回収電流はダイオードＤP1を通
じて流れる。共通ラインＣＯＭおよび陽極Ａ1 の電位が
０（Ｖ）に引き下がる直前、すなわち期間ｔ2 の前縁部
の期間ｔ2'の終了直前にローサイド側のＮ型電界効果ト
ランジスタＦN がオンすることによって、電力回収回路
４の動作に継続し共通ラインＣＯＭおよび陽極Ａ1 の電
位を０（Ｖ）に固定する。これにより、陽極Ａ1 に書き
込みパルスが印加される。この後、期間ｔ2 の終了時
に、ローサイド側のＮ型電界効果トランジスタＦN がオ
フするまで、共通ラインＣＯＭおよび陽極Ａ1 の電位は
０（Ｖ）に固定されたままとなる。ただし、図９に示す
ように、陰極Ｋ1 〜ＫN に維持パルスが印加され、維持
放電が行われる時には、この維持放電の電流はダイオー
ドＤ Q1を通じて流れ、陽極Ａ1 の電位が０（Ｖ）に固定
される。同様にして、期間ｔ 1 ，ｔ2 の動作が以降
ｔ3 ，ｔ4 ，…で繰り返され、陽極Ａ1 に書き込み電圧
パルスを出力する。
力回収回路４が動作し、共通ラインＣＯＭおよび陽極Ａ
1 の電位をＶA （Ｖ）から０（Ｖ）に引き下げる。この
時、陽極Ａ1 からの電力回収電流はダイオードＤP1を通
じて流れる。共通ラインＣＯＭおよび陽極Ａ1 の電位が
０（Ｖ）に引き下がる直前、すなわち期間ｔ2 の前縁部
の期間ｔ2'の終了直前にローサイド側のＮ型電界効果ト
ランジスタＦN がオンすることによって、電力回収回路
４の動作に継続し共通ラインＣＯＭおよび陽極Ａ1 の電
位を０（Ｖ）に固定する。これにより、陽極Ａ1 に書き
込みパルスが印加される。この後、期間ｔ2 の終了時
に、ローサイド側のＮ型電界効果トランジスタＦN がオ
フするまで、共通ラインＣＯＭおよび陽極Ａ1 の電位は
０（Ｖ）に固定されたままとなる。ただし、図９に示す
ように、陰極Ｋ1 〜ＫN に維持パルスが印加され、維持
放電が行われる時には、この維持放電の電流はダイオー
ドＤ Q1を通じて流れ、陽極Ａ1 の電位が０（Ｖ）に固定
される。同様にして、期間ｔ 1 ，ｔ2 の動作が以降
ｔ3 ，ｔ4 ，…で繰り返され、陽極Ａ1 に書き込み電圧
パルスを出力する。
【００５０】ただし、非書き込み動作を行うときは、例
えば期間ｔ3 が非書き込み期間である場合は、図２中に
破線で示すように、ｔ2 の途中からｔ4 の途中までの間
にＰ型電界効果トランジスタＰ1 をオフ、Ｎ型電界効果
トランジスタＱ1 をオンに切り換えておくことにより、
陽極Ａ1 が共通ラインＣＯＭから切り放され、Ｎ型電界
効果トランジスタＱ1 とダイオードＤQ1とでグラウンド
に固定されるので、陽極Ａ1 に書き込みパルス電圧が印
加されないで０（Ｖ）の電位を保つ。
えば期間ｔ3 が非書き込み期間である場合は、図２中に
破線で示すように、ｔ2 の途中からｔ4 の途中までの間
にＰ型電界効果トランジスタＰ1 をオフ、Ｎ型電界効果
トランジスタＱ1 をオンに切り換えておくことにより、
陽極Ａ1 が共通ラインＣＯＭから切り放され、Ｎ型電界
効果トランジスタＱ1 とダイオードＤQ1とでグラウンド
に固定されるので、陽極Ａ1 に書き込みパルス電圧が印
加されないで０（Ｖ）の電位を保つ。
【００５１】補助陽極の補助放電パルス電圧は、図１に
示す補助陽極駆動回路５において、共通ラインＣＯＭの
電圧を昇圧器Ｔｒによりｎ倍に昇圧して出力するように
なされている。すなわち、昇圧器Ｔｒの一次側巻線の一
端ｅに１／２×ＶA （Ｖ）の電位を与えれば、一次側巻
線のｅｆ間には±１／２×ＶA （Ｖ）の入力電圧が与え
られ、昇圧器Ｔｒの昇圧比ｎをｎ＝（ＶH ＋ＶL ）／Ｖ
A とし、昇圧器Ｔｒの二次側巻線の一端ｇに１／２×
（ＶH −ＶL ）（Ｖ）の電位を与えれば、二次側巻線の
ｇｈ間には±１／２×ＶA ×ｎ＝±１／２×ＶA ×（Ｖ
H ＋ＶL ）／ＶA＝±１／２×（ＶH ＋ＶL ）（Ｖ）の
出力電圧が得られる。したがって、二次側巻線のｈの電
位は１／２×（ＶH −ＶL ）±１／２×（ＶH ＋ＶL ）
＝ＶH （Ｖ）または−ＶL （Ｖ）となるので、図２に示
すように、補助陽極Ｈ1 〜ＨL にはＶH （Ｖ）から−Ｖ
L （Ｖ）まで変化する補助放電パルス電圧が出力され
る。
示す補助陽極駆動回路５において、共通ラインＣＯＭの
電圧を昇圧器Ｔｒによりｎ倍に昇圧して出力するように
なされている。すなわち、昇圧器Ｔｒの一次側巻線の一
端ｅに１／２×ＶA （Ｖ）の電位を与えれば、一次側巻
線のｅｆ間には±１／２×ＶA （Ｖ）の入力電圧が与え
られ、昇圧器Ｔｒの昇圧比ｎをｎ＝（ＶH ＋ＶL ）／Ｖ
A とし、昇圧器Ｔｒの二次側巻線の一端ｇに１／２×
（ＶH −ＶL ）（Ｖ）の電位を与えれば、二次側巻線の
ｇｈ間には±１／２×ＶA ×ｎ＝±１／２×ＶA ×（Ｖ
H ＋ＶL ）／ＶA＝±１／２×（ＶH ＋ＶL ）（Ｖ）の
出力電圧が得られる。したがって、二次側巻線のｈの電
位は１／２×（ＶH −ＶL ）±１／２×（ＶH ＋ＶL ）
＝ＶH （Ｖ）または−ＶL （Ｖ）となるので、図２に示
すように、補助陽極Ｈ1 〜ＨL にはＶH （Ｖ）から−Ｖ
L （Ｖ）まで変化する補助放電パルス電圧が出力され
る。
【００５２】以上の説明で明らかなように、この発明の
第１の実施の形態は、補助陽極駆動回路５が昇圧器Ｔｒ
のみで構成されており、またプッシュプル回路３のＮ型
電界効果トランジスタＦN は、ソース側が接地電位であ
るのでレベルシフタが不要となる。さらに、共通ライン
ＣＯＭに電力回収回路４を接続しているので、陽極駆動
回路６の半導体スイッチ６1 〜６M の出力ａ1 〜ａM に
は抵抗器群およびダイオード群が不要になる。したがっ
て、回路構成が簡単であり、部品数も極めて少なくなる
ので駆動回路の大幅なコストダウンが可能である。さら
に、半導体スイッチ６1 〜６M を全部または複数個の部
分に分割してＩＣ化した場合、上述の効果が顕著にな
る。
第１の実施の形態は、補助陽極駆動回路５が昇圧器Ｔｒ
のみで構成されており、またプッシュプル回路３のＮ型
電界効果トランジスタＦN は、ソース側が接地電位であ
るのでレベルシフタが不要となる。さらに、共通ライン
ＣＯＭに電力回収回路４を接続しているので、陽極駆動
回路６の半導体スイッチ６1 〜６M の出力ａ1 〜ａM に
は抵抗器群およびダイオード群が不要になる。したがっ
て、回路構成が簡単であり、部品数も極めて少なくなる
ので駆動回路の大幅なコストダウンが可能である。さら
に、半導体スイッチ６1 〜６M を全部または複数個の部
分に分割してＩＣ化した場合、上述の効果が顕著にな
る。
【００５３】また、この発明の第１の実施の形態は、ハ
イサイド側のＰ型電界効果トランジスタＦP およびロー
サイド側の電界効果トランジスタＦN からなるプッシュ
プル回路により共通ラインＣＯＭを駆動するようにな
し、この共通ラインＣＯＭに電力回収回路を接続し、さ
らに共通ラインＣＯＭに、この共通ラインＣＯＭの電圧
を用いて駆動電圧を出力するようになす補助陽極駆動回
路５と陽極駆動回路１とを付設した構成であるために、
補助陽極駆動回路５および陽極駆動回路６の両方の電力
回収が可能となり、ＤＣパルスメモリ型プラズマディス
プレイ装置の陽極駆動回路装置の大幅な省電力化が可能
である。
イサイド側のＰ型電界効果トランジスタＦP およびロー
サイド側の電界効果トランジスタＦN からなるプッシュ
プル回路により共通ラインＣＯＭを駆動するようにな
し、この共通ラインＣＯＭに電力回収回路を接続し、さ
らに共通ラインＣＯＭに、この共通ラインＣＯＭの電圧
を用いて駆動電圧を出力するようになす補助陽極駆動回
路５と陽極駆動回路１とを付設した構成であるために、
補助陽極駆動回路５および陽極駆動回路６の両方の電力
回収が可能となり、ＤＣパルスメモリ型プラズマディス
プレイ装置の陽極駆動回路装置の大幅な省電力化が可能
である。
【００５４】つぎに、この発明の第２の実施の形態とし
てのＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置について説明する。この陽極駆動回路装
置は補助陽極駆動回路についてのみ第１の実施の形態の
補助陽極駆動回路と置き換えたものであり、その他の構
成は第１の実施の形態と同じである。この補助陽極駆動
回路７を図３に示す。またその駆動のタイミングを図４
に示す。
てのＤＣパルスメモリ型プラズマディスプレイ装置の陽
極駆動回路装置について説明する。この陽極駆動回路装
置は補助陽極駆動回路についてのみ第１の実施の形態の
補助陽極駆動回路と置き換えたものであり、その他の構
成は第１の実施の形態と同じである。この補助陽極駆動
回路７を図３に示す。またその駆動のタイミングを図４
に示す。
【００５５】図３において、補助陽極駆動回路７は、図
１の第１の実施の形態のａ点，ｂ点で補助陽極駆動回路
５を切り放して置き換えることにより、この発明の陽極
駆動回路装置の第２の実施の形態とすることができる。
この補助陽極駆動回路７は、コンデンサＣH およびダイ
オードＤH からなり、共通ラインＣＯＭの電圧をコンデ
ンサＣH による容量結合により出力し、ダイオードＤH
を介して出力電圧の片方の電位側を−ＶZ （Ｖ）に固定
しており、容量結合回路を構成している。
１の第１の実施の形態のａ点，ｂ点で補助陽極駆動回路
５を切り放して置き換えることにより、この発明の陽極
駆動回路装置の第２の実施の形態とすることができる。
この補助陽極駆動回路７は、コンデンサＣH およびダイ
オードＤH からなり、共通ラインＣＯＭの電圧をコンデ
ンサＣH による容量結合により出力し、ダイオードＤH
を介して出力電圧の片方の電位側を−ＶZ （Ｖ）に固定
しており、容量結合回路を構成している。
【００５６】この補助陽極駆動回路７において、ａ点の
電圧は共通ラインＣＯＭの電圧であるので、図２に示し
たように０（Ｖ）の電位からＶA （Ｖ）の振幅を持つパ
ルス電圧である。一方、ｂ点の電圧は、コンデンサＣH
とダイオードＤH を介して出力電圧の片方の電位側を−
ＶZ （Ｖ）に固定しているので、ａ点とは電位が変わ
り、−ＶZ （Ｖ）の電位からＶA （Ｖ）の振幅を持つパ
ルス電圧となる。すなわち、図４に示すように、図２に
示す補助陽極パルス電圧と同じタイミングで、−Ｖ
Z （Ｖ）から−ＶZ ＋ＶA ＝ＶA −ＶZ （Ｖ）まで電位
が変化するパルス電圧が補助陽極Ｈ1 〜ＨL に出力され
る。
電圧は共通ラインＣＯＭの電圧であるので、図２に示し
たように０（Ｖ）の電位からＶA （Ｖ）の振幅を持つパ
ルス電圧である。一方、ｂ点の電圧は、コンデンサＣH
とダイオードＤH を介して出力電圧の片方の電位側を−
ＶZ （Ｖ）に固定しているので、ａ点とは電位が変わ
り、−ＶZ （Ｖ）の電位からＶA （Ｖ）の振幅を持つパ
ルス電圧となる。すなわち、図４に示すように、図２に
示す補助陽極パルス電圧と同じタイミングで、−Ｖ
Z （Ｖ）から−ＶZ ＋ＶA ＝ＶA −ＶZ （Ｖ）まで電位
が変化するパルス電圧が補助陽極Ｈ1 〜ＨL に出力され
る。
【００５７】この場合、補助陽極パルス電圧ＶH は、Ｖ
H ＝ＶA −ＶZ （Ｖ）となり、補助陽極Ｈ1 〜ＨL の電
位−ＶL （Ｖ）は、−ＶL ＝−ＶZ （Ｖ）となる。した
がって、従来例の動作説明からわかるように、補助陽極
Ｈ1 〜ＨL と陰極Ｋ1 〜ＫNとの間の電圧ＶH −（−Ｖ
E ）−（−ＶK ）＝ＶA −ＶZ −（−ＶE ）−（−
Ｖ K ）＝ＶA ＋ＶE ＋ＶK −ＶZ （Ｖ）が、予放電およ
び補助放電を起動する電圧であり、ＶE ＋ＶK −ＶL ＝
ＶE ＋ＶK −ＶZ （Ｖ）が前述の誤放電を起こさない電
圧である場合に適用できる。
H ＝ＶA −ＶZ （Ｖ）となり、補助陽極Ｈ1 〜ＨL の電
位−ＶL （Ｖ）は、−ＶL ＝−ＶZ （Ｖ）となる。した
がって、従来例の動作説明からわかるように、補助陽極
Ｈ1 〜ＨL と陰極Ｋ1 〜ＫNとの間の電圧ＶH −（−Ｖ
E ）−（−ＶK ）＝ＶA −ＶZ −（−ＶE ）−（−
Ｖ K ）＝ＶA ＋ＶE ＋ＶK −ＶZ （Ｖ）が、予放電およ
び補助放電を起動する電圧であり、ＶE ＋ＶK −ＶL ＝
ＶE ＋ＶK −ＶZ （Ｖ）が前述の誤放電を起こさない電
圧である場合に適用できる。
【００５８】以上の説明で明らかなように、この発明の
第２の実施の形態では極めて簡単な回路で補助陽極駆動
回路７を構成でき、補助陽極駆動回路７および陽極駆動
回路６の両方の電力回収が可能となり、ＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置の大
幅な省電力化が可能である。つぎに、この発明の第３の
実施の形態のＤＣパルスメモリ型プラズマディスプレイ
装置の陽極駆動回路装置について説明する。このＤＣパ
ルスメモリ型プラズマディスプレイ装置の陽極駆動回路
装置を図５に示す。またその駆動のタイミング図を図６
に示す。図５のＤＣパルスメモリ型プラズマディスプレ
イ装置の陽極駆動回路装置は、補助陽極駆動回路７が、
共通ラインＣＯＭの電圧をコンデンサＣH による容量結
合により出力し、ダイオードＤH を介して出力電圧の電
位を固定する容量結合回路をなし、陽極駆動回路６が、
それぞれの出力端を各陽極Ａ1〜ＡM に接続し、この出
力端をグラウンドラインとツェナーダイオードＺＤを介
して共通ラインＣＯＭとに切り換えを行う半導体スイッ
チ６1 〜６M で構成されたものとなっている。すなわ
ち、この発明の第３の実施の形態とこの発明の第２の実
施の形態との相違点は、この図５から分かるように、陽
極駆動回路６がｂ1〜ｂM 点においてツェナーダイオー
ドＺＤを介して共通ラインＣＯＭに接続されており、さ
らにプッシュプル回路３および補助陽極駆動回路７の電
源電圧がそれぞれ異なっていることである。
第２の実施の形態では極めて簡単な回路で補助陽極駆動
回路７を構成でき、補助陽極駆動回路７および陽極駆動
回路６の両方の電力回収が可能となり、ＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置の大
幅な省電力化が可能である。つぎに、この発明の第３の
実施の形態のＤＣパルスメモリ型プラズマディスプレイ
装置の陽極駆動回路装置について説明する。このＤＣパ
ルスメモリ型プラズマディスプレイ装置の陽極駆動回路
装置を図５に示す。またその駆動のタイミング図を図６
に示す。図５のＤＣパルスメモリ型プラズマディスプレ
イ装置の陽極駆動回路装置は、補助陽極駆動回路７が、
共通ラインＣＯＭの電圧をコンデンサＣH による容量結
合により出力し、ダイオードＤH を介して出力電圧の電
位を固定する容量結合回路をなし、陽極駆動回路６が、
それぞれの出力端を各陽極Ａ1〜ＡM に接続し、この出
力端をグラウンドラインとツェナーダイオードＺＤを介
して共通ラインＣＯＭとに切り換えを行う半導体スイッ
チ６1 〜６M で構成されたものとなっている。すなわ
ち、この発明の第３の実施の形態とこの発明の第２の実
施の形態との相違点は、この図５から分かるように、陽
極駆動回路６がｂ1〜ｂM 点においてツェナーダイオー
ドＺＤを介して共通ラインＣＯＭに接続されており、さ
らにプッシュプル回路３および補助陽極駆動回路７の電
源電圧がそれぞれ異なっていることである。
【００５９】図５および図６を用いて、この発明の第３
の実施の形態のＤＣパルスメモリ型プラズマディスプレ
イ装置の陽極駆動回路装置の動作説明を行う。ただし、
この発明の第１の実施の形態および第２の実施の形態の
説明から明らかなことはできるだけ省略する。念のため
に付け加えると、図６に示すＰ型電界効果トランジスタ
ＦP ，Ｎ型電界効果トランジスタＦN ，Ｐ型電界効果ト
ランジスタＰ1 ，Ｎ型電界効果トランジスタＱ1 ，共通
ラインＣＯＭの動作は、共通ラインＣＯＭの電圧が異な
るだけで図２に示したものと同じである。
の実施の形態のＤＣパルスメモリ型プラズマディスプレ
イ装置の陽極駆動回路装置の動作説明を行う。ただし、
この発明の第１の実施の形態および第２の実施の形態の
説明から明らかなことはできるだけ省略する。念のため
に付け加えると、図６に示すＰ型電界効果トランジスタ
ＦP ，Ｎ型電界効果トランジスタＦN ，Ｐ型電界効果ト
ランジスタＰ1 ，Ｎ型電界効果トランジスタＱ1 ，共通
ラインＣＯＭの動作は、共通ラインＣＯＭの電圧が異な
るだけで図２に示したものと同じである。
【００６０】図５に示すように、プッシュプル回路３の
電源電圧がＶH ＋ＶL （Ｖ）であるので、図６におい
て、共通ラインＣＯＭの電位は０（Ｖ）からＶH ＋ＶL
（Ｖ）まで変化するパルス電圧となる。したがって、こ
の補助陽極駆動回路７において、ａ点の電圧は共通ライ
ンＣＯＭの電圧であるので、図６に示したように０
（Ｖ）の電位からＶH ＋ＶL （Ｖ）の振幅を持つパルス
電圧である。ただしこの補助陽極駆動回路７において、
ｂ点の電圧は、コンデンサＣH とダイオードＤH を介し
て出力電圧の片方の電位側を−ＶL （Ｖ）に固定してい
るので電位が変わり、−ＶL （Ｖ）の電位からＶH ＋Ｖ
L （Ｖ）の振幅を持つパルス電圧となる。すなわち、図
６に示すように、図４に示す補助陽極パルス電圧と同じ
タイミングで、−ＶL （Ｖ）から−ＶL ＋ＶH ＋ＶL ＝
ＶH （Ｖ）まで電位が変化するパルス電圧が補助陽極Ｈ
1 〜ＨL に出力される。
電源電圧がＶH ＋ＶL （Ｖ）であるので、図６におい
て、共通ラインＣＯＭの電位は０（Ｖ）からＶH ＋ＶL
（Ｖ）まで変化するパルス電圧となる。したがって、こ
の補助陽極駆動回路７において、ａ点の電圧は共通ライ
ンＣＯＭの電圧であるので、図６に示したように０
（Ｖ）の電位からＶH ＋ＶL （Ｖ）の振幅を持つパルス
電圧である。ただしこの補助陽極駆動回路７において、
ｂ点の電圧は、コンデンサＣH とダイオードＤH を介し
て出力電圧の片方の電位側を−ＶL （Ｖ）に固定してい
るので電位が変わり、−ＶL （Ｖ）の電位からＶH ＋Ｖ
L （Ｖ）の振幅を持つパルス電圧となる。すなわち、図
６に示すように、図４に示す補助陽極パルス電圧と同じ
タイミングで、−ＶL （Ｖ）から−ＶL ＋ＶH ＋ＶL ＝
ＶH （Ｖ）まで電位が変化するパルス電圧が補助陽極Ｈ
1 〜ＨL に出力される。
【００６１】また、陽極駆動回路６は、この発明の第２
の実施の形態と同じものであり、ｂ 1 ，…，ｂM 点にお
いてツェナー電圧がＶH −ＶA ＋ＶL （Ｖ）であるツェ
ナーダイオードＺＤを介して共通ラインＣＯＭに接続さ
れている。したがって、共通ラインＣＯＭの電圧が０
（Ｖ）からＶH ＋ＶL （Ｖ）に変化する過程において、
０（Ｖ）からツェナー電圧のＶH −ＶA ＋ＶL （Ｖ）ま
での過程ではツェナーダイオードＺD が非導通なので、
この陽極駆動回路のｂ1 ，…，ｂM 点の電位は０（Ｖ）
であり、ツェナー電圧のＶH −ＶA ＋ＶL （Ｖ）からＶ
H ＋ＶL （Ｖ）までの過程ではツェナーダイオードＺD
が導通するので、ｂ1 ，…，ｂM 点の電位は、ツェナー
電圧のＶH −ＶA ＋ＶL （Ｖ）を差し引かれ、０（Ｖ）
からＶA （Ｖ）まで変化する。この結果、ｂ1 ，…，ｂ
M 点の電圧はこの発明の第１の実施の形態の図２に示す
共通ラインＣＯＭの電圧と同じになるので、陽極Ａ1 の
書き込みパルスは、図６に示すように図２と同じ書き込
みパルスとなる。
の実施の形態と同じものであり、ｂ 1 ，…，ｂM 点にお
いてツェナー電圧がＶH −ＶA ＋ＶL （Ｖ）であるツェ
ナーダイオードＺＤを介して共通ラインＣＯＭに接続さ
れている。したがって、共通ラインＣＯＭの電圧が０
（Ｖ）からＶH ＋ＶL （Ｖ）に変化する過程において、
０（Ｖ）からツェナー電圧のＶH −ＶA ＋ＶL （Ｖ）ま
での過程ではツェナーダイオードＺD が非導通なので、
この陽極駆動回路のｂ1 ，…，ｂM 点の電位は０（Ｖ）
であり、ツェナー電圧のＶH −ＶA ＋ＶL （Ｖ）からＶ
H ＋ＶL （Ｖ）までの過程ではツェナーダイオードＺD
が導通するので、ｂ1 ，…，ｂM 点の電位は、ツェナー
電圧のＶH −ＶA ＋ＶL （Ｖ）を差し引かれ、０（Ｖ）
からＶA （Ｖ）まで変化する。この結果、ｂ1 ，…，ｂ
M 点の電圧はこの発明の第１の実施の形態の図２に示す
共通ラインＣＯＭの電圧と同じになるので、陽極Ａ1 の
書き込みパルスは、図６に示すように図２と同じ書き込
みパルスとなる。
【００６２】以上の説明で明らかなように、この発明の
第３の実施の形態では、第２の実施の形態と同じく簡単
な補助陽極駆動回路７の構成において、必要な補助陽極
電圧パルスおよび陽極電圧パルスが出力され、かつ補助
陽極駆動回路７および陽極駆動回路７の両方の電力回収
が可能となる。ここで、プッシュプル回路３および補助
陽極駆動回路７の電源電圧を第２の実施の形態とは異な
らせたことによる相違点について説明する。第２の実施
の形態では、補助陽極パルスの電圧振幅がＶA （Ｖ）に
しか設定できないが、第３の実施の形態では、補助陽極
パルスの電圧振幅をＶL とツェナー電圧を調整すること
で、ＶH ＋ＶL （第１の実施の形態と同じ）に設定する
ことができる。これによって、第２の実施例のような動
作電圧上の制約がなくなる。
第３の実施の形態では、第２の実施の形態と同じく簡単
な補助陽極駆動回路７の構成において、必要な補助陽極
電圧パルスおよび陽極電圧パルスが出力され、かつ補助
陽極駆動回路７および陽極駆動回路７の両方の電力回収
が可能となる。ここで、プッシュプル回路３および補助
陽極駆動回路７の電源電圧を第２の実施の形態とは異な
らせたことによる相違点について説明する。第２の実施
の形態では、補助陽極パルスの電圧振幅がＶA （Ｖ）に
しか設定できないが、第３の実施の形態では、補助陽極
パルスの電圧振幅をＶL とツェナー電圧を調整すること
で、ＶH ＋ＶL （第１の実施の形態と同じ）に設定する
ことができる。これによって、第２の実施例のような動
作電圧上の制約がなくなる。
【００６３】つぎに、この発明の第４の実施の形態につ
いて説明する。この発明の第３の実施の形態に示すツェ
ナーダイオードＺＤを、図５の点ｕ，ｖにおいて、図７
に示す２端子回路８を置き換えることにより、この発明
の第４の実施の形態とすることができる。図６の２端子
回路８は、抵抗器ＲD とツェナーダイオードＺＤＤを直
列に接続した回路と、抵抗器ＲD の電圧降下を検出して
抵抗器ＲD とツェナーダイオードＺDDに流れる電流を一
定にするように分流させる半導体素子８1 と、ダイオー
ドＤD とを並列に接続した構成となっている。
いて説明する。この発明の第３の実施の形態に示すツェ
ナーダイオードＺＤを、図５の点ｕ，ｖにおいて、図７
に示す２端子回路８を置き換えることにより、この発明
の第４の実施の形態とすることができる。図６の２端子
回路８は、抵抗器ＲD とツェナーダイオードＺＤＤを直
列に接続した回路と、抵抗器ＲD の電圧降下を検出して
抵抗器ＲD とツェナーダイオードＺDDに流れる電流を一
定にするように分流させる半導体素子８1 と、ダイオー
ドＤD とを並列に接続した構成となっている。
【００６４】半導体素子８1 は一例としてＰ型トランジ
スタＴＲで構成されている。この半導体素子８1 はＰ型
トランジスタＴＲ以外にダーリントン接続されたトラン
ジスタやＦＥＴであってもよい。図７において、２端子
ｕ，ｖ間にツェナーダイオードＺＤＤのツェナー電圧を
僅かに超えた電圧が加わった場合、この電圧とツェナー
電圧との差電圧を抵抗器ＲD で除した値の電流が抵抗器
ＲD とツェナーダイオードＺＤＤとの直列回路に流れ
る。この時抵抗器ＲD には、この電流による電圧降下が
発生する。さらに２端子ｕ，ｖ間に加わる電圧が増加
し、電圧降下が増加し、これがトランジスタＴＲのエミ
ッタ・ベース電圧を僅かに超えると、トランジスタＴＲ
のベース電流が流れ、同時にこれに応じたコレクタ電流
が流れ始める。これ以上２端子ｕ，ｖ間の電圧が増加し
ようとすると、電圧降下は微増するだけとなり、この微
増分に応じてトランジスタＴＲのベース電流が増え、同
時にこれに応じてコレクタ電流が増加する。
スタＴＲで構成されている。この半導体素子８1 はＰ型
トランジスタＴＲ以外にダーリントン接続されたトラン
ジスタやＦＥＴであってもよい。図７において、２端子
ｕ，ｖ間にツェナーダイオードＺＤＤのツェナー電圧を
僅かに超えた電圧が加わった場合、この電圧とツェナー
電圧との差電圧を抵抗器ＲD で除した値の電流が抵抗器
ＲD とツェナーダイオードＺＤＤとの直列回路に流れ
る。この時抵抗器ＲD には、この電流による電圧降下が
発生する。さらに２端子ｕ，ｖ間に加わる電圧が増加
し、電圧降下が増加し、これがトランジスタＴＲのエミ
ッタ・ベース電圧を僅かに超えると、トランジスタＴＲ
のベース電流が流れ、同時にこれに応じたコレクタ電流
が流れ始める。これ以上２端子ｕ，ｖ間の電圧が増加し
ようとすると、電圧降下は微増するだけとなり、この微
増分に応じてトランジスタＴＲのベース電流が増え、同
時にこれに応じてコレクタ電流が増加する。
【００６５】このように、２端子ｕ，ｖ間に加わる電圧
がある一定の値以上となろうとすると、抵抗器ＲD の電
圧降下を検出し、常に抵抗器ＲD とツェナーダイオード
ＺＤＤに流れる電流は小電流でほぼ一定に保たれ、余分
の電流は半導体素子８1 のトランジスタＴＲのコレクタ
電流として分流される。すなわち、２端子ｕ，ｖ間の電
圧は、抵抗器ＲD によるほぼ一定の電圧降下とツェナー
ダイオードＺＤＤのツェナー電圧との和の値にほぼ固定
される。したがって、ツェナーダイオードＺＤＤが数ｍ
Ａ程度の小電流用のものであっても、半導体素子８1 の
トランジスタＴＲに数１０Ａが流せられる大電流用のも
のを用いれば、２端子回路８は数１０Ａの大電流用ツェ
ナーダイオードと等価の働きをする。このような大電流
用のツェナーダイオードは今のところ実在していない。
図中のダイオードＤD は、２端子回路８の２端子ｕ，ｖ
間に逆電圧が印加されたときに逆電流を流すためのもの
である。すなわち、陽極からの電力回収電流はこのダイ
オードＤD を流れる。
がある一定の値以上となろうとすると、抵抗器ＲD の電
圧降下を検出し、常に抵抗器ＲD とツェナーダイオード
ＺＤＤに流れる電流は小電流でほぼ一定に保たれ、余分
の電流は半導体素子８1 のトランジスタＴＲのコレクタ
電流として分流される。すなわち、２端子ｕ，ｖ間の電
圧は、抵抗器ＲD によるほぼ一定の電圧降下とツェナー
ダイオードＺＤＤのツェナー電圧との和の値にほぼ固定
される。したがって、ツェナーダイオードＺＤＤが数ｍ
Ａ程度の小電流用のものであっても、半導体素子８1 の
トランジスタＴＲに数１０Ａが流せられる大電流用のも
のを用いれば、２端子回路８は数１０Ａの大電流用ツェ
ナーダイオードと等価の働きをする。このような大電流
用のツェナーダイオードは今のところ実在していない。
図中のダイオードＤD は、２端子回路８の２端子ｕ，ｖ
間に逆電圧が印加されたときに逆電流を流すためのもの
である。すなわち、陽極からの電力回収電流はこのダイ
オードＤD を流れる。
【００６６】図８に示すＤＣパルスメモリ型プラズマデ
ィスプレイ装置において、陽極列数Ｍおよび陰極行数Ｎ
が増えると陽極駆動回路６の出力電流が非常に大きくな
り、このような大電流を流すことができる単体のツェナ
ーダイオードには大きな電流を流せるものが現状では存
在せず、大電流が流れるＤＣパルスメモリ型プラズマデ
ィスプレイ装置には、第３の実施の形態の構成は適用で
きなかったが、この発明の第４の実施の形態では、単体
のツェナーダイオードを用いる代わりに、大電流用のツ
ェナーダイオードと等価な２端子回路８を作ったので、
第３の実施の形態と同様の動作を大電流が流れるＤＣパ
ルスメモリ型プラズマディスプレイ装置でも実現できる
ようになった。
ィスプレイ装置において、陽極列数Ｍおよび陰極行数Ｎ
が増えると陽極駆動回路６の出力電流が非常に大きくな
り、このような大電流を流すことができる単体のツェナ
ーダイオードには大きな電流を流せるものが現状では存
在せず、大電流が流れるＤＣパルスメモリ型プラズマデ
ィスプレイ装置には、第３の実施の形態の構成は適用で
きなかったが、この発明の第４の実施の形態では、単体
のツェナーダイオードを用いる代わりに、大電流用のツ
ェナーダイオードと等価な２端子回路８を作ったので、
第３の実施の形態と同様の動作を大電流が流れるＤＣパ
ルスメモリ型プラズマディスプレイ装置でも実現できる
ようになった。
【００６７】
【発明の効果】この発明のＤＣパルスメモリ型プラズマ
ディスプレイ装置の陽極駆動回路装置によれば、ハイサ
イド側電界効果トランジスタおよびローサイド側電界効
果トランジスタからなるプッシュプル回路により共通ラ
インを駆動するようになし、この共通ラインに電力回収
回路を接続し、この共通ラインの電圧を用いて駆動電圧
を出力するようになす補助陽極駆動回路と陽極駆動回路
とを共通ラインにさらに接続した構成であるので、補助
陽極駆動回路には駆動用の電界効果トランジスタは不要
となり、その代わりに設けられた共通ライン駆動用のプ
ッシュプル回路は、補助陽極の動電位に左右されずに設
定することができ、ローサイド側電界効果トランジスタ
についてはソース電位を制御回路のグラウンド電位と同
じにでき、ローサイド側電界効果トランジスタについて
はレベルシフタが不要となり、回路構成を簡略化でき、
プッシュプル回路も含めて補助陽極駆動回路のコストを
低くできる。
ディスプレイ装置の陽極駆動回路装置によれば、ハイサ
イド側電界効果トランジスタおよびローサイド側電界効
果トランジスタからなるプッシュプル回路により共通ラ
インを駆動するようになし、この共通ラインに電力回収
回路を接続し、この共通ラインの電圧を用いて駆動電圧
を出力するようになす補助陽極駆動回路と陽極駆動回路
とを共通ラインにさらに接続した構成であるので、補助
陽極駆動回路には駆動用の電界効果トランジスタは不要
となり、その代わりに設けられた共通ライン駆動用のプ
ッシュプル回路は、補助陽極の動電位に左右されずに設
定することができ、ローサイド側電界効果トランジスタ
についてはソース電位を制御回路のグラウンド電位と同
じにでき、ローサイド側電界効果トランジスタについて
はレベルシフタが不要となり、回路構成を簡略化でき、
プッシュプル回路も含めて補助陽極駆動回路のコストを
低くできる。
【００６８】また、プッシュプル回路で共通ラインを駆
動し、共通ラインに電力回収回路を接続するとともに、
共通ラインの電圧に基づいて補助陽極駆動回路および陽
極駆動回路が駆動電圧を出力するので、補助陽極駆動回
路だけでなく陽極駆動回路についても電力回収を行うこ
とができ、したがって消費電力の一部を負担させるため
の抵抗器を設けることが不要となり、回路構成を簡略化
でき、陽極駆動回路のコストを低くできる。
動し、共通ラインに電力回収回路を接続するとともに、
共通ラインの電圧に基づいて補助陽極駆動回路および陽
極駆動回路が駆動電圧を出力するので、補助陽極駆動回
路だけでなく陽極駆動回路についても電力回収を行うこ
とができ、したがって消費電力の一部を負担させるため
の抵抗器を設けることが不要となり、回路構成を簡略化
でき、陽極駆動回路のコストを低くできる。
【００６９】また、消費電力の一部を負担させるための
抵抗器を設けていないので、陽極に加える電圧波形が鈍
ることがなく、書き込み放電を起こしやすくすることが
でき、しかも、非書き込み放電時に陽極電位の持ち上が
りが生じず、誤放電を起こしにくくすることができる。
また、共通ラインの電圧に基づいて補助陽極駆動回路お
よび陽極駆動回路が駆動電圧を出力するようにしたの
で、補助陽極駆動回路および陽極駆動回路の動作のタイ
ミングがずれたり、陽極駆動回路が動作しているのに、
補助陽極駆動回路の動作が停止することがなくなり、補
助陽極と陽極との間に電位差が生じてＤＣパルスメモリ
型プラズマディスプレイ装置の実効的な容量性負荷が増
加して無効電力が増大することはなくなり、陽極駆動回
路の消費電力の増大を防止でき、さらに陽極駆動回路を
構成している回路素子の破壊を防止できる。
抵抗器を設けていないので、陽極に加える電圧波形が鈍
ることがなく、書き込み放電を起こしやすくすることが
でき、しかも、非書き込み放電時に陽極電位の持ち上が
りが生じず、誤放電を起こしにくくすることができる。
また、共通ラインの電圧に基づいて補助陽極駆動回路お
よび陽極駆動回路が駆動電圧を出力するようにしたの
で、補助陽極駆動回路および陽極駆動回路の動作のタイ
ミングがずれたり、陽極駆動回路が動作しているのに、
補助陽極駆動回路の動作が停止することがなくなり、補
助陽極と陽極との間に電位差が生じてＤＣパルスメモリ
型プラズマディスプレイ装置の実効的な容量性負荷が増
加して無効電力が増大することはなくなり、陽極駆動回
路の消費電力の増大を防止でき、さらに陽極駆動回路を
構成している回路素子の破壊を防止できる。
【図１】この発明の第１の実施の形態のＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置の構
成を示す回路図である。
リ型プラズマディスプレイ装置の陽極駆動回路装置の構
成を示す回路図である。
【図２】図１のＤＣパルスメモリ型プラズマディスプレ
イ装置の陽極駆動回路装置の動作を示す駆動タイミング
図である。
イ装置の陽極駆動回路装置の動作を示す駆動タイミング
図である。
【図３】この発明の第２の実施の形態のＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置の要
部の構成を示す回路図である。
リ型プラズマディスプレイ装置の陽極駆動回路装置の要
部の構成を示す回路図である。
【図４】図３のＤＣパルスメモリ型プラズマディスプレ
イ装置の陽極駆動回路装置の動作を示す駆動タイミング
図である。
イ装置の陽極駆動回路装置の動作を示す駆動タイミング
図である。
【図５】この発明の第３の実施の形態のＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置の構
成を示す回路図である。
リ型プラズマディスプレイ装置の陽極駆動回路装置の構
成を示す回路図である。
【図６】図５のＤＣパルスメモリ型プラズマディスプレ
イ装置の陽極駆動回路装置の動作を示す駆動タイミング
図である。
イ装置の陽極駆動回路装置の動作を示す駆動タイミング
図である。
【図７】この発明の第４の実施の形態のＤＣパルスメモ
リ型プラズマディスプレイ装置の陽極駆動回路装置の要
部の構成を示す回路図である。
リ型プラズマディスプレイ装置の陽極駆動回路装置の要
部の構成を示す回路図である。
【図８】従来のＤＣパルスメモリ型プラズマディスプレ
イ装置の電極配置構成を示す概略図である。
イ装置の電極配置構成を示す概略図である。
【図９】図８のＤＣパルスメモリ型プラズマディスプレ
イ装置の動作を示す駆動タイミング図である。
イ装置の動作を示す駆動タイミング図である。
【図１０】従来のＤＣパルスメモリ型プラズマディスプ
レイ装置の陽極駆動回路装置における補助陽極駆動回路
の構成を示す回路図である。
レイ装置の陽極駆動回路装置における補助陽極駆動回路
の構成を示す回路図である。
【図１１】従来のＤＣパルスメモリ型プラズマディスプ
レイ装置の陽極駆動回路装置における陽極駆動回路の構
成を示す回路図である。
レイ装置の陽極駆動回路装置における陽極駆動回路の構
成を示す回路図である。
【図１２】補助陽極駆動回路の動作を示す駆動タイミン
グ図である。
グ図である。
【図１３】電力回収回路の構成を示す回路図である。
【図１４】陽極駆動回路の動作を示す駆動タイミング図
である。
である。
１ 補助陽極駆動回路 ２ 陽極駆動回路 ３ プッシュプル回路 ４ 電力回収回路 ５ 補助陽極駆動回路 ６ 陽極駆動回路 ７ 補助陽極駆動回路 ８ ２端子回路
Claims (7)
- 【請求項１】 ハイサイド側電界効果トランジスタおよ
びローサイド側電界効果トランジスタからなり共通ライ
ンを駆動するプッシュプル回路と、前記共通ラインに接
続した電力回収回路と、前記共通ラインに接続され前記
共通ラインの電圧に基づいて駆動電圧を出力する補助陽
極駆動回路および陽極駆動回路とを備えたＤＣパルスメ
モリ型プラズマディスプレイ装置の陽極駆動回路装置。 - 【請求項２】 補助陽極駆動回路が共通ラインの電圧を
昇圧して出力する昇圧手段からなる請求項１記載のＤＣ
パルスメモリ型プラズマディスプレイ装置の陽極駆動回
路装置。 - 【請求項３】 昇圧手段が昇圧器である請求項２記載の
ＤＣパルスメモリ型プラズマディスプレイ装置の陽極駆
動回路装置。 - 【請求項４】 補助陽極駆動回路が共通ラインの電圧を
コンデンサによる容量結合により出力するとともにダイ
オードを介して出力電圧の片方の電位側を固定する容量
結合回路である請求項１記載のＤＣパルスメモリ型プラ
ズマディスプレイ装置の陽極駆動回路装置。 - 【請求項５】 陽極駆動回路が、各出力端を各陽極にそ
れぞれ接続し、前記各出力端をグラウンドラインに接続
する状態と共通ラインに接続する状態との切り換えを行
う半導体スイッチ群からなる請求項１記載のＤＣパルス
メモリ型プラズマディスプレイ装置の陽極駆動回路装
置。 - 【請求項６】 補助陽極駆動回路が共通ラインの電圧を
コンデンサによる容量結合により出力するとともにダイ
オードを介して出力電圧の片方の電位側を固定する容量
結合回路であり、陽極駆動回路が、各出力端を各陽極に
それぞれ接続し、前記各出力端をグラウンドラインに接
続する状態とツェナーダイオードを介して共通ラインに
接続する状態との切り換えを行う半導体スイッチ群から
なる請求項１記載のＤＣパルスメモリ型プラズマディス
プレイ装置の陽極駆動回路装置。 - 【請求項７】 補助陽極駆動回路が共通ラインの電圧を
コンデンサによる容量結合により出力するとともにダイ
オードを介して出力電圧の片方の電位側を固定する容量
結合回路からなり、陽極駆動回路が、各出力端を各陽極
にそれぞれ接続し、前記各出力端をグラウンドラインに
接続する状態と２端子回路を介して共通ラインに接続す
る状態との切り換えを行う半導体スイッチ群からなり、
抵抗器およびツェナーダイオードの直列回路と前記抵抗
器の電圧降下を検出して前記抵抗器および前記ツェナー
ダイオードに流れる電流を一定にするように分流させる
半導体素子とダイオードとを並列に接続して前記２端子
回路を構成した請求項１記載のＤＣパルスメモリ型プラ
ズマディスプレイ装置の陽極駆動回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182490A JPH0934398A (ja) | 1995-07-19 | 1995-07-19 | Ｄｃパルスメモリ型プラズマディスプレイ装置の陽極駆動回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182490A JPH0934398A (ja) | 1995-07-19 | 1995-07-19 | Ｄｃパルスメモリ型プラズマディスプレイ装置の陽極駆動回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934398A true JPH0934398A (ja) | 1997-02-07 |
Family
ID=16119201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7182490A Pending JPH0934398A (ja) | 1995-07-19 | 1995-07-19 | Ｄｃパルスメモリ型プラズマディスプレイ装置の陽極駆動回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934398A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1193673A3 (en) * | 2000-09-29 | 2004-12-08 | Fujitsu Hitachi Plasma Display Limited | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same |
-
1995
- 1995-07-19 JP JP7182490A patent/JPH0934398A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1193673A3 (en) * | 2000-09-29 | 2004-12-08 | Fujitsu Hitachi Plasma Display Limited | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same |
| US7078865B2 (en) | 2000-09-29 | 2006-07-18 | Fujitsu Hitachi Plasma Display Limited | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same |
| US7737641B2 (en) | 2000-09-29 | 2010-06-15 | Fujitsu Hitachi Plasma Display Limited | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same |
| US8928646B2 (en) | 2000-09-29 | 2015-01-06 | Hitachi Maxell, Ltd. | Capacitive-load driving circuit and plasma display apparatus using the same |
| US9305484B2 (en) | 2000-09-29 | 2016-04-05 | Hitachi Maxell, Ltd. | Capacitive-load driving circuit and plasma display apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151516B2 (en) | Liquid crystal display device | |
| TWI248052B (en) | Capacitive load drive circuit and plasma display apparatus | |
| EP1071070A2 (en) | Low current drive of light emitting device | |
| US4958105A (en) | Row driver for EL panels and the like with inductance coupling | |
| US7012587B2 (en) | Matrix display device, matrix display driving method, and matrix display driver circuit | |
| US20020030642A1 (en) | Energy recovery circuit for plasma display panel | |
| US6211865B1 (en) | Driving apparatus of plasma display panel | |
| US6903515B2 (en) | Sustain driving apparatus and method for plasma display panel | |
| KR20030001221A (ko) | 플라즈마 디스플레이 장치 | |
| JP2746792B2 (ja) | 交流駆動型プラズマディスプレイパネル用ドライバ及びその制御方法 | |
| JP3269451B2 (ja) | 表示装置の駆動回路 | |
| US20060050020A1 (en) | Plasma display apparatus and driving method thereof | |
| EP1750243B1 (en) | Drive circuit and display apparatus including the same | |
| US7542020B2 (en) | Power supply device and plasma display device including power supply device | |
| WO1989006416A1 (en) | Method of erasing liquid crystal display and an erasing circuit | |
| EP1657705B1 (en) | Plasma display apparatus and driving method thereof | |
| JP4329180B2 (ja) | 表示装置及びその制御方法 | |
| JPH0934398A (ja) | Ｄｃパルスメモリ型プラズマディスプレイ装置の陽極駆動回路装置 | |
| US6400343B1 (en) | Method for activating the cells of an image displaying screen, and image displaying device using same | |
| EP1494197B1 (en) | Method for generating short-duration pulses on a plurality of columns or rows of a plasma display and device for implementing said method | |
| JPH08314406A (ja) | 気体放電型表示装置の駆動装置 | |
| JPH07261701A (ja) | 容量負荷駆動回路及びその駆動方法 | |
| US20060033680A1 (en) | Plasma display apparatus including an energy recovery circuit | |
| JP3498735B2 (ja) | 平面表示装置とその駆動方法 | |
| JP2003233343A (ja) | 表示パネル駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080526 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090526 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090526 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |