JPH09330181A - Ｃｄ−ｒｏｍドライバにおけるセクタデータデコーディング方法及びその回路 - Google Patents
Ｃｄ−ｒｏｍドライバにおけるセクタデータデコーディング方法及びその回路Info
- Publication number
- JPH09330181A JPH09330181A JP9005749A JP574997A JPH09330181A JP H09330181 A JPH09330181 A JP H09330181A JP 9005749 A JP9005749 A JP 9005749A JP 574997 A JP574997 A JP 574997A JP H09330181 A JPH09330181 A JP H09330181A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- plane
- data
- external memory
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
- G11B2220/213—Read-only discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2545—CDs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 二つのプレーンに分かれたセクタデータのエ
ラー訂正過程を同時に二つのプレーンのエラー訂正部を
通じて行うことによりエラー訂正にかかる時間を短縮さ
せて高速処理が可能で、ホストコンピュータへのデータ
伝送速度を向上させることができる方法及び回路を提供
する。 【解決手段】 本発明は、ＣＤ−ＲＯＭドライバのセク
タデータデコーディング方法において、前記ＣＤ−ＲＯ
Ｍのセクタデータデコーディング部でエラー訂正を行う
ためにＬプレーンとＲプレーンのエラー訂正を並列に連
結し、Ｌ、Ｒプレーンを並列に行うためのエラー訂正部
をそれぞれ設け、エラー訂正を行うためのＬプレーンエ
ラー訂正とＲプレーンエラー訂正とを別々に行う。
ラー訂正過程を同時に二つのプレーンのエラー訂正部を
通じて行うことによりエラー訂正にかかる時間を短縮さ
せて高速処理が可能で、ホストコンピュータへのデータ
伝送速度を向上させることができる方法及び回路を提供
する。 【解決手段】 本発明は、ＣＤ−ＲＯＭドライバのセク
タデータデコーディング方法において、前記ＣＤ−ＲＯ
Ｍのセクタデータデコーディング部でエラー訂正を行う
ためにＬプレーンとＲプレーンのエラー訂正を並列に連
結し、Ｌ、Ｒプレーンを並列に行うためのエラー訂正部
をそれぞれ設け、エラー訂正を行うためのＬプレーンエ
ラー訂正とＲプレーンエラー訂正とを別々に行う。
Description
【０００１】
【発明の属する技術分野】本発明はＣＤ−ＲＯＭドライ
バにおいてセクタデータデコーダに係り、特に、セクタ
データ内のエラー訂正パリティーを用いたエラー訂正モ
ジュールを二つ設けてエラー訂正を並列に行うことによ
りセクタデータのデコーディングにかかる時間を短縮
し、これにより現在ＣＤ−ＲＯＭの高速化に応じて高速
のホストに対応できるＣＤ−ＲＯＭドライバにおけるセ
クタデータデコーディング方法及び回路に関するもので
ある。
バにおいてセクタデータデコーダに係り、特に、セクタ
データ内のエラー訂正パリティーを用いたエラー訂正モ
ジュールを二つ設けてエラー訂正を並列に行うことによ
りセクタデータのデコーディングにかかる時間を短縮
し、これにより現在ＣＤ−ＲＯＭの高速化に応じて高速
のホストに対応できるＣＤ−ＲＯＭドライバにおけるセ
クタデータデコーディング方法及び回路に関するもので
ある。
【０００２】
【従来の技術】従来の技術は図１に示すように構成され
る。同図の構成は、ＣＤ−ＲＯＭの前処理部のＣＤ−Ｄ
Ａ部における入力データを外部メモリに貯蔵するための
入力データ貯蔵部１０１と、セクタデータのエラー訂正
のためのエラー訂正部１０３と、ホストコンピュータへ
のデータ伝送のためのホストデータ伝送部１０４とから
なっている。
る。同図の構成は、ＣＤ−ＲＯＭの前処理部のＣＤ−Ｄ
Ａ部における入力データを外部メモリに貯蔵するための
入力データ貯蔵部１０１と、セクタデータのエラー訂正
のためのエラー訂正部１０３と、ホストコンピュータへ
のデータ伝送のためのホストデータ伝送部１０４とから
なっている。
【０００３】一般に、図１においてセクタデータの入力
で１セクタデータが外部メモリ１０２に貯蔵された後エ
ラー訂正過程を始める。このとき、同時に外部メモリ１
０２で同じオフセットに該当するＬプレーンとＲプレー
ンのデータを共に読み取った後、それぞれＬ（左）プレ
ーンとＲ（右）プレーンに分けてエラー訂正を独立的に
遂行してからさらに外部メモリ１０２に貯蔵する。図４
は、セクタデータ２３５２バイトのうち“ＳＹＮＣ”デ
ータ１２バイトを除いた２３４０バイトの中でＬプレー
ンに該当する１１７０バイトのデータを示し、Ｒプレー
ンのデータも同じ構造を有している。したがって、左右
プレーンは同一のエラー訂正過程により処理される。こ
の左右エラー訂正過程は、まずＱコードワード訂正を行
ってからＰコードワード訂正を行うが、Ｐコードワード
は総４３個のコードワードからなり、それぞれのコード
ワードは２６バイトで構成されている。また、Ｑコード
ワードは総２６個のコードワードからなり、それぞれの
コードワードは４５バイトで構成されている。このよう
な従来のエラー訂正過程は、図３に示すようにまずＬプ
レーンのＱコードワード２６個の訂正を行った後、Ｌプ
レーンのＰコードワード４３個の訂正を行ってから、Ｒ
プレーンに対してＱコードワード、Ｐコードワードの訂
正を行う。すなわち、Ｑ、Ｐコードワードの訂正をＬ／
Ｒの両プレーンに対して繰り返して行うことになる。
で１セクタデータが外部メモリ１０２に貯蔵された後エ
ラー訂正過程を始める。このとき、同時に外部メモリ１
０２で同じオフセットに該当するＬプレーンとＲプレー
ンのデータを共に読み取った後、それぞれＬ（左）プレ
ーンとＲ（右）プレーンに分けてエラー訂正を独立的に
遂行してからさらに外部メモリ１０２に貯蔵する。図４
は、セクタデータ２３５２バイトのうち“ＳＹＮＣ”デ
ータ１２バイトを除いた２３４０バイトの中でＬプレー
ンに該当する１１７０バイトのデータを示し、Ｒプレー
ンのデータも同じ構造を有している。したがって、左右
プレーンは同一のエラー訂正過程により処理される。こ
の左右エラー訂正過程は、まずＱコードワード訂正を行
ってからＰコードワード訂正を行うが、Ｐコードワード
は総４３個のコードワードからなり、それぞれのコード
ワードは２６バイトで構成されている。また、Ｑコード
ワードは総２６個のコードワードからなり、それぞれの
コードワードは４５バイトで構成されている。このよう
な従来のエラー訂正過程は、図３に示すようにまずＬプ
レーンのＱコードワード２６個の訂正を行った後、Ｌプ
レーンのＰコードワード４３個の訂正を行ってから、Ｒ
プレーンに対してＱコードワード、Ｐコードワードの訂
正を行う。すなわち、Ｑ、Ｐコードワードの訂正をＬ／
Ｒの両プレーンに対して繰り返して行うことになる。
【０００４】このようなエラー訂正過程は、外部メモリ
１０２で全てのデータをエラー訂正部１０３で読み取っ
た後にエラー値を計算し、その結果を再び外部メモリ１
０２に貯蔵するが、この過程は外部メモリアクセスが頻
繁に発生するようになるので、外部メモリの使用をエラ
ー訂正以外に図５に示すように動作上多くの時間を割り
当てることができなかった。そして、前記入力データ貯
蔵部１０１、エラー訂正部１０３、ホストデータ伝送部
１０４のブロック動作は相互に独立的に行われ、その対
象は外部メモリ１０２に貯蔵された１セクタ単位のデー
タに対して行われる。一般に、ＣＤ−ＲＯＭシステムの
ディジタルデータ信号処理部は大きくＣＤ−ＤＡ部のフ
レームデコーダ部とセクタデータデコーダ部に分けられ
るが、前記フレームデコーダ部から入力されるデータを
セクタデータ形態に再構成して外部メモリ１０２に貯蔵
する。前記入力データ貯蔵部１０１により１セクタ（２
３５２バイト）データが全て貯蔵されると、エラー訂正
部１０３によりエラー訂正を行うが、エラー訂正過程は
１セクタを左右プレーンに分けて２回のエラー訂正過程
を行い、その結果を再び外部メモリ１０２に貯蔵する。
このようなエラー訂正過程が終了すると、ホストデータ
伝送部１０４によりホストコンピュータにデータを伝送
してＣＤ−ＲＯＭのセクタデータ処理部の動作を完了す
るようになる。ここで、使われるセクタデータ構造は図
３に示しており、またエラー訂正対象のセクタデータの
プレーン構造は図４に示している。
１０２で全てのデータをエラー訂正部１０３で読み取っ
た後にエラー値を計算し、その結果を再び外部メモリ１
０２に貯蔵するが、この過程は外部メモリアクセスが頻
繁に発生するようになるので、外部メモリの使用をエラ
ー訂正以外に図５に示すように動作上多くの時間を割り
当てることができなかった。そして、前記入力データ貯
蔵部１０１、エラー訂正部１０３、ホストデータ伝送部
１０４のブロック動作は相互に独立的に行われ、その対
象は外部メモリ１０２に貯蔵された１セクタ単位のデー
タに対して行われる。一般に、ＣＤ−ＲＯＭシステムの
ディジタルデータ信号処理部は大きくＣＤ−ＤＡ部のフ
レームデコーダ部とセクタデータデコーダ部に分けられ
るが、前記フレームデコーダ部から入力されるデータを
セクタデータ形態に再構成して外部メモリ１０２に貯蔵
する。前記入力データ貯蔵部１０１により１セクタ（２
３５２バイト）データが全て貯蔵されると、エラー訂正
部１０３によりエラー訂正を行うが、エラー訂正過程は
１セクタを左右プレーンに分けて２回のエラー訂正過程
を行い、その結果を再び外部メモリ１０２に貯蔵する。
このようなエラー訂正過程が終了すると、ホストデータ
伝送部１０４によりホストコンピュータにデータを伝送
してＣＤ−ＲＯＭのセクタデータ処理部の動作を完了す
るようになる。ここで、使われるセクタデータ構造は図
３に示しており、またエラー訂正対象のセクタデータの
プレーン構造は図４に示している。
【０００５】しかし、エラー訂正過程を行うために、外
部メモリ１０２に貯蔵された１セクタデータを二つの左
右プレーンに分けてエラー訂正を行うが、一番目のプレ
ーンに対してエラー訂正が完了した後に二番目のプレー
ンのエラー訂正を行うようになる。前記二つの過程を行
うのにかかる時間の比重はＣＤ−ＲＯＭシステムの高速
化に従って大きくなっている。それにより、エラー訂正
構造が高速化システムに変化すれば処理速度を高めるの
に大きな障害となる。
部メモリ１０２に貯蔵された１セクタデータを二つの左
右プレーンに分けてエラー訂正を行うが、一番目のプレ
ーンに対してエラー訂正が完了した後に二番目のプレー
ンのエラー訂正を行うようになる。前記二つの過程を行
うのにかかる時間の比重はＣＤ−ＲＯＭシステムの高速
化に従って大きくなっている。それにより、エラー訂正
構造が高速化システムに変化すれば処理速度を高めるの
に大きな障害となる。
【０００６】
【発明が解決しようとする課題】したがって本発明の目
的は、二つのプレーンに分けられたセクタデータのエラ
ー訂正過程を同時に二つのプレーンのエラー訂正部を通
じて行うことによりエラー訂正にかかる時間を短縮させ
て高速処理が可能で、ホストコンピュータへのデータ伝
送速度を向上させることができる方法及び回路を提供す
ることにある。
的は、二つのプレーンに分けられたセクタデータのエラ
ー訂正過程を同時に二つのプレーンのエラー訂正部を通
じて行うことによりエラー訂正にかかる時間を短縮させ
て高速処理が可能で、ホストコンピュータへのデータ伝
送速度を向上させることができる方法及び回路を提供す
ることにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために本発明は、ＣＤ−ＲＯＭドライバのセクタデー
タデコーディング方法において、前記ＣＤ−ＲＯＭのセ
クタデータデコーディング部でエラー訂正を行うために
ＬプレーンとＲプレーンのエラー訂正を並列に連結し、
Ｌ、Ｒプレーンを並列に行うためのエラー訂正部をそれ
ぞれ設け、エラー訂正を行うためのＬプレーンエラー訂
正とＲプレーンエラー訂正とを別々に行うことを特徴と
する。
るために本発明は、ＣＤ−ＲＯＭドライバのセクタデー
タデコーディング方法において、前記ＣＤ−ＲＯＭのセ
クタデータデコーディング部でエラー訂正を行うために
ＬプレーンとＲプレーンのエラー訂正を並列に連結し、
Ｌ、Ｒプレーンを並列に行うためのエラー訂正部をそれ
ぞれ設け、エラー訂正を行うためのＬプレーンエラー訂
正とＲプレーンエラー訂正とを別々に行うことを特徴と
する。
【０００８】
【発明の実施の形態】以下、本発明の望ましい実施の形
態を添付の図面を参照して詳細に説明する。図５は、本
発明の実施例による回路図である。同図の構成は、フレ
ームデコーダ部から入力されるデータを再構成してＣＤ
−ＲＯＭのセクタデータ構造にして外部メモリ１０２に
貯蔵するための入力データ処理部４１１と、前記セクタ
データ内のＬプレーンのエラー訂正を行うためのＬプレ
ーンエラー処理及び貯蔵部４０１と、前記セクタデータ
内のＲプレーンのエラー訂正を行うためのＲプレーンエ
ラー処理及び貯蔵部４０２と、前記外部メモリ１０２に
訂正処理され保管されたデータをホストコンピュータへ
のデータ伝送のためのホストデータ伝送部１０３とから
なっている。
態を添付の図面を参照して詳細に説明する。図５は、本
発明の実施例による回路図である。同図の構成は、フレ
ームデコーダ部から入力されるデータを再構成してＣＤ
−ＲＯＭのセクタデータ構造にして外部メモリ１０２に
貯蔵するための入力データ処理部４１１と、前記セクタ
データ内のＬプレーンのエラー訂正を行うためのＬプレ
ーンエラー処理及び貯蔵部４０１と、前記セクタデータ
内のＲプレーンのエラー訂正を行うためのＲプレーンエ
ラー処理及び貯蔵部４０２と、前記外部メモリ１０２に
訂正処理され保管されたデータをホストコンピュータへ
のデータ伝送のためのホストデータ伝送部１０３とから
なっている。
【０００９】図６は、本発明の実施例を説明するための
タイミング図である。図６において、（Ａ）は同期信号
ＳＹＮＣの波形を、（Ｂ）はＱ、Ｐコードワードの左右
プレーンの選択波形を、（Ｃ）はエラー訂正区間の設定
波形をそれぞれ示す。本発明の具体的な一実施例を図５
及び図６に基づいて詳細に説明する。フレームデコーダ
部１の出力データから入力データ処理部４１１で、図６
の（Ａ）に示したようにセクタデータ内の同期信号ＳＹ
ＮＣを検出し、これをＬ、Ｒプレーンエラー処理及び貯
蔵部４０１、４０２に印加すると共に外部メモリ１０２
に印加し、このときから外部メモリ１０２は１セクタデ
ータを保管する。前記一つの同期信号（図６の（Ａ）を
参照）区間の間入力されるデータ量は２３５２バイトで
ある。そして、入力データ処理部４１１は、図６の
（Ｃ）に示したようにエラー訂正制御信号を発生して前
記Ｌ、Ｒプレーンエラー処理及び貯蔵部４０１、４０２
にそれぞれ入力することで、エラー訂正期間を設定す
る。このとき、Ｌ、Ｒプレーンエラー処理及び貯蔵部４
０１、４０２は入力されたデータに対してエラー訂正処
理を行い、入力データ処理部４１１は図６の（Ｂ）のよ
うにＱ、Ｐ信号を発生して論理“ハイ”のときには、
Ｌ、Ｒプレーンエラー処理及び貯蔵部４０１、４０２で
前記外部メモリ１０２に貯蔵された１セクタデータを読
み出してＱコードワードのＬ、Ｒプレーンのエラー訂正
を行って外部メモリ１０２に貯蔵し、論理“ロウ”のと
きには、ＰコードワードのＬ、Ｒプレーンのエラー訂正
を行って再び外部メモリ１０２に貯蔵する。ここで、論
理“ハイ”のときＰコードを先に処理することも可能で
ある。
タイミング図である。図６において、（Ａ）は同期信号
ＳＹＮＣの波形を、（Ｂ）はＱ、Ｐコードワードの左右
プレーンの選択波形を、（Ｃ）はエラー訂正区間の設定
波形をそれぞれ示す。本発明の具体的な一実施例を図５
及び図６に基づいて詳細に説明する。フレームデコーダ
部１の出力データから入力データ処理部４１１で、図６
の（Ａ）に示したようにセクタデータ内の同期信号ＳＹ
ＮＣを検出し、これをＬ、Ｒプレーンエラー処理及び貯
蔵部４０１、４０２に印加すると共に外部メモリ１０２
に印加し、このときから外部メモリ１０２は１セクタデ
ータを保管する。前記一つの同期信号（図６の（Ａ）を
参照）区間の間入力されるデータ量は２３５２バイトで
ある。そして、入力データ処理部４１１は、図６の
（Ｃ）に示したようにエラー訂正制御信号を発生して前
記Ｌ、Ｒプレーンエラー処理及び貯蔵部４０１、４０２
にそれぞれ入力することで、エラー訂正期間を設定す
る。このとき、Ｌ、Ｒプレーンエラー処理及び貯蔵部４
０１、４０２は入力されたデータに対してエラー訂正処
理を行い、入力データ処理部４１１は図６の（Ｂ）のよ
うにＱ、Ｐ信号を発生して論理“ハイ”のときには、
Ｌ、Ｒプレーンエラー処理及び貯蔵部４０１、４０２で
前記外部メモリ１０２に貯蔵された１セクタデータを読
み出してＱコードワードのＬ、Ｒプレーンのエラー訂正
を行って外部メモリ１０２に貯蔵し、論理“ロウ”のと
きには、ＰコードワードのＬ、Ｒプレーンのエラー訂正
を行って再び外部メモリ１０２に貯蔵する。ここで、論
理“ハイ”のときＰコードを先に処理することも可能で
ある。
【００１０】したがって、図５に示したようにＬ、Ｒプ
レーンまたはＱ、Ｐにより別途の処理過程を経ることな
く、Ｑ、ＰによりＬ、Ｒプレーンを処理することによ
り、上記のようにエラー訂正にかかる時間を半分に減少
すると共にホストコンピュータにおけるデータ伝送の高
速化の要求に対応できるようにエラー訂正にかかる時間
を短縮させることになる。
レーンまたはＱ、Ｐにより別途の処理過程を経ることな
く、Ｑ、ＰによりＬ、Ｒプレーンを処理することによ
り、上記のようにエラー訂正にかかる時間を半分に減少
すると共にホストコンピュータにおけるデータ伝送の高
速化の要求に対応できるようにエラー訂正にかかる時間
を短縮させることになる。
【００１１】
【発明の効果】以上述べてきたように本発明は、２３５
２バイトのデータが入力される周期の間エラー訂正にか
かる時間を短縮させることにより、ホストコンピュータ
へのデータ伝送による時間をさらに割り当てることが可
能になるので、ホストコンピュータの高速化に積極的に
対応することができる。
２バイトのデータが入力される周期の間エラー訂正にか
かる時間を短縮させることにより、ホストコンピュータ
へのデータ伝送による時間をさらに割り当てることが可
能になるので、ホストコンピュータの高速化に積極的に
対応することができる。
【図１】従来のシステム図である。
【図２】従来の実施例のタイミング図である。
【図３】一般の１セクタのデータフォーマット図であ
る。
る。
【図４】ＥＣＣメモリマップ図である。
【図５】本発明の実施例による回路図である。
【図６】本発明のタイミング図である。
４１１ 入力データ処理部 １０２ 外部メモリ １０３ ホストデータ伝送部 ４０１ Ｌプレーンエラー処理及び貯蔵部 ４０２ Ｒプレーンエラー処理及び貯蔵部
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/18 ５７２ Ｇ１１Ｂ 20/18 ５７２Ｆ ５７４ ５７４Ｌ // Ｈ０３Ｍ 13/00 Ｈ０３Ｍ 13/00
Claims (2)
- 【請求項１】 ＣＤ−ＲＯＭドライバのセクタデータデ
コーディング方法において、 前記ＣＤ−ＲＯＭのセクタデータデコーディング部でエ
ラー訂正を行うためにＬプレーンとＲプレーンのエラー
訂正を並列に連結し、Ｌ、Ｒプレーンを並列に行うため
のエラー訂正部をそれぞれ設け、エラー訂正を行うため
のＬプレーンエラー訂正とＲプレーンエラー訂正とを別
々に行うことを特徴とする方法。 - 【請求項２】 外部メモリを備えたＣＤ−ＲＯＭドライ
バのセクタデータディコーディング回路において、 前記ＣＤ−ＲＯＭドライバのフレームデコーダ部で入力
されるデータを再構成してＣＤ−ＲＯＭのセクタデータ
構造にして前記外部メモリに貯蔵し、Ｑ、Ｐ信号及びエ
ラー訂正区間信号を発生する入力データ処理部と、 前記外部メモリの１セクタデータ内のＬプレーンのエラ
ー訂正を行うためのＬプレーンエラー訂正部と、 前記外部メモリの１セクタデータ内のＲプレーンのエラ
ー訂正を行うためのＲプレーンエラー訂正部と、 前記外部メモリに訂正処理されて保管されたデータをホ
ストコンピュータへのデータ伝送のためのホストデータ
伝送部とから構成されることを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020634A KR100189531B1 (ko) | 1996-06-10 | 1996-06-10 | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 |
| KR20634/1996 | 1996-06-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330181A true JPH09330181A (ja) | 1997-12-22 |
Family
ID=19461334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9005749A Pending JPH09330181A (ja) | 1996-06-10 | 1997-01-16 | Ｃｄ−ｒｏｍドライバにおけるセクタデータデコーディング方法及びその回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5988872A (ja) |
| JP (1) | JPH09330181A (ja) |
| KR (1) | KR100189531B1 (ja) |
| CN (1) | CN1096074C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001018639A1 (fr) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Processeur de signaux |
| US6697921B1 (en) | 1998-03-11 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Signal processor providing an increased memory access rate |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6243845B1 (en) * | 1997-06-19 | 2001-06-05 | Sanyo Electric Co., Ltd. | Code error correcting and detecting apparatus |
| KR100272493B1 (ko) * | 1997-08-30 | 2000-11-15 | 윤종용 | 디지탈비디오디스크및컴팩트디스크공용데이타프로세서장치 |
| EP1887446A1 (de) * | 2006-08-02 | 2008-02-13 | Siemens Aktiengesellschaft | Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398871A (ja) * | 1986-10-16 | 1988-04-30 | Toshiba Eng Co Ltd | 記憶装置 |
| JPH01100623A (ja) * | 1987-10-13 | 1989-04-18 | Nec Corp | 光デイスク処理装置 |
| JPH03273428A (ja) * | 1990-03-23 | 1991-12-04 | Nec Gumma Ltd | 光ディスク処理装置 |
| JPH041931A (ja) * | 1990-04-18 | 1992-01-07 | Nec Corp | 光ディスク処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4802152A (en) * | 1986-04-07 | 1989-01-31 | U.S. Philips Corporation | Compact disc drive apparatus having an interface for transferring data and commands to and from a host controller |
| NL8601446A (nl) * | 1986-06-05 | 1988-01-04 | Philips Nv | Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn. |
| KR930000994B1 (ko) * | 1990-08-09 | 1993-02-12 | 삼성전자 주식회사 | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 |
| US5412667A (en) * | 1993-07-08 | 1995-05-02 | Commodore Electronics Limited | Decoder for cross interleaved error correcting encoded data |
| DE69535009T2 (de) * | 1994-03-19 | 2007-01-04 | Sony Corp. | Optische Platte und Verfahren und Gerät zur Aufzeichnung und Wiedergabe von dieser Platte |
| US5661848A (en) * | 1994-09-08 | 1997-08-26 | Western Digital Corp | Multi-drive controller with encoder circuitry that generates ECC check bytes using the finite field for optical data for appending to data flowing to HDA |
-
1996
- 1996-06-10 KR KR1019960020634A patent/KR100189531B1/ko not_active IP Right Cessation
-
1997
- 1997-01-10 CN CN97102230A patent/CN1096074C/zh not_active Expired - Fee Related
- 1997-01-16 JP JP9005749A patent/JPH09330181A/ja active Pending
- 1997-01-30 US US08/791,145 patent/US5988872A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398871A (ja) * | 1986-10-16 | 1988-04-30 | Toshiba Eng Co Ltd | 記憶装置 |
| JPH01100623A (ja) * | 1987-10-13 | 1989-04-18 | Nec Corp | 光デイスク処理装置 |
| JPH03273428A (ja) * | 1990-03-23 | 1991-12-04 | Nec Gumma Ltd | 光ディスク処理装置 |
| JPH041931A (ja) * | 1990-04-18 | 1992-01-07 | Nec Corp | 光ディスク処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697921B1 (en) | 1998-03-11 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Signal processor providing an increased memory access rate |
| WO2001018639A1 (fr) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Processeur de signaux |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100189531B1 (ko) | 1999-06-01 |
| US5988872A (en) | 1999-11-23 |
| KR980004787A (ko) | 1998-03-30 |
| CN1167971A (zh) | 1997-12-17 |
| CN1096074C (zh) | 2002-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6158038A (en) | Method and apparatus for correcting data errors | |
| US6119260A (en) | Decoder for executing error correction and error detection in parallel | |
| JPH0681058B2 (ja) | デ−タ送受信方式 | |
| US20070136641A1 (en) | Unified memory architecture for recording applications | |
| US6243845B1 (en) | Code error correcting and detecting apparatus | |
| JPH09330181A (ja) | Ｃｄ−ｒｏｍドライバにおけるセクタデータデコーディング方法及びその回路 | |
| JPH10508988A (ja) | Ｃｒｃ／ｅｄｃチェッカシステム | |
| US5586127A (en) | Apparatus and method for correcting error in data read from recording medium | |
| JP3313056B2 (ja) | Ｃｄ−ｒｏｍドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 | |
| US6697921B1 (en) | Signal processor providing an increased memory access rate | |
| JP2002280909A (ja) | エラー訂正装置 | |
| KR930000994B1 (ko) | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 | |
| US6321351B1 (en) | Method and apparatus for detecting errors in DVD data | |
| US5440571A (en) | Circuit of addressing a memory buffer for error correction in a digital audio tape recorder | |
| JP2000112776A (ja) | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム | |
| JPS63285778A (ja) | ディスク記録方法 | |
| JP3123855B2 (ja) | メモリ装置のパトロール制御回路 | |
| KR100328818B1 (ko) | 플래시 메모리의 데이타 저장방법 | |
| JPS63197122A (ja) | エラ−訂正及びチエツク装置 | |
| JPS58143500A (ja) | インタ−リ−ブ可能な記憶装置 | |
| JPH0434786B2 (ja) | ||
| KR100217368B1 (ko) | 콤팩트디스크-롬 드라이브의 에러플래그 발생회로 및 방법 | |
| JPH0512814A (ja) | 誤り訂正回路 | |
| JP3710232B2 (ja) | 信号処理回路 | |
| JPH10107648A (ja) | 誤り訂正処理回路 |