JPH09326703A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH09326703A JPH09326703A JP14449696A JP14449696A JPH09326703A JP H09326703 A JPH09326703 A JP H09326703A JP 14449696 A JP14449696 A JP 14449696A JP 14449696 A JP14449696 A JP 14449696A JP H09326703 A JPH09326703 A JP H09326703A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- offset
- moving average
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 リセット動作なしに温度ドリフトなどによる
オフセット量の変化に逐次追従していけるようなオフセ
ット低減手段を有するオーバーサンプリングΔΣ変調方
式Ａ／Ｄ変換器の実現を課題とする。 【解決手段】 Ａ／Ｄ変換回路１とＡ／Ｄ変換回路１の
出力から高周波成分を除去するディジタルフィルタ２と
を有するＡ／Ｄ変換器において、Ａ／Ｄ変換回路１の出
力の移動平均を求める移動平均フィルタ群３と、移動平
均フィルタ群３の出力の位相を調整する遅延器４と、デ
ィジタルフィルタ２の出力から遅延器４の出力を減算す
る加算回路５とを設ける。
オフセット量の変化に逐次追従していけるようなオフセ
ット低減手段を有するオーバーサンプリングΔΣ変調方
式Ａ／Ｄ変換器の実現を課題とする。 【解決手段】 Ａ／Ｄ変換回路１とＡ／Ｄ変換回路１の
出力から高周波成分を除去するディジタルフィルタ２と
を有するＡ／Ｄ変換器において、Ａ／Ｄ変換回路１の出
力の移動平均を求める移動平均フィルタ群３と、移動平
均フィルタ群３の出力の位相を調整する遅延器４と、デ
ィジタルフィルタ２の出力から遅延器４の出力を減算す
る加算回路５とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａ／Ｄ変換器に関
し、ことにオーバーサンプリングΔΣ変調方式のＡ／Ｄ
変換器におけるオフセットの低減に関する。
し、ことにオーバーサンプリングΔΣ変調方式のＡ／Ｄ
変換器におけるオフセットの低減に関する。
【０００２】
【従来の技術】音声信号帯域のアナログ信号をディジタ
ル信号に変換するＡ／Ｄ変換器で、ＣＭＯＳ技術の微細
化にともなって従来の逐次比較型のＡ／Ｄ変換器はＬＳ
Ｉにまとめにくくなってきた。これを解決するために、
オーバーサンプリングΔΣ変調方式Ａ／Ｄ変換器がディ
ジタル音声信号分野のＬＳＩの分野で急速に広まった。
このオーバーサンプリングΔΣ変調方式Ａ／Ｄ変換器の
ブロック図を図１１に示す。
ル信号に変換するＡ／Ｄ変換器で、ＣＭＯＳ技術の微細
化にともなって従来の逐次比較型のＡ／Ｄ変換器はＬＳ
Ｉにまとめにくくなってきた。これを解決するために、
オーバーサンプリングΔΣ変調方式Ａ／Ｄ変換器がディ
ジタル音声信号分野のＬＳＩの分野で急速に広まった。
このオーバーサンプリングΔΣ変調方式Ａ／Ｄ変換器の
ブロック図を図１１に示す。
【０００３】この図１１にそって、オーバーサンプリン
グΔΣ変調方式Ａ／Ｄ変換器の動作を説明する。図１１
で、１はΔΣ変調方式Ａ／Ｄ変換器、２はディジタル
（デシメーション低域ろ波）フィルタである。
グΔΣ変調方式Ａ／Ｄ変換器の動作を説明する。図１１
で、１はΔΣ変調方式Ａ／Ｄ変換器、２はディジタル
（デシメーション低域ろ波）フィルタである。
【０００４】１）基準となる標本化周波数よりも高い標
本化周波数で経路２−Ａのアナログ入力信号をΔΣ変調
方式Ａ／Ｄ変換器１で標本化する。以後、この処理をオ
ーバーサンプリングと呼ぶ。一般的には基準となる標本
化周波数の６４倍程度の標本化周波数を用いる。なお基
準となる標本化周波数を以後はＦＳと表記する。
本化周波数で経路２−Ａのアナログ入力信号をΔΣ変調
方式Ａ／Ｄ変換器１で標本化する。以後、この処理をオ
ーバーサンプリングと呼ぶ。一般的には基準となる標本
化周波数の６４倍程度の標本化周波数を用いる。なお基
準となる標本化周波数を以後はＦＳと表記する。
【０００５】２）ΔΣ変調方式Ａ／Ｄ変換器１では、標
本化されたアナログ入力信号を比較的低いビツト数で量
子化する。量子化ビツト数は一般的に１〜４ビツトであ
る。
本化されたアナログ入力信号を比較的低いビツト数で量
子化する。量子化ビツト数は一般的に１〜４ビツトであ
る。
【０００６】３）このような低いビツト数での量子化で
は、量子化雑音が多量に発生するが、ΔΣ変調方式と呼
ばれる処理を施すことで、この量子化雑音の分布を基準
となる標本化周波数のナイキスト周波数（＝ＦＳ／２）
内の帯域では極力少なくし、基準となる標本化周波数の
ナイキスト周波数よりも高域の帯域外に量子化雑音の分
布を集中させる。これによりＦＳ／２よりも低域の帯域
内でのＳ／Ｎの向上を図る。
は、量子化雑音が多量に発生するが、ΔΣ変調方式と呼
ばれる処理を施すことで、この量子化雑音の分布を基準
となる標本化周波数のナイキスト周波数（＝ＦＳ／２）
内の帯域では極力少なくし、基準となる標本化周波数の
ナイキスト周波数よりも高域の帯域外に量子化雑音の分
布を集中させる。これによりＦＳ／２よりも低域の帯域
内でのＳ／Ｎの向上を図る。
【０００７】４）この結果、経路２−Ｂには、量子化雑
音分布が基準となる標本化周波数のナイキスト周波数内
では少なく、ナイキスト周波数よりも高域に集中し、か
つ、基準となる周波数よりも高い周波数でオーバーサン
プリングされた、低いビツト数のディジタル信号が出力
される。
音分布が基準となる標本化周波数のナイキスト周波数内
では少なく、ナイキスト周波数よりも高域に集中し、か
つ、基準となる周波数よりも高い周波数でオーバーサン
プリングされた、低いビツト数のディジタル信号が出力
される。
【０００８】５）この経路２−Ｂのディジタル信号を、
ＦＳ／２よりも低域が通過域になり、ＦＳ／２よりも高
域が阻止域となるディジタルデシメーションフィルタを
通し、標本化周波数がＦＳとなるように標本値の間引き
を行う。また、この際に、ディジタルデシメーションフ
ィルタの演算で伸びたビツト数を規定のビツト数内にま
とめる。例えば、ＣＤ（コンパクト・ディスク）フォマ
ットでは１６ビツトである。
ＦＳ／２よりも低域が通過域になり、ＦＳ／２よりも高
域が阻止域となるディジタルデシメーションフィルタを
通し、標本化周波数がＦＳとなるように標本値の間引き
を行う。また、この際に、ディジタルデシメーションフ
ィルタの演算で伸びたビツト数を規定のビツト数内にま
とめる。例えば、ＣＤ（コンパクト・ディスク）フォマ
ットでは１６ビツトである。
【０００９】図１２に、ΔΣ変調方式Ａ／Ｄ変換器１の
内部の構成を示す。実際のΔΣ変調方式Ａ／Ｄ変換器の
回路はもっと複雑であるが、ここでは説明の簡単のため
に１次のΔΣ変調で出力が１ビツトの場合で示した。図
１２で、１１は差動増幅器、１２は積分器、１３は１ビ
ツトのＡ／Ｄ変換回路、１４は１ビツトのＤ／Ａ変換回
路である。ここで能動素子を用いる差動増幅器１１と積
分器１２ではオフセットが発生する。ここで、オフセッ
トというのは、能動素子の入力バイアス電流の影響によ
って発生する直流成分のことをいう。このオフセットは
通常、温度と共にその量が変化する温度ドリフト特性を
有する。
内部の構成を示す。実際のΔΣ変調方式Ａ／Ｄ変換器の
回路はもっと複雑であるが、ここでは説明の簡単のため
に１次のΔΣ変調で出力が１ビツトの場合で示した。図
１２で、１１は差動増幅器、１２は積分器、１３は１ビ
ツトのＡ／Ｄ変換回路、１４は１ビツトのＤ／Ａ変換回
路である。ここで能動素子を用いる差動増幅器１１と積
分器１２ではオフセットが発生する。ここで、オフセッ
トというのは、能動素子の入力バイアス電流の影響によ
って発生する直流成分のことをいう。このオフセットは
通常、温度と共にその量が変化する温度ドリフト特性を
有する。
【００１０】ところで、オフセットを有する出力信号
は、大振幅信号（フルスケール付近）に於いて、歪みが
発生する。このため、このオフセットを低減する方法が
採られている。
は、大振幅信号（フルスケール付近）に於いて、歪みが
発生する。このため、このオフセットを低減する方法が
採られている。
【００１１】従来の、オーバーサンプリングΔΣ変調方
式Ａ／Ｄ変換器におけるオフセット低減法について説明
する。図１３に、従来のオーバーサンプリングΔΣ変調
方式Ａ／Ｄ変換器のブロック図を示した。図１３で、３
１はΔΣ変調方式Ａ／Ｄ変換器、３２はディジタルデシ
メーションフィルタ、３３はミュート回路、３４は加算
器、３５はレジスタである。従来の方式の構造は、入力
段に入力信号と設置とを切り替えるミュート回路３３を
設け、出力段には加算器３４を置き、この加算器３４で
レジスタ３５に保持されている値を逐次減算するように
している。
式Ａ／Ｄ変換器におけるオフセット低減法について説明
する。図１３に、従来のオーバーサンプリングΔΣ変調
方式Ａ／Ｄ変換器のブロック図を示した。図１３で、３
１はΔΣ変調方式Ａ／Ｄ変換器、３２はディジタルデシ
メーションフィルタ、３３はミュート回路、３４は加算
器、３５はレジスタである。従来の方式の構造は、入力
段に入力信号と設置とを切り替えるミュート回路３３を
設け、出力段には加算器３４を置き、この加算器３４で
レジスタ３５に保持されている値を逐次減算するように
している。
【００１２】ミュート回路３３は通常の動作時は入力信
号を選択しているが、リセットパルスが入力された時の
み、接地側に切り替わる。このリセットパルスはレジス
タ３５にも与えられ、レジスタ３５はリセットパルスが
入力された時に、経路３−Ａに出力されている値を保持
する。
号を選択しているが、リセットパルスが入力された時の
み、接地側に切り替わる。このリセットパルスはレジス
タ３５にも与えられ、レジスタ３５はリセットパルスが
入力された時に、経路３−Ａに出力されている値を保持
する。
【００１３】つまり従来の方式では、リセットパルスを
入力することによって、経路３−ＡにΔΣ変調方式Ａ／
Ｄ変換器３１で発生するオフセット成分のみを出力し、
この時経路３−Ａにあるオフセット値をレジスタ３５に
保持し、リセットパルスの入力が終了した後は、逐次レ
ジスタ３５に保持されているオフセット値を経路３−Ａ
のΔΣ変調方式Ａ／Ｄ変換器３１出力から減算すること
でオフセット量の低減を行っている。
入力することによって、経路３−ＡにΔΣ変調方式Ａ／
Ｄ変換器３１で発生するオフセット成分のみを出力し、
この時経路３−Ａにあるオフセット値をレジスタ３５に
保持し、リセットパルスの入力が終了した後は、逐次レ
ジスタ３５に保持されているオフセット値を経路３−Ａ
のΔΣ変調方式Ａ／Ｄ変換器３１出力から減算すること
でオフセット量の低減を行っている。
【００１４】この方式の欠点は、リセットパルスが入力
された時点のオフセット値をリセットパルス入力以降に
減算に用いていることで、このため、時間経過や環境温
度の変化による温度ドリフト等の影響によって、実際の
オフセット値とレジスタ３５に保持されている値との間
に誤差が生じて、結果として出力信号に含まれるオフセ
ット量が増加することになる。
された時点のオフセット値をリセットパルス入力以降に
減算に用いていることで、このため、時間経過や環境温
度の変化による温度ドリフト等の影響によって、実際の
オフセット値とレジスタ３５に保持されている値との間
に誤差が生じて、結果として出力信号に含まれるオフセ
ット量が増加することになる。
【００１５】この温度ドリフト等の影響を少なくするた
めには、Ａ／Ｄ変換器の周囲温度やＡ／Ｄ変換器の発熱
量が変化するたびにリセットパルスを入力し、再調整を
行う必要がある。しかし、リセットパルスを入力するこ
とで、入力信号の変換が一時停止することになってしま
う。
めには、Ａ／Ｄ変換器の周囲温度やＡ／Ｄ変換器の発熱
量が変化するたびにリセットパルスを入力し、再調整を
行う必要がある。しかし、リセットパルスを入力するこ
とで、入力信号の変換が一時停止することになってしま
う。
【００１６】
【発明が解決しようとする課題】上述のごとく、従来の
オーバーサンプリングΔΣ変調方式Ａ／Ｄ変換器のオフ
セットの低減方法はリセットパルスでオフセット量をレ
ジスタに保持するという方式を採っているため、Ａ／Ｄ
変換器の周囲温度やＡ／Ｄ変換器の発熱量が変化するた
びにリセットパルスを入力して再調整を行う必要があ
り、その間、入力信号のＡ／Ｄ変換が停止してしまうと
いう問題があった。
オーバーサンプリングΔΣ変調方式Ａ／Ｄ変換器のオフ
セットの低減方法はリセットパルスでオフセット量をレ
ジスタに保持するという方式を採っているため、Ａ／Ｄ
変換器の周囲温度やＡ／Ｄ変換器の発熱量が変化するた
びにリセットパルスを入力して再調整を行う必要があ
り、その間、入力信号のＡ／Ｄ変換が停止してしまうと
いう問題があった。
【００１７】本発明はこの点を解決して、リセット動作
なしに、温度ドリフトなどによるオフセット量の変化に
逐次追従していけるオフセット低減手段を有するオーバ
ーサンプリングΔΣ変調方式Ａ／Ｄ変換器の実現を課題
とする。
なしに、温度ドリフトなどによるオフセット量の変化に
逐次追従していけるオフセット低減手段を有するオーバ
ーサンプリングΔΣ変調方式Ａ／Ｄ変換器の実現を課題
とする。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、Ａ／Ｄ変換回路と、該Ａ／Ｄ変換回路出
力から高周波成分を除去するディジタルフィルタとを有
するＡ／Ｄ変換器において、前記Ａ／Ｄ変換回路の出力
の移動平均を求める移動平均フィルタ群と、前記移動平
均フィルタ群の出力の位相を調整する遅延器と、前記デ
ィジタルフィルタ出力から前記遅延器出力を減算する加
算回路とを具備することを特徴とする。
め、本発明は、Ａ／Ｄ変換回路と、該Ａ／Ｄ変換回路出
力から高周波成分を除去するディジタルフィルタとを有
するＡ／Ｄ変換器において、前記Ａ／Ｄ変換回路の出力
の移動平均を求める移動平均フィルタ群と、前記移動平
均フィルタ群の出力の位相を調整する遅延器と、前記デ
ィジタルフィルタ出力から前記遅延器出力を減算する加
算回路とを具備することを特徴とする。
【００１９】
【発明の実施の形態】以下、本発明にかかるＡ／Ｄ変換
器を添付図面を参照にして詳細に説明する。図１に本発
明のオーバーサンプリングΔΣ変調方式Ａ／Ｄ変換器の
ブロック図を示す。図１で、１はΔΣ変調方式Ａ／Ｄ変
換器、２はディジタルデシメーションフィルタ、３は移
動平均フィルタ群、４は遅延器、５は加算器である。入
力アナログ信号は、経路１−Ａを通ってΔΣ変調方式Ａ
／Ｄ変換器１に入力され、規定の標本化周波数（ＦＳ）
よりもオーバーサンプリングされた低ビツト長のディジ
タル信号に変換されて経路１−Ｂに出力される。
器を添付図面を参照にして詳細に説明する。図１に本発
明のオーバーサンプリングΔΣ変調方式Ａ／Ｄ変換器の
ブロック図を示す。図１で、１はΔΣ変調方式Ａ／Ｄ変
換器、２はディジタルデシメーションフィルタ、３は移
動平均フィルタ群、４は遅延器、５は加算器である。入
力アナログ信号は、経路１−Ａを通ってΔΣ変調方式Ａ
／Ｄ変換器１に入力され、規定の標本化周波数（ＦＳ）
よりもオーバーサンプリングされた低ビツト長のディジ
タル信号に変換されて経路１−Ｂに出力される。
【００２０】ディジタルデシメーションフィルタ２で
は、経路１−Ｂより入力されたディジタル信号からナイ
キスト周波数（ＦＳ／２）よりも高い帯域外の周波数成
分を取り除いた後、規定の標本化周波数（ＦＳ）迄間引
き処理を行い、その結果をＰＣＭ信号として経路１−Ｃ
に出力する。この経路１−Ｃに出力された信号にはオフ
セット成分が含まれている。
は、経路１−Ｂより入力されたディジタル信号からナイ
キスト周波数（ＦＳ／２）よりも高い帯域外の周波数成
分を取り除いた後、規定の標本化周波数（ＦＳ）迄間引
き処理を行い、その結果をＰＣＭ信号として経路１−Ｃ
に出力する。この経路１−Ｃに出力された信号にはオフ
セット成分が含まれている。
【００２１】本発明では、経路１−Ｂに出力されるディ
ジタル信号を移動平均フィルタ群３に通してオフセット
量を予め取り出し、遅延器４を用いて経路１−Ｃに出力
された信号と経路１−Ｄに出力する信号との位相を合わ
せ、加算器５で経路１−Ｃに出力されたオフセット成分
を含んだ信号から経路１−Ｄに出力されたオフセット成
分のみの信号を減算することで、経路１−Ｅにオフセッ
ト成分のない信号を出力するようにしている。
ジタル信号を移動平均フィルタ群３に通してオフセット
量を予め取り出し、遅延器４を用いて経路１−Ｃに出力
された信号と経路１−Ｄに出力する信号との位相を合わ
せ、加算器５で経路１−Ｃに出力されたオフセット成分
を含んだ信号から経路１−Ｄに出力されたオフセット成
分のみの信号を減算することで、経路１−Ｅにオフセッ
ト成分のない信号を出力するようにしている。
【００２２】次に、図１に示したような移動平均フィル
タ群３の実現性について検討する。移動平均フィルタと
は、図２および図３にそのモデルを示すように積算器を
用いず遅延器と加算器のみで構成されるフィルタであ
る。図２は２次の移動平均フィルタのモデルであり、図
３は４次の移動平均フィルタのモデルである。
タ群３の実現性について検討する。移動平均フィルタと
は、図２および図３にそのモデルを示すように積算器を
用いず遅延器と加算器のみで構成されるフィルタであ
る。図２は２次の移動平均フィルタのモデルであり、図
３は４次の移動平均フィルタのモデルである。
【００２３】このフィルタは以下に示す特徴を持ってい
る。 １）積算がなく、演算は加算のみで良いため演算回数が
少なく、高い標本化周波数で標本化される信号に対して
も、実時間で演算が可能になる。 ２）演算回数が少ないため、ハードウェアの規模が小さ
くできる。 ３）しかし、設計できる周波数特性に自由度は少なく、
特に通過帯域を平坦にすることは難しい。
る。 １）積算がなく、演算は加算のみで良いため演算回数が
少なく、高い標本化周波数で標本化される信号に対して
も、実時間で演算が可能になる。 ２）演算回数が少ないため、ハードウェアの規模が小さ
くできる。 ３）しかし、設計できる周波数特性に自由度は少なく、
特に通過帯域を平坦にすることは難しい。
【００２４】参考のために、図２に示した２次の移動平
均フィルタの周波数特性を図４に、図３に示した４次の
移動平均フィルタの周波数特性を図５に示した。この図
では、ＦＳを４８ｋＨｚとし、縦軸、横軸をリニアーで
示している。また、図６に図３に示した４次の移動平均
フィルタの等化回路を示す。この等化回路を用いること
で、移動平均フィルタはさらに加算回数を減らすことが
可能である。
均フィルタの周波数特性を図４に、図３に示した４次の
移動平均フィルタの周波数特性を図５に示した。この図
では、ＦＳを４８ｋＨｚとし、縦軸、横軸をリニアーで
示している。また、図６に図３に示した４次の移動平均
フィルタの等化回路を示す。この等化回路を用いること
で、移動平均フィルタはさらに加算回数を減らすことが
可能である。
【００２５】ここで図２に示す２次の移動平均フィルタ
の伝達関数Ｈ（ｚ）は、 Ｈ（ｚ）＝１＋Ｚ-1 で、図３すなわち図６に示す４次の移動平均フィルタの
伝達関数Ｈ（ｚ）は、 Ｈ（ｚ）＝１＋Ｚ-1＋Ｚ-2＋Ｚ-3＝（１−Ｚ-4）／（１
−Ｚ-1） である。
の伝達関数Ｈ（ｚ）は、 Ｈ（ｚ）＝１＋Ｚ-1 で、図３すなわち図６に示す４次の移動平均フィルタの
伝達関数Ｈ（ｚ）は、 Ｈ（ｚ）＝１＋Ｚ-1＋Ｚ-2＋Ｚ-3＝（１−Ｚ-4）／（１
−Ｚ-1） である。
【００２６】このような移動フィルタの直流成分のゲイ
ンは１であり、ナイキスト周波数ではゲインは０であ
る。したがって、このような移動平均フィルタを通過し
た信号を１／２に間引いても直流成分への折り返しはな
い。このため、移動平均フィルタを通過した後、標本数
を１／２に間引く処理を繰り返すことで、オフセット成
分を取り出すことができる。
ンは１であり、ナイキスト周波数ではゲインは０であ
る。したがって、このような移動平均フィルタを通過し
た信号を１／２に間引いても直流成分への折り返しはな
い。このため、移動平均フィルタを通過した後、標本数
を１／２に間引く処理を繰り返すことで、オフセット成
分を取り出すことができる。
【００２７】ここで、オフセット成分を聴感上聞くこと
のできない０〜１０Ｈｚとした場合、０〜１０Ｈｚに折
り返す成分を事実上無視できるように、この移動平均フ
ィルタの特性は、１０Ｈｚ〜オーバサンプリング周波数
／２の範囲の周波数において充分な減衰量を持てば良い
だけである。
のできない０〜１０Ｈｚとした場合、０〜１０Ｈｚに折
り返す成分を事実上無視できるように、この移動平均フ
ィルタの特性は、１０Ｈｚ〜オーバサンプリング周波数
／２の範囲の周波数において充分な減衰量を持てば良い
だけである。
【００２８】なお、ＦＳ＝４８ｋＨｚであり、図１の経
路１−Ｂに出力される信号が、一般的に良く使われる 標本化周波数：６４ＦＳ ビツト長：１ビツト である場合の、図１の移動平均フィルタ群３の具体的構
成を図７に、図７の各要素の詳細を図８〜図１０に示し
た。
路１−Ｂに出力される信号が、一般的に良く使われる 標本化周波数：６４ＦＳ ビツト長：１ビツト である場合の、図１の移動平均フィルタ群３の具体的構
成を図７に、図７の各要素の詳細を図８〜図１０に示し
た。
【００２９】図７で示すようにこの移動平均フィルタ群
３は＃１から＃８までの各要素の組み合わせから構成さ
れる。＃１から＃８までの各要素は図８〜図１０に示し
たように、遅延器と加算器と１／２間引き処理で構成さ
れる。この内、＃１から＃７までの各要素は２次の移動
平均フィルタのシリーズ接続と１／２間引き処理で、＃
８の要素は４次の移動平均フィルタのシリーズ接続と１
／２間引き処理で構成されている。
３は＃１から＃８までの各要素の組み合わせから構成さ
れる。＃１から＃８までの各要素は図８〜図１０に示し
たように、遅延器と加算器と１／２間引き処理で構成さ
れる。この内、＃１から＃７までの各要素は２次の移動
平均フィルタのシリーズ接続と１／２間引き処理で、＃
８の要素は４次の移動平均フィルタのシリーズ接続と１
／２間引き処理で構成されている。
【００３０】図７で、この移動平均フィルタ群に標本化
周波数が６４ＦＳでビツト長が１ビツトのデータが入力
されると、６段の＃１要素を経過後は１ＦＳ、１５ビッ
トの信号になり、さらに２段の＃１要素と、２段の＃２
要素と、２段の＃３要素を経過後は１／６４ＦＳの信号
に、さらに＃４から＃８までの各要素を１段づつ経過し
た後は１／１０２４の信号となる。なお図７で、初段の
＃１要素と２段目の＃１要素との間に加算器で−２が加
算されているのは、以後の処理のために２の補数として
表すための処理である。
周波数が６４ＦＳでビツト長が１ビツトのデータが入力
されると、６段の＃１要素を経過後は１ＦＳ、１５ビッ
トの信号になり、さらに２段の＃１要素と、２段の＃２
要素と、２段の＃３要素を経過後は１／６４ＦＳの信号
に、さらに＃４から＃８までの各要素を１段づつ経過し
た後は１／１０２４の信号となる。なお図７で、初段の
＃１要素と２段目の＃１要素との間に加算器で−２が加
算されているのは、以後の処理のために２の補数として
表すための処理である。
【００３１】この図７の移動平均フィルタ群によって、
０〜１０Ｈｚに折り返される成分は−１２０ｄＢ以下で
あり、事実上無視できる。このように一般的条件では、 遅延器：１１９個 加算回数：７５回 の処理でオフセット成分が抽出でき、充分に実現の可能
性がある。Ａ／Ｄ変換器を搭載したほとんどの音声周波
数の機器では、電源投入後に機器が立ち上がってから
は、音声信号が途切れることなく常に出力されている必
要がある。
０〜１０Ｈｚに折り返される成分は−１２０ｄＢ以下で
あり、事実上無視できる。このように一般的条件では、 遅延器：１１９個 加算回数：７５回 の処理でオフセット成分が抽出でき、充分に実現の可能
性がある。Ａ／Ｄ変換器を搭載したほとんどの音声周波
数の機器では、電源投入後に機器が立ち上がってから
は、音声信号が途切れることなく常に出力されている必
要がある。
【００３２】したがって、従来のリセットを伴うオフセ
ット低減方法のＡ／Ｄ変換器を用いた機器でオフセット
の低減能力を充分生かそうとすると、電源投入後にＡ／
Ｄ変換器の発熱量が安定し、周囲の温度が一定になるま
で、充分な時間を取ってから始めて機器が立ち上がるこ
とになる。利用するユーザ側では、電源投入後に直ちに
立ち上がってほしいとの要求も強く、この条件は互いに
矛盾した関係にある。
ット低減方法のＡ／Ｄ変換器を用いた機器でオフセット
の低減能力を充分生かそうとすると、電源投入後にＡ／
Ｄ変換器の発熱量が安定し、周囲の温度が一定になるま
で、充分な時間を取ってから始めて機器が立ち上がるこ
とになる。利用するユーザ側では、電源投入後に直ちに
立ち上がってほしいとの要求も強く、この条件は互いに
矛盾した関係にある。
【００３３】本発明を用いると、電源投入後にただちに
機器を立ち上げた場合でも、時間の経緯や環境の変化に
応じて充分なオフセット低減能力を発揮することができ
る。
機器を立ち上げた場合でも、時間の経緯や環境の変化に
応じて充分なオフセット低減能力を発揮することができ
る。
【００３４】
【発明の効果】以上説明したように、本発明の請求項１
の発明は、Ａ／Ｄ変換回路と、Ａ／Ｄ変換回路出力から
高周波成分を除去するディジタルフィルタとを有するＡ
／Ｄ変換器において、Ａ／Ｄ変換回路の出力の移動平均
を求める移動平均フィルタ群と、移動平均フィルタ群の
出力の位相を調整する遅延器と、ディジタルフィルタ出
力から遅延器出力を減算する加算回路とを具備すること
を特徴とする。これにより、リセット動作なしで、温度
ドリフトなどによるオフセット量の変化に逐次追従して
オフセットの低減が行えるので、電源投入後にただちに
機器を立ち上げた場合でも、時間の経緯や環境の変化に
応じて充分なオフセット低減能力を発揮することができ
る。
の発明は、Ａ／Ｄ変換回路と、Ａ／Ｄ変換回路出力から
高周波成分を除去するディジタルフィルタとを有するＡ
／Ｄ変換器において、Ａ／Ｄ変換回路の出力の移動平均
を求める移動平均フィルタ群と、移動平均フィルタ群の
出力の位相を調整する遅延器と、ディジタルフィルタ出
力から遅延器出力を減算する加算回路とを具備すること
を特徴とする。これにより、リセット動作なしで、温度
ドリフトなどによるオフセット量の変化に逐次追従して
オフセットの低減が行えるので、電源投入後にただちに
機器を立ち上げた場合でも、時間の経緯や環境の変化に
応じて充分なオフセット低減能力を発揮することができ
る。
【００３５】本発明の請求項２の発明は、請求項１のＡ
／Ｄ変換回路がオーバーサンプリングΔΣ変調方式のＡ
／Ｄ変換回路であることを特徴とする。これにより、Ａ
／Ｄ変換回路のＬＳＩ化が容易になり、かつ、高精度の
Ａ／Ｄ変換を比較的に低コストで実現することができ
る。
／Ｄ変換回路がオーバーサンプリングΔΣ変調方式のＡ
／Ｄ変換回路であることを特徴とする。これにより、Ａ
／Ｄ変換回路のＬＳＩ化が容易になり、かつ、高精度の
Ａ／Ｄ変換を比較的に低コストで実現することができ
る。
【図１】本発明のオーバーサンプリングΔΣ変調方式Ａ
／Ｄ変換器で用いられるオフセット低減回路の一実施形
態を示すブロック図。
／Ｄ変換器で用いられるオフセット低減回路の一実施形
態を示すブロック図。
【図２】図１の実施形態に用いられる２次の移動平均フ
ィルタのブロック図。
ィルタのブロック図。
【図３】図１の実施形態に用いられる４次の移動平均フ
ィルタのブロック図。
ィルタのブロック図。
【図４】図２に示す２次の移動平均フィルタの周波数特
性図。
性図。
【図５】図３に示す４次の移動平均フィルタの周波数特
性図。
性図。
【図６】図３に示す４次の移動平均フィルタの等化回
路。
路。
【図７】オフセット抽出用移動平均フィルタ群の構成を
示すブロック図。
示すブロック図。
【図８】図７に示すオフセット抽出用移動平均フィルタ
群の要素を示すブロック図。
群の要素を示すブロック図。
【図９】図７に示すオフセット抽出用移動平均フィルタ
群の要素を示すブロック図。
群の要素を示すブロック図。
【図１０】図７に示すオフセット抽出用移動平均フィル
タ群の要素を示すブロック図。
タ群の要素を示すブロック図。
【図１１】オーバーサンプリングΔΣ変調方式Ａ／Ｄ変
換器の従来例のブロック図。
換器の従来例のブロック図。
【図１２】図１１の従来例で用いられる１ビツトΔΣ変
調方式Ａ／Ｄ変換器のブロック図。
調方式Ａ／Ｄ変換器のブロック図。
【図１３】オーバーサンプリングΔΣ変調方式Ａ／Ｄ変
換器で用いられるオフセット低減回路の従来例を示すブ
ロック図。
換器で用いられるオフセット低減回路の従来例を示すブ
ロック図。
１……ΔΣ変調方式Ａ／Ｄ変換器、２……ディジタルデ
シメーションフィルタ、３……移動平均フィルタ群、４
……遅延器、５……加算器、１１……差動増幅器、１２
……積分器、１３……１ビツトのＡ／Ｄ変換回路、１４
……１ビツトのＤ／Ａ変換回路。
シメーションフィルタ、３……移動平均フィルタ群、４
……遅延器、５……加算器、１１……差動増幅器、１２
……積分器、１３……１ビツトのＡ／Ｄ変換回路、１４
……１ビツトのＤ／Ａ変換回路。
Claims (2)
- 【請求項１】 Ａ／Ｄ変換回路と、該Ａ／Ｄ変換回路出
力から高周波成分を除去するディジタルフィルタとを有
するＡ／Ｄ変換器において、 前記Ａ／Ｄ変換回路の出力の移動平均を求める移動平均
フィルタ群と、 前記移動平均フィルタ群の出力の位相を調整する遅延器
と、 前記ディジタルフィルタ出力から前記遅延器出力を減算
する加算回路とを具備することを特徴とするＡ／Ｄ変換
器。 - 【請求項２】 前記Ａ／Ｄ変換回路はオーバーサンプリ
ングΔΣ変調方式のＡ／Ｄ変換回路であることを特徴と
する請求項１記載のＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14449696A JPH09326703A (ja) | 1996-06-06 | 1996-06-06 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14449696A JPH09326703A (ja) | 1996-06-06 | 1996-06-06 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326703A true JPH09326703A (ja) | 1997-12-16 |
Family
ID=15363709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14449696A Pending JPH09326703A (ja) | 1996-06-06 | 1996-06-06 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207236A (ja) * | 2008-02-26 | 2009-09-10 | Toyota Motor Corp | リップル検出装置 |
-
1996
- 1996-06-06 JP JP14449696A patent/JPH09326703A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207236A (ja) * | 2008-02-26 | 2009-09-10 | Toyota Motor Corp | リップル検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8953813B2 (en) | Reduced delay digital active noise cancellation | |
| JP3375967B2 (ja) | ディジタル論理ゲートコアを有するシグマ−デルタ変換器 | |
| US20050012545A1 (en) | Device and method for signal processing | |
| JPH05259910A (ja) | Ｄ−ａコンバータ装置及びその較正方法 | |
| JP3104108B2 (ja) | アナログ／デジタルコンバータ | |
| US7453382B2 (en) | Method and apparatus for A/D conversion | |
| Lelandais-Perrault et al. | Wideband, bandpass, and versatile hybrid filter bank A/D conversion for software radio | |
| US6608572B1 (en) | Analog to digital converters with integral sample rate conversion and systems and methods using the same | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| JP3463513B2 (ja) | Ａｄ変換装置 | |
| US6489901B1 (en) | Variable duty cycle resampling circuits and methods and sample rate converters using the same | |
| JPWO2010101058A1 (ja) | 複素バンドパスδσａｄ変調器及びデジタル無線受信機 | |
| JPS63138570A (ja) | 信号記録装置 | |
| JP3327116B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| US20120194371A1 (en) | Analog-to-digital conversion apparatus and signal processing system | |
| JPH09326703A (ja) | Ａ／ｄ変換器 | |
| US7437298B2 (en) | Method and apparatus for mobile phone using semiconductor device capable of inter-processing voice signal and audio signal | |
| US5124939A (en) | Signal modification circuit | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JPS62122331A (ja) | デイジタル信号のノンリニア圧縮装置 | |
| JP2004112014A5 (ja) | ||
| JP2002118465A (ja) | アナログ−デジタル変換器 | |
| JP2000174627A (ja) | シグマデルタ型ａ／ｄ変換装置 | |
| JPH0731875B2 (ja) | デイジタルオ−デイオレコ−ダ | |
| JPH11150784A (ja) | 複数の部分帯域マイクロフォンからなるマイクロフォン装置 |