JPH09326562A - Circuit board and manufacture thereof - Google Patents

Circuit board and manufacture thereof

Info

Publication number
JPH09326562A
JPH09326562A JP14537096A JP14537096A JPH09326562A JP H09326562 A JPH09326562 A JP H09326562A JP 14537096 A JP14537096 A JP 14537096A JP 14537096 A JP14537096 A JP 14537096A JP H09326562 A JPH09326562 A JP H09326562A
Authority
JP
Japan
Prior art keywords
wiring pattern
insulating layer
conductive member
circuit board
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14537096A
Other languages
Japanese (ja)
Inventor
Takeo Kawahara
武男 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP14537096A priority Critical patent/JPH09326562A/en
Publication of JPH09326562A publication Critical patent/JPH09326562A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance the reliability of a circuit board comprising three or more layers by forming an insulating layer on the wiring pattern on the surface of an insulating board, filling openings in the insulating layer with a setting conductive member, thereafter flattening the workpiece, forming a plating layer thereon, and etching it to form a second wiring pattern. SOLUTION: An insulating layer 10 is formed on a first wiring pattern 6 containing through holes 2 penetrating an insulating board 1, and openings 11 are formed to connect the front side and rear side of the insulating board 1. The openings 11 are filled with copper paste as a setting conductive member 12, and the surface comprising the insulating layer 10 and the cured body of the setting conductive member 12 is flattened by grinding. A copper plate layer 20 is formed on the flattened surface of the insulating layer containing the copper paste 12 by plating. A resist pattern is formed on the surface of the plating layer, and etching is performed. Then, the etching resist is stripped to obtain a second wiring pattern 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は回路基板の製造方法
及び回路基板に関する。従来、プリント回路基板に部品
を実装する場合は、その表面に回路部品を乗せて、回路
部品のリードをスルーホールに差し込み、ハンダ付けす
るのが普通であった。しかしながら、近年、回路部品の
実装密度が向上し、それに伴い配線パターンも微細化
し、回路部品のピン数も大幅に増加している。このよう
な回路基板の高密度化に伴い、プリント回路基板も3層
以上のものが用いられるようになってきており、製造の
容易な多層回路基板が要求されるようになってきてい
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board manufacturing method and a circuit board. Conventionally, when a component is mounted on a printed circuit board, it has been usual to place the circuit component on the surface of the component, insert the lead of the circuit component into the through hole, and solder it. However, in recent years, the packaging density of circuit components has been improved, the wiring patterns have been miniaturized accordingly, and the number of pins of the circuit components has increased significantly. With the increase in the density of such circuit boards, printed circuit boards having three or more layers have been used, and multilayer circuit boards that are easy to manufacture are required.

【0002】[0002]

【従来の技術】図5は従来の回路基板の製造工程を示す
図である。(a)において、1は絶縁基板(プリント基
板)、2は該絶縁基板1の表面と裏面とを貫通するスル
ーホール、3は絶縁基板1の表面と裏面に形成された銅
箔である。絶縁基板1としては、例えば厚さ1.2mm
のガラスエポキシ基板が用いられる。スルーホール2は
銅箔3よりなる第1層回路パターン間の間にドリリング
により開けられている。スルーホール2の直径として
は、例えば0.4mm程度である。
2. Description of the Related Art FIG. 5 is a diagram showing a conventional process for manufacturing a circuit board. In (a), 1 is an insulating substrate (printed substrate), 2 is a through hole penetrating the front surface and the back surface of the insulating substrate 1, and 3 is a copper foil formed on the front surface and the back surface of the insulating substrate 1. The insulating substrate 1 has a thickness of 1.2 mm, for example.
Glass epoxy substrates are used. The through holes 2 are drilled between the first layer circuit patterns made of the copper foil 3. The diameter of the through hole 2 is, for example, about 0.4 mm.

【0003】次に、(b)に示すように、スルーホール
2に硬化性導電部材としての銅ペースト4を、上記配線
パターンより0.25mm突出するように、スクリーン
印刷法により充填する。この銅ペーストにより、絶縁基
板1の表面と裏面の配線パターンが電気的に接続される
ことになる。次に、銅ペースト4をエアオーブンで50
゜Cで30分、180゜Cで60分の条件で硬化させ
る。
Next, as shown in (b), the through hole 2 is filled with a copper paste 4 as a curable conductive member by a screen printing method so as to protrude by 0.25 mm from the wiring pattern. With this copper paste, the wiring patterns on the front surface and the back surface of the insulating substrate 1 are electrically connected. Next, the copper paste 4 is 50 in an air oven.
It is cured under conditions of 30 minutes at 180 ° C. and 60 minutes at 180 ° C.

【0004】次に、回路パターン(銅箔)3と銅ペース
ト4の硬化体により構成される表面を200番のバフと
360番のバフを順次使用して、(c)に示すように平
滑に研削する。次に、(d)に示すように、スルーホー
ル部分を含む平滑化された導電層表面に、無電解鍍金、
電解鍍金を施し厚さ15μmの鍍金層(メッキ層)5を
形成する。次に、メッキ層5の表面にエッチングレジス
トをラミネートし、露光、現像してレジストパターンを
形成し、塩化第2鉄エッチング液でエッチングを行なっ
た後、エッチングレジストを剥離することにより、
(e)に示すような第1の配線パターン6を形成する。
Next, the surface composed of the cured product of the circuit pattern (copper foil) 3 and the copper paste 4 is smoothed by sequentially using the 200th buff and the 360th buff as shown in (c). Grind. Next, as shown in (d), electroless plating is performed on the smoothed conductive layer surface including the through hole portion,
Electrolytic plating is performed to form a plating layer (plating layer) 5 having a thickness of 15 μm. Then, an etching resist is laminated on the surface of the plating layer 5, exposed and developed to form a resist pattern, and after etching with a ferric chloride etching solution, the etching resist is peeled off,
A first wiring pattern 6 as shown in (e) is formed.

【0005】[0005]

【発明が解決しようとする課題】前記した従来の技術で
は、スルーホールをメッキする必要がないという利点は
あるものの、3層以上の回路基板を製造することはでき
ない。
The above-mentioned conventional technique has an advantage that it is not necessary to plate through holes, but it cannot manufacture a circuit board having three or more layers.

【0006】本発明はこのような課題に鑑みてなされた
ものであって、3層以上の信頼性の高い回路基板の製造
方法及び回路基板を提供することを目的としている。
The present invention has been made in view of the above problems, and an object thereof is to provide a method of manufacturing a circuit board having three or more layers and high reliability, and a circuit board.

【0007】[0007]

【課題を解決するための手段】前記した課題を解決する
第1の発明は、絶縁基板の表と裏がスルーホールに充填
された第1の硬化性導電部材で接続され、その表面に第
1の配線パターンが形成されたものにおいて、該第1の
配線パターンの上に絶縁層を形成し、該絶縁層の所定の
位置に開口部を形成する第1の工程と、前記開口部に第
2の硬化性導電部材を充填する第2の工程と、該第2の
硬化性導電部材を平に加工した後、その上にメッキ層を
形成する第3の工程と、該メッキ層をエッチングして所
定の第2の配線パターンを形成する第4の工程とにより
構成されることを特徴としている。
According to a first invention for solving the above-mentioned problems, a front side and a back side of an insulating substrate are connected by a first curable conductive member filled in a through hole, and a first curable conductive member is formed on the surface thereof. In which the wiring pattern is formed, a first step of forming an insulating layer on the first wiring pattern and forming an opening at a predetermined position of the insulating layer; and a second step of forming the opening in the opening. In the second step of filling the curable conductive member, the third step of flattening the second curable conductive member, and then forming a plating layer thereon, and etching the plating layer. And a fourth step of forming a predetermined second wiring pattern.

【0008】この発明の構成によれば、第1の配線パタ
ーンよりなる導電層表面に絶縁層を形成し、該絶縁層に
開口部を設け、この開口部に硬化性導電部材を充填して
スルーホールとの電気的接続を保持することにより、第
1の配線パターンの上に更に第2の配線パターンを作成
することができ、しかも、第1の配線パターンと第2の
配線パターンとの電気的接続を確実にすることができ
る。そして、3層以上の信頼性の高い回路基板を製造す
ることができる。
According to the structure of the present invention, the insulating layer is formed on the surface of the conductive layer formed of the first wiring pattern, the opening is provided in the insulating layer, and the opening is filled with the curable conductive member to form the through layer. By maintaining the electrical connection with the hole, the second wiring pattern can be further formed on the first wiring pattern, and the electrical connection between the first wiring pattern and the second wiring pattern can be achieved. The connection can be secured. Then, a highly reliable circuit board having three or more layers can be manufactured.

【0009】この場合において、前記第1の工程から第
4の工程を繰り返すことにより、任意の層数の回路基板
を作成することを特徴としている。この発明の構成によ
れば、前記第1の工程から第4の工程を繰り返すことに
より、任意の層数の回路基板を作成することができ、し
かも作成された回路基板は信頼性の高いものとなる。
In this case, the circuit board having an arbitrary number of layers is characterized by repeating the first to fourth steps. According to the configuration of the present invention, by repeating the first to fourth steps, a circuit board having an arbitrary number of layers can be created, and the created circuit board is highly reliable. Become.

【0010】前記した課題を解決する第2の発明は、絶
縁基板の表と裏を貫通するスルーホールと、該スルーホ
ールを充填する第1の硬化性導電部材と、前記絶縁基板
の表と裏に形成された第1の配線パターンと、該第1の
配線パターンの上に形成された絶縁層と、該絶縁層の所
定の位置に形成された開口部と、該開口部を充填する第
2の硬化性導電部材と、該第2の硬化性導電部材を含む
前記絶縁層の上に形成された第2の配線パターンとで構
成されることを特徴としている。
A second invention for solving the above-mentioned problems is to provide a through hole penetrating the front and back of the insulating substrate, a first curable conductive member filling the through hole, and the front and back of the insulating substrate. A first wiring pattern formed on the first wiring pattern, an insulating layer formed on the first wiring pattern, an opening formed at a predetermined position of the insulating layer, and a second filling the opening. And a second wiring pattern formed on the insulating layer including the second curable conductive member.

【0011】この発明の構成によれば、第1の配線パタ
ーンよりなる導電層表面に絶縁層を形成し、該絶縁層に
開口部を設け、この開口部に硬化性導電部材を充填して
スルーホールとの電気的接続を保持することにより、第
1の配線パターンの上に更に第2の配線パターンを作成
することができ、しかも、第1の配線パターンと第2の
配線パターンとの電気的接続を確実にすることができ
る。そして、3層以上の信頼性の高い回路基板を製造す
ることができる。
According to the structure of the present invention, the insulating layer is formed on the surface of the conductive layer formed of the first wiring pattern, the opening is provided in the insulating layer, and the opening is filled with the curable conductive member to form the through layer. By maintaining the electrical connection with the hole, the second wiring pattern can be further formed on the first wiring pattern, and the electrical connection between the first wiring pattern and the second wiring pattern can be achieved. The connection can be secured. Then, a highly reliable circuit board having three or more layers can be manufactured.

【0012】この場合において、前記絶縁層と、開口部
と、第2の硬化性導電部材と、第2の配線パターンを必
要に応じて追加することにより任意の層数の回路基板を
作成することを特徴としている。
In this case, the insulating layer, the opening, the second curable conductive member, and the second wiring pattern are added as necessary to form a circuit board having an arbitrary number of layers. Is characterized by.

【0013】この発明の構成によれば、前記絶縁層と、
開口部と、第2の硬化性導電部材と、第2の配線パター
ンを必要に応じて追加することにより任意の層数の回路
基板を作成することができ、しかも信頼性の高い回路基
板を提供することができる。
According to the structure of the present invention, the insulating layer,
A circuit board with an arbitrary number of layers can be created by adding an opening, a second curable conductive member, and a second wiring pattern as needed, and a highly reliable circuit board is provided. can do.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図1は本発明方法の一実
施の形態例を示すフローチャートである。本発明方法
は、絶縁基板の表と裏がスルーホールに充填された第1
の硬化性導電部材で接続され、その表面に第1の配線パ
ターンが形成されたものにおいて、該第1の配線パター
ンの上に絶縁層を形成し、前記スルーホールと対応する
位置に開口部を形成する第1の工程と、前記開口部に第
2の硬化性導電部材を充填する第2の工程と、該第2の
硬化性導電部材を平に加工した後、その上にメッキ層を
形成する第3の工程と、該メッキ層をエッチングして所
定の第2の配線パターンを形成する第4の工程とにより
構成される。そして、このようなシーケンスをとること
により、3層以上の信頼性の高い回路基板の製造方法及
び回路基板を提供することができる。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a flowchart showing an embodiment of the method of the present invention. The method of the present invention is the first method in which the front and back of the insulating substrate are filled in through holes.
Which is connected by the curable conductive member and has a first wiring pattern formed on its surface, an insulating layer is formed on the first wiring pattern, and an opening is formed at a position corresponding to the through hole. First step of forming, second step of filling the second curable conductive member into the opening, and flat processing of the second curable conductive member, and then forming a plating layer thereon. And a fourth step of etching the plated layer to form a predetermined second wiring pattern. Then, by adopting such a sequence, it is possible to provide a highly reliable method of manufacturing a circuit board having three or more layers and a circuit board.

【0015】図2,図3は本発明方法による回路基板の
製造工程の一実施の形態例を示す図である。図5と同一
のものは、同一の符合を付して示す。本発明では、絶縁
基板1の両面に第1の配線パターンを形成するまでの工
程は、図5に示すものと同じである。従って、図2の
(a)は図5の(e)に示すものと同じである。
2 and 3 are views showing an embodiment of a process for manufacturing a circuit board by the method of the present invention. The same components as those in FIG. 5 are denoted by the same reference numerals. In the present invention, the steps up to forming the first wiring pattern on both surfaces of the insulating substrate 1 are the same as those shown in FIG. Therefore, (a) of FIG. 2 is the same as that shown in (e) of FIG.

【0016】(a)(a)において、1はガラスエポキ
シ等の絶縁基板、2は該絶縁基板1を貫通するスルーホ
ール、4は該スルーホール2に充填された第1の硬化性
導電部材である銅ペーストである。6は絶縁基板1の表
面と裏面に形成された第1の配線パターンである。
In (a) and (a), 1 is an insulating substrate made of glass epoxy or the like, 2 is a through hole penetrating the insulating substrate 1, and 4 is a first curable conductive member filled in the through hole 2. A certain copper paste. Reference numeral 6 is a first wiring pattern formed on the front and back surfaces of the insulating substrate 1.

【0017】ここで、銅ペースト4の成分について説明
する。銅ペーストとしては、以下の組成の銅ペーストを
用いた。即ち、バインダー成分として、エポキシ当量が
173g/当量のビスフェノールAジグリシジルエーテ
ルと該ビスフェノールAジグリシジルエーテル100重
量部に対して、69重量部のウンデシルグリシジルエー
テルと、硬化剤としてノボラック型フェノール樹脂を5
7重量部と、銅粉として、平均粒径10.5μmの樹枝
状銅粉をバインダーに対し400重量部添加し、更に2
−エチル−4−メチルイミダゾールを、バインダー10
0重量部に対し2.8重量部加えたものを三本ロールで
45分間混練して銅ペーストを調製した。
Here, the components of the copper paste 4 will be described. A copper paste having the following composition was used as the copper paste. That is, as a binder component, 69 parts by weight of undecyl glycidyl ether per 100 parts by weight of bisphenol A diglycidyl ether having an epoxy equivalent of 173 g / equivalent and 100 parts by weight of the bisphenol A diglycidyl ether, and a novolak type phenol resin as a curing agent are used. 5
7 parts by weight and, as copper powder, 400 parts by weight of dendritic copper powder having an average particle size of 10.5 μm was added to the binder, and further 2
-Ethyl-4-methylimidazole, binder 10
What added 2.8 weight part with respect to 0 weight part was knead | mixed for 45 minutes with a three roll, and the copper paste was prepared.

【0018】(b)(a)に示す状態から、スルーホー
ル2を含む第1層配線パターン6上に、絶縁層を形成す
るため、感光性絶縁レジスト(プロビコート5000:
商品名、日本ペイント社製)を塗布し、乾燥し、露光、
現像を行なった後、熱硬化し、絶縁層10を形成する。
そして、絶縁基板1の表面と裏面の電気的接続を必要と
する部分(即ち、スルーホールに対応する部分)又はそ
の他の所定の位置に直径0.15mmの開口部11を形
成する。
In order to form an insulating layer on the first layer wiring pattern 6 including the through holes 2 from the state shown in (b) and (a), a photosensitive insulating resist (Probicoat 5000:
Product name, made by Nippon Paint Co., Ltd.), dried, exposed,
After developing, it is thermally cured to form the insulating layer 10.
Then, the opening 11 having a diameter of 0.15 mm is formed at a portion (that is, a portion corresponding to the through hole) where electrical connection is required between the front surface and the back surface of the insulating substrate 1 or another predetermined position.

【0019】(c)次に、この開口部11に、第2の硬
化性導電部材12としての銅ペーストを充填する。該銅
ペースト12の成分としては、バインダーの主成分がレ
ゾール型のフェノール樹脂であるタツタ電線(株)製銅
ペーストNF−2000を用いた。具体的には、銅ペー
スト12を、絶縁層10より0.05mm突出するよう
にスクリーン印刷法によって充填し、ベルトコンベア式
遠赤外炉で最高温度230゜C、硬化時間6分の条件で
第2の銅ペースト12を硬化させる。
(C) Next, the opening 11 is filled with a copper paste as the second curable conductive member 12. As a component of the copper paste 12, a copper paste NF-2000 manufactured by Tatsuta Electric Wire Co., Ltd. in which a binder is a resol-type phenol resin is used. Specifically, the copper paste 12 is filled by a screen printing method so as to protrude from the insulating layer 10 by 0.05 mm, and the first temperature is set to 230 ° C. in a belt conveyor type far infrared furnace and the curing time is set to 6 minutes. The second copper paste 12 is hardened.

【0020】(d)絶縁層10及び硬化性導電部材12
の硬化体によって構成される表面を360番のバフと6
00番のバフを順次使用して、平滑に研削する。この結
果、第2の銅ペースト12は、絶縁層10から突出せ
ず、平になる。
(D) Insulating layer 10 and curable conductive member 12
The surface composed of the cured product of No. 360 buff and 6
Use No. 00 buff sequentially to grind smoothly. As a result, the second copper paste 12 does not protrude from the insulating layer 10 and becomes flat.

【0021】(e)次に、銅ペースト12を含む平滑に
された絶縁層表面に無電解鍍金、電気鍍金を施し、厚さ
10μmの銅鍍金層(メッキ層)20を形成する。
(E) Next, the surface of the smoothed insulating layer containing the copper paste 12 is subjected to electroless plating or electroplating to form a copper plating layer (plating layer) 20 having a thickness of 10 μm.

【0022】(f)次に、このメッキ層表面に、エッチ
ングレジストをラミネートし、露光、現像してレジスト
パターンを形成し、塩化第2鉄エッチング液でエッチン
グを行なった後、エッチングレジストを剥離することに
より、第2層配線パターン21を形成する。これによ
り、絶縁基板1の表面と裏面のそれぞれに2層で計4層
の配線パターンを有する多層回路基板を得ることができ
る。
(F) Next, an etching resist is laminated on the surface of the plating layer, exposed and developed to form a resist pattern, and after etching with a ferric chloride etching solution, the etching resist is peeled off. Thereby, the second layer wiring pattern 21 is formed. This makes it possible to obtain a multilayer circuit board having a wiring pattern of two layers on each of the front surface and the back surface of the insulating substrate 1 and a total of four layers.

【0023】本発明によれば、絶縁基板の表と裏がスル
ーホールに充填された第1の硬化性導電部材で接続さ
れ、その表面に第1の配線パターンが形成されたものに
おいて、該第1の配線パターンの上に絶縁層を形成し、
該絶縁層の所定の位置に開口部を形成する第1の工程
と、前記開口部に第2の硬化性導電部材を充填する第2
の工程と、該第2の硬化性導電部材を平に加工した後、
その上にメッキ層を形成する第3の工程と、該メッキ層
をエッチングして所定の配線パターンを形成する第4の
工程とにより構成されることにより、第1の配線パター
ンよりなる導電層表面に絶縁層を形成し、該絶縁層に開
口部を設け、この開口部に硬化性導電部材を充填してス
ルーホールとの電気的接続を保持することにより、第1
の配線パターンの上に更に第2の配線パターンを作成す
ることができ、しかも、第1の配線パターンと第2の配
線パターンとの電気的接続を確実にすることができる。
そして、3層以上(ここでは4層)の信頼性の高い回路
基板を製造することができる。
According to the present invention, the front and back of the insulating substrate are connected by the first curable conductive member filled in the through hole, and the first wiring pattern is formed on the surface of the first curable conductive member. Form an insulating layer on the wiring pattern of 1,
A first step of forming an opening at a predetermined position of the insulating layer, and a second step of filling the opening with a second curable conductive member
And the step of flattening the second curable conductive member,
The conductive layer surface formed of the first wiring pattern is constituted by a third step of forming a plating layer thereon and a fourth step of etching the plating layer to form a predetermined wiring pattern. An insulating layer is formed on the insulating layer, an opening is formed in the insulating layer, and the opening is filled with a curable conductive member to maintain electrical connection with the through hole.
It is possible to further form a second wiring pattern on the wiring pattern, and it is possible to ensure electrical connection between the first wiring pattern and the second wiring pattern.
Then, a highly reliable circuit board having three or more layers (here, four layers) can be manufactured.

【0024】上述の実施の形態例では、絶縁基板の表面
と裏面にそれぞれ2層ずつ、計4層の回路基板を作成し
た場合を例にとった。しかしながら、本発明はこれに限
るものではない。前記絶縁層を形成し、該絶縁層に開口
部を形成し、該開口部に硬化性導電部材を充填し、平滑
化し、その表面にメッキ層を形成する工程を絶縁基板1
の表面と裏面又はその何れかの面に設けることにより、
任意の層数の回路基板を作成することができ、しかも作
成された回路基板は信頼性の高いものとなる。
In the above-described embodiment, the case where a circuit board having a total of four layers, two layers each on the front surface and the back surface of the insulating substrate, is prepared as an example. However, the present invention is not limited to this. The process of forming the insulating layer, forming an opening in the insulating layer, filling the opening with a curable conductive member, smoothing it, and forming a plating layer on the surface of the insulating substrate 1
By providing on the front surface and the back surface of or any of the surfaces,
A circuit board having an arbitrary number of layers can be produced, and the produced circuit board is highly reliable.

【0025】図3の(f)は、完成された4層の回路基
板の構造を示す図である。図において、2は絶縁基板1
の表と裏を貫通するスルーホール、3は絶縁基板1の表
面と裏面にそれぞれ形成された銅箔、4は該スルーホー
ル2を充填する第1の硬化性導電部材としての銅ペース
ト(第1の銅ペースト)、6は前記絶縁基板1の表と裏
に形成された第1の配線パターン、10は該第1の配線
パターン6の上に形成された絶縁層、11は該絶縁層1
0の所定の位置に形成された開口部、12は該開口部1
1を充填する第2の硬化性導電部材ととしての銅ペース
ト(第2の銅ペースト)、21は該第2の硬化性導電部
材12を含む前記絶縁層の上に形成された第2の配線パ
ターンである。
FIG. 3F is a view showing the structure of the completed four-layer circuit board. In the figure, 2 is an insulating substrate 1.
Through holes 3 and 3 are copper foils formed on the front surface and the back surface of the insulating substrate 1, respectively, and 4 is a copper paste (first copper conductive film) filling the through holes 2 (first copper foil). Copper paste), 6 is a first wiring pattern formed on the front and back of the insulating substrate 1, 10 is an insulating layer formed on the first wiring pattern 6, and 11 is the insulating layer 1.
0 is an opening formed at a predetermined position, 12 is the opening 1
1 is a copper paste (second copper paste) as a second curable conductive member, and 21 is a second wiring formed on the insulating layer including the second curable conductive member 12. It is a pattern.

【0026】回路基板をこのように構成することによ
り、第1の配線パターンよりなる導電層表面に絶縁層を
形成し、該絶縁層に開口部を設け、この開口部に硬化性
導電部材を充填してスルーホールとの電気的接続を保持
することにより、第1の配線パターンの上に更に第2の
配線パターンを作成することができ、しかも、第1の配
線パターンと第2の配線パターンとの電気的接続を確実
にすることができる。そして、3層以上の信頼性の高い
回路基板を製造することができる。
By thus configuring the circuit board, the insulating layer is formed on the surface of the conductive layer formed of the first wiring pattern, the insulating layer is provided with an opening, and the opening is filled with the curable conductive member. By maintaining the electrical connection with the through hole, a second wiring pattern can be further formed on the first wiring pattern, and furthermore, the first wiring pattern and the second wiring pattern can be formed. The electrical connection of the can be ensured. Then, a highly reliable circuit board having three or more layers can be manufactured.

【0027】上述の実施の形態例では、絶縁基板1の両
面に2層目を形成する場合を例にとったが、表面又は裏
面の何れか一方に2層目を形成することができる。この
場合には回路基板は3層となる。
In the above-described embodiment, the case where the second layer is formed on both surfaces of the insulating substrate 1 is taken as an example, but the second layer can be formed on either the front surface or the back surface. In this case, the circuit board has three layers.

【0028】また、上述の実施の形態例では、絶縁基板
1の表面と裏面にそれぞれ2層ずつ、計4層の回路基板
を実現した場合を例にとった。しかしながら、本発明は
これに限るものではなく、前記絶縁層10と、開口部1
1と、第2の硬化性導電部材12と、第2の配線パター
ン21を必要に応じて絶縁基板1の表面と裏面又はその
何れかの面に追加することにより任意の層数の回路基板
を作成することができる。
Further, in the above-described embodiment, the case where a circuit board having a total of four layers, two layers each on the front surface and the back surface of the insulating substrate 1 is realized is taken as an example. However, the present invention is not limited to this, and the insulating layer 10 and the opening 1
1, the second curable conductive member 12, and the second wiring pattern 21 are added to the front surface and / or the back surface of the insulating substrate 1 or any one of the surfaces thereof as necessary to form a circuit board having an arbitrary number of layers. Can be created.

【0029】[0029]

【実施例】前述のようにして得られた多層回路基板の表
裏に位置し、かつ共通するスルーホールに接続する配線
パターン21間の抵抗を測定した結果、平均で23mΩ
であった。また、図4に示すような多層回路基板の表裏
に位置する配線パターン間を含むテストパターンを使用
したJIS C−5012の熱衝撃試験(−65゜C×
30分←→125゜C×30分:図4において(1)と
(1)、(2)と(2)、(3)と(3)間の抵抗測
定)において、サイクル数100回を過ぎても、上記の
多層回路基板の表裏に位置する配線パターン21間を含
むテストパターンの導通があり、また、その後の電気的
抵抗の上昇も殆どなかった。
EXAMPLE The resistance between the wiring patterns 21 located on the front and back of the multilayer circuit board obtained as described above and connected to a common through hole was measured, and as a result, the average was 23 mΩ.
Met. In addition, the thermal shock test of JIS C-5012 (-65 ° C ×) using a test pattern including between the wiring patterns located on the front and back sides of the multilayer circuit board as shown in FIG.
30 minutes ← → 125 ° C x 30 minutes: In Fig. 4, in (1) and (1), (2) and (2), (3) and (3) resistance measurement), the number of cycles exceeds 100 times. However, there was continuity of the test pattern including between the wiring patterns 21 located on the front and back sides of the multilayer circuit board, and there was almost no increase in electrical resistance thereafter.

【0030】[0030]

【発明の効果】以上、詳細に説明したように、第1の発
明によれば、絶縁基板の表と裏がスルーホールに充填さ
れた第1の硬化性導電部材で接続され、その表面に第1
の配線パターンが形成されたものにおいて、該第1の配
線パターンの上に絶縁層を形成し、該絶縁層の所定の位
置に開口部を形成する第1の工程と、前記開口部に第2
の硬化性導電部材を充填する第2の工程と、該第2の硬
化性導電部材を平に加工した後、その上にメッキ層を形
成する第3の工程と、該メッキ層をエッチングして所定
の第2の配線パターンを形成する第4の工程とにより構
成されることにより、第1の配線パターンよりなる導電
層表面に絶縁層を形成し、該絶縁層に開口部を設け、こ
の開口部に硬化性導電部材を充填してスルーホールとの
電気的接続を保持することにより、第1の配線パターン
の上に更に第2の配線パターンを作成することができ、
しかも、第1の配線パターンと第2の配線パターンとの
電気的接続を確実にすることができる。そして、3層以
上の信頼性の高い回路基板を製造することができる。
As described above in detail, according to the first aspect of the invention, the front and back of the insulating substrate are connected by the first curable conductive member filled in the through hole, and the first and second curable conductive members are connected to the surface of the first curable conductive member. 1
In which the wiring pattern is formed, a first step of forming an insulating layer on the first wiring pattern and forming an opening at a predetermined position of the insulating layer; and a second step of forming the opening in the opening.
In the second step of filling the curable conductive member, the third step of flattening the second curable conductive member, and then forming a plating layer thereon, and etching the plating layer. And a fourth step of forming a predetermined second wiring pattern, whereby an insulating layer is formed on the surface of the conductive layer formed of the first wiring pattern, an opening is provided in the insulating layer, and the opening is formed. The second wiring pattern can be further formed on the first wiring pattern by filling the portion with the curable conductive member and maintaining the electrical connection with the through hole,
Moreover, it is possible to ensure the electrical connection between the first wiring pattern and the second wiring pattern. Then, a highly reliable circuit board having three or more layers can be manufactured.

【0031】この場合において、前記第1の工程から第
4の工程を繰り返すことにより、任意の層数の回路基板
を作成することができ、しかも作成された回路基板は信
頼性の高いものとなる。
In this case, by repeating the first to fourth steps, a circuit board having an arbitrary number of layers can be produced, and the produced circuit board becomes highly reliable. .

【0032】第2の発明によれば、絶縁基板の表と裏を
貫通するスルーホールと、該スルーホールを充填する第
1の硬化性導電部材と、前記絶縁基板の表と裏に形成さ
れた第1の配線パターンと、該第1の配線パターンの上
に形成された絶縁層と、該絶縁層の所定の位置に形成さ
れた開口部と、該開口部を充填する第2の硬化性導電部
材と、該第2の硬化性導電部材を含む前記絶縁層の上に
形成された第2の配線パターンとで構成されることによ
り、第1の配線パターンよりなる導電層表面に絶縁層を
形成し、該絶縁層に開口部を設け、この開口部に硬化性
導電部材を充填してスルーホールとの電気的接続を保持
することにより、第1の配線パターンの上に更に第2の
配線パターンを作成することができ、しかも、第1の配
線パターンと第2の配線パターンとの電気的接続を確実
にすることができる。そして、3層以上の信頼性の高い
回路基板を製造することができる。
According to the second invention, through holes penetrating the front and back of the insulating substrate, the first curable conductive member filling the through holes, and the front and back of the insulating substrate are formed. A first wiring pattern, an insulating layer formed on the first wiring pattern, an opening formed at a predetermined position of the insulating layer, and a second curable conductive material filling the opening. And a second wiring pattern formed on the insulating layer including the second curable conductive member to form an insulating layer on the surface of the conductive layer formed of the first wiring pattern. Then, by providing an opening in the insulating layer and filling the opening with a curable conductive member to maintain electrical connection with the through hole, a second wiring pattern is further formed on the first wiring pattern. And the first wiring pattern and the second wiring pattern. The electrical connection between the wiring pattern can be ensured. Then, a highly reliable circuit board having three or more layers can be manufactured.

【0033】本発明によれば、回路基板の表面を平坦に
できるため、開口部に該当する位置にも部品を実装する
ことができる。また、開口部に直接メッキする必要があ
る場合、メッキ液が絶縁層と銅箔との間に入り込み、ハ
ガレが生じるおそれがあるが、本発明によればこのよう
な問題も解消できる。
According to the present invention, since the surface of the circuit board can be flattened, the component can be mounted at the position corresponding to the opening. In addition, when it is necessary to directly plate the opening, the plating solution may enter between the insulating layer and the copper foil to cause peeling, but the present invention can solve such a problem.

【0034】このように、本発明によれば、3層以上の
信頼性の高い回路基板の製造方法及び回路基板を提供す
ることができる。
As described above, according to the present invention, it is possible to provide a highly reliable method of manufacturing a circuit board having three or more layers and a circuit board.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法の一実施の形態例を示すフローチャ
ートである。
FIG. 1 is a flowchart showing an embodiment of the method of the present invention.

【図2】本発明方法による回路基板の製造工程の一実施
の形態例を示す図である。
FIG. 2 is a diagram showing an example of an embodiment of a manufacturing process of a circuit board according to the method of the present invention.

【図3】本発明方法による回路基板の製造工程の一実施
の形態例を示す図である。
FIG. 3 is a diagram showing an example of an embodiment of a manufacturing process of a circuit board according to the method of the present invention.

【図4】熱衝撃試験用の回路基板の構造を示す説明図で
ある。
FIG. 4 is an explanatory diagram showing a structure of a circuit board for a thermal shock test.

【図5】従来の回路基板の製造工程を示す図である。FIG. 5 is a diagram showing a manufacturing process of a conventional circuit board.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 スルーホール 3 銅箔 4 第1の銅ペースト(硬化性導電部材) 6 第1の配線パターン 10 絶縁層 11 開口部 12 第2の銅ペースト(硬化性導電部材) 20 メッキ層 21 第2の配線パターン 1 Insulating Substrate 2 Through Hole 3 Copper Foil 4 First Copper Paste (Curable Conductive Member) 6 First Wiring Pattern 10 Insulating Layer 11 Opening 12 Second Copper Paste (Curable Conductive Member) 20 Plating Layer 21 2 wiring patterns

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板の表と裏がスルーホールに充填
された第1の硬化性導電部材で接続され、その表面に第
1の配線パターンが形成されたものにおいて、該第1の
配線パターンの上に絶縁層を形成し、該絶縁層の所定の
位置に開口部を形成する第1の工程と、 前記開口部に第2の硬化性導電部材を充填する第2の工
程と、 該第2の硬化性導電部材を平に加工した後、その上にメ
ッキ層を形成する第3の工程と、 該メッキ層をエッチングして所定の第2の配線パターン
を形成する第4の工程とにより構成される回路基板の製
造方法。
1. A front surface and a back surface of an insulating substrate are connected by a first curable conductive member filled in a through hole, and a first wiring pattern is formed on the surface of the first wiring pattern. A first step of forming an insulating layer on the insulating layer and forming an opening at a predetermined position of the insulating layer; a second step of filling the opening with a second curable conductive member; After the flattening of the curable conductive member No. 2 is performed, a third step of forming a plating layer thereon and a fourth step of etching the plating layer to form a predetermined second wiring pattern are performed. A method of manufacturing a configured circuit board.
【請求項2】 前記第1の工程から第4の工程を繰り返
すことにより、任意の層数の回路基板を作成することを
特徴とする請求項1記載の回路基板の製造方法。
2. The method for manufacturing a circuit board according to claim 1, wherein the circuit board having an arbitrary number of layers is created by repeating the first step to the fourth step.
【請求項3】 絶縁基板の表と裏を貫通するスルーホー
ルと、 該スルーホールを充填する第1の硬化性導電部材と、 前記絶縁基板の表と裏に形成された第1の配線パターン
と、 該第1の配線パターンの上に形成された絶縁層と、 該絶縁層の所定の位置に形成された開口部と、 該開口部を充填する第2の硬化性導電部材と、 該第2の硬化性導電部材を含む前記絶縁層の上に形成さ
れた第2の配線パターンとで構成される回路基板。
3. A through hole penetrating the front and back of the insulating substrate, a first curable conductive member filling the through hole, and a first wiring pattern formed on the front and back of the insulating substrate. An insulating layer formed on the first wiring pattern, an opening formed at a predetermined position in the insulating layer, a second curable conductive member filling the opening, And a second wiring pattern formed on the insulating layer including the curable conductive member.
【請求項4】 前記絶縁層と、開口部と、第2の硬化性
導電部材と、第2の配線パターンを必要に応じて追加す
ることにより任意の層数の回路基板を作成することを特
徴とする請求項3記載の回路基板。
4. A circuit board having an arbitrary number of layers is created by adding the insulating layer, the opening, the second curable conductive member, and the second wiring pattern as needed. The circuit board according to claim 3.
JP14537096A 1996-06-07 1996-06-07 Circuit board and manufacture thereof Pending JPH09326562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14537096A JPH09326562A (en) 1996-06-07 1996-06-07 Circuit board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14537096A JPH09326562A (en) 1996-06-07 1996-06-07 Circuit board and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH09326562A true JPH09326562A (en) 1997-12-16

Family

ID=15383659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14537096A Pending JPH09326562A (en) 1996-06-07 1996-06-07 Circuit board and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH09326562A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6936774B2 (en) 2000-02-09 2005-08-30 Matsushita Electric Industrial Co., Ltd. Wiring substrate produced by transfer material method
EP1933376A2 (en) 2000-02-09 2008-06-18 Matsushita Electric Industrial Co., Ltd. Transfer material, method for producing the same and wiring substrate produced by using the same
US7888789B2 (en) 2000-02-09 2011-02-15 Panasonic Corporation Transfer material used for producing a wiring substrate

Similar Documents

Publication Publication Date Title
US5473120A (en) Multilayer board and fabrication method thereof
US5243142A (en) Printed wiring board and process for producing the same
US5079065A (en) Printed-circuit substrate and method of making thereof
JPH11126978A (en) Multilayered wiring board
GB2169848A (en) Multi-layer printed circuit board
KR20040061409A (en) Two-sided PCB without via hole and the manufacturing method thereof
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
JP2000349437A (en) Multilayered wiring board and its manufacture
JP3728068B2 (en) Multilayer wiring board
JP2002198654A (en) Electric element built-in wiring board and method of manufacturing the same
JP3982233B2 (en) Wiring board manufacturing sheet material and multilayer board
JPH09331152A (en) Manufacture of circuit board
JPH03120892A (en) Multilayer printed circuit board and manufacture thereof
JPH09326562A (en) Circuit board and manufacture thereof
JPH11317578A (en) Manufacture of wiring board
JPH06232560A (en) Multilayer circuit board and manufacture thereof
JPH09326563A (en) Circuit board and manufacture thereof
JP2003046244A (en) Multilayer wiring board and its manufacturing method
JP3576297B2 (en) Electrical inspection jig and manufacturing method thereof
CN114641136B (en) Manufacturing method of copper layer boss of circuit board and circuit board
JPH08264955A (en) Multilayer circuit board and manufacture thereof
JPH09326564A (en) Manufacture of circuit board
JPH08316602A (en) Circuit board
JP2000216546A (en) Laminated board having bottomed via hole
JPH08316601A (en) Circuit board and manufacturing method