JPH09322544A - インバータの出力電流多重化装置 - Google Patents
インバータの出力電流多重化装置Info
- Publication number
- JPH09322544A JPH09322544A JP8137315A JP13731596A JPH09322544A JP H09322544 A JPH09322544 A JP H09322544A JP 8137315 A JP8137315 A JP 8137315A JP 13731596 A JP13731596 A JP 13731596A JP H09322544 A JPH09322544 A JP H09322544A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- output
- inverter
- voltage command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 電流の高調波リップル成分を低減できる高性
能なインバータの出力電流多重化装置を提供する。 【解決手段】 Ｒ相にスイッチングブリッジ回路１３
ａ，１３ｂを有し、Ｓ相にスイッチングブリッジ回路１
３ｃ，１３ｄを有するとともに、Ｔ相にスイッチングブ
リッジ回路１３ｅ，１３ｆを有するインバータに、多重
巻線トランス２１Ｒ〜２１Ｔからなる出力回路２０を接
続し、各多重巻線トランスの入力巻線２２ａを各スイッ
チングブリッジ回路の出力段に接続するとともに隣出合
うブリッジ回路の出力段にそれぞれ高周波リップル除去
手段としてのカップリングリアクトル２８の巻線を接続
する。
能なインバータの出力電流多重化装置を提供する。 【解決手段】 Ｒ相にスイッチングブリッジ回路１３
ａ，１３ｂを有し、Ｓ相にスイッチングブリッジ回路１
３ｃ，１３ｄを有するとともに、Ｔ相にスイッチングブ
リッジ回路１３ｅ，１３ｆを有するインバータに、多重
巻線トランス２１Ｒ〜２１Ｔからなる出力回路２０を接
続し、各多重巻線トランスの入力巻線２２ａを各スイッ
チングブリッジ回路の出力段に接続するとともに隣出合
うブリッジ回路の出力段にそれぞれ高周波リップル除去
手段としてのカップリングリアクトル２８の巻線を接続
する。
Description
【０００１】
【発明の属する技術分野】本発明は、電流制御型多重イ
ンバータに係り、特に電力用アクティブフィルタやモー
タドライブに用いられる電流制御型インバータにおける
出力電流多重化装置に関する。
ンバータに係り、特に電力用アクティブフィルタやモー
タドライブに用いられる電流制御型インバータにおける
出力電流多重化装置に関する。
【０００２】
【従来の技術】現在、インバータの出力電流多重化装置
として種々のものが提案されている。図５は従来のイン
バータの出力電流多重化装置の一例を示すもので、同図
において１０はインバータ、２０は出力回路、３０はイ
ンバータ１０の出力電流を制御する電流制御回路であ
る。
として種々のものが提案されている。図５は従来のイン
バータの出力電流多重化装置の一例を示すもので、同図
において１０はインバータ、２０は出力回路、３０はイ
ンバータ１０の出力電流を制御する電流制御回路であ
る。
【０００３】図５に示すように、インバータ１０におい
て１１は直流電源、１２はコンデンサ、１３ａ〜１３ｆ
はスイッチングブリッジ回路、１４，１５，１６，１７
はスイッチ素子である。スイッチングブリッジ回路１３
ａ，１３ｂによってＲ相分が形成され、スイッチングブ
リッジ回路１３ｃ，１３ｄによってＳ相分が形成される
とともに、スイッチングブリッジ回路１３ｅ，１３ｆに
よってＴ相分が形成される。
て１１は直流電源、１２はコンデンサ、１３ａ〜１３ｆ
はスイッチングブリッジ回路、１４，１５，１６，１７
はスイッチ素子である。スイッチングブリッジ回路１３
ａ，１３ｂによってＲ相分が形成され、スイッチングブ
リッジ回路１３ｃ，１３ｄによってＳ相分が形成される
とともに、スイッチングブリッジ回路１３ｅ，１３ｆに
よってＴ相分が形成される。
【０００４】出力回路２０は、Ｒ相分の多重巻線トラン
ス２１ＲとＳ相分の多重巻線トランス２１ＳおよびＴ相
分の多重巻線トランス２１Ｔによって構成され、各多重
巻線トランスは入力巻線２２ａ，２２ｂおよび出力巻線
２３ａ，２３ｂによって構成され、図示のように接続さ
れている。また、出力回路２０は抵抗２４とコンデンサ
２５を直列接続してなるリップル除去フィルタ２６を有
する。２７Ｒ，２７Ｓ，２７Ｔは出力端子、２７Ｎは中
性点端子である。
ス２１ＲとＳ相分の多重巻線トランス２１ＳおよびＴ相
分の多重巻線トランス２１Ｔによって構成され、各多重
巻線トランスは入力巻線２２ａ，２２ｂおよび出力巻線
２３ａ，２３ｂによって構成され、図示のように接続さ
れている。また、出力回路２０は抵抗２４とコンデンサ
２５を直列接続してなるリップル除去フィルタ２６を有
する。２７Ｒ，２７Ｓ，２７Ｔは出力端子、２７Ｎは中
性点端子である。
【０００５】電流制御回路３０は、３１のインバータの
出力電流を検出するホール素子や変流器等の電流検出器
を有し、図６に示すように構成されており、各相分の電
流制御回路が設けられている。図６において３２ａ，３
２ｂは突き合わせ回路、３３ａ，３３ｂは電流制御ブロ
ックである。
出力電流を検出するホール素子や変流器等の電流検出器
を有し、図６に示すように構成されており、各相分の電
流制御回路が設けられている。図６において３２ａ，３
２ｂは突き合わせ回路、３３ａ，３３ｂは電流制御ブロ
ックである。
【０００６】各単相インバータの出力電流は電流検出器
３１により検出され、電流指令値に追従するように各ゲ
ート信号が制御される。
３１により検出され、電流指令値に追従するように各ゲ
ート信号が制御される。
【０００７】
【発明が解決しようとする課題】図５に示す回路構成で
は、単相インバータの各出力電流は、個別に制御される
ためスイッチングリップルの多重化ができず、高調波成
分の増大やリップル除去フィルタの損失の増大につなが
るという問題があった。
は、単相インバータの各出力電流は、個別に制御される
ためスイッチングリップルの多重化ができず、高調波成
分の増大やリップル除去フィルタの損失の増大につなが
るという問題があった。
【０００８】すなわち、Ｒ相の電流を考えると（Ｓ相、
Ｔ相も同様）、Ｒ相の電流はスイッチングブリッジ回路
１３ａと１３ｂからなる２台の単相インバータによって
制御される。この各単相インバータの電流をｉR1，ｉR2
とすると、それぞれ図６に示す制御ブロックで制御され
る。しかし、ｉR1とｉR2の電流指令値は共通であるため
ほぼ同様の電流が流れる。
Ｔ相も同様）、Ｒ相の電流はスイッチングブリッジ回路
１３ａと１３ｂからなる２台の単相インバータによって
制御される。この各単相インバータの電流をｉR1，ｉR2
とすると、それぞれ図６に示す制御ブロックで制御され
る。しかし、ｉR1とｉR2の電流指令値は共通であるため
ほぼ同様の電流が流れる。
【０００９】図６に示すように、各ゲート信号は独立に
制御されるため、図７の電流波形に示すように、基本波
成分は同一となるが、リップル成分は任意に変化する。
制御されるため、図７の電流波形に示すように、基本波
成分は同一となるが、リップル成分は任意に変化する。
【００１０】したがって、合成されたトータルのＲ相電
流ｉRのリップル成分は、スイッチのタイミングが同時
に行われれば、増大し、ずれると減少することになる。
しかし、その関係は不規則に変化する。
流ｉRのリップル成分は、スイッチのタイミングが同時
に行われれば、増大し、ずれると減少することになる。
しかし、その関係は不規則に変化する。
【００１１】ここで、トータル電流のリップル成分が減
少するタイミングで各インバータ電流が変化すれば（リ
ップル成分の多重化）、不要な高調波成分が減少し、次
段に取り付けられるリップル除去フィルタの損失を低減
することが出来るわけであるが、現在の技術ではこの関
係を一定に保持することが出来ない。
少するタイミングで各インバータ電流が変化すれば（リ
ップル成分の多重化）、不要な高調波成分が減少し、次
段に取り付けられるリップル除去フィルタの損失を低減
することが出来るわけであるが、現在の技術ではこの関
係を一定に保持することが出来ない。
【００１２】本発明は上述の問題点に鑑みてなされたも
ので、その目的は電流の高調波リップル成分を低減でき
る高性能なインバータの出力電流多重化装置を提供する
ことである。
ので、その目的は電流の高調波リップル成分を低減でき
る高性能なインバータの出力電流多重化装置を提供する
ことである。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明のインバータの出力電流多重化装置は、本質
的に、一相につき複数個のスイッチングブリッジ回路を
有しこれらのブリッジ回路により直流電源からの直流電
力を交互に逆方向の電流を出力するインバータユニット
と、該インバータユニットの出力電流を入力とし負荷に
電力を伝達する出力回路と、前記スイッチングブリッジ
回路のスイッチ素子に電流制御信号を供給する電流制御
回路を備えたインバータ装置において、前記出力回路
を、前記複数個のスイッチングブリッジ回路の出力段に
それぞれ接続された複数の入力巻線と、これらの入力巻
線にそれぞれ電磁的に結合された出力巻線、および前記
複数ブリッジ回路の電流リップル除去手段によって構成
されている、ことを特徴とする。
に、本発明のインバータの出力電流多重化装置は、本質
的に、一相につき複数個のスイッチングブリッジ回路を
有しこれらのブリッジ回路により直流電源からの直流電
力を交互に逆方向の電流を出力するインバータユニット
と、該インバータユニットの出力電流を入力とし負荷に
電力を伝達する出力回路と、前記スイッチングブリッジ
回路のスイッチ素子に電流制御信号を供給する電流制御
回路を備えたインバータ装置において、前記出力回路
を、前記複数個のスイッチングブリッジ回路の出力段に
それぞれ接続された複数の入力巻線と、これらの入力巻
線にそれぞれ電磁的に結合された出力巻線、および前記
複数ブリッジ回路の電流リップル除去手段によって構成
されている、ことを特徴とする。
【００１４】また、本発明は、前記電流リップル除去手
段が、前記複数個のスイッチングブリッジ回路の互り合
う出力段にそれぞれ極性を異なる電磁的に結合された巻
線を有するカップリングリアクトルによって構成されて
いることを特徴とする。
段が、前記複数個のスイッチングブリッジ回路の互り合
う出力段にそれぞれ極性を異なる電磁的に結合された巻
線を有するカップリングリアクトルによって構成されて
いることを特徴とする。
【００１５】さらに、本発明は、前記電流制御回路が、
直流電源からの直流電力を負荷に交互に逆方向に印加す
るスイッチング手段を有するインバータの負荷電流を検
出する電流検出器と、この電流検出器の電流検出信号と
電流指令値との電流偏差値をもとに電圧指令信号を発生
する電圧指令信号発生手段と、この電圧指令手段信号発
生手段により発生された電圧指令信号を処理して前記ス
イッチング手段のスイッチ素子を制御するスイッチング
制御信号を発生する電圧指令処理手段、によって構成し
たことを特徴とする。
直流電源からの直流電力を負荷に交互に逆方向に印加す
るスイッチング手段を有するインバータの負荷電流を検
出する電流検出器と、この電流検出器の電流検出信号と
電流指令値との電流偏差値をもとに電圧指令信号を発生
する電圧指令信号発生手段と、この電圧指令手段信号発
生手段により発生された電圧指令信号を処理して前記ス
イッチング手段のスイッチ素子を制御するスイッチング
制御信号を発生する電圧指令処理手段、によって構成し
たことを特徴とする。
【００１６】また、本発明は、前記電圧指令信号発生手
段が、前記電流検出器の電流検出信号と電流指令値信号
を突き合わせて電流偏差値信号を得る突き合わせ回路
と、この突き合わせ回路の電流偏差値信号を入力として
電圧指令信号を得る複数段ヒステリシスコンパレータに
よって構成されていることを特徴とする。
段が、前記電流検出器の電流検出信号と電流指令値信号
を突き合わせて電流偏差値信号を得る突き合わせ回路
と、この突き合わせ回路の電流偏差値信号を入力として
電圧指令信号を得る複数段ヒステリシスコンパレータに
よって構成されていることを特徴とする。
【００１７】また、本発明は、前記電圧指令信号処理手
段が、前記電圧指令信号発生手段により発生した電圧指
令信号に応じて前記スイッチング手段のスイッチング状
態を選定するスイッチ状態選択回路を含むことを特徴と
する。
段が、前記電圧指令信号発生手段により発生した電圧指
令信号に応じて前記スイッチング手段のスイッチング状
態を選定するスイッチ状態選択回路を含むことを特徴と
する。
【００１８】また、本発明は、前記電圧指令処理手段
が、さらに、前記スイッチ状態選択回路の選択結果をラ
ッチするラッチ回路と、このラッチ回路のラッチ結果に
基づいて前記スイッチ状態選択回路を制御する零電圧モ
ード保持回路を含むことを特徴とする。
が、さらに、前記スイッチ状態選択回路の選択結果をラ
ッチするラッチ回路と、このラッチ回路のラッチ結果に
基づいて前記スイッチ状態選択回路を制御する零電圧モ
ード保持回路を含むことを特徴とする。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１〜図４を参照しながら説明する。
て図１〜図４を参照しながら説明する。
【００２０】図１は本発明の実施の形態によるインバー
タの出力電流制御装置を示すもので、図５のものと同一
又は相当部分には同一符号が付されている。
タの出力電流制御装置を示すもので、図５のものと同一
又は相当部分には同一符号が付されている。
【００２１】さらに詳しくは、スイッチ素子１４，１
５，１６，１７によってスイッチングブリッジ回路（１
３ａ〜１３ｆ）を形成する。前述のように、ブリッジ回
路１３ａ，１３ｂはＲ相分の２台の単相インバータを形
成し、１３ｃ，１３ｄはＳ相分の２台の単相インバータ
を、１３ｅ，１３ｆはＴ相分の２台の単相インバータを
形成する。
５，１６，１７によってスイッチングブリッジ回路（１
３ａ〜１３ｆ）を形成する。前述のように、ブリッジ回
路１３ａ，１３ｂはＲ相分の２台の単相インバータを形
成し、１３ｃ，１３ｄはＳ相分の２台の単相インバータ
を、１３ｅ，１３ｆはＴ相分の２台の単相インバータを
形成する。
【００２２】出力回路２０は多重巻線２１Ｒ，２１Ｓ，
２１Ｔおよびリップルフィルタ２６Ｒ，２６Ｓ，２６Ｔ
によって構成されている。各多重巻線２１Ｒ〜２１Ｔは
入力巻線２２ａ，２２ｂ，出力巻線２３ａ，２３ｂによ
って構成されている。
２１Ｔおよびリップルフィルタ２６Ｒ，２６Ｓ，２６Ｔ
によって構成されている。各多重巻線２１Ｒ〜２１Ｔは
入力巻線２２ａ，２２ｂ，出力巻線２３ａ，２３ｂによ
って構成されている。
【００２３】スイッチングブリッジ回路１３ａの橋絡片
には出力回路２０の多重トランス２１Ｒの入力巻線２２
ａが接続され、スイッチングブリッジ回路１３ｂの橋絡
片には多重トランス２１Ｒの入力巻線２２ｂが接続され
る。スイッチングブリッジ回路１３ｃの橋絡片には多重
トランス２１Ｓの入力巻線が接続され、スイッチングブ
リッジ回路１３ｄの橋絡片には入力巻線２２ｂが接続さ
れる。また、ブリッジ回路１３ｅの橋絡片には多重トラ
ンス２１Ｔの入力巻線２２ａが接続され、スイッチング
ブリッジ回路１３ｆの橋絡片には多重トランス２１Ｔの
入力巻線２２ｂが接続される。各多重巻線２１Ｒ〜２１
Ｔの各出力巻線２３ａと２３ｂは直列に接続され、出力
巻線２３ａと２３ｂからなる直列回路には抵抗２４とコ
ンデンサ２５を直列接続してなるリップル除去フィルタ
２６が並列に接続されている。
には出力回路２０の多重トランス２１Ｒの入力巻線２２
ａが接続され、スイッチングブリッジ回路１３ｂの橋絡
片には多重トランス２１Ｒの入力巻線２２ｂが接続され
る。スイッチングブリッジ回路１３ｃの橋絡片には多重
トランス２１Ｓの入力巻線が接続され、スイッチングブ
リッジ回路１３ｄの橋絡片には入力巻線２２ｂが接続さ
れる。また、ブリッジ回路１３ｅの橋絡片には多重トラ
ンス２１Ｔの入力巻線２２ａが接続され、スイッチング
ブリッジ回路１３ｆの橋絡片には多重トランス２１Ｔの
入力巻線２２ｂが接続される。各多重巻線２１Ｒ〜２１
Ｔの各出力巻線２３ａと２３ｂは直列に接続され、出力
巻線２３ａと２３ｂからなる直列回路には抵抗２４とコ
ンデンサ２５を直列接続してなるリップル除去フィルタ
２６が並列に接続されている。
【００２４】本実施の形態において最も特徴とするとこ
ろは、各相の２つのスイッチングブリッジ回路の橋絡片
間に、電磁的に結合された高周波電流抑制手段であるカ
ップリングトランス（差動トランス）２８を接続したこ
とである。すなわち、カップリングトランス２８は互い
に極性を異にする巻線２８ａと２８ｂによって構成され
ている。カップリングトランス２８の巻線２８ａは、Ｒ
相のスイッチングブリッジ回路１３ａの橋絡片において
巻線２２ａと直列に接続され、カップリングトランス２
８の巻線２８ｂはスイッチングブリッジ回路１３ｂの橋
絡片において巻線２２ｂと直列に接続されている。
ろは、各相の２つのスイッチングブリッジ回路の橋絡片
間に、電磁的に結合された高周波電流抑制手段であるカ
ップリングトランス（差動トランス）２８を接続したこ
とである。すなわち、カップリングトランス２８は互い
に極性を異にする巻線２８ａと２８ｂによって構成され
ている。カップリングトランス２８の巻線２８ａは、Ｒ
相のスイッチングブリッジ回路１３ａの橋絡片において
巻線２２ａと直列に接続され、カップリングトランス２
８の巻線２８ｂはスイッチングブリッジ回路１３ｂの橋
絡片において巻線２２ｂと直列に接続されている。
【００２５】また、Ｓ相のスイッチングブリッジ回路１
３ｃの橋絡片にはカップリングトランス２８の巻線２８
ａが多重トランス２１Ｓの入力巻線２２ａと直列になる
ように接続されているとともに、スイッチングブリッジ
回路１３ｄの橋絡片にはカップリングトランス２８の巻
線２８ｂが多重トランス２１Ｓの入力巻線２２ｂと直列
になるように接続されている。
３ｃの橋絡片にはカップリングトランス２８の巻線２８
ａが多重トランス２１Ｓの入力巻線２２ａと直列になる
ように接続されているとともに、スイッチングブリッジ
回路１３ｄの橋絡片にはカップリングトランス２８の巻
線２８ｂが多重トランス２１Ｓの入力巻線２２ｂと直列
になるように接続されている。
【００２６】さらに、Ｔ相のスイッチングブリッジ回路
１３ｅの橋絡片には、多重トランス２１Ｔの入力巻線２
２ａと直列になるようにカップリングトランス２８の巻
線２８ａが接続されているとともに、スイッチングブリ
ッジ回路１３ｆの橋絡片にはカップリングトランス２８
の巻線２８ｂが多重トランス２１Ｔの入力巻線２２ｂと
直列になるように接続されている。
１３ｅの橋絡片には、多重トランス２１Ｔの入力巻線２
２ａと直列になるようにカップリングトランス２８の巻
線２８ａが接続されているとともに、スイッチングブリ
ッジ回路１３ｆの橋絡片にはカップリングトランス２８
の巻線２８ｂが多重トランス２１Ｔの入力巻線２２ｂと
直列になるように接続されている。
【００２７】前述のように、電流制御回路３０は電流検
出器３１を有し、Ｒ相，Ｓ相およびＴ相の各スイッチ素
子の電流制御信号であるゲート信号を供給するために、
図２に示す回路が各相に対して設けられている。
出器３１を有し、Ｒ相，Ｓ相およびＴ相の各スイッチ素
子の電流制御信号であるゲート信号を供給するために、
図２に示す回路が各相に対して設けられている。
【００２８】図２に示すように、電流制御回路３０は電
流検出器３１の電流検出信号ｉR1（ｉS1，ｉT1）と電流
指令信号ｉ＊を入力とする突き合わせ回路３２ａ，３２
ｂおよび電流制御ブロック３３ａ，３３ｂによって構成
される。２段ヒステリシスコンパレータ３４ａ（３４
ｂ），スイッチ状態選択回路３５ａ（３５ｂ），電圧変
化検出回路３６ａ（３６ｂ），ラッチ回路３７ａ（３７
ｂ）および電圧モード保持回路３８ａ（３８ｂ）によっ
て電流制御ブロック３３ａ（３３ｂ）を構成する。
流検出器３１の電流検出信号ｉR1（ｉS1，ｉT1）と電流
指令信号ｉ＊を入力とする突き合わせ回路３２ａ，３２
ｂおよび電流制御ブロック３３ａ，３３ｂによって構成
される。２段ヒステリシスコンパレータ３４ａ（３４
ｂ），スイッチ状態選択回路３５ａ（３５ｂ），電圧変
化検出回路３６ａ（３６ｂ），ラッチ回路３７ａ（３７
ｂ）および電圧モード保持回路３８ａ（３８ｂ）によっ
て電流制御ブロック３３ａ（３３ｂ）を構成する。
【００２９】２段ヒステリシスコンパレータ３４ａ（３
４ｂ）は突き合わせ回路３２ａ（３２ｂ）からの電流偏
差信号△ｉを＋Ｅと−Ｅの２段階の電圧値と比較して電
圧指令信号Ｅ＊，０，−Ｅ＊を出力する。スイッチ状態
選択回路３５ａ（３５ｂ）は２段ヒステリシスコンパレ
ータ３４ａ（３４ｂ）からの電圧指令を入力として制御
信号の値を選択する。電圧変化検出回路３６ａ（３６
ｂ）は２段ヒステリシスコンパレータ電圧指令信号を入
力として電圧変化検出信号を出力する。ラッチ回路３７
ａ（３７ｂ）はスイッチ状態選択回路３５ａ（３５ｂ）
の選択信号を入力として制御信号Ｓ1，Ｓ2（Ｓ3，Ｓ4）
を出力するとともに、電圧変化検出回路３６ａ（３６
ｂ）の検出信号に応じて選択信号をラッチする。零電圧
モード保持回路３８ａ（３８ｂ）はラッチ回路３７ａ
（３７ｂ）に保持された前回のスイッチング時に使用し
た電圧モードを記憶し、この記憶した信号をスイッチ状
態選択回路３５ａ（３５ｂ）に入力する。
４ｂ）は突き合わせ回路３２ａ（３２ｂ）からの電流偏
差信号△ｉを＋Ｅと−Ｅの２段階の電圧値と比較して電
圧指令信号Ｅ＊，０，−Ｅ＊を出力する。スイッチ状態
選択回路３５ａ（３５ｂ）は２段ヒステリシスコンパレ
ータ３４ａ（３４ｂ）からの電圧指令を入力として制御
信号の値を選択する。電圧変化検出回路３６ａ（３６
ｂ）は２段ヒステリシスコンパレータ電圧指令信号を入
力として電圧変化検出信号を出力する。ラッチ回路３７
ａ（３７ｂ）はスイッチ状態選択回路３５ａ（３５ｂ）
の選択信号を入力として制御信号Ｓ1，Ｓ2（Ｓ3，Ｓ4）
を出力するとともに、電圧変化検出回路３６ａ（３６
ｂ）の検出信号に応じて選択信号をラッチする。零電圧
モード保持回路３８ａ（３８ｂ）はラッチ回路３７ａ
（３７ｂ）に保持された前回のスイッチング時に使用し
た電圧モードを記憶し、この記憶した信号をスイッチ状
態選択回路３５ａ（３５ｂ）に入力する。
【００３０】すなわち、まず、電流指令値と出力電流の
差分を２段のヒステリシスコンパレータに入力し、＋Ｅ
＊，０，−Ｅ＊の３値の電圧指令値に変化させる。これ
により、従来にはなかった零電圧モードの選択を可能に
する。次段のスイッチ状態選択回路では、電圧指令値が
＋Ｅ＊の場合、（Ｓ1，Ｓ2），（Ｓ3，Ｓ4）を（１，
０）に−Ｅ＊の場合は（０，１）に無条件で選択するよ
うにする。一方、電圧指令値が０の場合は（１，１）あ
るいは（０，０）のどちらかの状対を選択しなければな
らないが、これを決定するために、零電圧モード保持回
路の出力を用いる。零電圧モード保持回路は、前回のス
イッチング時に使用した零電圧モードが（１，１），
（０，０）のどちらかであるかを記憶する回路である。
スイッチ状態選択回路では、電圧指令値が０で、零電圧
モード保持回路の出力が（１，１）であるならば（０，
０）を、反対に（０，０）であるならば（１，１）を出
力するようにする。このように使用する零電圧モードを
交互に選択することにより、Ｓ1（Ｓ5，Ｓ9），Ｓ2（Ｓ
6，Ｓ10），Ｓ3（Ｓ7，Ｓ11），Ｓ4（Ｓ8，Ｓ12）のス
イッチングの均等化を可能としている。
差分を２段のヒステリシスコンパレータに入力し、＋Ｅ
＊，０，−Ｅ＊の３値の電圧指令値に変化させる。これ
により、従来にはなかった零電圧モードの選択を可能に
する。次段のスイッチ状態選択回路では、電圧指令値が
＋Ｅ＊の場合、（Ｓ1，Ｓ2），（Ｓ3，Ｓ4）を（１，
０）に−Ｅ＊の場合は（０，１）に無条件で選択するよ
うにする。一方、電圧指令値が０の場合は（１，１）あ
るいは（０，０）のどちらかの状対を選択しなければな
らないが、これを決定するために、零電圧モード保持回
路の出力を用いる。零電圧モード保持回路は、前回のス
イッチング時に使用した零電圧モードが（１，１），
（０，０）のどちらかであるかを記憶する回路である。
スイッチ状態選択回路では、電圧指令値が０で、零電圧
モード保持回路の出力が（１，１）であるならば（０，
０）を、反対に（０，０）であるならば（１，１）を出
力するようにする。このように使用する零電圧モードを
交互に選択することにより、Ｓ1（Ｓ5，Ｓ9），Ｓ2（Ｓ
6，Ｓ10），Ｓ3（Ｓ7，Ｓ11），Ｓ4（Ｓ8，Ｓ12）のス
イッチングの均等化を可能としている。
【００３１】零電圧モードの使用により、インバータ出
力電圧の自由度が増し、細やかな電流追従特性が得られ
るとともに、従来型に比べて、スイッチング周波数を同
等とした場合、スイッチングによって生ずるリップル成
分を低減することができる。さらに、零電圧モードを交
互に使用することによって、スイッチング周波数を均等
化することができ、これによりスイッチング損失が一素
子に集中するのを防ぐことが出来る。
力電圧の自由度が増し、細やかな電流追従特性が得られ
るとともに、従来型に比べて、スイッチング周波数を同
等とした場合、スイッチングによって生ずるリップル成
分を低減することができる。さらに、零電圧モードを交
互に使用することによって、スイッチング周波数を均等
化することができ、これによりスイッチング損失が一素
子に集中するのを防ぐことが出来る。
【００３２】本発明の最も特徴とするところは、各相の
多重巻線をカップリングリアクトルにて結合し、電流の
高周波成分打ち消し合うように動作する回路構成とした
ことである。従って、制御回路とは独立に出力電流のリ
ップル成分の多重化が自動的に実現される。
多重巻線をカップリングリアクトルにて結合し、電流の
高周波成分打ち消し合うように動作する回路構成とした
ことである。従って、制御回路とは独立に出力電流のリ
ップル成分の多重化が自動的に実現される。
【００３３】すなわち、図３に示すように、例えば、Ｒ
相分のスイッチングブリッジ回路１３ａと１３ｂの出力
電流ｉR1とｉR2の基本成分は同一になるため、カップリ
ングリアクトル２７の磁束は打ち消し合い、何にも作用
しない。しかし、高周波数のスイッチングリップル成分
に関しては、図３と図４に示すように、一方の電流が増
加しようとすると、もう一方の電流を減少させるような
向きに逆電圧が発生するため、リップル成分が低減され
ることになる。
相分のスイッチングブリッジ回路１３ａと１３ｂの出力
電流ｉR1とｉR2の基本成分は同一になるため、カップリ
ングリアクトル２７の磁束は打ち消し合い、何にも作用
しない。しかし、高周波数のスイッチングリップル成分
に関しては、図３と図４に示すように、一方の電流が増
加しようとすると、もう一方の電流を減少させるような
向きに逆電圧が発生するため、リップル成分が低減され
ることになる。
【００３４】
【発明の効果】本発明は上述の如くであって、一相につ
き複数個のスイッチングブリッジ回路を有しこれらのブ
リッジ回路により直流電源からの直流電力を交互に逆方
向の電流を出力するインバータユニットと、該インバー
タユニットの出力電流を入力とし負荷に電力を伝達する
出力回路と、前記スイッチングブリッジ回路のスイッチ
素子に電流制御信号を供給する電流制御回路を備えたイ
ンバータ装置において、前記出力回路を、前記複数個の
スイッチングブリッジ回路の出力段にそれぞれ接続され
た複数の入力巻線と、これらの入力巻線にそれぞれ電磁
的に結合された出力巻線、および前記複数ブリッジ回路
の電流リップル除去手段によって構成されている、こと
を特徴とするものであるから、制御回路方式を変えるこ
となく、電流リップルの多重化が可能にして、出力電流
の高周波成分が低減し、リップルフィルタ等の電力損失
が低減される。
き複数個のスイッチングブリッジ回路を有しこれらのブ
リッジ回路により直流電源からの直流電力を交互に逆方
向の電流を出力するインバータユニットと、該インバー
タユニットの出力電流を入力とし負荷に電力を伝達する
出力回路と、前記スイッチングブリッジ回路のスイッチ
素子に電流制御信号を供給する電流制御回路を備えたイ
ンバータ装置において、前記出力回路を、前記複数個の
スイッチングブリッジ回路の出力段にそれぞれ接続され
た複数の入力巻線と、これらの入力巻線にそれぞれ電磁
的に結合された出力巻線、および前記複数ブリッジ回路
の電流リップル除去手段によって構成されている、こと
を特徴とするものであるから、制御回路方式を変えるこ
となく、電流リップルの多重化が可能にして、出力電流
の高周波成分が低減し、リップルフィルタ等の電力損失
が低減される。
【図１】本発明の実施例によるインバータの出力電流多
重化装置の回路図。
重化装置の回路図。
【図２】図１のインバータの出力電流多重化装置に用い
る電流制御回路のブロック図。
る電流制御回路のブロック図。
【図３】図１のインバータの出力電流多重化装置の動作
説明図。
説明図。
【図４】図１のインバータの出力電流多重化装置の動作
特性図。
特性図。
【図５】従来のインバータの出力電流多重化装置の回路
図。
図。
【図６】インバータの出力電流多重化装置に用いる電流
制御回路のブロック図。
制御回路のブロック図。
【図７】従来のインバータの出力電流多重化装置の動作
特性図。
特性図。
１３ａ〜１３ｆ…スイッチングブリッジ回路 １４〜１７…スイッチ素子 ２０…出力回路 ２１Ｒ〜２１Ｔ…多重巻線トランス ２２ａ，２２ｂ…入力巻線 ２３ａ，２３ｂ…出力巻線 ２６…リップル除去フィルタ ２８…カップリングトランス ２８ａ，２８ｂ…カップリングトランスの巻線 ３０ａ，３０ｂ…電流制御回路 ３１…変流器 ３２ａ，３２ｂ…突合わせ回路 ３３ａ，３３ｂ…電流制御ブロック ３４ａ，３４ｂ…２段ヒステリシスコンパレータ ３５ａ，３５ｂ…スイッチ状態選択回路 ３６ａ，３６ｂ…電圧検出回路 ３７ａ，３７ｂ…ラッチ回路 ３８ａ，３８ｂ…零電圧モード保持回路
Claims (6)
- 【請求項１】 一相につき複数個のスイッチングブリッ
ジ回路を有しこれらのブリッジ回路により直流電源から
の直流電力を交互に逆方向の電流を出力するインバータ
ユニットと、該インバータユニットの出力電流を入力と
し負荷に電力を伝達する出力回路と、前記スイッチング
ブリッジ回路のスイッチ素子に電流制御信号を供給する
電流制御回路を備えたインバータ装置において、 前記出力回路を、前記複数個のスイッチングブリッジ回
路の出力段にそれぞれ接続された複数の入力巻線と、こ
れらの入力巻線にそれぞれ電磁的に結合された出力巻
線、および前記複数ブリッジ回路の電流リップル除去手
段によって構成されている、ことを特徴とするインバー
タの出力電流多重化装置。 - 【請求項２】 前記電流リップル除去手段が、前記複数
個のスイッチングブリッジ回路の互り合う出力段にそれ
ぞれ極性を異なる電磁的に結合された巻線を有するカッ
プリングリアクトルによって構成されていることを特徴
とする、請求項１に記載のインバータの出力電流多重化
装置。 - 【請求項３】 前記電流制御回路が、直流電源からの直
流電力を負荷に交互に逆方向に印加するスイッチング手
段を有するインバータの負荷電流を検出する電流検出器
と、この電流検出器の電流検出信号と電流指令値との電
流偏差値をもとに電圧指令信号を発生する電圧指令信号
発生手段と、この電圧指令手段信号発生手段により発生
された電圧指令信号を処理して前記スイッチング手段の
スイッチ素子を制御するスイッチング制御信号を発生す
る電圧指令処理手段、によって構成したことを特徴とす
る請求項１に記載のインバータの出力電流多重化装置。 - 【請求項４】 前記電圧指令信号発生手段が、前記電流
検出器の電流検出信号と電流指令値信号を突き合わせて
電流偏差値信号を得る突き合わせ回路と、この突き合わ
せ回路の電流偏差値信号を入力として電圧指令信号を得
る複数段ヒステリシスコンパレータによって構成されて
いることを特徴とする、請求項３に記載のインバータの
出力電流多重化装置。 - 【請求項５】 前記電圧指令信号処理手段が、前記電圧
指令信号発生手段により発生した電圧指令信号に応じて
前記スイッチング手段のスイッチング状態を選定するス
イッチ状態選択回路を含むことを特徴とする、請求項３
に記載のインバータの出力電流多重化装置。 - 【請求項６】 前記電圧指令処理手段が、さらに、前記
スイッチ状態選択回路の選択結果をラッチするラッチ回
路と、このラッチ回路のラッチ結果に基づいて前記スイ
ッチ状態選択回路を制御する零電圧モード保持回路を含
むことを特徴とする、請求項５に記載のインバータの出
力電流多重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137315A JPH09322544A (ja) | 1996-05-31 | 1996-05-31 | インバータの出力電流多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8137315A JPH09322544A (ja) | 1996-05-31 | 1996-05-31 | インバータの出力電流多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09322544A true JPH09322544A (ja) | 1997-12-12 |
Family
ID=15195819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8137315A Pending JPH09322544A (ja) | 1996-05-31 | 1996-05-31 | インバータの出力電流多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09322544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283953A (ja) * | 2009-06-03 | 2010-12-16 | Fuji Electric Systems Co Ltd | 力率改善回路 |
-
1996
- 1996-05-31 JP JP8137315A patent/JPH09322544A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283953A (ja) * | 2009-06-03 | 2010-12-16 | Fuji Electric Systems Co Ltd | 力率改善回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161772A (en) | Conversion and control of electrical energy by electromagnetic induction | |
| US4939633A (en) | Inverter power supply system | |
| US5212630A (en) | Parallel inverter system | |
| US6751106B2 (en) | Cross current control for power converter systems and integrated magnetic choke assembly | |
| US5245525A (en) | DC current control through an interphase transformer using differential current sensing | |
| US5280421A (en) | Current regulator for a four-legged three-phase inverter | |
| CA2202332C (en) | Power electronic circuit arrangement | |
| JPH01214266A (ja) | インバータ用のビルデイングブロツク | |
| JPH06253540A (ja) | 多相入力用直流電源回路 | |
| EP1135847B1 (en) | Inverter arrangement with three one-phase autotransformers | |
| US4153930A (en) | Balanced control waveform for reducing inverter harmonics | |
| US5686774A (en) | Reduced vibration motor winding arrangement | |
| CN116888875A (zh) | 交错式功率转换器 | |
| CA2316779A1 (en) | Arcp multipoint converter having variable-potential intermediate-circuit capacitances | |
| EP1969706A2 (en) | Device for connection to an impedance having a mainly inductive character | |
| JPH09322544A (ja) | インバータの出力電流多重化装置 | |
| JPS61236390A (ja) | 交流電動機駆動装置 | |
| JP3591982B2 (ja) | 磁気共鳴イメージング装置用電源装置 | |
| JPS61500148A (ja) | パルス幅変調インバ−タ | |
| JPS59117470A (ja) | 電力制御回路 | |
| JPH06245588A (ja) | Ｐｗｍインバータ制御方法 | |
| JP3557009B2 (ja) | 電源装置及びそれを用いた磁気共鳴イメージング装置 | |
| US5036448A (en) | DC to AC inverter and method for producing three phases from two input phases | |
| JPH08289587A (ja) | 電圧形インバ−タの並列運転装置 | |
| JP2558631B2 (ja) | 電圧形多重ｐｗｍインバ−タ |