JPH09320506A - Electron ray exposure device - Google Patents
Electron ray exposure deviceInfo
- Publication number
- JPH09320506A JPH09320506A JP14040096A JP14040096A JPH09320506A JP H09320506 A JPH09320506 A JP H09320506A JP 14040096 A JP14040096 A JP 14040096A JP 14040096 A JP14040096 A JP 14040096A JP H09320506 A JPH09320506 A JP H09320506A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitting device
- pattern
- electrode
- extraction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Sources, Ion Sources (AREA)
- Electron Beam Exposure (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置の集積回
路や集積回路形成用のマスクの製造に用いられる電子線
露光装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron beam exposure apparatus used for manufacturing integrated circuits of semiconductor devices and masks for forming integrated circuits.
【0002】[0002]
【従来の技術】近年、半導体集積回路の高密度化や高速
化を向上させるために、半導体集積回路の各素子寸法の
微細化の努力が続けられている。この素子寸法の微細化
のために、紫外光を利用した光学的露光装置では、使用
する光の短波長化、高NA(開口数)化、変形光源など
露光装置の光学的改善や、位相シフトマスクなど新方式
の露光方法などがなされていた。また、これと平行して
電子線あるいはX線露光など新しい露光方式の開発が進
められていた。特に、256メガビットDRAMのよう
な微細パターンをもつ集積回路の形成には電子線露光を
用いた試みが種々提案されている。2. Description of the Related Art In recent years, efforts have been made to miniaturize the dimensions of each element of a semiconductor integrated circuit in order to improve the density and speed of the semiconductor integrated circuit. In order to reduce the element size, an optical exposure apparatus using ultraviolet light requires a shorter wavelength of light, a higher NA (numerical aperture), an optical improvement of the exposure apparatus such as a deformed light source, and a phase shift. A new type of exposure method such as a mask was used. In parallel with this, development of a new exposure method such as electron beam or X-ray exposure has been advanced. In particular, various attempts using electron beam exposure have been proposed for forming an integrated circuit having a fine pattern such as a 256 megabit DRAM.
【0003】これら電子線露光装置には、ポイントビー
ム型と可変矩形ビーム型とあるが、いずれもパターンを
単位微小領域あるいは矩形領域に分割して、ポイントビ
ームを偏向走査するかあるいはパターンに応じた大きさ
のビームスポットを持つ電子ビームを偏向させパターン
を一筆描画し露光するため、露光に長時間を要すること
になる。例えば上述の256メガビットDRAMでは、
チップ当たりの露光時間が10分程度かかってしまい、
光露光方式に比べて100倍程度も長い露光時間を必要
とする。また、露光装置自体が光学的露光装置に比べて
高価であるという欠点を有している。パターンに繰り返
しがある場合には周期的なパターン群の一部分をマスク
として用意して露光時間の短縮を図った方式も提案され
ているが、パターンに繰り返しがない場合には適用でき
ない。These electron beam exposure apparatuses are classified into a point beam type and a variable rectangular beam type. In each of these, the pattern is divided into unit minute areas or rectangular areas, and the point beam is deflected and scanned or according to the pattern. Since the electron beam having a beam spot of a large size is deflected and a pattern is drawn with one stroke for exposure, the exposure requires a long time. For example, in the above-mentioned 256 megabit DRAM,
The exposure time per chip takes about 10 minutes,
The exposure time required is about 100 times longer than that of the light exposure method. Further, the exposure apparatus itself has a drawback that it is more expensive than the optical exposure apparatus. A method has been proposed in which a part of a periodic pattern group is prepared as a mask to shorten the exposure time when the pattern is repeated, but it is not applicable when the pattern is not repeated.
【0004】また、H.Yasudaおよびその他:Fast Elect
ron Beam Lithography System with1024 Beam Individu
ally Controlled by Blanking Aperture Array, Jpn.J.
Appl.Phys., Vol. 32, No. 12B, Dec. (1993) 6012-601
7.に報告されている内容は、上述した露光時間を短くす
るために、図7および8に示すように、多数の電子ビー
ムを形成するための多数の開口部の一つ一つにビーム進
行方向を大きく偏向して試料上に到達しないようにする
ビームブランキング電極と配置したブランキングアパー
チャアレイ(BAA)を用いるものである。この方法で
は、パターンの繰り返しがなくてもパターン描画に要す
る時間が短いという利点がある。H. Yasuda and others: Fast Elect
ron Beam Lithography System with1024 Beam Individu
ally Controlled by Blanking Aperture Array, Jpn.J.
Appl.Phys., Vol. 32, No. 12B, Dec. (1993) 6012-601
In order to shorten the above-mentioned exposure time, the contents reported in 7., as shown in FIGS. 7 and 8, the beam traveling to each of the multiple openings for forming multiple electron beams. It uses a blanking aperture array (BAA) arranged with a beam blanking electrode that largely deflects the direction so as not to reach the sample. This method has an advantage that the time required for pattern drawing is short even if the pattern is not repeated.
【0005】しかしながら、この方法では、電子線源が
1つであるために、開口部の数を増やすとそれだけ広い
範囲のBAAを電子線で照射する必要があり、電子線強
度が低下して、結局試料上に目的の電子線露光量を照射
するための時間が長くかかるという問題がある。また、
BAAの開口部の一つ一つに設けてあるビームブランキ
ング電極の配線がその他の開口部の間隙を通って周辺部
に引き出されているので、開口部を増やすとそれだけ開
口部と開口部の間隔を広げる必要があり、BAAの全体
面積は急速に大きくなっていくが、BAAの開口部を通
り抜けた電子線パターンを歪み無く試料上に結像するた
めの電子光学系の能力を越えてしまうことのないように
するには、BAAの開口部を配置する領域は一定の範囲
に限られており、この範囲内に密に開口部を配置するこ
とができないという問題がある。However, in this method, since there is only one electron beam source, it is necessary to irradiate the BAA in a wider range by an electron beam when the number of openings is increased, and the electron beam intensity decreases, After all, there is a problem that it takes a long time to irradiate a target electron beam exposure amount on a sample. Also,
Since the wiring of the beam blanking electrode provided in each of the openings of the BAA is drawn out to the peripheral portion through the gaps of the other openings, increasing the number of openings increases the number of openings and the number of openings. It is necessary to widen the space, and the entire area of the BAA increases rapidly, but the ability of the electron optical system to image the electron beam pattern passing through the opening of the BAA on the sample without distortion is exceeded. In order to prevent this, there is a problem that the area where the BAA openings are arranged is limited to a certain range, and the openings cannot be densely arranged within this range.
【0006】そこで、このような問題を解決するため
に、特開平7−153655号に開示されている内容
は、図9に示すように電子放出源として電子放出素子を
格子状に配列し、その下部基板内に一つ一つの素子の電
子放出を制御するための配線を作り込んだもんである。
この方法によれば、電子放出源である電子放出素子の数
を増やしても各々の放出電子量は変わらず、電子線強度
が低下することはない。また、一つ一つの素子の電子放
出を制御する配線構造が下部基板内に埋め込まれている
ために、素子を密に配置することができる。その結果、
露光に要する時間を短縮することができるという特徴が
ある。また、格子状に配列された真空マイクロ素子が電
子放出源であるので、BAA開口部配列を用いる場合に
比べて照射用の照明要光学系が不要になるという利点も
ある。In order to solve such a problem, therefore, the contents disclosed in Japanese Patent Laid-Open No. 7-153655 are arranged such that electron-emitting devices are arranged in a grid pattern as electron-emitting sources as shown in FIG. This is a structure in which wiring for controlling electron emission of each device is built in the lower substrate.
According to this method, even if the number of electron-emitting devices that are electron-emitting sources is increased, the amount of emitted electrons does not change, and the electron beam intensity does not decrease. Further, since the wiring structure for controlling the electron emission of each element is embedded in the lower substrate, the elements can be arranged densely. as a result,
It has a feature that the time required for exposure can be shortened. In addition, since the vacuum micro elements arranged in a lattice form are electron emission sources, there is an advantage that an illumination-requiring optical system for irradiation is unnecessary as compared with the case where the BAA aperture array is used.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、この電
子放出素子を用いた方式の電子線露光装置では、電子放
出源である電子放出素子の配線構造において、パッド部
分での配線接続は十分大きなパッド面積に対応する程度
の大きさの縦構造配線であるが、各々の電子放出素子の
直下の縦配線は、1μm以下の寸法での微細縦構造の配
線となっており、しかも、パッド配列領域から離れた位
置の電子放出素子では、縦配線の深さが深くなっている
ために、製作段階での歩留まりが低くなり、その結果、
装置価格が高価になるという問題があり、また、微細配
線接続のための多層構造の各層のパターンがそれぞれ異
なっているためにそれぞれ別個のパターンを含むマスク
を必要とするため、結果としてやはり装置価格が高価に
なるという問題がある。However, in the electron beam exposure apparatus of the type using this electron-emitting device, in the wiring structure of the electron-emitting device which is the electron-emitting source, the wiring connection at the pad portion has a sufficiently large pad area. The vertical wiring just below each electron-emitting device has a fine vertical structure with a size of 1 μm or less, and is separated from the pad array region. In the electron-emitting device at a different position, since the depth of the vertical wiring is deep, the yield at the manufacturing stage is low, and as a result,
There is a problem that the device price becomes expensive, and since the pattern of each layer of the multilayer structure for fine wiring connection is different, a mask including separate patterns is required. Has the problem of becoming expensive.
【0008】本発明の目的は、描画すべきパターンに繰
り返しパターンが無く種々のパターンで構成されていて
も短時間の露光で高精度に転写できる安価な電子線露光
装置を提供することである。An object of the present invention is to provide an inexpensive electron beam exposure apparatus capable of transferring with high precision by exposure in a short time even if a pattern to be drawn has no repetitive pattern and is composed of various patterns.
【0009】本発明の他の目的は、電子放出源を密に配
置できる電子放出素子を用いた電子放出装置を歩留まり
よく作製できる、電子放出装置の製造方法を提供するこ
とにある。Another object of the present invention is to provide a method of manufacturing an electron-emitting device, which can produce an electron-emitting device using electron-emitting devices in which electron-emitting sources can be arranged densely with high yield.
【0010】[0010]
【課題を解決するための手段】本発明の電子線露光装置
は、平板状の引き出し電極と、この引き出し電極の一主
面に縦横に形成された多数の開口にそれぞれの先端部を
露呈する複数の電子放出素子と、前記引き出し電極の前
記一主面とは異なる平面上に積層・配置され、該電子放
出素子の動作を制御する制御電極配線構造とを有する電
子放出装置と、任意の前記電子放出素子を選び、前記引
き出し電極と該電子放出素子の間に電圧を印加し、それ
ぞれ独立に該電子放出素子より電子を放出させる制御電
源と、放出された該電子を加速するための加速電極と、
加速された電子を収束させるための収束手段と、収束さ
れた該電子を偏向する偏向手段とを有する。An electron beam exposure apparatus of the present invention comprises a plurality of flat-plate-shaped extraction electrodes and a plurality of openings each of which has a plurality of openings vertically and horizontally formed on one main surface of the extraction electrode. An electron-emitting device, and an electron-emitting device having a control electrode wiring structure for controlling the operation of the electron-emitting device, the electron-emitting device being stacked and arranged on a plane different from the one main surface of the extraction electrode. A control power source that selects an emission element, applies a voltage between the extraction electrode and the electron emission element to independently emit electrons from the electron emission element, and an acceleration electrode for accelerating the emitted electrons. ,
It has a converging means for converging the accelerated electrons and a deflecting means for deflecting the converged electrons.
【0011】極めて小さい電子放出口が細かいピッチで
縦横に多数配設された電子放出装置と、この電子放出装
置内の電子放出素子を任意に選びそれぞれ独立に電子励
起電圧を印加する制御電源とを設け、電子励起電圧を印
加すべき電子放出素子の位置座標を予めプログラムして
電子放出装置を動作させることによって、描画すべきパ
ターンの中にいかなる種類のパターンが含まれていても
あるいは繰り返しパターンの有無によらず同一の露光時
間で一定の面積の領域が露光でき、結果として前記描画
すべきパターンを短時間で露光できる。An electron-emitting device having a large number of extremely small electron-emitting ports arranged vertically and horizontally and a control power source for arbitrarily selecting electron-emitting devices in the electron-emitting device and independently applying an electron excitation voltage thereto are provided. By providing the position coordinates of the electron-emitting device to which the electron excitation voltage is to be applied in advance and operating the electron-emitting device, no matter what kind of pattern is included in the pattern to be drawn or repeated pattern Regardless of the presence or absence, a region having a constant area can be exposed with the same exposure time, and as a result, the pattern to be drawn can be exposed in a short time.
【0012】本発明の実施態様によれば、前記加速電極
は前記引き出し電極と平行に配設された板状の導電部材
であり、該引き出し電極の前記開口に対向して該電子線
の通過する穴が形成されている。According to an embodiment of the present invention, the acceleration electrode is a plate-shaped conductive member arranged in parallel with the extraction electrode, and the electron beam passes through the opening of the extraction electrode so as to face the opening. A hole is formed.
【0013】本発明の他の実施態様によれば、前記収束
手段は前記引き出し電極と平行に配設された板状の導電
部材であり、該引き出し電極の前記開口に対向して該電
子線の通過する穴が形成されている。According to another embodiment of the present invention, the converging means is a plate-shaped conductive member disposed in parallel with the extraction electrode, and faces the opening of the extraction electrode to direct the electron beam. A through hole is formed.
【0014】本発明のさらに他の実施態様によれば、前
記制御電源は前記電子放出素子の数と同じ数の印加電源
を有し、これら印加電源を任意に選び対応する電子放出
素子に電圧を印加する手段を有する。According to still another embodiment of the present invention, the control power source has the same number of applied power sources as the number of the electron-emitting devices, and the applied power sources are arbitrarily selected to apply a voltage to the corresponding electron-emitting devices. It has a means for applying.
【0015】また、本発明の電子放出装置の製造方法
は、絶縁層の一主面上に配線パターンと電極パッドパタ
ーンとを形成する工程と、その上にさらに絶縁層を形成
する工程と、既に形成された下部の配線パターンの端部
にある接続用パッド部、および電極パッドに接続するよ
うに柱状のコンタクトを絶縁層に埋め込む工程と、これ
らの工程を1回以上繰り返した後に、最上層の配線パタ
ーンと電極パッドパターンとを形成する工程と、以上の
工程を経て形成された構成体を前記主面に対して角度を
もって切断して前記配線パターンの断面が周期的に配置
されるようにする工程と、この切断面の上に周期的に電
子放出素子を形成する工程とを含む。The method of manufacturing an electron-emitting device according to the present invention includes a step of forming a wiring pattern and an electrode pad pattern on one main surface of an insulating layer, a step of further forming an insulating layer on the wiring pattern, and an electrode pad pattern. The step of embedding a columnar contact in the insulating layer so as to connect to the connection pad portion at the end of the formed lower wiring pattern and the electrode pad, and after repeating these steps one or more times, A step of forming a wiring pattern and an electrode pad pattern, and the structure formed through the above steps is cut at an angle with respect to the main surface so that the sections of the wiring pattern are periodically arranged. And a step of periodically forming electron-emitting devices on the cut surface.
【0016】各々の電子放出素子の直下の縦配線がいず
れも同一の単純な構造になっているために、製作段階で
の歩留まりが高くなり、その結果装置価格も従来に比べ
て安価になる。また、微細配線接続のための多層構造の
各層のパターンがそれぞれ同一であるためにそれぞれ別
個のパターンを含むマスクを必要とせず、結果としてや
はり装置価格が安価になる。本発明の実施態様によれ
ば、前記絶縁層としてシリコン基板上の酸化シリコン膜
または窒化シリコン膜を用いる。Since the vertical wirings directly under each electron-emitting device have the same simple structure, the yield at the manufacturing stage becomes high, and as a result, the device price becomes lower than the conventional one. Further, since the patterns of each layer of the multilayer structure for fine wiring connection are the same, a mask including separate patterns is not required, and as a result, the device price is also low. According to the embodiment of the present invention, a silicon oxide film or a silicon nitride film on a silicon substrate is used as the insulating layer.
【0017】本発明の他の実施態様によれば、前記絶縁
層としてガラスセラミックスを用いる。According to another embodiment of the present invention, glass ceramics is used as the insulating layer.
【0018】[0018]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0019】図1は本発明の一実施形態の電子線露光装
置の構成図、図2は図1における電子放出装置1の部分
破断斜視図である。FIG. 1 is a block diagram of an electron beam exposure apparatus according to an embodiment of the present invention, and FIG. 2 is a partially cutaway perspective view of the electron emission apparatus 1 in FIG.
【0020】この電子線露光装置は、図1および図2に
示すように、平板状の引き出し電極21とこの引き出し
電極21の一主面に縦横に形成された多数の開口27に
それぞれの先端部を露呈する多数の電子放出素子24と
を有する電子放出装置1と、任意の電子放出素子24を
選び、引き出し電極21と該電子放出素子24の間に電
圧を印加しそれぞれ独立に電子放出素子24より電子を
放出させる、制御電源である印加電源3および印加制御
部2と、放出された電子を加速する加速電極4と、加速
電極4と電子放出装置の間に高圧電位を与える高圧電源
5と、電子線を偏向させ、軌道より電子線を外すブラン
キング電極6と、加速された電子線を収束させる収束手
段である縮小レンズ7と、縮小レンズ7で収束された電
子線をさらに所定の倍率に縮小してステージ10上の試
料11に結像させる投影レンズ8と、結像された電子線
スポットの位置を変える、偏向手段である描画位置偏向
電極9で構成されている。In this electron beam exposure apparatus, as shown in FIG. 1 and FIG. 2, the leading end of each of the flat-plate-shaped lead-out electrodes 21 and a large number of openings 27 vertically and horizontally formed on one main surface of the lead-out electrodes 21. The electron-emitting device 1 having a large number of electron-emitting devices 24 that exposes the electron-emitting device 24 and an arbitrary electron-emitting device 24 are selected, a voltage is applied between the extraction electrode 21 and the electron-emitting device 24, and the electron-emitting devices 24 are independently formed. An applied power source 3 and an application control unit 2 which are control power sources for further emitting electrons, an acceleration electrode 4 for accelerating the emitted electrons, and a high voltage power source 5 for applying a high voltage potential between the acceleration electrode 4 and the electron emission device. , A blanking electrode 6 that deflects the electron beam and removes the electron beam from the orbit, a reduction lens 7 that is a converging unit that converges the accelerated electron beam, and an electron beam that is converged by the reduction lens 7 is further predetermined. A projection lens 8 for imaging the sample 11 on the stage 10 by reducing the magnification changing the imaging position of the electron beam spot is composed of a deflecting means rendering position deflection electrodes 9.
【0021】電子放出装置1は、図2に示すように、平
板状の引き出し電極21の面に縦横に形成された開口2
7にその先端部を露呈し、絶縁膜29に埋設された多数
の電子放出素子24を備えている。この電子放出素子2
4と引き出し電極22との間に電界を与えるために、電
子放出素子24は配線28a,29b,28c,28d
・・・・およびコンタクト25a,25b,・・・・を
介して、電極配線構成体22の、引き出し電極21の面
とは角度を有する面状の電子放出素子下部パッド23に
接続され、これらパッド23は図1の印加制御部2に電
線ケーブル(図示せず)で接続されている。そして、こ
の印加制御部2に記憶された、電子放出素子24へ電圧
を印加すべき位置座標を読み出し、図1のタイミング調
整部10からのタイミング信号に基づいて図1の印加電
源3によって各電子放出素子24に電圧を印加する。印
加された電子放出素子24は電界により電子を放出す
る。図1には電子放出装置1全体を囲うような配置で加
速電極4が設けられている例が示してあるが、必ずしも
これに限る必要はなく、電子放出装置1の引き出し電極
21と平行に平板状の加速電極4を設けてもよい。その
場合、電子放出素子24からの電子が通り抜けられるよ
うに、加速電極4には各電子放出素子24の位置に対応
して開口を設けておけばよい。また、電子放出素子24
から放出される電子が十分に収束するように、引き出し
電極21と平行に収束手段である平板状の収束電極を設
けておくことが有利である。As shown in FIG. 2, the electron-emitting device 1 has an opening 2 vertically and horizontally formed on the surface of a flat lead electrode 21.
7 is provided with a large number of electron-emitting devices 24 whose front end is exposed and which is embedded in an insulating film 29. This electron-emitting device 2
In order to apply an electric field between the electrode 4 and the extraction electrode 22, the electron-emitting device 24 has wirings 28a, 29b, 28c, 28d.
... and contacts 25a, 25b, ... are connected to a planar electron-emitting-device lower pad 23 having an angle with the surface of the extraction electrode 21 of the electrode wiring structure 22, and these pads are connected. Reference numeral 23 is connected to the application controller 2 in FIG. 1 by an electric wire cable (not shown). Then, the position coordinates to which a voltage is to be applied to the electron-emitting device 24 stored in the application control unit 2 are read out, and each electron is applied by the application power supply 3 in FIG. 1 based on the timing signal from the timing adjustment unit 10 in FIG. A voltage is applied to the emitting element 24. The applied electron-emitting device 24 emits electrons by the electric field. FIG. 1 shows an example in which the accelerating electrode 4 is provided so as to surround the entire electron-emitting device 1, but the accelerating electrode 4 is not necessarily limited to this, and is parallel to the extraction electrode 21 of the electron-emitting device 1. The accelerating electrode 4 may be provided. In that case, the acceleration electrode 4 may be provided with an opening corresponding to the position of each electron-emitting device 24 so that the electron from the electron-emitting device 24 can pass through. In addition, the electron-emitting device 24
It is advantageous to provide a flat plate-shaped converging electrode as a converging means in parallel with the extraction electrode 21 so that the electrons emitted from the device can be sufficiently converged.
【0022】なお、本実施形態では、解像度をより高く
得るために開口27の大きさは直径0.5μmにし、1
0μmのピッチで縦横に配列した。そして投影像の縮小
比を1/20に設定して一つの電子放出素子24の投影
像を直径0.025μmのスポット像として転写できる
ように図った。さらに、この電子放出素子24を100
×100の格子状に配列し、試料11上にパターン形状
あるいは配置のいかんに係わらず、2.5μm×2.5
μmの大きさの領域が一度の電子照射で処理できるよう
にした。試みに、電子放出素子24に対して引き出し電
極21に印加する電圧を10.6Vとし、電子放出素子
24に対して加速電極4に印加する加速電圧を30KV
とし、試料面11に塗布された感度10μC/cm2 の
レジストに電子放出素子24から放出された電子を照射
したところ、各照射スポットでの電圧印加時間、すなわ
ち露光時間0.5μsecで良好なパターンを転写する
ことができた。In this embodiment, the size of the opening 27 is set to 0.5 μm in diameter in order to obtain higher resolution.
It was arranged vertically and horizontally at a pitch of 0 μm. The reduction ratio of the projected image is set to 1/20 so that the projected image of one electron-emitting device 24 can be transferred as a spot image having a diameter of 0.025 μm. Furthermore, this electron-emitting device 24 is
2.5 μm × 2.5 arranged on the sample 11 regardless of the pattern shape or arrangement.
A region having a size of μm can be treated with one electron irradiation. In the trial, the voltage applied to the extraction electrode 21 with respect to the electron-emitting device 24 was set to 10.6 V, and the acceleration voltage applied to the acceleration electrode 4 with respect to the electron-emitting device 24 was set to 30 KV.
Then, the resist having a sensitivity of 10 μC / cm 2 applied to the sample surface 11 was irradiated with the electrons emitted from the electron-emitting device 24, and a good pattern was obtained at a voltage application time at each irradiation spot, that is, an exposure time of 0.5 μsec. Was able to be transcribed.
【0023】また、印加電源3は複数の電子放出素子2
4を適切なタイミングで印加できるように電子放出素子
24と同数設けるのが望ましい。そして、配線長やスイ
ッチングによる遅延をなくすとともに電子放出素子24
の特性ばらつきによる放出電子量のばらつきをなくすた
めに、各印加電源3の印加電圧を0.001Vの単位で
調整することである。これにより、各電子放出素子24
の放出電子量のばらつきは1%以下に収められ、パター
ンの転写むらが無くなる。The applied power source 3 is composed of a plurality of electron-emitting devices 2.
It is desirable to provide the same number as the electron-emitting devices 24 so that 4 can be applied at an appropriate timing. Then, the delay due to the wiring length and switching is eliminated and the electron-emitting device 24
In order to eliminate the variation in the amount of emitted electrons due to the variation in the characteristics, the applied voltage of each applied power supply 3 is adjusted in the unit of 0.001V. Thereby, each electron-emitting device 24
The variation in the amount of emitted electrons is less than 1%, and uneven transfer of the pattern is eliminated.
【0024】ここで、この電子放出装置1は上述したよ
うに10.6Vという印加電圧で電子を放出させ、さら
に30KVという加速電圧で加速して試料11上のレジ
ストを感応させることができたが、さらに種々の印加電
圧および加速電圧で使用でき、種々の感光特性を有する
レジストを感応させることもできる。本実施形態では、
印加電源3は許容電圧値以下の数十Vまで設定できるよ
うにし、また高圧電源5は10KVから50KVまで可
変できるようにした。Here, the electron-emitting device 1 was able to emit electrons at an applied voltage of 10.6 V and further accelerate at an accelerating voltage of 30 KV to make the resist on the sample 11 sensitive, as described above. Further, it can be used with various applied voltages and accelerating voltages, and can also be sensitive to resists having various photosensitive characteristics. In this embodiment,
The applied power source 3 can be set to several tens of volts which is less than the allowable voltage value, and the high voltage power source 5 can be varied from 10 KV to 50 KV.
【0025】図2に示す電子放出装置1は、通常の半導
体回路製造工程を用いて製作することができる。電子放
出装置1の製造工程を図3(a)〜図3(c)、図4
(a)、図4(b)の工程図に基づいて説明する。The electron-emitting device 1 shown in FIG. 2 can be manufactured by using a normal semiconductor circuit manufacturing process. The manufacturing process of the electron emission device 1 will be described with reference to FIGS.
A description will be given based on the process diagrams of FIGS.
【0026】図3(a)に示すように、シリコン基板3
1の上に酸化シリコンよりなる絶縁層26を熱酸化ある
いはCVD法により層厚約1.5μm形成し、この上に
厚さ0.3μmのモリブデン膜をスパッタ法により形成
した後、フォトリソグラフィ技術とドライエッチング技
術により不要な領域のモリブデン膜を除去して配線28
dおよびパッド23dを形成する。このとき、配線28
dの周期は1.0μmとする。次に、図3(b)に示す
ように、配線28dとパッド23dを覆い尽くすように
厚さ1.0μmの酸化シリコン膜をCVD法により形成
し、配線28dの端部およびパッド23の位置に合わせ
てフォトリソグラフィ技術とドライエッチング技術によ
り開口部を形成し、全面に厚さ0.3μmのモリブデン
膜をスパッタ法により形成した後、表面を化学的研磨法
により平坦化して開口部のみにコンタクト25を形成す
る。次に、図3(c)に示すように、図3(a)に示し
た場合と同様にして厚さ0.3μmのモリブデン膜をス
パッタ法により形成した後、フォトリソグラフィ技術と
ドライエチング技術により不要な領域のモリブデン膜を
除去して配線28cおよびパッド23cを形成する。こ
のとき、コンタクト25が形成されている配線28dお
よびパッド23dの位置に対して配線28cおよびパッ
ド23cの位置は1週期分ずらして形成し、配線28c
の端部の下にはコンタクト25は形成されておらず、パ
ッド23cに下にのみコンタクト25が形成されている
ように配置する。その後絶縁層形成とコンタクト形成と
配線およびパッド形成を繰り返して、図4(a)に示す
ような積層構造を形成する。このとき各層の配線とパッ
ド23を形成する際のフォトリソグラフィ工程で用いる
マスクパターンは全て同一であって、位置合わせが1周
期分ずれているにすぎない。また、各層のコンタクト2
5を形成する際にフォトリソグラフィ工程で用いるマス
クパターンはやはり全て同一であって、位置合わせが1
周期分ずれているにすぎない。したがって、マスク製法
にかかるコストは層数が増加しても一定であり、経済的
である。As shown in FIG. 3A, the silicon substrate 3
An insulating layer 26 made of silicon oxide is formed on the first layer 1 by thermal oxidation or a CVD method to have a layer thickness of about 1.5 μm, and a molybdenum film having a thickness of 0.3 μm is formed on the insulating layer 26 by a photolithography technique. The wiring 28 is formed by removing the molybdenum film in an unnecessary region by dry etching technology.
d and the pad 23d are formed. At this time, the wiring 28
The period of d is 1.0 μm. Next, as shown in FIG. 3B, a silicon oxide film having a thickness of 1.0 μm is formed by the CVD method so as to completely cover the wiring 28d and the pad 23d, and the end portion of the wiring 28d and the position of the pad 23 are formed. In addition, an opening is formed by photolithography and dry etching, and a molybdenum film having a thickness of 0.3 μm is formed on the entire surface by a sputtering method. Then, the surface is flattened by a chemical polishing method, and only the opening is contacted. To form. Next, as shown in FIG. 3C, a molybdenum film having a thickness of 0.3 μm is formed by a sputtering method as in the case shown in FIG. 3A, and then unnecessary by photolithography technology and dry etching technology. The molybdenum film in the appropriate region is removed to form the wiring 28c and the pad 23c. At this time, the positions of the wiring 28c and the pad 23c are formed so as to be shifted by one week from the positions of the wiring 28d and the pad 23d on which the contact 25 is formed.
The contact 25 is not formed below the end of the pad 23c, and the contact 25 is arranged only below the pad 23c. Thereafter, the insulating layer formation, contact formation, wiring and pad formation are repeated to form a laminated structure as shown in FIG. At this time, the wiring of each layer and the mask pattern used in the photolithography process when forming the pad 23 are all the same, and the alignment is only shifted by one cycle. In addition, contact 2 of each layer
The mask patterns used in the photolithography process when forming 5 are all the same, and the alignment is 1
It is just a cycle offset. Therefore, the cost of the mask manufacturing method is constant even if the number of layers is increased, which is economical.
【0027】次に、図4(a)および図4(b)に示し
たように、必要な領域を含むように、直線AA’および
BB’の位置で切断し、切断したAA’の面を研磨して
十分平坦かつ正常化した後、0.3μm厚さのモリブデ
ン膜をスパッタ法で形成し、フォトリソグラフィ技術と
ドライエッチング技術により不要な領域のモリブデン膜
を除去して電子放出素子下部パッド30を形成する。こ
のとき、図3(a)および(b)で用いているシリコン
基板の表面に対してAA’面が垂直であれば、AA’面
上に露出している配線28の周期はAA’を結ぶ方向お
よびそれと直行する方向のいずれにおいても1.0μm
となっている。この配線28の位置に合わせて電子放出
素子下部パッド30が配置されるようにし、さらに、絶
縁膜29に当たる0.5μm厚さの酸化シリコン膜を全
面に形成する。次に、この酸化シリコン膜の上に引き出
し電極21に当たる0.35μm厚のタングステン膜を
全面にわたって形成し、リソグラフィ技術によりタング
ステン膜および酸化シリコン膜を選択的にエッチング除
去して電子放出素子24の位置になる領域に直径0.5
μmの開口27を形成し、電子放出素子下部パッドが露
呈するようにする。そして、この開口27および周囲の
領域全体に0.15μm厚のアルミニウム膜をさらにそ
の上に0.8μm厚のモリブデン膜を金属蒸着法で形成
する。この蒸着のとき蒸着が進むにつれて開口部の開口
面積が徐々に小さくなり、堆積して形成される先端部が
コーン状となる現象を利用して陰極として最適形状をも
つ先端部が尖った電子放出素子24が得られる。次に、
ウエットエッチングによりアルミニウム膜を除去する
と、リフトオフによって電子放出素子24以外に被着さ
れたモリブデン膜が全て除去される。そして電極配線構
成体22の側面に形成されているパッド23に金属細線
をワイヤボンディング装置で接続し接続ケーブルとして
引き出し、図1の印加制御部2に接続する。Next, as shown in FIGS. 4 (a) and 4 (b), cutting is performed at the positions of straight lines AA 'and BB' so as to include a necessary region, and the cut surface of AA 'is cut. After being polished to be sufficiently flat and normal, a 0.3 μm-thick molybdenum film is formed by a sputtering method, and a molybdenum film in an unnecessary region is removed by a photolithography technique and a dry etching technique to lower the electron-emitting device lower pad 30. To form. At this time, if the AA ′ plane is perpendicular to the surface of the silicon substrate used in FIGS. 3A and 3B, the period of the wiring 28 exposed on the AA ′ plane connects AA ′. 1.0 μm in both the direction and the direction perpendicular to it
It has become. The electron-emitting-device lower pad 30 is arranged so as to match the position of the wiring 28, and a 0.5 μm-thick silicon oxide film corresponding to the insulating film 29 is further formed on the entire surface. Next, a 0.35 μm thick tungsten film corresponding to the extraction electrode 21 is formed on the entire surface of this silicon oxide film, and the tungsten film and the silicon oxide film are selectively etched and removed by a lithography technique to position the electron-emitting device 24. 0.5 in the area where
An opening 27 of μm is formed so that the lower pad of the electron-emitting device is exposed. Then, an aluminum film having a thickness of 0.15 μm is further formed on the opening 27 and the entire surrounding region, and a molybdenum film having a thickness of 0.8 μm is further formed thereon by a metal vapor deposition method. In this vapor deposition, as the vapor deposition progresses, the opening area of the aperture gradually becomes smaller, and the phenomenon that the tip formed by the deposition becomes a cone shape is used to make an electron emission with a sharp tip having an optimum shape as a cathode. The element 24 is obtained. next,
When the aluminum film is removed by wet etching, the molybdenum film other than the electron-emitting device 24 is removed by lift-off. Then, a fine metal wire is connected to the pad 23 formed on the side surface of the electrode wiring structure 22 by a wire bonding device, drawn out as a connection cable, and connected to the application controller 2 in FIG.
【0028】図5は試料11に転写すべきパターンを示
す図、図6は電子放出装置1の電子放出素子24の配列
と描画パターンとの位置関係を示す図である。この電子
線露光装置で図8に示すパターンを試料11に転写する
場合について説明する。まず、図5を参照すると、C
C’線より紙面の上側の領域A1のパターンはDで示す
パターンをつなぎ合わせて構成されるパターンである。
そこで、図6に示すように、Dで示すパターンが一度の
転写で描画できるように電子放出装置1の電圧を印加す
べき電子放出素子24の数および座標値をプログラムに
予め記憶させ、黒点で示す位置に電子放出素子24に電
圧を印加しパターンDを転写する。そして領域A1のパ
ターンは描画位置偏向電極9により転写位置を変えなが
らこのDパターンを繰り返して転写して形成する。FIG. 5 is a diagram showing a pattern to be transferred to the sample 11, and FIG. 6 is a diagram showing the positional relationship between the arrangement of the electron-emitting devices 24 of the electron-emitting device 1 and the drawing pattern. A case where the pattern shown in FIG. 8 is transferred to the sample 11 with this electron beam exposure apparatus will be described. First, referring to FIG. 5, C
The pattern of the area A1 on the upper side of the paper with respect to the line C'is a pattern formed by connecting the patterns indicated by D.
Therefore, as shown in FIG. 6, the number and coordinate values of the electron-emitting devices 24 to which the voltage of the electron-emitting device 1 should be applied are stored in the program in advance so that the pattern shown by D can be drawn by one-time transfer. A voltage is applied to the electron-emitting device 24 at the position shown to transfer the pattern D. The pattern of the area A1 is formed by repeatedly transferring this D pattern while changing the transfer position by the drawing position deflection electrode 9.
【0029】次に、ステージ10を移動させ領域A2が
描画できる領域内に試料11を位置決めし、領域A2を
一度に転写できる範囲の領域に分割し、予めこの分割さ
れた個々の領域のパターンに応じて作成されていた電子
放出素子24の数および座標値のプログラムを呼び出
し、描画位置偏向電極9の作動あるいはステージ10の
移動により描画位置を変えて個々のパターンを転写し、
領域A2のパターンを完成させる。Next, the stage 11 is moved to position the sample 11 within the area where the area A2 can be drawn, the area A2 is divided into areas that can be transferred at one time, and the divided individual area patterns are prepared in advance. A program for the number and coordinate values of the electron-emitting devices 24 created according to the above is called, and the drawing position is changed by the operation of the drawing position deflection electrode 9 or the movement of the stage 10 to transfer individual patterns,
The pattern of the area A2 is completed.
【0030】このように100×100、すなわち1万
個の電子放出素子24に印加すべき電源を備え、パター
ンデータを一辺が2.5μmの正方形に分割し、さらに
各正方形内のデータを0.025μm単位に区分した微
小単位領域にパターンが存在するか否かをプログラムす
ることによって、パターンの種類や繰り返しパターンの
有無によらず同一の露光時間で一辺が2.5μmの正方
形領域を露光することができた。As described above, a power source to be applied to 100 × 100, that is, 10,000 electron-emitting devices 24 is provided, the pattern data is divided into squares each having a side of 2.5 μm, and the data in each square is set to 0. By programming whether or not a pattern exists in a minute unit area divided into 025 μm units, a square area with a side of 2.5 μm can be exposed with the same exposure time regardless of the type of pattern and the presence or absence of repeated patterns. I was able to.
【0031】なお、以上の実施形態の説明においては、
電極配線構成体22の製作において、各層を順次形成し
ていく方法について説明したが、この方法に限るもので
はなく、例えば、2層ずつあるいは4層ずつ形成して、
それらを張り合せるようにして積層し、余分の基板部分
を研磨して除去することによっても同様な構造が得られ
る。In the above description of the embodiment,
In the production of the electrode wiring structure 22, the method of sequentially forming each layer has been described, but the method is not limited to this method, and for example, two layers or four layers may be formed.
A similar structure can be obtained by laminating them so that they are laminated to each other, and polishing and removing the excess substrate portion.
【0032】また、以上の実施形態においては、電極配
線構成体22は、通常の半導体回路製造工程を用いて製
作した例について説明したが、これに限るものではな
く、例えば、大型高速コンピュータの中央処理装置を構
成する多数の集積回路チップを実装するためのガラスセ
ラミック積層基板と同様の製造工程を用いてもよい。そ
の場合には、絶縁層の材料として、ホウケイ酸鉛系結晶
化ガラスとアルミナの混合物、あるいはホウケイ酸ガラ
スと石英ガラスとコージライト系ガラスとの混合物を用
い、配線とコンタクトおよびパッドの材料としては、モ
リブデンやタングステンといった高融点金属以外にも、
銅、金、銀などの金属を用いることができる。このよう
なガラスセラミック積層基板を用いれば、ガラスセラミ
ック粉末をスラリー化した後、テープ状に形成され、平
板状のグリーンシートが得られる。このグリーンシート
を所定の大きさに切断した後、層間の電気的接続を行う
ためのコンタクトを形成し、さらにグリーンシート上に
配線パターンおよびパッドパターンがスクリーン印刷法
により印刷される。配線パターンおよびパッドパターン
のための導電体ペーストとしては金、銀、パラジュウム
などの金属ペーストが用いられる。その後多数のグリー
ンシートを積層圧着して燒結し、電極配線構成体として
用いることができる。Further, in the above-mentioned embodiments, the electrode wiring structure 22 has been described as an example manufactured by using a normal semiconductor circuit manufacturing process. However, the invention is not limited to this. You may use the manufacturing process similar to the glass-ceramic laminated substrate for mounting many integrated circuit chips which comprise a processing apparatus. In that case, a mixture of lead borosilicate crystallized glass and alumina or a mixture of borosilicate glass, quartz glass, and cordierite glass is used as the material for the insulating layer, and the material for the wiring, contacts, and pads is In addition to refractory metals such as molybdenum and tungsten,
Metals such as copper, gold and silver can be used. When such a glass-ceramic laminated substrate is used, a glass-ceramic powder is slurried and then formed into a tape shape to obtain a flat green sheet. After cutting the green sheet into a predetermined size, a contact for electrically connecting the layers is formed, and a wiring pattern and a pad pattern are printed on the green sheet by a screen printing method. A metal paste such as gold, silver or palladium is used as the conductor paste for the wiring pattern and the pad pattern. After that, a large number of green sheets are laminated and pressure-bonded and sintered to be used as an electrode wiring structure.
【0033】グリーンシートを用いた場合には、多数の
シートを一度に積層圧着することが容易なために、半導
体回路製造工程を用いる場合に比べて積層工程の回数が
少なく、積層構造の製造に要する期間が短いという特徴
がある。また、材料および装置の価格という点でも半導
体回路製造工程を用いる場合に比べて安価であり、この
点でも有利である。一方、微細パターン形成という点で
は、半導体回路製造工程を用いる場合に比べて劣ってお
り、これら両者の点を考慮して使い分ければよい。When a green sheet is used, it is easy to laminate and press-bond a large number of sheets at once, and therefore the number of lamination steps is smaller than in the case where a semiconductor circuit manufacturing process is used, so that a laminated structure can be manufactured. It is characterized by a short period of time. Further, in terms of the price of materials and devices, it is cheaper than the case where a semiconductor circuit manufacturing process is used, which is also advantageous in this respect. On the other hand, in terms of forming a fine pattern, it is inferior to the case of using a semiconductor circuit manufacturing process, and it suffices to use them properly in consideration of these two points.
【0034】[0034]
【発明の効果】以上説明したように、本発明は、極めて
小さい電子放出口が細かいピッチで縦横に多数配設され
た電子放出装置と、この電子放出装置内の電子放出素子
を任意に選びそれぞれ独立に電子励起電圧を印加する制
御電源とを設けることによって、電子励起電圧を印加す
べき電子放出素子の位置座標を予めプログラムを行って
電子放出装置を動作させることができ、したがって描画
すべきパターンの中にいかなる種類のパターンが含まれ
ていてもあるいは繰り返しパターンの有無によらず同一
の露光時間で一定の面積の領域が露光でき、結果として
前記描画すべきパターンを短時間で露光できるという効
果があることに加えて、各々の電子放出素子の直下の縦
配線がいずれも同一の単純な構造になっているために、
製作段階での歩留まりが高くなり、その結果装置価格も
従来に比べて安価になるという効果がある。また、微細
配線接続のための多層構造の各層のパターンがそれぞれ
同一であるためにそれぞれ別個のパターンを含むマスク
を必要とせず、結果としてやはり装置価格が安価になる
という効果もある。As described above, according to the present invention, an electron-emitting device in which a large number of extremely small electron-emitting ports are arranged vertically and horizontally with a fine pitch, and an electron-emitting device in the electron-emitting device are arbitrarily selected and respectively By providing the control power supply for independently applying the electron excitation voltage, the position coordinates of the electron emitting element to which the electron excitation voltage is applied can be programmed in advance to operate the electron emitting device, and thus the pattern to be drawn. Even if any kind of pattern is included in the pattern, or a region having a constant area can be exposed with the same exposure time regardless of the presence or absence of a repeated pattern, as a result, the pattern to be drawn can be exposed in a short time. In addition to that, since the vertical wiring directly under each electron-emitting device has the same simple structure,
The yield at the manufacturing stage is increased, and as a result, the device price is lower than the conventional one. In addition, since the patterns of the respective layers of the multilayer structure for connecting the fine wiring are the same, there is no need for a mask including separate patterns, and as a result, the device cost is also reduced.
【図1】本発明の一実施形態の電子線露光装置の構成図
である。FIG. 1 is a configuration diagram of an electron beam exposure apparatus according to an embodiment of the present invention.
【図2】図1中の電子放出装置1の部分破断斜視図であ
る。FIG. 2 is a partially cutaway perspective view of the electron emission device 1 in FIG.
【図3】電子放出装置1の製造工程のを示す図である。FIG. 3 is a diagram showing a manufacturing process of the electron-emitting device 1.
【図4】電子放出装置1の製造工程を示す図である。FIG. 4 is a diagram showing a manufacturing process of the electron-emitting device 1.
【図5】試料に転写すべきパターンを示す図である。FIG. 5 is a diagram showing a pattern to be transferred to a sample.
【図6】電子放出装置1の電子放出素子の配列と描画パ
ターンとの位置関係を示す図である。FIG. 6 is a diagram showing a positional relationship between an array of electron-emitting devices of the electron-emitting device 1 and a drawing pattern.
【図7】ブランキングアパーチャアレイ(BAA)を用
いた露光装置の構成を示す図である。FIG. 7 is a diagram showing a configuration of an exposure apparatus using a blanking aperture array (BAA).
【図8】ブランキングアパーチャアレイ(BAA)の構
成を示す平面概略図である。FIG. 8 is a schematic plan view showing a configuration of a blanking aperture array (BAA).
【図9】電子放出源として電子放出素子を格子状に配列
した電子放出装置の例を示す部分破断斜視図である。FIG. 9 is a partially cutaway perspective view showing an example of an electron emission device in which electron emission elements are arranged in a grid pattern as an electron emission source.
1 電子放出装置 2 印加制御部 3 印加電源 4 加速電極 5 高圧電源 6 ブランキング電極 7 縮小レンズ 8 投影レンズ 9 描画位置偏向電極 10 ステージ 11 試料 21 引き出し電極 22 電極配線構成体 23 パッド 24 電子放出素子 25a,25b コンタクト 26 絶縁層 27 開口 28a,28b,28c,28d 配線 29 絶縁膜 30 電子放出素子直下部パッド 31 シリコン基板 DESCRIPTION OF SYMBOLS 1 Electron emission device 2 Application control part 3 Application power supply 4 Acceleration electrode 5 High voltage power supply 6 Blanking electrode 7 Reduction lens 8 Projection lens 9 Drawing position deflection electrode 10 Stage 11 Sample 21 Extraction electrode 22 Electrode wiring structure 23 Pad 24 Electron emission device 25a, 25b Contact 26 Insulating layer 27 Opening 28a, 28b, 28c, 28d Wiring 29 Insulating film 30 Pad just under electron-emitting device 31 Silicon substrate
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01J 37/147 H01J 37/147 C H01L 21/027 H01L 21/30 541B ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location H01J 37/147 H01J 37/147 C H01L 21/027 H01L 21/30 541B
Claims (7)
電極の一主面に縦横に形成された多数の開口にそれぞれ
の先端部を露呈する複数の電子放出素子と、前記引き出
し電極の前記一主面とは異なる平面上に積層・配置さ
れ、該電子放出素子の動作を制御する制御電極配線構造
とを有する電子放出装置と、 任意の前記電子放出素子を選び、前記引き出し電極と該
電子放出素子の間に電圧を印加し、それぞれ独立に該電
子放出素子より電子を放出させる制御電源と、 放出された該電子を加速するための加速電極と、 加速された電子を収束させるための収束手段と、 収束された該電子を偏向する偏向手段とを有する電子線
露光装置。1. A flat-plate-shaped extraction electrode, a plurality of electron-emitting devices each of which has its tip exposed to a large number of openings formed in one main surface of the extraction electrode in a vertical and horizontal direction, and the one main electrode of the extraction electrode. An electron-emitting device having a control electrode wiring structure for controlling the operation of the electron-emitting device, the electron-emitting device being stacked and arranged on a plane different from the plane; A control power source for applying a voltage between the two to independently emit electrons from the electron-emitting device, an accelerating electrode for accelerating the emitted electrons, and a converging means for converging the accelerated electrons. An electron beam exposure apparatus having a deflecting means for deflecting the converged electrons.
に配設された板状の導電部材であり、該引き出し電極の
前記開口に対向して該電子線の通過する穴が形成されて
いる請求項1記載の電子線露光装置。2. The accelerating electrode is a plate-shaped conductive member arranged in parallel with the extraction electrode, and a hole is formed facing the opening of the extraction electrode so as to pass the electron beam. Item 1. The electron beam exposure apparatus according to Item 1.
に配設された板状の導電部材であり、該引き出し電極の
前記開口に対向して該電子線の通過する穴が形成されて
いる請求項1または請求項2記載の電子線露光装置。3. The converging means is a plate-shaped conductive member arranged in parallel with the extraction electrode, and a hole through which the electron beam passes is formed facing the opening of the extraction electrode. The electron beam exposure apparatus according to claim 1 or 2.
同じ数の印加電源を有し、これら印加電源を任意に選び
対応する電子放出素子に電圧を印加する手段を有する請
求項1から3のいずれか1項記載の電子線露光装置。4. The control power source has the same number of applied power sources as the number of the electron-emitting devices, and has means for arbitrarily selecting the applied power sources and applying a voltage to the corresponding electron-emitting devices. The electron beam exposure apparatus according to claim 1.
パッドパターンとを形成する工程と、 その上にさらに絶縁層を形成する工程と、 既に形成された下部の配線パターンの端部にある接続用
パッド部、および電極パッドに接続するように柱状のコ
ンタクトを絶縁層に埋め込む工程と、 これらの工程を1回以上繰り返した後に、最上層の配線
パターンと電極パッドパターンとを形成する工程と、 以上の工程を経て形成された構成体を前記主面に対して
角度をもって切断して前記配線パターンの断面が周期的
に配置されるようにする工程と、 この切断面の上に周期的に電子放出素子を形成する工程
とを含む、請求項1記載の電子放出装置の製造方法。5. A step of forming a wiring pattern and an electrode pad pattern on one main surface of the insulating layer, a step of further forming an insulating layer thereon, and an end portion of the already formed lower wiring pattern. A step of embedding a columnar contact in an insulating layer so as to connect to a certain connection pad part and an electrode pad, and a step of forming a wiring pattern and an electrode pad pattern of the uppermost layer after repeating these steps one or more times. And a step of cutting the structure formed through the above steps at an angle with respect to the main surface so that the cross-sections of the wiring pattern are periodically arranged. The method for manufacturing an electron-emitting device according to claim 1, further comprising the step of forming an electron-emitting device on the substrate.
シリコン膜または窒化シリコン膜を用いる請求項5記載
の電子放出装置の製造方法。6. The method of manufacturing an electron-emitting device according to claim 5, wherein a silicon oxide film or a silicon nitride film on a silicon substrate is used as the insulating layer.
用いる請求項5記載の電子放出装置の製造方法。7. The method of manufacturing an electron-emitting device according to claim 5, wherein glass ceramics is used as the insulating layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14040096A JP3223956B2 (en) | 1996-06-03 | 1996-06-03 | Electron emission device, electron beam exposure device, and method of manufacturing electron emission device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14040096A JP3223956B2 (en) | 1996-06-03 | 1996-06-03 | Electron emission device, electron beam exposure device, and method of manufacturing electron emission device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09320506A true JPH09320506A (en) | 1997-12-12 |
JP3223956B2 JP3223956B2 (en) | 2001-10-29 |
Family
ID=15267908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14040096A Expired - Fee Related JP3223956B2 (en) | 1996-06-03 | 1996-06-03 | Electron emission device, electron beam exposure device, and method of manufacturing electron emission device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3223956B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019196A (en) * | 2005-07-06 | 2007-01-25 | Canon Inc | Wiring board, its manufacturing method and electrically-charged particle line exposure device |
-
1996
- 1996-06-03 JP JP14040096A patent/JP3223956B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019196A (en) * | 2005-07-06 | 2007-01-25 | Canon Inc | Wiring board, its manufacturing method and electrically-charged particle line exposure device |
Also Published As
Publication number | Publication date |
---|---|
JP3223956B2 (en) | 2001-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5363021A (en) | Massively parallel array cathode | |
US4742234A (en) | Charged-particle-beam lithography | |
US4974736A (en) | Multi-electron-beam pattern drawing apparatus | |
US6376985B2 (en) | Gated photocathode for controlled single and multiple electron beam emission | |
JP2004282038A (en) | Deflector, method for producing deflector, and charged particle beam exposure device using deflector | |
EP0289279B1 (en) | A multi-electron-beam pattern drawing apparatus | |
JP2615411B2 (en) | Multiple electron beam irradiation apparatus and irradiation method | |
JP2957669B2 (en) | Reflection mask and charged beam exposure apparatus using the same | |
JP3076570B2 (en) | Charged particle drawing method and charged particle drawing device | |
JP6553973B2 (en) | Blanking apparatus for multi-charged particle beam and multi-charged particle beam drawing apparatus | |
CA1238121A (en) | Charged-particle-beam lithography | |
EP1141995A1 (en) | Array of multiple charged particle beamlet emitting columns | |
JP3033484B2 (en) | Electron beam exposure equipment | |
JP2003045789A (en) | Lithographic system and method | |
JPH0316775B2 (en) | ||
JP3223956B2 (en) | Electron emission device, electron beam exposure device, and method of manufacturing electron emission device | |
JPH07297107A (en) | Multipole deflector, manufacture thereof and charged particle beam device | |
JP3340468B2 (en) | Electron beam exposure apparatus and electron beam exposure method | |
US7800085B2 (en) | Microelectronic multiple electron beam emitting device | |
JP2595882B2 (en) | Electron beam exposure equipment | |
JP2870505B2 (en) | Electron beam exposure equipment | |
JPH10241615A (en) | Electron ray exposure device | |
TW201415959A (en) | Accelerator having acceleration channels formed between covalently bonded chips | |
JP2007019242A (en) | Deflector, charged particle beam exposure apparatus, and device manufacturing method | |
JP2005136114A (en) | Electrode substrate and its manufacturing method, and charged beam exposure device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |