JPH09312535A - 整合型アンプ - Google Patents
整合型アンプInfo
- Publication number
- JPH09312535A JPH09312535A JP12843396A JP12843396A JPH09312535A JP H09312535 A JPH09312535 A JP H09312535A JP 12843396 A JP12843396 A JP 12843396A JP 12843396 A JP12843396 A JP 12843396A JP H09312535 A JPH09312535 A JP H09312535A
- Authority
- JP
- Japan
- Prior art keywords
- line
- matching
- circuit
- gain
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 整合型アンプの電力利得特性を平坦化する。
【解決手段】 利得平坦化回路２０は、マイクロストリ
ップライン４４およびラジアルスタブ４６を具えてお
り、マイクロストリップライン４４の一端は、入力端子
３２および出力端子３６間を結合する入力ライン４８に
ａ点において接続される。マイクロストリップライン４
４の別の一端は、ラジアルスタブ４６にｂ点において接
続される。入力端子３４および出力端子３８間は、共通
ライン３０で結合されている。
ップライン４４およびラジアルスタブ４６を具えてお
り、マイクロストリップライン４４の一端は、入力端子
３２および出力端子３６間を結合する入力ライン４８に
ａ点において接続される。マイクロストリップライン４
４の別の一端は、ラジアルスタブ４６にｂ点において接
続される。入力端子３４および出力端子３８間は、共通
ライン３０で結合されている。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波やミ
リ波の周波数帯において用いられるマイクロ波回路、特
に、整合型アンプに関する。
リ波の周波数帯において用いられるマイクロ波回路、特
に、整合型アンプに関する。
【０００２】
【従来の技術】電界効果トランジスタ（以下、ＦＥＴと
称する場合がある。）をアンプとして用いるとき、ＦＥ
Ｔに信号源から供給される電力を最大とするためには、
これらの間でインピーダンス整合を取る（すなわち、Ｆ
ＥＴから見込んだ入力側回路のインピーダンスを、ＦＥ
ＴのＳ11の複素共役に整合する。ここで、Ｓ11はＳパラ
メータである。）ことが必要である。このインピーダン
ス整合を図るためには、信号源とＦＥＴとの間にインピ
ーダンス整合回路を設ける。
称する場合がある。）をアンプとして用いるとき、ＦＥ
Ｔに信号源から供給される電力を最大とするためには、
これらの間でインピーダンス整合を取る（すなわち、Ｆ
ＥＴから見込んだ入力側回路のインピーダンスを、ＦＥ
ＴのＳ11の複素共役に整合する。ここで、Ｓ11はＳパラ
メータである。）ことが必要である。このインピーダン
ス整合を図るためには、信号源とＦＥＴとの間にインピ
ーダンス整合回路を設ける。
【０００３】また、ＦＥＴから発生する電力を、ＦＥＴ
の出力端子側に設けられた負荷インピーダンスに対して
できるだけ多く供給できるようにするためには、同様に
して、これらの間でインピーダンス整合を取る（すなわ
ち、ＦＥＴから見込んだ出力側回路のインピーダンス
を、ＦＥＴのＳ22の複素共役に整合する。ここで、Ｓ22
はＳパラメータである。）ことが必要である。このイン
ピーダンス整合を図るためには、ＦＥＴと負荷インピー
ダンスとの間にインピーダンス整合回路を設ける。
の出力端子側に設けられた負荷インピーダンスに対して
できるだけ多く供給できるようにするためには、同様に
して、これらの間でインピーダンス整合を取る（すなわ
ち、ＦＥＴから見込んだ出力側回路のインピーダンス
を、ＦＥＴのＳ22の複素共役に整合する。ここで、Ｓ22
はＳパラメータである。）ことが必要である。このイン
ピーダンス整合を図るためには、ＦＥＴと負荷インピー
ダンスとの間にインピーダンス整合回路を設ける。
【０００４】上述のように、マイクロ波回路におけるイ
ンピーダンス整合は、ある回路ブロックから他の回路ブ
ロックへ、あるいは特有のインピーダンスを持つ半導体
デバイスへ効率よく電力や信号を伝達するために用いら
れ、基本的な原理は低周波数回路におけるそれと同じで
ある。ただ、マイクロ波回路においてインピーダンス整
合に用いられる回路エレメントは、マイクロ波帯で実現
しやすい分布定数的なものが多用される。
ンピーダンス整合は、ある回路ブロックから他の回路ブ
ロックへ、あるいは特有のインピーダンスを持つ半導体
デバイスへ効率よく電力や信号を伝達するために用いら
れ、基本的な原理は低周波数回路におけるそれと同じで
ある。ただ、マイクロ波回路においてインピーダンス整
合に用いられる回路エレメントは、マイクロ波帯で実現
しやすい分布定数的なものが多用される。
【０００５】このような整合型アンプは、例えば、文献
「マイクロ波半導体回路 基礎と展開、第４章、日刊工
業新聞社、1993年発行」に開示されている。
「マイクロ波半導体回路 基礎と展開、第４章、日刊工
業新聞社、1993年発行」に開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
ようにインピーダンス整合を施し、ＦＥＴに最大の電力
が供給されるように設定し、かつ、ＦＥＴから最大の電
力が取り出せるように設定した整合型アンプであって
も、周波数が高くなるに伴い、次第に電力利得Ｐout ／
Ｐinは減少してしまう。
ようにインピーダンス整合を施し、ＦＥＴに最大の電力
が供給されるように設定し、かつ、ＦＥＴから最大の電
力が取り出せるように設定した整合型アンプであって
も、周波数が高くなるに伴い、次第に電力利得Ｐout ／
Ｐinは減少してしまう。
【０００７】ここで、アンプの電力利得は入力電力Ｐin
と出力電力Ｐout との比Ｐout ／Ｐinで以て表される。
一般にＦＥＴの電力利得の大きさは周波数の二乗に逆比
例することが知られており、従って、６ｄＢ／ｏｃｔａ
ｖｅ（デシベル／オクターブ）（ｏｃｔａｖｅをｏｃｔ
と略称する場合がある。）で減衰するといった特性を有
している（すなわち、ＦＥＴの｜Ｓ21｜2 は−６ｄＢ／
ｏｃｔの周波数特性を有する。ここで、Ｓ21はＳパラメ
ータである。）。よって、ＦＥＴを用いる整合型アンプ
においては、所望の周波数帯域で平坦な電力利得特性を
得ることが困難であった。
と出力電力Ｐout との比Ｐout ／Ｐinで以て表される。
一般にＦＥＴの電力利得の大きさは周波数の二乗に逆比
例することが知られており、従って、６ｄＢ／ｏｃｔａ
ｖｅ（デシベル／オクターブ）（ｏｃｔａｖｅをｏｃｔ
と略称する場合がある。）で減衰するといった特性を有
している（すなわち、ＦＥＴの｜Ｓ21｜2 は−６ｄＢ／
ｏｃｔの周波数特性を有する。ここで、Ｓ21はＳパラメ
ータである。）。よって、ＦＥＴを用いる整合型アンプ
においては、所望の周波数帯域で平坦な電力利得特性を
得ることが困難であった。
【０００８】従って、従来より、所望の周波数帯域で平
坦な電力利得特性を有する整合型アンプの出現が望まれ
ていた。
坦な電力利得特性を有する整合型アンプの出現が望まれ
ていた。
【０００９】
【課題を解決するための手段】この発明の整合型アンプ
によれば、電界効果トランジスタの入力端子側にこの電
界効果トランジスタと信号源とのインピーダンス整合を
図るための入力整合回路を具えており、前記電界効果ト
ランジスタの出力端子側にこの電界効果トランジスタと
負荷インピーダンスとのインピーダンス整合を図るため
の出力整合回路を具えており、利得周波数帯域の上限に
おける周波数に対応する波長をλ2 とした整合型アンプ
において、前記入力整合回路と前記信号源との間または
前記出力整合回路と前記負荷インピーダンスとの間に分
布定数線路とスタブとを有する利得平坦化回路を具えて
おり、前記入力整合回路と前記信号源とを結合する入力
ラインまたは前記出力整合回路と前記負荷インピーダン
スとを結合する出力ラインに前記分布定数線路の一端が
接続され、この分布定数線路の前記一端とは反対側の一
端に前記スタブが接続されており、前記分布定数線路の
前記入力ラインまたは前記出力ラインとの接続点および
前記スタブとの接続点の間の前記分布定数線路の線路長
Ｌ1 は前記波長λ2 を用いて、 Ｌ1 ＜（２ｓ＋１）λ2 ／４ （イ） となるように設定されており（但し、ｓはｓ≧０を満た
す整数。）、前記スタブの線路長Ｌ2 は前記波長λ2 を
用いて、 Ｌ2 ＜（２ｓ＋１）λ2 ／４ （ロ） となるように設定されていることを特徴とする。
によれば、電界効果トランジスタの入力端子側にこの電
界効果トランジスタと信号源とのインピーダンス整合を
図るための入力整合回路を具えており、前記電界効果ト
ランジスタの出力端子側にこの電界効果トランジスタと
負荷インピーダンスとのインピーダンス整合を図るため
の出力整合回路を具えており、利得周波数帯域の上限に
おける周波数に対応する波長をλ2 とした整合型アンプ
において、前記入力整合回路と前記信号源との間または
前記出力整合回路と前記負荷インピーダンスとの間に分
布定数線路とスタブとを有する利得平坦化回路を具えて
おり、前記入力整合回路と前記信号源とを結合する入力
ラインまたは前記出力整合回路と前記負荷インピーダン
スとを結合する出力ラインに前記分布定数線路の一端が
接続され、この分布定数線路の前記一端とは反対側の一
端に前記スタブが接続されており、前記分布定数線路の
前記入力ラインまたは前記出力ラインとの接続点および
前記スタブとの接続点の間の前記分布定数線路の線路長
Ｌ1 は前記波長λ2 を用いて、 Ｌ1 ＜（２ｓ＋１）λ2 ／４ （イ） となるように設定されており（但し、ｓはｓ≧０を満た
す整数。）、前記スタブの線路長Ｌ2 は前記波長λ2 を
用いて、 Ｌ2 ＜（２ｓ＋１）λ2 ／４ （ロ） となるように設定されていることを特徴とする。
【００１０】このように、この発明の整合型アンプは分
布定数線路とスタブから構成されている利得平坦化回路
を具えてなる。ここで、分布定数線路とは、回路パラメ
ータが全長に沿って連続分布する伝送線路のことをい
う。また、スタブとは、マイクロ波回路において多用さ
れ、分布定数線路に形成された１／４波長の長さ（信号
周波数に対応する波長の４分の１の長さ。）を持つ突出
物である。
布定数線路とスタブから構成されている利得平坦化回路
を具えてなる。ここで、分布定数線路とは、回路パラメ
ータが全長に沿って連続分布する伝送線路のことをい
う。また、スタブとは、マイクロ波回路において多用さ
れ、分布定数線路に形成された１／４波長の長さ（信号
周波数に対応する波長の４分の１の長さ。）を持つ突出
物である。
【００１１】上述の通り、スタブを分布定数線路に接続
したことにより、この分布定数線路と入力ラインまたは
出力ラインとの接続点は周波数ｆ0 （この周波数に対応
する波長をλ0 とする。）で開放となる。よって、利得
平坦化回路は、周波数ｆ0 を中心周波数とし、周波数ｆ
0 の低域および高域側において電力利得が減少するバン
ドパスフィルタの特性を有するようになる。
したことにより、この分布定数線路と入力ラインまたは
出力ラインとの接続点は周波数ｆ0 （この周波数に対応
する波長をλ0 とする。）で開放となる。よって、利得
平坦化回路は、周波数ｆ0 を中心周波数とし、周波数ｆ
0 の低域および高域側において電力利得が減少するバン
ドパスフィルタの特性を有するようになる。
【００１２】また、分布定数線路およびスタブの長さＬ
1 およびＬ2 を上式（イ）および（ロ）に示したように
設定することにより、周波数ｆ0 はバンドパスフィルタ
の上限における周波数ｆ2 より大きい周波数になる。そ
して、スタブの幅などを調節することにより、利得平坦
化回路の中心周波数ｆ0 より低域側の周波数特性を実質
的に６ｄＢ／ｏｃｔとすることができる。
1 およびＬ2 を上式（イ）および（ロ）に示したように
設定することにより、周波数ｆ0 はバンドパスフィルタ
の上限における周波数ｆ2 より大きい周波数になる。そ
して、スタブの幅などを調節することにより、利得平坦
化回路の中心周波数ｆ0 より低域側の周波数特性を実質
的に６ｄＢ／ｏｃｔとすることができる。
【００１３】従って、この利得平坦化回路により、電界
効果トランジスタ（ＦＥＴ）の電力利得特性が反映され
た整合型アンプの電力利得特性を補償することができる
から、平坦な電力利得特性を有する整合型アンプが得ら
れる。
効果トランジスタ（ＦＥＴ）の電力利得特性が反映され
た整合型アンプの電力利得特性を補償することができる
から、平坦な電力利得特性を有する整合型アンプが得ら
れる。
【００１４】また、この発明の整合型アンプの好適な構
成例によれば、前記分布定数線路をマイクロストリップ
ラインで以て構成することを特徴とする。
成例によれば、前記分布定数線路をマイクロストリップ
ラインで以て構成することを特徴とする。
【００１５】ここで、マイクロストリップラインとは、
グランド面と配線面と、これらの間の誘電体とによって
形成され、特性インピーダンスが制御された信号伝送線
路のことをいう。一般に、平らな誘電体基板の片面に密
着した薄膜の導体板と、同様に基板の他の面に密着した
接地導体板から構成される。
グランド面と配線面と、これらの間の誘電体とによって
形成され、特性インピーダンスが制御された信号伝送線
路のことをいう。一般に、平らな誘電体基板の片面に密
着した薄膜の導体板と、同様に基板の他の面に密着した
接地導体板から構成される。
【００１６】マイクロストリップラインのような平面型
導波路は、同軸ケーブルや導波管のような立体形導波路
に比べ、小型・軽量、簡単な構造、製造の容易さなどの
理由により多用されている。従って、分布定数線路とし
てマイクロストリップラインを用いることにより、マイ
クロ波回路の集積化が容易になり、広帯域性、回路素子
のマウントの容易さ、寄生素子の影響の少ないことなど
の利点を有するようになる。
導波路は、同軸ケーブルや導波管のような立体形導波路
に比べ、小型・軽量、簡単な構造、製造の容易さなどの
理由により多用されている。従って、分布定数線路とし
てマイクロストリップラインを用いることにより、マイ
クロ波回路の集積化が容易になり、広帯域性、回路素子
のマウントの容易さ、寄生素子の影響の少ないことなど
の利点を有するようになる。
【００１７】さらに、この発明の整合型アンプによれ
ば、前記スタブが設けられている前記分布定数線路の前
記一端に抵抗が接続されて設けられており、この抵抗の
前記分布定数線路と接続されている一端とは反対側の一
端が短絡されていることを特徴とする。
ば、前記スタブが設けられている前記分布定数線路の前
記一端に抵抗が接続されて設けられており、この抵抗の
前記分布定数線路と接続されている一端とは反対側の一
端が短絡されていることを特徴とする。
【００１８】このように、分布定数線路とスタブとの接
続点に、伝送線路を伝搬する電磁波を反射させずに吸収
するための無反射終端器として抵抗を設けている。分布
定数線路との接続点と反対側の抵抗の一端はグランドラ
インに接続されて短絡されている。よって、過大な電力
が入力側に反射されずに吸収されるから、入力側の電圧
定在波比が劣化することがない。
続点に、伝送線路を伝搬する電磁波を反射させずに吸収
するための無反射終端器として抵抗を設けている。分布
定数線路との接続点と反対側の抵抗の一端はグランドラ
インに接続されて短絡されている。よって、過大な電力
が入力側に反射されずに吸収されるから、入力側の電圧
定在波比が劣化することがない。
【００１９】この場合にも、前記分布定数線路をマイク
ロストリップラインで以て構成するのが好適である。
ロストリップラインで以て構成するのが好適である。
【００２０】また、この発明の整合型アンプによれば、
−６ｄＢ／ｏｃｔの電力利得特性を示す電界効果トラン
ジスタの入力端子側にこの電界効果トランジスタと信号
源とのインピーダンス整合を図るための入力整合回路を
具えており、前記電界効果トランジスタの出力端子側に
この電界効果トランジスタと出力負荷インピーダンスと
のインピーダンス整合を図るための出力整合回路を具え
ており、利得周波数帯域の上限における周波数がｆ2 で
あり、前記電界効果トランジスタの前記電力利得特性が
反映された電力利得特性を示す整合型アンプにおいて、
中心周波数ｆ０が前記周波数ｆ２ より大きく、この中
心周波数が０ｄＢ以下の利得を示し、この中心周波数ｆ
0 より低周波数側の周波数帯域が６ｄＢ／ｏｃｔで増大
する電力利得特性を有した利得平坦化回路を具えること
を特徴とする。
−６ｄＢ／ｏｃｔの電力利得特性を示す電界効果トラン
ジスタの入力端子側にこの電界効果トランジスタと信号
源とのインピーダンス整合を図るための入力整合回路を
具えており、前記電界効果トランジスタの出力端子側に
この電界効果トランジスタと出力負荷インピーダンスと
のインピーダンス整合を図るための出力整合回路を具え
ており、利得周波数帯域の上限における周波数がｆ2 で
あり、前記電界効果トランジスタの前記電力利得特性が
反映された電力利得特性を示す整合型アンプにおいて、
中心周波数ｆ０が前記周波数ｆ２ より大きく、この中
心周波数が０ｄＢ以下の利得を示し、この中心周波数ｆ
0 より低周波数側の周波数帯域が６ｄＢ／ｏｃｔで増大
する電力利得特性を有した利得平坦化回路を具えること
を特徴とする。
【００２１】このように、中心周波数ｆ0 より低周波数
側の周波数帯域において、実質的に６ｄＢ／ｏｃｔの特
性を有する利得平坦化回路を電界効果トランジスタ（Ｆ
ＥＴ）の入力側または出力側に具えることにより、−６
ｄＢ／ｏｃｔで減衰する整合型アンプの電力利得を補償
して平坦化することが可能である。整合型アンプの利得
周波数帯域の上限における周波数ｆ2 より中心周波数ｆ
0 を大きく設定しておけば、整合型アンプの電力利得特
性を利得周波数帯域の全域に渡って平坦化することがで
きる。
側の周波数帯域において、実質的に６ｄＢ／ｏｃｔの特
性を有する利得平坦化回路を電界効果トランジスタ（Ｆ
ＥＴ）の入力側または出力側に具えることにより、−６
ｄＢ／ｏｃｔで減衰する整合型アンプの電力利得を補償
して平坦化することが可能である。整合型アンプの利得
周波数帯域の上限における周波数ｆ2 より中心周波数ｆ
0 を大きく設定しておけば、整合型アンプの電力利得特
性を利得周波数帯域の全域に渡って平坦化することがで
きる。
【００２２】
【発明の実施の形態】以下、図を参照して、この実施の
形態につき説明する。尚、図は、この発明の構成、大き
さおよび配置関係が理解できる程度に概略的に示してあ
り、従って、この発明は、この実施の形態に何ら限定さ
れることがない。
形態につき説明する。尚、図は、この発明の構成、大き
さおよび配置関係が理解できる程度に概略的に示してあ
り、従って、この発明は、この実施の形態に何ら限定さ
れることがない。
【００２３】［第１の実施の形態］図１は、この実施の
形態の整合型アンプの構成を示すブロック図である。こ
の第１の構成例の整合型アンプは、ＦＥＴ１０、入力整
合回路１２、出力整合回路１４、信号源１６、負荷イン
ピーダンス１８および利得平坦化回路２０を具えてい
る。
形態の整合型アンプの構成を示すブロック図である。こ
の第１の構成例の整合型アンプは、ＦＥＴ１０、入力整
合回路１２、出力整合回路１４、信号源１６、負荷イン
ピーダンス１８および利得平坦化回路２０を具えてい
る。
【００２４】ＦＥＴ１０は、ゲート電極Ｇとソース電極
Ｓをそれぞれ入力端子２２および２４とし、また、ドレ
イン電極Ｄとソース電極Ｓをそれぞれ出力端子２６およ
び２８としている。入力端子２４と出力端子２８とはグ
ランド側の共通ライン３０で結合されている。
Ｓをそれぞれ入力端子２２および２４とし、また、ドレ
イン電極Ｄとソース電極Ｓをそれぞれ出力端子２６およ
び２８としている。入力端子２４と出力端子２８とはグ
ランド側の共通ライン３０で結合されている。
【００２５】入力整合回路１２は、この発明の整合型ア
ンプへの信号源１６とＦＥＴ１０とのインピーダンス整
合を図る回路であって、４つの端子を具えていて、出力
側の２端子がそれぞれＦＥＴ１０の入力端子２２および
２４と接続されている。また、入力側の２端子はそれぞ
れ利得平坦化回路２０の出力端子３６および３８と接続
されている。
ンプへの信号源１６とＦＥＴ１０とのインピーダンス整
合を図る回路であって、４つの端子を具えていて、出力
側の２端子がそれぞれＦＥＴ１０の入力端子２２および
２４と接続されている。また、入力側の２端子はそれぞ
れ利得平坦化回路２０の出力端子３６および３８と接続
されている。
【００２６】利得平坦化回路２０は、整合型アンプの利
得を平坦化するための回路であって、この回路２０の入
力端子３２および３４の間には信号源１６が接続されて
いる。ここでは、信号源１６を、電源４０と内部インピ
ーダンス４２との直列接続回路により表している。
得を平坦化するための回路であって、この回路２０の入
力端子３２および３４の間には信号源１６が接続されて
いる。ここでは、信号源１６を、電源４０と内部インピ
ーダンス４２との直列接続回路により表している。
【００２７】一方、出力整合回路１４は、ＦＥＴ１０と
後述する負荷インピーダンス１８とのインピーダンス整
合を図る回路であって、４つの端子を具えており、入力
側の２端子がそれぞれＦＥＴ１０の出力端子２６および
２８に接続されている。また、出力側の２端子の間には
出力側回路として負荷インピーダンス１８が接続されて
いる。
後述する負荷インピーダンス１８とのインピーダンス整
合を図る回路であって、４つの端子を具えており、入力
側の２端子がそれぞれＦＥＴ１０の出力端子２６および
２８に接続されている。また、出力側の２端子の間には
出力側回路として負荷インピーダンス１８が接続されて
いる。
【００２８】図２は、この実施の形態の利得平坦化回路
２０の構成を示す回路図である。図中、入力ライン４８
は信号源１６と入力整合回路１２とを結合している。こ
の構成例の利得平坦化回路２０は、分布定数線路として
のマイクロストリップライン４４およびスタブとしての
ラジアルスタブ４６を具えている。
２０の構成を示す回路図である。図中、入力ライン４８
は信号源１６と入力整合回路１２とを結合している。こ
の構成例の利得平坦化回路２０は、分布定数線路として
のマイクロストリップライン４４およびスタブとしての
ラジアルスタブ４６を具えている。
【００２９】マイクロストリップライン４４の一端は、
入力端子３２および出力端子３６間を結合する入力ライ
ン４８に図中のａ点において接続している。また、マイ
クロストリップライン４４の別の一端は、ラジアルスタ
ブ４６に図中のｂ点において接続している。分布定数線
路の線路長、すなわち、この例の場合には、マイクロス
トリップライン４４のａ点およびｂ点間の長手方向（図
中の矢印ｃで示す方向。）の長さを記号Ｌ1 で表す。ま
た、入力端子３４および出力端子３８間は、共通ライン
３０で結合されている。
入力端子３２および出力端子３６間を結合する入力ライ
ン４８に図中のａ点において接続している。また、マイ
クロストリップライン４４の別の一端は、ラジアルスタ
ブ４６に図中のｂ点において接続している。分布定数線
路の線路長、すなわち、この例の場合には、マイクロス
トリップライン４４のａ点およびｂ点間の長手方向（図
中の矢印ｃで示す方向。）の長さを記号Ｌ1 で表す。ま
た、入力端子３４および出力端子３８間は、共通ライン
３０で結合されている。
【００３０】ラジアルスタブ４６は、中心と２つの半
径、これら半径の先端を両端とする円弧で以て表される
扇形状の、中心部分を分断除去した形状をなしている
（単なる扇形状であってもよい。）。ラジアルスタブ４
６の円弧ｄとは反対側の一端がマイクロストリップライ
ン４４とｂ点において接続している。スタブの線路長、
すなわち、この例ではラジアルスタブ４６の円弧ｄの両
端に接続する線分ｅおよびｆの長さは等しく、これを記
号Ｌ2 で表す。また、これら線分ｅと線分ｆとのなす角
を記号θで表す。
径、これら半径の先端を両端とする円弧で以て表される
扇形状の、中心部分を分断除去した形状をなしている
（単なる扇形状であってもよい。）。ラジアルスタブ４
６の円弧ｄとは反対側の一端がマイクロストリップライ
ン４４とｂ点において接続している。スタブの線路長、
すなわち、この例ではラジアルスタブ４６の円弧ｄの両
端に接続する線分ｅおよびｆの長さは等しく、これを記
号Ｌ2 で表す。また、これら線分ｅと線分ｆとのなす角
を記号θで表す。
【００３１】次に、この実施の形態の動作につき説明す
る。図３は、この実施の形態の動作の説明に供するグラ
フである。グラフの横軸には信号周波数（電源４０が出
力する電圧の周波数。）を取り、縦軸には電力利得をｄ
Ｂ単位（すなわち、対数を取って示してある。）で取っ
ている。この図に示される周波数帯域は、ＧＨｚ程度の
帯域である。
る。図３は、この実施の形態の動作の説明に供するグラ
フである。グラフの横軸には信号周波数（電源４０が出
力する電圧の周波数。）を取り、縦軸には電力利得をｄ
Ｂ単位（すなわち、対数を取って示してある。）で取っ
ている。この図に示される周波数帯域は、ＧＨｚ程度の
帯域である。
【００３２】図中、直線ｇはＦＥＴ１０の電力利得特性
を示す。ＦＥＴ１０の電力利得は実質的に−６ｄＢ／ｏ
ｃｔで減衰する。また、曲線ｈは、利得平坦化回路２０
を具えていない、従来の整合型アンプの電力利得特性を
示す。整合型アンプの利得帯域（インピーダンス整合さ
れた帯域。）の上限の周波数をｆ2 とし、下限の周波数
をｆ1 で表すことにする。この周波数ｆ1 およびｆ2 間
の整合型アンプの電力利得特性は、ＦＥＴ１０の電力利
得特性が反映されて−６ｄＢ／ｏｃｔで減衰する特性を
示している。
を示す。ＦＥＴ１０の電力利得は実質的に−６ｄＢ／ｏ
ｃｔで減衰する。また、曲線ｈは、利得平坦化回路２０
を具えていない、従来の整合型アンプの電力利得特性を
示す。整合型アンプの利得帯域（インピーダンス整合さ
れた帯域。）の上限の周波数をｆ2 とし、下限の周波数
をｆ1 で表すことにする。この周波数ｆ1 およびｆ2 間
の整合型アンプの電力利得特性は、ＦＥＴ１０の電力利
得特性が反映されて−６ｄＢ／ｏｃｔで減衰する特性を
示している。
【００３３】また、図中の曲線ｉは利得平坦化回路２０
の周波数特性を示す。このように、中心周波数ｆ0 にお
いて電力利得が０ｄＢであり、中心周波数ｆ0 における
電力利得を最大として、中心周波数ｆ0 より高域側およ
び低域側の周波数領域においては中心周波数ｆ0 から離
れるに従い電力利得が減少する。
の周波数特性を示す。このように、中心周波数ｆ0 にお
いて電力利得が０ｄＢであり、中心周波数ｆ0 における
電力利得を最大として、中心周波数ｆ0 より高域側およ
び低域側の周波数領域においては中心周波数ｆ0 から離
れるに従い電力利得が減少する。
【００３４】そして、図中の曲線ｊは、利得平坦化回路
２０を具える、この実施の形態の整合型アンプの電力利
得特性を示すものである。この整合型アンプの電力利得
特性は、周波数ｆ1 およびｆ2 間で平坦（一定）である
ことが分かる。このように、この利得平坦化回路２０
は、中心周波数がｆ0 であるバンドパスフィルタ特性を
有している（図３の曲線ｉ）。中心周波数ｆ0 の値はマ
イクロストリップライン４４およびラジアルスタブ４６
の長さＬ1 およびＬ2 によって決まる。
２０を具える、この実施の形態の整合型アンプの電力利
得特性を示すものである。この整合型アンプの電力利得
特性は、周波数ｆ1 およびｆ2 間で平坦（一定）である
ことが分かる。このように、この利得平坦化回路２０
は、中心周波数がｆ0 であるバンドパスフィルタ特性を
有している（図３の曲線ｉ）。中心周波数ｆ0 の値はマ
イクロストリップライン４４およびラジアルスタブ４６
の長さＬ1 およびＬ2 によって決まる。
【００３５】ここで、信号源１６（電源４０）の出力電
圧の波長をλ0 とする。長さＬ1 およびＬ2 がλ0 ／４
の奇数倍のとき、すなわち、ｓを０以上の整数としてＬ
1 ＝Ｌ2 ＝（２ｓ＋１）λ0 ／４のときに、波長（２ｓ
＋１）λ0 ／４に対応する周波数のところで電力利得が
０ｄＢとなり、バンドパスフィルタの中心周波数ｆ0と
なる。これは、マイクロストリップライン４４の一端
（ａ点）が周波数ｆ0 で開放となるためである。
圧の波長をλ0 とする。長さＬ1 およびＬ2 がλ0 ／４
の奇数倍のとき、すなわち、ｓを０以上の整数としてＬ
1 ＝Ｌ2 ＝（２ｓ＋１）λ0 ／４のときに、波長（２ｓ
＋１）λ0 ／４に対応する周波数のところで電力利得が
０ｄＢとなり、バンドパスフィルタの中心周波数ｆ0と
なる。これは、マイクロストリップライン４４の一端
（ａ点）が周波数ｆ0 で開放となるためである。
【００３６】さらに、中心周波数ｆ0 は周波数ｆ2 より
大きく設定してある。このように設定できるためには、
マイクロストリップライン４４およびラジアルスタブ４
６の長さＬ1 およびＬ2 を、次式（１）および（２）に
表されるように設定すればよい。
大きく設定してある。このように設定できるためには、
マイクロストリップライン４４およびラジアルスタブ４
６の長さＬ1 およびＬ2 を、次式（１）および（２）に
表されるように設定すればよい。
【００３７】 Ｌ1 ＜（２ｓ＋１）λ2 ／４ （１） Ｌ2 ＜（２ｓ＋１）λ2 ／４ （２） 但し、ｓはｓ≧０を満たす整数である。ここで、記号λ
2 は周波数ｆ2 に対応する波長を表している。このよう
に設定することにより、整合型アンプの利得周波数帯域
ｆ1 〜ｆ2 間において、利得平坦化回路２０の電力利得
特性を正の増加率を持つ特性（すなわち、この周波数範
囲ｆ1 〜ｆ2 において、利得平坦化回路２０の電力利得
が周波数の増加に伴い増加するということ。）とするこ
とができる。また、長さＬ1 と長さＬ2 とが同じ長さで
ある必要はなく、これらの長さの和が次式（３）で表さ
れるように設定されていればよい。
2 は周波数ｆ2 に対応する波長を表している。このよう
に設定することにより、整合型アンプの利得周波数帯域
ｆ1 〜ｆ2 間において、利得平坦化回路２０の電力利得
特性を正の増加率を持つ特性（すなわち、この周波数範
囲ｆ1 〜ｆ2 において、利得平坦化回路２０の電力利得
が周波数の増加に伴い増加するということ。）とするこ
とができる。また、長さＬ1 と長さＬ2 とが同じ長さで
ある必要はなく、これらの長さの和が次式（３）で表さ
れるように設定されていればよい。
【００３８】 （Ｌ1 ＋Ｌ2 ）＜（２ｓ＋１）λ2 ／２ （３） 次に、利得平坦化回路２０の利得曲線ｉの傾きは、ラジ
アルスタブ４６の角度θを変化させることにより、変化
させることができる。従って、この角度θを適当に設定
することにより、利得曲線ｉの周波数ｆ1 〜ｆ2 間にお
ける傾き（増加率）を６ｄＢ／ｏｃｔに設定することが
可能である。よって、実質的に−６ｄＢ／ｏｃｔで減衰
する整合型アンプの電力利得を、利得平坦化回路２０を
設けることによって、低域におけるＦＥＴ１０の過剰の
利得を補償することができ、曲線ｊで示されるように平
坦化することができる。
アルスタブ４６の角度θを変化させることにより、変化
させることができる。従って、この角度θを適当に設定
することにより、利得曲線ｉの周波数ｆ1 〜ｆ2 間にお
ける傾き（増加率）を６ｄＢ／ｏｃｔに設定することが
可能である。よって、実質的に−６ｄＢ／ｏｃｔで減衰
する整合型アンプの電力利得を、利得平坦化回路２０を
設けることによって、低域におけるＦＥＴ１０の過剰の
利得を補償することができ、曲線ｊで示されるように平
坦化することができる。
【００３９】この実施の形態では、スタブとしてラジア
ルスタブ４６を用いたが、これに限ることはなく、例え
ば矩形のスタブを用いてもよい。この場合には、スタブ
の幅を変えることにより、利得曲線ｉの傾きを変化させ
ることができる。
ルスタブ４６を用いたが、これに限ることはなく、例え
ば矩形のスタブを用いてもよい。この場合には、スタブ
の幅を変えることにより、利得曲線ｉの傾きを変化させ
ることができる。
【００４０】［第２の実施の形態］次に、図４に、別の
構成の利得平坦化回路を示す。この構成例の利得平坦化
回路は、分布定数線路としてのマイクロストリップライ
ン４４の一端（ａ点）に抵抗５０の一端を接続し、さら
に抵抗５０の他の一端を共通ライン（グランドライン）
３０に接続して短絡させてある。すなわち、この利得平
坦化回路の構成例では、抵抗５０を設けた以外の接続状
態は、図２に示して説明した利得平坦化回路の接続状態
と変わらないので、その詳細な説明は省略する。
構成の利得平坦化回路を示す。この構成例の利得平坦化
回路は、分布定数線路としてのマイクロストリップライ
ン４４の一端（ａ点）に抵抗５０の一端を接続し、さら
に抵抗５０の他の一端を共通ライン（グランドライン）
３０に接続して短絡させてある。すなわち、この利得平
坦化回路の構成例では、抵抗５０を設けた以外の接続状
態は、図２に示して説明した利得平坦化回路の接続状態
と変わらないので、その詳細な説明は省略する。
【００４１】この抵抗５０は、マイクロストリップライ
ン４４などの伝送線路を伝搬する電磁波を反射させずに
吸収するための無反射終端器として用いられている。抵
抗５０は、例えば、膜抵抗を蒸着したものが用いられ
る。さらに、抵抗５０と共通ライン３０の間に、ＤＣ
（直流）カットのためのキャパシタを挿入してもよい。
ン４４などの伝送線路を伝搬する電磁波を反射させずに
吸収するための無反射終端器として用いられている。抵
抗５０は、例えば、膜抵抗を蒸着したものが用いられ
る。さらに、抵抗５０と共通ライン３０の間に、ＤＣ
（直流）カットのためのキャパシタを挿入してもよい。
【００４２】［第３の実施の形態］図５は、別の例の整
合型アンプの構成を示すブロック図である。この構成例
の整合型アンプは、利得平坦化回路２０を出力側に設け
た例である。図５の構成例では、図１に示す構成成分で
ある入力端子３２、３４、出力端子３６、３８および利
得平坦化回路２０を、そっくりそのまま、出力整合回路
１４と負荷インピーダンス１８との間に移動させて接続
した構成となっている。すなわち、出力整合回路１２の
２つの出力端子にそれぞれ利得平坦化回路２０の入力端
子３２および３４が接続され、利得平坦化回路２０の出
力端子３６および３８間に負荷インピーダンス１８が接
続されている。尚、この構成例の場合には、図２および
図４で説明した利得平坦化回路の入力端子３２および出
力端子３６の間を接続する入力ライン４８は、出力整合
回路１４と負荷インピーダンス１８とを結合する出力ラ
イン４８に変わる。
合型アンプの構成を示すブロック図である。この構成例
の整合型アンプは、利得平坦化回路２０を出力側に設け
た例である。図５の構成例では、図１に示す構成成分で
ある入力端子３２、３４、出力端子３６、３８および利
得平坦化回路２０を、そっくりそのまま、出力整合回路
１４と負荷インピーダンス１８との間に移動させて接続
した構成となっている。すなわち、出力整合回路１２の
２つの出力端子にそれぞれ利得平坦化回路２０の入力端
子３２および３４が接続され、利得平坦化回路２０の出
力端子３６および３８間に負荷インピーダンス１８が接
続されている。尚、この構成例の場合には、図２および
図４で説明した利得平坦化回路の入力端子３２および出
力端子３６の間を接続する入力ライン４８は、出力整合
回路１４と負荷インピーダンス１８とを結合する出力ラ
イン４８に変わる。
【００４３】このように、利得平坦化回路２０を入力側
に具えた場合（図１）に限らず、出力側に具えた場合
（図４）であっても、同様の動作で以て同様の効果を奏
する。さらに、入力側および出力側のそれぞれに利得平
坦化回路２０を設けても所望の利得特性を得ることがで
きる。
に具えた場合（図１）に限らず、出力側に具えた場合
（図４）であっても、同様の動作で以て同様の効果を奏
する。さらに、入力側および出力側のそれぞれに利得平
坦化回路２０を設けても所望の利得特性を得ることがで
きる。
【００４４】この実施の形態では、１段の整合型アンプ
につき説明したが、２つ以上のＦＥＴを有する多段整合
型アンプの場合であっても、利得平坦化回路２０を具え
ることにより、この整合型アンプの利得平坦化を図るこ
とができる。
につき説明したが、２つ以上のＦＥＴを有する多段整合
型アンプの場合であっても、利得平坦化回路２０を具え
ることにより、この整合型アンプの利得平坦化を図るこ
とができる。
【００４５】
【発明の効果】以上説明した通り、この発明の整合型ア
ンプによれば、分布定数線路とスタブから構成される利
得平坦化回路を具えている。この利得平坦化回路は、周
波数ｆ0 を中心周波数とし、周波数ｆ0 の低域および高
域側において電力利得が減少するバンドパスフィルタの
特性を有する。また、分布定数線路およびスタブの長さ
を適当に設定することによって周波数ｆ0 をバンドパス
フィルタの上限における周波数ｆ2 より大きい周波数に
することができ、さらに、スタブの幅を調節することに
より、利得平坦化回路の中心周波数ｆ0 より低域側の周
波数特性を実質的に６ｄＢ／ｏｃｔに設定することがで
きる。
ンプによれば、分布定数線路とスタブから構成される利
得平坦化回路を具えている。この利得平坦化回路は、周
波数ｆ0 を中心周波数とし、周波数ｆ0 の低域および高
域側において電力利得が減少するバンドパスフィルタの
特性を有する。また、分布定数線路およびスタブの長さ
を適当に設定することによって周波数ｆ0 をバンドパス
フィルタの上限における周波数ｆ2 より大きい周波数に
することができ、さらに、スタブの幅を調節することに
より、利得平坦化回路の中心周波数ｆ0 より低域側の周
波数特性を実質的に６ｄＢ／ｏｃｔに設定することがで
きる。
【００４６】従って、この利得平坦化回路により、電界
効果トランジスタ（ＦＥＴ）の電力利得特性が反映され
た整合型アンプの電力利得特性を補償することができる
から、平坦な電力利得特性を有する整合型アンプが得ら
れる。
効果トランジスタ（ＦＥＴ）の電力利得特性が反映され
た整合型アンプの電力利得特性を補償することができる
から、平坦な電力利得特性を有する整合型アンプが得ら
れる。
【図１】実施の形態の整合型アンプの構成を示す図であ
る。
る。
【図２】実施の形態の利得平坦化回路の構成を示す図で
ある。
ある。
【図３】利得平坦化回路の利得の周波数依存性を示す図
である。
である。
【図４】実施の形態の利得平坦化回路の別の構成を示す
図である。
図である。
【図５】実施の形態の整合型アンプの別の構成を示す図
である。
である。
１０：ＦＥＴ １２：入力整合回路 １４：出力整合回路 １６：信号源 １８：負荷インピーダンス ２０：利得平坦化回路 ２２、２４、３２、３４：入力端子 ２６、２８、３６、３８：出力端子 ３０：共通ライン ４０：電源 ４２：内部インピーダンス ４４：マイクロストリップライン ４６：ラジアルスタブ ４８：入力ライン（出力ライン） ５０：抵抗
Claims (5)
- 【請求項１】 電界効果トランジスタの入力端子側に該
電界効果トランジスタと信号源とのインピーダンス整合
を図るための入力整合回路を具えており、前記電界効果
トランジスタの出力端子側に該電界効果トランジスタと
負荷インピーダンスとのインピーダンス整合を図るため
の出力整合回路を具えており、利得周波数帯域の上限に
おける周波数ｆ2 に対応する波長をλ2 とした整合型ア
ンプにおいて、 前記入力整合回路と前記信号源との間または前記出力整
合回路と前記負荷インピーダンスとの間に分布定数線路
とスタブとを有する利得平坦化回路を具えており、 前記入力整合回路と前記信号源とを結合する入力ライン
または前記出力整合回路と前記負荷インピーダンスとを
結合する出力ラインに前記分布定数線路の一端が接続さ
れ、該分布定数線路の前記一端とは反対側の一端に前記
スタブが接続されており、 前記分布定数線路の前記入力ラインまたは前記出力ライ
ンとの接続点および前記スタブとの接続点の間の前記分
布定数線路の線路長Ｌ1 は前記波長λ2 を用いて、 Ｌ1 ＜（２ｓ＋１）λ2 ／４ となるように設定されており（但し、ｓはｓ≧０を満た
す整数。）、 前記スタブの線路長Ｌ2 は前記波長λ2 を用いて、 Ｌ2 ＜（２ｓ＋１）λ2 ／４ となるように設定されていることを特徴とする整合型ア
ンプ。 - 【請求項２】 請求項１に記載の整合型アンプにおい
て、前記分布定数線路をマイクロストリップラインで以
て構成することを特徴とする整合型アンプ。 - 【請求項３】 請求項１に記載の整合型アンプにおい
て、前記スタブが設けられている前記分布定数線路の前
記一端に抵抗が接続されて設けられており、該抵抗の前
記分布定数線路と接続されている一端とは反対側の一端
が短絡されていることを特徴とする整合型アンプ。 - 【請求項４】 請求項３に記載の整合型アンプにおい
て、前記分布定数線路をマイクロストリップラインで以
て構成することを特徴とする整合型アンプ。 - 【請求項５】 −６ｄＢ／ｏｃｔの電力利得特性を示す
電界効果トランジスタの入力端子側に該電界効果トラン
ジスタと信号源とのインピーダンス整合を図るための入
力整合回路を具えており、前記電界効果トランジスタの
出力端子側に該電界効果トランジスタと出力負荷インピ
ーダンスとのインピーダンス整合を図るための出力整合
回路を具えており、利得周波数帯域の上限における周波
数がｆ2 であり、前記電界効果トランジスタの前記電力
利得特性が反映された電力利得特性を示す整合型アンプ
において、 中心周波数ｆ0 が前記周波数ｆ2 より大きく、該中心周
波数が０ｄＢ以下の利得を示し、該中心周波数ｆ0 より
低周波数側の周波数帯域が６ｄＢ／ｏｃｔで増大する電
力利得特性を有した利得平坦化回路を具えることを特徴
とする整合型アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12843396A JPH09312535A (ja) | 1996-05-23 | 1996-05-23 | 整合型アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12843396A JPH09312535A (ja) | 1996-05-23 | 1996-05-23 | 整合型アンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312535A true JPH09312535A (ja) | 1997-12-02 |
Family
ID=14984633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12843396A Withdrawn JPH09312535A (ja) | 1996-05-23 | 1996-05-23 | 整合型アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09312535A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004236085A (ja) * | 2003-01-31 | 2004-08-19 | Japan Radio Co Ltd | 十字型ｔ分岐回路 |
| JP2009303027A (ja) * | 2008-06-16 | 2009-12-24 | Mitsubishi Electric Corp | 安定化回路及び増幅器 |
| JPWO2017085807A1 (ja) * | 2015-11-18 | 2018-03-29 | 三菱電機株式会社 | 歪補償回路 |
| JP2019522406A (ja) * | 2016-10-18 | 2019-08-08 | 三菱電機株式会社 | 広帯域電力増幅器及び広帯域電力増幅器回路網を設計する方法 |
-
1996
- 1996-05-23 JP JP12843396A patent/JPH09312535A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004236085A (ja) * | 2003-01-31 | 2004-08-19 | Japan Radio Co Ltd | 十字型ｔ分岐回路 |
| JP2009303027A (ja) * | 2008-06-16 | 2009-12-24 | Mitsubishi Electric Corp | 安定化回路及び増幅器 |
| JPWO2017085807A1 (ja) * | 2015-11-18 | 2018-03-29 | 三菱電機株式会社 | 歪補償回路 |
| US10396721B2 (en) | 2015-11-18 | 2019-08-27 | Mitsubishi Electric Corporation | Distortion compensation circuit |
| JP2019522406A (ja) * | 2016-10-18 | 2019-08-08 | 三菱電機株式会社 | 広帯域電力増幅器及び広帯域電力増幅器回路網を設計する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3965445A (en) | Microstrip or stripline coupled-transmission-line impedance transformer | |
| US4096453A (en) | Double-mode tuned microwave oscillator | |
| EP0092874B1 (en) | Waveguide/microstrip mode transducer | |
| JP2646594B2 (ja) | 同調発振器 | |
| JPH06188601A (ja) | モノリシック両立性、吸収性振幅成形ネットワ−ク | |
| EP0417590B1 (en) | Planar airstripline-stripline magic-tee | |
| JPH09312535A (ja) | 整合型アンプ | |
| JP3169972B2 (ja) | 導波管−マイクロストリップ線路変換器 | |
| US4240051A (en) | High frequency power combiner or power divider | |
| US4251784A (en) | Apparatus for parallel combining an odd number of semiconductor devices | |
| KR100322458B1 (ko) | 고주파 모듈 | |
| US20120038432A1 (en) | Wideband impedance matching of power amplifiers in a planar waveguide | |
| US4005372A (en) | Frequency tunable microwave apparatus having a variable impedance hybrid idler circuit | |
| JP2007142977A (ja) | チューナブルアンテナ及びその制御方法 | |
| JP2002335108A (ja) | インピーダンス変成器の設計方法 | |
| US5206608A (en) | Drain bias circuit for high power microwave field effect transistors (fets) having internal matching | |
| JPH07226609A (ja) | 方向性結合器 | |
| JP2000165115A (ja) | 伝送線路トランスおよび該伝送線路トランスを用いた電力増幅器 | |
| JP2870743B2 (ja) | ミリ波終端器 | |
| JP3307155B2 (ja) | 高周波フィルタの設計方法および高周波フィルタ | |
| JPH11317605A (ja) | アッテネータ | |
| US4118672A (en) | Attenuation equalizer having constant resistance | |
| JPH0376301A (ja) | インピーダンス変換回路 | |
| JP3398527B2 (ja) | 伝送線路の交差構造 | |
| JPH08125401A (ja) | 電子同調可能な利得等化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |