JPH09311741A - 活線挿抜可能なデータ転送装置、データ処理装置、フォールトトレラントコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 バスの高速化と活線挿抜とを可能にしたデー
タ転送システム及びコンピュータシステム並びにそれを
用いる活線挿抜用機能回路基板を提供すること。 【解決手段】 機能回路基板3に搭載されている機能回
路5とコネクタ4とを繋ぐ配線7に、可変抵抗回路6を設け
る。制御手段8は、活線挿入時には可変抵抗回路6をハイ
インピーダンス状態としておき、挿入完了後には可変抵
抗回路6をローインピーダンス状態にする。該ローイン
ピーダンス状態への移行は、必要に応じて、徐々に、あ
るいは、複数段階に分けて行うことで、配線７の静電容
量充電に起因したグジッリを防止できる。制御手段８へ
の電源供給は、可変抵抗回路６を介さないピンを通じて
行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、活線挿抜可能なデ
ータ転送装置、データ転送装置およびフォールトトレラ
ントコンピュータに関する。

【０００２】

【従来の技術】コンピュータを初めとする電子情報処理
装置は、処理性能・信頼性の向上が要求されている。特
に電子情報処理装置内の多数の回路装置を接続するバス
においては、バス動作を停止或いは休止させずに、即
ち、バスのデータ転送を中断せずに、このバスに接続さ
れた回路装置を抜去（但し、抜去する場合は、抜去対象
の回路装置自体はバス転送を行っていないものとす
る。）あるいは新たな回路装置を接続させて保守を行う
ために活線挿抜技術が必要になっている。

【０００３】この活線挿抜に関する従来技術として、特
開平２−１２５３１４号公報、特開平４−８８４０９号
公報記載の技術がある。

【０００４】特開平２−１２５３１４号公報に記載の技
術（以下“第１の従来技術”）は、バス配線と回路装置
間にバスインタフェース回路を設けて、このバスインタ
フェース回路の動作をオン・オフ制御することでバス動
作を休止させることなく挿抜を実現するものである。

【０００５】特開平４−８８４０９号公報に記載の技術
（以下“第２の従来技術”）は、バス配線と回路装置間
にＭＯＳ電界効果トランジスタ等のスイッチング素子を
設けて、これをオン・オフすることにより活線挿抜を実
現するものである。

【０００６】

【発明が解決しようとする課題】第１の従来技術では、
バスインタフェース回路による信号遅延時間が余分に必
要となる。例えば、インタフェース回路をＭＯＳトラン
ジスタやバイポーラトランジスタで構成する場合、この
遅延時間は約２〜１０ｎｓとなる。これにより、バス動
作周波数の向上が制限され、バスの高速化が難しくなる
という課題があった。このように、第１の従来技術で
は、バスの高速化への対応について考慮されていなかっ
た。

【０００７】また、第２の従来技術では、スイッチング
素子での信号遅延が小さく、高速化に適している。しか
し、回路装置と、回路装置とスイッチング素子を繋ぐ線
路は、静電容量を持っており、そのため、スイッチング
素子が導通した瞬間にバス信号にノイズを生じる可能性
が有る。これは、バスの電位と、挿入される回路装置の
電位とが異なる場合、この電位差によって充放電が起こ
るからである。

【０００８】本発明の目的は、上記従来技術の課題を解
決し、さらに、稼働している装置及び装置内のバス転送
を休止或いは停止させることなく、回路の活線挿抜を可
能としたデータ転送装置、データ処理装置およびフォー
ルトトレラントコンピュータを提供することである。

【０００９】また本発明の目的は、バスの高速化に対応
し、さらに、バス上の他の回路の誤動作を招くことな
く、回路の活線挿抜を可能としたデータ転送装置、デー
タ処理装置およびフォールトトレラントコンピュータを
提供することである。

【００１０】

【課題を解決するための手段】本発明は上記目的を達成
するためになされたものであり、その第１の態様として
は、別途用意された処理回路を活線挿抜可能なデータ転
送装置において、信号を伝送する１または２以上の信号
線から成る伝送路と、上記伝送路と接続され、その抵抗
値を変更可能に構成された可変抵抗回路と、上記可変抵
抗回路を介して上記伝送路と接続された、上記処理回路
を接続するための入出力ピンと、上記入出力ピンへの上
記処理回路の接続状態を検知して完了信号を出力する検
知手段、または、上記入出力ピンへ上記処理回路を接続
したことを示唆するユーザの操作入力を受け付けて完了
信号を出力する入力手段と、上記可変抵抗回路の抵抗値
を制御する抵抗制御手段とを備え、上記抵抗制御手段
は、上記完了信号が出力された場合には、上記伝送路と
上記入出力ピンとの間における信号伝送を遮断できる状
態（以下“ハイインピーダンス状態”）から、上記ハイ
インピーダンス状態よりも抵抗値が低く上記伝送路と上
記入出力ピンとの間における信号伝送を妨げない状態
（以下“ローインピーダンス状態”）にまで、上記可変
抵抗回路の抵抗値を減少させるものであること、を特徴
とするデータ転送装置が提供される。

【００１１】上記抵抗制御手段は、上記ハイインピーダ
ンス状態から上記ローインピーダンス状態へ移行させる
際に、上記可変抵抗回路の抵抗値の低減を、複数回に分
けて行うことが好ましい。

【００１２】上記伝送路は、別途発生され該伝送路を通
じて供給されるクロックに従ってデータの授受を行う同
期式の伝送路であり、上記抵抗制御手段は、上記ハイイ
ンピーダンス状態から上記ローインピーダンス状態への
移行を、上記クロックに所定時間遅延したタイミングで
行わせるものであることが好ましい。

【００１３】上記抵抗制御手段は、上記クロックをあら
かじめ定められた時間だけ遅延させる遅延手段と、上記
検知手段または上記入力手段から入力された完了信号
を、上記遅延手段によって遅延されたクロックに同期さ
せる同期化手段と、を含んで構成されてもよい。

【００１４】本発明の第２の態様としては、信号を伝送
する１または２以上の信号線からなる伝送路と、上記伝
送路と接続され、その抵抗値を変更可能に構成された可
変抵抗回路と、上記可変抵抗回路を介して上記伝送路と
接続された、上記処理回路を接続するための入出力ピン
と、上記処理回路の上記入出力ピンからの離脱作業の開
始を検知し離脱信号を出力する検知手段、または、上記
処理回路の上記入出力ピンからの離脱作業の開始を示唆
するユーザの操作入力を受け付けて離脱信号を出力する
入力手段と、上記可変抵抗回路の抵抗値を制御する抵抗
制御手段とを備え、上記抵抗制御手段は、上記検知手段
が上記離脱信号を出力した場合には、上記伝送路と上記
入出力ピンとの間における信号伝送を妨げない状態（以
下“ローインピーダンス状態”）から、上記ローインピ
ーダンス状態よりも抵抗値が高く上記伝送路と上記入出
力ピンとの間における信号伝送を遮断できる状態（以下
“ハイインピーダンス状態”）にまで、上記可変抵抗回
路の抵抗値を増大させるものであることを特徴とするデ
ータ転送装置が提供される。

【００１５】上記第１、第２の態様においては、上記可
変抵抗回路は、１または２以上のＭＯＳ電界効果型トラ
ンジスタで構成されていてもよい。

【００１６】本発明の第３の態様としては、上記第１、
第２の態様のデータ転送装置と、上記データ転送装置の
上記伝送路に接続されており、上記入出力ピン，上記可
変抵抗回路および上記伝送路を通じて入力される信号に
対して所定の処理を施す機能回路と、を有することを特
徴とするデータ処理装置が提供される。

【００１７】本発明の第４の態様としては、上記第１、
第２の態様のデータ転送装置と、上記データ転送装置の
上記伝送路に接続されており、上記入出力ピン，上記可
変抵抗回路および上記伝送路を通じて入力される信号に
対して所定の処理を施す、二重化された機能回路と、を
有することを特徴とするフォールトトレラントコンピュ
ータが提供される。

【００１８】作用を説明する。

【００１９】検知手段は入出力ピンへの処理回路の接続
状態を検知して、一方、入力手段は、入出力ピンへ処理
回路を接続したことを示唆するユーザの操作入力を受け
付けて、完了信号を出力する。

【００２０】抵抗制御手段は、完了信号が出力された場
合には、可変抵抗回路の抵抗値を減少させて、ローイン
ピーダンス状態とする。これにより入出力ピンに接続さ
れた処理回路は、伝送路に接続されている機能回路との
信号の授受が可能となる。

【００２１】なお、複数回に分けて抵抗値を減少させれ
ば、伝送路などの静電容量を充電する際に生ずるノイズ
を小さくできる。伝送路が同期式であるのならば、抵抗
制御手段はハイインピーダンス状態からローインピーダ
ンス状態への移行を、このクロックに所定時間遅延した
タイミングで行わせる。これは、例えば、遅延手段によ
ってクロックを遅延させておき、入力された完了信号を
この遅延させられたクロックに同期させることで可能で
ある。

【００２２】また、検知手段は入出力ピンからの処理回
路の離脱作業の開始を検知して、一方、入力手段は、入
出力ピンからの処理回路の離脱作業の開始を示唆するユ
ーザの操作入力を受け付けて、離脱信号を出力する。す
ると、抵抗制御手段は、可変抵抗回路の抵抗値を増大さ
せて、ローインピーダンス状態から、ハイインピーダン
ス状態に移行させる。

【００２３】

【発明の実施の形態】本発明の第１の実施形態を図１〜
図３を用いて説明する。

【００２４】図１において、符号“１”を付したのは、
コンピュータを初めとする電子情報処理装置においてＣ
ＰＵ（中央処理装置）が直接または間接的に接続され、
または、コンピュータを初めとする電子情報処理装置内
においてデータを転送するためのバス配線である。この
バス配線１は、バックパネル２に配線されている。

【００２５】符号“３”を付したのは、挿抜可能な機能
回路基板である。ここでは図示していないが、バス配線
１には、複数の機能回路基板３が接続されている。ま
た、これら機能回路基板３のいずれかにＣＰＵが接続さ
れる場合もある。

【００２６】符号“４”を付したのはコネクタであり、
機能回路基板３は、このコネクタ４のピンを介してバッ
クパネル２のバス配線１に接続される。

【００２７】符号“５”を付したのは、機能回路基板３
に実装された機能回路である。この機能回路５は、コネ
クタ４、可変抵抗回路６、及び配線（引出線）７を介し
て、バス配線１に接続されている。

【００２８】機能回路５は、静電容量を持ち、特にＣ−
ＭＯＳ ＬＳＩは容量が大きい。Ｃ−ＭＯＳの場合、静
電容量は約１０〜１５ｐＦ程度あるのが普通である。

【００２９】可変抵抗回路６は、ゲート電圧によって、
出力インピーダンスを数百メガΩから数Ωの範囲で制御
できる素子である。また、該可変抵抗回路６は、外部か
ら特にゲート電圧が印加されていない状態（つまり、機
能回路基板３が挿入されていない状態）では、ハイイン
ピーダンス状態を保つようになっている。本実施形態で
は、該可変抵抗回路６として、ＭＯＳゲートを採用して
いる。

【００３０】なお、図１では、可変抵抗回路６を、コネ
クタ４と配線７との間に１組挿入しているが、実際に
は、少なくとも機能回路５から出力される信号線すべて
に挿入する。

【００３１】符号“８”を付したのは、可変抵抗回路６
を制御するための制御手段である。該制御手段８は、可
変抵抗回路６のゲート（制御入力）に接続されており、
別途検出入力される機能回路基板３のコネクタ４の挿入
完了（接続完了）／活線抜去（離脱）の通知を受ける
と、可変抵抗回路６の出力インピーダンスを変更させる
ようになっている。具体的には、挿入完了時には、可変
抵抗回路６をローインピーダンス（本実施形態では、
０．１Ω以上５Ω以下）に、一方、活線抜去の時にはハ
イピーダンス状態とする。なお、制御に必要なデータ
（例えば、後述するプリチャージ時間、プリチャージ電
圧）は該制御手段８自身があらかじめ備えている。該制
御手段８によるインピーダンス制御は本実施形態の最大
の特徴部分であるため、後ほど動作説明においてさらに
詳細に述べることとする。

【００３２】機能回路基板３の挿入完了／活線抜去の制
御手段８への通知は、スイッチ１４をユーザがオン／オ
フすることにより行なう。機能回路基板３の挿入を完了
したときには、スイッチ１４をオンにすることで、基板
挿入完了信号を通知できるようになっている。逆に、機
能回路基板３を活線抜去する場合には、スイッチ１４を
オフにする。

【００３３】機能回路基板３への給電は、挿入時にコネ
クタ４の他別のピンに割り当てられている電源・グラン
ドピンを通じて行っても良いし、別に設けたコネクタ等
の接続手段を介して行っても良い。但し、該給電用のピ
ンは、可変抵抗回路６を介することなく、直接、制御手
段８に接続しておく。これは、可変抵抗回路６がハイイ
ンピーダンスの状態においても、制御手段８への給電が
行われる必要があるからである。

【００３４】特許請求の範囲において言う“伝送路”と
は、本実施形態においては配線７に相当する。“入出力
ピン”とは、機能回路基板３がコネクタ４に備えている
ピンに相当する。”機能回路”とは、機能回路５に相当
する。“処理回路”とは、データバス１およびこれにつ
ながっているシステムに相当する。”入力手段”とは、
スイッチ１４に相当する。”完了信号”および”離脱信
号”とは、スイッチ１４の操作に応じて制御回路８に出
力される信号に相当する。

【００３５】特許請求の範囲第１項、第５項において言
う“抵抗制御手段”とは、本実施形態では制御手段８に
相当する。

【００３６】機能回路基板３を活線挿入／活線抜去する
際の動作概要を説明する。

【００３７】まず、機能回路基板３を活線挿入する場合
について説明する。当初、可変抵抗回路６はハイインピ
ーダンス状態となっている。ユーザは、この機能回路基
板３を挿入し、コネクタ４を接続させる。そして、スイ
ッチ１４をオンにすることで、制御手段８に挿入完了を
通知する。該通知を受け取った制御手段８は、可変抵抗
回路６のゲート電圧を制御して、可変抵抗回路６をハイ
インピーダンス状態からローインピーダンス状態へと移
行させる。この後、バス１につながっているシステム
（図示せず）は、機能回路基板３への給電が安定した
後、機能回路５をリセットする。

【００３８】機能回路基板３を活線抜去する場合につい
て説明する。システムが機能回路５のバスアクセスやコ
ントロール信号等の出力を停止した状態において、ユー
ザーはスイッチ１４をオフにすることで制御手段８にそ
の旨を通知する。該通知を受け取った制御手段８は、機
能回路基板３が抜去される前に、可変抵抗回路６のゲー
ト電圧を制御して、可変抵抗回路６をローインピーダン
ス状態からハイインピーダンス状態へと移行させる。

【００３９】活線挿入／活線抜去時における制御手段８
の動作についてさらに詳細に説明する。

【００４０】制御手段８は、可変抵抗回路６のゲート電
圧を制御することで、可変抵抗回路６の出力インピーダ
ンスを制御する。図２に、機能回路基板３を活線挿入す
る場合、つまり、可変抵抗回路６をハイインピーダンス
状態からローインピーダンス状態に移行させる場合にお
けるゲート電圧を示す。

【００４１】ゲート電圧がハイインピーダンス電圧Ｖｏ
ｆｆのとき、可変抵抗回路６はハイインピーダンスの状
態となっている。

【００４２】スイッチ１４から挿入完了の通知（図２に
おけるバス接続通知）を受け取ってからあらかじめ定め
られたプリチャージ時間ｔｐｃが経過するまでの間、制
御手段８は、可変抵抗回路６のゲート電圧をプリチャー
ジ電圧Ｖｐｃに保つ。これは、機能回路５や配線７の持
つ静電容量に対してプリチャージを行うためである。当
然、電圧Ｖｐｃは、可変抵抗回路６がローインピーダン
ス電圧Ｖｏｎよりも低く、ハイインピーダンス電圧Ｖｏ
ｆｆよりも高く設定しておく。

【００４３】プリチャージ時間ｔｐｃの経過後、制御手
段８は、ゲート電圧をローインピーダンス電圧Ｖｏｎま
で上げて、可変抵抗回路６をローインピーダンス状態に
する。

【００４４】このようにスイッチング時（ハイインピー
ダンス電圧Ｖｏｆｆ → ローインピーダンス電圧Ｖｏ
ｎ）に、一旦、プリチャージ電圧Ｖｐｃにした後でロー
インピーダンス電圧Ｖｏｎにすることで、該スイッチン
グ時における配線の静電容量の充電（放電）によるグリ
ッジを抑える事ができる。

【００４５】図３は、一般的なｎチャネルＭＯＳゲート
の、ゲート電圧と出力インピーダンスＺｓｄ（ソース−
ドレイン間インピーダンス）との関係を示したグラフで
ある。この図から分かるようにゲート電圧を決めること
で、Ｚｓｄを求めることができる。例えば、図３の例で
は、ゲート電圧を１［Ｖ］にした場合、出力インピーダ
ンスは約３６０［Ω］である。

【００４６】また、バス１の電圧及び特性インピーダン
スと、配線７及び機能回路５の静電容量等から、配線７
及び機能回路５の静電容量へのプリチャージ時間ｔｐｃ
を求めることができる。

【００４７】プリチャージＶｐｃを小さくすれば、スイ
ッチング時にバス１で生じるグリッジを小さくできるも
のの、プリチャージ時間ｔｐｃは長くなってしまう。逆
に、Ｖｐｃを大きくすれば、プリチャージ時間ｔｐｃを
短くできるものの、プリチャージ時にバス１で生じるグ
リッジは大きくなってしまう。従って、Ｖｐｃおよびｔ
ｐｃの具体的な大きさは、プリチャージ時間の長さと、
グリッジの大きさとの兼ね合いに応じて決定することに
なる。本実施形態では、可変抵抗回路６のインピーダン
スが３００Ω以上１．１ｋΩ以下となるようにプリチャ
ージ電圧Ｖｐｃを設定している。また、プリチャージ時
間ｔｐｃを５ｎｓ以上１６ｎｓ以下に設定している。

【００４８】なお、活線抜去時については、スイッチン
グ時にバス配線１にグリッジが発生しないので、可変抵
抗回路６のゲート電圧をＶｐｃにしてプリチャージを行
う必要はない。従って、活線抜去時においては、制御手
段８は、可変抵抗回路６をローインピーダンス状態か
ら、直接、ハイインピーダンス状態に移行させる。

【００４９】以上説明した通り本実施形態によれば、機
能回路基板３の活線挿入／活線抜去が可能となる。ま
た、活線抜去の前に可変抵抗回路６をハイインピーダン
スにすることで、仮に、機能回路５が故障し、バス信号
をリリースできないような、重度の障害時でも、バス配
線１や、他の機能回路基板に影響を与えることなく抜去
できるという更なる効果がある。

【００５０】なお、機能回路５が動作可能な期間中（す
なわち、機能回路基板３を挿入後、制御手段８からロー
インピーダンス信号を受け取ってから、機能回路基板３
を抜去する前にハイインピーダンス信号を受け取るまで
の間）、可変抵抗回路６は導通状態となっている。この
状態では可変抵抗回路６での遅延は約０．１［ｎｓ］と
小さいためバスの高速化に制限を与えることはない。

【００５１】本実施形態では、機能回路基板３の挿入完
了／活線抜去をユーザ自身がスイッチ１４を操作するこ
とで制御手段８に通知していた。しかし、コネクタ４に
接続状態検出用の専用ピンを設け、該専用ピンの接触状
態を監視すれば、挿入完了／抜去開始を自動的に検出で
きる。該監視は例えば、該専用ピンの電位を検出するこ
とで可能である。また、機械的な接触状態を検出するよ
うにしても同様に構わない。この専用ピンを他のピンよ
りも短くしておけば、該専用ピンは、挿入時には他のピ
ンよりも遅く接触し、抜去時には早期に離間する。その
ため、該専用ピン１５の接触／離脱を監視することで、
可変抵抗回路６の制御には十分間にあう。特許請求の範
囲において言う”検知手段”とは、このような回路構成
を採った場合における専用ピンおよび該専用ピンの接触
状態を検出するための回路等に相当する。

【００５２】次に、本発明の第２の実施形態について、
図４を用いて説明する。

【００５３】該第２の実施形態は、第１の実施形態と較
べて、可変抵抗回路６のインピーダンス制御の際にゲー
ト電圧を監視してフィードバック制御を行う点が異なっ
ている。

【００５４】図４において、第１の実施形態と同様の機
能を備えた部分には、同一の符号を付し説明を省略す
る。

【００５５】符号“２１２”を付したのは、可変抵抗回
路６のゲート電圧を監視するための電圧監視手段であ
る。該電圧監視手段２１２は検出したゲート電圧を、制
御手段２０８に出力している。

【００５６】符号“２０８”を付したのは、可変抵抗回
路６を制御するための制御手段である。該制御手段２０
８は、別途検出入力される機能回路基板３の挿入完了／
活線抜去の通知を受けると、第１の実施形態における制
御手段８と同様に、可変抵抗回路６の出力インピーダン
スを変更させるようになっている。この場合、制御手段
２０８は、電圧監視手段２１２の検出結果に基づいて、
フィードバック制御を行うことで、より正確にインピー
ダンスを制御できるようになっている。

【００５７】活線挿入／活線抜去時における動作を説明
する。

【００５８】まず、機能回路基板３を活線挿入する場合
について説明する。当初、可変抵抗回路６はハイインピ
ーダンス状態とされている。ユーザは、この機能回路基
板３を挿入しコネクタ４を接続させる。そして、スイッ
チ１４をオンにすることで、制御手段２０８に挿入完了
を通知する。該通知を受け取った制御手段２０８は、電
圧監視手段２１２の検出結果に基づいて可変抵抗回路６
のゲート電圧をフィードバック制御しつつ、可変抵抗回
路６をハイインピーダンス状態からローインピーダンス
状態へと移行させる。この移行途中には、配線の静電容
量に対するプリチャージを行うために、プリチャージ時
間ｔｐｃだけプリチャージ電圧Ｖｐｃに保つ。

【００５９】機能回路基板３を活線抜去するには、シス
テムが機能回路５のバスアクセスやコントロール信号等
の出力を停止した状態において、ユーザーはスイッチ１
４をオフにすることで制御手段２０８にその旨を通知す
る。該通知を受け取った制御手段２０８は、機能回路基
板３が抜去される前に、可変抵抗回路６のゲート電圧を
フィードバック制御しつつ、可変抵抗回路６をローイン
ピーダンス状態からハイインピーダンス状態へと移行さ
せる。

【００６０】以上述べたとおり該第２の実施形態では、
第１の実施形態と同様の効果が得られるさらに、可変抵
抗回路６のゲート電圧をフィードバック制御しているた
め、電源電圧の変動や素子のばらつき等に起因したゲー
ト電圧の変動を抑え、プリチャージ時間の変動を抑える
ことができる。

【００６１】次に、本発明の第３の実施形態について図
５を用いて説明する。

【００６２】上述の第１の実施形態では、スイッチ１４
の出力する信号（本実施形態では後述する基板挿入完了
信号１４０に相当）を直接、制御手段８に入力させてい
た。これに対し、該第３の実施形態は、基板挿入完了信
号１４０のタイミングを後述する該基板挿入完了信号同
期化手段１０１によって最適化した上で、制御信号１６
０として制御手段８に入力させる点を特徴とする。

【００６３】本実施形態の構成を図５に示した。なお、
上述の実施形態と同様の機能を備えた部分には同一の符
号を付し、説明を省略する。

【００６４】基板挿入完了信号同期化手段１０１は、機
能基板挿入完了信号１４０をバスクロック１４１で同期
化した上で、制御信号１６０として制御手段８に出力す
るものである。

【００６５】基板挿入完了信号１４０は、ユーザがスイ
ッチ１４をオンすることで発生されるものである。

【００６６】バスクロック信号符１４１は、システムの
備えるクロック分配器（図５では図示していない）から
バックパネル２を介して得られるバスのデータ転送用の
クロックである。機能回路基板３は、当然、バスクロッ
ク１４１を入力する入力手段（入力端子）を備えてい
る。但し、バスクロック１４１は、可変抵抗回路６をロ
ーインピーダンス状態にする以前から制御手段８に入力
させておく必要がある。そのため、このバスクロック１
４１用の入力端子は、上述の可変抵抗回路６を介するこ
となく制御手段８に接続されている。なお、同期式のバ
スは一般的に、データ線・アドレス線・コントロール線
のほかにクロック線を持っており、このクロック（バス
クロック）に従ってデータ転送を行っている。すなわち
このバスクロックに同期したタイミングでデータ送信あ
るいはデータ受信を行っている。このためシステム内に
は、このバスクロックを生成・分配機構が必ず備えられ
ている。このクロック分配器は機能回路基板３上に設け
ようにしても構わない。

【００６７】信号遅延手段１５０は、バスクロック１４
１をΔｔ秒遅延させるものである。

【００６８】同期化手段１５１は、基板挿入完了信号１
４０をバスクロック１４１で同期化し、制御信号１６０
を生成するものである。同期化手段１５１は、Ｄフリッ
プフロップで構成するのが容易である。また制御手段８
への信号１６０は、同期化手段１５１の後段に設けられ
たバッファから出力されてもよい。

【００６９】特許請求の範囲第３項、第４項において言
う”抵抗制御手段”とは、該実施形態においては制御手
段８および基板挿入完了信号同期化手段１０１に相当す
る。”遅延手段”とは遅延手段１５１に、”同期化手
段”とは同期化手段１５０に相当する。

【００７０】図６に機能回路基板を挿入する際における
各タイミングを示す。ここに示したのは、（１）機能回
路基板が挿入完了され、（２）この機能回路の電源電圧
が安定し、（３）この機能回路が機能回路基板毎に設け
られたリセット信号によりリセットされリセットが完了
した後の、制御手段８の制御信号のタイミングである。
また、図６（ａ）はバスクロック１４１を示し、図６
（ｂ）はバックパネル２におけるバス１上の信号を示
し、図６（ｃ）は制御手段８への制御信号１６０を示し
ている。

【００７１】制御手段８への制御信号１６０は、同期化
手段１５１および遅延手段１５０の働きで、バスクロッ
ク１４１に同期化されている。そのため、該制御信号１
６０は、バス信号１の切り替わりから、必ずΔｔ秒遅延
して生成されることになる。

【００７２】次に、このΔｔの値を説明する。

【００７３】ゲート電圧が変化してから、可変抵抗回路
６がバス１と配線７を導通させるまでには、所定の時間
（スイッチング時間）を要する。可変抵抗回路６をＭＯ
Ｓトランジスタで構成した場合、このスイッチング時間
は、１．５〜６．５ｎｓ程度である。このスイッチング
時間と、第１の実施形態の説明で述べたプリチャージ時
間ｔｐｃとの和が、基板挿入完了信号１４０が発生され
てから可変抵抗回路６が実際に導通状態となるまでに要
する時間（ｔｓｗ）である。

【００７４】可変抵抗回路６が導通状態となるタイミン
グがバスサイクルの切替直後であった場合、大きなバス
グリッジが生じてしまうおそれがある。これは、バス１
と配線７の電圧差（あるいは電圧比）は、バス１のデー
タがＬからＨ（あるいはＨからＬ）へ変化したときに最
大となるからである。このようなバスグリッジの発生を
防ぐには、バス切り替え直後のタイミングにおいて可変
抵抗回路６が導通状態とならないようにすればよい。本
実施形態では、Δｔの長さを適当に制御することで、こ
れを実現している。

【００７５】つまり、Δｔとｔｓｗ及びシステムのクロ
ックスキューを足した値が、バスサイクルＴｃｌｋより
短くなるように、Δｔの長さを制御している。ここでク
ロックスキューとはバス１に接続されている機能回路の
すべてに供給されているクロックの位相時間差をいい、
一般的にはバスサイクルの最大１割程度ある。例えば、
バスサイクルが３０ｎｓの場合、クロックスキューは３
ｎｓである。Δｔは、バスサイクルＴｃｌｋから、ｔｓ
ｗおよびクロックスキューを差し引いた値にする必要が
ある。スイッチング制御信号が長い場合（あるいは、同
期化手段１５１の遅延が長い場合）には、さらに、この
信号の伝搬遅延時間もバスサイクルＴｃｌｋから差し引
く。例えば、この制御手段８への信号の配線が１２ｃｍ
程度ならば、この伝搬遅延時間は約１ｎｓである。この
ように制御することで可変抵抗回路６はクロックに同期
して、配線７をバスサイクルＴｃｌｋを超えることなく
充電あるいは放電した後に導通することが出来る。従っ
て、バス１に与えるバスグリッジノイズを必ず極小に出
来る。

【００７６】以上説明した通り、本実施形態では可変抵
抗回路６の導通タイミングをバスクロック１４１に同期
化することで、挿入時におけるバス１と配線（引出線）
７との電位差を確実に小さくすることができる。これに
より、バス上に発生するノイズを完全に極小化でき、コ
ンピュータを初めとする電子情報処理装置の信頼性を益
々向上させることができる。また、コンピュータを初め
とする電子情報処理装置及び該装置内のバスを、停止或
いは休止することなく、機能回路を挿入することができ
る。

【００７７】次に、第４の実施形態について、図７を用
いて説明する。

【００７８】該第４の実施形態は、上述した実施形態に
おける可変抵抗回路６として、集合可変抵抗素子４０９
を採用することで、機能回路基板の小型化を図ったもの
である。その他の点については、第１の実施形態と同様
である。

【００７９】符号“４０１”を付したのは、データを転
送するためのバス配線である。このバス配線４０１は、
バックパネル４０２に配線されている。

【００８０】符号“４０３”を付したのは、挿抜可能な
機能回路基板である。ここでは図示していないが、バス
配線４０１には、複数の機能回路基板４０３が接続され
ている。

【００８１】符号“４０４”を付したのはコネクタであ
る。機能回路基板４０３は、このコネクタ４０４を介し
てバックパネル４０２に接続される。

【００８２】符号“４０５”を付したのは、機能回路基
板４０３に実装された機能回路である。この機能回路４
０５は、コネクタ４０４、集合可変抵抗素子４０９、及
び配線４０７−１、４０７−２及び４０７−３を介し
て、バス配線４０１に接続されている。

【００８３】符号“４０９”を付したのは集合可変抵抗
素子である。該集合可変抵抗素子４０９は、可変抵抗回
路４０６−１、４０６−２及び４０６−３を備えてい
る。ここでは可変抵抗回路４０６を３組図示したが、実
際には、少なくとも機能回路４０５の信号線の本数と同
数の可変抵抗回路を備えている。

【００８４】符号“４０８”を付したのは制御手段であ
る。制御手段４０８は、集合可変抵抗素子４０９内の全
ての可変抵抗回路４０６のゲート電圧を制御して、機能
回路４０５とバス配線４０１との接続を制御する。ここ
では制御手段４０８を集合可変抵抗素子４０９の外に実
装しているが、制御手段４０８を集合可変抵抗素子４０
９内に実装しても良い。

【００８５】符号“４１４”を付したのは、機能回路基
板４０３の挿入完了／離脱をユーザが制御手段４０８に
通知するのに用いられるスイッチである。

【００８６】本実施形態では複数の可変抵抗回路を１つ
の集合可変抵抗素子４０９にまとめることで、機能回路
基板４０３における可変抵抗回路４０６の占有するスペ
ースを小さくすることができる。機能回路基板４０５全
体での小型化、および、コストの低減が可能となる。ま
た、第２及び第３の実施形態で示した電圧監視手段２１
２や同期化手段１０１を集合可変抵抗素子内に実装して
も良い。なお、この実施形態では、集合可変抵抗素子を
機能回路基板に実装しているが、これをバックパネルに
実装しても同様の効果を得る事ができる。

【００８７】次に、第５の実施形態について、図８を用
いて説明する。

【００８８】図８は、本発明をフォールトトレラントコ
ンピュータに応用した例である。

【００８９】バスブリッジ５１１，５１２は、ＣＰＵプ
ロセッサ５０１〜５０４と主メモリ５２１，５２２とシ
ステムバス６０１，６０２を相互に接続している。ＲＡ
ＩＤディスク５４１，５４２は、Ｉ／Ｏバス６１１，６
１２に接続されている。通信機能モジュール５５１，５
５２は、バス６１１，６１２に接続されている。符号
“５３１”，“５３２”を付したのは、バスブリッジで
ある。

【００９０】フォールトトレラントコンピュータは、同
一な部品からなる２系のシステムを２重化した構成を採
ることで冗長性をもたせ、耐故障性の向上を図ってい
る。このような構成のシステムにおいて、バス６０１，
６０２，６１１，６１２に接続される、機能モジュール
内の機能回路基板６５１〜６５８に、本発明の集合可変
抵抗素子や可変抵抗回路及びその制御回路を付加するこ
とで、機能回路基板６５１〜６５８の活線挿抜を実現す
ることができる。

【００９１】本実施形態によれば、システムが通電かつ
動作中にも故障モジュールの抜去、新機能の追加を行な
うことができる。このことは、システムダウンが許され
ないシステム、例えば勘定系や自動発券・予約システ
ム、交換機等に応用することができる。

【００９２】以上述べた実施形態ではいずれも機能回路
基板、モジュール側に、本発明による集合可変抵抗素子
や可変抵抗回路及びその制御回路を付加していた。しか
し、これら可変抵抗回路等は、バスまたはＩ／Ｏバス側
（機能モジュール外）に付加しても良い。この場合に
は、上記実施形態とは逆に、この可変抵抗回路等が付加
されているバスが“特許請求の範囲において言う”伝送
路“に相当することになる。また、該バスが備えている
コネクタのピンが、特許請求の範囲において言う”入出
力ピン“に相当することになる。

【００９３】

【発明の効果】本発明によれば、コネクタの接触及び可
変抵抗回路の導通によるノイズ発生ノイズを抑えること
ができる。特に、可変抵抗回路の導通タイミングをバス
クロックに同期化することにより、挿入時におけるバッ
クパネル上のバスと機能回路基板上の配線（引出線）と
の電位差を小さくできるため、バス上に発生するノイズ
を完全に極小化することができる。

【００９４】従って、コンピュータを初めとする電子情
報処理装置及び該装置内のバスを停止或いは休止するこ
となく、機能回路基板をデータを転送するバスへ挿入す
ることが可能になる。また、コンピュータを初めとする
電子情報処理装置の信頼性を向上させることができる。

【００９５】さらには、機能回路が稼働可能状態である
時には可変抵抗回路が導通しているため、可変抵抗回路
で発生する遅延はバス高速化に制限を与えない。即ち、
本発明によれば、バス高速化と活線挿抜の両立を可能に
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の概略を示す構成図で
ある。

【図２】可変抵抗回路６のゲート電圧の制御内容を示す
タイミング図である。

【図３】可変抵抗回路６のゲート電圧と入出力インピー
ダンスの相関を示す図である。

【図４】本発明の第２の実施形態である機能回路基板の
概略を示す構成図である。

【図５】本発明の第３の実施形態である機能回路基板の
構成を示す図である。

【図６】基板挿入完了信号同期化手段１０１の出力信号
１６０とバスクロック１４１とのタイミングを示す図で
ある。

【図７】本発明の第４の実施形態である集合可変抵抗素
子４０９の概略を示す構成図である。

【図８】本発明の第５の実施形態であるフォールトトレ
ラントコンピュータを示す構成図である。

【符号の説明】

１・・・バス配線、 ２・・・パックパネル、 ３・・・機能回路基板、 ４・・・コネクタ、 ５・・・機能回路、 ６・・・可変抵抗回路、 ７・・・配線（引出線）、 ８・・・制御手段、 １４・・・スイッチ、 １５・・・ピン、 ２０３・・・機能回路基板、 ２０８・・・制御手段、 ２１２・・・電圧監視手段、 １０１・・・基板挿入完了信号同期化手段、 １４１・・・バスクロック、 １４２・・・基板挿入完了信号、 １４４・・・スイッチ、 １５０・・・遅延手段、 １５１・・・同期化手段、 １６０・・・制御信号、 ４０１・・・バス配線、 ４０２・・・バックパネル、 ４０３・・・機能回路基板、 ４０４・・・コネクタ、 ４０５・・・機能回路、 ４０６−１、４０６−２、４０６−３・・・可変抵抗回
路、 ４０７−１、４０７−２、４０７−３・・・配線（引出
線）、 ４０９・・・集合可変抵抗素子、 ５０１、５０２、５０３、５０４・・・ＣＰＵ、 ５１１、５１２、５３１、５３２・・・バスブリッジ、 ５２１、５２２・・・主メモリ、 ５４１、５４２・・・ＲＡＩＤディスク、 ５５１、５５２・・・通信機能モジュール、 ６０１、６０２・・・システムバス、 ６１１、６１２・・・Ｉ／Ｏバス。

Claims (8)

【特許請求の範囲】
1. 【請求項１】別途用意された処理回路を活線挿抜可能な
   データ転送装置において、 信号を伝送する１または２以上の信号線から成る伝送路
   と、 上記伝送路と接続され、その抵抗値を変更可能に構成さ
   れた可変抵抗回路と、 上記可変抵抗回路を介して上記伝送路と接続された、上
   記処理回路を接続するための入出力ピンと、 上記入出力ピンへの上記処理回路の接続状態を検知して
   完了信号を出力する検知手段、または、上記入出力ピン
   へ上記処理回路を接続したことを示唆するユーザの操作
   入力を受け付けて完了信号を出力する入力手段と、 上記可変抵抗回路の抵抗値を制御する抵抗制御手段とを
   備え、 上記抵抗制御手段は、上記完了信号が出力された場合に
   は、上記伝送路と上記入出力ピンとの間における信号伝
   送を遮断できる状態（以下“ハイインピーダンス状
   態”）から、上記ハイインピーダンス状態よりも抵抗値
   が低く上記伝送路と上記入出力ピンとの間における信号
   伝送を妨げない状態（以下“ローインピーダンス状
   態”）にまで、上記可変抵抗回路の抵抗値を減少させる
   ものであること、 を特徴とするデータ転送装置。
2. 【請求項２】上記抵抗制御手段は、上記ハイインピーダ
   ンス状態から上記ローインピーダンス状態へ移行させる
   際に、上記可変抵抗回路の抵抗値の低減を、複数回に分
   けて行うものであること、 を特徴とする請求項１記載のデータ転送装置。
3. 【請求項３】上記伝送路は、別途発生され該伝送路を通
   じて供給されるクロックに従ってデータの授受を行う同
   期式の伝送路であり、 上記抵抗制御手段は、上記ハイインピーダンス状態から
   上記ローインピーダンス状態への移行を、上記クロック
   に所定時間遅延したタイミングで行わせるものであるこ
   と、 を特徴とする請求項１または２記載のデータ転送装置。
4. 【請求項４】上記抵抗制御手段は、 上記クロックをあらかじめ定められた時間だけ遅延させ
   る遅延手段と、 上記検知手段または上記入力手段から入力された完了信
   号を、上記遅延手段によって遅延されたクロックに同期
   させる同期化手段と、 を含んで構成されることを特徴とする請求項３記載のデ
   ータ転送装置。
5. 【請求項５】信号を伝送する１または２以上の信号線か
   らなる伝送路と、 上記伝送路と接続され、その抵抗値を変更可能に構成さ
   れた可変抵抗回路と、 上記可変抵抗回路を介して上記伝送路と接続された、上
   記処理回路を接続するための入出力ピンと、 上記処理回路の上記入出力ピンからの離脱作業の開始を
   検知し離脱信号を出力する検知手段、または、上記処理
   回路の上記入出力ピンからの離脱作業の開始を示唆する
   ユーザの操作入力を受け付けて離脱信号を出力する入力
   手段と、 上記可変抵抗回路の抵抗値を制御する抵抗制御手段とを
   備え、 上記抵抗制御手段は、上記検知手段が上記離脱信号を出
   力した場合には、上記伝送路と上記入出力ピンとの間に
   おける信号伝送を妨げない状態（以下“ローインピーダ
   ンス状態”）から、上記ローインピーダンス状態よりも
   抵抗値が高く上記伝送路と上記入出力ピンとの間におけ
   る信号伝送を遮断できる状態（以下“ハイインピーダン
   ス状態”）にまで、上記可変抵抗回路の抵抗値を増大さ
   せるものであること、 を特徴とするデータ転送装置。
6. 【請求項６】上記可変抵抗回路は、１または２以上のＭ
   ＯＳ電界効果型トランジスタで構成されていること、 を特徴とする請求項１、２、３、４または５記載のデー
   タ転送装置。
7. 【請求項７】請求項１、２、３、４、５または６記載の
   データ転送装置と、 上記データ転送装置の上記伝送路に接続されており、上
   記入出力ピン，上記可変抵抗回路および上記伝送路を通
   じて入力される信号に対して所定の処理を施す機能回路
   と、 を有することを特徴とするデータ処理装置。
8. 【請求項８】請求項１、２、３、４、５または６記載の
   データ転送装置と、 上記データ転送装置の上記伝送路に接続されており、上
   記入出力ピン，上記可変抵抗回路および上記伝送路を通
   じて入力される信号に対して所定の処理を施す、二重化
   された機能回路と、 を有することを特徴とするフォールトトレラントコンピ
   ュータ。