JPH09305537A - Ｉ／ｏリカバリタイム挿入可能なデータ処理装置 - Google Patents
Ｉ／ｏリカバリタイム挿入可能なデータ処理装置Info
- Publication number
- JPH09305537A JPH09305537A JP12528396A JP12528396A JPH09305537A JP H09305537 A JPH09305537 A JP H09305537A JP 12528396 A JP12528396 A JP 12528396A JP 12528396 A JP12528396 A JP 12528396A JP H09305537 A JPH09305537 A JP H09305537A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- recovery time
- cycle
- address
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 Ｉ／ＯデバイスへのＩ／Ｏリカバリタイムの
挿入をＯＳ設計者がソフトウェアで設定し、挿入する必
要があった。 【解決手段】 立上り処理でＣＰＵ３１がＩ／Ｏリカバ
リタイムを挿入すべきＩ／Ｏアドレス及びサイクルの種
類を登録し、ＣＰＵ３１のアドレス・ステータスコマン
ドをデコードするデコーダをシステムコントローラ３２
の中に持つことにより、Ｉ／Ｏリカバリタイムが必要な
サイクルが発生した時に、ＣＰＵ３１に対しＨＯＬＤを
かけ、必要な時間、ＨＯＬＤ状態を保持することによ
り、Ｉ／Ｏリカバリタイムの挿入が可能になる。Ｉ／Ｏ
アドレスの設定処理はＲＯＭによる立上り処理に行わせ
ることにより、ＯＳは全く意識せず、Ｉ／Ｏリカバリタ
イムの挿入が可能となる。
挿入をＯＳ設計者がソフトウェアで設定し、挿入する必
要があった。 【解決手段】 立上り処理でＣＰＵ３１がＩ／Ｏリカバ
リタイムを挿入すべきＩ／Ｏアドレス及びサイクルの種
類を登録し、ＣＰＵ３１のアドレス・ステータスコマン
ドをデコードするデコーダをシステムコントローラ３２
の中に持つことにより、Ｉ／Ｏリカバリタイムが必要な
サイクルが発生した時に、ＣＰＵ３１に対しＨＯＬＤを
かけ、必要な時間、ＨＯＬＤ状態を保持することによ
り、Ｉ／Ｏリカバリタイムの挿入が可能になる。Ｉ／Ｏ
アドレスの設定処理はＲＯＭによる立上り処理に行わせ
ることにより、ＯＳは全く意識せず、Ｉ／Ｏリカバリタ
イムの挿入が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明はＩ／Ｏデバイス使用
時にＩ／Ｏデバイスの動作リカバリタイムをシステム動
作中に挿入するＩ／Ｏリカバリ挿入方式に関し、特にハ
ードウェアによるＩ／Ｏリカバリタイムの自動挿入可能
なデータ処理装置に関する。
時にＩ／Ｏデバイスの動作リカバリタイムをシステム動
作中に挿入するＩ／Ｏリカバリ挿入方式に関し、特にハ
ードウェアによるＩ／Ｏリカバリタイムの自動挿入可能
なデータ処理装置に関する。
【０００２】
【従来の技術】従来のＩ／Ｏリカバリ挿入方法は、図９
に示すように、ＯＳの設計者はすべてのＩ／Ｏコマンド
についてＩ／Ｏリカバリタイムが必要かどうかを判断
し、必要な場合はＩ／Ｏリカバリタイムが必要なコマン
ドを設定し（処理１０１）、そのコマンドの後にＮＯＰ
命令やＪＭＰ命令で構成されるＩ／Ｏリカバリ処理（処
理１０２）を行い、次のＩ／Ｏサイクルに対するリカバ
リタイムを確保する（処理１０３）。
に示すように、ＯＳの設計者はすべてのＩ／Ｏコマンド
についてＩ／Ｏリカバリタイムが必要かどうかを判断
し、必要な場合はＩ／Ｏリカバリタイムが必要なコマン
ドを設定し（処理１０１）、そのコマンドの後にＮＯＰ
命令やＪＭＰ命令で構成されるＩ／Ｏリカバリ処理（処
理１０２）を行い、次のＩ／Ｏサイクルに対するリカバ
リタイムを確保する（処理１０３）。
【０００３】
【発明が解決しようとする課題】第１の問題点は、ＯＳ
の設計者はＩ／Ｏデバイス制御用のプログラム設計時に
コマンド毎にＩ／Ｏリカバリタイムの必要性の検証を行
う必要があることである。
の設計者はＩ／Ｏデバイス制御用のプログラム設計時に
コマンド毎にＩ／Ｏリカバリタイムの必要性の検証を行
う必要があることである。
【０００４】その理由は、Ｉ／Ｏデバイスによっては一
定の時間以上の間隔をあけない連続アクセスが禁止され
るからである。
定の時間以上の間隔をあけない連続アクセスが禁止され
るからである。
【０００５】本発明の目的は、Ｉ／Ｏコマンド間のリカ
バリタイムをＯＳをいじらずに自動的に挿入することに
より、ＯＳ開発の設計負荷を軽減することを可能とする
データ処理装置を提供することにある。
バリタイムをＯＳをいじらずに自動的に挿入することに
より、ＯＳ開発の設計負荷を軽減することを可能とする
データ処理装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、オペレ
ーティングシステム（ＯＳ）に基づいて動作するＣＰＵ
（図２の３１）によりＩ／Ｏデバイス（図２の３３−１
〜３３−ｎ）を介してデータ処理を実行するデータ処理
装置において、立上り処理プログラムを格納するＲＯＭ
（図２の３０）と、立上り時に、そのＲＯＭに格納され
た立上り処理プログラムを実行するＣＰＵ（図２の３
１）と、ＲＯＭの立上り処理プログラムの実行後に、Ｉ
／Ｏリカバリタイムの設定を行うべきＩ／Ｏデバイスの
Ｉ／Ｏサイクルを検出する検出手段（図２の３１）と、
この検出手段による検出により所定時間前記ＣＰＵをＨ
ＯＬＤ状態にし、ＣＰＵによるバスサイクルを停止する
ＨＯＬＤ制御手段（図２の３２）と、を含み、ＣＰＵの
ＨＯＬＤ状態の設定によりＩ／Ｏデバイスのリカバリが
行われるデータ処理装置が得られる。
ーティングシステム（ＯＳ）に基づいて動作するＣＰＵ
（図２の３１）によりＩ／Ｏデバイス（図２の３３−１
〜３３−ｎ）を介してデータ処理を実行するデータ処理
装置において、立上り処理プログラムを格納するＲＯＭ
（図２の３０）と、立上り時に、そのＲＯＭに格納され
た立上り処理プログラムを実行するＣＰＵ（図２の３
１）と、ＲＯＭの立上り処理プログラムの実行後に、Ｉ
／Ｏリカバリタイムの設定を行うべきＩ／Ｏデバイスの
Ｉ／Ｏサイクルを検出する検出手段（図２の３１）と、
この検出手段による検出により所定時間前記ＣＰＵをＨ
ＯＬＤ状態にし、ＣＰＵによるバスサイクルを停止する
ＨＯＬＤ制御手段（図２の３２）と、を含み、ＣＰＵの
ＨＯＬＤ状態の設定によりＩ／Ｏデバイスのリカバリが
行われるデータ処理装置が得られる。
【０００７】この発明において、ＣＰＵは、立上り処理
プログラムによってＩ／Ｏリカバリタイムの設定を行う
べきＩ／Ｏデバイスのアドレスとサイクルを設定し、検
出手段は、立上り処理プログラムで設定されたアドレス
とサイクル検出によってＩ／Ｏリカバリタイムの設定を
行うべきＩ／ＯデバイスのＩ／Ｏサイクルを検出するよ
うにしても良い。
プログラムによってＩ／Ｏリカバリタイムの設定を行う
べきＩ／Ｏデバイスのアドレスとサイクルを設定し、検
出手段は、立上り処理プログラムで設定されたアドレス
とサイクル検出によってＩ／Ｏリカバリタイムの設定を
行うべきＩ／ＯデバイスのＩ／Ｏサイクルを検出するよ
うにしても良い。
【０００８】また、上記発明において、ＣＰＵは、立上
り処理プログラムによってＩ／Ｏリカバリタイムの設定
を行うべきＩ／ＯデバイスのアドレスとサイクルとＣＰ
ＵをＨＯＬＤ状態にする前記所定時間を設定し、検出手
段は、立上り処理プログラムで設定されたアドレスとサ
イクル検出によってＩ／Ｏリカバリタイムの設定を行う
べきＩ／ＯデバイスのＩ／Ｏサイクルを検出し、ＨＯＬ
Ｄ制御手段は、アドレスの検出により前記所定時間を計
数し、計数動作によって前記ＣＰＵをＨＯＬＤ状態にし
てもよい。
り処理プログラムによってＩ／Ｏリカバリタイムの設定
を行うべきＩ／ＯデバイスのアドレスとサイクルとＣＰ
ＵをＨＯＬＤ状態にする前記所定時間を設定し、検出手
段は、立上り処理プログラムで設定されたアドレスとサ
イクル検出によってＩ／Ｏリカバリタイムの設定を行う
べきＩ／ＯデバイスのＩ／Ｏサイクルを検出し、ＨＯＬ
Ｄ制御手段は、アドレスの検出により前記所定時間を計
数し、計数動作によって前記ＣＰＵをＨＯＬＤ状態にし
てもよい。
【０００９】ＲＯＭに実装する立上り処理プログラムに
より、Ｉ／Ｏリカバリタイムを挿入したいＩ／Ｏアドレ
スとサイクルを登録しておくことにより、ＯＳに制御が
移行してからは、指定したＩ／Ｏアドレスへのアクセス
が発生するたびに自動的にＩ／Ｏリカバリタイムが挿入
される。
より、Ｉ／Ｏリカバリタイムを挿入したいＩ／Ｏアドレ
スとサイクルを登録しておくことにより、ＯＳに制御が
移行してからは、指定したＩ／Ｏアドレスへのアクセス
が発生するたびに自動的にＩ／Ｏリカバリタイムが挿入
される。
【００１０】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１１】図１において、レジスタ１、レジスタ２、
…、レジスタｎは、それぞれＩ／Ｏリカバリタイムを挿
入すべきＩ／ＯデバイスのＩ／Ｏアドレスと、リードサ
イクル、ライトサイクル又はリードライト両方のサイク
ルにＩ／Ｏリカバリタイムを挿入するか否かを示す情報
とを記憶するレジスタ群である。
…、レジスタｎは、それぞれＩ／Ｏリカバリタイムを挿
入すべきＩ／ＯデバイスのＩ／Ｏアドレスと、リードサ
イクル、ライトサイクル又はリードライト両方のサイク
ルにＩ／Ｏリカバリタイムを挿入するか否かを示す情報
とを記憶するレジスタ群である。
【００１２】図２において、データ処理装置のＣＰＵ３
１は、ＯＳ２９の処理及びＲＯＭ３０の立上り処理プロ
グラムを実行する。ＨＯＬＤ制御手段であるシステムコ
ントローラ３２はＣＰＵ３１に接続され、図１に示すＩ
／Ｏアドレスのレジスタ群１〜ｎとカウントレジスタ２
０を内蔵し、Ｉ／Ｏデバイス３３−１〜３３−ｎとメモ
リ３４の制御を行う。更に、システムコントローラ３２
はＣＰＵ３１とのインタフェース機能を内蔵し、ＣＰＵ
３１とＩ／Ｏデバイス３３−１〜３３−ｎ及びメモリ３
４との動作タイミング制御を行う。Ｉ／Ｏデバイス３３
−１〜３３−ｎは、図１のレジスタ１〜ｎにそれぞれ対
応しシステムに内蔵されるＩ／Ｏリカバリタイムを必要
とされるＩ／Ｏデバイスである。メモリ３４にはＯＳ等
で使用されるコード及びデータが常時記憶される。
１は、ＯＳ２９の処理及びＲＯＭ３０の立上り処理プロ
グラムを実行する。ＨＯＬＤ制御手段であるシステムコ
ントローラ３２はＣＰＵ３１に接続され、図１に示すＩ
／Ｏアドレスのレジスタ群１〜ｎとカウントレジスタ２
０を内蔵し、Ｉ／Ｏデバイス３３−１〜３３−ｎとメモ
リ３４の制御を行う。更に、システムコントローラ３２
はＣＰＵ３１とのインタフェース機能を内蔵し、ＣＰＵ
３１とＩ／Ｏデバイス３３−１〜３３−ｎ及びメモリ３
４との動作タイミング制御を行う。Ｉ／Ｏデバイス３３
−１〜３３−ｎは、図１のレジスタ１〜ｎにそれぞれ対
応しシステムに内蔵されるＩ／Ｏリカバリタイムを必要
とされるＩ／Ｏデバイスである。メモリ３４にはＯＳ等
で使用されるコード及びデータが常時記憶される。
【００１３】また図１において、カウントレジスタ２０
は、システムコントローラ３２で計数されるＩ／Ｏリカ
バリタイムのクロックカウント数と、Ｉ／Ｏリカバリタ
イム挿入機能のイネーブルＢｉｔを予め蓄積する。
は、システムコントローラ３２で計数されるＩ／Ｏリカ
バリタイムのクロックカウント数と、Ｉ／Ｏリカバリタ
イム挿入機能のイネーブルＢｉｔを予め蓄積する。
【００１４】次に、本発明の実施の形態の動作について
説明する。
説明する。
【００１５】図４は、ＲＯＭ３０のプログラムの制御の
移行を示すフローチャートである。図２のデータ処理装
置は、電源投入などによる立上り後、ＲＯＭ３０の立上
り処理プログラムを実行する（処理５１）。立上り処理
において、ＣＰＵ３１はＩ／Ｏリカバリタイムの必要と
されるＩ／Ｏデバイスのアドレスとリード、ライトどち
らのサイクルでリカバリタイムが必要かの情報とを予め
定義し、システムコントローラ３２のレジスタ１〜ｎ
（図１）に格納する。また、ＣＰＵ３１はＩ／Ｏリカバ
リタイムのクロックカウント数を予めカウントレジスタ
２０に格納し、またＩ／Ｏリカバリ機能のイネーブル処
理を行う。その後処理はＯＳ２９に移行する。
移行を示すフローチャートである。図２のデータ処理装
置は、電源投入などによる立上り後、ＲＯＭ３０の立上
り処理プログラムを実行する（処理５１）。立上り処理
において、ＣＰＵ３１はＩ／Ｏリカバリタイムの必要と
されるＩ／Ｏデバイスのアドレスとリード、ライトどち
らのサイクルでリカバリタイムが必要かの情報とを予め
定義し、システムコントローラ３２のレジスタ１〜ｎ
（図１）に格納する。また、ＣＰＵ３１はＩ／Ｏリカバ
リタイムのクロックカウント数を予めカウントレジスタ
２０に格納し、またＩ／Ｏリカバリ機能のイネーブル処
理を行う。その後処理はＯＳ２９に移行する。
【００１６】ＯＳに処理が移行した後にＣＰＵ３１にお
いて、Ｉ／Ｏリカバリタイムが挿入されるように設定さ
れたＩ／Ｏ命令が実行されると、図３に示すように、シ
ステムコントローラ３２（図２のものと同一）は、ＨＯ
ＬＤ信号４０をアクティブにする。ＣＰＵ３１は、ＨＯ
ＬＤ信号４０の認識後、ＨＯＬＤＡＣＫ信号４１をアク
ティブにすると同時にＨＯＬＤ状態となる。その後シス
テムコントローラ３２は、図１のカウントレジスタ２０
に設定されたカウント数を計数するまでＨＯＬＤ信号４
０をアクティブにし続ける。カウント終了後、ＨＯＬＤ
信号をインアクティブに戻す。この後、ＨＯＬＤＡＣＫ
信号４１はインアクティブに戻る。ＨＯＬＤ信号４０と
ＨＯＬＤＡＣＫ信号４１が同時にアクティブな状態で
は、ＣＰＵ３１はバス動作を停止し、次のＩ／Ｏサイク
ルまでリカバリタイムが確保される。
いて、Ｉ／Ｏリカバリタイムが挿入されるように設定さ
れたＩ／Ｏ命令が実行されると、図３に示すように、シ
ステムコントローラ３２（図２のものと同一）は、ＨＯ
ＬＤ信号４０をアクティブにする。ＣＰＵ３１は、ＨＯ
ＬＤ信号４０の認識後、ＨＯＬＤＡＣＫ信号４１をアク
ティブにすると同時にＨＯＬＤ状態となる。その後シス
テムコントローラ３２は、図１のカウントレジスタ２０
に設定されたカウント数を計数するまでＨＯＬＤ信号４
０をアクティブにし続ける。カウント終了後、ＨＯＬＤ
信号をインアクティブに戻す。この後、ＨＯＬＤＡＣＫ
信号４１はインアクティブに戻る。ＨＯＬＤ信号４０と
ＨＯＬＤＡＣＫ信号４１が同時にアクティブな状態で
は、ＣＰＵ３１はバス動作を停止し、次のＩ／Ｏサイク
ルまでリカバリタイムが確保される。
【００１７】次に図２に示すデータ処理装置を具体的に
示す図面を参照して説明する。図５はシステムコントロ
ーラ３２の中のレジスタの内容を示し、図６は図２のデ
ータ処理装置のＣＰＵとシステムコントローラの詳細を
示す回路図である。図において、レジスタ１、レジスタ
２のデータビットであるＤ０−Ｄ１５ＢｉｔにＩ／Ｏリ
カバリタイムを挿入するＩ／Ｏアドレスを登録する。レ
ジスタ１，２のＤ１６Ｂｉｔを１がセットされると、Ｉ
／Ｏライトサイクル時にリカバリタイムが挿入される。
レジスタ１，２のＤ１７Ｂｉｔを１がセットされるとＩ
／Ｏリードサイクル時にリカバリタイムが挿入される。
これらのレジスタはＩＮＤＥＸ＝１及び２で指定され
る。
示す図面を参照して説明する。図５はシステムコントロ
ーラ３２の中のレジスタの内容を示し、図６は図２のデ
ータ処理装置のＣＰＵとシステムコントローラの詳細を
示す回路図である。図において、レジスタ１、レジスタ
２のデータビットであるＤ０−Ｄ１５ＢｉｔにＩ／Ｏリ
カバリタイムを挿入するＩ／Ｏアドレスを登録する。レ
ジスタ１，２のＤ１６Ｂｉｔを１がセットされると、Ｉ
／Ｏライトサイクル時にリカバリタイムが挿入される。
レジスタ１，２のＤ１７Ｂｉｔを１がセットされるとＩ
／Ｏリードサイクル時にリカバリタイムが挿入される。
これらのレジスタはＩＮＤＥＸ＝１及び２で指定され
る。
【００１８】レジスタ３のＤ０−Ｄ６ビットにはＣＰＵ
３１によりＩ／Ｏリカバリタイムのクロックカウント数
がセットされる。ここではレジスタ３がカウントレジス
タになる。レジスタ３のＤ７ビットに１がセットされる
と、Ｉ／Ｏリカバリタイム挿入機能がイネーブルとな
る。このレジスタはアドレス＝Ｆ０Ｈで指定される。レ
ジスタ４とレジスタ５はＩＮＤＥＸレジスタを構成す
る。ＩＮＤＥＸレジスタにより複数のレジスタを２つの
アドレスから指定できる。本発明の実施の形態において
は、レジスタ１、レジスタ２がＩＮＤＥＸレジスタとし
て使用される。レジスタ４にはＩＮＤＥＸアドレスがセ
ットされる。レジスタ５は、レジスタ４により選択され
たレジスタのデータのリード・ライトを行う。レジスタ
４はアドレスＦ４Ｈ，レジスタ５はアドレスＦ８Ｈに割
り当てられる。
３１によりＩ／Ｏリカバリタイムのクロックカウント数
がセットされる。ここではレジスタ３がカウントレジス
タになる。レジスタ３のＤ７ビットに１がセットされる
と、Ｉ／Ｏリカバリタイム挿入機能がイネーブルとな
る。このレジスタはアドレス＝Ｆ０Ｈで指定される。レ
ジスタ４とレジスタ５はＩＮＤＥＸレジスタを構成す
る。ＩＮＤＥＸレジスタにより複数のレジスタを２つの
アドレスから指定できる。本発明の実施の形態において
は、レジスタ１、レジスタ２がＩＮＤＥＸレジスタとし
て使用される。レジスタ４にはＩＮＤＥＸアドレスがセ
ットされる。レジスタ５は、レジスタ４により選択され
たレジスタのデータのリード・ライトを行う。レジスタ
４はアドレスＦ４Ｈ，レジスタ５はアドレスＦ８Ｈに割
り当てられる。
【００１９】図６において、ＣＰＵ３１はプログラムの
実行を行う。また、システムコントローラ３２はＩ／Ｏ
リカバリタイム挿入機能を実現する。カウンタ３２１
は、レジスタ３に設定されたカウント数までクロック信
号ＣＬＫをカウントする。コマンド・アドレスデコーダ
３２２はＣＰＵ３１のステータス（リードかライトか）
とアドレスをデコードし、システムコントローラ３２の
動作を制御する。ＨＯＬＤ信号４０は、コマンド・アド
レスデコーダ３２２により指定したＩ／Ｏアクセスが検
出された時セットされ、ＨＯＬＤＡＣＫ信号４１のセッ
ト後、カウンタ３２１がカウント終了後にリセットされ
る。アドレス４２、ステータス４３はＣＰＵ３１のアド
レスとＣＰＵステータスを示す。クロック信号ＣＬＫは
外部から供給されるクロック信号である。検出信号３３
０はコマンド・アドレスデコーダ３２２から発生し、Ｉ
／Ｏリカバリ設定するサイクルが検出された時に（Ｉ／
Ｏアクセスが検出されたときに）セットされる。この検
出信号によりＨＯＬＤ信号４０がセットされる。
実行を行う。また、システムコントローラ３２はＩ／Ｏ
リカバリタイム挿入機能を実現する。カウンタ３２１
は、レジスタ３に設定されたカウント数までクロック信
号ＣＬＫをカウントする。コマンド・アドレスデコーダ
３２２はＣＰＵ３１のステータス（リードかライトか）
とアドレスをデコードし、システムコントローラ３２の
動作を制御する。ＨＯＬＤ信号４０は、コマンド・アド
レスデコーダ３２２により指定したＩ／Ｏアクセスが検
出された時セットされ、ＨＯＬＤＡＣＫ信号４１のセッ
ト後、カウンタ３２１がカウント終了後にリセットされ
る。アドレス４２、ステータス４３はＣＰＵ３１のアド
レスとＣＰＵステータスを示す。クロック信号ＣＬＫは
外部から供給されるクロック信号である。検出信号３３
０はコマンド・アドレスデコーダ３２２から発生し、Ｉ
／Ｏリカバリ設定するサイクルが検出された時に（Ｉ／
Ｏアクセスが検出されたときに）セットされる。この検
出信号によりＨＯＬＤ信号４０がセットされる。
【００２０】次に動作について図９を併用して説明す
る。タイミング９０１でレジスタ１にセットしたＩ／Ｏ
アドレスのサイクル（リードサイクル又はライトサイク
ル）が発生すると、コマンド・アドレスデコーダ３２２
は、検出信号３３０をアクティブにする。これによりカ
ウンタ３２１はＨＯＬＤ信号４０を９０２のタイミング
でセットする。この後、ＣＰＵ３１がＨＯＬＤ信号を受
け付けた後、ＨＯＬＤＡＣＫ信号４１をセットすると同
時にＨＯＬＤ状態となる。カウンタ３２１は、レジスタ
３にセットされた分だけカウントを行い、カウントが終
了すると、ＨＯＬＤ信号４０はリセットされる。カウン
タ動作中、ＣＰＵ３１はＨＯＬＤ状態にあるため、この
間ＣＰＵによりバスサイクルは実行されず、Ｉ／Ｏリカ
バリタイムが挿入される。
る。タイミング９０１でレジスタ１にセットしたＩ／Ｏ
アドレスのサイクル（リードサイクル又はライトサイク
ル）が発生すると、コマンド・アドレスデコーダ３２２
は、検出信号３３０をアクティブにする。これによりカ
ウンタ３２１はＨＯＬＤ信号４０を９０２のタイミング
でセットする。この後、ＣＰＵ３１がＨＯＬＤ信号を受
け付けた後、ＨＯＬＤＡＣＫ信号４１をセットすると同
時にＨＯＬＤ状態となる。カウンタ３２１は、レジスタ
３にセットされた分だけカウントを行い、カウントが終
了すると、ＨＯＬＤ信号４０はリセットされる。カウン
タ動作中、ＣＰＵ３１はＨＯＬＤ状態にあるため、この
間ＣＰＵによりバスサイクルは実行されず、Ｉ／Ｏリカ
バリタイムが挿入される。
【００２１】次に本発明の第２の形態について図面を参
照して説明する。図８において、システムコントローラ
６２とコマンド・アドレスデコーダ６３はＣＰＵ６１に
接続されている。図８が図６のデータ処理装置と異なる
点は、システムコントローラからコマンド・アドレスデ
コーダが独立し、コマンド・アドレスデコーダ６３はＣ
ＰＵ６１のステータスとアドレスのデコードを独立して
行うことである。
照して説明する。図８において、システムコントローラ
６２とコマンド・アドレスデコーダ６３はＣＰＵ６１に
接続されている。図８が図６のデータ処理装置と異なる
点は、システムコントローラからコマンド・アドレスデ
コーダが独立し、コマンド・アドレスデコーダ６３はＣ
ＰＵ６１のステータスとアドレスのデコードを独立して
行うことである。
【００２２】ＣＰＵ６１がＩ／Ｏリカバリタイムの挿入
が必要なＩ／Ｏサイクルを実行した時、コマンド・アド
レスデコーダ６３は、検出信号６１０をアクティブとす
る。システムコントローラ６２は、検出信号６１０を検
出後、ＣＰＵ６１のＨＯＬＤ要求を行いシステムコント
ローラ６２はＨＯＬＤＡＣＫ受付後指定されたクロック
カウント分、ＨＯＬＤを保持する。この間、ＣＰＵ６１
のバスはＨＯＬＤ状態となり、これによりコマンド間で
Ｉ／Ｏリカバリタイムが確保される。
が必要なＩ／Ｏサイクルを実行した時、コマンド・アド
レスデコーダ６３は、検出信号６１０をアクティブとす
る。システムコントローラ６２は、検出信号６１０を検
出後、ＣＰＵ６１のＨＯＬＤ要求を行いシステムコント
ローラ６２はＨＯＬＤＡＣＫ受付後指定されたクロック
カウント分、ＨＯＬＤを保持する。この間、ＣＰＵ６１
のバスはＨＯＬＤ状態となり、これによりコマンド間で
Ｉ／Ｏリカバリタイムが確保される。
【００２３】
【発明の効果】第１の効果は、ＯＳはＩ／Ｏデバイスで
規定されるＩ／Ｏコマンドリカバリタイムを考慮する必
要がない。
規定されるＩ／Ｏコマンドリカバリタイムを考慮する必
要がない。
【００２４】その理由は、ＨＯＬＤ制御手段により強制
的にＣＰＵにＨＯＬＤをかけ、Ｉ／Ｏリカバリタイムを
挿入するためである。
的にＣＰＵにＨＯＬＤをかけ、Ｉ／Ｏリカバリタイムを
挿入するためである。
【００２５】この第１の効果は請求項１によって得られ
る。
る。
【００２６】第２の効果は、ＲＯＭ上の立上り処理で、
Ｉ／Ｏリカバリタイムを挿入するＩ／Ｏアドレス等を設
定するため、ＯＳはＩ／Ｏリカバリタイムを全く意識せ
ずにＩ／Ｏリカバリタイムの挿入ができる。
Ｉ／Ｏリカバリタイムを挿入するＩ／Ｏアドレス等を設
定するため、ＯＳはＩ／Ｏリカバリタイムを全く意識せ
ずにＩ／Ｏリカバリタイムの挿入ができる。
【００２７】その理由は、ＲＯＭの立上処理プログラム
は、システムコントローラ側でＯＳに制御を移行する前
にＩ／Ｏリカバリ実行のための環境を設定するものであ
るためである。
は、システムコントローラ側でＯＳに制御を移行する前
にＩ／Ｏリカバリ実行のための環境を設定するものであ
るためである。
【００２８】この第２の効果は請求項２によって得られ
る。
る。
【図１】本発明の実施の形態のデータ処理装置における
レジスタを示すブロック図である。
レジスタを示すブロック図である。
【図２】本発明の実施の形態のデータ処理装置を示すブ
ロック図である。
ロック図である。
【図３】本発明の実施の形態におけるＣＰＵとシステム
コントローラを示すブロック図である。
コントローラを示すブロック図である。
【図４】本発明の実施の形態における立上り処理を示す
フローチャートである。
フローチャートである。
【図５】本発明の実施の形態のデータ処理装置における
レジスタの具体例を示すブロック図である。
レジスタの具体例を示すブロック図である。
【図６】本発明の実施の形態におけるＣＰＵとシステム
コントローラの具体例を示すブロック図である。
コントローラの具体例を示すブロック図である。
【図７】図６の動作を示す波形図である。
【図８】本発明の第２の実施の形態のデータ処理装置を
示すブロック図である。
示すブロック図である。
【図９】従来のＩ／Ｏリカバリ挿入方法を示すフローチ
ャートである。
ャートである。
３０ ＲＯＭ ３１ ＣＰＵ ３２ システムコントローラ ３４ メモリ
Claims (3)
- 【請求項１】 オペレーティングシステム（ＯＳ）に基
づいて動作するＣＰＵによりＩ／Ｏデバイスを介してデ
ータ処理を実行するデータ処理装置において、 立上り処理プログラムを格納するＲＯＭと、 立上り時に、前記ＲＯＭに格納された立上り処理プログ
ラムを実行するＣＰＵと、 前記立上り処理プログラムの実行後に、Ｉ／Ｏリカバリ
タイムの設定を行うべきＩ／ＯデバイスのＩ／Ｏサイク
ルを検出する検出手段と、 前記検出手段による検出により所定時間前記ＣＰＵをＨ
ＯＬＤ状態にし、前記ＣＰＵによるバスサイクルを停止
するＨＯＬＤ制御手段と、 を含み、前記ＣＰＵのＨＯＬＤ状態の設定により前記Ｉ
／Ｏデバイスのリカバリが行われるデータ処理装置。 - 【請求項２】 前記ＣＰＵは、前記立上り処理プログラ
ムによってＩ／Ｏリカバリタイムの設定を行うべきＩ／
Ｏデバイスのアドレスとサイクルを設定し、前記検出手
段は、前記立上り処理プログラムで設定されたアドレス
とサイクル検出によってＩ／Ｏリカバリタイムの設定を
行うべきＩ／ＯデバイスのＩ／Ｏサイクルを検出するこ
とを特徴とする請求項１記載のデータ処理装置。 - 【請求項３】 前記ＣＰＵは、前記立上り処理プログラ
ムによってＩ／Ｏリカバリタイムの設定を行うべきＩ／
Ｏデバイスのアドレスとサイクルと前記ＣＰＵをＨＯＬ
Ｄ状態にする前記所定時間を設定し、 前記検出手段は、前記立上り処理プログラムで設定され
たアドレスとサイクル検出によってＩ／Ｏリカバリタイ
ムの設定を行うべきＩ／ＯデバイスのＩ／Ｏサイクルを
検出し、 前記ＨＯＬＤ制御手段は、前記アドレスの検出により前
記所定時間を計数し、計数動作によって前記ＣＰＵをＨ
ＯＬＤ状態にすることを特徴とする請求項１記載のデー
タ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12528396A JPH09305537A (ja) | 1996-05-21 | 1996-05-21 | Ｉ／ｏリカバリタイム挿入可能なデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12528396A JPH09305537A (ja) | 1996-05-21 | 1996-05-21 | Ｉ／ｏリカバリタイム挿入可能なデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09305537A true JPH09305537A (ja) | 1997-11-28 |
Family
ID=14906252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12528396A Pending JPH09305537A (ja) | 1996-05-21 | 1996-05-21 | Ｉ／ｏリカバリタイム挿入可能なデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09305537A (ja) |
-
1996
- 1996-05-21 JP JP12528396A patent/JPH09305537A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8327161B2 (en) | Command decoder for microcontroller based flash memory digital controller system | |
| US6959365B2 (en) | Microcomputer including a flash memory and a flash memory rewrite program stored therein | |
| US5923838A (en) | Microcomputer with built-in flash memory | |
| US7356717B2 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| JP2009528633A (ja) | マイクロコントローラベースのフラッシュメモリデジタルコントローラのためのファームウェアで拡張可能なコマンド | |
| JPH09305537A (ja) | Ｉ／ｏリカバリタイム挿入可能なデータ処理装置 | |
| US5537664A (en) | Methods and apparatus for generating I/O recovery delays in a computer system | |
| US5606673A (en) | Small computer system interface (SCSI) controller | |
| EP0359232A2 (en) | Computer system and method for setting recovery time | |
| EP0683461A1 (en) | Integrated processor employing improved address decoding method | |
| US7487287B2 (en) | Time efficient embedded EEPROM/processor control method | |
| JPH0756847A (ja) | ポータブルコンピュータ | |
| US5581793A (en) | System for bypassing setup states in a bus operation | |
| JP4343244B2 (ja) | マイクロコンピュータ | |
| JPH0426913Y2 (ja) | ||
| JP3481666B2 (ja) | プロセッサのメモリアクセス制御方法及び装置 | |
| JP2004355569A (ja) | メモリチェック方法 | |
| JPS6158049A (ja) | エラ−検出方式 | |
| JPH06332590A (ja) | コンピュータインターフェース装置 | |
| JPH07281926A (ja) | 情報処理装置の保護装置 | |
| JPH06230993A (ja) | 情報処理装置 | |
| JP2003126484A (ja) | 遊技機 | |
| JPS63253461A (ja) | デ−タ転送用バツフア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |