JPH09298438A - Emi eliminating filter for laminated chip - Google Patents

Emi eliminating filter for laminated chip

Info

Publication number
JPH09298438A
JPH09298438A JP13760496A JP13760496A JPH09298438A JP H09298438 A JPH09298438 A JP H09298438A JP 13760496 A JP13760496 A JP 13760496A JP 13760496 A JP13760496 A JP 13760496A JP H09298438 A JPH09298438 A JP H09298438A
Authority
JP
Japan
Prior art keywords
resistance
ringing
capacitor
electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13760496A
Other languages
Japanese (ja)
Other versions
JP3256435B2 (en
Inventor
Kenichi Hoshi
健一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP13760496A priority Critical patent/JP3256435B2/en
Publication of JPH09298438A publication Critical patent/JPH09298438A/en
Application granted granted Critical
Publication of JP3256435B2 publication Critical patent/JP3256435B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminated chip EMI eliminating filter in which ringing is effectively suppressed so as to prevent circuit malfunction in an excellent way. SOLUTION: Any conductor part between an input electrode 12 and an output electrode 14 of the filter is processed to have high resistance. High resistance processing is applied to coils 52, 54 in Fig. (A), an electrode C13 of a capacitor 60 in Fig. (B), a viahole connection section 76 in Fig. (C), and a viahole connection section 86 and an electrode C12 of a capacitor 80 in Fig. (D). For the high resistance processing, a resistance material employing an Ag-Pd allow and a ruthenium oxide as the major components is used. Thus, the resistance between the input and the output is increased to suppress effectively ringing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、積層チップ型の
EMI除去フィルタに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated chip type EMI removal filter.

【0002】[0002]

【背景技術】ノイズ対策などに使用する積層チップEM
I除去フィルタは、広く知られているように、コイル
(インダクタ)とコンデンサ(キャパシタ)の組み合わ
せによって構成されており、代表的な構造を示すと図5
のようになる。図5は、部分的に内部を示したもので、
等価回路は図6に示すようになっている。これらの図に
おいて、積層フィルタ10は、左右にIN(入力)電極
12,OUT(出力)電極14を備えており、上下に誘
電体層16,磁性体層18を備えている。また、積層フ
ィルタ10の前後には、GND(アース)電極20,2
2がそれぞれ設けられている。
BACKGROUND ART Multilayer chip EM used for noise countermeasures
As is widely known, the I removal filter is composed of a combination of a coil (inductor) and a capacitor (capacitor), and a typical structure thereof is shown in FIG.
become that way. FIG. 5 is a partial internal view,
The equivalent circuit is as shown in FIG. In these figures, the multilayer filter 10 includes IN (input) electrodes 12 and OUT (output) electrodes 14 on the left and right, and a dielectric layer 16 and a magnetic layer 18 on the upper and lower sides. In addition, before and after the laminated filter 10, the GND (earth) electrodes 20, 2 are provided.
2 are provided.

【0003】誘電体層16内には、コンデンサ電極2
4,26,28が適宜の間隔をおいて設けられている。
これらのうち、コンデンサ電極24,28は、GND電
極20,22にそれぞれ接続されており、コンデンサ電
極24,28に挟まれた他のコンデンサ電極26は、ビ
アホール30を通じてコイル側に接続されている。磁性
体層18内には、コイル導体32がビアホール(図示せ
ず)を用いて螺旋状に接続されており、一端が前記ビア
ホール30に接続され、他端が出力電極14に接続され
ている。なお、図5には、出力側のコイルしか示されて
いないが、入力電極12に接続される入力側のコイルに
ついても同様である。また、図6に等価回路を示すよう
に、入力側と出力側は等価であり、入出力は逆にしても
よい。
Within the dielectric layer 16 is a capacitor electrode 2
4, 26, 28 are provided at appropriate intervals.
Of these, the capacitor electrodes 24 and 28 are connected to the GND electrodes 20 and 22, respectively, and the other capacitor electrode 26 sandwiched between the capacitor electrodes 24 and 28 is connected to the coil side through the via hole 30. In the magnetic layer 18, the coil conductor 32 is spirally connected using a via hole (not shown), one end is connected to the via hole 30 and the other end is connected to the output electrode 14. Although only the output side coil is shown in FIG. 5, the same applies to the input side coil connected to the input electrode 12. Further, as shown in the equivalent circuit of FIG. 6, the input side and the output side are equivalent, and the input and output may be reversed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、以上の
ような背景技術では、コイル及びコンデンサのみの組み
合わせであるため、電流抑制作用が小さい。このため、
デジタル信号に対するリンギング抑制効果も小さく、回
路が誤動作するなどの不都合がある。図7(A)には、
デジタル信号波形におけるリンギングの一例が示されて
おり、理想的には平坦であるのが好ましい部分にリンギ
ングが生じている。
However, in the background art described above, the combination of only the coil and the capacitor has a small current suppressing effect. For this reason,
The effect of suppressing the ringing on the digital signal is also small, and there are inconveniences such as circuit malfunction. In FIG. 7 (A),
An example of ringing in a digital signal waveform is shown, and ringing occurs in a portion that is ideally flat.

【0005】この発明は、以上の点に着目したもので、
リンギングの抑制を効果的に行って、回路誤動作を良好
に防止することができる積層チップEMI除去フィルタ
を提供することを、その目的とするものである。
The present invention focuses on the above points,
It is an object of the present invention to provide a multilayer chip EMI elimination filter that can effectively prevent ringing by effectively suppressing ringing.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するた
め、この発明は、端子間のいずれかの領域,例えばコイ
ルパターンやコンデンサパターンの一部又は全部,ホー
ル接続部(ビアホール又はスルーホールによる接続部)
の一部又は全部,ホール接続部の全部とコンデンサパタ
ーンの一部,ホール接続部の全部とコイルパターンの全
部などを、その形成時に高抵抗化したことを特徴とす
る。高抵抗化する導体パターン若しくはホール接続部
は、例えば、Ag−Pd合金,ルテニウム酸化物,ニク
ロム,クロメルの少なくとも一つを主成分とする材料に
よって形成される。前記コンデンサの導体パターンは誘
電体層中に形成され、前記コイルの導体パターンは磁性
体層,誘電体層又は絶縁体層中に形成される。
In order to achieve the above object, the present invention is directed to any region between terminals, for example, a part or all of a coil pattern or a capacitor pattern, a hole connecting portion (connection by a via hole or a through hole). Part)
The resistance of part or all of the above, all of the hole connecting portion and part of the capacitor pattern, and all of the hole connecting portion and all of the coil pattern are increased at the time of forming them. The conductor pattern or the hole connection portion having a high resistance is formed of, for example, a material containing at least one of Ag—Pd alloy, ruthenium oxide, nichrome, and chromel as a main component. The conductor pattern of the capacitor is formed in a dielectric layer, and the conductor pattern of the coil is formed in a magnetic layer, a dielectric layer or an insulator layer.

【0007】この発明の前記及び他の目的,特徴,利点
は、次の詳細な説明及び添付図面から明瞭になろう。
The above and other objects, features and advantages of the present invention will be apparent from the following detailed description and the accompanying drawings.

【0008】[0008]

【発明の実施の形態】以下、発明の実施の形態につい
て、実施例を参照しながら詳細に説明する。積層チップ
EMI除去フィルタは、例えば、高速信号線におけるノ
イズ除去などに利用される。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to Examples. The multilayer chip EMI removal filter is used, for example, for removing noise in a high-speed signal line.

【0009】[0009]

【実施例1】最初に、図1及び図2(A)を参照しなが
ら実施例1について説明する。図1(A)には、実施例
1にかかる積層フィルタのビアホールに沿った断面が示
されており、図1(B)には積層シート上の電極パター
ンが示されている。また、図2(A)には等価回路が示
されている。
[Embodiment 1] First, Embodiment 1 will be described with reference to FIGS. 1 and 2A. FIG. 1A shows a cross section along the via hole of the laminated filter according to the first embodiment, and FIG. 1B shows an electrode pattern on the laminated sheet. An equivalent circuit is shown in FIG.

【0010】まず、実施例1の積層フィルタの製造手順
について説明する。 (1)Ni−Zn系フェライトによる磁性体材料のグリ
ーンシート上に、Ag:Pd=1:1(原子比)の割合
で含む比較的抵抗値の高い抵抗ペーストを用いて、図1
(B)のSE,SF,SG,SHに示すパターンでスク
リーン印刷した。これによって、コイルパターンL10
〜L16,L20〜L26がそれぞれ形成される。ま
た、図1(B)のSDで示すグリーンシートのビアホー
ルうち、磁性体材料の複数のグリーンシートには、Ag
導体ペーストをスクリーン印刷した。これによって、磁
性体側のビアホールH14,H24が形成される。
First, the manufacturing procedure of the laminated filter of Example 1 will be described. (1) Using a resistance paste having a relatively high resistance value, which is contained in a ratio of Ag: Pd = 1: 1 (atomic ratio), on a green sheet of a magnetic material made of Ni-Zn ferrite,
Screen printing was performed with the patterns shown in (B) SE, SF, SG, and SH. Thereby, the coil pattern L10
-L16, L20-L26 are formed, respectively. In addition, in the via holes of the green sheet shown by SD in FIG.
The conductor paste was screen printed. As a result, via holes H14 and H24 on the magnetic body side are formed.

【0011】(2)次に、TiO2を主成分とする誘電体
材料のグリーンシート上に、Ag導体ペーストを用い
て、図1(B)のSA,SB,SCに示すパターンでス
クリーン印刷した。これによって、コンデンサパターン
C10,C12,C14がそれぞれ形成される。また、
図1(B)のSDで示すグリーンシートのビアホールう
ち、誘電体材料の複数のグリーンシートには、Ag導体
ペーストをスクリーン印刷した。これによって、誘電体
側のビアホールH14,H24が形成される。
(2) Next, a Ag conductor paste was used to screen print on a green sheet of a dielectric material containing TiO 2 as a main component in a pattern shown by SA, SB and SC in FIG. 1 (B). As a result, the capacitor patterns C10, C12, C14 are formed, respectively. Also,
Of the via holes of the green sheet shown by SD in FIG. 1B, a plurality of green sheets of the dielectric material were screen printed with Ag conductor paste. As a result, the via holes H14 and H24 on the dielectric side are formed.

【0012】(3)次に、以上のようにして電極やビア
ホールが印刷されたグリーンシートを、図1(B)に示
す順序で積層した。このとき、誘電体シート層の上部
に、電極などが印刷されていない誘電体グリーンシート
を適当枚重ねるとともに、磁性体シート層の下部に、電
極などが印刷されていない磁性体グリーンシートを適当
枚重ねた。その後、誘電体及び磁性体の積層体を熱プレ
スして一体化した。なお、図1の実施例では、一つのシ
ートに1個のパターンのみが形成されているが、実際に
は同一パターンが多数配列されており、多数個取りとな
っている。
(3) Next, the green sheets on which the electrodes and via holes were printed as described above were laminated in the order shown in FIG. 1 (B). At this time, an appropriate number of dielectric green sheets with no electrodes printed thereon are stacked on top of the dielectric sheet layer, and an appropriate number of magnetic green sheets without electrodes printed on the bottom of the magnetic sheet layer. Overlaid. Then, the laminated body of the dielectric material and the magnetic material was hot pressed to be integrated. In addition, in the embodiment of FIG. 1, only one pattern is formed on one sheet, but in reality, a large number of identical patterns are arranged and a large number of patterns are taken.

【0013】次に、この積層状態における前記導体パタ
ーンの接続について、図2(A)も参照しながら説明す
る。上側の誘電体側から説明すると、シートSA〜SC
のコンデンサパターンC10〜C14によってコンデン
サ50が形成される。なお、コンデンサパターンC1
0,C14は、GND電極20,22(図5参照)に接
続できるように、図1(B)の上下に延長形成されてい
る。それらに挟まれたコンデンサパターンC12の両端
にはビアホールH10,H20が形成されており、図1
(A)に示すように、シートSCのビアホールH12,
H22、シートSDのビアホールH14,H24を複数
介して、磁性体側に接続されている。
Next, the connection of the conductor patterns in this laminated state will be described with reference to FIG. Explaining from the upper dielectric side, the sheets SA to SC
The capacitor 50 is formed by the capacitor patterns C10 to C14. The capacitor pattern C1
0 and C14 are formed to extend vertically in FIG. 1B so as to be connected to the GND electrodes 20 and 22 (see FIG. 5). Via holes H10 and H20 are formed at both ends of the capacitor pattern C12 sandwiched between them.
As shown in (A), the via hole H12 of the sheet SC,
H22 and a plurality of via holes H14 and H24 of the sheet SD are connected to the magnetic body side.

【0014】一方、下側の磁性体側では、シートSE〜
SHのコイルパターンL10〜L16によって入力側の
コイル52が形成される。コイルパターンL10〜L1
6は、ビアホールH30〜H34によって螺旋状になる
ように接続される。なお、コイルパターンL16は、入
力電極12(図5参照)に接続できるように、図1
(B)の左側に延長形成されている。
On the other hand, on the lower magnetic body side, the sheets SE to
The input coil 52 is formed by the SH coil patterns L10 to L16. Coil patterns L10 to L1
6 are connected by via holes H30 to H34 in a spiral shape. It should be noted that the coil pattern L16 is connected to the input electrode 12 (see FIG. 5) so that the coil pattern L16 shown in FIG.
It is extended to the left of (B).

【0015】また、シートSE〜SHのコイルパターン
L20〜L26によって出力側のコイル54が形成され
る。コイルパターンL20〜L26は、ビアホールH4
0〜H44によって螺旋状になるように接続される。な
お、コイルパターンL26は、出力電極14(図5参
照)に接続できるように、図1(B)の右側に延長形成
されている。
The coils 54 on the output side are formed by the coil patterns L20 to L26 of the sheets SE to SH. The coil patterns L20 to L26 are via holes H4.
0 to H44 are connected in a spiral shape. The coil pattern L26 is formed on the right side of FIG. 1B so as to be connected to the output electrode 14 (see FIG. 5).

【0016】更に、コイルパターンL10,L20のラ
ンドL10H,L20Hは、図1(A)に示すように、
複数のシートSDのビアホールH14,H24を介し
て、誘電体側に接続されている。
Further, the lands L10H and L20H of the coil patterns L10 and L20 are, as shown in FIG.
The plurality of sheets SD are connected to the dielectric side via via holes H14 and H24.

【0017】(4)次に、これによって得られた積層体
を切断し、未焼成の積層チップを得る。この未焼成チッ
プを脱バイ,すなわちグリーンシートやペーストに含ま
れている有機バインダを加熱除去し、例えば900℃で
焼成して積層チップの焼成体を得る。そして、このチッ
プ焼成体に、例えばAg導体ペーストを用いて入力電
極,出力電極,GND電極(前記図5参照)を塗布形成
し、例えば800℃で焼き付ける。更に、それらの電極
端子に、Niメッキあるいはハンダメッキを施して積層
フィルタの完成品を得る。
(4) Next, the laminated body thus obtained is cut to obtain an unfired laminated chip. This unfired chip is de-heated, that is, the organic binder contained in the green sheet or paste is removed by heating, and fired at, for example, 900 ° C. to obtain a fired body of a laminated chip. Then, an input electrode, an output electrode, and a GND electrode (see FIG. 5) are formed on the chip fired body by using, for example, Ag conductor paste, and baked at 800 ° C., for example. Further, those electrode terminals are plated with Ni or solder to obtain a finished laminated filter.

【0018】このように、実施例1によれば、図2
(A)に太線で示すように、コイル52,54を構成す
る導体パターン部分が高抵抗化された構成となってい
る。
As described above, according to the first embodiment, as shown in FIG.
As indicated by a thick line in (A), the conductor pattern portions forming the coils 52 and 54 have a high resistance.

【0019】[0019]

【実施例2】次に、図3及び図2(B)を参照しながら
実施例2について説明する。図3は上述した図1に対応
するものであり、(A)はビアホールに沿った断面図,
(B)は積層シート上の電極パターンである。また、図
2(B)は等価回路である。この実施例2では、上述し
た実施例1と比較して、シートSB上のコンデンサパタ
ーンC13が、図3(B)に示すようにコ字繰り返しパ
ターンとなっており、更にこの部分が高抵抗のAg−P
dによる抵抗ペーストで形成された構成となっている。
なお、コイルパターンL10〜L16,L20〜L26
は、通常のAgペーストによって形成されている。この
ように、実施例2によれば、図2(B)に示すように、
コンデンサ60の一方の電極である導体パターン部分C
13が高抵抗化された構成となっており、コイル62,
64はいずれも通常の導体となっている。
Second Embodiment Next, a second embodiment will be described with reference to FIGS. 3 and 2B. FIG. 3 corresponds to FIG. 1 described above, and (A) is a sectional view taken along the via hole,
(B) is an electrode pattern on the laminated sheet. FIG. 2B is an equivalent circuit. In the second embodiment, as compared with the above-described first embodiment, the capacitor pattern C13 on the sheet SB has a U-shaped repeating pattern as shown in FIG. 3B, and this portion has a high resistance. Ag-P
It has a structure formed of a resistance paste of d.
The coil patterns L10 to L16, L20 to L26
Is formed by a normal Ag paste. Thus, according to the second embodiment, as shown in FIG.
Conductor pattern portion C which is one electrode of the capacitor 60
13 has a high resistance, and the coil 62,
All 64 are normal conductors.

【0020】[0020]

【実施例3】次に、図2(C)を参照しながら実施例3
について説明する。この実施例3では、前記実施例1と
比較して、コイルパターンL10〜L16,L20〜L
26,ビアホールパターンH30〜H34,H40〜H
44が全て通常のAgペーストで形成されている。しか
し、図1(B)のシートSDのビアホールパターンH1
4,H24が、誘電体側及び磁性体側の全体でAg−P
dによる抵抗ペーストで形成された構成となっている。
このように、実施例3によれば、図2(C)に示すよう
に、コンデンサ70,コイル72,74は通常の導体と
なっているものの、それらを接続するビアホール接続部
76が高抵抗化された構成となっている。
Third Embodiment Next, a third embodiment will be described with reference to FIG.
Will be described. In the third embodiment, coil patterns L10 to L16 and L20 to L are compared with the first embodiment.
26, via hole patterns H30 to H34, H40 to H
All 44 are formed of normal Ag paste. However, the via hole pattern H1 of the sheet SD of FIG.
4, H24 is Ag-P as a whole on the dielectric side and the magnetic side.
It has a structure formed of a resistance paste of d.
As described above, according to the third embodiment, as shown in FIG. 2C, although the capacitor 70 and the coils 72 and 74 are normal conductors, the via hole connecting portion 76 connecting them has a high resistance. It has been configured.

【0021】[0021]

【実施例4】次に、図2(D)を参照しながら実施例4
について説明する。この実施例4では、前記実施例2と
比較して、ビアホール接続部分を実施例3のようにAg
−Pdによる抵抗ペーストで形成した構成となってい
る。すなわち、実施例4では、図2(D)に示すよう
に、コンデンサ80の一方の電極である導体パターン部
分C13,及びビアホール接続部86がが高抵抗化され
た構成となっており、コイル82,84はいずれも通常
の導体となっている。
Fourth Embodiment Next, a fourth embodiment will be described with reference to FIG.
Will be described. In the fourth embodiment, as compared with the second embodiment, the via hole connecting portion is made of Ag as in the third embodiment.
It is formed of a resistance paste of -Pd. That is, in the fourth embodiment, as shown in FIG. 2D, the conductor pattern portion C13, which is one electrode of the capacitor 80, and the via-hole connecting portion 86 have a high resistance, and the coil 82 , 84 are both normal conductors.

【0022】[0022]

【実施例5】次に、実施例5は、前記実施例1における
高抵抗部分であるコイル52,54を、原子比でAg:
Pd=2:1の抵抗ペーストによる導体パターンで形成
したものである。
[Embodiment 5] In a fifth embodiment, the coils 52 and 54, which are the high resistance portions in the first embodiment, are Ag:
The conductor pattern is formed by a resistance paste of Pd = 2: 1.

【0023】[0023]

【実施例6】次に、実施例6は、前記実施例1における
高抵抗部分であるコイル52,54を、原子比でAg:
Pd=1:2の抵抗ペーストによる導体パターンで形成
したものである。
[Embodiment 6] Next, in Embodiment 6, the coils 52 and 54, which are the high resistance portions in Embodiment 1, are arranged in an atomic ratio of Ag:
The conductor pattern is formed by a resistance paste of Pd = 1: 2.

【0024】[0024]

【実施例7】次に、実施例7は、前記実施例1における
高抵抗部分であるコイル52,54を、Ag−Pdの代
わりに酸化ルテニウム(ルテニウム酸化物)を主成分と
する抵抗ペーストによる導体パターンで形成したもので
ある。
[Embodiment 7] In a seventh embodiment, the coils 52 and 54, which are the high resistance portions in the first embodiment, are made of a resistance paste containing ruthenium oxide (ruthenium oxide) as a main component instead of Ag-Pd. It is formed of a conductor pattern.

【0025】[0025]

【実施例8】次に、実施例8は、前記実施例1における
磁性体部分を誘電体材料によって形成し、全体が誘電体
材料によって構成された積層フィルタとしたものであ
る。
[Embodiment 8] Next, Embodiment 8 is a laminated filter in which the magnetic material portion in Embodiment 1 is formed of a dielectric material and the whole is made of a dielectric material.

【0026】[0026]

【実施例9】次に、実施例9は、実施例8の誘電体材料
として、ガラスセラミックによる絶縁体材料を用い、全
体が絶縁体材料によって構成された積層フィルタとした
ものである。
Ninth Embodiment A ninth embodiment is a laminated filter in which an insulating material made of glass ceramic is used as the dielectric material of the eighth embodiment, and the whole is made of the insulating material.

【0027】[0027]

【比較例】次に、比較例として、前記実施例1における
高抵抗部分であるコイル52,54を、Ag−Pdの代
わりにAgペーストによる導体パターンとしたものであ
る。別言すれば、導体部分を全部Agペーストによる導
体パターンで形成したもので、背景技術に相当する。
COMPARATIVE EXAMPLE Next, as a comparative example, the coils 52 and 54, which are the high resistance portions in the first embodiment, are made into a conductor pattern made of Ag paste instead of Ag-Pd. In other words, the conductor portion is entirely formed of a conductor pattern made of Ag paste, which corresponds to the background art.

【0028】次に、以上のような構成の実施例1〜9及
び比較例につき、入出力電極間の抵抗値とリンギングを
測定したところ、次の表1に示すような結果が得られ
た。なお、リンギング電圧は、図7(A)に示すVRの値
である。
Next, when the resistance value and the ringing between the input and output electrodes were measured for Examples 1 to 9 and Comparative Example having the above-mentioned structures, the results shown in Table 1 below were obtained. The ringing voltage is the value of VR shown in FIG.

【0029】[0029]

【表1】 [Table 1]

【0030】この表1の結果を考察すると、いずれの実
施例も比較例に対して格段に低いリンギング値となって
いる。実施例4が最もリンギング値が低く、実施例3は
実施例中で最も高いリンギング値となっている。すなわ
ち、いずれの実施例によっても良好にリンギングが抑制
され、図7(A)に示す波形は同図(B)に示すようにな
る。図4には、表1に示す入出力間抵抗値とリンギング
との関係がグラフとして示されている。同図のように、
入出力間抵抗値とリンギングとは、概略反比例の関係に
あることが分る。
Considering the results in Table 1, all the examples have significantly lower ringing values than the comparative examples. Example 4 has the lowest ringing value, and Example 3 has the highest ringing value among the examples. That is, ringing is satisfactorily suppressed by any of the examples, and the waveform shown in FIG. 7A becomes as shown in FIG. 7B. FIG. 4 is a graph showing the relationship between the input-output resistance value and the ringing shown in Table 1. As shown in the figure,
It can be seen that the resistance value between the input and output and the ringing are approximately inversely proportional.

【0031】更に、実施例1,2,3を比較すると、高
抵抗化した個所により入出力間抵抗値が変化し、これに
対応してリンギング値も変化しているものの、いずれに
おいても良好なリンギング抑制効果が得られている。従
って、いずれの個所を高抵抗化するかは、製造工程やコ
ストなどを考慮して適宜決めればよい。次に、実施例
1,5,6を比較すると、Ag:Pdの合金の比率によ
り入出力間抵抗値が変化し、これに対応してリンギング
値も変化しているものの、いずれにおいても良好なリン
ギング抑制効果が得られている。従って、Ag:Pdの
比率も、必要に応じて適宜設定してよい。
Further, comparing Examples 1, 2 and 3, the resistance value between the input and output changes due to the high resistance portion, and the ringing value also changes correspondingly, but it is good in all cases. The effect of suppressing ringing is obtained. Therefore, which part is to have a higher resistance may be appropriately determined in consideration of the manufacturing process, cost and the like. Next, when Examples 1, 5, and 6 are compared, the resistance value between the input and output changes depending on the ratio of the alloy of Ag: Pd, and the ringing value also changes correspondingly, but in any case, it is good. The effect of suppressing ringing is obtained. Therefore, the Ag: Pd ratio may also be set as appropriate.

【0032】次に、実施例1,5,6と実施例7は、高
低抗体の材料がAg−Pd合金か,ルテニウム酸化物か
で異なる。ルテニウム酸化物の方がAg−Pd合金より
も抵抗値が高いためリンギングの抑制効果も高いが、A
g−Pd合金であっても良好にリンギングが抑制されて
おり、いずれの材料を用いてもよい。次に、実施例1,
8,9を比較すると、いずれもほぼ同様の入出力間抵抗
値となっており、リンギング値にもそれほどの相違はな
い。従って、磁性体材料,誘電体材料,絶縁体材料のい
ずれとするかも適宜決めてよい。
Next, Examples 1, 5, 6 and Example 7 are different depending on whether the material of the high and low antibody is an Ag-Pd alloy or a ruthenium oxide. Since ruthenium oxide has a higher resistance value than the Ag-Pd alloy, it has a higher effect of suppressing ringing.
Even if it is a g-Pd alloy, ringing is well suppressed, and any material may be used. Next, Example 1,
Comparing 8 and 9, the resistance values between input and output are almost the same, and the ringing values are not so different. Therefore, any of the magnetic material, the dielectric material, and the insulating material may be appropriately determined.

【0033】以上のように、本実施例によれば、フィル
タの入出力間のいずれかの部分を高抵抗化することによ
り、リンギングが良好に抑制される。このため、リンギ
ングが原因で生ずる回路の誤動作が防止されるようにな
る。また、コイルやコンデンサの他に新たに抵抗を設け
ることなく、既存の導体部分を高抵抗化するので、製造
工程が複雑となるなどの不都合もない。
As described above, according to the present embodiment, the ringing is satisfactorily suppressed by increasing the resistance of any part between the input and the output of the filter. Therefore, malfunction of the circuit caused by ringing can be prevented. Further, since the existing conductor portion is made high in resistance without newly providing a resistor in addition to the coil and the capacitor, there is no inconvenience such as a complicated manufacturing process.

【0034】[0034]

【他の実施例】この発明は、以上の開示に基づいて多様
に改変することが可能であり、例えば次のようなものが
ある。 (1)前記実施例では、高抵抗化を図る材料としてAg
−Pd合金やルテニウム酸化物を用いたが、それら以外
の材料を使用することを妨げるものではない。例えば、
ニクロムやクロメルを主成分とする抵抗材料も使用可能
であり、それら4つうちのいずれか一つを主成分とする
材料を用いてよい。
Other Embodiments The present invention can be variously modified based on the above disclosure, and includes, for example, the following. (1) In the above embodiment, Ag is used as the material for increasing the resistance.
Although -Pd alloy or ruthenium oxide is used, it does not prevent the use of other materials. For example,
A resistive material containing nichrome or chromel as a main component can also be used, and a material containing any one of these four components as a main component may be used.

【0035】(2)前記実施例では、例えばコイルやビ
アホールの導体パターンを全体として高抵抗化したが、
もちろん一部分のみ,例えばコイルパターンの一部分の
みを高抵抗化するなど、必要に応じて適宜変更してよ
い。積層シート毎に導体パターンを高抵抗化するかどう
かを設定すると、製造工程上は好都合である。端子間の
いずれかの領域を高抵抗化することで、同様の効果を得
ることができる。なお、高抵抗化する領域を増やすほ
ど、リンギングの抑制効果も増大する。
(2) In the above embodiment, the conductor pattern of the coil or via hole has a high resistance as a whole.
Of course, only a part, for example, only a part of the coil pattern may be increased in resistance, and may be appropriately changed as necessary. Setting whether or not to increase the resistance of the conductor pattern for each laminated sheet is convenient in the manufacturing process. The same effect can be obtained by increasing the resistance of any region between the terminals. It should be noted that as the region where the resistance is increased increases, the effect of suppressing ringing also increases.

【0036】(3)前記実施例に示した導体パターンの
形状,積層数,ビアホールの位置などは、何ら実施例に
限定されるものではなく、必要に応じて適宜設計変更し
てよい。例えばビアホールの代わりにスルーホールとす
るなどである。製造工程も同様である。
(3) The shapes of conductor patterns, the number of laminated layers, the positions of via holes, and the like shown in the above embodiments are not limited to those in the embodiments, and the design may be appropriately changed as necessary. For example, a through hole may be used instead of the via hole. The manufacturing process is also the same.

【0037】(4)前記実施例では、主として材料を工
夫することで高抵抗化を図ったが、図3(B)のコンデ
ンサパターンC13に示すように、パターン形状(膜厚
も含む)を工夫することで高抵抗化を図るようにしても
よい。
(4) In the above-mentioned embodiment, the resistance was increased mainly by devising the material, but as shown in the capacitor pattern C13 of FIG. 3B, the pattern shape (including the film thickness) was devised. By doing so, the resistance may be increased.

【0038】[0038]

【発明の効果】以上説明したように、この発明によれ
ば、入出力間に高抵抗化部分を設けることとしたので、
リンギングが効果的に抑制され、更には回路の誤動作が
良好に防止されるという効果がある。
As described above, according to the present invention, the high resistance portion is provided between the input and the output.
The ringing is effectively suppressed, and further, the malfunction of the circuit is effectively prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1を示す図である。(A)は
ビアホールに沿った断面図,(B)は各積層シートの平
面図である。
FIG. 1 is a diagram showing a first embodiment of the present invention. (A) is a sectional view taken along the via hole, and (B) is a plan view of each laminated sheet.

【図2】主要実施例における高抵抗化部分を太線で示す
回路図である。
FIG. 2 is a circuit diagram showing a high resistance portion in a main example with a thick line.

【図3】この発明の実施例2を示す図である。(A)は
ビアホールに沿った断面図,(B)は各積層シートの平
面図である。
FIG. 3 is a diagram showing a second embodiment of the present invention. (A) is a sectional view taken along the via hole, and (B) is a plan view of each laminated sheet.

【図4】実施例における入出力間抵抗とリンギングとの
関係を示すグラフである。
FIG. 4 is a graph showing the relationship between input-output resistance and ringing in the example.

【図5】積層チップ型のEMI除去フィルタの一例を示
す一部破断した斜視図である。
FIG. 5 is a partially cutaway perspective view showing an example of a laminated chip type EMI removal filter.

【図6】図5のフィルタの等価回路図である。FIG. 6 is an equivalent circuit diagram of the filter of FIG.

【図7】デジタル波形の一例を示す図である。(A)は
リンギングが生じた波形,(B)は本実施例によるリン
ギング抑制後の波形である。
FIG. 7 is a diagram showing an example of a digital waveform. (A) is a waveform with ringing, and (B) is a waveform after the ringing is suppressed in this embodiment.

【符号の説明】[Explanation of symbols]

10…積層フィルタ 12…入力電極 14…出力電極 16…誘電体層 18…磁性体層 20,22…GND電極 24,26,28…コンデンサ電極 30…ビアホール 32…コイル電極 50,60,70,80…コンデンサ 52,54,62,64,72,74,82,84…コ
イル 56,66,76,86…ビアホール接続部 C10〜C14…コンデンサパターン H10〜H14,H20〜H24,H30〜H34,H
40〜H44…ビアホール L10〜L16,L20〜L26…コイルパターン SA〜SH…積層シート
10 ... Multilayer filter 12 ... Input electrode 14 ... Output electrode 16 ... Dielectric layer 18 ... Magnetic layer 20, 22 ... GND electrode 24, 26, 28 ... Capacitor electrode 30 ... Via hole 32 ... Coil electrode 50, 60, 70, 80 ... Capacitors 52, 54, 62, 64, 72, 74, 82, 84 ... Coils 56, 66, 76, 86 ... Via hole connecting portions C10 to C14 ... Capacitor patterns H10 to H14, H20 to H24, H30 to H34, H
40-H44 ... Via hole L10-L16, L20-L26 ... Coil pattern SA-SH ... Laminated sheet

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 導体パターンが形成されたシートを積層
するとともに、該当する導体パターンをホール接続した
積層チップEMI除去フィルタにおいて、 端子間のいずれかの領域を、その形成時に高抵抗化した
ことを特徴とする積層チップEMI除去フィルタ。
1. A laminated chip EMI elimination filter in which sheets having conductor patterns formed thereon are laminated and the conductor patterns are hole-connected to each other so that any region between terminals has a high resistance when formed. Characteristic multilayer chip EMI removal filter.
【請求項2】 高抵抗化する部分を、Ag−Pd合金,
ルテニウム酸化物,ニクロム,クロメルのうちの少なく
とも一つを主成分とする材料によって形成したことを特
徴とする請求項1記載の積層チップEMI除去フィル
タ。
2. A high resistance portion is formed of an Ag--Pd alloy,
2. The multilayer chip EMI removal filter according to claim 1, which is formed of a material containing at least one of ruthenium oxide, nichrome, and chromel as a main component.
【請求項3】 パターン形状によって高抵抗化を行うこ
とを特徴とする請求項1又は2記載の積層チップEMI
除去フィルタ。
3. The laminated chip EMI according to claim 1, wherein the resistance is increased by a pattern shape.
Removal filter.
【請求項4】 前記導体パターンのうち、コンデンサの
導体パターンを誘電体層中に形成し、コイルの導体パタ
ーンを、磁性体層,誘電体層又は絶縁体層中に形成した
ことを特徴とする請求項1,2又は3記載の積層チップ
EMI除去フィルタ。
4. Among the conductor patterns, a conductor pattern of a capacitor is formed in a dielectric layer, and a conductor pattern of a coil is formed in a magnetic layer, a dielectric layer or an insulating layer. The multilayer chip EMI removal filter according to claim 1, 2, or 3.
JP13760496A 1996-05-08 1996-05-08 Multilayer chip EMI removal filter Expired - Fee Related JP3256435B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13760496A JP3256435B2 (en) 1996-05-08 1996-05-08 Multilayer chip EMI removal filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13760496A JP3256435B2 (en) 1996-05-08 1996-05-08 Multilayer chip EMI removal filter

Publications (2)

Publication Number Publication Date
JPH09298438A true JPH09298438A (en) 1997-11-18
JP3256435B2 JP3256435B2 (en) 2002-02-12

Family

ID=15202582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13760496A Expired - Fee Related JP3256435B2 (en) 1996-05-08 1996-05-08 Multilayer chip EMI removal filter

Country Status (1)

Country Link
JP (1) JP3256435B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204338A (en) * 1998-01-13 1999-07-30 Mitsubishi Materials Corp Solid-state electronic component
WO2006085625A1 (en) * 2005-02-10 2006-08-17 Soshin Electric Co., Ltd. Electronic part
JP2008078622A (en) * 2006-08-21 2008-04-03 Murata Mfg Co Ltd Laminated capacitor, circuit board, and circuit module
JP2009117459A (en) * 2007-11-02 2009-05-28 Murata Mfg Co Ltd Electronic component

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204338A (en) * 1998-01-13 1999-07-30 Mitsubishi Materials Corp Solid-state electronic component
WO2006085625A1 (en) * 2005-02-10 2006-08-17 Soshin Electric Co., Ltd. Electronic part
JPWO2006085625A1 (en) * 2005-02-10 2008-06-26 双信電機株式会社 Electronic components
US7737803B2 (en) 2005-02-10 2010-06-15 Soshin Electric Co., Ltd. Electric part including a dielectric portion and a magnetic portion
US7764143B2 (en) 2005-02-10 2010-07-27 Soshin Electric Co., Ltd. Electronic component including a magnetic layer and a dielectric layer
JP2008078622A (en) * 2006-08-21 2008-04-03 Murata Mfg Co Ltd Laminated capacitor, circuit board, and circuit module
JP2009117459A (en) * 2007-11-02 2009-05-28 Murata Mfg Co Ltd Electronic component

Also Published As

Publication number Publication date
JP3256435B2 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
JP3197022B2 (en) Multilayer ceramic parts for noise suppressor
JP2001085230A (en) Inductor
US6590486B2 (en) Multilayer inductor
JP6328370B2 (en) Multilayer chip electronic components
JP2007096926A (en) Multilayered filter
JP3509058B2 (en) Multilayer ferrite chip inductor array
JP2001044076A (en) Surface-mounting rc device
JP2007195060A (en) Laminated filter
JP2626143B2 (en) Composite laminated electronic components
JP2002093623A (en) Laminated inductor
JPS5923458B2 (en) composite parts
JP3256435B2 (en) Multilayer chip EMI removal filter
JPH0529147A (en) Laminated chip transformer
JP2000216024A (en) Multilayer inductor
JPH0115159Y2 (en)
JP2000357632A (en) Electronic component
JPH08237060A (en) Noise filter
JP2506608B2 (en) Multilayer LC filter parts
JPH05205944A (en) Laminated inductor and laminated ceramic component
JP2710244B2 (en) Laminated LR filter and method of manufacturing the same
JP2958804B2 (en) Multilayer chip common mode choke coil
JPH0447950Y2 (en)
JPH0729737A (en) Chip inductor
JP3245835B2 (en) Manufacturing method of multilayer inductor
JP2002343640A (en) Laminated ceramic electronic component

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees