JPH09298253A - 半導体装置およびその実装構造体 - Google Patents
半導体装置およびその実装構造体Info
- Publication number
- JPH09298253A JPH09298253A JP13574396A JP13574396A JPH09298253A JP H09298253 A JPH09298253 A JP H09298253A JP 13574396 A JP13574396 A JP 13574396A JP 13574396 A JP13574396 A JP 13574396A JP H09298253 A JPH09298253 A JP H09298253A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- solder
- height
- bga
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 接続端子の高さが低くなるのを防止する。
【解決手段】 ＢＧＡ・ＩＣ２５の封止体１０の実装面
側主面の四隅には半田バンプ１６群の溶融で形成される
接続端子群の高さを規定するストッパ１８が突設されて
いる。ＢＧＡ・ＩＣ２５の実装基板３０への実装は、各
半田バンプ１６が実装基板３０の各ランド３２に半田ペ
ースト３３を介し貼着された後に加熱されてリフロー半
田付け処理されることで実行される。加熱溶融した半田
バンプ１６はＢＧＡ・ＩＣの重量で押し潰されるが、ス
トッパ１８が実装基板３０の上面に押接するため、半田
バンプ１６はストッパの規定寸法以下に押し潰されな
い。 【効果】 実装構造体の環境試験時や稼働時の熱ストレ
スに伴い接続端子群に作用する機械的ストレスを高さの
充分な接続端子の塑性変形で確実に吸収できるため、接
続端子自体が機械的ストレスで損傷されるのを防止でき
る。
側主面の四隅には半田バンプ１６群の溶融で形成される
接続端子群の高さを規定するストッパ１８が突設されて
いる。ＢＧＡ・ＩＣ２５の実装基板３０への実装は、各
半田バンプ１６が実装基板３０の各ランド３２に半田ペ
ースト３３を介し貼着された後に加熱されてリフロー半
田付け処理されることで実行される。加熱溶融した半田
バンプ１６はＢＧＡ・ＩＣの重量で押し潰されるが、ス
トッパ１８が実装基板３０の上面に押接するため、半田
バンプ１６はストッパの規定寸法以下に押し潰されな
い。 【効果】 実装構造体の環境試験時や稼働時の熱ストレ
スに伴い接続端子群に作用する機械的ストレスを高さの
充分な接続端子の塑性変形で確実に吸収できるため、接
続端子自体が機械的ストレスで損傷されるのを防止でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その実装構造体、特に、ボール・グリッド・アレーパッ
ケージを備えている半導体集積回路装置（以下、ＢＧＡ
・ＩＣという。）の実装に利用して有効な技術に関す
る。
その実装構造体、特に、ボール・グリッド・アレーパッ
ケージを備えている半導体集積回路装置（以下、ＢＧＡ
・ＩＣという。）の実装に利用して有効な技術に関す
る。
【０００２】
【従来の技術】多ピン化が進む今日、クワッド・フラッ
ト・パッケージ（ＱＦＰ）ＩＣやテープ・キャリア・パ
ッケージ（ＴＣＰ）ＩＣのような周辺部からピン（外部
端子）を取り出すパッケージでは、ピッチが狭くなるた
め、パッケージの製造限界およびボード・アセンブリの
限界に近づいている。そこで、パッケージの主面全体に
外部端子を配置することによってパッケージのサイズを
大きくせずに多ピンを実現する表面実装形ＩＣとして、
ＢＧＡ・ＩＣが提案されている。
ト・パッケージ（ＱＦＰ）ＩＣやテープ・キャリア・パ
ッケージ（ＴＣＰ）ＩＣのような周辺部からピン（外部
端子）を取り出すパッケージでは、ピッチが狭くなるた
め、パッケージの製造限界およびボード・アセンブリの
限界に近づいている。そこで、パッケージの主面全体に
外部端子を配置することによってパッケージのサイズを
大きくせずに多ピンを実現する表面実装形ＩＣとして、
ＢＧＡ・ＩＣが提案されている。
【０００３】すなわち、このＢＧＡ・ＩＣは内部端子群
と外部端子群とが表側主面と裏側主面とにそれぞれ形成
されているとともに、各内部端子と各外部端子とが互い
に電気的に接続されている配線基板（封止体のベース）
を備えており、配線基板の内部端子を形成された側の主
面には半導体ペレットがボンディングされているととも
に、内部端子群にボンディングワイヤによって電気的に
接続されており、配線基板の反対側主面で露出されてい
る各外部端子には半田バンプがそれぞれ突設されてい
る。
と外部端子群とが表側主面と裏側主面とにそれぞれ形成
されているとともに、各内部端子と各外部端子とが互い
に電気的に接続されている配線基板（封止体のベース）
を備えており、配線基板の内部端子を形成された側の主
面には半導体ペレットがボンディングされているととも
に、内部端子群にボンディングワイヤによって電気的に
接続されており、配線基板の反対側主面で露出されてい
る各外部端子には半田バンプがそれぞれ突設されてい
る。
【０００４】そして、このＢＧＡ・ＩＣの実装基板への
実装は、各半田バンプが実装基板の各ランドに半田ペー
ストを介して貼着された後に加熱されてリフロー半田付
け処理されることにより実行される。すなわち、加熱に
よって溶融した半田バンプおよび半田ペーストの半田材
料が外部端子とランドとの間で硬化することによって接
続端子が形成されるため、ＢＧＡ・ＩＣは実装基板に接
続端子群によって機械的かつ電気的に接続された状態に
なる。
実装は、各半田バンプが実装基板の各ランドに半田ペー
ストを介して貼着された後に加熱されてリフロー半田付
け処理されることにより実行される。すなわち、加熱に
よって溶融した半田バンプおよび半田ペーストの半田材
料が外部端子とランドとの間で硬化することによって接
続端子が形成されるため、ＢＧＡ・ＩＣは実装基板に接
続端子群によって機械的かつ電気的に接続された状態に
なる。
【０００５】なお、ＢＧＡ・ＩＣを述べてある例として
は、株式会社日経ＢＰ社発行「ＶＬＳＩパッケージング
技術（下）」１９９３年５月３１日発行 Ｐ１７３〜Ｐ
１７８、がある。
は、株式会社日経ＢＰ社発行「ＶＬＳＩパッケージング
技術（下）」１９９３年５月３１日発行 Ｐ１７３〜Ｐ
１７８、がある。
【０００６】
【発明が解決しようとする課題】しかし、従来のＢＧＡ
・ＩＣにおいては、大型大重量になると、実装基板にリ
フロー半田付け処理の際に溶融した半田バンプが自重に
よって押し潰されるため、ＢＧＡ・ＩＣが実装基板に実
装された実装構造体において、半田バンプによって形成
された接続端子の高さが低くなり、温度サイクル試験や
稼働時における熱ストレスに対する疲労寿命が短縮され
るという問題点があることが、本発明者によって明らか
にされた。
・ＩＣにおいては、大型大重量になると、実装基板にリ
フロー半田付け処理の際に溶融した半田バンプが自重に
よって押し潰されるため、ＢＧＡ・ＩＣが実装基板に実
装された実装構造体において、半田バンプによって形成
された接続端子の高さが低くなり、温度サイクル試験や
稼働時における熱ストレスに対する疲労寿命が短縮され
るという問題点があることが、本発明者によって明らか
にされた。
【０００７】本発明の目的は、接続端子の高さが低くな
るのを防止することができる半導体装置およびその実装
構造体を提供することにある。
るのを防止することができる半導体装置およびその実装
構造体を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１０】すなわち、ボール・グリッド・アレーパッ
ケージを備えた半導体装置は、封止体の実装面側一主面
に半田バンプ群の溶融によって形成される接続端子群の
高さを規定するストッパが少なくとも３個、互いに離れ
た位置に突設されている。
ケージを備えた半導体装置は、封止体の実装面側一主面
に半田バンプ群の溶融によって形成される接続端子群の
高さを規定するストッパが少なくとも３個、互いに離れ
た位置に突設されている。
【００１１】前記半導体装置の実装基板への実装は、各
半田バンプが実装基板の各ランドに半田ペーストを介し
て貼着された後に加熱されてリフロー半田付け処理され
ることにより実行される。加熱によって溶融した半田バ
ンプは半導体装置の重量によって押し潰されるが、スト
ッパが実装基板の上面に押接することによりＢＧＡパッ
ケージの高さ位置を規定するため、ストッパが規定する
寸法以下に半田バンプが押し潰されることはない。した
がって、各半田バンプによる接続端子の高さが過度に低
くなることは防止されることになる。
半田バンプが実装基板の各ランドに半田ペーストを介し
て貼着された後に加熱されてリフロー半田付け処理され
ることにより実行される。加熱によって溶融した半田バ
ンプは半導体装置の重量によって押し潰されるが、スト
ッパが実装基板の上面に押接することによりＢＧＡパッ
ケージの高さ位置を規定するため、ストッパが規定する
寸法以下に半田バンプが押し潰されることはない。した
がって、各半田バンプによる接続端子の高さが過度に低
くなることは防止されることになる。
【００１２】
【発明の実施の形態】図１は本発明の一実施形態である
ＢＧＡ・ＩＣの実装構造体を示しており、（ａ）は実装
途中の縦断面図、（ｂ）は実装後の一部切断正面図であ
る。図２（ａ）はそのＢＧＡ・ＩＣの底面図、（ｂ）は
その実装基板の一部省略平面図である。図３は作用を説
明するための説明図である。
ＢＧＡ・ＩＣの実装構造体を示しており、（ａ）は実装
途中の縦断面図、（ｂ）は実装後の一部切断正面図であ
る。図２（ａ）はそのＢＧＡ・ＩＣの底面図、（ｂ）は
その実装基板の一部省略平面図である。図３は作用を説
明するための説明図である。
【００１３】本実施形態において、本発明に係る半導体
装置は、パッケージ・サイズを小さく抑制しながら狭ピ
ッチ化を回避可能でしかも表面実装形の半導体集積回路
装置であるＢＧＡ・ＩＣ２５として構成されている。こ
のＢＧＡ・ＩＣ２５は図１および図２に示されているよ
うに構成されている。
装置は、パッケージ・サイズを小さく抑制しながら狭ピ
ッチ化を回避可能でしかも表面実装形の半導体集積回路
装置であるＢＧＡ・ＩＣ２５として構成されている。こ
のＢＧＡ・ＩＣ２５は図１および図２に示されているよ
うに構成されている。
【００１４】すなわち、ＢＧＡ・ＩＣ２５はベースおよ
びキャップを有する気密封止体（以下、封止体とい
う。）１０を備えている。ベース１１は絶縁性を有する
セラミック材料としてのアルミナが使用されて略正方形
の平盤形状に成形されており、ベース１１の一主面（以
下、下面とする。）の中央部にはキャビティー１２が同
心的に没設されている。キャビティー１２は大小の略正
方形の穴が同心的に重ね合わされた二段穴形状に形成さ
れており、その段部には多数の内部端子１３が正方形の
各辺に互いに平行に並んで整列されている。各内部端子
１３はベース１１の下面におけるキャビティー１２の外
側にマトリックス状に配列された多数個の外部端子１５
のそれぞれに、各電気配線１４によって電気的に接続さ
れている。各外部端子１５の下面には略半球形状の半田
バンプ１６が垂直方向下向きに突設されており、この半
田バンプ１６は通常のリフロー半田付け実装作業に使用
される半田材料が使用されて形成されている。
びキャップを有する気密封止体（以下、封止体とい
う。）１０を備えている。ベース１１は絶縁性を有する
セラミック材料としてのアルミナが使用されて略正方形
の平盤形状に成形されており、ベース１１の一主面（以
下、下面とする。）の中央部にはキャビティー１２が同
心的に没設されている。キャビティー１２は大小の略正
方形の穴が同心的に重ね合わされた二段穴形状に形成さ
れており、その段部には多数の内部端子１３が正方形の
各辺に互いに平行に並んで整列されている。各内部端子
１３はベース１１の下面におけるキャビティー１２の外
側にマトリックス状に配列された多数個の外部端子１５
のそれぞれに、各電気配線１４によって電気的に接続さ
れている。各外部端子１５の下面には略半球形状の半田
バンプ１６が垂直方向下向きに突設されており、この半
田バンプ１６は通常のリフロー半田付け実装作業に使用
される半田材料が使用されて形成されている。
【００１５】ちなみに、内部端子１３、外部端子１５お
よび電気配線１４は銅やタングステンおよびそれらの合
金等の導電性を有する材料が使用されて、ベース１１の
表面および内部に多層配線構造に敷設されており、半田
バンプ１６が形成される外部端子１５の表面や、後記す
るワイヤボンディングが実施される内部端子１３の表面
にはソルダビリティーやボンダビリティーを高めるため
にメッキ処理等の表面処理が適宜実施されている。
よび電気配線１４は銅やタングステンおよびそれらの合
金等の導電性を有する材料が使用されて、ベース１１の
表面および内部に多層配線構造に敷設されており、半田
バンプ１６が形成される外部端子１５の表面や、後記す
るワイヤボンディングが実施される内部端子１３の表面
にはソルダビリティーやボンダビリティーを高めるため
にメッキ処理等の表面処理が適宜実施されている。
【００１６】本実施形態において、ベース１１の下面に
は半田バンプ１６群の溶融によって形成される接続端子
群の高さを規定するストッパ１８が４個、正方形の四隅
にそれぞれ配置されて形成されたパッド１７の表面に垂
直方向下向きにそれぞれ突設されており、各ストッパ１
８のベース１１の下面からの高さは半田バンプ１６の高
さよりも若干高めに設定されている。ストッパ１８は半
田バンプ１６の半田材料の融点よりも高い融点を有する
半田材料が使用されてパッド１７の表面に突設されてい
る。ストッパ１８の高さ制御は、例えば、パッド１７に
高融点半田材料を所定の体積だけ塗布した後に溶融硬化
させて、表面張力を利用して所定の高さの半球形状に形
成することにより、実行することができる。ちなみに、
４個のパッド１７は外部端子１５群と一緒に形成するこ
とができる。
は半田バンプ１６群の溶融によって形成される接続端子
群の高さを規定するストッパ１８が４個、正方形の四隅
にそれぞれ配置されて形成されたパッド１７の表面に垂
直方向下向きにそれぞれ突設されており、各ストッパ１
８のベース１１の下面からの高さは半田バンプ１６の高
さよりも若干高めに設定されている。ストッパ１８は半
田バンプ１６の半田材料の融点よりも高い融点を有する
半田材料が使用されてパッド１７の表面に突設されてい
る。ストッパ１８の高さ制御は、例えば、パッド１７に
高融点半田材料を所定の体積だけ塗布した後に溶融硬化
させて、表面張力を利用して所定の高さの半球形状に形
成することにより、実行することができる。ちなみに、
４個のパッド１７は外部端子１５群と一緒に形成するこ
とができる。
【００１７】ベース１１のキャビティー１２の穴底面
（図１では天井面になる。）には半導体ペレット（以
下、ペレットという。）２１がフエイスアップ（アクテ
ィブエリア側の主面が穴底面と反対側を向けられた状
態）に配置されて、ボンディング層２０によって固着
（ボンディング）されている。ペレット２１のボンディ
ング面と反対側の主面には電極パッド２２が複数個、外
周辺部に環状に配置されてそれぞれ形成されており、各
電極パッド２２にはベース１１の各内部端子１３との間
にワイヤ２３がそれぞれ橋絡されている。ちなみに、ボ
ンディング層２０は銀ペーストや金−シリコン共晶層お
よび高融点半田材料によって、形成することが好まし
い。
（図１では天井面になる。）には半導体ペレット（以
下、ペレットという。）２１がフエイスアップ（アクテ
ィブエリア側の主面が穴底面と反対側を向けられた状
態）に配置されて、ボンディング層２０によって固着
（ボンディング）されている。ペレット２１のボンディ
ング面と反対側の主面には電極パッド２２が複数個、外
周辺部に環状に配置されてそれぞれ形成されており、各
電極パッド２２にはベース１１の各内部端子１３との間
にワイヤ２３がそれぞれ橋絡されている。ちなみに、ボ
ンディング層２０は銀ペーストや金−シリコン共晶層お
よび高融点半田材料によって、形成することが好まし
い。
【００１８】そして、ベース１１の下面にはキャップ１
９がキャビティー１２を閉塞するように被せ着けられて
おり、この状態により、ペレット２１、内部端子１３群
およびワイヤ２３群が気密封止された状態になってい
る。また、ベース１１の上面にはヒートシンク２４が固
着されており、このヒートシンク２４によってＢＧＡ・
ＩＣ２５の放熱性能が高められるようになっている。
９がキャビティー１２を閉塞するように被せ着けられて
おり、この状態により、ペレット２１、内部端子１３群
およびワイヤ２３群が気密封止された状態になってい
る。また、ベース１１の上面にはヒートシンク２４が固
着されており、このヒートシンク２４によってＢＧＡ・
ＩＣ２５の放熱性能が高められるようになっている。
【００１９】なお、詳細な説明は省略するが、このＢＧ
Ａ・ＩＣ２５に使用されるペレット２１は半導体装置の
製造工程における所謂前工程において、ウエハ状態にて
所望の半導体素子群を含む集積回路を適宜作り込まれ
る。また、アクティブエリア側の主面における周辺部に
は導電性金属を用いて形成された電極パッド２２が複数
個、ワイヤ２３の一端部をボンディングし得るように配
されて形成される。そして、集積回路（図示せず）およ
び電極パッド２２群が作り込まれたペレット２１は、Ｂ
ＧＡ・ＩＣの封止体１０におけるキャビティー１２の中
央部に収納され得る略正方形の小片にダイシングされ
る。
Ａ・ＩＣ２５に使用されるペレット２１は半導体装置の
製造工程における所謂前工程において、ウエハ状態にて
所望の半導体素子群を含む集積回路を適宜作り込まれ
る。また、アクティブエリア側の主面における周辺部に
は導電性金属を用いて形成された電極パッド２２が複数
個、ワイヤ２３の一端部をボンディングし得るように配
されて形成される。そして、集積回路（図示せず）およ
び電極パッド２２群が作り込まれたペレット２１は、Ｂ
ＧＡ・ＩＣの封止体１０におけるキャビティー１２の中
央部に収納され得る略正方形の小片にダイシングされ
る。
【００２０】他方、ＢＧＡ・ＩＣ２５が実装される実装
基板３０はガラス・エポキシ樹脂基板等の絶縁性を有す
る絶縁基板が使用されて形成された基板本体３１を備え
ており、基板本体３１の一主面（以下、上面とする。）
にはランド３２が多数個、ＢＧＡ・ＩＣ２５の半田バン
プ１６群に対応するように略正方形の枠形状に配されて
形成されている。各ランド３２は銅等の導電性材料が使
用されて外部端子１５と実質的に等しい大きさに形成さ
れており、その表面にはソルダビリティーを高めるため
の表面処理が施されている。図示しないが、各ランド３
２には電気配線が接続されており、各ランド３２は各電
気配線によって実装基板３０のコネクタや、実装基板３
０に実装された他の電子部品や電子機器等に電気的に接
続されている。
基板３０はガラス・エポキシ樹脂基板等の絶縁性を有す
る絶縁基板が使用されて形成された基板本体３１を備え
ており、基板本体３１の一主面（以下、上面とする。）
にはランド３２が多数個、ＢＧＡ・ＩＣ２５の半田バン
プ１６群に対応するように略正方形の枠形状に配されて
形成されている。各ランド３２は銅等の導電性材料が使
用されて外部端子１５と実質的に等しい大きさに形成さ
れており、その表面にはソルダビリティーを高めるため
の表面処理が施されている。図示しないが、各ランド３
２には電気配線が接続されており、各ランド３２は各電
気配線によって実装基板３０のコネクタや、実装基板３
０に実装された他の電子部品や電子機器等に電気的に接
続されている。
【００２１】次に、前記構成に係るＢＧＡ・ＩＣ２５の
同じく実装基板３０への実装方法を説明する。この説明
により、本発明の一実施形態であるＢＧＡ・ＩＣの実装
構造体の構成が共に明らかにされる。
同じく実装基板３０への実装方法を説明する。この説明
により、本発明の一実施形態であるＢＧＡ・ＩＣの実装
構造体の構成が共に明らかにされる。
【００２２】ＢＧＡ・ＩＣ２５が実装基板３０に実装さ
れるに際して、実装基板３０の各ランド３２には半田ペ
ースト３３がスクリーン印刷法等の塗布方法によって塗
布される。続いて、ＢＧＡ・ＩＣ２５が実装基板３０
に、各半田バンプ１６が各ランド３２に整合されて搭載
される。各半田バンプ１６は各ランド３２に当接される
と、半田ペースト３３によって粘着された状態になるた
め、ＢＧＡ・ＩＣ２５は実装基板３０に保持された状態
になる。
れるに際して、実装基板３０の各ランド３２には半田ペ
ースト３３がスクリーン印刷法等の塗布方法によって塗
布される。続いて、ＢＧＡ・ＩＣ２５が実装基板３０
に、各半田バンプ１６が各ランド３２に整合されて搭載
される。各半田バンプ１６は各ランド３２に当接される
と、半田ペースト３３によって粘着された状態になるた
め、ＢＧＡ・ＩＣ２５は実装基板３０に保持された状態
になる。
【００２３】この保持状態で、ＢＧＡ・ＩＣ２５と実装
基板３０との組立体が加熱炉等によって加熱されると、
半田バンプ１６および半田ペースト３３は溶融する。そ
の後、溶融した半田が冷却によって硬化すると、半田バ
ンプ１６および半田ペースト３３によって各外部端子１
５と各ランド３２との間に接続端子３４が形成される。
各接続端子３４によって各外部端子１５と各ランド３２
との間が溶着された状態になるため、ＢＧＡ・ＩＣ２５
は実装基板３０に機械的かつ電気的に接続された状態に
なり、ＢＧＡ・ＩＣの実装構造体３５が製造されたこと
になる。
基板３０との組立体が加熱炉等によって加熱されると、
半田バンプ１６および半田ペースト３３は溶融する。そ
の後、溶融した半田が冷却によって硬化すると、半田バ
ンプ１６および半田ペースト３３によって各外部端子１
５と各ランド３２との間に接続端子３４が形成される。
各接続端子３４によって各外部端子１５と各ランド３２
との間が溶着された状態になるため、ＢＧＡ・ＩＣ２５
は実装基板３０に機械的かつ電気的に接続された状態に
なり、ＢＧＡ・ＩＣの実装構造体３５が製造されたこと
になる。
【００２４】ところで、図３（ａ）に示されているよう
に、半田バンプおよび半田ペーストの半田材料が溶融し
た接続端子の形成のための半田（以下、溶融半田とい
う。）３６は、軟化した状態になっているため、ＢＧＡ
・ＩＣ２５の重量が大きいと、押し潰され、その結果、
図３（ｂ）に示されているように、高さｈが低く中央部
が膨らんだビア樽形状の接続端子３７が形成されてしま
う。
に、半田バンプおよび半田ペーストの半田材料が溶融し
た接続端子の形成のための半田（以下、溶融半田とい
う。）３６は、軟化した状態になっているため、ＢＧＡ
・ＩＣ２５の重量が大きいと、押し潰され、その結果、
図３（ｂ）に示されているように、高さｈが低く中央部
が膨らんだビア樽形状の接続端子３７が形成されてしま
う。
【００２５】しかし、本実施形態においては、ＢＧＡ・
ＩＣ２５に半田バンプ１６とは別にストッパ１８が突設
されているため、接続端子３４はストッパ１８によって
規定された高さ以上の高さＨを維持することができる。
すなわち、図３（ｃ）に示されているように、半田バン
プおよび半田ペーストの半田材料が溶融した接続端子形
成のための溶融半田３６は軟化することにより、ＢＧＡ
・ＩＣ２５の自重により押し潰されようとする。他方、
高融点半田材料によって形成されたストッパ１８は溶融
しないため、初期の高さを維持している。したがって、
万一、ＢＧＡ・ＩＣ２５によって溶融半田３６が押し潰
されたとしても、図３（ｄ）に示されているように、ス
トッパ１８の下端が実装基板３０の上面に当接するた
め、ストッパ１８の高さ以下に溶融半田３６は押し潰さ
れることはなく、ストッパ１８が規定する高さ以上の高
さＨを維持することができる。つまり、ＢＧＡ・ＩＣ２
５は実装基板３０の上面に対して予め設定された高さ以
上を維持することになる。
ＩＣ２５に半田バンプ１６とは別にストッパ１８が突設
されているため、接続端子３４はストッパ１８によって
規定された高さ以上の高さＨを維持することができる。
すなわち、図３（ｃ）に示されているように、半田バン
プおよび半田ペーストの半田材料が溶融した接続端子形
成のための溶融半田３６は軟化することにより、ＢＧＡ
・ＩＣ２５の自重により押し潰されようとする。他方、
高融点半田材料によって形成されたストッパ１８は溶融
しないため、初期の高さを維持している。したがって、
万一、ＢＧＡ・ＩＣ２５によって溶融半田３６が押し潰
されたとしても、図３（ｄ）に示されているように、ス
トッパ１８の下端が実装基板３０の上面に当接するた
め、ストッパ１８の高さ以下に溶融半田３６は押し潰さ
れることはなく、ストッパ１８が規定する高さ以上の高
さＨを維持することができる。つまり、ＢＧＡ・ＩＣ２
５は実装基板３０の上面に対して予め設定された高さ以
上を維持することになる。
【００２６】次に作用を説明する。以上のようにして製
造された前記構成に係るＢＧＡ・ＩＣの実装構造体３５
は出荷前に最終検査を実施される。最終検査としては温
度サイクル試験や熱衝撃試験を含む環境試験が実施され
る。また、ＢＧＡ・ＩＣ２５はその稼動時に温度上昇お
よび冷却を繰り返す。このように環境試験および稼動に
伴って熱ストレスがＢＧＡ・ＩＣの実装構造体３５に加
わると、ＢＧＡ・ＩＣ２５と実装基板３０との熱膨張係
数差による膨張収縮によって接続端子３４群に機械的ス
トレスが加わる。
造された前記構成に係るＢＧＡ・ＩＣの実装構造体３５
は出荷前に最終検査を実施される。最終検査としては温
度サイクル試験や熱衝撃試験を含む環境試験が実施され
る。また、ＢＧＡ・ＩＣ２５はその稼動時に温度上昇お
よび冷却を繰り返す。このように環境試験および稼動に
伴って熱ストレスがＢＧＡ・ＩＣの実装構造体３５に加
わると、ＢＧＡ・ＩＣ２５と実装基板３０との熱膨張係
数差による膨張収縮によって接続端子３４群に機械的ス
トレスが加わる。
【００２７】ここで、各接続端子３４は塑性変形し易い
半田材料によって形成されているため、半田材料の塑性
変形性によって機械的ストレスを吸収することができ
る。ところが、図３（ｂ）に示されているように、高さ
ｈが低くなった接続端子３７においては、機械的ストレ
スに追従した塑性変形が不能になるため、接続端子３７
自体がこの機械的ストレスによって損傷されてしまう事
態が発生する。その結果、熱ストレスに対する疲労寿命
が短縮されてしまう。
半田材料によって形成されているため、半田材料の塑性
変形性によって機械的ストレスを吸収することができ
る。ところが、図３（ｂ）に示されているように、高さ
ｈが低くなった接続端子３７においては、機械的ストレ
スに追従した塑性変形が不能になるため、接続端子３７
自体がこの機械的ストレスによって損傷されてしまう事
態が発生する。その結果、熱ストレスに対する疲労寿命
が短縮されてしまう。
【００２８】これに対して、本実施形態においては、接
続端子３４はいずれもストッパ１８によって規定された
高さ以上の高さＨを維持していることにより、機械的ス
トレスに追従して充分に塑性変形することができるた
め、接続端子３４自体が機械的ストレスによって損傷さ
れてしまうことはない。したがって、熱ストレスに対す
る疲労寿命を延ばすことができる。
続端子３４はいずれもストッパ１８によって規定された
高さ以上の高さＨを維持していることにより、機械的ス
トレスに追従して充分に塑性変形することができるた
め、接続端子３４自体が機械的ストレスによって損傷さ
れてしまうことはない。したがって、熱ストレスに対す
る疲労寿命を延ばすことができる。
【００２９】ちなみに、ＢＧＡ・ＩＣ２５に突設された
ストッパ１８は実装基板３０の表面に接触しているだけ
であり、しかも、ストッパ１８は半球形状に形成されて
いるため、接続端子３４の塑性変形に伴うＢＧＡ・ＩＣ
２５と実装基板３０との相対的な平行移動はストッパ１
８によって妨げられることはない。つまり、ストッパ１
８は各接続端子３４の機械的ストレスの吸収作用の障害
にならない。
ストッパ１８は実装基板３０の表面に接触しているだけ
であり、しかも、ストッパ１８は半球形状に形成されて
いるため、接続端子３４の塑性変形に伴うＢＧＡ・ＩＣ
２５と実装基板３０との相対的な平行移動はストッパ１
８によって妨げられることはない。つまり、ストッパ１
８は各接続端子３４の機械的ストレスの吸収作用の障害
にならない。
【００３０】前記実施形態によれば次の効果が得られ
る。 （１） ＢＧＡ・ＩＣ２５に半田バンプ１６とは別にス
トッパ１８を突設することにより、ＢＧＡ・ＩＣ２５の
実装基板３０へのリフロー半田付け処理に際して接続端
子３４にストッパ１８によって規定された高さ以上の高
さを維持させることができるため、ＢＧＡ・ＩＣ２５は
実装基板３０の上面に対して予め設定された高さを維持
することができる。
る。 （１） ＢＧＡ・ＩＣ２５に半田バンプ１６とは別にス
トッパ１８を突設することにより、ＢＧＡ・ＩＣ２５の
実装基板３０へのリフロー半田付け処理に際して接続端
子３４にストッパ１８によって規定された高さ以上の高
さを維持させることができるため、ＢＧＡ・ＩＣ２５は
実装基板３０の上面に対して予め設定された高さを維持
することができる。
【００３１】（２） ＢＧＡ・ＩＣ２５が実装基板３０
に実装された実装構造体３５において、接続端子３４に
ストッパ１８によって規定された高さ以上の高さを維持
させることにより、実装構造体３５の環境試験時や稼働
時の熱ストレスに伴って接続端子３４群に作用する機械
的ストレスを半田の塑性変形によって確実に吸収するこ
とができるため、接続端子３４自体がこの機械的ストレ
スによって損傷されてしまう事態を防止することができ
る。
に実装された実装構造体３５において、接続端子３４に
ストッパ１８によって規定された高さ以上の高さを維持
させることにより、実装構造体３５の環境試験時や稼働
時の熱ストレスに伴って接続端子３４群に作用する機械
的ストレスを半田の塑性変形によって確実に吸収するこ
とができるため、接続端子３４自体がこの機械的ストレ
スによって損傷されてしまう事態を防止することができ
る。
【００３２】（３） 前記（２）により、ＢＧＡ・ＩＣ
２５が実装基板３０に実装された実装構造体３５の品質
および信頼性を高めることができるとももに、寿命を延
ばすことができる。
２５が実装基板３０に実装された実装構造体３５の品質
および信頼性を高めることができるとももに、寿命を延
ばすことができる。
【００３３】図４（ａ）、（ｂ）はストッパの他の実施
形態をそれぞれ示す各拡大部分断面図である。
形態をそれぞれ示す各拡大部分断面図である。
【００３４】図４（ａ）に示されている実施形態に係る
ストッパ１８Ａは、金属製または樹脂製のボール１８Ａ
ａが半田材料または接着材から形成された接着材層１８
Ａｂによって接着されることにより構成されている。
ストッパ１８Ａは、金属製または樹脂製のボール１８Ａ
ａが半田材料または接着材から形成された接着材層１８
Ａｂによって接着されることにより構成されている。
【００３５】図４（ｂ）に示されている実施形態に係る
ストッパ１８Ｂは、金属製または樹脂製のピン１８Ｂａ
がベース１１に開設された保持穴１８Ｂｂに植え込まれ
ることにより構成されている。
ストッパ１８Ｂは、金属製または樹脂製のピン１８Ｂａ
がベース１１に開設された保持穴１８Ｂｂに植え込まれ
ることにより構成されている。
【００３６】図５は本発明の他の実施形態であるＢＧＡ
・ＩＣの実装構造体を示しており、（ａ）は実装途中の
縦断面図、（ｂ）は実装後の一部切断正面図である。
・ＩＣの実装構造体を示しており、（ａ）は実装途中の
縦断面図、（ｂ）は実装後の一部切断正面図である。
【００３７】本実施形態２が前記実施形態１と異なる点
は、ストッパ１８が実装基板３０側に配設されている点
にある。本実施形態２によれば、前記実施形態１と同様
の作用および効果が奏される。
は、ストッパ１８が実装基板３０側に配設されている点
にある。本実施形態２によれば、前記実施形態１と同様
の作用および効果が奏される。
【００３８】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００３９】例えば、ストッパは封止体の実装側主面に
おける四隅にそれぞれ配置するに限らず、他の場所に分
散配置してもよい。また、ストッパの数は４個に限ら
ず、一平面を構成する最小の数である３個以上であれば
よい。
おける四隅にそれぞれ配置するに限らず、他の場所に分
散配置してもよい。また、ストッパの数は４個に限ら
ず、一平面を構成する最小の数である３個以上であれば
よい。
【００４０】ベースとペレットとの電気的接続は、ワイ
ヤボンディング法を使用するに限らず、フリップ・チッ
プ法やテープ・オートメイテッド・ボンディング（ＴＡ
Ｂ）法等の一括ボンディング（ギャングボンディング）
法を使用してもよい。
ヤボンディング法を使用するに限らず、フリップ・チッ
プ法やテープ・オートメイテッド・ボンディング（ＴＡ
Ｂ）法等の一括ボンディング（ギャングボンディング）
法を使用してもよい。
【００４１】ペレットや内部端子およびワイヤ等を封止
する封止体は、気密封止体に限らず樹脂封止体であって
もよい。
する封止体は、気密封止体に限らず樹脂封止体であって
もよい。
【００４２】ペレットや封止体および実装基板の形状
は、正方形に限らず、長方形等に形成してもよい。
は、正方形に限らず、長方形等に形成してもよい。
【００４３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＢＧＡ
・ＩＣおよびその実装構造体に適用した場合について説
明したが、それに限定されるものではなく、半田バンプ
によって形成される接続端子群によって実装される半導
体装置およびその実装構造体全般に適用することができ
る。特に、本発明はパッケージのサイズを大きくせずに
多ピンを実現する表面実装形パッケージを備えている半
導体装置に利用して優れた効果が得られる。
なされた発明をその背景となった利用分野であるＢＧＡ
・ＩＣおよびその実装構造体に適用した場合について説
明したが、それに限定されるものではなく、半田バンプ
によって形成される接続端子群によって実装される半導
体装置およびその実装構造体全般に適用することができ
る。特に、本発明はパッケージのサイズを大きくせずに
多ピンを実現する表面実装形パッケージを備えている半
導体装置に利用して優れた効果が得られる。
【００４４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４５】半導体装置の封止体または実装基板に半田
バンプとは別にストッパを突設することにより、半導体
装置の実装基板へのリフロー半田付け処理に際して接続
端子にストッパによって規定された高さ以上の高さを維
持させることができるため、実装構造体の環境試験時や
稼働時の熱ストレスに伴って接続端子群に作用する機械
的ストレスを半田の塑性変形によって確実に吸収するこ
とができるため、接続端子自体がこの機械的ストレスに
よって損傷されてしまう事態を防止することができる。
その結果、半導体装置が実装基板に実装された実装構造
体の品質および信頼性を高めることができるとももに、
寿命を延ばすことができる。
バンプとは別にストッパを突設することにより、半導体
装置の実装基板へのリフロー半田付け処理に際して接続
端子にストッパによって規定された高さ以上の高さを維
持させることができるため、実装構造体の環境試験時や
稼働時の熱ストレスに伴って接続端子群に作用する機械
的ストレスを半田の塑性変形によって確実に吸収するこ
とができるため、接続端子自体がこの機械的ストレスに
よって損傷されてしまう事態を防止することができる。
その結果、半導体装置が実装基板に実装された実装構造
体の品質および信頼性を高めることができるとももに、
寿命を延ばすことができる。
【図１】本発明の一実施形態であるＢＧＡ・ＩＣの実装
構造体を示しており、（ａ）は実装途中の縦断面図、
（ｂ）は実装後の一部切断正面図である。
構造体を示しており、（ａ）は実装途中の縦断面図、
（ｂ）は実装後の一部切断正面図である。
【図２】（ａ）はそのＢＧＡ・ＩＣの底面図、（ｂ）は
その実装基板の一部省略平面図である。
その実装基板の一部省略平面図である。
【図３】（ａ）、（ｂ）、（ｃ）、（ｄ）は作用を説明
するための各拡大部分断面図である。
するための各拡大部分断面図である。
【図４】（ａ）、（ｂ）はストッパの他の実施形態をそ
れぞれ示す各拡大部分断面図である。
れぞれ示す各拡大部分断面図である。
【図５】本発明の他の実施形態であるＢＧＡ・ＩＣの実
装構造体を示しており、（ａ）は実装途中の縦断面図、
（ｂ）は実装後の一部切断正面図である。
装構造体を示しており、（ａ）は実装途中の縦断面図、
（ｂ）は実装後の一部切断正面図である。
１０…気密封止体、１１…ベース、１２…キャビティ
ー、１３…内部端子、１４…電気配線、１５…外部端
子、１６…半田バンプ、１７…パッド、１８…ストッ
パ、１９…キャップ、２０…ボンディング層、２１…半
導体ペレット、２２…電極パッド、２３…ワイヤ、２４
…ヒートシンク、２５…ＢＧＡ・ＩＣ（半導体装置）、
３０…実装基板、３１…基板本体、３２…ランド、３３
…半田ペースト、３４…接続端子、３５…ＢＧＡ・ＩＣ
の実装構造体（半導体装置の実装構造体）、３６…溶融
半田、３７…低い接続端子、１８Ａ…球形状のストッ
パ、１８Ａａ…ボール、１８Ａｂ…接着材層、１８Ｂ…
ピン形状のストッパ、１８Ｂａ…ピン、１８Ｂｂ…保持
穴。
ー、１３…内部端子、１４…電気配線、１５…外部端
子、１６…半田バンプ、１７…パッド、１８…ストッ
パ、１９…キャップ、２０…ボンディング層、２１…半
導体ペレット、２２…電極パッド、２３…ワイヤ、２４
…ヒートシンク、２５…ＢＧＡ・ＩＣ（半導体装置）、
３０…実装基板、３１…基板本体、３２…ランド、３３
…半田ペースト、３４…接続端子、３５…ＢＧＡ・ＩＣ
の実装構造体（半導体装置の実装構造体）、３６…溶融
半田、３７…低い接続端子、１８Ａ…球形状のストッ
パ、１８Ａａ…ボール、１８Ａｂ…接着材層、１８Ｂ…
ピン形状のストッパ、１８Ｂａ…ピン、１８Ｂｂ…保持
穴。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小熊 広志 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 松上 昌二 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 坪井 敏宏 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 松永 俊博 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 堤 安己 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 飛田 昭博 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (3)
- 【請求項１】 半導体ペレットが封止された四角形平盤
形状の封止体の一主面に外部端子群が配置されており、
各外部端子に半田バンプがそれぞれ突設されている半導
体装置において、 前記封止体の前記一主面に前記半田バンプ群の溶融によ
って形成される接続端子群の高さを規定するストッパが
少なくとも３個、互いに離れた位置に突設されているこ
とを特徴とする半導体装置。 - 【請求項２】 半導体ペレットが封止された四角形平盤
形状の封止体の一主面に外部端子群が配置されており各
外部端子に半田バンプがそれぞれ突設されている半導体
装置が実装基板に、各半田バンプを各ランドにそれぞれ
溶着されて形成された接続端子群によって機械的かつ電
気的に接続されている半導体装置の実装構造体におい
て、 前記封止体の前記一主面の互いに離れた位置に突設され
た少なくとも３個のストッパにより、前記接続端子群の
高さが規定されていることを特徴とする半導体装置の実
装構造体。 - 【請求項３】 半導体ペレットが封止された四角形平盤
形状の封止体の一主面に外部端子群が配置されており各
外部端子に半田バンプがそれぞれ突設されている半導体
装置が実装基板に、各半田バンプを各ランドにそれぞれ
溶着されて形成された接続端子群によって機械的かつ電
気的に接続されている半導体装置の実装構造体におい
て、 前記実装基板のランド群側主面の互いに離れた位置に突
設された少なくとも３個のストッパにより、前記接続端
子群の高さが規定されていることを特徴とする半導体装
置の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13574396A JPH09298253A (ja) | 1996-05-02 | 1996-05-02 | 半導体装置およびその実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13574396A JPH09298253A (ja) | 1996-05-02 | 1996-05-02 | 半導体装置およびその実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298253A true JPH09298253A (ja) | 1997-11-18 |
Family
ID=15158842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13574396A Withdrawn JPH09298253A (ja) | 1996-05-02 | 1996-05-02 | 半導体装置およびその実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09298253A (ja) |
-
1996
- 1996-05-02 JP JP13574396A patent/JPH09298253A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| US6282094B1 (en) | Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| US20020163075A1 (en) | Semiconductor package with embedded heat-dissipating device | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| KR20010068289A (ko) | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JPH0855875A (ja) | 半導体装置 | |
| JPH07193162A (ja) | ボールグリッドアレイ半導体装置及びその実装基板 | |
| JPH08250835A (ja) | 金属バンプを有するｌｓｉパッケージの実装方法 | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
| US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2001044326A (ja) | 半導体装置およびその製造方法 | |
| JPS62150837A (ja) | 半導体装置 | |
| JPH09298253A (ja) | 半導体装置およびその実装構造体 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100209267B1 (ko) | 비.지.에이 패키지의 열방출부 형성방법 | |
| JPH10335386A (ja) | 半導体実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030805 |