JPH09293778A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JPH09293778A
JPH09293778A JP8130828A JP13082896A JPH09293778A JP H09293778 A JPH09293778 A JP H09293778A JP 8130828 A JP8130828 A JP 8130828A JP 13082896 A JP13082896 A JP 13082896A JP H09293778 A JPH09293778 A JP H09293778A
Authority
JP
Japan
Prior art keywords
wiring
film
metal
aluminum
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8130828A
Other languages
Japanese (ja)
Inventor
Akihiro Funato
昭弘 船渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP8130828A priority Critical patent/JPH09293778A/en
Publication of JPH09293778A publication Critical patent/JPH09293778A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable high integration by forming a connecting metal by self alignment on a first metallic wiring for the connection of the first and second metallic wirings. SOLUTION: The first aluminum film 7 is formed on the whole surface of an insulating film 2 formed on a semiconductor substrate 1 and then a barrier metal film 8 and the second aluminum film 9 are continuously formed on the film 2. Next, the films 9, 8 and 7 are etched away to expose the insulating film 2. Next, the film 9 is etched a way using e.g. photoresist as a mask excluding a part of the film 9. Successively, when the exposed film 8 is selectively etched away to expose the first aluminum wiring 3, a connecting metal 10 in a protruding structure on the wiring 3 is formed by self alignment with the wiring 3. Later, after coating the whole surface with an interlayer insulating film 4, a structure filled up with the connecting metal is formed in the interlayer insulating film 4. Finally, the third aluminum film 12 to be the second aluminum wiring is formed on the whole surface.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置における多層配線の形成方法に関し、特
に上層配線と下層配線とを接続する接続金属を下層配線
及び層間絶縁膜に対して自己整合的に形成する製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a multi-layer wiring in a semiconductor device having a multi-layer wiring structure, and in particular, a connecting metal for connecting an upper wiring and a lower wiring is self-aligned with a lower wiring and an interlayer insulating film. Manufacturing method for forming the same.

【0002】[0002]

【従来の技術】近年、半導体装置、特にLSIにおいて
は、その高集積化に伴い、アルミニウム多層配線構造が
使用されてきた。第1のアルミニウム配線上にプラズマ
CVD酸化膜等の層間絶縁膜を形成した後、選択エッチ
ングにより接続孔を形成し、第1のアルミニウム配線の
一部を露出させ、その上に第2のアルミニウム配線を積
層し、多層配線構造とするものである。
2. Description of the Related Art In recent years, in a semiconductor device, particularly in an LSI, an aluminum multi-layer wiring structure has been used due to its high integration. After forming an interlayer insulating film such as a plasma CVD oxide film on the first aluminum wiring, a connection hole is formed by selective etching to expose a part of the first aluminum wiring, and the second aluminum wiring is formed thereon. Are laminated to form a multilayer wiring structure.

【0003】具体的には、図9に従来の多層配線構造の
平面図、図10にその断面図を示す。図において、1は
半導体基板、2は半導体基板1上に形成された酸化膜等
からなる絶縁膜、3は第1のアルミニウム配線、4はプ
ラズマCVD酸化膜等からなる層間絶縁膜、5は第2の
アルミニウム配線、6は第1のアルミニウム配線3と第
2のアルミニウム配線5を接続するため、層間絶縁膜4
中に形成された接続孔である。
Specifically, FIG. 9 shows a plan view of a conventional multilayer wiring structure, and FIG. 10 shows a sectional view thereof. In the figure, 1 is a semiconductor substrate, 2 is an insulating film made of an oxide film or the like formed on the semiconductor substrate 1, 3 is a first aluminum wiring, 4 is an interlayer insulating film made of a plasma CVD oxide film, and 5 is a first insulating film. 2 is an aluminum wiring, 6 is for connecting the first aluminum wiring 3 and the second aluminum wiring 5,
It is a connection hole formed inside.

【0004】このような多層配線構造の形成方法は、ま
ず絶縁膜2上に第1のアルミニウム配線3を形成した
後、全面に層間絶縁膜4を形成し、その後、第1のアル
ミニウム配線3上の層間絶縁膜4の一部をエッチング
し、接続孔6を形成する。全面に第2のアルミニウム配
線となるアルミニウム膜を形成し、パターニングを行
い、第2のアルミニウム配線5を形成する。このように
形成することにより、第1のアルミニウム配線3と第2
のアルミニウム配線5は、接続孔6を通して接続する。
In the method of forming such a multilayer wiring structure, first, the first aluminum wiring 3 is formed on the insulating film 2, the interlayer insulating film 4 is formed on the entire surface, and then the first aluminum wiring 3 is formed. A part of the interlayer insulating film 4 is etched to form the connection hole 6. An aluminum film to be the second aluminum wiring is formed on the entire surface and patterned to form the second aluminum wiring 5. By forming in this way, the first aluminum wiring 3 and the second aluminum wiring 3
The aluminum wiring 5 is connected through the connection hole 6.

【0005】[0005]

【発明が解決しようとする課題】ここで、第1のアルミ
ニウム配線3に対して、層間絶縁膜4の一部をエッチン
グし、接続孔6を形成するとき、エッチングマスクとな
るホトレジストが位置ずれする場合を考慮し、位置合わ
せ精度に応じた余裕dを必要としていた。そのため、高
集積化が図れないという問題点があった。
When a part of the interlayer insulating film 4 is etched in the first aluminum wiring 3 to form the connection hole 6, the photoresist serving as an etching mask is displaced. Considering the case, the margin d corresponding to the alignment accuracy is required. Therefore, there is a problem that high integration cannot be achieved.

【0006】また、図11に別の多層配線構造を示す。
高集積化を図るため、層間絶縁膜4中に形成された接続
孔6の開口寸法を小さくすると、蒸着法あるいはスパッ
タ法で形成される第2のアルミニウム配線5が、接続孔
6中に入り込みにくくなり、高抵抗化するなど、信頼性
が低下するという問題点があった。そのため、接続孔6
の開口寸法をある程度大きくする必要があり、この点か
らも高集積化が図れないという問題点があった。
FIG. 11 shows another multilayer wiring structure.
When the opening size of the connection hole 6 formed in the interlayer insulating film 4 is reduced to achieve high integration, the second aluminum wiring 5 formed by the vapor deposition method or the sputtering method is less likely to enter the connection hole 6. However, there is a problem that reliability is deteriorated, such as an increase in resistance. Therefore, the connection hole 6
It is necessary to increase the size of the opening to a certain extent, which also causes a problem that high integration cannot be achieved.

【0007】本発明は、上記問題点を解決し、高集積化
が可能で、信頼性の高い多層配線構造を形成することが
できる製造方法を提供することを目的とする。
It is an object of the present invention to solve the above problems and to provide a manufacturing method capable of forming a highly reliable multilayer wiring structure which can be highly integrated.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、本願第1の発明は、多層配線構造を有する半導体装
置の製造方法において、第1の配線金属膜を形成する工
程と、該第1の配線金属膜上に別の金属膜を形成する工
程と、該別の金属膜及び前記第1の配線金属膜をエッチ
ングし、第1の配線パターンを形成する工程と、該エッ
チングされた第1の配線金属膜上の前記別の金属膜の一
部をエッチング除去し、前記第1の配線金属膜からなる
第1の配線上に突出する前記別の金属膜からなる接続金
属を形成する工程と、該接続金属を露出し、前記第1の
配線を被覆する絶縁膜を形成する工程と、該露出する接
続金属及び絶縁膜上に、第2の配線金属膜を形成する工
程と、該第2の配線金属膜をエッチングして第2の配線
パターンを形成し、前記接続金属と接触する第2の配線
を形成する工程とを含むことを特徴とするものである。
In order to achieve the above object, the first invention of the present application is, in a method of manufacturing a semiconductor device having a multilayer wiring structure, a step of forming a first wiring metal film, and A step of forming another metal film on the wiring metal film, the step of etching the other metal film and the first wiring metal film to form a first wiring pattern, and the etching first Part of the other metal film on the wiring metal film is removed by etching to form a connection metal made of the another metal film protruding above the first wiring made of the first wiring metal film. A step of exposing the connection metal to form an insulating film covering the first wiring, a step of forming a second wiring metal film on the exposed connection metal and insulating film, The wiring metal film of is etched to form a second wiring pattern, It is characterized in that a step of forming a second wiring that is in contact with the serial connection metal.

【0009】また、本願第2の発明は、多層配線構造を
有する半導体装置の製造方法において、第1の配線金属
膜を形成する工程と、該第1の配線金属膜をエッチング
し、第1の配線パターンを形成する工程と、該第1の配
線金属膜の一部をエッチング除去し、第1の配線上に突
出する接続金属を形成する工程と、該接続金属を露出
し、前記第1の配線を被覆する絶縁膜を形成する工程
と、該露出する接続金属及び絶縁膜上に、第2の配線金
属膜を形成する工程と、該第2の配線金属膜をエッチン
グして第2の配線パターンを形成し、前記接続金属と接
触する第2の配線を形成する工程とを含むことを特徴と
するものである。
A second invention of the present application is a method of manufacturing a semiconductor device having a multi-layer wiring structure, wherein a step of forming a first wiring metal film and a step of etching the first wiring metal film are performed. A step of forming a wiring pattern; a step of etching away a part of the first wiring metal film to form a connection metal protruding on the first wiring; and a step of exposing the connection metal to form the connection metal. A step of forming an insulating film covering the wiring; a step of forming a second wiring metal film on the exposed connection metal and insulating film; and a step of etching the second wiring metal film to form a second wiring And a step of forming a pattern and forming a second wiring in contact with the connection metal.

【0010】本願第1及び第2の発明によれば、第1の
配線上に突出する接続金属を、第1の配線に対して、自
己整合的に形成することができる。また、接続金属を形
成した後、層間絶縁膜を形成するため、層間絶縁膜の形
成も自己整合的に行うことができる。さらに接続金属の
寸法を小さくしても、層間絶縁膜の開口の中に、確実に
接続金属が充填された形状を形成することができる。こ
のような構成により、高集積化を図るものである。
According to the first and second inventions of the present application, the connecting metal protruding above the first wiring can be formed in a self-aligned manner with respect to the first wiring. Further, since the interlayer insulating film is formed after the connection metal is formed, the interlayer insulating film can be formed in a self-aligned manner. Further, even if the size of the connecting metal is reduced, it is possible to reliably form the shape in which the connecting metal is filled in the opening of the interlayer insulating film. With such a configuration, high integration is achieved.

【0011】[0011]

【発明の実施の形態】以下、本発明の第1の実施の形態
について説明する。半導体基板1上に形成された酸化膜
等からなる絶縁膜2上に、第1のアルミニウム配線とな
る第1のアルミニウム膜7を全面に形成し、その上にチ
タンタングステン、窒化タングステン等からなるバリア
メタル膜8、さらに接続金属となる第2のアルミニウム
膜9を連続して形成する(図1)。ここで、バリアメタ
ル膜8は、第1及び第2のアルミニウム膜7、9と選択
エッチングが可能で、低抵抗の接続が可能な金属膜等を
選択することが好ましい。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described. A first aluminum film 7 to be a first aluminum wiring is formed on the entire surface of an insulating film 2 made of an oxide film or the like formed on a semiconductor substrate 1, and a barrier made of titanium tungsten, tungsten nitride or the like is formed thereon. The metal film 8 and the second aluminum film 9 serving as a connecting metal are continuously formed (FIG. 1). Here, as the barrier metal film 8, it is preferable to select a metal film or the like that can be selectively etched with the first and second aluminum films 7 and 9 and can be connected with low resistance.

【0012】その後、例えばホトレジストをマスクにし
て、第1のアルミニウム配線パターンを形成するため、
第2のアルミニウム膜9、バリアメタル膜8及び第1の
アルミニウム膜7をエッチング除去し、絶縁膜2を露出
させる(図2)。
After that, for example, using a photoresist as a mask to form the first aluminum wiring pattern,
The second aluminum film 9, the barrier metal film 8 and the first aluminum film 7 are removed by etching to expose the insulating film 2 (FIG. 2).

【0013】次に、第2のアルミニウム配線と接続する
ための接続金属を形成するため、先に形成した第1のア
ルミニウム配線3上の第2のアルミニウム膜9の一部
(後で形成する第2の配線(上層配線)との接続部)を
除き、例えばホトレジストをマスクとして使用し、エッ
チング除去する。ここで、第2のアルミニウム膜9のエ
ッチングは、バリアメタル膜8で停止する条件を選択す
ることで、第1のアルミニウム配線3をエッチングする
ことなく、第2のアルミニウム膜9のみを選択エッチン
グすることができる。また、マスクとして使用するホト
レジストは、第1のアルミニウム配線3の短手方向に対
して大きく開口するパターンを使用しても良く、位置合
わせのための余裕を設ける必要がなくなる。
Next, in order to form a connection metal for connecting to the second aluminum wiring, a part of the second aluminum film 9 formed on the first aluminum wiring 3 formed previously (the first aluminum wiring 9 formed later). Except for the second wiring (the connection with the upper wiring), the photoresist is used as a mask and removed by etching. Here, the second aluminum film 9 is etched by selectively etching the second aluminum film 9 without etching the first aluminum wiring 3 by selecting a condition to stop at the barrier metal film 8. be able to. Further, as the photoresist used as the mask, a pattern having a large opening in the lateral direction of the first aluminum wiring 3 may be used, and it is not necessary to provide a margin for alignment.

【0014】その後、露出したバリアメタル8を選択エ
ッチングし、第1のアルミニウム配線3を露出させる。
このように形成することで、第1のアルミニウム配線3
上に、突出する構造の接続金属10を、第1のアルミニ
ウム配線3に対して自己整合的に形成することができ
る。図3には、図2に示す断面図と直交する方向の第1
のアルミニウム配線3部分の断面図を示す。(尚、以下
図4から図7は、図3と直交する方向の断面図を示
す。)
After that, the exposed barrier metal 8 is selectively etched to expose the first aluminum wiring 3.
By forming in this way, the first aluminum wiring 3
The connection metal 10 having a protruding structure can be formed thereon in a self-aligned manner with respect to the first aluminum wiring 3. FIG. 3 shows a first part in a direction orthogonal to the sectional view shown in FIG.
3 is a sectional view of the aluminum wiring 3 portion of FIG. (Hereinafter, FIGS. 4 to 7 are sectional views taken in a direction orthogonal to FIG. 3.)

【0015】以下、通常の半導体装置の製造方法に従
い、接続金属10より厚い層間絶縁膜4で全面を被覆し
(図4)、その上に厚いホトレジスト11を形成して表
面を平坦化した後(図5)、ホトレジスト11と層間絶
縁膜4のエッチングレートが等しい条件で異方性エッチ
ングを行う。接続金属10が露出したところでエッチン
グを停止する。その結果、層間絶縁膜4中に接続金属1
0を充填した構造を形成することができる(図6)。接
続金属10を除く部分は、層間絶縁膜4に被覆されてお
り、第1のアルミニウム配線3も、層間絶縁膜4により
被覆されている。
Then, according to a general method for manufacturing a semiconductor device, the entire surface is covered with an interlayer insulating film 4 thicker than the connecting metal 10 (FIG. 4), and a thick photoresist 11 is formed on the entire surface to flatten the surface (FIG. 5), anisotropic etching is performed under the condition that the etching rates of the photoresist 11 and the interlayer insulating film 4 are equal. The etching is stopped when the connecting metal 10 is exposed. As a result, the connection metal 1 is formed in the interlayer insulating film 4.
Structures filled with 0 can be formed (FIG. 6). The portion excluding the connection metal 10 is covered with the interlayer insulating film 4, and the first aluminum wiring 3 is also covered with the interlayer insulating film 4.

【0016】次に、第2のアルミニウム配線となる第3
のアルミニウム膜12を全面に形成し(図7)、第2の
アルミニウム配線パターンのホトレジストを形成し、エ
ッチングすることで、第2のアルミニウム配線を形成す
る。
Next, a third aluminum wiring which becomes a second aluminum wiring is formed.
The aluminum film 12 is formed on the entire surface (FIG. 7), a photoresist of the second aluminum wiring pattern is formed, and etching is performed to form the second aluminum wiring.

【0017】以上のように形成することで、第1のアル
ミニウム配線と第2のアルミニウム配線は、接続金属1
0を介して接続され、接続金属と第1のアルミニウム配
線は、自己整合的に形成される。そのため、位置合わせ
のための余裕を設ける必要がなくなり、高集積化を図る
ことが可能となった。また、接続金属を形成した後、層
間絶縁膜を形成するため、層間絶縁膜と接続金属の形成
も自己整合的に行うことができる点からも、高集積化を
図ることができる。また、層間絶縁膜中に形成された接
続金属は、接続孔の中に完全に充填され、接続孔の寸
法、即ち接続金属の寸法を小さくした場合でも、第1の
アルミニウム配線と第2のアルミニウム配線とを確実に
接続することができ、信頼性の高い、かつ高集積化され
た配線構造を提供することができる。
By forming as described above, the first aluminum wiring and the second aluminum wiring are connected to the connecting metal 1.
The connection metal and the first aluminum wiring are formed in a self-aligned manner. Therefore, it is not necessary to provide a margin for alignment, and high integration can be achieved. Further, since the interlayer insulating film is formed after the connection metal is formed, the interlayer insulating film and the connection metal can be formed in a self-aligned manner, and thus high integration can be achieved. Further, the connection metal formed in the interlayer insulating film is completely filled in the connection hole, and even when the size of the connection hole, that is, the size of the connection metal is reduced, the first aluminum wiring and the second aluminum wiring are formed. It is possible to provide a highly reliable and highly integrated wiring structure that can be reliably connected to the wiring.

【0018】次に本発明の第2の実施の形態について説
明する。第1の実施の形態同様、半導体基板上に形成さ
れた酸化膜等からなる絶縁膜上に、第1のアルミニウム
配線及び接続金属となる第1のアルミニウム膜を全面に
形成する。ここで、第1の実施の形態と異なる点は、第
1のアルミニウム膜の膜厚を、第1の実施の形態の第1
のアルミニウム配線、バリアメタル膜及び接続金属の厚
さを合わせた厚さに形成する点である。その後、例えば
ホトレジストをマスクとして使用し、第1の配線パター
ンのエッチングを行い、半導体基板上の絶縁膜を露出さ
せる。その後、例えばホトレジストをパターニングし、
第1のアルミニウム配線上に突出する接続金属部が形成
されるように、第1のアルミニウム膜を途中までエッチ
ングする。図8に、第1の実施の形態の図3に相当する
過程の断面図を示す。
Next, a second embodiment of the present invention will be described. Similar to the first embodiment, a first aluminum wiring and a first aluminum film serving as a connection metal are formed on the entire surface of an insulating film made of an oxide film or the like formed on a semiconductor substrate. Here, the difference from the first embodiment is that the film thickness of the first aluminum film is the same as that of the first embodiment.
That is, the aluminum wiring, the barrier metal film, and the connection metal are formed to have a combined thickness. Then, using, for example, a photoresist as a mask, the first wiring pattern is etched to expose the insulating film on the semiconductor substrate. Then pattern the photoresist, for example,
The first aluminum film is partially etched so that the connection metal portion protruding above the first aluminum wiring is formed. FIG. 8 shows a sectional view of a process corresponding to FIG. 3 of the first embodiment.

【0019】図8に示すように、第1のアルミニウム配
線3と、第1のアルミニウム配線3上に突出する接続金
属10が、第1のアルミニウム膜のみで形成されてい
る。従って、第1の実施の形態と比較して、バリアメタ
ル膜の形成や第2のアルミニウム膜形成のための工程を
省略することができ、より簡便な工程で、同様な構造を
形成することができる。
As shown in FIG. 8, the first aluminum wiring 3 and the connecting metal 10 protruding above the first aluminum wiring 3 are formed only by the first aluminum film. Therefore, compared with the first embodiment, the steps for forming the barrier metal film and the second aluminum film can be omitted, and a similar structure can be formed by a simpler process. it can.

【0020】その後、第1の実施の形態同様、全面に層
間絶縁膜4を形成し、その上に厚いホトレジスト11を
形成し、平坦化した後、ホトレジスト11と層間絶縁膜
4のエッチングレートが等しい条件でエッチングし、接
続金属10を露出させることにより、層間絶縁膜4中に
接続金属10を充填した構造を形成することができる。
After that, as in the first embodiment, an interlayer insulating film 4 is formed on the entire surface, a thick photoresist 11 is formed on the interlayer insulating film 4, and after planarization, the photoresist 11 and the interlayer insulating film 4 have the same etching rate. By etching under the conditions to expose the connection metal 10, a structure in which the connection metal 10 is filled in the interlayer insulating film 4 can be formed.

【0021】次に、第2のアルミニウム配線となる第3
のアルミニウム膜12を全面に形成し、第2のアルミニ
ウム配線のパターンのホトレジストを形成し、エッチン
グすることで、第2のアルミニウム配線5を形成する。
Next, a third aluminum wiring is formed.
The second aluminum wiring 5 is formed by forming the aluminum film 12 on the entire surface, forming a photoresist having a pattern of the second aluminum wiring, and etching the photoresist.

【0022】以上のように本発明によれば、第1のアル
ミニウム配線と第2のアルミニウム配線を接続する接続
金属10は、第1のアルミニウム配線5に対して、自己
整合的に形成することができ、高集積化を図ることがで
きる。また、接続金属10を形成した後、層間絶縁膜4
を形成するため、第1のアルミニウム配線3と第2のア
ルミニウム配線5の接続は確実に行うことができ、信頼
性の高い配線構造を提供することができる。さらに、層
間絶縁膜から接続金属を露出させる工程も、自己整合的
に行うことができ、この点からも高集積化に有利である
ことがわかる。
As described above, according to the present invention, the connection metal 10 connecting the first aluminum wiring and the second aluminum wiring can be formed in a self-aligned manner with respect to the first aluminum wiring 5. Therefore, high integration can be achieved. In addition, after forming the connection metal 10, the interlayer insulating film 4 is formed.
Therefore, the first aluminum wiring 3 and the second aluminum wiring 5 can be reliably connected, and a highly reliable wiring structure can be provided. Furthermore, the step of exposing the connection metal from the interlayer insulating film can also be performed in a self-aligning manner, which also proves to be advantageous for high integration.

【0023】第2の実施の形態では、第1の実施の形態
と比較して、バリアメタル膜8の形成やバリアメタル膜
上に別のアルミニウム膜9を形成する必要がないので、
より簡便な工程で多層配線構造を形成することができ
る。
In the second embodiment, it is not necessary to form the barrier metal film 8 or to form another aluminum film 9 on the barrier metal film, as compared with the first embodiment.
The multilayer wiring structure can be formed by a simpler process.

【0024】以上、配線金属及び接続金属としてアルミ
ニウムを例に取り、本発明の実施の形態について説明を
行ってきたが、本発明は配線金属等としてアルミニウム
に限定されるものではなく、他の金属の組み合わせ、例
えばアルミニウムとポリシリコン、ポリシリコンとポリ
シリコン、アルミニウムと金等の組み合わせに適用する
ことができる。さらに、銅、タングステン、プラチナ、
モリブデン等の金属からなる多層配線構造に適用するこ
とも可能である。
Although the embodiment of the present invention has been described above by taking aluminum as an example of the wiring metal and the connecting metal, the present invention is not limited to aluminum as the wiring metal and other metals. , For example, aluminum and polysilicon, polysilicon and polysilicon, aluminum and gold, and the like. In addition, copper, tungsten, platinum,
It is also possible to apply to a multilayer wiring structure made of a metal such as molybdenum.

【0025】[0025]

【発明の効果】以上説明したように本発明によれば、第
1の金属配線と第2の金属配線を接続するため、第1の
金属配線上に自己整合的に接続金属を形成することがで
きるため、高集積化を実現することができた。また、接
続金属を形成した後、層間絶縁膜を形成するため、接続
孔中に、接続金属が十分に充填され、第1の配線金属と
第2の配線金属を確実に接続することができるととも
に、接続金属の寸法を小さくすることが可能となり、高
集積化のために有利となる。
As described above, according to the present invention, since the first metal wiring and the second metal wiring are connected, the connection metal can be formed on the first metal wiring in a self-aligning manner. Therefore, high integration could be realized. Further, since the interlayer insulating film is formed after the connection metal is formed, the connection metal is sufficiently filled in the connection hole, and the first wiring metal and the second wiring metal can be surely connected to each other. The size of the connecting metal can be reduced, which is advantageous for high integration.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態を説明する断面図である。FIG. 1 is a cross-sectional view illustrating an embodiment of the present invention.

【図2】本発明の実施の形態を説明する断面図である。FIG. 2 is a cross-sectional view illustrating an embodiment of the present invention.

【図3】本発明の実施の形態を説明する断面図である。FIG. 3 is a sectional view illustrating an embodiment of the present invention.

【図4】本発明の実施の形態を説明する断面図である。FIG. 4 is a sectional view illustrating an embodiment of the present invention.

【図5】本発明の実施の形態を説明する断面図である。FIG. 5 is a sectional view illustrating an embodiment of the present invention.

【図6】本発明の実施の形態を説明する断面図である。FIG. 6 is a cross-sectional view illustrating an embodiment of the present invention.

【図7】本発明の実施の形態を説明する断面図である。FIG. 7 is a cross-sectional view illustrating an embodiment of the present invention.

【図8】本発明の別の実施の形態を説明する断面図であ
る。
FIG. 8 is a cross-sectional view illustrating another embodiment of the present invention.

【図9】従来の多層配線構造を説明する平面図である。FIG. 9 is a plan view illustrating a conventional multilayer wiring structure.

【図10】従来の多層配線構造を説明する断面図であ
る。
FIG. 10 is a cross-sectional view illustrating a conventional multilayer wiring structure.

【図11】従来の多層配線構造を説明する断面図であ
る。
FIG. 11 is a sectional view illustrating a conventional multilayer wiring structure.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 絶縁膜 3 第1のアルミニウム配線 4 層間絶縁膜 5 第2のアルミニウム配線 6 接続孔 7 第1のアルミニウム膜 8 バリアメタル膜 9 第2のアルミニウム膜 10 接続金属 11 ホトレジスト 12 第3のアルミニウム膜 1 Semiconductor Substrate 2 Insulating Film 3 First Aluminum Wiring 4 Interlayer Insulating Film 5 Second Aluminum Wiring 6 Connection Hole 7 First Aluminum Film 8 Barrier Metal Film 9 Second Aluminum Film 10 Connection Metal 11 Photoresist 12 Third Aluminum film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 多層配線構造を有する半導体装置の製造
方法において、 第1の配線金属膜を形成する工程と、 該第1の配線金属膜上に別の金属膜を形成する工程と、 該別の金属膜及び前記第1の配線金属膜をエッチング
し、第1の配線パターンを形成する工程と、 該エッチングされた第1の配線金属膜上の前記別の金属
膜の一部をエッチング除去し、前記第1の配線金属膜か
らなる第1の配線上に突出する前記別の金属膜からなる
接続金属を形成する工程と、 該接続金属を露出し、前記第1の配線を被覆する絶縁膜
を形成する工程と、 該露出する接続金属及び絶縁膜上に、第2の配線金属膜
を形成する工程と、 該第2の配線金属膜をエッチングして第2の配線パター
ンを形成し、前記接続金属と接触する第2の配線を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
1. A method of manufacturing a semiconductor device having a multilayer wiring structure, the step of forming a first wiring metal film; the step of forming another metal film on the first wiring metal film; Etching the metal film and the first wiring metal film to form a first wiring pattern, and etching away a part of the another metal film on the etched first wiring metal film. A step of forming a connection metal made of the other metal film protruding above the first wiring made of the first wiring metal film, and an insulating film exposing the connection metal and covering the first wiring And a step of forming a second wiring metal film on the exposed connection metal and insulating film, and etching the second wiring metal film to form a second wiring pattern, Forming a second wiring in contact with the connecting metal. The method of manufacturing a semiconductor device, characterized in that.
【請求項2】 多層配線構造を有する半導体装置の製造
方法において、 第1の配線金属膜を形成する工程と、 該第1の配線金属膜をエッチングし、第1の配線パター
ンを形成する工程と、 該第1の配線金属膜の一部をエッチング除去し、第1の
配線上に突出する接続金属を形成する工程と、 該接続金属を露出し、前記第1の配線を被覆する絶縁膜
を形成する工程と、 該露出する接続金属及び絶縁膜上に、第2の配線金属膜
を形成する工程と、 該第2の配線金属膜をエッチングして第2の配線パター
ンを形成し、前記接続金属と接触する第2の配線を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
2. A method of manufacturing a semiconductor device having a multi-layered wiring structure, the step of forming a first wiring metal film, and the step of etching the first wiring metal film to form a first wiring pattern. A step of etching away a part of the first wiring metal film to form a connecting metal projecting on the first wiring, and an insulating film exposing the connecting metal and covering the first wiring. A step of forming, a step of forming a second wiring metal film on the exposed connection metal and insulating film, and a step of etching the second wiring metal film to form a second wiring pattern. And a step of forming a second wiring in contact with the metal.
JP8130828A 1996-04-26 1996-04-26 Method of manufacturing semiconductor device Pending JPH09293778A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8130828A JPH09293778A (en) 1996-04-26 1996-04-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8130828A JPH09293778A (en) 1996-04-26 1996-04-26 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH09293778A true JPH09293778A (en) 1997-11-11

Family

ID=15043661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8130828A Pending JPH09293778A (en) 1996-04-26 1996-04-26 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH09293778A (en)

Similar Documents

Publication Publication Date Title
JP2576820B2 (en) Manufacturing method of contact plug
JPH0982804A (en) Semiconductor device and manufacture thereof
KR100554210B1 (en) Dual damascene with self aligned via interconnects
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
JPH09293778A (en) Method of manufacturing semiconductor device
JP2001345378A (en) Semiconductor device and method of manufacturing the same
US20020048942A1 (en) Method of manufacturing semiconductor device with two step formation of contact hole
JP2000208620A (en) Production of semiconductor device
JPH08274098A (en) Semiconductor device and its manufacture
JPH06104343A (en) Semiconductor device and manufacture of semiconductor
JPH10173051A (en) Wiring forming method
KR0169761B1 (en) Metal wiring forming method of semiconductor device
JPH11135629A (en) Wiring structure of semiconductor device and its forming method
JPH06236931A (en) Wiring structure and its manufacture
JPH04266048A (en) Preparation of semiconductor device
JP2000031271A (en) Manufacture of multi-layer interconnection semiconductor device
JPH04255247A (en) Manufacture of semiconductor device
JPH03205829A (en) Manufacture of semiconductor device
JPH1145885A (en) Manufacture of semiconductor device
JP2002261160A (en) Semiconductor device and its manufacturing method
JPH02134847A (en) Semiconductor device and its manufacture
JPH10294368A (en) Wiring structure of semiconductor device and manufacture of semiconductor device
JPH05211144A (en) Semiconductor device and its manufacture
JP2001332617A (en) Manufacturing method of semiconductor device
JPH04115535A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050628