JPH06104343A - Semiconductor device and manufacture of semiconductor - Google Patents

Semiconductor device and manufacture of semiconductor

Info

Publication number
JPH06104343A
JPH06104343A JP27515692A JP27515692A JPH06104343A JP H06104343 A JPH06104343 A JP H06104343A JP 27515692 A JP27515692 A JP 27515692A JP 27515692 A JP27515692 A JP 27515692A JP H06104343 A JPH06104343 A JP H06104343A
Authority
JP
Japan
Prior art keywords
insulating film
film layer
tungsten
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27515692A
Other languages
Japanese (ja)
Inventor
Hideki Kato
英記 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP27515692A priority Critical patent/JPH06104343A/en
Publication of JPH06104343A publication Critical patent/JPH06104343A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the stripping off of a film after patterning by using a high-melting-point metal (such as tungsten) as a wiring material. CONSTITUTION:A high-melting-point metal 3 composed of tungsten is buried in a contact hole 11 formed through a first insulating layer 1 on a semiconductor substrate with a contact layer 2 in between. Then a second insulating layer 4 is formed on the layer 1 and buried tungsten 3. After formation, the layer 4 is flattened by high-temperature heat treatment. In addition, grooves 12 are formed by patterning the layer 4 at locations which become wiring areas. Then tungsten 5 is buried in the grooves 12 formed in the layer 4. After burying the tungsten 5, a third insulating layer 6 is formed on the layer 4 and buried tungsten 5. Therefore, stripping off of films after patterning can be surely prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置及び半導体製
造方法に係り、詳細には、タングステン配線を用いた集
積回路及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a semiconductor manufacturing method, and more particularly to an integrated circuit using tungsten wiring and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来の半導体装置では、多層配線材料に
Al又はAlSiが用いられている。しかしながらこの
ような半導体装置において素子を微細化する場合、エレ
クトロマイグレーションによる信頼性の劣化を防止する
には、配線材料は一定の断面積を確保しなければいけな
いので、アスペクト比を小さくすることができず、すな
わち配線材料の厚さを減少することができない。特開平
1−135064号公報によれば、配線材料の厚さを減
少するため、Alよりもエレクトロマイグレーション耐
性に優れかつAlと同程度の比抵抗を有する高融点金属
材料、例えばタングステン又はモリブデンを、配線材料
として用いることが開示されている。その場合タングス
テン層は、スパッタ法又はCVD法によって形成され、
写真製版法によりパターニングされる。タングステン
は、Alに対して2桁以上大きなエレクトロマイグレー
ション耐性を有し、かつ3倍弱の比抵抗を有するので、
タングステンを用いれば、配線材料の厚さはAlの場合
の半分以下にすることができる。
2. Description of the Related Art In a conventional semiconductor device, Al or AlSi is used as a multilayer wiring material. However, in the case of miniaturizing elements in such a semiconductor device, in order to prevent deterioration of reliability due to electromigration, the wiring material must secure a certain cross-sectional area, so that the aspect ratio can be reduced. That is, the thickness of the wiring material cannot be reduced. According to Japanese Patent Application Laid-Open No. 1-135064, a refractory metal material, such as tungsten or molybdenum, which is more resistant to electromigration than Al and has a specific resistance comparable to Al, for reducing the thickness of the wiring material, It is disclosed to be used as a wiring material. In that case, the tungsten layer is formed by a sputtering method or a CVD method,
It is patterned by the photoengraving method. Tungsten has an electromigration resistance that is two or more orders of magnitude higher than that of Al, and has a specific resistance that is slightly less than three times.
If tungsten is used, the thickness of the wiring material can be reduced to less than half that of Al.

【0003】[0003]

【発明が解決しようとする課題】しかしながら配線材料
としてタングステンを使用した場合、タングステンの加
工には困難な技術が必要であり、また配線の幅が狭くな
ると、パターニング後に膜はがれが発生することもあ
る。さらに配線上に絶縁膜層を形成する場合に、平坦性
向上のためにエッチバック、リフロー等の複雑な技術が
必要となる。従って本発明の課題は、高融点金属を配線
材料として用いた場合にも、簡単な技術で製造でき、か
つパターニング後の膜はがれも確実に防止できる高信頼
度の半導体装置を提供することにある。
However, when tungsten is used as the wiring material, a difficult technique is required to process the tungsten, and if the width of the wiring becomes narrow, film peeling may occur after patterning. . Further, when an insulating film layer is formed on the wiring, complicated techniques such as etch back and reflow are required to improve flatness. Therefore, an object of the present invention is to provide a highly reliable semiconductor device which can be manufactured by a simple technique even when a refractory metal is used as a wiring material and can reliably prevent film peeling after patterning. .

【0004】[0004]

【課題を解決するための手段】請求項1記載の発明で
は、機能素子を構成する半導体基板上に設けられた、コ
ンタクトホールを有する第1の絶縁膜層と、これらコン
タクトホール内に埋め込まれた高融点金属と、前記第1
の絶縁膜層の上に形成された、高温熱処理により平坦化
して配線領域をパターニングした溝を有する第2の絶縁
膜層と、これら溝内に埋め込まれた高融点金属と、前記
第2の絶縁膜層の上に配置された第3の絶縁膜層とを半
導体装置に具備させて、前記目的を達成する。請求項2
記載の発明では、請求項1記載の半導体装置おいて、高
融点金属をタングステンで構成する。なお、高融点金属
としては、モリブデンを使用するようにしてもよい。
According to a first aspect of the present invention, a first insulating film layer having a contact hole, which is provided on a semiconductor substrate that constitutes a functional element, is embedded in the contact hole. Refractory metal and the first
A second insulating film layer having a groove formed on the insulating film layer, the wiring region being flattened by high-temperature heat treatment and patterned, a refractory metal embedded in the groove, and the second insulating film. The semiconductor device is provided with a third insulating film layer disposed on the film layer to achieve the above object. Claim 2
In the described invention, in the semiconductor device according to claim 1, the refractory metal is composed of tungsten. Molybdenum may be used as the refractory metal.

【0005】請求項3記載の発明では、集積回路の配線
層形成工程において、機能素子を構成した半導体基板上
の第1の絶縁膜層にコンタクトホールを形成する工程
と、これらコンタクトホール内に高融点金属を埋め込む
工程と、第1の絶縁膜層上に第2の絶縁膜層を形成する
工程と、第2の絶縁膜層を高温熱処理により平坦化する
工程と、第2の絶縁膜層の配線領域となる部分に、ドラ
イエッチングにより溝を形成する工程と、これら溝内に
高融点金属を埋め込む工程と、第2の絶縁膜層上に、第
3の絶縁膜層を形成する工程を行う。
According to the third aspect of the invention, in the wiring layer forming step of the integrated circuit, a step of forming a contact hole in the first insulating film layer on the semiconductor substrate forming the functional element, and a step of forming a contact hole in the contact hole are performed. A step of embedding a melting point metal, a step of forming a second insulating film layer on the first insulating film layer, a step of flattening the second insulating film layer by high temperature heat treatment, and a step of forming the second insulating film layer. A step of forming a groove by dry etching in a portion to be a wiring region, a step of embedding a refractory metal in the groove, and a step of forming a third insulating film layer on the second insulating film layer are performed. .

【0006】[0006]

【作用】タングステン、モリブデン等の高融点金属は、
大きなエレクトロマイグレーション耐性を有し、なおか
つその割に大きな比抵抗を有するわけではないので、こ
れにより配線材料の厚さを大幅に減少できることは明ら
かである。本発明では、コンタクトホールの埋め込み後
に、第2の絶縁膜層を形成して、平坦化を行うので、平
坦化のプロセスは簡単である。配線領域は、第2の絶縁
膜層に溝を形成し、かつその中にタングステンを埋め込
むことによって形成されるので、特に複雑な技術を用い
てタングステンを加工する必要はなく、しかもこれらタ
ングステンが膜はがれを起こすこともない。
[Function] Refractory metals such as tungsten and molybdenum
Since it has a high electromigration resistance and not a relatively high specific resistance, it is clear that this can significantly reduce the thickness of the wiring material. In the present invention, the second insulating film layer is formed after the contact hole is filled and the planarization is performed, so that the planarization process is simple. Since the wiring region is formed by forming a groove in the second insulating film layer and burying tungsten in the second insulating film layer, it is not necessary to process the tungsten by using a particularly complicated technique, and these tungsten films are formed. It does not peel off.

【0007】[0007]

【実施例】以下、本発明の半導体装置及び半導体製造方
法における一実施例を図1ないし図7を参照して詳細に
説明する。図1ないし図7は、本発明による半導体装置
をその製造の過程に従って順に示したものであり、図6
が半導体装置の完成図であり、その平面図が図7に示さ
れている。図1において、トランジスタが形成された半
導体基板上に第1の絶縁膜層1が形成されており、この
絶縁膜層1のトランジスタの電極に対応する位置に、コ
ンタクトホール11を開口する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a semiconductor device and a semiconductor manufacturing method according to the present invention will be described in detail below with reference to FIGS. 1 to 7 show a semiconductor device according to the present invention in order according to a manufacturing process thereof.
Is a completed view of the semiconductor device, and its plan view is shown in FIG. In FIG. 1, a first insulating film layer 1 is formed on a semiconductor substrate on which a transistor is formed, and a contact hole 11 is opened at a position of the insulating film layer 1 corresponding to an electrode of the transistor.

【0008】次に、図2に示すように、コンタクトホー
ル11内に密着層2を介してタングステンから成る高融
点金属3を埋め込む。この場合、タングステン3による
コンタクトホール11の埋め込みは、全面又は選択タン
グステンCVD法によって行われる。そして、図3に示
すように、第1の絶縁膜層1及び埋め込みタングステン
3の上に、第2の絶縁膜層4を成膜する。そして、この
第2の絶縁膜層を、高温熱処理によって平坦化する。さ
らに、図4に示すように、この第2の絶縁膜層4に対し
て、配線領域となる位置にパターニング及びドライエッ
チングによって、溝12を形成する。
Next, as shown in FIG. 2, a refractory metal 3 made of tungsten is buried in the contact hole 11 via the adhesion layer 2. In this case, the filling of the contact hole 11 with the tungsten 3 is performed on the entire surface or by the selective tungsten CVD method. Then, as shown in FIG. 3, a second insulating film layer 4 is formed on the first insulating film layer 1 and the buried tungsten 3. Then, the second insulating film layer is flattened by high temperature heat treatment. Further, as shown in FIG. 4, a groove 12 is formed in the second insulating film layer 4 by patterning and dry etching at a position to be a wiring region.

【0009】次に、図5に示すように、絶縁膜層4に形
成した溝12を、再びタングステンCVD法によって、
タングステン5が埋め込まれる。次に、図6に示すよう
に、絶縁膜層4および埋め込みタングステン5の上に、
さらに第3の絶縁膜層6を形成する。以上に示す各工程
の後に、図7に平面図として示すように、この第3の絶
縁膜層6上にゲート電極7が形成され、本実施例による
半導体装置が完成する。
Next, as shown in FIG. 5, the trench 12 formed in the insulating film layer 4 is again formed by the tungsten CVD method.
Tungsten 5 is embedded. Next, as shown in FIG. 6, on the insulating film layer 4 and the embedded tungsten 5,
Further, the third insulating film layer 6 is formed. After each of the steps described above, as shown in a plan view in FIG. 7, the gate electrode 7 is formed on the third insulating film layer 6, and the semiconductor device according to the present embodiment is completed.

【0010】[0010]

【発明の効果】請求項1記載の本発明によれば、配線材
料として高融点金属を使用するので、EM、SM耐性が
向上する。請求項2記載の本発明によれば、高融点金属
によりコンタクトホールを埋め込むので、埋め込み後に
絶縁膜層を形成して、熱処理により完全に平坦化でき
る。第2の絶縁膜層に溝を形成して、高融点金属を埋め
込むので、金属のエッチングが不要となり、プロセスが
簡単になると共に、膜はがれが起こることはない。さら
にこのような方法により配線の厚みだけでなく、幅も減
少できるので、半導体装置の集積度も著しく増大でき
る。しかも本発明による半導体装置の信頼性は高い。
According to the present invention, the refractory metal is used as the wiring material, so that the EM and SM resistance is improved. According to the second aspect of the present invention, since the contact hole is filled with the refractory metal, the insulating film layer can be formed after the filling and the heat treatment can be completely planarized. Since the groove is formed in the second insulating film layer and the refractory metal is embedded therein, etching of the metal is unnecessary, the process is simplified, and the film does not peel off. Further, since the width as well as the thickness of the wiring can be reduced by such a method, the degree of integration of the semiconductor device can be significantly increased. Moreover, the reliability of the semiconductor device according to the present invention is high.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例における半導体装置の製造プロ
セスの最初の工程を示す説明図である。
FIG. 1 is an explanatory diagram showing a first step of a manufacturing process of a semiconductor device in an example of the present invention.

【図2】同上、次の工程を示す説明図である。FIG. 2 is an explanatory view showing the next step in the same as above.

【図3】同上、次の工程を示す説明図である。FIG. 3 is an explanatory diagram showing the next step of the same as above.

【図4】同上、次の工程を示す説明図である。FIG. 4 is an explanatory view showing the next step in the same as above.

【図5】同上、次の工程を示す説明図である。FIG. 5 is an explanatory diagram showing the next step in the same as above.

【図6】同上、次の工程を示す説明図である。FIG. 6 is an explanatory diagram showing the next step in the same as above.

【図7】同上、最後の工程を示す平面図である。FIG. 7 is a plan view showing the last step of the above.

【符号の説明】[Explanation of symbols]

1 第1の絶縁膜層 2 密着層 3 タングステン 4 第2の絶縁膜層 5 タングステン 6 第3の絶縁膜層 7 ゲート電極 1 First Insulating Film Layer 2 Adhesion Layer 3 Tungsten 4 Second Insulating Film Layer 5 Tungsten 6 Third Insulating Film Layer 7 Gate Electrode

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 機能素子を構成する半導体基板上に設け
られた、コンタクトホールを有する第1の絶縁膜層と、 これらコンタクトホール内に埋め込まれた高融点金属
と、 前記第1の絶縁膜層の上に形成された、高温熱処理によ
り平坦化して配線領域をパターニングした溝を有する第
2の絶縁膜層と、 これら溝内に埋め込まれた高融点金属と、 前記第2の絶縁膜層の上に配置された第3の絶縁膜層と
を具備することを特徴とする半導体装置。
1. A first insulating film layer having a contact hole, which is provided on a semiconductor substrate constituting a functional element, a refractory metal embedded in the contact hole, and the first insulating film layer. A second insulating film layer having a groove formed by planarizing the wiring region by high-temperature heat treatment and patterning the wiring region, a refractory metal embedded in the groove, and the second insulating film layer. And a third insulating film layer disposed on the semiconductor device.
【請求項2】 高融点金属はタングステンであることを
特徴とする、請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the refractory metal is tungsten.
【請求項3】 集積回路の配線層形成工程において、機
能素子を構成した半導体基板上の第1の絶縁膜層にコン
タクトホールを形成する工程と、 これらコンタクトホール内に高融点金属を埋め込む工程
と、 第1の絶縁膜層上に第2の絶縁膜層を形成する工程と、 第2の絶縁膜層を高温熱処理により平坦化する工程と、 第2の絶縁膜層の配線領域となる部分に、ドライエッチ
ングにより溝を形成する工程と、 これら溝内に高融点金属を埋め込む工程と、 第2の絶縁膜層上に、第3の絶縁膜層を形成する工程と
を行うことを特徴とする半導体装置の製造方法。
3. A step of forming a contact hole in a first insulating film layer on a semiconductor substrate which constitutes a functional element in a step of forming a wiring layer of an integrated circuit, and a step of burying a refractory metal in these contact holes. A step of forming a second insulating film layer on the first insulating film layer, a step of flattening the second insulating film layer by high temperature heat treatment, and a step of forming a wiring region of the second insulating film layer. A step of forming grooves by dry etching, a step of embedding a refractory metal in these grooves, and a step of forming a third insulating film layer on the second insulating film layer. Manufacturing method of semiconductor device.
JP27515692A 1992-09-17 1992-09-17 Semiconductor device and manufacture of semiconductor Pending JPH06104343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27515692A JPH06104343A (en) 1992-09-17 1992-09-17 Semiconductor device and manufacture of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27515692A JPH06104343A (en) 1992-09-17 1992-09-17 Semiconductor device and manufacture of semiconductor

Publications (1)

Publication Number Publication Date
JPH06104343A true JPH06104343A (en) 1994-04-15

Family

ID=17551460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27515692A Pending JPH06104343A (en) 1992-09-17 1992-09-17 Semiconductor device and manufacture of semiconductor

Country Status (1)

Country Link
JP (1) JPH06104343A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869392A (en) * 1995-12-12 1999-02-09 Sony Corporation Method of fabricating a semiconductor device including a plurality of contact regions disposed at different depths
KR100451492B1 (en) * 1998-07-13 2004-12-14 주식회사 하이닉스반도체 Contact hole formation method of semiconductor device
DE102006052721B4 (en) * 2005-11-09 2009-01-22 Toyoda Gosei Co., Ltd. Sealing strip and method for its production

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869392A (en) * 1995-12-12 1999-02-09 Sony Corporation Method of fabricating a semiconductor device including a plurality of contact regions disposed at different depths
KR100451492B1 (en) * 1998-07-13 2004-12-14 주식회사 하이닉스반도체 Contact hole formation method of semiconductor device
DE102006052721B4 (en) * 2005-11-09 2009-01-22 Toyoda Gosei Co., Ltd. Sealing strip and method for its production

Similar Documents

Publication Publication Date Title
EP0127020B1 (en) Method of manufacturing multi-layer semiconductor device
JPH0779106B2 (en) Method for manufacturing semiconductor integrated circuit
JPH09153545A (en) Semiconductor device and is manufacture
US5128745A (en) Semiconductor device with thin film resistor
US5665642A (en) Process of making a semiconductor device with a multilayer wiring and pillar formation
JPS63244858A (en) Formation of metallic wiring
US5851920A (en) Method of fabrication of metallization system
JPH06104343A (en) Semiconductor device and manufacture of semiconductor
JPH10229086A (en) Semiconductor device and fabrication thereof
JPH0283978A (en) Semiconductor device
KR100191710B1 (en) Metal wiring method of semiconductor device
JPH0969561A (en) Fabrication of semiconductor device
KR0151054B1 (en) Method for interlayer connection for semiconductor device
KR100268914B1 (en) Wiring of semiconductor device and method for forming the same
JP2809172B2 (en) Semiconductor device
JPH09199588A (en) Manufacture of semiconductor device
KR100237018B1 (en) Process for forming multilevel interconnector of semiconductor device
JP2734881B2 (en) Method for manufacturing semiconductor device
JPS63147346A (en) Semiconductor integrated circuit device
JP3203926B2 (en) Wiring formation method
KR100222124B1 (en) Method for forming metalization in semiconductor device
JPH0298960A (en) Manufacture of semiconductor device
JPH09293778A (en) Method of manufacturing semiconductor device
JPS6239027A (en) Manufacture of semiconductor device
JPH09116013A (en) Semiconductor device and its manufacturing method