JPH09285108A

JPH09285108A - 直流昇圧回路およびソレノイド駆動装置

Info

Publication number: JPH09285108A
Application number: JP11574996A
Authority: JP
Inventors: Tsuneo Adachi; 恒夫安達
Original assignee: Zexel Corp
Current assignee: Bosch Corp
Priority date: 1996-04-12
Filing date: 1996-04-12
Publication date: 1997-10-31

Abstract

(57)【要約】【課題】電流検出抵抗を用いることなく昇圧スイッチ
ング手段のオン／オフを適切に制御し、エネルギ蓄積時
間の短縮を図ると共に電流検出抵抗に起因する弊害を除
去する。【解決手段】コイル１１に流れる電流が０から所定の
電流値に立上るまでの時間幅となるように昇圧スイッチ
ング手段１２のオン時間を計時するオンタイマ手段１５
と、コイル１１に流れる電流が所定の電流値から０に立
下るまでの時間幅となるように昇圧スイッチング手段１
２のオフ時間を計時するオフタイマ手段１６とを交互に
駆動し、オンタイマ手段１５のオン時間およびオフタイ
マ手段１６のオフ時間に従って昇圧スイッチング手段１
２をオン／オフする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は直流昇圧回路および
この昇圧回路を用いたソレノイド駆動装置に関する。

【０００２】

【従来の技術】図１は直流昇圧回路の従来例で、直流電
源１に一端が接続されたコイル２と、コイル２の他端と
直流電源１との間に挿入されたスイッチング手段３と、
このスイッチング手段３に逆流防止用ダイオード４を介
して並列に挿入されたエネルギ蓄積用コンデンサ５とを
有している。このような直流昇圧回路は、コイル２に印
加される直流電源１をスイッチング手段３によってオン
／オフし、このオン／オフによってコイル１に発生する
自己誘導エネルギでエネルギ蓄積用コンデンサ５を充電
するもので、スイッチング手段３のオン／オフを繰り返
すことによってエネルギ蓄積用コンデンサ５の充電電圧
として所望の高電圧を得て、これを昇圧出力Ｖ_H として
与える。特開平６−３２７２３８号公報に記載のＤＣ−
ＤＣコンバータ回路はこの種の直流昇圧回路の一例であ
る。

【０００３】

【発明が解決しようとする課題】このような直流昇圧回
路では、スイッチング手段３のオン／オフ制御の如何に
よって、エネルギ蓄積用コンデンサ５に所望の高電圧が
充電されるまでの時間すなわちエネルギ蓄積時間が長く
なったり、回路素子に支障を来したりするなどのおそれ
がある。

【０００４】図２および図３は図１の構成においてコイ
ル２に流れる電流Ｉ_L とスイッチング手段３のオン／オ
フ時間との関係を説明するための説明図で、図２の
（ａ）はスイッチング手段３のオン時間が長すぎる場
合、図２の（ｂ）はスイッチング手段３のオン時間が短
すぎる場合、図２の（ｃ）はスイッチング手段３のオフ
時間が短すぎる場合、図２の（ｄ）はスイッチング手段
３のオフ時間が長すぎる場合、図３はスイッチング手段
３のオン／オフ時間が適切な場合をを示している。図２
の（ａ）に示すようにスイッチング手段３のオン時間が
長すぎたり、また、図２の（ｃ）に示すようにスイッチ
ング手段３のオフ時間が短すぎると、コイル２に許容電
流Ｉ_Lmax以上の電流が流れ、回路素子に支障を来すこと
となる。また、図２の（ｂ）に示すようにスイッチング
手段３のオン時間が短すぎると、コイル２に流れる電流
Ｉ_L が小となってコイル２に蓄積されるエネルギが少な
くなり、エネルギ蓄積用コンデンサ５へのエネルギ蓄積
時間が長くなる。また、図２の（ｄ）に示すようにスイ
ッチング手段３のオフ時間が長すぎると、コイル２への
エネルギの蓄積に無駄時間ｔ_lossが生じ、エネルギ蓄積
用コンデンサ５へのエネルギ蓄積時間が長くなる。従っ
て、エネルギ蓄積時間を短くし、また、回路素子に支障
を来さないようにするためには、図３に示すように、ス
イッチング手段３が、コイル２に流れる電流Ｉ_L が零か
ら許容電流Ｉ_Lmaxに達するまでの間オンし、電流Ｉ_L が
許容電流Ｉ_Lmaxから０になるまでの間オフするように、
制御することが必要となる。

【０００５】エネルギ蓄積時間を短くすることは、この
ような直流昇圧回路を例えばソレノイドの駆動によって
内燃機関への燃料噴射を調節する燃料噴射弁の駆動に適
用するような場合に、重要な課題となる。すなわち、内
燃機関の高速回転のために燃料噴射弁のソレノイドの駆
動周期が短くなっても、燃料噴射弁のソレノイドの駆動
毎に所望の高電圧が供給されなければならない。換言す
れば、エネルギ蓄積時間が燃料噴射弁のソレノイドの最
小駆動周期よりも短くなければならず、エネルギ蓄積時
間の短縮が必要となる。

【０００６】スイッチング手段３のオン／オフ制御とし
て、コイル２に直列に電流検出抵抗を挿入し、この電流
検出抵抗の両端に生ずる電位差からコイル２に流れる電
流Ｉ_L を検出し、これに基づいてコイル２に流れる電流
Ｉ_L が図３に示すような電流波形となるようにスイッチ
ング手段３をオン／オフ制御することが考えられる。し
かしながら、これによれば、電流検出抵抗を用いるの
で、それによる電力損失および発熱の問題を生じるばか
りでなく、電流検出抵抗自体の寸法が比較的大きいので
装置が大型化し、更に、電流検出抵抗の抵抗値如何によ
ってはノイズ耐力に問題を生じるなどの欠点がある。

【０００７】本発明は上記観点に基づいてなされたもの
で、その目的は、電流検出抵抗を用いることなくスイッ
チング手段のオン／オフを適切に制御することができ、
エネルギ蓄積時間を短くすることができると共に、電流
検出抵抗を用いることによる弊害を除去することのでき
る直流昇圧回路を提供することにある。

【０００８】本発明の別の目的は、このような直流昇圧
回路を用いたソレノイド駆動装置を提供することにあ
る。

【０００９】

【課題を解決するための手段】本発明においては、直流
電源と、前記直流電源に一端が接続されたコイルと、前
記コイルの他端と前記直流電源との間に挿入された昇圧
スイッチング手段と、前記昇圧スイッチング手段に並列
に挿入されたエネルギ蓄積用コンデンサと、前記直流電
源の電源電圧を入力し、前記コイルに流れる電流が０か
ら所定の電流値に立上るまでの時間幅となるように、前
記昇圧スイッチング手段のオン時間を計時するオンタイ
マ手段と、前記エネルギ蓄積用コンデンサの端子電圧を
入力し、前記コイルに流れる電流が前記所定の電流値か
ら０に立下るまでの時間幅となるように、前記昇圧スイ
ッチング手段のオフ時間を計時するオフタイマ手段と
、前記オンタイマ手段と前記オフタイマ手段とを交互
に駆動し、前記オンタイマ手段および前記オフタイマ手
段のオン時間およびオフ時間に従って前記昇圧スイッチ
ング手段をオン／オフする制御手段とを有する直流昇圧
回路によって、上記目的を達成する。このような構成に
よれば、制御手段が、オンタイマ手段とオフタイマ手段
とを交互に作動させ、オンタイマ手段のオン時間および
オフタイマ手段のオフ時間に従って昇圧スイッチング手
段をオン／オフする。オンタイマ手段はコイルに流れる
電流が０から所定の電流値に立上るまでの時間幅となる
ようにオン時間を計時し、オフタイマ手段はコイルに流
れる電流が所定の電流値から０に立下るまでの時間幅と
なるようにオフ時間を計時するので、昇圧スイッチング
手段は、コイルに流れる電流が０から所定の電流値に立
上るまでの間オンし、所定の電流値から０に立下るまで
の間オフするように制御されることとなり、電流検出抵
抗を用いることなく、昇圧スイッチング手段のオン／オ
フ制御を適切に行うことが可能となる。

【００１０】また、本発明においては、上記構成のオン
タイマ手段に代えて、前記コイルと前記昇圧スイッチン
グ手段との間の接続点電位を入力し、前記接続点電位と
所定の電圧値との比較に基づいて、前記コイルに流れる
電流が０から所定の電流値に立上るまでの間、前記昇圧
スイッチング手段をオン状態にする比較手段を設け、前
記制御手段が、前記比較手段と前記オフタイマ手段とを
交互に作動させ、前記比較手段および前記オフタイマ手
段のオフ時間に従って前記昇圧スイッチング手段をオン
／オフするように構成することによって、上記目的を達
成する。このような構成によれば、比較手段によってコ
イルに流れる電流が０から所定の電流値に立上るまでの
間昇圧スイッチング手段がオン状態にされるので、上述
と同様の制御を行うことが可能となる。

【００１１】更に、このような直流昇圧回路と、ソレノ
イドと、外部からのソレノイド駆動信号に応答して、前
記ソレノイドの始動期間の間前記直流昇圧回路の昇圧出
力を前記ソレノイドに印加し、前記始動期間に続く保持
期間の間前記ソレノイドに保持電流を与えると共に、前
記始動期間の終了で前記直流昇圧回路に前記イネーブル
信号を与え、前記直流昇圧回路の充電電圧が所定値にな
ることで前記イネーブル信号の出力を停止するソレノイ
ド駆動手段とを有するソレノイド駆動装置によって、上
記目的を達成する。

【００１２】

【発明の実施の形態】図４は本発明による直流昇圧回路
の実施の形態の一例を示す回路図である。

【００１３】図４において、１０は電源電圧Ｖ_B を与え
る直流電源で、この直流電源１０にコイル１１の一端が
接続され、コイル１１の他端とグランドとの間に昇圧ス
イッチング手段１２が挿入されていると共に、昇圧スイ
ッチング手段１２に逆流防止用のダイオード１３を介し
てエネルギ蓄積用コンデンサ１４が並列に挿入され、エ
ネルギ蓄積用コンデンサ１４の両端電圧が昇圧電圧Ｖ_H
として与えられるようになっている。エネルギ蓄積用コ
ンデンサ１４は、昇圧スイッチング手段１２のオン／オ
フによってコイル１１に発生する自己誘導エネルギで充
電され、昇圧スイッチング手段１２のオン／オフを繰り
返すことによって所望の高電圧に充電される。

【００１４】１５はオンタイマ手段、１６はオフタイマ
手段、１７は制御手段である。

【００１５】オンタイマ手段１５は出力段がオープンコ
レクタの第１コンパレータ２０を有している。第１コン
パレータ２０の出力端子は第１出力ライン２１に接続さ
れている。第１コンパレータ２０の（＋）入力端子は直
列接続された第１基準抵抗２２と第２基準抵抗２３との
間に接続されている。第１基準抵抗２２と第２基準抵抗
２３との直列接続は、一端が第１電源Ｖ_CC1 に接続さ
れ、他端が第１出力ライン２１に接続されており、第１
コンパレータ２０の（＋）入力端子に、第１出力ライン
２１がＬレベルの場合に第１電源Ｖ_CC1 を分圧した第１
の閾値電圧Ｖ_th1を与え、第１出力ライン２１がＨレベ
ルの場合に第１の閾値電圧Ｖ_th1 よりも高い第１電源Ｖ
_CC1 に略等しい第２の閾値電圧Ｖ_th2 を与えるようにな
っている。第１コンパレータ２０の（−）入力端子は、
直列接続された第１抵抗２４と第１コンデンサ２５との
間に接続されていると共に、第１トランジスタ２６のエ
ミッタに接続されている。第１抵抗２４と第１コンデン
サ２５との直列接続は、第１抵抗２４側が直流電源１０
に接続され、第１コンデンサ２５側がグランドされてい
る。第１トランジスタ２６のコレクタは抵抗２７を介し
てグランドされ、そのベースは抵抗２８を介して第１出
力ライン２１に接続されている。第１トランジスタ２６
は、第１出力ライン２１がＬレベルの場合にオン状態に
なって第１コンデンサ２５の放電路を形成し、第１出力
ライン２１がＨレベルの場合にオフ状態になって第１コ
ンデンサ２５を電源電圧Ｖ_B によって充電される状態に
おくようになっている。このような（＋）入力および
（−）入力が与えられる第１コンパレータ２０は、
（−）入力が（＋）入力よりも低い場合にはオフ状態
で、（−）入力が（＋）入力を越えることでオン状態と
なる。第１コンパレータ２０は前述したように出力段が
オープンコレクタとなっているので、第１出力ライン２
１は、第１コンパレータ２０および後述する制御手段１
７の第３トランジスタ５１の双方が共にオフの場合にの
みＨレベルとなり、それ以外ではＬレベルとなる。この
ようなオンタイマ手段１５は、後の動作説明で詳細に述
べるように、第１出力ライン２１がＨレベルになること
で、第１トランジスタ２６がオフして第１コンデンサ２
５の充電が開始し、その充電電圧が第１コンパレータ２
０に与えられると共に、第２の閾値電圧Ｖ_th2 が第１コ
ンパレータ２０に与えられて、昇圧スイッチング手段１
２のオン時間幅の計時を開始する。そして、第１コンデ
ンサ２５の充電電圧が第２の閾値電圧Ｖ_th2 を越える
と、第１コンパレータ２０のオンにより第１出力ライン
２１をＬレベルにし、昇圧スイッチング手段１２のオン
時間幅の計時を終了する。オンタイマ手段１５は第１出
力ライン２１がＨレベルになる毎にこのような動作を繰
り返す。オンタイマ手段１５は、後述するように、直流
電源１０の電源電圧Ｖ_B の値に拘らず、コイル１１に流
れる電流Ｉ_L が０から許容電流Ｉ_Lmaxに達した時点で第
１コンパレータ２０がオンに転ずるように構成されてい
る。

【００１６】オフタイマ手段１６は出力段が第１コンパ
レータ２０と同様にオープンコレクタの第２コンパレー
タ３０を有している。第２コンパレータ３０の出力端子
は第２出力ライン３１に接続されている。第２コンパレ
ータ３０の（＋）入力端子は直列接続された第３基準抵
抗３２と第４基準抵抗３３との間に接続されている。第
３基準抵抗３２と第４基準抵抗３３との直列接続は、一
端が第２電源Ｖ_CC2 に接続され、他端が第２出力ライン
３１に接続されており、第２コンパレータ３０の（＋）
入力端子に、第２出力ライン３１がＬレベルの場合に第
２電源Ｖ_CC2 を分圧した第３の閾値電圧Ｖ_th3 を与え、
第２出力ライン３１がＨレベルの場合に第３の閾値電圧
Ｖ_th3 よりも高い第２電源Ｖ_CC2 に略等しい第４の閾値
電圧Ｖ_th4 を与えるようになっている。第２コンパレー
タ３０の（−）入力端子は、直列接続された第２抵抗３
４と第２コンデンサ３５との間に接続されていると共
に、第２トランジスタ３６のエミッタに接続されてい
る。第２抵抗３４と第２コンデンサ３５との直列接続
は、第２抵抗３４側がエネルギ蓄積用コンデンサ１４に
並列に挿入された直列接続の第１分圧抵抗３７と第２分
圧抵抗３８との間に接続され、第２コンデンサ３５側が
グランドされている。第２トランジスタ３６のコレクタ
は抵抗３９を介してグランドされ、そのベースは抵抗４
０を介して第２出力ライン３１に接続されている。第２
トランジスタ３６は、第２出力ライン３１がＬレベルの
場合にオン状態になって第２コンデンサ３５の放電路を
形成し、第２出力ライン３１がＨレベルの場合にオフ状
態になって第２コンデンサ３５をエネルギ蓄積用コンデ
ンサ１４の端子電圧Ｖ_H の分圧電圧で充電される状態に
おくようになっている。このような（＋）入力および
（−）入力が与えられる第２コンパレータ３０は、
（−）入力が（＋）入力よりも低い場合にはオフ状態
で、（−）入力が（＋）入力を越えることでオン状態と
なる。第２コンパレータ３０は前述したように出力段が
オープンコレクタとなっているので、第２出力ライン３
１は、第２コンパレータ３０および後述する制御手段１
７の第４トランジスタ５２の双方が共にオフの場合にの
みＨレベルとなり、それ以外ではＬレベルとなる。この
ようなオフタイマ手段１６は、後の動作説明で詳細に述
べるように、第２出力ライン３１がＨレベルになること
で、第２トランジスタ３６がオフして第２コンデンサ３
５の充電が開始し、その充電電圧が第２コンパレータ３
０に与えられると共に、第４の閾値電圧Ｖ_th4 が第２コ
ンパレータ３０に与えられて、昇圧スイッチング手段１
２のオフ時間幅の計時を開始する。そして、第２コンデ
ンサ３５の充電電圧が第４の閾値電圧Ｖ_th4 を越える
と、第２コンパレータ３０のオンにより第２出力ライン
３１をＬレベルにし、昇圧スイッチング手段１２のオフ
時間幅の計時を終了する。オフタイマ手段１６は第２出
力ライン３１がＨレベルになる毎にこのような動作を繰
り返す。オフタイマ手段１６は、後述するように、エネ
ルギ蓄積用コンデンサ１４の端子電圧Ｖ_H の値に拘ら
ず、コイル１１に流れる電流Ｉ_L が許容電流Ｉ_Lmaxから
０になった時点で第２コンパレータ３０がオンに転ずる
ように構成されている。

【００１７】制御手段１７は、イネーブル信号入力端子
５０，第３トランジスタ５１および第４トランジスタ５
２を有している。イネーブル信号入力端子５０にはイネ
ーブル信号Ｓ_ENが与えられる。イネーブル信号Ｓ_ENは、
この昇圧回路の駆動／停止を制御する信号で、Ｈレベル
で昇圧動作を停止し、Ｌレベルで昇圧動作を許容する。
第３トランジスタ５１は、コレクタが第１出力ライン２
１に接続され、エミッタがグランドされている。そのベ
ースは、第１ダイオード５３および抵抗５４を介してイ
ネーブル信号入力端子５０に接続されていると共に、第
２ダイオード５５および抵抗５６を介して第２出力ライ
ン３１に接続され、更に、抵抗５７を介してエミッタに
接続されている。第４トランジスタ５２は、コレクタが
第２出力ライン３１に接続され、エミッタがグランドさ
れている。そのベースは、第３ダイオード５８および抵
抗５９，６０を介してイネーブル信号入力端子５０に接
続され、抵抗５９と６０との間が第３コンデンサ６１を
介してグランドされていると共に、第４ダイオード６２
および抵抗６３を介して第１出力ライン２１に接続さ
れ、更に、抵抗６４を介してエミッタに接続されてい
る。このような制御手段１７は、後の動作説明で詳細に
述べるように、イネーブル信号Ｓ_ENがＨレベルの場合、
第３トランジスタ５１および第４トランジスタ５２を共
にオン状態とし、第１出力ライン２１および第２出力ラ
イン３１をＬレベルにして、昇圧動作を停止状態にす
る。イネーブル信号Ｓ_ENがＬレベルになると、第３トラ
ンジスタ５１のオフにより第１出力ライン２１をＨレベ
ルにしてオンタイマ手段１５を駆動すると共に、第４ト
ランジスタ５２を、第３コンデンサ６１の作用によって
イネーブル信号Ｓ_ENがＬレベルになってもオン状態に保
ち、これによるオン状態の間に第１出力ライン２１から
ベース電流を供給することによってオン状態をそのまま
維持させ、オフタイマ手段１６を停止状態に保持する。
オンタイマ手段１５がオン時間幅の計時を終えて第１出
力ライン２１をＬレベルにすることで、第４トランジス
タ５２のオフにより第２出力ライン３１をＨレベルにし
てオフタイマ手段１６を駆動すると共に、第２出力ライ
ン３１から第３トランジスタ５１にベース電流を供給し
てオンタイマ手段１５を停止状態に保持する。オフタイ
マ手段１６がオフ時間幅の計時を終えて第２出力ライン
３１をＬレベルにすることで、第３トランジスタ５１の
オフにより第１出力ライン２１をＨレベルにして同様の
動作を繰り返す。

【００１８】昇圧スイッチング手段１２は、第３コンパ
レータ７０と、スイッチング素子としてのＦＥＴ７１を
有している。第３コンパレータ７０は、（＋）入力端子
が第１出力ライン２１に接続され、（−）入力端子が直
列接続の第５基準抵抗７２と第６基準抵抗７３との間に
接続されている。第５基準抵抗７２と第６基準抵抗７３
との直列接続は、一端が第３電源Ｖ_CC3 に接続され、他
端がグランドされている。第５および第６基準抵抗７
２，７３によって与えられる第５の閾値電圧は、第１出
力ライン２１のＬレベル時の電圧よりも高く、そのＨレ
ベル時の電圧よりも低くなるように設定されている。第
３コンパレータ７０の出力端子は、抵抗７４を介してＦ
ＥＴ７１のゲートに接続されていると共に、抵抗７５を
介して第３電源Ｖ_CC3 に接続されている。第３コンパレ
ータ７０は、第３電源Ｖ_CC3 を第１電源Ｖ_CC1 とは独立
に設定することによって、所望の出力電圧をＦＥＴ７１
のゲート電圧として与えることができるようになってい
る。ＦＥＴ７１は、ドレインがコイル１１の他端に接続
され、ソースがグランドされている。このような昇圧ス
イッチング手段１２は、第１出力ライン２１がＨレベル
の場合に第３コンパレータ７０のオンによりＦＥＴ７１
がオンし、第１出力ライン２１がＬレベルの場合に第３
コンパレータ７０のオフによりＦＥＴ７１がオフ状態と
なる。

【００１９】次に、オンタイマ手段１５の第１コンパレ
ータ２０が、直流電源１０の電源電圧Ｖ_B の値に拘ら
ず、コイル１１に流れる電流Ｉ_L が０から許容電流Ｉ
_Lmaxに達した時点でオンに反転することについて説明す
る。図５は図４の構成においてＦＥＴ７１がオンである
期間における直流電源１０，コイル１１，ＦＥＴ７１か
らなる回路の等価回路を示している。図５において、Ｌ
はコイル１１のインダクタンス、ｒはコイル１１の抵抗
とＦＥＴ７１のオン抵抗との和である。時刻ｔ＝０でコ
イル１１に流れる電流がＩ_L(t)＝０とすると、数式１の
関係が成立する。

【数１】数式１についてラプラス変換を行うと、数式２および数
式３が得られる。

【数２】

【数３】数式３についてラプラスの逆変換を行うと、数式４が得
られる。

【数４】時刻ｔ＝ｔ₁ でコイル１１に流れる電流がＩ_L(t₁) ＝Ｉ
_Lmaxになるとすると、数式４から数式５が得られる。

【数５】数式５からコイル１１に流れる電流がＩ_L(t₁) ＝Ｉ_Lmax
になる時刻ｔ₁ を求めると、数式６になる。

【数６】一方、図６は図４の構成において第１トランジスタ２６
がオフのときのオンタイマ手段１５の充電部の等価回路
を示している。図６において、Ｒ₁ は第１抵抗２４の抵
抗値、Ｃ₁ は第１コンデンサ２５の容量、Ｖ_C1は第１コ
ンデンサ２５の端子電圧である。時刻ｔ＝０で第１コン
デンサ２５の端子電圧がＶ_C1(t) ＝０とすると、数式７
の関係が成立する。

【数７】数式７についてラプラス変換およびその逆変換等を用い
て上述と同様に解を求めると、数式８が得られる。

【数８】時刻ｔ＝ｔ₁ で第１コンデンサ２５の端子電圧がＶ_C1(t
₁)＝第１電源Ｖ_CC1 になるとすると、数式８から数式９
が得られる。

【数９】数式９から第１コンデンサ２５の端子電圧がＶ_C1(t₁)＝
Ｖ_CC1 になる時刻ｔ₁ を求めると、数式１０になる。

【数１０】数式６と数式１０とから、ｒ・Ｉ_Lmax＝Ｖ_CC1 Ｌ／ｒ＝Ｒ₁ ・Ｃ₁ が成立すれば、電源電圧Ｖ_B の値に拘らず、コイル１１
に流れる電流がＩ_L ＝Ｉ_Lmaxとなった時点で、第１コン
パレータ２０がオンとなりオンタイマ手段１５が昇圧ス
イッチング手段１２のオン時間の計時を終了することと
なる。オンタイマ手段１５はこのような関係が成立する
ように構成されている。すなわち、許容電流Ｉ_Lmax，コ
イル１１の抵抗とＦＥＴ７１のオン抵抗との和ｒおよび
コイル１１のインダクタンスＬは昇圧回路を設計すると
定められる値であり、これらに対応して上述の関係を満
足するように第１電源Ｖ_CC1 ，第１抵抗２４の抵抗値Ｒ
₁ および第１コンデンサ２５の容量Ｃ₁ が設定されてい
る。

【００２０】次に、オフタイマ手段１６の第２コンパレ
ータ３０が、エネルギ蓄積用コンデンサ１４の端子電圧
Ｖ_H の値に拘らず、コイル１１に流れる電流Ｉ_L が許容
電流Ｉ_Lmaxから０になった時点でオンに反転することに
ついて説明する。図７は図４の構成においてＦＥＴ７１
がオフである期間における直流電源１０，コイル１１，
ダイオード１３，エネルギ蓄積用コンデンサ１４からな
る回路の等価回路を示している。図７において、Ｌはコ
イル１１のインダクタンス、ｒ’はコイル１１の抵抗と
等価的ダイオード抵抗分との和、Ｃ₀ はエネルギ蓄積用
コンデンサ１４の容量である。時刻ｔ＝０でエネルギ蓄
積用コンデンサ１４の端子電圧がＶ_H であるとすると、
数式１１の関係が成立する。

【数１１】時刻ｔ＝０でコイル１１に流れる電流がＩ_L(0)＝Ｉ_Lmax
の条件下で数式１１を解くと、数式１２が得られる。

【数１２】数式１２より、コイル１１に流れる電流Ｉ_L(t)は周期β
で振動することがわかる。時刻ｔ＝ｔ₂ でコイル１１に
流れる電流がＩ_L(t₂) ＝０になるとすれば、数式１２か
ら数式１３が、数式１３から数式１４が、更に数式１４
から数式１５が得られる。

【数１３】

【数１４】

【数１５】数式１５において、数式１６に示されるように仮定し、
コイル１１に流れる電流がＩ_L(t₂) ＝０になる時刻ｔ₂
を求めると、数式１７になる。

【数１６】

【数１７】一方、図８は図４の構成において第２トランジスタ３６
がオフのときのオフタイマ手段１６の充電部の等価回路
を示している。図８において、Ｃ₀ はエネルギ蓄積用コ
ンデンサ１４の容量、Ｒ₃ は第１分圧抵抗３７の抵抗
値、Ｒ₄ は第２分圧抵抗３８の抵抗値、Ｒ₂ は第２抵抗
３４の抵抗値、Ｃ₂ は第２コンデンサ３５の容量であ
る。時刻ｔ＝０でエネルギ蓄積用コンデンサ１４の端子
電圧がＶ_H であるとすると、オフタイマ手段１６の計時
期間中のＶ_H 変化は通常小さいので、数式１８の関係が
成立する。

【数１８】時刻ｔ＝０で第２コンデンサ３５の端子電圧がＶ_C2(0)
＝０の条件下で数式１８を解くと、数式１９が得られ
る。

【数１９】時刻ｔ＝ｔ₂ で第２コンデンサ３５の端子電圧がＶ_C2(t
₂)＝第２電源Ｖ_CC2 になるとすると、数式１９から、時
刻ｔ₂ を表す数式２０が得られる。

【数２０】数式２０において、Ｖ_CC2 ≪ｋ・Ｖ_H と仮定すると、数
式２１になる。なお、ｋ＝Ｒ₄ ／（Ｒ₃ ＋Ｒ₄ ）であ
る。

【数２１】数式１７と数式２１とから、｛Ｃ₂ ・（Ｒ₂ ＋Ｒ₃ ）・Ｖ_CC2 ｝／ｋ＝Ｌ・Ｉ_Lmax が成立すれば、エネルギ蓄積用コンデンサ１４の端子電
圧Ｖ_H の値に拘らず、コイル１１に流れる電流Ｉ_L がＩ
_Lmaxから減少しＩ_L ＝０となった時点で、第２コンパレ
ータ３０がオンとなりオフタイマ手段１６が昇圧スイッ
チング手段１２のオフ時間の計時を終了することとな
る。オフタイマ手段１６はこのような関係が成立するよ
うに構成されている。すなわち、許容電流Ｉ_Lmaxおよび
コイル１１のインダクタンスＬは昇圧回路を設計すると
定められる値であり、これらに対応して上述の関係を満
足するように第２抵抗３４の抵抗値Ｒ₂ ，第２コンデン
サ３５の容量Ｃ₂ ，分圧抵抗３７および３８の抵抗値Ｒ
₃ およびＲ₄ ，第２電源Ｖ_CC2が設定されている。

【００２１】図９は図４の構成の動作タイミングチャー
トで、図９を併用して図４の構成の動作を以下に説明す
る。

【００２２】イネーブル信号入力端子５０のイネーブル
信号Ｓ_ENがＨレベルの状態では、制御手段１７の第３ト
ランジスタ５１および第４トランジスタ５２が共にオン
状態で、第１出力ライン２１および第２出力ライン３１
は共にＬレベルとなり、昇圧回路は停止状態におかれ
る。すなわち、第１出力ライン２１のＬレベルにより、
昇圧スイッチング手段１２の第３コンパレータ７０はオ
フでＦＥＴ７１は駆動されず、また、オンタイマ手段１
５は第１トランジスタ２６がオン状態となるため第１コ
ンデンサ２５の充電は行わない。オンタイマ手段１５の
第１コンパレータ２０には、（＋）入力として分圧され
た第１の閾値電圧Ｖ_th1 が与えられ、（−）入力として
第１トランジスタ２６がオンのために略０Ｖが与えられ
るので、第１コンパレータ２０はオフ状態におかれる。
第２出力ライン３１のＬレベルにより、オフタイマ手段
１６は第２トランジスタ３６がオン状態となるため第２
コンデンサ３５の充電は行わない。オフタイマ手段１６
の第２コンパレータ３０には、（＋）入力として分圧さ
れた第３の閾値電圧Ｖ_th3 が与えられ、（−）入力とし
て第２トランジスタ３６がオンのために略０Ｖが与えら
れるので、第２コンパレータ３０もオフ状態におかれ
る。

【００２３】時刻Ｔ₀ でイネーブル信号Ｓ_ENがＬレベル
になると、第３トランジスタ５１はオフになるが、第４
トランジスタ５２は第３コンデンサ６１の作用によりオ
ン状態を保持する。オンタイマ手段１５の第１コンパレ
ータ２０はオフ状態になっているため、第３トランジス
タ５１のオフで、第１出力ライン２１がＨレベルにな
る。第１出力ライン２１がＨレベルになると、昇圧スイ
ッチング手段１２の第３コンパレータ７０がオンしＦＥ
Ｔ７１がオン状態となって、コイル１１に電流Ｉ_L が流
れ始める。また、第１出力ライン２１がＨレベルになる
と、オンタイマ手段１５の第１トランジスタ２６がオフ
して第１コンデンサ２５の充電が開始され、その端子電
圧が第１コンパレータ２０に与えられる共に、第１の閾
値電圧Ｖ_th1 よりも高い第１電源Ｖ_CC1 に略等しい第２
の閾値電圧Ｖ_th2 が第１コンパレータ２０に与えられ
て、オンタイマ手段１５が昇圧スイッチング手段１２の
オン時間の計時を開始する。更に、第１出力ライン２１
がＨレベルになると、第１出力ライン２１から抵抗６３
および第４ダイオード６２を通して制御手段１７の第４
トランジスタ５２にベース電流が供給され、第４トラン
ジスタ５２がそのままオン状態を維持する。すなわち、
制御手段１７の第４トランジスタ５２は、イネーブル信
号Ｓ_ENがＨレベルからＬレベルに反転した場合、イネー
ブル信号Ｓ_ENのＬレベルへの反転直後の間は第３コンデ
ンサ６１の充電電圧によってオン状態を保持し、このオ
ン状態の間に第１出力ライン２１から供給されるベース
電流によってオン状態をそのまま維持する。従って、第
２出力ライン３１はＬレベルのままであり、オフタイマ
手段１６は駆動されない。

【００２４】オンタイマ手段１５の第１コンデンサ２５
の充電が進み、時刻Ｔ₁ で第１コンデンサ２５の端子電
圧が第２の閾値電圧Ｖ_th2 を越えると、第１コンパレー
タ２０がオンとなり、第１出力ライン２１がＬレベルに
なる。第１出力ライン２１がＬレベルになると、昇圧ス
イッチング手段１２の第３コンパレータ７０がオフして
ＦＥＴ７１がオフ状態になり、コイル１１に流れる電流
Ｉ_L が０に向かって減少し始める。オンタイマ手段１５
は、構成説明で述べたように、直流電源１０の電源電圧
Ｖ_B の値に拘らず、コイル１１に流れる電流Ｉ_L が許容
電流Ｉ_Lmaxに達した時点で第１コンパレータ２０がオン
に反転するように構成されている。従って、コイル１１
に流れる電流Ｉ_L は、許容電流Ｉ_Lmaxに達した後、０に
向かって減少することとなる。また、第１出力ライン２
１がＬレベルになると、オンタイマ手段１５の第１トラ
ンジスタ２６がオン状態となり、第１コンデンサ２５の
放電が開始すると共に、第２の閾値電圧Ｖ_th2 よりも低
い第１の閾値電圧Ｖ_th1 が第１コンパレータ２０に与え
られる。従って、オンタイマ手段１５の第１コンパレー
タ２０は、第１コンデンサ２５の端子電圧が第１の閾値
電圧Ｖ_th1 以下に下がるまでは、オン状態を継続するこ
ととなる。更に、第１出力ライン２１がＬレベルになる
と、ベース電流の供給が絶たれて制御手段１７の第４ト
ランジスタ５２がオフ状態となる。第３コンデンサ６１
は、イネーブル信号Ｓ_ENがＨレベルからＬレベルへの反
転後第１出力ライン２１からベース電流が供給されるま
での間第４トランジスタ５２をオン状態におく機能を有
しているだけであり、この時点では電荷は０である。従
って、第３コンデンサ６１の作用によって第４トランジ
スタ５２がオン状態を保持することはない。

【００２５】制御手段１７の第４トランジスタ５２がオ
フすると、オフタイマ手段１６の第２コンパレータ３０
もオフ状態であるため、第２出力ライン３１がＨレベル
となる。第２出力ライン３１がＨレベルになると、オフ
タイマ手段１６の第２トランジスタ３６がオフして第２
コンデンサ３５の充電が開始され、その端子電圧が第２
コンパレータ３０に与えられる共に、第３の閾値電圧Ｖ
_th3 よりも高い第２電源Ｖ_CC2に略等しい第４の閾値電
圧Ｖ_th4 が第２コンパレータ３０に与えられて、オフタ
イマ手段１６が昇圧スイッチング手段１２のオフ時間の
計時を開始する。また、第２出力ライン３１がＨレベル
になると、第２出力ライン３１から抵抗５６および第２
ダイオード５５を通して制御手段１７の第３トランジス
タ５１にベース電流が供給され、第３トランジスタ５１
がオン状態となる。

【００２６】オンタイマ手段１５の第１コンデンサ２５
の放電が進み、時刻Ｔ₂ で第１コンデンサ２５の端子電
圧が第１の閾値電圧Ｖ_th1 以下にさがると、第１コンパ
レータ２０がオフ状態になる。制御手段１７の第３トラ
ンジスタ５１は上述したようにオン状態であるので、第
１出力ライン２１はＬレベルのままで、オンタイマ手段
１５は駆動されない。

【００２７】オフタイマ手段１６の第２コンデンサ３５
の充電が進み、時刻Ｔ₃ で第２コンデンサ３５の端子電
圧が第４の閾値電圧Ｖ_th4 を越えると、第２コンパレー
タ３０がオンとなり、第２出力ライン３１がＬレベルに
なる。オフタイマ手段１６は、構成説明で述べたよう
に、エネルギ蓄積用コンデンサ１４の端子電圧Ｖ_H の値
に拘らず、コイル１１に流れる電流Ｉ_L が許容電流Ｉ
_Lmaxから０になった時点で第２コンパレータ３０がオン
に転ずるように構成されている。従って、コイル１１に
流れる電流Ｉ_L が許容電流Ｉ_Lmaxから０になった時点
で、第２コンパレータ３０がオンに反転する。第２出力
ライン３１がＬレベルになると、オフタイマ手段１６の
第２トランジスタ３６がオン状態となり、第２コンデン
サ３５の放電を開始すると共に、第４の閾値電圧Ｖ_th4
よりも低い第３の閾値電圧Ｖ_th3 が第２コンパレータ３
０に与えられる。従って、第２コンパレータ３０は、第
２コンデンサ３５の端子電圧が第３の閾値電圧Ｖ_th3 以
下に下がるまでは、オン状態を継続することとなる。ま
た、第２出力ライン３１がＬレベルになると、ベース電
流の供給が絶たれて制御手段１７の第３トランジスタ５
１がオフ状態となる。

【００２８】制御手段１７の第３トランジスタ５１がオ
フすると、オンタイマ手段１５の第１コンパレータ２０
もオフ状態になっているので、第１出力ライン２１がＨ
レベルになる。第１出力ライン２１がＨレベルになる
と、前述したように、昇圧スイッチング手段１２のＦＥ
Ｔ７１がオン状態となってコイル１１に再び電流Ｉ_L が
流れ始めると共に、オンタイマ手段１５が昇圧スイッチ
ング手段１２のオン時間の計時を開始し、更に、第１出
力ライン２１から制御手段１７の第４トランジスタ５２
にベース電流が供給され、第４トランジスタ５２がオン
状態になる。オフタイマ手段１６の第２コンデンサ３５
の放電が進み、時刻Ｔ₄ で第２コンデンサ３５の端子電
圧が第３の閾値電圧Ｖ_th3 以下にさがると、第２コンパ
レータ３０がオフ状態になる。制御手段１７の第４トラ
ンジスタ５２は上述したようにオン状態であるので、第
２出力ライン３１はＬレベルのままで、オフタイマ手段
１６は駆動されない。

【００２９】オンタイマ手段１５の第１コンデンサ２５
の充電が進み、時刻Ｔ₅ で第１コンデンサ２５の端子電
圧が第２の閾値電圧Ｖ_th2 を越えると、第１コンパレー
タ２０がオンとなり、第１出力ライン２１がＬレベルに
なって、同様の動作を繰り返す。イネーブル信号Ｓ_ENが
任意の時刻にＨレベルになれば、制御手段１７の第３ト
ランジスタ５１および第４トランジスタ５２がオン状態
となり、第１出力ライン２１および第２出力ライン３１
がＬレベルになって、昇圧動作を停止する。

【００３０】以上の説明から明らかなように、イネーブ
ル信号Ｓ_ENがＬレベルの間、オンタイマ手段１５とオフ
タイマ手段１６とが交互に駆動され、コイル１１に流れ
る電流Ｉ_L が図９に示されるように適切に制御されるこ
ととなる。オンタイマ手段１５が駆動されている間すな
わち第１出力ライン２１がＨレベルの間は、第１出力ラ
イン２１から制御手段１７の第４トランジスタ５２にベ
ース電流が供給されてオフタイマ手段１６の駆動が停止
され、また、オフタイマ手段１６が駆動されている間す
なわち第２出力ライン３１がＨレベルの間は、第２出力
ライン３１から制御手段１７の第３トランジスタ５１に
ベース電流が供給されてオンタイマ手段１５の駆動が停
止されるので、オンタイマ手段１５とオフタイマ手段１
６とが確実に排他的に動作することとなる。

【００３１】図１０は本発明による直流昇圧回路の実施
の形態の別の例を示す回路図である。

【００３２】本例の特徴は、図４のオンタイマ手段１５
に代えて比較手段８０を設けることにある。比較手段８
０は、出力段がオープンコレクタの第４コンパレータ８
１を有している。第４コンパレータ８１の出力端子は第
１出力ライン２１に接続されている。第４コンパレータ
８１の（＋）入力端子は直列接続された第７基準抵抗８
２と第８基準抵抗８３との間に接続されている。第７基
準抵抗８２と第８基準抵抗８３との直列接続は、一端が
第４電源Ｖ_CC4 に接続され、他端が第１出力ライン２１
に接続されており、第４コンパレータ８０の（＋）入力
端子に、第１出力ライン２１がＬレベルの場合に第４電
源Ｖ_CC4 を分圧した第６の閾値電圧Ｖ_th6 を与え、第１
出力ライン２１がＨレベルの場合に第６の閾値電圧Ｖ
_th6 よりも高い第４電源Ｖ_CC4 に略等しい第７の閾値電
圧Ｖ_th7 を与えるようになっている。第４電源Ｖ_CC4
は、昇圧スイッチング手段１２のＦＥＴ７１のオン抵抗
Ｒ_ONとコイル１１の許容電流Ｉ_Lmaxとにより、Ｒ_ON×Ｉ
_Lmaxとなるように設定されている。第４コンパレータ８
１の（−）入力端子は、ダイオード８４を介して第１出
力ライン２１に接続されていると共にコンデンサ８５を
介してグランドされ、更に、抵抗８６を介してコイル１
１と昇圧スイッチング手段１２のＦＥＴ７１との間に接
続されて、その（−）入力端子にコイル１１とＦＥＴ７
１との間の接続点電位Ｖ_Jが与えられるようになってい
る。このような比較手段８０は、第１出力ライン２１が
Ｈレベルの場合に、ダイオード８４がオフとなり、第４
コンパレータ８１が第７の閾値電圧Ｖ_th7 と接続点電位
Ｖ_Jとの比較を行ない、接続点電位Ｖ_Jが第７の閾値電
圧Ｖ_th7 に達することで、すなわち電流Ｉ_Lが許容電流
Ｉ_Lmaxに達することで、第４コンパレータ８１がオンと
なる。第１出力ラインがＬレベルの場合には、ダイオー
ド８４がオンとなり、第４コンパレータ８１の（−）入
力が第６の閾値電圧Ｖ_th6 よりも低い第１出力ライン２
１のＬレベルとなって、第４コンパレータ８１をオフ状
態にする。その他の構成は図４で述べた通りである。

【００３３】ＦＥＴは、ゲート電圧を十分高くして駆動
すると、ソース・ドレイン間電圧Ｖ_DSとドレイン電流Ｉ
_Dとの間に図１１の関係が成立し、そのオン抵抗Ｒ_ONは
略一定でＶ_DS＝Ｒ_ON×Ｉ_Dが成立する。そのため、昇圧
スイッチング手段１２のＦＥＴ７１がオンの間、接続点
電位Ｖ_Jはコイル１１に流れる電流Ｉ_Lに比例して増加
し、Ｖ_J＝Ｒ_ON×Ｉ_Lの関係が成立する。従って、接続
点電位Ｖ_JがＲ_ON×Ｉ_Lmaxに達した時点で第４コンパレ
ータ８１を反転させるようにすれば、コイル１１に流れ
る電流Ｉ_Lが許容電流Ｉ_Lmaxに達した時点で昇圧スイッ
チング手段１２のＦＥＴ７１がオフされることとなる。
この観点から、第４電源Ｖ_CC4 はＶ_CC4＝Ｒ_ON×Ｉ_Lmax
に設定されている。

【００３４】以上のごとき構成で、イネーブル信号Ｓ_EN
がＨレベルの状態では、制御手段１７の第３トランジス
タ５１がオンで、第１出力ライン２１はＬレベルにな
る。従って、スイッチング手段１２のＦＥＴ７１はオフ
状態で、コイル１１に電流Ｉ_Lは流れない。比較手段８
０の第４コンパレータ８１は、（＋）入力として分圧電
圧である第６の閾値電圧Ｖ_th6 が与えられ、（−）入力
にはダイオード８４がオンであるため略０Ｖが与えられ
るので、オフ状態におかれる。オフタイマ手段１６の動
作については図４で述べた通りである。

【００３５】イネーブル信号Ｓ_ENがＬレベルになると、
制御手段１７の第３トランジスタ５１がオフして第１出
力ライン２１がＨレベルとなり、昇圧スイッチング手段
１２のＦＥＴ７１がオン状態となってコイル１１に電流
Ｉ_L が流れ始めると共に、第４コンパレータ８１に第４
電源Ｖ_CC4 （＝Ｒ_ON×Ｉ_Lmax）に略等しい第７の閾値電
圧Ｖ_th7 が与えられる。コイル１１に流れる電流Ｉ_L の
増加に伴って接続点電位Ｖ_Jが上昇し、電流Ｉ_L が許容
電流Ｉ_Lmaxに達すると接続点電位Ｖ_JがＲ_ON×Ｉ_Lmaxと
なり、比較手段８０の第４コンパレータ８１がオンとな
る。これにより、第１出力ライン２１がＬレベルとな
り、昇圧スイッチング手段１２のＦＥＴ７１がオフして
電流Ｉ_L が許容電流Ｉ_Lmaxから０に向かって下降し始め
ると共に、図４で述べたように、第２出力ライン３１が
Ｈレベルとなってオフタイマ手段１６がオフ時間の計時
を開始する。更に、第１出力ライン２１がＬレベルにな
ることで、比較手段８０の第４コンパレータ８１の
（＋）入力には分圧電圧である第６の閾値電圧Ｖ_th6 が
与えられる。第４コンパレータ８１の（−）入力は、ダ
イオード８４がオンであるので、第６の閾値電圧Ｖ_th6
よりも低い第１出力ライン２１のＬレベルとなり、第４
コンパレータ８１はオフ状態になる。また、制御手段１
７の第３トランジスタ５１が第２出力ライン３１から供
給されるベース電流によってオン状態となり、第１出力
ライン２１のＬレベルはそのまま保持される。オフタイ
マ手段１６は図４で述べたようにコイル１１に流れる電
流Ｉ_L が０になった時点で第２出力ライン３１をＬレベ
ルにするので、制御手段１７の第３トランジスタ５１が
オフして第１出力ライン２１が再びＨレベルになり、比
較手段８０が駆動される。イネーブル信号Ｓ_ENがＨレベ
ルになるまで上述の動作が繰り返される。オフタイマ手
段１６の動作については図４で述べた通りである。

【００３６】図１０において昇圧スイッチング手段１２
のスイッチング素子としてＦＥＴ７１を用いたが、これ
に限定するものではなく、例えばバイポーラトランジス
タ等を用いることもできる。バイポーラトランジスタの
エミッタ・コレクタ間電圧はコレクタ電流の増加に伴っ
て略比例的に上昇するので、コレクタ電流として許容電
流Ｉ_Lmaxが流れた時のエミッタ・コレクタ間電圧をＶ_TH
とすれば、比較手段８０の第４電源Ｖ_CC4 をＶ_CC4 ＝Ｖ
_THに設定すればよい。

【００３７】図１２は本発明によるソレノイド駆動装置
の実施の形態の一例を示す構成図で、本例では内燃機関
への燃料噴射をソレノイドの励磁／非励磁によって調節
する燃料噴射弁の駆動を例に説明する。

【００３８】図１２において、９０はソレノイド、９１
は図４または図１０の直流昇圧回路、９２は駆動制御回
路、９３は定電流回路である。

【００３９】ソレノイド９０は、内燃機関への燃料噴射
を調節する燃料噴射弁のソレノイドで、その励磁で燃料
噴射弁が開弁して内燃機関に燃料が噴射供給され、その
非励磁で燃料噴射弁が閉弁して燃料の噴射供給が停止さ
れる。ソレノイド９０の一端はグランドされ、その他端
は、ソレノイド９０に流れる負荷電流Ｉ_DRVを検出する
ための電流検出抵抗９４を介して、スイッチング素子と
しての第１のＰチャンネル型ＦＥＴ９５のドレインおよ
び第２のＰチャンネル型ＦＥＴ９６のドレインに接続さ
れている。第１のＦＥＴ９２は、ソースに直流昇圧回路
９１の昇圧電圧Ｖ_Hを受け、ゲートが駆動制御回路９２
に接続されており、駆動制御回路９２によってオン／オ
フされるようになっている。第２のＦＥＴ９３は、ソー
スに定電流回路９３の出力を受け、ゲートが駆動制御回
路９２に接続されており、駆動制御回路９２によってオ
ン／オフされるようになっている。電流検出抵抗９４は
その両端が電流検出回路９７に接続され、電流検出回路
９７によって検出された負荷電流Ｉ_DRVが駆動制御回路
９２に与えられるようになっている。なお、ダイオード
９８およびツェナーダイオード９９はサージ吸収回路で
ある。

【００４０】直流昇圧回路９１は、図４または図１０で
述べたように直流電源１０に接続され、昇圧電圧Ｖ_Hを
第１のＦＥＴ９５を介してソレノイド９０に与えるよう
になっていると共に昇圧電圧Ｖ_Hを駆動制御回路９２に
与えるようになっており、更に、イネーブル信号入力端
子５０（図４または図１０参照）に駆動制御回路９２か
らイネーブル信号Ｓ_ENを入力するようになっている。定
電流回路９３は、直流電源１０に接続され、定電流制御
された保持電流を第２のＦＥＴ９６を介してソレノイド
９０に与えるようになっている。駆動制御回路９２は、
ソレノイド駆動信号Ｓ_D を受ける駆動信号入力端子１０
０を有し、ソレノイド駆動信号Ｓ_D がアクティブになる
と、第１のＦＥＴ９５をオンにし、負荷電流Ｉ_DRVが所
定電流値まで上昇することで第１のＦＥＴ９５をオフす
る機能と、第１のＦＥＴ９５をオフした後負荷電流Ｉ
_DRVが略保持電流値まで降下することで、第２のＦＥＴ
９６をオンにし、ソレノイド駆動信号Ｓ_D がアクティブ
からインアクティブになることで第２のＦＥＴ９６をオ
フする機能と、第１のＦＥＴ９５のオフにより直流昇圧
回路９１がソレノイド９０から切り離された後にイネー
ブル信号Ｓ_ENをＨレベルからＬレベルにし、直流昇圧回
路９１の昇圧電圧Ｖ_Hが所定電圧値に達することでイネ
ーブル信号Ｓ_ENをＬレベルからＨレベルにする機能とを
有している。

【００４１】図１３は図１２の構成の動作タイミングチ
ャートで、図１３を併用して図１２の構成の動作を以下
に説明する。

【００４２】ソレノイド駆動信号Ｓ_Dは、本例では、Ｈ
レベルでアクティブ、Ｌレベルでインアクティブであ
る。ソレノイド駆動信号Ｓ_Dがアクティブになると、駆
動制御回路９２が第１のＦＥＴ９５をオンし、直流昇圧
回路９１の昇圧電圧Ｖ_Hがソレノイド９０に印加され
る。これにより、ソレノイド９０に流れる負荷電流Ｉ
_DRVが急峻に立上り、燃料噴射弁が短時間で開弁する。
負荷電流Ｉ_DRVが所定電流値まで上昇すると、駆動制御
回路９２が第１のＦＥＴ９５をオフする。これにより、
直流昇圧回路９１がソレノイド９０から切り離され、エ
ネルギ蓄積用コンデンサ１４（図４または図１０参照）
から余分なエネルギが放出されることが防止される。第
１のＦＥＴ９５のオフで負荷電流Ｉ_DRVが下降し略保持
電流値に達すると、駆動制御手段９２が第２のＦＥＴ９
６をオンし、定電流回路９３からソレノイド９０に保持
電流が供給される。これにより、燃料噴射弁は開弁状態
に保持される。また、第１のＦＥＴ９５のオフにより直
流昇圧回路９１がソレノイド９０から切り離されると、
駆動制御回路９２がイネーブル信号Ｓ_ENをＨレベルから
Ｌレベルにし、これにより直流昇圧回路９１の昇圧動作
が開始する。駆動制御回路９２は、ソレノイド駆動信号
Ｓ_Dがアクティブからインアクティブになることで第２
のＦＥＴ９６をオフし、これにより燃料噴射弁が閉弁す
る。また、駆動制御回路９２は、直流昇圧回路９１の昇
圧電圧Ｖ_Hが所定電圧値に達することでイネーブル信号
Ｓ_ENをＬレベルからＨレベルにし、これにより直流昇圧
回路９１の昇圧動作が停止し、次回のソレノイド９０の
駆動に備えられる。

【００４３】図１２の例では燃料噴射弁のソレノイドの
駆動を例に説明したが、これに限定されるものではない
ことは勿論である。

【００４４】

【発明の効果】以上説明したように本発明によれば、コ
イルに流れる電流が０から所定の電流値に立上るまでの
時間幅となるように昇圧スイッチング手段のオン時間を
計時するオンタイマ手段と、コイルに流れる電流が所定
の電流値から０に立下るまでの時間幅となるように昇圧
スイッチング手段のオフ時間を計時するオフタイマ手段
とを交互に作動させ、オンタイマ手段のオン時間および
オフタイマ手段のオフ時間に従って昇圧スイッチング手
段をオン／オフするように構成したので、コイルに流れ
る電流が０から所定の電流値に立上るまでの間オンし、
所定の電流値から０に立下るまでの間オフするように昇
圧スイッチング手段が制御されることとなり、電流検出
抵抗を用いることなく、昇圧スイッチング手段のオン／
オフ制御を適切に行うことが可能となる。そのため、エ
ネルギ蓄積時間を短くすることができると共に、電流検
出抵抗を用いることによる弊害、すなわち、電流検出抵
抗による電力損失および発熱、電流検出抵抗自体の寸法
が比較的大となることによる装置の大型化、電流検出抵
抗の抵抗値を小さくした場合のノイズ耐力等の問題を生
じることがない。

【００４５】また、本発明によれば、オンタイマ手段に
代えて、コイルと昇圧スイッチング手段との間の接続点
電位を入力し、接続点電位と所定の電圧値との比較に基
づいて、コイルに流れる電流が０から所定の電流値に立
上るまでの間、昇圧スイッチング手段をオン状態にする
比較手段を設け、この比較手段とオフタイマ手段とを交
互に作動させることによって昇圧スイッチング手段をオ
ン／オフするように構成したので、上述と同様の効果を
奏することができる。

【００４６】また、本発明によれば、このような直流昇
圧回路を用いたソレノイド駆動装置を提供することがで
き、電力損失および発熱の低減、装置の小型化およびノ
イズ耐力の向上等に有効なソレノイド駆動装置を提供す
ることができる。

【図面の簡単な説明】

【図１】図１は直流昇圧回路の従来例を示す回路図であ
る。

【図２】図２はコイルに流れる電流とスイッチング手段
のオン／オフ時間との関係を説明するための説明図で、
スイッチング手段のオン／オフ時間が不適切な場合を示
している。

【図３】図３はコイルに流れる電流とスイッチング手段
のオン／オフ時間との関係を説明するための説明図で、
スイッチング手段のオン／オフ時間が適切な場合を示し
ている。

【図４】図４は本発明による直流昇圧回路の実施の形態
の一例を示す回路図である。

【図５】図５は図４の構成においてＦＥＴ７１がオンで
ある期間における直流電源１０，コイル１１，ＦＥＴ７
１からなる回路の等価回路を示す。

【図６】図６は図４の構成において第１トランジスタ２
６がオフのときのオンタイマ手段１５の充電部の等価回
路を示す。

【図７】図７は図４の構成においてＦＥＴ７１がオフで
ある期間における直流電源１０，コイル１１，ダイオー
ド１３，エネルギ蓄積用コンデンサ１４からなる回路の
等価回路を示す。

【図８】図８は図４の構成において第２トランジスタ３
６がオフのときのオフタイマ手段１６の充電部の等価回
路を示している。

【図９】図９は図４の構成の動作タイミングチャートで
ある。

【図１０】図１０は本発明による直流昇圧回路の実施の
形態の別の例を示す回路図である。

【図１１】図１１はＦＥＴのソース・ドレイン間電圧と
ドレイン電流との関係を説明するための説明図である。

【図１２】図１２は本発明によるソレノイド駆動装置の
実施の形態の一例を示す構成図である。

【図１３】図１３は図１２の構成の動作タイミングチャ
ートである。

【符号の説明】

１０直流電源１１コイル１２昇圧スイッチング手段１４エネルギ蓄積用コンデンサ１５オンタイマ手段１６オフタイマ手段１７制御手段２０，３０，８１コンパレータ２１第１出力ライン２２，２３，３２，３３，８２，８３基準抵抗２４，３４抵抗２５，３５，６１コンデンサ２６，３６，５１，５２トランジスタ３１第２出力ライン３７，３８第１および第２分圧抵抗５０イネーブル信号入力端子７１ＦＥＴ８０比較手段９０ソレノイド９１直流昇圧回路９２駆動制御回路９３定電流回路

Claims

【特許請求の範囲】

【請求項１】直流電源と、前記直流電源に一端が接続されたコイルと、前記コイルの他端と前記直流電源との間に挿入された昇
圧スイッチング手段と、前記昇圧スイッチング手段に並列に挿入されたエネルギ
蓄積用コンデンサと、前記直流電源の電源電圧を入力し、前記コイルに流れる
電流が０から所定の電流値に立上るまでの時間幅となる
ように、前記昇圧スイッチング手段のオン時間を計時す
るオンタイマ手段と、前記エネルギ蓄積用コンデンサの端子電圧を入力し、前
記コイルに流れる電流が前記所定の電流値から０に立下
るまでの時間幅となるように、前記昇圧スイッチング手
段のオフ時間を計時するオフタイマ手段と、前記オンタイマ手段と前記オフタイマ手段とを交互に駆
動し、前記オンタイマ手段および前記オフタイマ手段の
オン時間およびオフ時間に従って前記昇圧スイッチング
手段をオン／オフする制御手段とを有する直流昇圧回
路。
【請求項２】前記オンタイマ手段と前記制御手段とを
接続する第１出力ラインと、前記オフタイマ手段と前記
制御手段とを接続する第２出力ラインとを有し、前記オンタイマ手段は、前記第１出力ラインが第１レベ
ルになることで前記オン時間の計時を開始し、前記オン
時間の計時終了で前記第１出力ラインを前記第１レベル
から第２レベルに反転させ、前記オフタイマ手段は、前記第２出力ラインが前記第１
レベルになることで前記オフ時間の計時を開始し、前記
オフ時間の計時終了で前記第２出力ラインを前記第１レ
ベルから前記第２レベルに反転させ、前記制御手段は、前記オンタイマ手段が前記第１出力ラ
インを前記第１レベルから前記第２レベルに反転させる
ことで、前記第１出力ラインを前記第２レベルに保持す
ると共に前記第２出力ラインを前記第１レベルに制御
し、前記オフタイマ手段が前記第２出力ラインを前記第
１レベルから前記第２レベルに反転させることで、前記
第２出力ラインを前記第２レベルに保持すると共に前記
第１出力ラインを前記第１レベルに制御し、および、前
記第１出力ラインが前記第１レベルの間前記昇圧スイッ
チング手段をオンし、前記第１出力ラインが前記第２レ
ベルの間前記昇圧スイッチング手段をオフする請求項１
に記載の直流昇圧回路。
【請求項３】前記オンタイマ手段が、前記第１出力ラインが前記第１レベルになることで、前
記直流電源によって充電されるコンデンサ回路と、前記第１出力ラインが前記第１レベルの間、所定の閾値
電圧を与える基準電圧回路と、前記コンデンサ回路の出力電圧が前記基準電圧回路の前
記所定の閾値電圧を越えることで、前記第１出力ライン
を前記第１レベルから前記第２レベルに反転させるコン
パレータ手段とを有する請求項２に記載の直流昇圧回
路。
【請求項４】前記オンタイマ手段の前記コンデンサ回
路が、前記直流電源とグランドとの間に挿入された直列
接続の抵抗およびコンデンサを有し、前記オンタイマ手段の前記基準電圧回路が、所定の電源
を有し、前記第１出力ラインが前記第１レベルの間前記
所定の電源に略等しい前記所定の閾値電圧を与えるよう
に構成されていると共に、前記オンタイマ手段が、ｒ×Ｉ_Lmax＝Ｖ_CC1 Ｌ／ｒ＝Ｒ₁×Ｃ₁ ここで、ｒは前記コイルの抵抗と前記昇圧スイッチング
手段のオン抵抗との和、Ｉ_Lmaxは前記所定の電流値、Ｖ
_CC1は前記所定の電源の電圧値、Ｌは前記コイルのイン
ダクタンス、Ｒ₁は前記コンデンサ回路の前記抵抗の抵
抗値、Ｃ₁は前記コンデンサ回路の前記コンデンサの容
量である、を満足するように構成されている請求項３に
記載の直流昇圧回路。
【請求項５】前記オフタイマ手段が、前記第２出力ラインが前記第１レベルになることで、前
記エネルギ蓄積用コンデンサの端子電圧によって充電さ
れるコンデンサ回路と、前記第２出力ラインが前記第１レベルの間、所定の閾値
電圧を与える基準電圧回路と、前記コンデンサ回路の出力電圧が前記基準電圧回路の前
記所定の閾値電圧を越えることで、前記第２出力ライン
を前記第１レベルから前記第２レベルに反転させるコン
パレータ手段とを有する請求項２に記載の直流昇圧回
路。
【請求項６】前記オフタイマ手段の前記コンデンサ回
路が、前記エネルギ蓄積用コンデンサの端子電圧を分圧
する第１分圧抵抗および第２分圧抵抗の直列接続からな
る分圧回路と、前記分圧回路の分圧電圧とグランドとの
間に挿入された直列接続の抵抗およびコンデンサを有
し、前記オフタイマ手段の前記基準電圧回路が、所定の電源
を有し、前記第２出力ラインが前記第１レベルの間前記
前記所定の電源に略等しい前記所定の閾値電圧を与える
ように構成されていると共に、前記オフタイマ手段が、｛Ｃ₂ ・（Ｒ₂ ＋Ｒ₃ ）・Ｖ_CC2 ｝／ｋ＝Ｌ・Ｉ_Lmax ここで、Ｃ₂ は前記コンデンサ回路の前記コンデンサの
容量、Ｒ₂ は前記コンデンサ回路の前記抵抗の抵抗値、
Ｒ₃ は前記第１分圧抵抗の抵抗値、Ｖ_CC ₂ は前記所定の
電源の電圧値、ｋはＫ＝Ｒ₄／（Ｒ₃ ＋Ｒ₄）、Ｒ₄は
前記第２分圧抵抗の抵抗値、Ｌは前記コイルのインダク
タンス、Ｉ_Lmaxは前記所定の電流値である、を満足する
ように構成されている請求項５に記載の直流昇圧回路。
【請求項７】前記制御手段が、外部からのイネーブル
信号に応答し、前記イネーブル信号がインアクティブの
場合に前記第１および第２出力ラインを共に前記第２レ
ベルにして昇圧動作を停止状態とし、前記イネーブル信
号がアクティブになった際に前記第１出力ラインを前記
第１レベルに前記第２出力ラインを前記第２レベルに制
御して昇圧動作を開始させる請求項２に記載の直流昇圧
回路。
【請求項８】前記制御手段が、前記第１出力ラインとグランドとの間に挿入され、前記
第２出力ラインが前記第１レベルの間オンし、前記第２
出力ラインが前記第２レベルの間オフする第１のスイッ
チング手段と、前記第２出力ラインとグランドとの間に挿入され、前記
第１出力ラインが前記第１レベルの間オンし、前記第１
出力ラインが前記第２レベルの間オフする第２のスイッ
チング手段と、前記イネーブル信号がインアクティブの場合に前記第１
および第２のスイッチング手段を共にオン状態にして前
記第１および第２出力ラインを前記第２レベルにし、前
記イネーブル信号がアクティブになった際に、前記第１
のスイッチング手段をオフして前記第１出力ラインを前
記第１レベルにすると共に、前記第２のスイッチング手
段のオンを保持して前記第２出力ラインを前記第２レベ
ルに保持するイネーブル信号応答手段とを有する請求項
７に記載の直流昇圧回路。
【請求項９】直流電源と、前記直流電源に一端が接続されたコイルと、前記コイルの他端と前記直流電源との間に挿入された昇
圧スイッチング手段と、前記昇圧スイッチング手段に並列に挿入されたエネルギ
蓄積用コンデンサと、前記コイルと前記昇圧スイッチング手段との間の接続点
電位を入力し、前記接続点電位と所定の電圧値との比較
に基づいて、前記コイルに流れる電流が０から所定の電
流値に立上るまでの間、前記昇圧スイッチング手段をオ
ン状態にする比較手段と、前記エネルギ蓄積用コンデンサの端子電圧を入力し、前
記コイルに流れる電流が前記所定の電流値から０に立下
るまでの時間幅となるように、前記昇圧スイッチング手
段のオフ時間を計時するオフタイマ手段と、前記比較手段と前記オフタイマ手段とを交互に駆動し、
前記比較手段および前記オフタイマ手段のオフ時間に従
って前記昇圧スイッチング手段をオン／オフする制御手
段とを有する直流昇圧回路。
【請求項１０】前記比較手段と前記制御手段とを接続
する第１出力ラインと、前記オフタイマ手段と前記制御
手段とを接続する第２出力ラインとを有し、前記比較手段は、前記第１出力ラインが第１レベルにな
ることで駆動され、前記接続点電位が前記所定の電圧値
に達することで前記第１出力ラインを前記第１レベルか
ら第２レベルに反転させ、前記オフタイマ手段は、前記第２出力ラインが前記第１
レベルになることで前記オフ時間の計時を開始し、前記
オフ時間の計時終了で前記第２出力ラインを前記第１レ
ベルから前記第２レベルに反転させ、前記制御手段は、前記比較手段が前記第１出力ラインを
前記第１レベルから前記第２レベルに反転させること
で、前記第１出力ラインを前記第２レベルに保持すると
共に前記第２出力ラインを前記第１レベルに制御し、前
記オフタイマ手段が前記第２出力ラインを前記第１レベ
ルから前記第２レベルに反転させることで、前記第２出
力ラインを前記第２レベルに保持すると共に前記第１出
力ラインを前記第１レベルに制御し、および、前記第１
出力ラインが前記第１レベルの間前記昇圧スイッチング
手段をオンし、前記第１出力ラインが前記第２レベルの
間前記昇圧スイッチング手段をオフする請求項９に記載
の直流昇圧回路。
【請求項１１】前記比較手段が、前記第１出力ラインが前記第１レベルの間、前記所定の
電圧値を与える基準電圧回路と、前記接続点電位が前記基準電圧回路の前記所定の電圧値
を越えることで、前記第１出力ラインを前記第１レベル
から前記第２レベルに反転させるコンパレータ手段とを
有し、前記所定の電圧値が、前記コイルに前記所定の電流値が
流れた時に前記接続点電位として与えられる電圧に設定
される請求項１０に記載の直流昇圧回路。
【請求項１２】前記昇圧スイッチング手段が、前記コ
イルの他端と前記直流電源との間に挿入されるスイッチ
ング素子としてＦＥＴを有し、前記比較手段の前記所定の電圧値が、前記ＦＥＴのオン
抵抗と前記所定の電流値とによって定められる請求項１
１に記載の直流昇圧回路。
【請求項１３】前記昇圧スイッチング手段が、前記コ
イルの他端と前記直流電源との間に挿入されるスイッチ
ング素子としてバイポーラトランジスタを有し、前記比較手段の前記所定の電圧値が、前記所定の電流が
流れたときの前記バイポーラトランジスタのエミッタ・
コレクタ間電圧に定められる請求項１１に記載の直流昇
圧回路。
【請求項１４】前記オフタイマ手段が、前記第２出力ラインが前記第１レベルになることで、前
記エネルギ蓄積用コンデンサの端子電圧によって充電さ
れるコンデンサ回路と、前記第２出力ラインが前記第１レベルの間、所定の閾値
電圧を与える基準電圧回路と、前記コンデンサ回路の出力電圧が前記基準電圧回路の前
記所定の閾値電圧を越えることで、前記第２出力ライン
を前記第１レベルから前記第２レベルに反転させるコン
パレータ手段とを有する請求項１０に記載の直流昇圧回
路。
【請求項１５】前記オフタイマ手段の前記コンデンサ
回路が、前記エネルギ蓄積用コンデンサの端子電圧を分
圧する第１分圧抵抗および第２分圧抵抗の直列接続から
なる分圧回路と、前記分圧回路の分圧電圧とグランドと
の間に挿入された直列接続の抵抗およびコンデンサを有
し、前記オフタイマ手段の前記基準電圧回路が、所定の電源
を有し、前記第２出力ラインが前記第１レベルの間前記
所定の電源に略等しい前記所定の閾値電圧を与えるよう
に構成されていると共に、前記オフタイマ手段が、｛Ｃ₂ ・（Ｒ₂ ＋Ｒ₃ ）・Ｖ_CC2 ｝／ｋ＝Ｌ・Ｉ_Lmax ここで、Ｃ₂ は前記コンデンサ回路の前記コンデンサの
容量、Ｒ₂ は前記コンデンサ回路の前記抵抗の抵抗値、
Ｒ₃ は前記第１分圧抵抗の抵抗値、Ｖ_CC ₂ は前記所定の
電源の電圧値、ｋはＫ＝Ｒ₄／（Ｒ₃ ＋Ｒ₄）、Ｒ₄は
前記第２分圧抵抗の抵抗値、Ｌは前記コイルのインダク
タンス、Ｉ_Lmaxは前記所定の電流値である、を満足する
ように構成されている請求項１４に記載の直流昇圧回
路。
【請求項１６】前記制御手段が、外部からのイネー
ブル信号に応答し、前記イネーブル信号がインアクティ
ブの場合に前記第１および第２出力ラインを共に前記第
２レベルにして昇圧動作を停止状態とし、前記イネーブ
ル信号がアクティブになった際に前記第１出力ラインを
前記第１レベルに前記第２出力ラインを前記第２レベル
に制御して昇圧動作を開始させる請求項１０に記載の直
流昇圧回路。
【請求項１７】前記制御手段が、前記第１出力ラインとグランドとの間に挿入され、前記
第２出力ラインが前記第１レベルの間オンし、前記第２
出力ラインが前記第２レベルの間オフする第１のスイッ
チング手段と、前記第２出力ラインとグランドとの間に挿入され、前記
第１出力ラインが前記第１レベルの間オンし、前記第１
出力ラインが前記第２レベルの間オフする第２のスイッ
チング手段と、前記イネーブル信号がインアクティブの場合に前記第１
および第２のスイッチング手段を共にオン状態にして前
記第１および第２出力ラインを前記第２レベルにし、前
記イネーブル信号がアクティブになった際に、前記第１
のスイッチング手段をオフして前記第１出力ラインを前
記第１レベルにすると共に、前記第２のスイッチング手
段のオンを保持して前記第２出力ラインを前記第２レベ
ルに保持するイネーブル信号応答手段とを有する請求項
１６に記載の直流昇圧回路。
【請求項１８】請求項１又は９に記載の直流昇圧回路
と、ソレノイドと、外部からのソレノイド駆動信号に応答して、前記ソレノ
イドの始動期間の間前記直流昇圧回路の昇圧出力を前記
ソレノイドに印加し、前記始動期間に続く保持期間の間
前記ソレノイドに保持電流を与えると共に、前記始動期
間の終了で前記直流昇圧回路に前記イネーブル信号を与
え、前記直流昇圧回路の充電電圧が所定値になることで
前記イネーブル信号の出力を停止するソレノイド駆動手
段とを有するソレノイド駆動装置。