JPH09284800A - ディジタル信号処理回路 - Google Patents
ディジタル信号処理回路Info
- Publication number
- JPH09284800A JPH09284800A JP8092369A JP9236996A JPH09284800A JP H09284800 A JPH09284800 A JP H09284800A JP 8092369 A JP8092369 A JP 8092369A JP 9236996 A JP9236996 A JP 9236996A JP H09284800 A JPH09284800 A JP H09284800A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- data
- noise
- pixel
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 ビデオカメラのディジタル信号処理回路にお
いて、クロックの分周成分ノイズによるオートブラック
バランス（ＡＢＢ）の誤差を改善する。 【解決手段】 ブロックの大きさが水平方向に３２画素
の場合は、１画素と４画素と１画素と２画素の繰り返し
サンプリングによりクロックの１／２成分と１／４成分
のノイズを、１画素と３画素の繰り返しサンプリングに
よりクロックの１／２成分のノイズをそれぞれ相殺する
ことができる。ブロックの大きさが水平方向に６４画素
の場合は、１画素と８画素と１画素と６画素の繰り返し
サンプリングによりクロックの１／２成分と１／４成分
のノイズを、１画素と７画素、あるいは３画素と５画素
の繰り返しサンプリングによりクロックの１／２成分の
ノイズをそれぞれ相殺することができる。以上のデータ
のサンプリングにより、クロックの分周成分のノイズに
よるＡＢＢの誤差を改善することができる。
いて、クロックの分周成分ノイズによるオートブラック
バランス（ＡＢＢ）の誤差を改善する。 【解決手段】 ブロックの大きさが水平方向に３２画素
の場合は、１画素と４画素と１画素と２画素の繰り返し
サンプリングによりクロックの１／２成分と１／４成分
のノイズを、１画素と３画素の繰り返しサンプリングに
よりクロックの１／２成分のノイズをそれぞれ相殺する
ことができる。ブロックの大きさが水平方向に６４画素
の場合は、１画素と８画素と１画素と６画素の繰り返し
サンプリングによりクロックの１／２成分と１／４成分
のノイズを、１画素と７画素、あるいは３画素と５画素
の繰り返しサンプリングによりクロックの１／２成分の
ノイズをそれぞれ相殺することができる。以上のデータ
のサンプリングにより、クロックの分周成分のノイズに
よるＡＢＢの誤差を改善することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ビデオカメラのブ
ラックバランスを制御するデータをサンプリングするデ
ィジタル信号処理部のブロックメモリにおけるディジタ
ル信号処理回路に関する。
ラックバランスを制御するデータをサンプリングするデ
ィジタル信号処理部のブロックメモリにおけるディジタ
ル信号処理回路に関する。
【０００２】
【従来の技術】ビデオカメラは、ブラックバランスを制
御するために、例えば、図１１に示す構成を有する。カ
メラ部（図示せず）からのＲ，Ｇ，Ｂの各信号は、プリ
プロセス１１０１〜１１０３に入力され、各々所定の処
理が施されＡ／Ｄ変換器１１０４〜１１０６でディジタ
ル信号に変換される。Ａ／Ｄ変換器１１０４〜１１０６
の出力は、ディジタル信号処理部１１０７のブロックメ
モリ１１０８〜１１１０及びその他の回路（図示せず）
に入力される。コントロールパルス発生回路１１１１に
より各ブロックメモリ１１０８〜１１１０からデータを
取り出して、マイコン１１１２に入力して制御信号を得
て、Ｄ／Ａ変換器１１１３でアナログ信号に変換した後
に、プリプロセス１１０１〜１１０３でブラックバラン
スが制御される。
御するために、例えば、図１１に示す構成を有する。カ
メラ部（図示せず）からのＲ，Ｇ，Ｂの各信号は、プリ
プロセス１１０１〜１１０３に入力され、各々所定の処
理が施されＡ／Ｄ変換器１１０４〜１１０６でディジタ
ル信号に変換される。Ａ／Ｄ変換器１１０４〜１１０６
の出力は、ディジタル信号処理部１１０７のブロックメ
モリ１１０８〜１１１０及びその他の回路（図示せず）
に入力される。コントロールパルス発生回路１１１１に
より各ブロックメモリ１１０８〜１１１０からデータを
取り出して、マイコン１１１２に入力して制御信号を得
て、Ｄ／Ａ変換器１１１３でアナログ信号に変換した後
に、プリプロセス１１０１〜１１０３でブラックバラン
スが制御される。
【０００３】従来のビデオカメラのブラックバランスを
制御するデータをサンプリングするディジタル信号処理
部１１０７のブロックメモリ１１０８〜１１１０では、
例えばブロックの大きさが水平方向に３２画素の場合、
３２画素から１画素おきに１６個のデータをサンプリン
グするように構成されている。また、例えばブロックの
大きさが水平方向に６４画素の場合、６４画素から３画
素おきに１６個のデータをサンプリングするように構成
されている。
制御するデータをサンプリングするディジタル信号処理
部１１０７のブロックメモリ１１０８〜１１１０では、
例えばブロックの大きさが水平方向に３２画素の場合、
３２画素から１画素おきに１６個のデータをサンプリン
グするように構成されている。また、例えばブロックの
大きさが水平方向に６４画素の場合、６４画素から３画
素おきに１６個のデータをサンプリングするように構成
されている。
【０００４】
【発明が解決しようとする課題】このような構成のブロ
ックメモリを有するビデオカメラにおいては、固体撮像
素子のクロック（以下、ｆｃｋと略称）の分周成分、例
えば１／２ｆｃｋ成分、あるいは１／４ｆｃｋ成分のノ
イズによって、真値のレベルに対する誤差が生じてしま
う。例えばブロックの大きさが水平方向に３２画素で、
１画素おきに１６個のデータをサンプリングする場合、
図９に示すように１／２ｆｃｋ成分のノイズのピーク値
をすべてサンプリングすることになり、これらのサンプ
リングデータによってブラックバランスを制御すると、
ブラックバランスが偽値になる。また、例えばブロック
の大きさが水平方向に６４画素で、３画素おきに１６個
のデータをサンプリングする場合、図１０に示すように
すべて１／２ｆｃｋ成分と１／４ｆｃｋ成分のノイズの
ピーク値をサンプリングすることになり、これらのサン
プリングデータによってブラックバランスを制御する
と、ブラックバランスが偽値になる。
ックメモリを有するビデオカメラにおいては、固体撮像
素子のクロック（以下、ｆｃｋと略称）の分周成分、例
えば１／２ｆｃｋ成分、あるいは１／４ｆｃｋ成分のノ
イズによって、真値のレベルに対する誤差が生じてしま
う。例えばブロックの大きさが水平方向に３２画素で、
１画素おきに１６個のデータをサンプリングする場合、
図９に示すように１／２ｆｃｋ成分のノイズのピーク値
をすべてサンプリングすることになり、これらのサンプ
リングデータによってブラックバランスを制御すると、
ブラックバランスが偽値になる。また、例えばブロック
の大きさが水平方向に６４画素で、３画素おきに１６個
のデータをサンプリングする場合、図１０に示すように
すべて１／２ｆｃｋ成分と１／４ｆｃｋ成分のノイズの
ピーク値をサンプリングすることになり、これらのサン
プリングデータによってブラックバランスを制御する
と、ブラックバランスが偽値になる。
【０００５】本発明は、上述したようにクロックの分周
成分のノイズによるブラックバランスの誤差を改善する
ことを目的とする。
成分のノイズによるブラックバランスの誤差を改善する
ことを目的とする。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明は、ビデオカメラのブラックバランスを制御す
るデータをサンプリングするディジタル信号処理部のブ
ロックメモリにおいて、ブロックの大きさが水平方向に
３２画素で、３２画素から１６画素のデータをサンプリ
ングするとき、１画素と４画素と１画素と２画素、ある
いは１画素と３画素、あるいは３画素と１画素の繰り返
しでデータをサンプリングするように構成したものであ
る。さらに、ブロックの大きさが水平方向に６４画素
で、６４画素から１６画素のデータをサンプリングする
とき、１画素と８画素と１画素と６画素、あるいは１画
素と７画素、あるいは７画素と１画素、あるいは３画素
と５画素、あるいは５画素と３画素の繰り返しでデータ
をサンプリングするように構成したものである。
に本発明は、ビデオカメラのブラックバランスを制御す
るデータをサンプリングするディジタル信号処理部のブ
ロックメモリにおいて、ブロックの大きさが水平方向に
３２画素で、３２画素から１６画素のデータをサンプリ
ングするとき、１画素と４画素と１画素と２画素、ある
いは１画素と３画素、あるいは３画素と１画素の繰り返
しでデータをサンプリングするように構成したものであ
る。さらに、ブロックの大きさが水平方向に６４画素
で、６４画素から１６画素のデータをサンプリングする
とき、１画素と８画素と１画素と６画素、あるいは１画
素と７画素、あるいは７画素と１画素、あるいは３画素
と５画素、あるいは５画素と３画素の繰り返しでデータ
をサンプリングするように構成したものである。
【０００７】これにより、クロックの１／２成分や１／
４成分のノイズを相殺することができ、クロックの分周
成分のノイズによる誤差のないブラックバランスが得ら
れる。
４成分のノイズを相殺することができ、クロックの分周
成分のノイズによる誤差のないブラックバランスが得ら
れる。
【０００８】
【発明の実施の形態】本発明は、ビデオカメラのブラッ
クバランスを制御するデータをサンプリングするディジ
タル信号処理部のブロックメモリにおいて、ブロックの
大きさが水平方向に３２画素で、３２画素から１６画素
のデータをサンプリングする場合に、１画素と４画素と
１画素と２画素の繰り返しでデータをサンプリングする
ようにしたものであり、ｆｃｋ／２成分のノイズとｆｃ
ｋ／４成分のノイズを相殺することができ、クロックの
分周成分のノイズによるブラックバランスの誤差を改善
するという作用を有する。
クバランスを制御するデータをサンプリングするディジ
タル信号処理部のブロックメモリにおいて、ブロックの
大きさが水平方向に３２画素で、３２画素から１６画素
のデータをサンプリングする場合に、１画素と４画素と
１画素と２画素の繰り返しでデータをサンプリングする
ようにしたものであり、ｆｃｋ／２成分のノイズとｆｃ
ｋ／４成分のノイズを相殺することができ、クロックの
分周成分のノイズによるブラックバランスの誤差を改善
するという作用を有する。
【０００９】また本発明は、ビデオカメラのブラックバ
ランスを制御するデータをサンプリングするディジタル
信号処理部のブロックメモリにおいて、ブロックの大き
さが水平方向に３２画素で、３２画素から１６画素のデ
ータをサンプリングする場合に、１画素と３画素、ある
いは３画素と１画素の繰り返しでデータをサンプリング
するようにしたものであり、ｆｃｋ／２成分のノイズを
相殺することができ、クロックの分周成分のノイズによ
るブラックバランスの誤差を改善するという作用を有す
る。
ランスを制御するデータをサンプリングするディジタル
信号処理部のブロックメモリにおいて、ブロックの大き
さが水平方向に３２画素で、３２画素から１６画素のデ
ータをサンプリングする場合に、１画素と３画素、ある
いは３画素と１画素の繰り返しでデータをサンプリング
するようにしたものであり、ｆｃｋ／２成分のノイズを
相殺することができ、クロックの分周成分のノイズによ
るブラックバランスの誤差を改善するという作用を有す
る。
【００１０】また本発明は、ビデオカメラのブラックバ
ランスを制御するデータをサンプリングするディジタル
信号処理部のブロックメモリにおいて、ブロックの大き
さが水平方向に６４画素で、６４画素から１６画素のデ
ータをサンプリングする場合に、１画素と８画素と１画
素と６画素の繰り返しでデータをサンプリングするよう
にしたものであり、ｆｃｋ／２成分のノイズとｆｃｋ／
４成分のノイズを相殺することができ、クロックの分周
成分のノイズによるブラックバランスの誤差を改善する
という作用を有する。
ランスを制御するデータをサンプリングするディジタル
信号処理部のブロックメモリにおいて、ブロックの大き
さが水平方向に６４画素で、６４画素から１６画素のデ
ータをサンプリングする場合に、１画素と８画素と１画
素と６画素の繰り返しでデータをサンプリングするよう
にしたものであり、ｆｃｋ／２成分のノイズとｆｃｋ／
４成分のノイズを相殺することができ、クロックの分周
成分のノイズによるブラックバランスの誤差を改善する
という作用を有する。
【００１１】また本発明は、ビデオカメラのブラックバ
ランスを制御するデータをサンプリングするディジタル
信号処理部のブロックメモリにおいて、ブロックの大き
さが水平方向に６４画素で、６４画素から１６画素のデ
ータをサンプリングする場合に、１画素と７画素、ある
いは７画素と１画素、あるいは３画素と５画素、あるい
は５画素と３画素の繰り返しでデータをサンプリングす
るようにしたものであり、ｆｃｋ／２成分のノイズを相
殺することができ、クロックの分周成分のノイズによる
ブラックバランスの誤差を改善するという作用を有す
る。
ランスを制御するデータをサンプリングするディジタル
信号処理部のブロックメモリにおいて、ブロックの大き
さが水平方向に６４画素で、６４画素から１６画素のデ
ータをサンプリングする場合に、１画素と７画素、ある
いは７画素と１画素、あるいは３画素と５画素、あるい
は５画素と３画素の繰り返しでデータをサンプリングす
るようにしたものであり、ｆｃｋ／２成分のノイズを相
殺することができ、クロックの分周成分のノイズによる
ブラックバランスの誤差を改善するという作用を有す
る。
【００１２】以下、本発明の実施の形態について、図面
を用いて説明する。以下の実施の形態におけるブラック
バランス制御を行う構成は、図１１に示したものと同様
である。ここでは、従来との相違点を述べる。
を用いて説明する。以下の実施の形態におけるブラック
バランス制御を行う構成は、図１１に示したものと同様
である。ここでは、従来との相違点を述べる。
【００１３】（実施の形態１）図１はブロックの大きさ
が水平方向に３２画素で、３２画素から１６画素のデー
タをサンプリングする場合に、１画素と４画素と１画素
と２画素の繰り返しでデータをサンプリングするように
したときの、クロックｆｃｋと１６個のサンプリングデ
ータとｆｃｋ／２成分のノイズやｆｃｋ／４成分のノイ
ズの位相関係を示したものである。図１から明らかなよ
うに、１６個のサンプリングデータの総和は、ｆｃｋ／
２成分のノイズやｆｃｋ／４成分のノイズがないときの
１６個のサンプリングデータの総和と等しく、クロック
の分周成分のノイズによる誤差を相殺することができ
る。図２は１画素と４画素と１画素と２画素の繰り返し
でデータのサンプリングを実現するブロックメモリ部の
サンプリングクロック発生回路である。
が水平方向に３２画素で、３２画素から１６画素のデー
タをサンプリングする場合に、１画素と４画素と１画素
と２画素の繰り返しでデータをサンプリングするように
したときの、クロックｆｃｋと１６個のサンプリングデ
ータとｆｃｋ／２成分のノイズやｆｃｋ／４成分のノイ
ズの位相関係を示したものである。図１から明らかなよ
うに、１６個のサンプリングデータの総和は、ｆｃｋ／
２成分のノイズやｆｃｋ／４成分のノイズがないときの
１６個のサンプリングデータの総和と等しく、クロック
の分周成分のノイズによる誤差を相殺することができ
る。図２は１画素と４画素と１画素と２画素の繰り返し
でデータのサンプリングを実現するブロックメモリ部の
サンプリングクロック発生回路である。
【００１４】クロックｆｃｋを水平リセット信号（以
下、これをＨＲＳＴＮ信号と略称）でリセットされる８
進ダウンカウンタ２０１とセレクタ２０２に入力する。
８進ダウンカウンタ２０１の出力信号の最上位ビット
（Ｑ４）とｆｃｋの論理積をとった信号もセレクタ２０
２に入力する。８進ダウンカウンタ２０１の下位３ビッ
ト（Ｑ３〜Ｑ１）の出力信号を入力信号とする論理回路
により、セレクタ２０２を制御する。セレクタ２０２の
出力信号ｆｃｋ’をブロックメモリ部のサンプリングク
ロックとして使用することにより、１画素と４画素と１
画素と２画素の繰り返しでデータをサンプリングするこ
とができる。
下、これをＨＲＳＴＮ信号と略称）でリセットされる８
進ダウンカウンタ２０１とセレクタ２０２に入力する。
８進ダウンカウンタ２０１の出力信号の最上位ビット
（Ｑ４）とｆｃｋの論理積をとった信号もセレクタ２０
２に入力する。８進ダウンカウンタ２０１の下位３ビッ
ト（Ｑ３〜Ｑ１）の出力信号を入力信号とする論理回路
により、セレクタ２０２を制御する。セレクタ２０２の
出力信号ｆｃｋ’をブロックメモリ部のサンプリングク
ロックとして使用することにより、１画素と４画素と１
画素と２画素の繰り返しでデータをサンプリングするこ
とができる。
【００１５】（実施の形態２）図３はブロックの大きさ
が水平方向に３２画素で、３２画素から１６画素のデー
タをサンプリングする場合に、１画素と３画素の繰り返
しでデータをサンプリングするようにしたときの、クロ
ックｆｃｋと１６個のサンプリングデータとｆｃｋ／２
成分のノイズとｆｃｋ／４成分のノイズの位相関係を示
したものである。図３から明らかなように、１６個のサ
ンプリングデータの総和は、ｆｃｋ／２成分のノイズが
ないときの１６個のサンプリングデータの総和と等し
く、ノイズによる誤差を相殺することができる。但し、
ｆｃｋ／４成分のノイズによる誤差は相殺することがで
きない。また、３画素と１画素の繰り返しでデータをサ
ンプリングするときも、ｆｃｋ／２成分のノイズによる
誤差は相殺できるが、ｆｃｋ／４成分のノイズによる誤
差は相殺することができない。したがって、これらのサ
ンプリングはｆｃｋ／４成分のノイズが少ない場合に有
効である。図４は１画素と３画素の繰り返しでデータの
サンプリングを実現するブロックメモリ部のサンプリン
グクロック発生回路である。ｆｃｋをＨＲＳＴＮ信号で
リセットされる４進ダウンカウンタ４０１とセレクタ２
０２に入力する。４進ダウンカウンタ４０１の出力信号
の最上位ビット（Ｑ３）とｆｃｋの論理積をとった信号
もセレクタ２０２に入力する。４進ダウンカウンタ４０
１の下位２ビット（Ｑ１，Ｑ２）の出力信号を入力信号
とする論理回路により、セレクタ２０２を制御する。セ
レクタ２０２の出力信号ｆｃｋ’をブロックメモリ部の
サンプリングクロックとして使用することにより、１画
素と３画素の繰り返しでデータをサンプリングすること
ができる。
が水平方向に３２画素で、３２画素から１６画素のデー
タをサンプリングする場合に、１画素と３画素の繰り返
しでデータをサンプリングするようにしたときの、クロ
ックｆｃｋと１６個のサンプリングデータとｆｃｋ／２
成分のノイズとｆｃｋ／４成分のノイズの位相関係を示
したものである。図３から明らかなように、１６個のサ
ンプリングデータの総和は、ｆｃｋ／２成分のノイズが
ないときの１６個のサンプリングデータの総和と等し
く、ノイズによる誤差を相殺することができる。但し、
ｆｃｋ／４成分のノイズによる誤差は相殺することがで
きない。また、３画素と１画素の繰り返しでデータをサ
ンプリングするときも、ｆｃｋ／２成分のノイズによる
誤差は相殺できるが、ｆｃｋ／４成分のノイズによる誤
差は相殺することができない。したがって、これらのサ
ンプリングはｆｃｋ／４成分のノイズが少ない場合に有
効である。図４は１画素と３画素の繰り返しでデータの
サンプリングを実現するブロックメモリ部のサンプリン
グクロック発生回路である。ｆｃｋをＨＲＳＴＮ信号で
リセットされる４進ダウンカウンタ４０１とセレクタ２
０２に入力する。４進ダウンカウンタ４０１の出力信号
の最上位ビット（Ｑ３）とｆｃｋの論理積をとった信号
もセレクタ２０２に入力する。４進ダウンカウンタ４０
１の下位２ビット（Ｑ１，Ｑ２）の出力信号を入力信号
とする論理回路により、セレクタ２０２を制御する。セ
レクタ２０２の出力信号ｆｃｋ’をブロックメモリ部の
サンプリングクロックとして使用することにより、１画
素と３画素の繰り返しでデータをサンプリングすること
ができる。
【００１６】（実施の形態３）図５はブロックの大きさ
が水平方向に６４画素で、６４画素から１６画素のデー
タをサンプリングする場合に、１画素と８画素と１画素
と６画素の繰り返しでデータをサンプリングするように
したときの、ｆｃｋと１６個のサンプリングデータとｆ
ｃｋ／２成分のノイズやｆｃｋ／４成分のノイズの位相
関係を示したものである。図５から明らかなように、１
６個のサンプリングデータの総和は、ｆｃｋ／２成分の
ノイズやｆｃｋ／４成分のノイズがないときの１６個の
サンプリングデータの総和と等しく、クロックの分周成
分のノイズによる誤差を相殺することができる。図６は
１画素と８画素と１画素と６画素の繰り返しでデータの
サンプリングを実現するブロックメモリ部のサンプリン
グクロック発生回路である。ｆｃｋをＨＲＳＴＮ信号で
リセットされる１６進ダウンカウンタ６０１とセレクタ
２０２に入力する。１６進ダウンカウンタ６０１の出力
信号の最上位ビット（Ｑ５）とｆｃｋの論理積をとった
信号もセレクタ２０２に入力する。１６進ダウンカウン
タ６０１の下位４ビット（Ｑ４〜Ｑ１）の出力信号を入
力信号とする論理回路により、セレクタ２０２を制御す
る。セレクタ２０２の出力信号ｆｃｋ’をブロックメモ
リ部のサンプリングクロックとして使用することによ
り、１画素と８画素と１画素と６画素の繰り返しでデー
タをサンプリングすることができる。
が水平方向に６４画素で、６４画素から１６画素のデー
タをサンプリングする場合に、１画素と８画素と１画素
と６画素の繰り返しでデータをサンプリングするように
したときの、ｆｃｋと１６個のサンプリングデータとｆ
ｃｋ／２成分のノイズやｆｃｋ／４成分のノイズの位相
関係を示したものである。図５から明らかなように、１
６個のサンプリングデータの総和は、ｆｃｋ／２成分の
ノイズやｆｃｋ／４成分のノイズがないときの１６個の
サンプリングデータの総和と等しく、クロックの分周成
分のノイズによる誤差を相殺することができる。図６は
１画素と８画素と１画素と６画素の繰り返しでデータの
サンプリングを実現するブロックメモリ部のサンプリン
グクロック発生回路である。ｆｃｋをＨＲＳＴＮ信号で
リセットされる１６進ダウンカウンタ６０１とセレクタ
２０２に入力する。１６進ダウンカウンタ６０１の出力
信号の最上位ビット（Ｑ５）とｆｃｋの論理積をとった
信号もセレクタ２０２に入力する。１６進ダウンカウン
タ６０１の下位４ビット（Ｑ４〜Ｑ１）の出力信号を入
力信号とする論理回路により、セレクタ２０２を制御す
る。セレクタ２０２の出力信号ｆｃｋ’をブロックメモ
リ部のサンプリングクロックとして使用することによ
り、１画素と８画素と１画素と６画素の繰り返しでデー
タをサンプリングすることができる。
【００１７】（実施の形態４）図７はブロックの大きさ
が水平方向に６４画素で、６４画素から１６画素のデー
タをサンプリングする場合に、１画素と７画素の繰り返
しでデータをサンプリングするようにしたときの、ｆｃ
ｋと１６個のサンプリングデータとｆｃｋ／２成分のノ
イズやｆｃｋ／４成分のノイズの位相関係を示したもの
である。図７から明らかなように、１６個のサンプリン
グデータの総和は、ｆｃｋ／２成分のノイズがないとき
の１６個のサンプリングデータの総和と等しく、ノイズ
による誤差を相殺することができる。但し、ｆｃｋ／４
成分のノイズによる誤差は相殺することができない。ま
た、７画素と１画素、あるいは３画素と５画素、あるい
は５画素と３画素の繰り返しでデータをサンプリングす
るときも、ｆｃｋ／２成分のノイズによる誤差は相殺で
きるが、ｆｃｋ／４成分のノイズによる誤差は相殺する
ことができない。したがって、これらのサンプリングは
ｆｃｋ／４成分のノイズが少ない場合に有効である。図
８は１画素と７画素の繰り返しでデータのサンプリング
を実現するブロックメモリ部のサンプリングクロック発
生回路である。ｆｃｋをＨＲＳＴＮ信号でリセットされ
る８進ダウンカウンタ２０１とセレクタ２０２に入力す
る。８進ダウンカウンタ２０１の出力信号の最上位ビッ
ト（Ｑ４）とｆｃｋの論理積をとった信号もセレクタ２
０２に入力する。８進ダウンカウンタ２０１の下位３ビ
ット（Ｑ３〜Ｑ１）の出力信号を入力信号とする論理回
路により、セレクタ２０２を制御する。セレクタ２０２
の出力信号ｆｃｋ’をブロックメモリ部のサンプリング
クロックとして使用することにより、１画素と７画素の
繰り返しでデータをサンプリングすることができる。
が水平方向に６４画素で、６４画素から１６画素のデー
タをサンプリングする場合に、１画素と７画素の繰り返
しでデータをサンプリングするようにしたときの、ｆｃ
ｋと１６個のサンプリングデータとｆｃｋ／２成分のノ
イズやｆｃｋ／４成分のノイズの位相関係を示したもの
である。図７から明らかなように、１６個のサンプリン
グデータの総和は、ｆｃｋ／２成分のノイズがないとき
の１６個のサンプリングデータの総和と等しく、ノイズ
による誤差を相殺することができる。但し、ｆｃｋ／４
成分のノイズによる誤差は相殺することができない。ま
た、７画素と１画素、あるいは３画素と５画素、あるい
は５画素と３画素の繰り返しでデータをサンプリングす
るときも、ｆｃｋ／２成分のノイズによる誤差は相殺で
きるが、ｆｃｋ／４成分のノイズによる誤差は相殺する
ことができない。したがって、これらのサンプリングは
ｆｃｋ／４成分のノイズが少ない場合に有効である。図
８は１画素と７画素の繰り返しでデータのサンプリング
を実現するブロックメモリ部のサンプリングクロック発
生回路である。ｆｃｋをＨＲＳＴＮ信号でリセットされ
る８進ダウンカウンタ２０１とセレクタ２０２に入力す
る。８進ダウンカウンタ２０１の出力信号の最上位ビッ
ト（Ｑ４）とｆｃｋの論理積をとった信号もセレクタ２
０２に入力する。８進ダウンカウンタ２０１の下位３ビ
ット（Ｑ３〜Ｑ１）の出力信号を入力信号とする論理回
路により、セレクタ２０２を制御する。セレクタ２０２
の出力信号ｆｃｋ’をブロックメモリ部のサンプリング
クロックとして使用することにより、１画素と７画素の
繰り返しでデータをサンプリングすることができる。
【００１８】
【発明の効果】以上のように本発明によれば、ブロック
の大きさによってブロックメモリ内のサンプリングを周
期的に変化させることにより、クロックの１／２成分、
あるいは１／４成分のノイズによるブラックバランスの
誤差を改善できるという効果が得られる。
の大きさによってブロックメモリ内のサンプリングを周
期的に変化させることにより、クロックの１／２成分、
あるいは１／４成分のノイズによるブラックバランスの
誤差を改善できるという効果が得られる。
【図１】本発明の実施の形態１による１６個のサンプリ
ングデータとノイズの位相関係を示した図
ングデータとノイズの位相関係を示した図
【図２】同実施の形態によるブロックメモリ部のサンプ
リングクロック発生回路のブロック図
リングクロック発生回路のブロック図
【図３】本発明の実施の形態２による１６個のサンプリ
ングデータとノイズの位相関係を示した図
ングデータとノイズの位相関係を示した図
【図４】同実施の形態によるブロックメモリ部のサンプ
リングクロック発生回路のブロック図
リングクロック発生回路のブロック図
【図５】本発明の実施の形態３による１６個のサンプリ
ングデータとノイズの位相関係を示した図
ングデータとノイズの位相関係を示した図
【図６】同実施の形態によるブロックメモリ部のサンプ
リングクロック発生回路のブロック図
リングクロック発生回路のブロック図
【図７】本発明の実施の形態４による１６個のサンプリ
ングデータとノイズの位相関係を示した図
ングデータとノイズの位相関係を示した図
【図８】同実施の形態によるブロックメモリ部のサンプ
リングクロック発生回路のブロック図
リングクロック発生回路のブロック図
【図９】従来の３２画素からの１６個のサンプリングデ
ータとノイズの位相関係を示した図
ータとノイズの位相関係を示した図
【図１０】従来の６４画素からの１６個のサンプリング
データとノイズの位相関係を示した図
データとノイズの位相関係を示した図
【図１１】従来のビデオカメラにおけるブラックバラン
ス制御の構成を示すブロック図
ス制御の構成を示すブロック図
２０１ ８進ダウンカウンタ ２０２ セレクタ ４０１ ４進ダウンカウンタ ６０１ １６進ダウンカウンタ
Claims (4)
- 【請求項１】 ビデオカメラのブラックバランスを制御
するデータをサンプリングするディジタル信号処理部の
ブロックメモリにおいて、ブロックの大きさが水平方向
に３２画素で、３２画素から１６画素のデータをサンプ
リングする場合に、１画素と４画素と１画素と２画素の
繰り返しでデータをサンプリングすることを特徴とする
ディジタル信号処理回路。 - 【請求項２】 ビデオカメラのブラックバランスを制御
するデータをサンプリングするディジタル信号処理部の
ブロックメモリにおいて、ブロックの大きさが水平方向
に３２画素で、３２画素から１６画素のデータをサンプ
リングする場合に、１画素と３画素、あるいは３画素と
１画素の繰り返しでデータをサンプリングすることを特
徴とするディジタル信号処理回路。 - 【請求項３】 ビデオカメラのブラックバランスを制御
するデータをサンプリングするディジタル信号処理部の
ブロックメモリにおいて、ブロックの大きさが水平方向
に６４画素で、６４画素から１６画素のデータをサンプ
リングする場合に、１画素と８画素と１画素と６画素の
繰り返しでデータをサンプリングすることを特徴とする
ディジタル信号処理回路。 - 【請求項４】 ビデオカメラのブラックバランスを制御
するデータをサンプリングするディジタル信号処理部の
ブロックメモリにおいて、ブロックの大きさが水平方向
に６４画素で、６４画素から１６画素のデータをサンプ
リングする場合に、１画素と７画素、あるいは７画素と
１画素、あるいは３画素と５画素、あるいは５画素と３
画素の繰り返しでデータをサンプリングすることを特徴
とするディジタル信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8092369A JPH09284800A (ja) | 1996-04-15 | 1996-04-15 | ディジタル信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8092369A JPH09284800A (ja) | 1996-04-15 | 1996-04-15 | ディジタル信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09284800A true JPH09284800A (ja) | 1997-10-31 |
Family
ID=14052514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8092369A Pending JPH09284800A (ja) | 1996-04-15 | 1996-04-15 | ディジタル信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09284800A (ja) |
-
1996
- 1996-04-15 JP JP8092369A patent/JPH09284800A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323900B1 (en) | Digital camera with analog and digital clamp circuit | |
| KR100248452B1 (ko) | 디지털 신호 처리용 집적 회로 | |
| KR100414322B1 (ko) | 고속모드를갖는디지탈비디오카메라 | |
| US7479993B2 (en) | Image device and method for removing noise | |
| EP0109261A1 (en) | Color camera | |
| US20030169355A1 (en) | Solid-state image pickup apparatus with horizontal thinning and a signal reading method for the same | |
| JPS6038988A (ja) | 固体撮像素子を用いた静止画像撮像装置 | |
| JPS6243637B2 (ja) | ||
| JPH09284800A (ja) | ディジタル信号処理回路 | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JPH04345383A (ja) | 画像欠陥補正回路 | |
| JPH06205307A (ja) | 固体撮像素子及び加算装置 | |
| JP2506205B2 (ja) | 黒レベル補正装置 | |
| JP3465910B2 (ja) | 自動合焦方式 | |
| US20040179748A1 (en) | System with a random number generator used to remove contouring in CMOS imager data having an extended dynamic range | |
| JP3782510B2 (ja) | 画像処理装置 | |
| JPS6089169A (ja) | 画像情報縮小処理方法 | |
| JP2501357B2 (ja) | 黒レベル補正装置 | |
| JPH1070687A (ja) | 固体撮像素子の信号処理装置および方法 | |
| JPS6339059B2 (ja) | ||
| JPH06276547A (ja) | ディジタルビデオカメラ装置 | |
| JPH0628390B2 (ja) | テレビジヨン画質改善装置 | |
| JP2000156808A (ja) | テレビジョンカメラ装置 | |
| JP2000184392A (ja) | 画像データの処理方法及び画像データ処理装置 | |
| JPH05336431A (ja) | 自動合焦方式 |