JPH09283931A - Multilayer wiring board - Google Patents

Multilayer wiring board

Info

Publication number
JPH09283931A
JPH09283931A JP9512396A JP9512396A JPH09283931A JP H09283931 A JPH09283931 A JP H09283931A JP 9512396 A JP9512396 A JP 9512396A JP 9512396 A JP9512396 A JP 9512396A JP H09283931 A JPH09283931 A JP H09283931A
Authority
JP
Japan
Prior art keywords
wiring
board
wiring board
multilayer
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9512396A
Other languages
Japanese (ja)
Inventor
Michio Horiuchi
道夫 堀内
Yukiharu Takeuchi
之治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP9512396A priority Critical patent/JPH09283931A/en
Publication of JPH09283931A publication Critical patent/JPH09283931A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer wiring board which is easy to form a multilayer board and has a high reliability realized by improving the production yield. SOLUTION: Wiring boards 14a, 14b having interconnection patterns formed on the surface of at least one of core board 10a, 10b are laminated through board bonding layer 16 in one body which bond the wiring board 14a, 14b and electrically connect the wiring patterns of these boards 14a, 14b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置等の製造
に使用する多層配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board used for manufacturing semiconductor devices and the like.

【0002】[0002]

【従来の技術】多層配線基板は絶縁層と導体層を交互に
積層して導体層を多層に形成したもので、高密度配線を
可能にする基板として半導体装置等に使用されている。
多層配線基板を形成する方法としては、スパッタリング
法等によって導体層を形成し、いわゆるフォトリソグラ
フィ法によって多層形成する薄膜法や、感光性樹脂を絶
縁層に使用し、めっきと組み合わせて多層形成するいわ
ゆるビルドアップ法が知られている。
2. Description of the Related Art A multilayer wiring board is one in which insulating layers and conductor layers are alternately laminated to form a multilayer conductor layer, and is used as a substrate for high-density wiring in semiconductor devices and the like.
As a method of forming a multilayer wiring board, a thin film method in which a conductor layer is formed by a sputtering method or the like, and a so-called photolithography method is used to form a multilayer, or a photosensitive resin is used for an insulating layer, and so-called multi-layer formation is performed in combination with plating is performed. The build-up method is known.

【0003】薄膜法あるいはビルドアップ法は所定の操
作を繰り返すことにより、任意の積層数で導体層を多層
に形成することが可能である。しかしながら、薄膜法あ
るいはビルドアップ法といった多層形成方法は、かなり
高度の技術を要するものであり、現行の技術では導体層
を多層に形成した場合の信頼性は必ずしも十分とはいえ
ない。
In the thin film method or the build-up method, it is possible to form a multi-layered conductor layer with an arbitrary number of layers by repeating a predetermined operation. However, a multi-layer forming method such as a thin film method or a build-up method requires a fairly high level of technology, and the current technology does not always provide sufficient reliability when the conductor layer is formed in multiple layers.

【0004】このように多層配線基板は技術面での困難
性があることから、製品の不良率を下げて製造歩留りを
上げる方法として、金属板あるいはセラミック板等の基
板上に複数層で配線パターンを形成したものを用意し、
層形成した部分を位置合わせして一体に接合し、次いで
基板を剥離して配線パターンを多層に形成していく方法
がある(特開平5-144973号) 。この製造方法は配線パタ
ーンを数層形成したものを組み合わせて多層形成するか
ら、下地から順に多層形成していく方法にくらべて確実
性の高い製造方法となる。下地から積層する方法の場合
は、中間の一つの層のみに不良がある場合でも配線基板
全体が不良品になるからである。
As described above, since the multilayer wiring board is technically difficult, as a method of reducing the defective rate of products and increasing the manufacturing yield, a wiring pattern with a plurality of layers on a substrate such as a metal plate or a ceramic plate. Prepare the formed
There is a method in which layered portions are aligned and bonded integrally, and then the substrate is peeled off to form a wiring pattern in multiple layers (Japanese Patent Laid-Open No. 5-144973). Since this manufacturing method combines a plurality of wiring patterns to form a multilayer structure, the manufacturing method is more reliable than a method of sequentially forming a multilayer structure from the base. This is because, in the case of the method of stacking from the base, the entire wiring board becomes a defective product even if only one intermediate layer has a defect.

【0005】[0005]

【発明が解決しようとする課題】上記のようにビルドア
ップ法等で作成する従来の多層配線基板では、不良品が
発生しやすいことが問題になっており、製造歩留りを改
善することが求められている。また、下地から積層して
多層形成する方法は層数に比例して製造時間がかかり、
製造コストがかかることから、より容易に多層形成する
方法が求められている。たとえば、上記例のように基板
上に配線パターンを層形成して多層に形成する場合で
も、配線パターンを接合した後に基板を積層体から剥離
して除去しなければならず、最終的に多層形成するまで
の工数がかかり、工程が煩雑になって製造コストがかさ
むといった問題がある。
In the conventional multi-layer wiring board prepared by the build-up method or the like as described above, the problem is that defective products are likely to occur, and it is required to improve the manufacturing yield. ing. In addition, the method of forming a multilayer by laminating from the base takes a manufacturing time in proportion to the number of layers,
Because of the high manufacturing cost, there is a need for a method of forming multiple layers more easily. For example, even when the wiring patterns are formed on the substrate in multiple layers as in the above example, the substrates must be peeled off and removed from the laminated body after the wiring patterns are joined, and finally the multilayer formation is performed. There is a problem that it takes a lot of man-hours to do so, the process is complicated and the manufacturing cost is increased.

【0006】本発明はこれらの問題を解消すべくなされ
たものであり、その目的とするところは、導体層の多層
形成を容易にして製造歩留りの向上を図ることができ、
かつ信頼性の高い多層配線基板を容易に得ることがで
き、製造コストを引き下げることを可能にする多層配線
基板を提供するにある。
The present invention has been made to solve these problems, and an object of the present invention is to facilitate the formation of multiple conductor layers to improve the manufacturing yield.
Further, it is an object of the present invention to provide a multilayer wiring board which can easily obtain a highly reliable multilayer wiring board and can reduce the manufacturing cost.

【0007】[0007]

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、配線パターンが
形成されたコア基板の少なくとも一方の外面上に複数層
で配線パターンが形成された複数枚の配線基板が相互に
位置合わせして積層され、前記配線基板の接合面で、基
板接合層を介して前記配線基板の外面に形成された配線
パターン間を電気的に接続して一体に接合されて成るこ
とを特徴とする。また、前記基板接合層が、前記配線パ
ターンを電気的に接続する低融点金属を配線基板を接合
する樹脂によって支持した接合用シート体によって構成
されたことを特徴とする。また、前記配線基板が、前記
コア基板の両面に配線パターンが形成されたものである
ことを特徴とする。また、前記コア基板が、層間で電気
的に接続された配線パターンが複数層形成されたプリン
ト基板であることを特徴とする。また、前記コア基板
が、層間で電気的に接続された配線パターンが複数層形
成されたセラミック基板であることを特徴とする。ま
た、前記配線基板が、前記コア基板の表面にビルドアッ
プ法により配線パターンが複数層形成されたものである
ことを特徴とする。また、前記配線基板が、前記コア基
板の表面に薄膜法により配線パターンが複数層形成され
たものであることを特徴とする。
The present invention has the following constitution in order to achieve the above object. That is, a plurality of wiring boards having wiring patterns formed in a plurality of layers are aligned and laminated on at least one outer surface of a core board having a wiring pattern formed thereon. It is characterized in that the wiring patterns formed on the outer surface of the wiring board are electrically connected to each other through a bonding layer to be integrally bonded. Further, the board bonding layer is constituted by a bonding sheet body in which a low melting point metal for electrically connecting the wiring patterns is supported by a resin for bonding the wiring boards. Further, the wiring board is characterized in that wiring patterns are formed on both surfaces of the core board. Further, the core substrate is a printed circuit board in which a plurality of wiring patterns electrically connected between layers are formed. The core substrate is a ceramic substrate having a plurality of wiring patterns electrically connected between layers. Further, the wiring board is characterized in that a plurality of wiring patterns are formed on the surface of the core board by a build-up method. Further, the wiring board is characterized in that a plurality of wiring patterns are formed on the surface of the core board by a thin film method.

【0008】[0008]

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図1は本発明に係る多層配線基板の一
実施形態を示す断面図である。本実施形態の多層配線基
板はプリント基板をコア基板10a、10bとし、この
コア基板10a、10bの両面に配線パターン12を数
層形成した配線基板14a、14bを、基板接合層16
により一体に接合するとともに、基板間の配線パターン
12を電気的に接続して成るものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below. FIG. 1 is a sectional view showing an embodiment of a multilayer wiring board according to the present invention. In the multilayer wiring board of the present embodiment, printed boards are core boards 10a and 10b, and wiring boards 14a and 14b having several layers of wiring patterns 12 formed on both surfaces of the core boards 10a and 10b are connected to a board bonding layer 16.
And the wiring patterns 12 between the substrates are electrically connected together.

【0009】このように本実施形態の多層配線基板はコ
ア基板10a、10bの両面に配線パターン12を複数
層に形成した配線基板14a、14bを接合して成るも
のである。図2〜6はこの多層配線基板の製造に用いる
配線基板14の製造方法を示す。図2はプリント基板に
よって形成したコア基板10の断面図である。このコア
基板10は内層の配線パターン18aと基板の外面の配
線パターン18bを合わせて4層の配線パターンから成
る多層基板である。
As described above, the multilayer wiring board of this embodiment is formed by joining the wiring boards 14a and 14b having the wiring patterns 12 formed in a plurality of layers on both surfaces of the core boards 10a and 10b. 2 to 6 show a method of manufacturing the wiring board 14 used for manufacturing the multilayer wiring board. FIG. 2 is a cross-sectional view of the core substrate 10 formed by the printed circuit board. The core substrate 10 is a multi-layer substrate which is composed of four layers of wiring patterns including an inner layer wiring pattern 18a and an outer surface wiring pattern 18b.

【0010】層間の配線パターン18a、18bは基板
に貫通して設けたスルーホール20にスルーホールめっ
きを施すことにより電気的に接続される。スルーホール
20内には樹脂を封入する。なお、コア基板10を形成
する基材としては、たとえばBT(ビスマレイミド ト
リアジン)レジン、エポキシ樹脂等が使用できる。
The wiring patterns 18a and 18b between the layers are electrically connected to each other by performing through-hole plating on the through-hole 20 provided through the substrate. A resin is sealed in the through hole 20. As the base material forming the core substrate 10, for example, BT (bismaleimide triazine) resin, epoxy resin or the like can be used.

【0011】コア基板10の外面に配線パターン12を
多層形成する方法は、薄膜法あるいはビルドアップ法等
による。以下ではビルドアップ法で形成する方法を示
す。まず、上記の配線パターンを多層形成した多層基板
10の外面に電気的絶縁層22となる感光性樹脂を塗布
する。次いで、この感光性樹脂を露光・現像することに
より、電気的絶縁層22の表面から基板に設けた配線パ
ターン18bに通じるビア孔24を設ける(図3)。こ
れによりビア孔24部分で配線パターン18bが露出す
る。
A method of forming the wiring patterns 12 in multiple layers on the outer surface of the core substrate 10 is a thin film method or a build-up method. The method of forming by the build-up method is shown below. First, a photosensitive resin to be the electrically insulating layer 22 is applied to the outer surface of the multilayer substrate 10 in which the above wiring patterns are formed in multiple layers. Next, the photosensitive resin is exposed and developed to form via holes 24 that communicate with the wiring pattern 18b provided on the substrate from the surface of the electrically insulating layer 22 (FIG. 3). As a result, the wiring pattern 18b is exposed at the via hole 24 portion.

【0012】次に、無電解めっきを施しさらに電解めっ
きを施してビア孔24の内面に層間の配線パターンを電
気的に接続する導通部26を設ける。なお、この無電解
めっきおよび電解めっきによって先に形成した電気的絶
縁層22の表面全体にめっき金属による導体層が形成さ
れる。図4はこの導体層をエッチングして所定の配線パ
ターン12を形成した状態である。導体層をエッチング
して配線パターン12を形成する方法は、導体層の表面
に感光性レジストを塗布し、感光性レジストを露光・現
像して、レジストパターンを形成し、レジストパターン
をマスクとしてエッチングする方法による。
Next, electroless plating is performed and then electrolytic plating is performed to provide a conducting portion 26 on the inner surface of the via hole 24 for electrically connecting the wiring patterns between the layers. A conductor layer made of plated metal is formed on the entire surface of the electrically insulating layer 22 previously formed by the electroless plating and electrolytic plating. FIG. 4 shows a state where a predetermined wiring pattern 12 is formed by etching this conductor layer. The method of etching the conductor layer to form the wiring pattern 12 is to apply a photosensitive resist to the surface of the conductor layer, expose and develop the photosensitive resist to form a resist pattern, and perform etching using the resist pattern as a mask. It depends on the method.

【0013】電気的絶縁層を介してこの配線パターン1
2と電気的に接続して次の配線パターンを層形成するに
は、上記操作を繰り返して行えばよい。すなわち、先に
形成した配線パターン12および電気的絶縁層22の表
面に再度感光性樹脂を塗布して、電気的絶縁層22とす
るとともに、感光性樹脂を露光現像して、ビア孔24を
設ける(図5)。
This wiring pattern 1 is provided through an electrically insulating layer.
In order to electrically connect to 2 and form a next wiring pattern as a layer, the above operation may be repeated. That is, the photosensitive resin is applied again to the surfaces of the wiring pattern 12 and the electrically insulating layer 22 formed previously to form the electrically insulating layer 22, and the photosensitive resin is exposed and developed to provide the via hole 24. (Fig. 5).

【0014】次いで、無電解めっきおよび電解めっきを
施し、ビア孔24に層間で配線パターン12を電気的に
接続する導通部26を設け、さらに、電気的絶縁層22
の表面に形成された導体層をエッチングして電気的絶縁
層22の表面に配線パターン12を形成する。図6はこ
うして得られた配線基板14を示す。配線基板14はコ
ア基板10の両面に上記操作を各々施したものであり、
電気的絶縁層22を介して配線パターン12が各々2層
形成されている。配線基板14全体でみるとコア基板1
0は4層の配線パターン18a、18bを有し、コア基
板10の外面の配線パターン12は4層あるから、合わ
せて8層の配線パターンから構成されたものとなる。
Next, electroless plating and electrolytic plating are performed to provide the via holes 24 with conductive portions 26 for electrically connecting the wiring patterns 12 between the layers, and further, the electrically insulating layer 22.
The conductor layer formed on the surface of is electrically etched to form the wiring pattern 12 on the surface of the electrically insulating layer 22. FIG. 6 shows the wiring board 14 thus obtained. The wiring board 14 is obtained by performing the above operations on both surfaces of the core board 10.
Two wiring patterns 12 are formed via the electrically insulating layer 22. Looking at the wiring board 14 as a whole, the core board 1
0 has four layers of wiring patterns 18a and 18b, and since the wiring pattern 12 on the outer surface of the core substrate 10 has four layers, it is composed of a total of eight layers of wiring patterns.

【0015】本実施形態の多層配線基板は、上記のよう
にして得た配線基板14を図1に示すように基板接合層
16で接合して一体の多層基板としたものである。基板
接合層16の作用は、配線基板14a、14bを一体に
接着すると同時に、配線基板14a、14bの表面に形
成されている配線パターン12を電気的に接続して多層
配線基板全体として電気的接続をとることにある。
The multilayer wiring board of the present embodiment is one in which the wiring board 14 obtained as described above is bonded by a board bonding layer 16 as shown in FIG. The function of the board bonding layer 16 is to bond the wiring boards 14a and 14b together and at the same time electrically connect the wiring patterns 12 formed on the surfaces of the wiring boards 14a and 14b to electrically connect the multilayer wiring board as a whole. To take.

【0016】配線基板14a、14bを接合するには、
たとえば、一体に接合しようとする2枚の配線基板14
a、14bのうちの一方の積層面に、接続部としての銅
粉入り鉛錫共晶はんだ等のはんだぺーストと接合部とし
てのエポキシ系ワニスを印刷し、配線基板14a、14
bを相互に位置合わせし、加圧および加熱して一体に接
合することができる。図1で30が配線基板14a、1
4bの積層面で配線パターン12間を電気的に接続する
接続部である。接続部30はスクリーン印刷により配線
パターン12の配置位置に合わせてはんだペーストを塗
布することによって正確に配置することができる。
To join the wiring boards 14a and 14b,
For example, two wiring boards 14 that are to be joined together
On one of the laminated surfaces of a and 14b, a solder paste such as lead-tin eutectic solder containing copper powder as a connecting portion and an epoxy varnish as a connecting portion are printed to form a wiring board 14a, 14b.
b can be aligned with each other and pressed and heated to join them together. In FIG. 1, 30 is a wiring board 14a, 1
4b is a connecting portion for electrically connecting the wiring patterns 12 on the laminated surface. The connection portion 30 can be accurately arranged by applying a solder paste in accordance with the arrangement position of the wiring pattern 12 by screen printing.

【0017】図1はこうして、2枚の配線基板14a、
14bを基板接合層16で一体に接合して得られた多層
配線基板である。得られた多層配線基板は全体として配
線パターン層を16層有するものとなっている。この多
層配線基板は基板の外面に配線パターン12を数層形成
したコア基板10をそのまま多層配線基板の構成部分に
使用し、コア基板10の配線パターン18a、18bと
配線パターン12を電気的に導通させて配線パターンを
多層形成したことを特徴とする。
FIG. 1 thus shows two wiring boards 14a,
14b is a multilayer wiring board obtained by integrally bonding 14b with the board bonding layer 16. The obtained multilayer wiring board has 16 wiring pattern layers as a whole. In this multilayer wiring board, the core board 10 having several wiring patterns 12 formed on the outer surface of the board is used as it is for the constituent parts of the multilayer wiring board, and the wiring patterns 18a and 18b of the core board 10 and the wiring pattern 12 are electrically connected. This is characterized in that a wiring pattern is formed in multiple layers.

【0018】上記実施形態では、一体に接合する配線基
板14としてコア基板10の外面に配線パターン12を
2層形成したものを使用した。このように本実施形態の
多層配線基板を製造する際はコア基板10に形成する配
線パターン12は2〜3層程度とするのがよい。これ
は、コア基板10の外面にビルドアップ法等で配線パタ
ーン12を形成する場合、2〜3層程度形成するのであ
れば十分に精度よく、かつ確実に層形成することがで
き、配線基板14の製造時の信頼性を高めることができ
るからである。また、配線基板14を接合して多層配線
基板を形成する際には、あらかじめ配線基板14の良否
を検査し、良品のみ接合するようにする。これによっ
て、多層配線基板の不良率を下げることができ、製造歩
留りを向上させることができる。このように、配線基板
14を作製する工程と配線基板14を接合する工程を別
工程とすれば、配線基板14の製造が容易であるし、並
列的に作業できることから効率的に多層配線基板を生産
できるという利点もある。
In the above embodiment, as the wiring board 14 to be integrally joined, the one in which two layers of the wiring patterns 12 are formed on the outer surface of the core board 10 is used. As described above, when the multilayer wiring board of the present embodiment is manufactured, it is preferable that the wiring pattern 12 formed on the core substrate 10 has about 2 to 3 layers. This is because when the wiring pattern 12 is formed on the outer surface of the core substrate 10 by a build-up method or the like, it is possible to form the wiring pattern with sufficient accuracy and certainty if it is formed in about 2 to 3 layers. This is because the reliability at the time of manufacturing can be improved. When the wiring boards 14 are joined to form a multilayer wiring board, the quality of the wiring board 14 is inspected in advance, and only good products are joined. As a result, the defective rate of the multilayer wiring board can be reduced, and the manufacturing yield can be improved. In this way, if the step of manufacturing the wiring board 14 and the step of joining the wiring boards 14 are separate steps, the wiring board 14 can be easily manufactured, and since it is possible to work in parallel, a multilayer wiring board can be efficiently manufactured. It also has the advantage that it can be produced.

【0019】上記実施形態は配線基板14の基材として
プラスチック基板を使用し、基板の外面に形成する配線
パターン12をビルドアップ法で形成した例であるが、
配線基板14の材質はとくに限定されるものではなく、
セラミック基板を使用することも可能である。セラミッ
ク基板を使用する場合は、薄膜法等によりセラミック基
板の外面に配線パターンを複数層で形成した配線基板を
使用し、上記実施形態と同様に基板接合層16を介して
セラミック基板からなる配線基板を一体に接合して得ら
れる。
In the above embodiment, a plastic substrate is used as the base material of the wiring board 14, and the wiring pattern 12 formed on the outer surface of the board is formed by the build-up method.
The material of the wiring board 14 is not particularly limited,
It is also possible to use a ceramic substrate. When a ceramic substrate is used, a wiring substrate having a plurality of wiring patterns formed on the outer surface of the ceramic substrate by a thin film method or the like is used. It is obtained by joining together.

【0020】上記実施形態の多層配線基板では一体に接
合する配線基板14として両面に配線パターン12を数
層ずつ設けたものを使用したが、配線パターン12を配
線基板14の積層面のみに設ける場合もあり得る。たと
えば、コア基板10の外面に設けた配線パターン18b
に外部接続端子を取り付けて実装基板への実装面とする
ような場合である。この場合、ビルドアップ法等により
形成された配線パターン12よりコア基板10の配線パ
ターン18bの方が剥離強度が高いので、外部接続端子
の接合強度を高くすることができる。
In the multilayer wiring board of the above-described embodiment, the wiring board 14 to be integrally joined is provided with the wiring patterns 12 on each of several layers, but the wiring pattern 12 is provided only on the laminated surface of the wiring board 14. There is also a possibility. For example, the wiring pattern 18b provided on the outer surface of the core substrate 10
This is a case where an external connection terminal is attached to a mounting surface on a mounting board. In this case, since the wiring pattern 18b of the core substrate 10 has a higher peel strength than the wiring pattern 12 formed by the build-up method or the like, the bonding strength of the external connection terminal can be increased.

【0021】また、配線基板14は上記例のように2枚
接合する場合に限らず、3枚以上接合することももちろ
ん可能である。また、配線基板14に使用するコア基板
10は内層に配線パターン18aを設けたものが機能的
に有用であるが、内層の配線パターン18aを設けない
ものでももちろん使用できる。ただし、コア基板10は
両外面の配線パターン18bをビア等で電気的に接続し
ている必要がある。
Further, the wiring board 14 is not limited to the case of joining two pieces as in the above example, and it is of course possible to join three or more pieces. The core board 10 used for the wiring board 14 is functionally useful when the wiring pattern 18a is provided in the inner layer, but it is of course possible to use the core board 10 in which the wiring pattern 18a of the inner layer is not provided. However, the core substrate 10 needs to electrically connect the wiring patterns 18b on both outer surfaces with vias or the like.

【0022】また、配線基板14を接合して多層配線基
板とする場合に、プラスチック基板とセラミック基板の
ように異種材の配線基板を一体に接合することも可能で
ある。また、上記実施形態では配線基板14を接合する
方法として、はんだぺーストとエポキシ系ワニスを使用
したが、配線基板14を接合する方法としては、この他
に、異方性導電性接着剤入りフィルム、導電性樹脂と接
着樹脂ペーストまたはプリプレグとの組合わせ、はんだ
ペーストと接着性樹脂ペーストまたはプリプレグとの組
合わせ等が使用できる。また、セラミック基板の配線基
板を接合する場合は低融点合金と低融点ガラスの組合わ
せを使用することも可能である。
When the wiring board 14 is joined to form a multilayer wiring board, it is possible to integrally join wiring boards made of different materials such as a plastic substrate and a ceramic substrate. Further, in the above embodiment, the solder paste and the epoxy varnish were used as the method for joining the wiring board 14, but as the method for joining the wiring board 14, other than this, a film containing an anisotropic conductive adhesive is used. A combination of a conductive resin and an adhesive resin paste or prepreg, a combination of a solder paste and an adhesive resin paste or prepreg, and the like can be used. Further, when a wiring board made of a ceramic substrate is bonded, it is possible to use a combination of a low melting point alloy and a low melting point glass.

【0023】上記のように配線基板14を接合する基板
接合層16としては種々のものが考えられるが、配線基
板14の接合用のシートとして図7に示すような低融点
金属42を接着性を有する樹脂44で支持した接合用シ
ート40が有用である。この接合用シート40は低融点
金属42で配線基板14の接合面の配線パターン12を
電気的に接続し、樹脂44で配線基板14を一体に接着
するものである。
As described above, various kinds of substrate bonding layers 16 for bonding the wiring boards 14 are conceivable, but a low melting point metal 42 as shown in FIG. The joining sheet 40 supported by the resin 44 is useful. The bonding sheet 40 is for electrically connecting the wiring pattern 12 on the bonding surface of the wiring board 14 with the low melting point metal 42 and integrally bonding the wiring board 14 with the resin 44.

【0024】信頼性の高い多層配線基板を得るには、配
線基板14を接合する際に配線パターン12が電気的に
確実に接続されることと配線基板14が安定して確実に
接着されることが重要である。上記接合用シート40は
このような信頼性の高い配線基板の接合を可能にする。
すなわち、接合用シート40は図8に示すようなブロッ
ク状に形成した樹脂材46の内部に一端面から他端面に
かけて軸線と平行に低融点金属で形成した多数本のワイ
ヤを所定間隔で埋設したブロック体48を、ブロック体
48の軸線に垂直な面で所定の厚さでスライスして得ら
れる。
In order to obtain a highly reliable multilayer wiring board, the wiring patterns 12 should be electrically and reliably connected when the wiring boards 14 are joined, and the wiring board 14 should be stably and surely bonded. is important. The joining sheet 40 enables such highly reliable joining of wiring boards.
That is, in the joining sheet 40, a large number of wires made of a low melting point metal are embedded in a block-like resin material 46 as shown in FIG. 8 at a predetermined interval from one end face to the other end face in parallel with the axis. It is obtained by slicing the block body 48 with a predetermined thickness on a plane perpendicular to the axis of the block body 48.

【0025】図9はブロック体48をスライスして得た
接合用シート体50を示す。接合用シート体50はブロ
ック体48をスライスして得たことにより、図7に示す
ように、シートと同厚に低融点金属42が形成され樹脂
44に支持されて低融点金属42の両端面がシートの両
面で露出する。なお、実施形態の接合用シート体50の
1枚から接合用シート40が複数枚得られる。
FIG. 9 shows a joining sheet body 50 obtained by slicing the block body 48. Since the joining sheet body 50 is obtained by slicing the block body 48, as shown in FIG. 7, the low-melting-point metal 42 is formed in the same thickness as the sheet and is supported by the resin 44, and both end surfaces of the low-melting-point metal 42 are supported. Is exposed on both sides of the sheet. A plurality of the joining sheets 40 can be obtained from one of the joining sheet bodies 50 of the embodiment.

【0026】樹脂材46には熱硬化性樹脂として、たと
えばエポキシ系、ポリイミド系、不飽和ポリエステル
系、ポリフェニレンエーテル系樹脂等が使用でき、熱可
塑性樹脂として、たとえばポリアミド系、飽和ポリエス
テル系、ポリウレタン系樹脂等が使用できる。熱硬化性
樹脂を使用する場合には半硬化状態(Bステージ)で使
用し、熱可塑性樹脂を使用する場合は完全硬化させて使
用する。低融点金属42としては、錫−鉛系のはんだ、
あるいは無鉛系のはんだとしては錫−銀系、錫−アンチ
モン系、錫−ビスマス−銀系等のはんだが使用できる。
The resin material 46 may be a thermosetting resin such as an epoxy resin, a polyimide resin, an unsaturated polyester resin, a polyphenylene ether resin, or the like, and a thermoplastic resin such as a polyamide resin, a saturated polyester resin, or a polyurethane resin. Resin etc. can be used. When a thermosetting resin is used, it is used in a semi-cured state (B stage), and when a thermoplastic resin is used, it is completely cured before use. As the low melting point metal 42, tin-lead based solder,
Alternatively, as the lead-free solder, tin-silver solder, tin-antimony solder, tin-bismuth-silver solder, or the like can be used.

【0027】上記ブロック体48は上記樹脂材と低融点
金属等の組み合わせによって適宜作製できるが、以下に
樹脂材としてエポキシ系樹脂を使用し、低融点金属とし
て鉛−錫の共晶合金を使用した場合のブロック体48の
作製方法を説明する。まず、樹脂材46として使用する
エポキシ系樹脂を約250センチポアズに調整し、Aス
テージ状態でシリコーンラバーで内面を被覆した円筒容
器内に充填する。
The block 48 can be appropriately prepared by combining the above resin material with a low melting point metal or the like. In the following, an epoxy resin is used as the resin material and a lead-tin eutectic alloy is used as the low melting point metal. A method of manufacturing the block body 48 in the case will be described. First, the epoxy resin used as the resin material 46 is adjusted to about 250 centipoise and filled in a cylindrical container whose inner surface is covered with silicone rubber in the A stage state.

【0028】円筒容器内には鉛−錫共晶合金による0.
5mm径のワイヤを多数本底面から起立させて容器の開
口部との間で張るようにして支持されている。円筒容器
の開口部には円筒容器の底面との間でワイヤを所定間隔
で平行に支持するための支持枠を設ける。こうして、円
筒容器内にはワイヤが林立するように支持され、前記エ
ポキシ系樹脂はこのようにワイヤが設置された容器内に
充填される。
In the cylindrical container, a lead-tin eutectic alloy is used.
A large number of wires having a diameter of 5 mm are erected from the bottom surface and supported by being stretched between the wires and the opening of the container. A support frame for supporting the wires in parallel with the bottom surface of the cylindrical container at a predetermined interval is provided at the opening of the cylindrical container. In this way, the wires are supported so as to stand in the cylindrical container, and the epoxy resin is filled in the container in which the wires are installed.

【0029】円筒容器内に樹脂材を充填した後、真空脱
泡し、徐々に加熱して、最高温度170℃で約5時間、
乾燥窒素雰囲気中で保持する。これによって、樹脂材が
硬化するから、硬化後、円筒容器からブロック体48を
取り出す。前述したように、ブロック体48はエポキシ
系樹脂の樹脂材46中に鉛−錫の共晶合金のワイヤが埋
設されたものとして得られる。得られたブロック体48
を約200μmのシート状に切り出して接合用シート体
50が得られる。
After the resin material was filled in the cylindrical container, it was degassed in vacuum and gradually heated to a maximum temperature of 170 ° C. for about 5 hours.
Keep in a dry nitrogen atmosphere. As a result, the resin material is hardened, and after hardening, the block body 48 is taken out from the cylindrical container. As described above, the block body 48 is obtained by embedding the lead-tin eutectic alloy wire in the resin material 46 of epoxy resin. The obtained block body 48
Is cut into a sheet of about 200 μm to obtain a joining sheet body 50.

【0030】接合用シート40を用いて多層配線基板を
作成する場合は、配線基板14の接合面と接合用シート
40を位置合わせし、配線基板14で接合用シート40
を挟んで加圧、加熱して一体化すればよい。接合用シー
ト40の樹脂44によって配線基板14が接着され、低
融点金属42によって配線パターン12の電気的接続が
なされる。接合用シート40は配線パターン12を電気
的に接続する低融点金属として低融点金属のワイヤを用
いているから、はんだペーストを使用する場合等のよう
に接合部にボイドが生じたり、接合時に接合部の体積変
化が生じたりすることを防止し、確実な電気的接続がな
されるという利点がある。
When a multilayer wiring board is produced using the joining sheet 40, the joining surface of the wiring board 14 and the joining sheet 40 are aligned, and the joining sheet 40 is used on the wiring board 14.
It suffices to sandwich and pressurize and heat to integrate them. The wiring board 14 is adhered by the resin 44 of the bonding sheet 40, and the wiring pattern 12 is electrically connected by the low melting point metal 42. Since the bonding sheet 40 uses a wire of a low melting point metal as a low melting point metal for electrically connecting the wiring pattern 12, a void is generated in the bonding portion as in the case of using a solder paste, or the bonding is performed at the time of bonding. There is an advantage that the volume change of the part is prevented from occurring and a reliable electrical connection is made.

【0031】なお、接合用シート40に低融点金属42
を配置する場合、接合しようとする配線基板14の配線
パターン12の配置にしたがって低融点金属42を配置
する構成として提供することもできるし、図8、9に示
すように汎用的な使用を想定して低融点金属42を一定
間隔で配置した構成で提供することもできる。
A low melting point metal 42 is attached to the joining sheet 40.
When arranging, the low melting point metal 42 can be provided according to the arrangement of the wiring pattern 12 of the wiring board 14 to be joined, and it is assumed to be used for general purposes as shown in FIGS. Then, the low melting point metal 42 may be provided in a configuration in which the low melting point metal 42 is arranged at regular intervals.

【0032】[0032]

【発明の効果】本発明に係る多層配線基板は、上述した
ように、配線パターンを複数層形成した配線基板を配線
パターン間での電気的接続をとって一体に接合して成る
から、不良発生率を下げ、製造歩留りを向上させて信頼
性の高い製品として得ることが可能になる。また、コア
基板を有する配線基板を接合して形成されることから十
分な強度を有するとともに、平坦性等にも優れた製品と
して提供することが可能になる。また、配線パターンを
数層形成した配線基板を接合して形成することから、全
体としての製造工程が単純化され製造が容易になり製造
コストを下げることが可能になる等の著効を奏する。
As described above, since the multilayer wiring board according to the present invention is formed by integrally connecting the wiring boards having a plurality of wiring patterns formed thereon by electrically connecting the wiring patterns to each other, a defect occurs. It is possible to obtain a highly reliable product by reducing the rate and improving the manufacturing yield. Further, since it is formed by joining the wiring substrates having the core substrate, it is possible to provide a product having sufficient strength and excellent flatness and the like. Further, since the wiring boards having several wiring patterns formed thereon are joined to each other, the overall manufacturing process is simplified, the manufacturing is facilitated, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る多層配線基板の一実施形態の断面
図である。
FIG. 1 is a sectional view of an embodiment of a multilayer wiring board according to the present invention.

【図2】多層配線基板の製造に用いる配線基板の製造方
法を示す断面図である。
FIG. 2 is a cross-sectional view showing a method of manufacturing a wiring board used for manufacturing a multilayer wiring board.

【図3】多層配線基板の製造に用いる配線基板の製造方
法を示す断面図である。
FIG. 3 is a cross-sectional view showing a method of manufacturing a wiring board used for manufacturing a multilayer wiring board.

【図4】多層配線基板の製造に用いる配線基板の製造方
法を示す断面図である。
FIG. 4 is a cross-sectional view showing a method of manufacturing a wiring board used for manufacturing a multilayer wiring board.

【図5】多層配線基板の製造に用いる配線基板の製造方
法を示す断面図である。
FIG. 5 is a cross-sectional view showing a method of manufacturing a wiring board used for manufacturing a multilayer wiring board.

【図6】多層配線基板の製造に用いる配線基板の製造方
法を示す断面図である。
FIG. 6 is a cross-sectional view showing a method of manufacturing a wiring board used for manufacturing a multilayer wiring board.

【図7】多層配線基板の製造に用いる接合用シートの断
面図である。
FIG. 7 is a cross-sectional view of a joining sheet used for manufacturing a multilayer wiring board.

【図8】接合用シートを形成するブロック体の斜視図で
ある。
FIG. 8 is a perspective view of a block body forming a joining sheet.

【図9】ブロック体から切り出した接合用シート体の斜
視図である。
FIG. 9 is a perspective view of a joining sheet body cut out from a block body.

【符号の説明】[Explanation of symbols]

10、10a、10b コア基板 12 配線パターン 14、14a、14b 配線基板 16 基板接合層 18a、18b 配線パターン 20 スルーホール 22 電気的絶縁層 24 ビア孔 26 導通部 30 接続部 40 接合用シート 42 低融点金属 44 樹脂 46 樹脂材 48 ブロック体 50 接合用シート体 10, 10a, 10b Core substrate 12 Wiring pattern 14, 14a, 14b Wiring substrate 16 Substrate bonding layer 18a, 18b Wiring pattern 20 Through hole 22 Electrical insulating layer 24 Via hole 26 Conducting portion 30 Connecting portion 40 Bonding sheet 42 Low melting point Metal 44 Resin 46 Resin material 48 Block body 50 Bonding sheet body

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 コア基板の少なくとも一方の表面に配線
パターンが形成された複数枚の配線基板が、該配線基板
間に配線基板間を接合するとともに配線基板相互の配線
パターン間を電気的に接続する基板接合層を介して一体
に積層されて成ることを特徴とする多層配線基板。
1. A plurality of wiring boards, each having wiring patterns formed on at least one surface of a core board, joining the wiring boards between the wiring boards and electrically connecting the wiring patterns to each other. A multilayer wiring board, wherein the multilayer wiring board is integrally laminated via a substrate bonding layer.
【請求項2】 基板接合層が、前記配線パターンを電気
的に接続する低融点金属を配線基板を接合する樹脂によ
って支持した接合用シート体によって構成されたことを
特徴とする請求項1記載の多層配線基板。
2. The board bonding layer is constituted by a bonding sheet body in which a low melting point metal for electrically connecting the wiring patterns is supported by a resin for bonding the wiring board. Multilayer wiring board.
【請求項3】 配線基板が、前記コア基板の両面に配線
パターンが形成されたものであることを特徴とする請求
項1または2記載の多層配線基板。
3. The multilayer wiring board according to claim 1, wherein the wiring board has wiring patterns formed on both surfaces of the core substrate.
【請求項4】 コア基板が、層間で電気的に接続された
配線パターンが複数層形成されたプリント基板であるこ
とを特徴とする請求項1、2または3記載の多層配線基
板。
4. The multilayer wiring board according to claim 1, wherein the core board is a printed board having a plurality of wiring patterns electrically connected between layers.
【請求項5】 コア基板が、層間で電気的に接続された
配線パターンが複数層形成されたセラミック基板である
ことを特徴とする請求項1、2または3記載の多層配線
基板。
5. The multilayer wiring board according to claim 1, 2 or 3, wherein the core board is a ceramic board in which a plurality of wiring patterns electrically connected between layers are formed.
【請求項6】 配線基板が、前記コア基板の表面にビル
ドアップ法により配線パターンが複数層形成されたもの
であることを特徴とする請求項1、2、3または4記載
の多層配線基板。
6. The multilayer wiring board according to claim 1, wherein the wiring board has a plurality of wiring patterns formed on the surface of the core substrate by a build-up method.
【請求項7】 配線基板が、前記コア基板の表面に薄膜
法により配線パターンが複数層形成されたものであるこ
とを特徴とする請求項1、2、3または5記載の多層配
線基板。
7. The multilayer wiring board according to claim 1, wherein the wiring board has a plurality of wiring patterns formed on the surface of the core board by a thin film method.
JP9512396A 1996-04-17 1996-04-17 Multilayer wiring board Pending JPH09283931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9512396A JPH09283931A (en) 1996-04-17 1996-04-17 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9512396A JPH09283931A (en) 1996-04-17 1996-04-17 Multilayer wiring board

Publications (1)

Publication Number Publication Date
JPH09283931A true JPH09283931A (en) 1997-10-31

Family

ID=14129062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9512396A Pending JPH09283931A (en) 1996-04-17 1996-04-17 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JPH09283931A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772109B2 (en) 2006-03-16 2010-08-10 Shinko Electric Industries Co., Ltd. Manufacturing method of multilayer wiring substrate
JP2012054296A (en) * 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp Wiring board and method of manufacturing the same
CN110349934A (en) * 2018-04-02 2019-10-18 欣兴电子股份有限公司 Wiring board, encapsulating structure and its manufacturing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772109B2 (en) 2006-03-16 2010-08-10 Shinko Electric Industries Co., Ltd. Manufacturing method of multilayer wiring substrate
JP2012054296A (en) * 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp Wiring board and method of manufacturing the same
CN110349934A (en) * 2018-04-02 2019-10-18 欣兴电子股份有限公司 Wiring board, encapsulating structure and its manufacturing method
CN110349934B (en) * 2018-04-02 2021-08-03 欣兴电子股份有限公司 Circuit board, packaging structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR940009175B1 (en) Multi-printed wiring board
US5224265A (en) Fabrication of discrete thin film wiring structures
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
KR100522385B1 (en) Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US5686702A (en) Polyimide multilayer wiring substrate
KR100502498B1 (en) Multilayer circuit board and method for manufacturing multilayer circuit board
JP3059568B2 (en) Method of manufacturing multilayer printed circuit board
JPH05267402A (en) Thin film multilayer printed circuit board and its manufacture
JP2008124398A (en) Semiconductor package and its manufacturing method
JP2001332866A (en) Circuit board and method of production
JP2008016817A (en) Buried pattern substrate and its manufacturing method
JPH08148828A (en) Thin film multilayered circuit board and its manufacture
JPH10303561A (en) Multi-layer wiring board and its manufacture
CN107770946A (en) Printed wiring board and its manufacture method
US6987030B2 (en) Method of manufacturing semiconductor device
JP2549393B2 (en) Circuit board manufacturing method
JP2005268378A (en) Method of manufacturing substrate with incorporated components
JPH09283931A (en) Multilayer wiring board
JPH1131877A (en) Method for testing printed wiring board and electric parts
JPH1070363A (en) Method for manufacturing printed wiring board
JP4899409B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH11112150A (en) Multilayered substrate and its manufacture
JP4200664B2 (en) Multilayer substrate and manufacturing method thereof
JP2002009440A (en) Composite wiring board
WO2021246005A1 (en) Circuit board, method for manufacturing circuit board, and electronic apparatus