JPH08148828A - Thin film multilayered circuit board and its manufacture - Google Patents

Thin film multilayered circuit board and its manufacture

Info

Publication number
JPH08148828A
JPH08148828A JP6284705A JP28470594A JPH08148828A JP H08148828 A JPH08148828 A JP H08148828A JP 6284705 A JP6284705 A JP 6284705A JP 28470594 A JP28470594 A JP 28470594A JP H08148828 A JPH08148828 A JP H08148828A
Authority
JP
Japan
Prior art keywords
surface
organic resin
copper
layer
via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6284705A
Other languages
Japanese (ja)
Inventor
Setsuo Ando
Takashi Inoue
Masakazu Ishino
Michifumi Kawai
Masayuki Kyoi
Hidemi Sato
Ryohei Sato
Fusaji Shoji
Tetsuya Yamazaki
Tomoko Yoda
隆史 井上
正之 京井
了平 佐藤
秀己 佐藤
智子 依田
節夫 安藤
哲也 山崎
房次 庄子
通文 河合
正和 石野
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP6284705A priority Critical patent/JPH08148828A/en
Publication of JPH08148828A publication Critical patent/JPH08148828A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE: To provide a multilayered circuit board and its manufacturing method which are improved by a perfect collective lamination system wherein defects of the conventional sequent lamination method are excluded, and a thin film multilayered circuit board having many layered can be manufactured with high yield and in a short turnaround time. CONSTITUTION: A organic resin sheet (inner circuit unit 12) has a fine thin film wiring and a conductor via on which surface a bonding metal film is formed. The preliminarily fixed assembly of a sheet laminate is formed by stacking a plurality of the sheets which are mutually aligned. A surface layer unit 11 and a substratum connection unit 13 are preliminarily fixed on the upper part and the lower part of the sheet laminate, respectively. Thus a laminate 15 is formed. A preliminarily fixed laminate 17 is formed by mounting the laminate 15 on a wiring board 14 like a ceramic board. The laminate 17 is heated and pressed en bloc by hot press. Thereby electric connection between layers is obtained by diffusion bonding between via and wiring or the like, with a bonding metal film, and at the same time, organic resin layers are mutually fusion-bonded and fixed to constitute an unified structure.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、電子部品搭載用の多層回路基板とその製造方法に係り、特に層間絶縁材料を有機樹脂絶縁膜とする薄膜多層配線回路基板に好適な多層回路基板とその製造方法に関する。 The present invention relates to a multilayer circuit board for electronic component mounting relates to a manufacturing method thereof, particularly an interlayer insulating material with an organic resin insulating layer suitable multilayer circuit board in the thin film multi-layer wiring circuit board according to the It relates to a method for manufacturing.

【0002】 [0002]

【従来の技術】従来、LSIデバイスの処理能力の高度化にともない、LSIは多ピン化し、また信号の立上り・立下り速度が益々速くなって、信号伝送回路に高速性能が要求されてきた。 Conventionally, with the sophistication of the processing capabilities of LSI devices, LSI is more pins, and the signal rise and fall speed is increasingly faster for high speed performance has been required for the signal transmission circuit. これらの要求に答えるため、例えば大型コンピュータやスーパーコンピュータに代表される超高速システムにおいては、シングルチップパッケージをプリント板に実装する形態を脱却し、セラミック− To meet these requirements, for example in ultra high-speed system represented by large computers and supercomputers, to outgrow forms of implementing the single chip package on a printed board, a ceramic -
金属導体からなる多層同時焼結基板を実装基板に用いたマルチチップ実装が主流となった。 Multi-chip mounting using a multilayer co-sintered substrate made of a metal conductor on the mounting board has become mainstream.

【0003】今後さらに、実装回路基板の性能を上げる手段としては、層間絶縁材料を誘電率の低い有機樹脂とし、配線導体を電導度の高い銅とし、また配線密度を増大させるために配線パターン形成を高精度のフォトリソグラフィとするなどの方法が検討されてきた。 [0003] We further, as a means for increasing the performance of the mounting circuit board, an interlayer dielectric material and low organic resin dielectric constant, the wiring conductors and high conductivity copper and a wiring pattern formed to increase the wiring density a method such as a high precision photolithography have been studied.

【0004】さらに、配線を高密度化するためには、回路の多層化が必須であり、かつ配線密度の増大と配線抵抗の低減とを両立させようとすると配線断面の高アスペクト比化が必要となる。 [0004] Further, in order to achieve a high density of the wiring is a multi-layered circuit is required, and high aspect ratio of the wiring cross section an attempt is both an increase in wiring density and a reduction in wiring resistance needs to become. また、高速信号伝送特性に対する要求からインピーダンス整合が強く求められ、従って薄膜とはいえ層間絶縁膜の厚さは20μm以上が要求されるようになる。 The impedance matching from the request for high-speed signal transmission characteristics are strongly demanded, and thus the thickness of said interlayer insulating film is a thin film is to be required more than 20 [mu] m.

【0005】さて、有機樹脂を層間絶縁層に用いた薄膜多層回路基板は、従来、導体配線層と絶縁層とを交互に逐次積み上げる逐次積層プロセスで形成されるのが一般的である。 [0005] Now, the thin-film multi-layer circuit board is used in the interlayer insulating layer and the organic resin, conventionally, it is generally formed in a sequential lamination process to stack sequentially alternating with the conductor interconnect layer insulating layer. この逐次積層法では、まず導体材料はスパッタリングやEB蒸着などの真空プロセスで成膜され、引き続くフォトエッチング工程により導体配線が形成される。 In the sequential lamination method, first conductive material is deposited by a vacuum process such as sputtering or EB evaporation, the conductive wiring by subsequent photolithography process is formed. ついで、有機樹脂絶縁膜はワニスのスピンコーティング等の方法により塗布され、熱処理により乾燥および硬化されて最終的な層間絶縁膜となる。 Then, the organic resin insulating layer is applied by a method such as spin coating of the varnish is dried and cured the final interlayer insulating film by heat treatment.

【0006】上下配線層間の接続は、ウェットエッチングやドライエッチングによる有機絶縁膜のビア加工と引き続く上部配線金属材料のスパッタ成膜により達成される。 [0006] connection of the upper and lower wiring layers is achieved by sputter deposition of the via processing and subsequent upper wiring metal material of the organic insulating film by wet etching or dry etching. 逐次積層法は、以上の一連の工程を必要な層数分だけ繰り返し行うものであり、極めて長い工程時間を要する。 Sequential lamination method is to perform repeated only layers necessary number of the above series of steps, it requires extremely long process time. また、各層を形成するごとに断線、短絡などの欠陥が統計的な確立で発生する。 Further, disconnection each time forming each layer, defects such as short circuit occurs in a statistical establishment. 最終の多層回路基板の歩留は、各層ごとの工程歩留の掛け算となるので、配線の微細化と共に歩留の確保は益々困難を極めることになる。 Yield of the final multilayer circuit board, since the multiplication process yield for each layer, ensuring the yield would Mastering increasingly difficult with finer wiring.
また、配線層数が多い場合には、有機樹脂と下地基板との間の熱膨張係数差に起因する反りが、薄膜プロセスの中の特にフォトリソグラフ工程のパターン解像度に悪影響を与えるため、配線層数に限界が発生する。 Further, when the number of wiring layers is large, for providing a warp caused by a difference in thermal expansion coefficient between the organic resin and the underlying substrate, particularly adverse effect on the pattern resolution of the photolithography process in the thin film process, the wiring layer limit is generated in the number. さらに、 further,
ポリイミドのような熱硬化温度の高い樹脂を層間絶縁膜に用いると、より下にある絶縁層ほど長時間の高温処理を繰り返し受けることになり、絶縁膜の機械特性が劣化するなどの問題が発生しやすい。 With thermosetting temperature high resin such as polyimide in the interlayer insulating film, it will be repeatedly subjected to longer high temperature processing enough insulating layer underneath, cause problems, such as mechanical properties of the insulating film is degraded It's easy to do.

【0007】そこで、以上のような逐次積層法による薄膜多層回路基板製造プロセスの欠点を改良するための提案がなされてきた。 [0007] Accordingly, proposals for improving the drawbacks of thin-film multilayer circuit board manufacturing process according to the sequential lamination method such as described above have been made. 例えば、特開平5−206643号公報では、複数の薄膜配線層の積層構造を一つのブロックとし、これを仮基板上で形成し、各ブロック間を半田によるろう着で接続しようとするものである。 For example, Japanese Laid-5-206643 discloses one in which a laminated structure of a plurality of thin-film wiring layer as one block, which was formed on the temporary substrate, attempts to connect between the blocks in brazing by solder . しかし、 But,
各ブロック内の薄膜配線は、依然として従来の逐次積層法によって形成するものであり、十分の配線密度を維持しながら必要な層間絶縁膜厚を確保することは容易でない。 Thin film wiring in each block is intended still formed by conventional sequential lamination method, it is not easy to secure the interlayer insulating film thickness required while maintaining sufficient wiring density.

【0008】また、特開平4−162695号公報には、シート状感光性ポリイミドと金属箔の積層体を用いたシート積層方式が開示されている。 Further, JP-A-4-162695, sheet lamination method using a sheet-like photosensitive laminate polyimide and metal foil is disclosed. すなわち、シート状感光性ポリイミドの所望の位置にフォトリソグラフィによりビアを形成し、このビアに電気めっきにより導体を充填し、次いで金属箔をフォトエッチングで加工して配線を形成する。 That is, forming the via by photolithography in a desired position of the sheet-like photosensitive polyimide, filled with a conductor by electroplating in the via, then to form a processed wiring metal foil photoetching. このようにして出来た配線パターン付き感光性ポリイミドシートを複数枚積層し、少なくとも350℃の加熱下で熱圧着して予め多層配線フィルムを形成しておき、これをセラミック基板上に搭載して多層配線基板を製造しようとするものである。 Thus a plurality laminating wiring pattern photosensitive polyimide sheet made by, previously formed thermocompression bonding to advance the multilayer wiring film under heating at least 350 ° C., multilayer mounted it on a ceramic substrate it is intended to manufacture a wiring board. この場合には、感光性ポリイミドの解像度限界によってビアサイズの微細化が制限されるなどの懸念がある。 In this case, there is concern, such as miniaturization of the via size is limited by the resolution limit of the photosensitive polyimide. また、多層配線フィルムをセラミック基板に搭載する工程を含むことから、完全な一括積層方式とは言い難く、さらには配線パターン付き感光性ポリイミドシート積層体の熱処理温度も高いので残留熱応力の問題が生じる。 Furthermore, since including the step of mounting the multilayer wiring film on the ceramic substrate, it is difficult to say that the full batch lamination method, further problems of the heat treatment temperature is high the residual thermal stress of the wiring pattern a photosensitive polyimide sheet laminate occur.

【0009】 [0009]

【発明が解決しようとする課題】したがって、本発明の目的は、上記従来の薄膜多層回路基板製造上の問題点を解消し、完全な一括積層方式による改良された薄膜多層回路基板の製造方法を提供することにある。 OBJECTS OF THE INVENTION It is therefore an object of the present invention, the eliminating the conventional thin film multi-layer circuit problems in substrate manufacturing, a complete batch lamination method method of manufacturing a thin film multi-layer circuit board which is improved by It is to provide. すなわち、 That is,
逐次積層法の欠点を無くし、層数の多い薄膜多層回路基板を高歩留で、かつ短いターンアラウンドタイムで製造し得る多層回路基板の製造方法を実現するものである。 Sequentially eliminate the drawbacks of lamination method, it realizes the method of manufacturing a multilayer circuit board can be produced more thin film multi-layer circuit board number of layers with a high yield and in a short turnaround time.

【0010】更に具体的には、従来の薄膜多層化回路基板の製造プロセスが持つ以下のような問題点を解決するものである。 [0010] More specifically is to solve the following problems with the manufacturing process of the conventional thin-film multi-layer circuit board. すなわち、 1)低歩留。 That is, 1) TeifuTome. (各層形成工程の歩留の掛け算によって最終製品の歩留が決定される問題) 2)長い工程時間。 (Issue yield of the final product is determined by the yield of multiplication of each layer forming step) 2) long process time. (長いターンアラウンドタイム) 3)残留熱応力のため、積層層数に限界があること。 (Long turnaround time) 3) due to residual thermal stress, that there is a limit to the number of laminated layers. 4)繰り返し高温熱処理プロセスによる材料物性劣化。 4) material property degradation due to repeated high-temperature heat treatment process.
(信頼性低下) (Decreased reliability)

【0011】 [0011]

【課題を解決するための手段】上記の課題を解決する手段としては、薄膜多層回路の各層を独立したユニット(以下、「薄膜回路ユニット」と称する)として形成し、各薄膜回路ユニット毎に製造検査して欠陥の無い良品のみを選別し、これら良品薄膜回路ユニットを相互に位置合わせして層間の接続点同志を確実に対向させ、上下方向から圧力および熱等の外部エネルギー与えることにより、各層の配線パターン間の垂直方向の電気的接続を一挙に確保すると共に、各層の有機樹脂間の接着を達成する同時一括積層方式の製造プロセスが有効である。 Means for Solving the Problems As means for solving the aforementioned problem, the unit independent of each layer of the thin-film multi-layer circuit (hereinafter, referred to as "thin film circuit unit") is formed as a manufacturing each thin film circuit unit examined by selecting only without good defect, aligning them good thin-film circuit unit to each other reliably are opposed connection points comrades layers, by providing external energy of pressure and heat and the like from the vertical direction, the layers while securing a stroke in the vertical direction of the electrical connection between the wiring patterns, the manufacturing process of simultaneous batch lamination method to achieve adhesion between the layers of the organic resin is effective.

【0012】そこでこの一括積層法の確立のための技術的要素を、以下にまとめて示す。 [0012] Therefore, the technical elements for the establishment of this batch lamination method, are summarized below. すなわち、 1)薄膜多層回路を構成する薄膜回路ユニットは、有機樹脂絶縁膜からなるシートを母材とし、少なくともその片方の表面(下面)に必要な配線回路パターンを持ち、 That is, 1) a thin film circuit units of the thin film multi-layer circuit, a sheet made of an organic resin insulating film as the base material has a wiring circuit pattern required on at least its one surface (lower surface),
また、配線回路パターンの所望の位置に、有機樹脂シートを貫通してシート上面に達する金属導体ビアを形成してあること。 Further, the desired position of the wiring circuit pattern, it is formed with metal conductive vias to reach the upper surface of the sheet through the organic resin sheet. 2)薄膜回路ユニットの配線回路パターン同士を所望の位置で上下方向に電気的に接続するために、金属導体ビアの表面に、有機樹脂のガラス転移温度(Tg)以上、 2) to electrically connect the vertical direction wiring circuit patterns of the thin-film circuit unit at a desired position on the surface of the metal conductor vias, glass transition temperature of the organic resin (Tg) or higher,
250℃以下の熱処理で配線回路の構成材料と拡散接合を形成できる接合金属膜が形成されていること。 250 ° C. The following heat treatment the bonding metal film capable of forming a diffusion bond between the material of the wiring circuit is formed.

【0013】3)薄膜回路ユニットの有機樹脂表面は、 [0013] 3) organic resin surface of the thin-film circuit unit,
積層熱圧着条件下において相互に十分の層間接着力を達成できること。 Another can achieve sufficient interlayer adhesion in the lamination thermal compression conditions. 4)薄膜回路ユニットのシートは、Siチップと配線導体(銅)との中間領域(3ppm/℃以上、17ppm 4) Sheet the thin-film circuit unit, Si chip and a wiring conductor (copper) and the intermediate region (3 ppm / ° C. or more, 17 ppm
/℃以下)の熱膨張係数を持ち、横方向の寸法安定性が良く、熱処理でのパターン位置ずれが少ないこと。 / ℃ has a coefficient of thermal expansion below), lateral dimensional stability good, it is less pattern displacement in the heat treatment. 5)薄膜回路ユニットの製造工程の出発材料として、表裏面に金属箔を張り合わせた有機樹脂シートを用いる。 5) as the starting material for the manufacturing process of the thin-film circuit unit, an organic resin sheet laminating a metal foil on both surfaces.
特に、表裏面の金属箔の膜厚が異なる、あるいは表裏面の金属箔の材質が異なる有機樹脂シートを用いることを特徴とする。 In particular, the film thickness of the metal foil on the front and back surfaces are different, or the material of the metal foil on the front and back surfaces is characterized by using a different organic resin sheets.

【0014】6)金属導体ビアの形成に先立つ、ビア穴加工法は、有機樹脂シートの膜厚に依らず、高精度でかつ高いアスペクト比の穴開けが可能な方法を用いる。 [0014] 6) prior to formation of the metal conductor vias, via hole processing method, regardless of the film thickness of the organic resin sheet, drilling precision and high aspect ratio using methods available. すなわち、ドライエッチング、またはレーザ加工によりビア穴加工を行う。 That is, the via hole processing by dry etching or laser processing. 以上の技術的要素を統合して得られる製造プロセスにより、高性能の薄膜多層回路基板を、高歩留でかつ短いターンアラウンドタイムで実現する。 The manufacturing process is obtained by integrating the above technical components, a thin-film multilayer circuit board of high performance is realized at a and a short turnaround time high yield.

【0015】ここで、薄膜多層回路を構成する薄膜回路ユニットの構成、及びこれを主要部とする本発明の多層回路基板について更に詳述すると、薄膜回路ユニットは、内層回路ユニットと、表面層ユニットと、下地基板接続ユニットとの3種のユニットから構成されている。 [0015] Here, the structure of the thin-film circuit units constituting the thin film multi-layer circuit, and further described in detail multilayer circuit board of the present invention to do this as a main unit, a thin film circuit unit includes an inner layer circuit unit, the surface layer units When, and a three unit to the underlying substrate connection unit.
内層回路ユニットは、必要とされる階層だけ複数層積層されて薄膜多層回路の主要部を構成し、表面層ユニットは複数層積層された内層回路ユニットの最上部に積層されるもので、その表面にはLSI等の電子部品を搭載実装するためのパッドが形成されている。 Inner circuit unit, only hierarchy required by a plurality of layers stacked up the major portion of the thin-film multi-layer circuit, the surface layer units intended to be stacked on top of the inner layer circuit unit having a plurality layers laminated, the surface pad for mounting mounting electronic parts such as LSI are formed in the. また、下地基板接続ユニットは、セラミック基板、ガラス基板等の厚膜多層配線基板上に、内層回路ユニットの積層体を搭載、 The base board connecting units, the ceramic substrate, onto the thick-film multi-layer wiring substrate such as a glass substrate, mounting a stack of inner circuit unit,
接続する際にその接続媒体となるもので、表面には内層回路ユニットの裏面に電気的に接続する上部パッドを、 In which the connection medium to connect the upper pad electrically connected to the rear surface of the inner layer circuit unit on the surface,
裏面には配線基板上の整合パッドに接続する下部接合金属膜を有している。 And a lower bonding metal layer to be connected to matching pads on the wiring board on the back.

【0016】そして、本発明の薄膜多層回路基板は、セラミック基板、ガラス基板等の周知の厚膜配線基板上に、これらのユニットを下地基板接続ユニット、内層回路ユニット、表面層ユニットの順に順次積層し、この積層体に外部エネルギー与えることにより、各層の配線パターン間の垂直方向の電気的接続を一挙に確保すると共に、各ユニットの層間絶縁膜を構成する有機樹脂相互間の接着を達成することで一体化構造として構成されている。 [0016] Then, thin multi-layer circuit board of the present invention, a ceramic substrate, the well-known thick film wiring substrate such as a glass substrate, sequentially stacking these units underlying substrate connection unit, the inner layer circuit unit, the order of the surface layer units and, by applying external energy to the laminate, that while securing a stroke in the vertical direction of the electrical connection between the wiring pattern of each layer to achieve adhesion between the organic resin together and forming the interlayer insulating film of each unit in is configured as an integrated structure.

【0017】各ユニットを構成するシートとしては、出発材料として表裏面に銅の如き金属箔を張り合わせた有機樹脂シートを用いる。 [0017] As a sheet constituting each unit, an organic resin sheet laminating a metal such as foil copper on the front and back surfaces as the starting material. 代表的なものとして両面銅張り積層フィルムがあり、市販品としては例えば、帝人テクノーラ銅張り積層フィルム(帝人株式会社の商品名)、 There is a double-sided copper-clad laminate film as typical, as commercially available products, for example, (trade name of Teijin Co., Ltd.) Teijin Technora copper-clad laminate film,
東レ銅張りポリイミドフィルム(東レ株式会社の商品名)等が挙げられる。 Toray (trade name of Toray Industries, Inc.) copper-clad polyimide film, and the like. また、低熱膨張性ポリイミドフィルムの両面にポリイミド接着フィルム、例えば日立化成工業社製の商品名「AS−2210」を張り合わせ、さらに両面に銅箔を接着した両面銅張り積層フィルムを用いることも出来る。 The low polyimide adhesive film on both sides of thermal expansion polyimide film, for example, bonded together by Hitachi Chemical Co., Ltd. under the trade name "AS-2210", it is also possible to further use a double-sided copper-clad laminate film obtained by bonding a copper foil on both sides. なお、この種の有機樹脂シートは、 Incidentally, an organic resin sheets of this kind,
ガラス転移温度(Tg)が250℃以下で、樹脂成分のみから構成されるものが望ましく、プリント基板の母材として用いられているような無機質のガラス布基材を含むようなシートは、ビア加工時にビア穴内に残渣が残るので避けた方がよい。 Glass transition temperature (Tg) of at 250 ° C. or less, desirably those composed of only the resin component, a sheet as comprising a glass fabric substrate of inorganic, such as has been used as the base material of the printed circuit board, via machining sometimes it is better to avoid because residue remains in the via hole.

【0018】また、内層回路ユニット及び下地基板接続ユニットに、銅めっき等により設けられるビアの先端は、有機樹脂シートの表面より少し突き出させ、その表面には接合金属膜がめっきにより形成される。 Further, the inner circuit unit and the base board connecting units, the tip of vias disposed with copper plating or the like, slightly protrudes from the surface of the organic resin sheet, on the surface bonding metal layer is formed by plating. 下地基板接続ユニットの場合には、上部接続パッド上にもこの接合金属膜が上部接合金属膜として形成される。 If the underlying substrate connection unit, the bonding metal layer is formed as the upper bonding metal layer also on the top connection pads. この各ユニット間を電気的に接続する接合金属膜としては、樹脂のガラス転移温度以上、250℃以下の比較的低温で拡散接合できる金属が望ましく、例えばSn、Zn単体金属、Sn−Zn合金、Sn−Ag合金、Sn−Pb合金などの低融点合金が好適である。 As the bonding metal film between the respective units are electrically connected, the resin glass transition temperature or more, the metal is desired to be diffusion bonded at a relatively low temperature of 250 ° C. or less, for example Sn, Zn elemental metal, Sn-Zn alloy, Sn-Ag alloys, low melting point alloys such as Sn-Pb alloy is preferred. なお、Au−Sn合金などは共晶温度が280℃と高く好ましくない。 Incidentally, the eutectic temperature, such as Au-Sn alloy undesirably increased and 280 ° C.. また、 Also,
接合金属膜の膜厚は、特に限定されるものではないが、 The film thickness of the bonding metal layer is not particularly limited,
実用的には1〜10μm程度が好ましい。 1~10μm about the practical are preferred.

【0019】また、表面層ユニットの表面に設けられたパッドには、表面メタライズとして電解もしくは無電解めっきにより金属膜が形成されるが、この金属膜は上記ユニット間を接続する接合金属膜とは役割を異にし、電子部品を搭載実装する際の接続に用いるため、はんだ材料に対するバリヤの役割を果たし、また、LSI等の部品のリペア耐性、ワイヤボンディング性などの特性をも満足するものでなければならず、例えば無電解Ni−B Further, the pads provided on the surface of the surface layer units, the metal film is formed by electrolytic or electroless plating as a surface metallization, the metal film is a bonding metal film for connecting the unit It was different from the role, for use in connection when mounting mounting an electronic component, acts as a barrier to the solder material and, as they do not also satisfy part of the repair resistance such as an LSI, the characteristics of the wire bonding property Banara not a, for example, electroless Ni-B
めっき膜、もしくは無電解Ni−Pめっき膜を必要とされる膜厚だけ形成することが望ましい。 Plating film, or it is desirable to form only the thickness required to electroless Ni-P plating film.

【0020】本発明の多層回路基板を得るには、基板上に下地基板接続ユニット、内層回路ユニット、表面層ユニットの順に配線パターンの位置合わせをしながら順次積層し、加熱圧着して一体化構造とするが、この加熱圧着は、ホットプレス装置を用いて行なう。 [0020] To obtain a multi-layer circuit board of the present invention, base substrate connection unit on the substrate, the inner layer circuit unit, sequentially laminated while in order of the surface layer unit alignment of the wiring pattern, integrated by thermocompression bonding structure that is, the thermocompression bonding is performed using a hot press apparatus. ホットプレス条件としては、例えば真空度10〜60torr、静水圧15〜30kg/cm 2 、ユニットの母材を構成する樹脂シートのガラス転移温度以上、最高到達温度250 Hot As pressing conditions, for example, a vacuum degree 10~60Torr, hydrostatic pressure 15~30kg / cm 2, unit or above the glass transition temperature of the resin sheet constituting the base material of, maximum temperature 250
℃(好ましくは180〜250℃)でプレス成形することが望ましい。 ° C. (preferably 180 to 250 ° C.) it is desirable to press molding at.

【0021】 [0021]

【作用】各ユニットの上下を電気的に接続するためのビア、もしくはパッド上に形成された接合金属膜は、各ユニットの積層体をホットプレス成形する温度、例えば、 [Action] vertically electrically connected to for via each unit, or the bonding metal layer formed on the pad, the temperature of hot press molding the laminate of the units, for example,
好ましい180〜250℃で良好な拡散接合を実現する。 To achieve good diffusion bonding in the preferred 180 to 250 ° C.. また、この温度域で各ユニットの母体を構成する有機絶縁膜同士も相互に界面が融合接着して一体化することにより、多層回路基板としての十分な結合強度を発揮し、電気的接続部の信頼性を確実なものとしている。 Further, by organic insulating film between even interface each other to constitute the base of each unit in this temperature range is integrated by fusion bonding, exhibits sufficient binding strength of a multilayer circuit board, the electrical connections the reliability has been made reliable.

【0022】以上の発明により、従来著しく工程が長く、また歩留が低いため、量産技術としての適用範囲が限定されていた薄膜多層回路基板の製造プロセスを大幅に合理化し、薄膜多層回路の用途を拡大する。 [0022] With the above invention, conventional markedly process is long, and because a low yield, greatly streamline the manufacturing process of the thin-film multi-layer circuit board scope as mass production technology was limited, the thin-film multilayer circuit applications to expand.

【0023】 [0023]

【実施例】以下、本発明の一実施例を図面にしたがって具体的に説明する。 EXAMPLES The following specifically described with reference to the accompanying drawings an embodiment of the present invention. 〈実施例1〉図1は、薄膜多層回路基板の主要部を構成する薄膜回路ユニットのうちの内層回路ユニット12の製造工程を示す断面図である。 <Embodiment 1> FIG 1 is a cross-sectional view showing the manufacturing process of the inner circuit unit 12 of the thin-film circuit units that constitute the main part of the thin-film multi-layer circuit board.

【0024】図1(a)に示すように、出発材料として、ユニットの母体となる両面銅張り積層フィルム(ガラス転移温度194℃の有機樹脂絶縁膜112の両面に銅箔111、113を張り合わせたシート)を準備する。 As shown in FIG. 1 (a), as a starting material, by bonding copper foil 111 and 113 on both surfaces of the organic resin insulating layer 112 of the double-sided copper-clad laminate film comprising a base unit (glass transition temperature 194 ° C. prepare the sheet). 両面銅張り積層フィルムとしては、一方の銅箔の膜厚が他方の銅箔の膜厚の半分以下であるもの(以下、これを「非対称銅張り樹脂フィルム」と称する)を用いる。 The double-sided copper-clad laminate film, as the film thickness of one of the copper foil is less than half the thickness of the other copper foil (hereinafter, referred to as "asymmetric copper-clad resin film" it) used. この例では、上部銅箔111の膜厚を9μm、下部銅箔113の膜厚18μmとしたが、実用的には上部銅箔111の膜厚は3〜18μm、下部銅箔113の膜厚は5〜35μmの範囲であることが望ましい。 In this example, 9 .mu.m the thickness of the upper copper foil 111, was the thickness 18μm of the lower copper foil 113, practical thickness of the upper copper foil 111 in the 3~18Myuemu, thickness of the lower copper foil 113 it is preferably in the range of 5 to 35 m. 上部銅箔111がこの膜厚範囲より薄いと、この後のビア穴加工工程でのドライエッチやレーザ加工のマスクとしての耐性が不十分となることがあり、厚いとビア加工用マスクとしてのフォトエッチングの加工精度が不十分となる。 When the upper foil 111 is thinner than this thickness range, the resistance of a dry etch or a mask of the laser processing of the via hole machining process after this is sometimes insufficient, photo as a thick the via processing mask processing accuracy of etching becomes insufficient.
また、下部銅箔113がこの膜厚範囲より薄いと、配線に加工されたときの抵抗値が高過ぎる場合があり、厚いと微細配線加工が困難になる。 The lower copper foil 113 when thinner than this thickness range, there are cases resistance when processed into the wiring is too high, a thick and fine wiring processing becomes difficult.

【0025】図1(b)に示すように、この非対称銅張り樹脂フィルムの厚い方の銅箔(下部銅箔113)表面を、粘着剤付きの保護フィルム114で被覆する。 As shown in FIG. 1 (b), a thicker copper foil (lower foil 113) surface of the asymmetric copper-clad resin film, coated with a protective film 114 of the pressure-sensitive adhesive.

【0026】図1(c)に示すように、この後、薄い方の銅箔(上部銅箔111)にビア穴加工のためのマスクパターン115を形成する。 As shown in FIG. 1 (c), thereafter, the thinner the copper foil (top foil 111) to form a mask pattern 115 for the via hole processing. すなわち、上部銅箔111 That is, the upper copper foil 111
のビアを形成する箇所のみをフォトエッチング工程により除去する。 A portion for forming a via only removed by photo-etching process. 図面を省略しているが、具体的には、上部銅箔111の上にフォトレジストを塗布し、所定のビア形成用のマスクを介して露光し、現像してレジストパターンを形成する。 Although not drawings, specifically, a photoresist is applied on the upper copper foil 111 was exposed through a predetermined mask for via formation, developed to form a resist pattern. 次いでレジストパターンをマスクにして上部銅箔111を選択的にエッチングし、レジストパターンを除去する。 Then selectively etching the upper copper foil 111 using the resist pattern as a mask, the resist pattern is removed. 銅箔のエッチング液は特に限定されるものでなく、過硫酸アンモニウム系、塩化第二鉄系、 Etchant of the copper foil is not specifically limited, ammonium persulfate-based, ferric chloride type,
塩酸・リン酸・硝酸・酢酸の混酸などが使えるが、ここでは過硫酸アンモニウム系を使用した。 Including mixed acid of hydrochloric, phosphoric acid, nitric acid, and acetic acid can be used, but using ammonium persulfate-based here.

【0027】図1(d)に示すように、ここで出来た上部銅箔111のパターンをマスクにして、有機樹脂層1 As shown in FIG. 1 (d), and the pattern of the upper copper foil 111 made here to the mask, the organic resin layer 1
12にビア穴開け加工する。 Via holes drilled processed into 12. 加工方法としては、垂直加工性のよい、ドライエッチングやレーザ加工が適している。 As the processing method, good vertical workability, dry etching or laser processing is suitable. この例ではエキシマレーザによるレーザ加工を用いた。 Using laser machining by excimer laser in this example. ドライエッチングの場合は、酸素や酸素とCF 4の混合ガスを用いた反応性イオンエッチングが使える。 For dry etching, reactive ion etching using a mixed gas of oxygen or oxygen and CF 4 can be used. また、レーザ加工としては、紫外線レーザ、特にエキシマレーザやTEA−CO 2を用いたレーザアブレーションが有効である。 As the laser processing, ultraviolet laser, particularly laser ablation using an excimer laser and TEA-CO 2 is effective. こうして、ドライエッチングやレーザ加工によりビア部116の有機樹脂112が取り除かれ、 Thus, the organic resin 112 of the via portion 116 is removed by dry etching or laser processing,
ビアの底に下部銅箔113の表面が露出する。 The surface of the lower copper foil 113 exposed at the bottom of the via. なお、T In addition, T
EAとは、レーザ放電管の放電方向と垂直方向にレーザビームをを取り出す方式のことを意味している。 The EA, which means that the method of taking out a laser beam in the discharge direction and the vertical direction of the laser discharge tube.

【0028】図1(e)に示すように、ビア加工マスクパターン115をウェットエッチングにより除去する。 As shown in FIG. 1 (e), the via machining mask pattern 115 is removed by wet etching.
この際、ビア底の下部銅箔113の表面もいくらかエッチングされるが、上部銅箔111と下部銅箔113の膜厚差のため、下まで突き抜けることはない。 At this time, the surface of the via bottom of the lower copper foil 113 is also somewhat etched, for film thickness difference of the upper copper foil 111 and a lower copper foil 113, does not penetrate to the bottom. つまり、このビア加工マスクパターン115の除去を考慮して、この下部銅箔113の厚さを上部銅箔より厚くなるように決めている。 In other words, in consideration of the removal of the via processing mask pattern 115, which determines the thickness of the lower copper foil 113 to be thicker than the top foil.

【0029】図1(f)に示すように、下部銅箔113 As shown in FIG. 1 (f), the lower copper foil 113
を給電電極(カソード)としてビア穴部116に銅めっき117を施す。 Subjected to copper plating 117 in the via hole 116 as a power supply electrode (cathode). この時、銅めっきビアの先端は、有機樹脂112の表面より少し突き出させる。 At this time, the tip of the copper plated via is slightly protrude from the surface of the organic resin 112. 銅めっきビア117の有機樹脂表面からの突出し量は特に限定されるわけではないが、1〜10μmの範囲が望ましい。 Overhang from the organic resin surface of the copper plated via 117 not particularly limited, but is preferably in the range of 1 to 10 [mu] m. この例では突出し量1μmとした。 This example was overhangs 1 [mu] m. 銅めっきビア117の先端部には、引き続き接合金属薄膜118をめっきする。 The distal end portion of the copper plated via 117, subsequently plating the bonding metal film 118.
接合金属としては、有機樹脂のガラス転移温度以上、2 The bonding metal, glass transition temperature or higher of the organic resin, 2
50℃以下、好ましくは180〜250℃で十分な拡散結合が行なわれる金属を選択することが重要であり、例えばSn、Zn単体、もしくはSn−Zn合金、Sn− 50 ° C. or less, preferably it is important to choose a metal made sufficient diffusion bonding at 180 to 250 ° C., for example Sn, Zn alone or Sn-Zn alloy,, Sn-
Ag合金、Sn−Pb合金などの合金が適する。 Ag alloy, an alloy such as Sn-Pb alloys suitable. 接合金属薄膜の膜厚は、特に限定されるものではないが、1〜 The film thickness of the bonding metal thin film is not particularly limited, 1
10μmの範囲が望ましい。 Range of 10μm is desirable. ここの例ではSnを1μm 1μm the Sn in this case of the example
めっきした。 Plated.

【0030】なお、接続金属薄膜118の表面は酸化防止のため置換金めっきや無電解金めっきで被覆してもよい。 [0030] The surface of the connecting metal thin film 118 may be coated with immersion gold plating or electroless gold plating to prevent oxidation.

【0031】図1(g)に示すように、ビア117に接合金属薄膜118が形成された表面側を保護フィルム、 As shown in FIG. 1 (g), protects the surface side of the bonding metal thin film 118 is formed in the via 117 film,
もしくは塗布型の保護レジスト119で被覆し、裏面保護フィルム114を除去する。 Or coated with a coating type protective resist 119 is removed back surface protective film 114. ここでは保護レジスト1 Here protection resist 1
19として、粘着剤付きの保護フィルム114と同一のものを使用した。 As 19, it was used same as the protective film 114 of the pressure-sensitive adhesive.

【0032】図1(h)に示すように、最後に、下部銅箔113をフォトエッチングにより加工して、シート裏面に所望の配線パターン120を形成する。 As shown in FIG. 1 (h), at the end, by working a bottom copper foils 113 by photoetching, to form the desired wiring pattern 120 on the sheet back side. すなわち、 That is,
図面を省略しているが、具体的には、下部銅箔113の上にフォトレジストを塗布し、所定の配線パターン形成用のマスクを介して露光し、現像してレジストパターンを形成する。 Although not drawings, specifically, a photoresist is coated on the lower copper foil 113 was exposed through a mask for a predetermined wiring pattern formation, developed to form a resist pattern. 次いでレジストパターンをマスクにして下部銅箔113を選択的にエッチングして配線パターン1 Then selectively etching the lower copper foil 113 using the resist pattern as a mask wiring pattern 1
20を形成し、レジストパターンを除去する。 20 is formed, the resist pattern is removed.

【0033】以上により、導体配線120および導体ビア117に接合金属膜118を持つ有機樹脂シート、すなわち薄膜回路ユニットを形成することが出来た。 The [0033] above, the organic resin sheet having a bonding metal layer 118 on the conductive lines 120 and conductive via 117, that was able to form a thin film circuit unit. なお、ここで述べた薄膜回路ユニットは、薄膜多層回路全体のうちで、内層回路ユニット12を構成するものである。 Incidentally, the thin film circuit unit described here, among the entire thin film multi-layer circuit, and constitutes an inner layer circuit unit 12.

【0034】〈実施例2〉この実施例は、実施例1と同様の内層回路ユニット12を示すものであるが、有機樹脂絶縁膜112の両面に形成する金属箔111および1 [0034] <Example 2> This embodiment is intended to indicate the same inner circuit unit 12 as in Example 1, the metal foil 111 and 1 formed on both surfaces of the organic resin insulating film 112
13を異なる二種類の金属箔で構成したものであり、有機樹脂フィルム112の上面に膜厚3〜18μmのアルミ箔、同下面に膜厚5〜35μmの銅箔を接着した有機樹脂シートを出発材料とする。 13 is obtained by constituting at two different types of metal foil, the starting aluminum foil having a thickness of 3~18Myuemu, the organic resin sheet adhered copper foil with a thickness of 5~35μm in the lower surface to the upper surface of the organic resin film 112 a material. この例では厚さ5μmのアルミ箔、厚さ18μmの銅箔を用いた。 Aluminum foil having a thickness of 5μm in this example, using copper foil having a thickness of 18 [mu] m.

【0035】製造工程は、大部分が図1に示した実施例1の内容に準ずるが、図1(c)工程のビア加工マスク115に、実施例1では銅箔パターンを使用した代わりに、この例ではアルミ箔パターンを用いる点が異なる。 The manufacturing process is largely equivalent to the contents of the first embodiment shown in FIG. 1, the via processing mask 115 of FIG. 1 (c) step, instead of using the copper foil pattern in Example 1, in this example different points using aluminum foil pattern.
すなわち、実施例1の上部銅箔111の役割をこのアルミ箔が受け持つ。 That is, the aluminum foil is responsible for the role of the upper copper foil 111 of the first embodiment.

【0036】以下、図1の工程図を引用して説明すると、先ず、このアルミ箔111を、所定のマスクを介し、露光、現像するフォトエッチング工程によりビア加工マスクパターン115に加工する。 [0036] Explaining with reference to process diagram of FIG. 1, first, the aluminum foil 111 via a predetermined mask, exposure, processing the via processing mask pattern 115 by photo-etching step of developing. 次いでこのアルミ箔マスク115を、実施例1と同様の方法で有機樹脂1 Then the organic resin 1 of this aluminum foil mask 115, in the same manner as in Example 1
12のビア穴116加工に用いる〔図1(d)工程に相当する〕。 Used in the via hole 116 processing 12 [corresponding to FIG. 1 (d) step]. その後、アルミ箔マスク115は、希塩酸、 Then, aluminum foil mask 115, dilute hydrochloric acid,
例えば10〜15%塩酸により容易に除去できる〔図1 For example it can be easily removed by 10-15% hydrochloric acid [1
(e)工程に相当する〕。 (E) corresponding to Step]. この際、ビア116の底部に露出した下部銅箔113の表面はほとんどエッチングされないので、プロセス管理の容易な点が利点である。 At this time, since the surface of the lower copper foil 113 exposed to the bottom of the via 116 is hardly etched, easiness of process control is an advantage.

【0037】つまり、この実施例には二つの特徴点があり、その一つは、このプロセス管理の容易な点にあり、 [0037] That is, in this embodiment has two characteristic points, one of which is in the easiness of the process management,
希塩酸を用いると、アルミ箔に対する銅箔のエッチング選択比が大きいため、アルミ箔マスクは除去されても銅箔はエッチングされない。 With dilute hydrochloric acid, the etching selectivity ratio of copper relative to aluminum foil is large, the copper foil is not etched even aluminum foil mask is removed. もう一点は、銅箔がエッチングされないために下部銅箔113を薄くすることができる点にあり、図1(h)工程で配線パターン120を形成する際に、高密度の微細配線パターンを容易に形成することができると云う効果を有している。 The other one point, so that others can copper foil to reduce the lower copper foil 113 in order not etched, to form the wiring pattern 120 in FIG. 1 (h) step, easily high density fine wiring pattern has the effect of say can be formed.

【0038】〈実施例3〉この実施例は、薄膜多層回路基板の表面層ユニットの構成と形成方法の一例について示すものであり、以下、図2の断面工程図にしたがって説明する。 [0038] <Example 3> This example is for showing an example of a configuration and method for forming the surface layer units of the thin-film multi-layer circuit board, will be described below with reference to cross-sectional process drawing of FIG. なお、表面層ユニット11は、実装回路基板の最表面に積層されるものであり、その構成は、図2 The surface layer unit 11 is intended to be laminated on the outermost surface of the mounting circuit board, the arrangement, FIG. 2
(f)に示すように表面には少なくとも電子部品接続用のボンディングパッド(表面メタライズ層123で被覆された表面層銅パッド122)が形成されており、LS The surface as shown in (f) are at least the bonding pad (surface metallizing layer surface layer coated with 123 copper pad 122) of the electronic component connection is formed, LS
Iその他の電子部品を直接接続および搭載の役割を担う。 I play a role of connection and equipped with other electronic components directly. また、裏面には内層回路ユニット12が複数枚積層された最上層の電極(表面に突出し、接合金属膜118 Furthermore, projecting the electrode (the surface of the uppermost layer the inner layer circuit unit 12 has a plurality of sheets stacked on the back surface, the bonding metal layer 118
で被覆されたビア117)に接続するための裏面接続パッド124が設けられている。 In the rear surface connection pads 124 for connecting to the via 117) coated is provided.

【0039】表面層ユニット11を形成する出発材料は、基本的に実施例1と同様のものが使え、工程も途中まで実施例1と同様である。 [0039] The starting material for forming the surface layer unit 11, can use the same basically as Example 1, step is the same as in Example 1 to the middle.

【0040】図2(a)は、実施例1の図1(a)〜 [0040] FIG. 2 (a), FIG. 1 of Example 1 (a) ~
(c)工程を経た状態、すなわち、フォトエッチング加工により上部銅箔111にビア加工マスクパターン11 (C) state through the steps, i.e., via machining mask pattern 11 on the upper copper foil 111 by photo etching
5が形成された直後の状態を示している。 5 shows a state immediately after the formation.

【0041】図2(b)は、ビア加工マスクパターン1 [0041] FIG. 2 (b), via machining mask pattern 1
15により実施例1の図1(d)と同一工程でビア穴1 15 to FIG. 1 of Example 1 (d) and via hole 1 by the same process
16を形成した状態を示している。 16 shows the formed state.

【0042】図2(c)は、以下の状態を示している。 [0042] FIG. 2 (c) shows the following state.
すなわち、ビア加工マスクパターン115となった上部銅箔(111)を残したまま、下部銅箔113をカソードとして電気銅めっきを行い、ビア穴116を電気銅で充填する。 That is, leaving the top copper foil became via machining mask pattern 115 (111), the electrolytic copper plating the lower copper foil 113 as the cathode, to fill the via hole 116 with copper. この際、銅めっき表面が上部銅箔の開口部に達すると、銅めっきビア117が必然的に上部銅箔(1 In this case, the copper plating surface reaches the opening of the upper foil, copper plated via 117 is inevitably an upper copper foil (1
11)の端部に接触し、以後はシ−トの上部全面が共通の電析面となって銅めっき膜121が成長する。 Contacting the end of the 11), thereafter sheet - copper plating film 121 bets of the entire upper surface is a common electrostatic 析面 grows. 上部電気銅めっき膜121が所望の厚さに達した時点でめっきを止める。 Upper electroplated copper film 121 stops plated when it reaches the desired thickness. この例では上部電気銅めっき膜121を厚さ10μm形成した。 And a thickness of 10μm form an upper electrolytic copper plating film 121 in this example.

【0043】図2(d)は、電気銅めっき膜121および上部銅箔111を加工したビア加工マスクパターン1 [0043] FIG. 2 (d), via machining mask pattern 1 processing the copper plated film 121 and the upper copper foil 111
15からなる表面側の銅層を、上記図2(a)と同一工程によるフォトエッチングにより加工し、表面層銅パッド122を形成した状態を示している。 A copper layer on the surface side of 15, is processed by photo-etching using the same process as that of FIG. 2 (a), it shows a state in which a surface layer copper pad 122.

【0044】図2(e)は、以下の状態を示している。 [0044] FIG. 2 (e) shows the following state.
すなわち、銅パッド122の表面に、表面メタライズ1 That is, the surface of the copper pad 122, surface metallization 1
23として、ニッケルめっき膜、例えば無電解Ni−B As 23, a nickel plating film, for example, electroless Ni-B
めっき膜、または無電解Ni−Pめっき膜を必要な膜厚だけ形成する。 Plating film, or formed by a film thickness required for electroless Ni-P plating film. ここでは、無電解Ni−Bめっき膜を2 Here, the electroless Ni-B plating film 2
μm形成した。 Was μm formed. そして、このNiめっき膜の表面には半田材料の濡れ性確保のため、置換金めっき、または置換金めっきおよび無電解金めっきを施す。 Since the wettability of securing a solder material on the surface of the Ni plating film is subjected to a displacement gold plating or displacement gold plating and electroless gold plating.

【0045】図2(f)は、最後の工程を示しており、 [0045] FIG. 2 (f) shows the last step,
実施例1の図1(g)工程と同様に表面メタライズ12 Figure 1 of Example 1 (g) step as well as surface metallization 12
3を被覆した表面層銅パッド122のある側を保護フィルムまたはレジスト119で保護し、裏面保護フィルム114を剥がし(ここまでの工程図は省略した)、次いで図示のように下部銅箔113を接続パッド124の形状に加工する。 Some of the surface layer copper pad 122 3 was coated side was protected with a protective film or a resist 119, peel off the back surface protective film 114 (step diagrams so far omitted), then connect the lower copper foil 113 as shown It is processed into the shape of the pad 124. 加工方法は、同図(d)の表面銅層パッド122の形成工程と同様に通常のフォトエッチングによる。 Processing method, by similarly conventional photo-etching and formation step of surface copper layer pad 122 of FIG. (D). 裏面接続パッド124の表面には、表面酸化防止のため、置換金めっき、または無電解金めっきを施してもよい。 On the surface of the back connecting pad 124, to prevent surface oxidation, it may be subjected to displacement gold plating or electroless gold plating.

【0046】以上の工程により、表面層ユニット11の形成が出来た。 [0046] Through the above process, it could form the surface layer unit 11. なお、表面層ユニット11の表面メタライズ123は、LSIなどの電子部品の端子接続に用いるため、半田材料に対するバリヤの役割を果たし、また、LSIのリペア耐性(配線基板に一度接続したLS The surface metallization 123 of the surface layer unit 11, for use in an electronic component terminal connection, such as LSI, acts a barrier to solder material, also connected once to the repair resistance (wiring board LSI LS
Iを取り外して交換し、接続し直すなど)、ワイヤボンディング性などの特性を満足する。 Remove and replace the I, etc. reconnect), it satisfies the characteristics such as wire bonding property.

【0047】〈実施例4〉薄膜回路ユニットとしては、 [0047] <Example 4> membrane circuit unit,
前述した通り内層回路ユニット、表面層ユニットの他に、下地基板接続ユニットがある。 As the inner layer circuit unit described above, in addition to the surface layer units, there is a base substrate connection unit. この実施例では、この下地基板接続ユニットの構造とその形成例について説明する。 In this embodiment, it will be described the structure of the underlying substrate connection unit and its formation example. 下地基板接続ユニットは、複数の内層回路ユニットの積層体と、その最上部に積層した表面層ユニットとからなる薄膜多層回路部を、セラミック多層基板やリジット多層プリンド配線板の上に形成する場合、これら下地基板と薄膜回路部とを接続する役割を果たすものである。 Base board connecting units comprises: a stack of a plurality of inner layer circuit units, if the thin-film multilayer circuit portion composed of a surface layer units stacked on the uppermost portion, is formed on the ceramic multilayer substrate and rigid multilayer Purindo wiring board, It plays a role of connecting the these underlying substrate and the thin film circuit portion.

【0048】以下、図3の断面図にしたがって下地基板接続ユニット13の構成を説明する。 [0048] Hereinafter, the configuration of the underlying substrate connection unit 13 according to the sectional view of FIG. 図示の通り、その構造は、実施例1の図1に示した内層回路ユニット12 As shown, the structure, the inner layer circuit unit shown in Figure 1 of Example 1 12
の表面と裏面とを逆にした構成に類似している。 It is similar to the surface of and the backside to the configuration reversed. すなわち、表面に銅箔113をフォトエッチングによりパターン化して上部接続パッド122aを、さらにその上に上部接合金属膜118aを設けている。 That is, the upper connection pad 122a of the copper foil 113 on the surface and patterned by photoetching, further an upper bonding metal layer 118a provided thereon. ビア穴116には、銅めっきにより充填された銅めっきビア117が形成され、その先端部は有機樹脂絶縁膜112の表面上に少し突き出て、その表面に下部接合金属膜118bが形成されている。 The via hole 116, copper plating vias 117 filled with copper plating is formed, the tip slightly projects over the surface of the organic resin insulating film 112, the lower bonding metal layer 118b is formed on the surface thereof . このように、実施例1の内層回路ユニットと同様の構造を有しているが、接続導体部の表裏両面側に接合金属薄膜118が形成されているのが特徴である。 Thus, has the same structure and the inner layer circuit unit of Embodiment 1, it is characterized by bonding a metal thin film 118 on both sides of the connection conductor portion is formed.

【0049】この下地基板接続ユニット13の製造工程も、基本的には実施例1の図1に示した内層回路ユニットの製造工程と同様である。 The manufacturing process of this base substrate connection unit 13 is basically the same as the manufacturing process of the inner layer circuit unit shown in FIG. 1 of the first embodiment. ただし、各工程のシートの上下面は逆の構成となっている。 However, the upper and lower surfaces of the sheet of each process has a reverse configuration. そして、図1(h)工程では、実施例1で配線パターン120を形成する代わりに、本実施例では上部接続パッドパターン122aを形成し、その表面に図1(f)工程と同様に接合金属膜として下部接合金属118bを被覆する。 Then, in FIG. 1 (h) step, instead of forming a wiring pattern 120 in the first embodiment, in this embodiment to form an upper connection pad pattern 122a, FIG. 1 on the surface of step (f) as well as joining metallic covering the lower bonding metal 118b as a film.

【0050】〈実施例5〉この実施例は、以上の実施例1〜4で作成した各薄膜回路ユニット、すなわち、内層回路ユニット、表面層ユニット、下地基板接続ユニットを基板上に積層し、これらの積層体を一括して加熱圧着することにより一体化して薄膜多層回路基板を実現する一例を示すものである。 [0050] <Example 5> This example each of the thin film circuit units created in the above Examples 1 to 4, i.e., the inner layer circuit unit, the surface layer unit, the underlying substrate connection unit is stacked on the substrate, these shows an example for realizing the thin-film multilayer circuit board are integrated by a lump of laminate thermocompression bonding. 以下、図4〜図7を用いて製造工程の説明と共に、薄膜多層回路基板の構造例を説明する。 Hereinafter, the description of the manufacturing process with reference to FIGS, illustrating an example of the structure of the thin film multi-layer circuit board.

【0051】図4は、薄膜多層回路基板の製造工程図を示したものである。 [0051] Figure 4 is a diagram showing a manufacturing process view of a thin film multi-layer circuit board. 先ず、同図(a)に示すように、配線基板14としてセラミック129の表面に銅膜による整合パッド128を、そして内部に一端がこのパッド1 First, FIG. (A), the alignment pad 128 by the copper film on the surface of the ceramic 129 as a wiring board 14 and one end inside this pad 1,
28に接続し、他端が裏面に突出した厚膜スルーホール導体117aを、それぞれ設けたセラミック多層配線基板を用意する。 Connect to 28, the other end of the thick-film through-hole conductors 117a projecting on the rear surface, providing a ceramic multilayer wiring substrate provided respectively. このセラミック基板14としては、通常、ムライト−W同時焼結多層配線基板、またはガラスセラミック−Cu同時焼結多層配線基板が用いられるが、ここでは、後者のガラスセラミック−Cu同時焼結多層配線基板を用いた。 As the ceramic substrate 14, usually mullite -W co-sintered multilayer wiring board or glass ceramic -Cu co-sintered multilayer wiring substrate, is used, where the latter glass-ceramic -Cu co-sintered multilayer wiring board It was used.

【0052】同図(b)に示すように、次に、薄膜多層回路部の積層体15を以下のように形成する。 [0052] As shown in FIG. (B), then formed in the following manner a stack 15 of thin-film multi-layer circuit unit. 実施例4 Example 4
で形成した下地基板接続ユニット13の上部接続パッド122a側を上向きにして、表面が平滑なテフロン定盤からなる治具16上に設置し、この上に光学的なパターン位置合わせを行いながら、検査工程を通過した実施例1もしくは2で形成した内層回路ユニット12を積層し、シート端部の最低4箇所で瞬間接着剤による上下層の仮止めを行う。 In the formed in the upward upper connection pad 122a side of the starting substrate connection unit 13, the surface is placed on the jig 16 comprising a smooth Teflon surface plate, while the optical pattern aligned on this, test the inner layer circuit unit 12 formed in example 1 or 2 has passed through the process by laminating, performs temporary fixing of the upper and lower layers by instant adhesive least four positions of the sheet edge. 続けて、内層回路ユニット12を必要な枚数だけ下から順に、位置合わせ・積層・仮止めの工程を繰り返して設置する。 Subsequently, in order from the bottom required number of inner layer circuit unit 12 is installed by repeating the positioning, laminated and temporary fixing step. この例では内層回路ユニット12を20枚積層した。 In this example and the inner layer circuit unit 12 stacked 20 sheets. 最後に、実施例3で形成した表面層ユニット11を同様の方法で設置し、薄膜多層回路部の仮止め積層体15が完成する。 Finally, install a surface layer unit 11 formed in Example 3 in a similar manner, temporarily fixed laminate 15 of the thin-film multi-layer circuit unit is completed.

【0053】同図(c)に示すように、引き続き、上記整合パッド付きセラミック多層配線基板14上に、光学的なパターン位置合わせを行いながら、上記薄膜多層回路部の仮止め積層体15を設置し、仮止め積層体17を得る。 [0053] As shown in FIG. (C), subsequently, placed on the matching padded ceramic multilayer wiring board 14, while an optical pattern alignment, a temporarily fixed laminate 15 of the thin film multi-layer circuit unit and, to obtain a temporarily fixed laminate 17.

【0054】同図(d)に示すように、薄膜多層回路部−セラミック基板仮止め積層体17を、市販の真空吸引機構付きホットプレス装置20の下パンチ(加熱板)となる底部鏡面板21の上に載置した。 [0054] As shown in FIG. 2 (d), a thin film multi-layer circuit unit - a ceramic substrate tacking laminate 17, the lower punch (heating plate) of a commercially available vacuum suction mechanism with hot pressing device 20 to become bottom specular plate 21 It was placed on top of the. この際、上下パンチ(加熱板)21、22と積層体17との間に熱融着防止のためのテフロンシート18を介挿した。 At this time, it was inserted through the Teflon sheet 18 for thermal fusion preventing between upper and lower punches (heating plate) 21, 22 and the laminate 17. このホットプレス装置20を用いて、真空度10〜60torr、 Using this hot press device 20, the degree of vacuum 10~60Torr,
静水圧15〜30kg/cm 2 、最高到達温度250℃ Hydrostatic 15~30kg / cm 2, the highest temperature 250 ° C.
の条件でプレス成形し、セラミック多層回路−薄膜多層回路複合基板を得た。 And press-molded at conditions, ceramic multilayer circuit - to obtain a thin film multilayer circuit composite board.

【0055】なお、図5に、このホットプレス時の静水圧と昇温スケジュールとの関係を示した。 [0055] It should be noted that, in Figure 5, shows the relationship between the hydrostatic pressure and the temperature rise schedule at the time of hot press. 同図の左縦軸は温度(℃)を、右縦軸は静水圧の圧力(kg)を、横軸は時間(分)を、それぞれ示している。 The left vertical axis of FIG. Temperature (° C.), the right vertical axis the pressure of hydrostatic pressure (kg), the abscissa represents the time (min), respectively. このプレス時の温度条件としては、下限が少なくとも各ユニットの母材となっている有機樹脂絶縁膜のガラス転移温度(T The temperature condition at the time of press, the glass transition temperature of the organic resin insulating layer lower has become at least the base material of each unit (T
g)以上(一般に180℃以上)、上限が250℃以下である。 g) or more (typically 180 ° C. or higher), the upper limit is 250 ° C. or less. ここで使用した有機樹脂絶縁膜112のガラス転移温度(Tg)は194℃であることから、最高到達温度250℃は、このプレスの温度条件を十分に満たしている。 Since here the glass transition of the organic resin insulating layer 112 using temperature (Tg) of 194 is ° C., the highest temperature 250 ° C., meets the temperature conditions of the press sufficiently. したがって、この樹脂を用いる場合の最高到達温度は250℃に限らず194〜250℃の範囲内で所望の温度を選択することができる。 Therefore, the maximum temperature in the case of using the resin can select a desired temperature in the range of one hundred ninety-four to two hundred fifty ° C. is not limited to 250 ° C..

【0056】図6は、このようにして得られたセラミック多層回路−薄膜多層回路複合基板の要部断面図を示している。 [0056] Figure 6 is thus obtained ceramic multilayer circuit - a fragmentary cross-sectional view of a thin-film multilayer circuit composite board. 先ず、この複合基板の電気的な接続関係について説明すると、セラミック基板からなる下地基板14と下地基板接続ユニット13の接続は、下地基板14上の整合パッド128と積層体17の一部を構成する下地基板接続ユニット13の銅めっきビア117を被覆する下部接合金属膜118bとで行なわれる。 First, to describe the electrical connections of the composite substrate, the connection of the base substrate 14 and the base board connection unit 13 comprising a ceramic substrate, constitutes a matching pad 128 on the base substrate 14 a portion of the laminate 17 It takes place in the lower bonding metal layer 118b covering the copper plated via 117 of the base substrate connection unit 13. 下地基板接続ユニット13と内層回路ユニット12との接続は、下地基板接続ユニット13の表面に形成された上部接続パッド122aを被覆する上部接合金属膜118aと内層回路ユニット12の裏面に形成された配線パターン120との間で行なわれる。 Connection with the underlying substrate connection unit 13 and the inner circuit unit 12 is formed on the back surface of the upper bonding metal layer 118a and the inner layer circuit unit 12 for covering the upper connection pad 122a formed on the surface of the underlying substrate connection unit 13 wire It carried out between the pattern 120.

【0057】そして20枚積層された内層回路ユニット12同士の接続は、互いに一方の銅めっきビア117に被覆された接合金属膜118を介して他方の配線パターン120に接続される。 [0057] Then 20 sheets laminated inner layer circuit unit 12 to each other connections are connected to the other wiring patterns 120 via the bonding metal layer 118 coated on one of the copper plated via 117 to each other. 最上の内層回路ユニット12と表面層ユニット11との接続は、内層回路ユニット12 Connection with the uppermost inner circuit unit 12 and the surface layer unit 11, the inner layer circuit unit 12
の銅めっきビア117に被覆された接合金属膜118と表面層ユニット11の裏面接続パッド124とで行なわれる。 It takes place in a back connection pads 124 of the bonding metal layer 118 coated on the copper plated via 117 and the surface layer unit 11. この表面層ユニット11の表面には表面メタライズ123により被覆された表面層銅パッド122が形成されており、電子部品を搭載、実装する時には、この表面メタライズ123を介して電子部品の端子が接続される。 This is the surface of the surface layer unit 11 and the surface layer copper pad 122 which is covered by a surface metallization 123 is formed, mounting an electronic component, when implementing the terminal of the electronic component are connected through the surface metallization 123 that.

【0058】また、薄膜多層回路部の積層体15を構成する各ユニット間の接続は、ホットプレスで加熱圧接することにより、有機樹脂絶縁膜112の界面がそのガラス転移温度以上に加熱されることで相互に溶融し、溶着することにより行なわれる。 [0058] Further, connection of the units constituting the laminate 15 of the thin-film multi-layer circuit unit, by heating contact with a hot press, the interface of the organic resin insulating film 112 is heated above its glass transition temperature in melted to each other, it is performed by welding. 下地基板14に対しても下地基板接続ユニット13の有機樹脂絶縁膜112が溶着することにより接続される。 An organic resin insulating film 112 of the base substrate connection unit 13 is connected by welding with respect to the base substrate 14.

【0059】このようにして薄膜多層回路部15を構成するユニット相互間及び下地基板接続ユニットと下地基板14間の接続は、接合金属膜による電気的な接続と樹脂による接続とが行なわれて十分な接続強度を有するセラミック多層回路−薄膜多層回路複合基板が実現する。 [0059] In this way between the units one another constituting the thin-film multilayer circuit portion 15 and the connection between the base board connecting units and the base substrate 14 is sufficiently a connection by an electrical connection with the resin by bonding a metal film is conducted by ceramic multilayer circuit having a Do connection strength - thin multi-layer circuit composite board is realized.
なお、同図の125は、内層回路ユニット12のX方向配線を、126は、Y方向配線を、それぞれ示している。 Note that 125 of the figure, the X-direction wires of the inner layer circuit unit 12, 126, the Y-direction wirings, respectively.

【0060】図7は、上記セラミック多層回路−薄膜多層回路複合基板の内層回路ユニット12同士の接続関係をさらに詳細に示した要部断面拡大図あり、同図(a) [0060] Figure 7, the ceramic multilayer circuit - there further fragmentary cross-sectional enlarged view showing in detail the connection between the inner layer circuit unit 12 between the thin-film multilayer circuit composite board, FIG. (A)
は、ホットプレス処理前の仮止め積層体15の状態を、 The state of the hot-pressing process before the temporary stop laminate 15,
同図(b)はホットプレス処理後の接続状態を、それぞれ示している。 FIG (b) is a connection state after hot pressing, respectively. 同図(b)から明らかなように、接続前の銅めっきビア117上の接合金属膜118は、配線パターン120と銅めっきビア117中に拡散し、合金を形成して拡散接合形成部127を構成している。 As is clear from FIG. (B), the bonding metal layer 118 on the connection before the copper plated via 117, diffuses into the wiring pattern 120 and the copper plated via 117, a diffusion bonding portion 127 to form an alloy It is configured. また、 Also,
隣接する有機樹脂絶縁膜112同士は互いに界面が溶融して、溶着している様子がわかる。 An organic resin insulating film 112 between the adjacent the interface is melted together, it can be seen that is welded.

【0061】なお、本実施例はセラミック多層回路基板を下地基板14に用いた例であるが、下地基板はこれに限定されるものでなく、その他、リジッドプリント配線板、リジッド多層プリント配線板などを用いることも出来る。 [0061] Incidentally, although this embodiment is an example in which a ceramic multilayer circuit board to the base substrate 14, the base substrate is not limited to this, and other, rigid printed wiring board, the rigid multi-layer printed wiring board, etc. It can also be used. また、当然のことながら、薄膜多層回路部の積層体15のみをホットプレス装置で同様に加熱圧着し、これ単独を実装基板とすることもできる。 Also, of course, only laminate 15 of the thin-film multilayer circuit portion similarly thermocompression bonding by hot press device may be a mounting substrate it alone.

【0062】以上のように、本発明は、薄膜多層回路基板を構成する各配線層を、それぞれ独立したユニットとして個別に製造しておき、各ユニット毎に予め検査を実施して無欠陥品のみを選別し、それらを位置合わせして積層し、全体を同時に加熱プレス成形することにより得られるものであり、高い歩留と短い工期を両立できる。 [0062] As described above, the present invention, the respective wiring layers constituting the thin film multi-layer circuit board, respectively leave prepared separately as an independent unit, each unit defect-free product to implement the previously examined every only the sorted and stacked by aligning them, are those obtained by hot pressing the whole at the same time, can be both high yield and a short construction period.
また、全工程中の熱処理時間を大幅に削減すると共にプロセス温度を比較的低温化するので、材料の熱劣化、残留応力の問題が少ないため、配線層数の制約が無い。 Moreover, since the relatively low temperature of the process temperature with significantly reduce the heat treatment time during the entire process, the thermal degradation of the material, because there is less of a problem of residual stress, no number of wiring layers of constraints.

【0063】 [0063]

【発明の効果】以上詳述したように、本発明により所期の目的を達成することができた。 As described in detail above, it was possible to achieve the intended purpose in accordance with the present invention. すなわち、従来の薄膜多層回路基板の製造プロセスの欠点である、低歩留、長い工程時間、薄膜の残留応力が積層数を限定する問題、 That is, the conventional thin film which is a defect of the multilayer circuit board manufacturing process, TeifuTome, long process time, a problem of residual stress of the thin film is limited to the number of layers,
繰り返し高温熱処理による有機樹脂の物性劣化などの問題を無くし、高歩留、かつ短納期の薄膜多層回路基板製造技術と高信頼の薄膜多層回路基板を提供し、コンピュ−タ、情報通信機器などの高度電子システムの性能向上に寄与する。 Eliminating problems such as deterioration of physical organic resin due to repeated high-temperature heat treatment, high yield, and to provide a thin film multilayer circuit board fabrication technology and high thin multi-layer circuit board of the fast delivery of Computing - data, such as information communication devices contributing to improved performance of advanced electronic systems.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例となる内層回路ユニットの形成プロセスを示す断面工程図。 Cross-sectional process drawing showing the process of forming the inner circuit unit, which is an embodiment of the present invention; FIG.

【図2】同じく表面層ユニットの形成プロセスを示す断面工程図。 [2] Also cross-sectional process drawing showing the process of forming the surface layer units.

【図3】同じく下地基板接続ユニットの形成プロセスを示す断面工程図。 [3] Also cross-sectional process drawing showing the formation process of the base substrate connection unit.

【図4】同じくセラミック多層回路−薄膜多層回路複合基板の製造工程図。 [4] Also ceramic multilayer circuit - manufacturing process view of a thin-film multilayer circuit composite board.

【図5】同じくホットプレスの温度−圧力プロファイルを示した時間スケジュール。 [Figure 5] same hot press of the temperature - time schedule shows the pressure profile.

【図6】同じくセラミック多層回路−薄膜多層回路複合基板の要部断面図。 [6] Also ceramic multilayer circuit - fragmentary cross-sectional view of a thin film multilayer circuit composite board.

【図7】同じく薄膜配線とビアとの間の拡散接合の状態を示す断面拡大図。 Enlarged cross-sectional view showing a state of diffusion bonding between the 7 same thin film wiring and the via.

【符号の説明】 DESCRIPTION OF SYMBOLS

11…表面層ユニット、 12…内層回路ユニット、 13…下地基板接続ユニット、 14…セラミック基板(下地基板)、 15…薄膜多層回路部の仮止め積層体、 16…テフロン定盤、 17…下地基板上に搭載された仮止め積層体、 111…上部金属箔、 112…有機樹脂絶縁膜、 113…下部銅箔、 114…保護フィルム、 115…ビア加工マスクパタ−ン、 116…ビア穴、 117…電気銅めっきビア、 117a…厚膜スルホ−ル導体、 118…接合金属膜、 118a…上部接合金属膜、 118b…下部接合金属膜、 119…保護レジストまたは保護フィルム、 120…配線パタ−ン、 121…表面層電気銅めっき膜、 122…表面層銅パッド、 123…表面メタライズ、 124…裏面接続パッド、 122a…上部接続パ 11 ... surface layer unit, 12 ... inner circuit unit, 13 ... base substrate connecting unit, 14 ... ceramic substrate (underlying substrate), 15 ... temporarily fixed laminate of a thin film multilayer circuit portion, 16 ... Teflon plate, 17 ... base substrate tacking laminate mounted above, 111 ... upper metal foil, 112 ... organic resin insulating film, 113 ... bottom copper foil, 114 ... protective film, 115 ... via machining mask pattern - down, 116 ... via holes, 117 ... electric copper plated via, 117a ... thick-sulfo - Le conductor, 118 ... bonding metal layer, 118a ... upper bonding metal film, 118b ... lower bonding metal layer, 119 ... protective resist or protective film, 120 ... wire pattern - down, 121 ... surface layer copper plating film, 122 ... surface layer copper pad, 123 ... surface metallization, 124 ... rear surface connection pads, 122a ... upper connection path ド、 125…X方向配線、 126…Y方向配線、 127…拡散接合形成部、 128…整合パッド。 De, 125 ... X-direction wiring, 126 ... Y-direction wiring, 127 ... spreading bonding portion, 128 ... matching pad.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 了平 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 河合 通文 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 山崎 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 庄子 房次 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 京井 正之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 佐藤 秀己 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 安藤 節夫 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Sato Ryohei Kanagawa Prefecture, Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address Co., Ltd. Hitachi, production technology in the Laboratory (72) inventor Michifumi Kawai Kanagawa Prefecture, Totsuka-ku, Yokohama-shi Yoshida-cho Co., Ltd. Hitachi, production technology within the Institute address 292 (72) inventor Tetsuya Yamazaki Kanagawa Prefecture, Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address Co., Ltd. Hitachi, production technology in the Laboratory (72) inventor Shoji Yokohama, Kanagawa Prefecture Fusaji Totsuka Subdivision Yoshida-cho 292 address Co., Ltd. Hitachi, production technology in the Laboratory (72) inventor Kyoi Masayuki Kanagawa Prefecture, Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address Co., Ltd. Hitachi, production technology in the Laboratory (72) inventor Sato Shigeruonore Kanagawa Prefecture Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address Co., Ltd. Hitachi, production technology in the Laboratory (72) inventor Setsuo Ando 奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Nagawa Prefecture Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address Co., Ltd. Hitachi, production technology within the Institute

Claims (16)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】下地基板上に、下地基板接続ユニットと、 To 1. A base substrate, and the underlying substrate connection unit,
    内層回路ユニットが複数枚積層された内層回路ユニット群と、表面層ユニットとが、順次積層されて薄膜多層回路部を構成して成る薄膜多層回路基板であって、前記各々のユニットは有機樹脂シートに配設された導体ビアを介して上下配線層間の電気的な接続を形成すると共に、 An inner layer circuit unit group internal circuit unit has a plurality of stacked, and the surface layer unit, a sequentially laminated by a thin film multi-layer circuit board formed by constituting the thin film multi-layer circuit unit, the unit of the each organic resin sheet to form the electrical connection of the upper and lower wiring layers through the disposed conductor vias,
    有機樹脂シートの界面が相互に溶け合って接着することにより一体化構造を形成して成り、前記表面層ユニットの表面には、少なくとも電子部品を搭載、接続するための表面メタライズを被覆したパッドが配設され、内層回路ユニットの表面には、有機樹脂シートの面上にわずかに突出した導体ビアと、前記導体ビアの表面を被覆する接合金属膜とが配設されると共に、前記接合金属膜がその下地の導体ビアと、それに対向接続する内層回路ユニット裏面に設けられた配線パターンとの両者に拡散して拡散接合部を形成し、前記内層回路ユニット群内の上下配線層間の電気的な接続を前記拡散接合部によって形成して成る薄膜多層回路基板。 Become the interface of the organic resin sheet to form an integrated structure by bonding with melted together to one another, on the surface of the surface layer unit, mounting at least the electronic component, the pad covering the surface metallization for connecting arrangement is set on the surface of the inner layer circuit unit, and a conductive via which slightly project from the surface of the organic resin sheet, together with the bonding metal layer covering the surface of the conductive vias is disposed, the bonding metal layer is and the conductive vias of the underlying, it diffuses into both the wiring patterns provided on the inner layer circuit unit back surface facing connect to form a diffusion bond portion, electrical connection between the upper and lower wiring layers of the inner layer circuit unit group thin film multi-layer circuit board obtained by forming by the diffusion bonding portion.
  2. 【請求項2】上記導体ビア及び配線パターンを銅で構成すると共に、接合金属膜を銅と250℃以下の温度で拡散接合できる金属薄膜で構成して成る請求項1記載の薄膜多層回路基板。 Wherein the conductive vias and with a wiring pattern composed of copper, a thin film multi-layer circuit board according to claim 1 wherein formed by a metal thin film of the bonding metal layer can be diffused junction with copper and 250 ° C. or lower.
  3. 【請求項3】上記接合金属膜をSnおよびZnのいずれかの単体金属、もしくはSn−Zn、Sn−AgおよびSn−Pbのいずれか一種の合金で構成して成る請求項1記載の薄膜多層回路基板。 Wherein any of the above single metal bonding metal film Sn and Zn, or Sn-Zn, Sn-Ag and Sn-Pb any one of the thin-film multi-layer according to claim 1, wherein comprising constituted by an alloy of circuit board.
  4. 【請求項4】上記有機樹脂シートを構成する有機樹脂材料を、ポリイミド樹脂、ポリアミド樹脂およびエポキシ樹脂のうちから選ばれた少なくとも一種の樹脂で構成して成る請求項1記載の薄膜多層回路基板。 Wherein an organic resin material constituting the organic resin sheet, a polyimide resin, at least composed of one resin and comprising claim 1 thin-film multilayer circuit board according selected from among the polyamide resins and epoxy resins.
  5. 【請求項5】有機樹脂シートを母材とし、その表面には少なくとも前記有機樹脂シートの面上にわずかに突出した導体ビアと、導体ビアの表面を被覆する接合金属膜とが配設されると共に、裏面には配線パターンが配設されて成り、前記導体ビア及び配線パターンを銅で構成すると共に、接合金属膜を銅と250℃以下、有機樹脂シートのガラス転移温度以上の温度で拡散接合できる金属薄膜で構成して成る内層回路ユニット。 5. The organic resin sheet as a base material, a conductor vias slightly protrude into at least the organic resin sheet on the surface, and bonding a metal film covering the surface of the conductor vias are disposed on the surface with, on the back surface comprises is disposed wiring pattern, wherein with the conductive via and the wiring pattern composed of copper, a bonding metal layer of copper and 250 ° C. or less, diffusion bonding at a temperature above the glass transition temperature of the organic resin sheet an inner circuit unit formed by a metal thin film as possible.
  6. 【請求項6】有機樹脂シートを母材とし、その表面には少なくとも電子部品を搭載、接続するための表面メタライズを被覆した表面層銅パッドが配設され、裏面には銅めっきビアを介して前記表面層銅パッドに電気的に接続された裏面接続パッドを配設して成る表面層ユニット。 6. The organic resin sheet as a base material, mounting at least the electronic components on its surface, a surface layer of copper pad surface metallized and coated for connection is disposed, on the rear surface through the copper plated via surface layer units formed by disposing the rear surface connection pads electrically connected to the surface layer copper pad.
  7. 【請求項7】有機樹脂シートを母材とし、その表面には少なくとも上部接合金属膜によって被覆された上部接続パッドが配設され、裏面には前記上部接続パッドに一端が接続され、他端が前記有機樹脂シートの面上にわずかに突出した銅めっきビアと、銅めっきビアの表面を被覆する下部接合金属膜とが配設されて成り、上部接合金属膜および下部接合金属膜を銅と250℃以下、有機樹脂シートのガラス転移温度以上の温度で拡散接合できる金属薄膜で構成して成る下地基板接続ユニット。 7. The organic resin sheet as a base material, an upper connection pads coated with at least the upper bonding metal layer is disposed on the surface thereof, one end connected to the upper connection pads on the back, the other end wherein the organic resin sheet copper plating vias protrudes slightly on the surface of, it becomes a lower bonding metal film covering the surface of the copper plated via is arranged, the copper upper bonding metal layer and the lower bonding metal layer 250 ℃ below, the base board connecting units formed by a metal thin film that can be diffusion bonded at temperatures above the glass transition temperature of the organic resin sheet.
  8. 【請求項8】下地基板として表面に整合パッドを有する厚膜多層配線基板を準備する工程と、請求項7記載の下地基板接続ユニットを表面が平滑な定盤上に載置し、この上に光学的なパターン位置合わせを行ないながら請求項5記載の内層回路ユニットを所定の複数枚、および請求項6記載の表面層ユニットを順次積層し、これらユニット相互間を仮止めして薄膜多層回路部を構成する仮止め積層体を形成する工程と、前記整合パッドを有する厚膜配線基板上に、光学的なパターン位置合わせを行ないながら前記薄膜多層回路部を構成する仮止め積層体の下地基板接続ユニットの裏面側を載置して、薄膜多層回路部−下地基板の仮止め積層体を形成する工程と、前記薄膜多層回路部−下地基板の仮止め積層体を、加熱圧着することにより仮止 8. A process for preparing a thick-film multi-layer wiring board having a matching pad on the surface as a base substrate, the base substrate connection unit according to claim 7, wherein the surface is placed on a smooth surface plate, on the a plurality of inner layer circuit unit according to claim 5, wherein the predetermined while performing optical pattern alignment, and claims 6 sequentially laminating a surface layer unit, wherein the thin film multi-layer circuit unit temporarily fixed between these units mutually forming a temporarily fixed laminate constituting a thick film wiring on the substrate having the alignment pad, the underlying substrate connection tacking laminate constituting the thin film multi-layer circuit while performing optical pattern alignment by placing the back surface side of the unit, the thin-film multi-layer circuit unit - tacking by temporary fixing laminate of the base substrate, thermocompression bonding - forming a temporarily fixed laminate of the base substrate, the thin film multi-layer circuit unit 積層体を一括して接続固定する工程とを有して成る薄膜多層回路基板の製造方法。 Method of manufacturing a thin film multi-layer circuit board comprising and a step of connecting fixing the laminate collectively.
  9. 【請求項9】上記薄膜多層回路部−下地基板の仮止め積層体の加熱圧着を、真空度10〜60torr、静水圧15〜30kg/cm 2 、ユニットを構成する有機樹脂シートのガラス転移温度以上、250℃以下の温度条件下で行なうホットプレス工程で構成して成る請求項8記載の薄膜多層回路基板の製造方法。 9. The thin-film multi-layer circuit - the thermocompression bonding temporarily fixed laminate of the base substrate, the vacuum degree 10~60Torr, hydrostatic pressure 15~30kg / cm 2, glass transition temperature or higher of the organic resin sheets constituting unit a method of manufacturing a thin-film multi-layer circuit board according to claim 8, wherein comprising constituted by a hot pressing process carried out at a temperature of 250 ° C. or less.
  10. 【請求項10】各ユニットの母材となる有機樹脂シートを、ポリイミド、ポリアミド、およびエポキシ樹脂の中から選ばれる少なくとも一種の有機樹脂絶縁膜で形成すると共に、下地基板をセラミック多層基板で形成して成る請求項8記載の薄膜多層回路基板の製造方法。 10. The organic resin sheet as a base material of each unit, polyimide, polyamide, and thereby forming at least one organic resin insulating film selected from the group consisting of epoxy resin, to form a base substrate of a ceramic multilayer substrate method of manufacturing a thin film multi-layer circuit board of claim 8 comprising Te.
  11. 【請求項11】有機樹脂絶縁膜の表裏両面に上部および下部金属箔として厚さの異なる銅箔を張り合わせた有機樹脂シートを準備する工程と、膜厚の厚い下部銅箔面にエッチング保護膜を形成した状態で、フォトエッチング工程により薄い上部銅箔を加工し、ビア加工マスクパターンを形成する工程と、前記ビア加工マスクパターンを用いて有機樹脂層にビア穴を形成する工程と、 11. A process for preparing an organic resin sheet laminated with different copper foil thicknesses as the upper and lower metal foils on both sides of the organic resin insulating layer, an etching protection layer in a thick bottom copper foil surface thicknesses in forming state, processing the thin top copper foil by photolithography and etching processes, forming a via machining mask pattern, and forming a via hole in the organic resin layer using the via processing mask pattern,
    ビア加工マスクパターンをウエットエッチングにより除去する工程と、下部銅箔を給電電極としてビア穴に銅めっきを施し、ビア穴を銅めっきで埋め込み、銅めっきビアの先端が有機樹脂シートの表面よりわずかに突出した状態で銅めっきを停止し、引き続いて銅めっきビアの先端に接合金属をめっきする工程と、ビアの形成されたシート表面をエッチング保護フィルムで覆うと共に、 Removing the via machining mask pattern by wet etching, plated with copper in the via holes of the lower copper foil as a power supply electrode, the via hole embedded in copper plating, slightly above the tip surface of the organic resin sheet copper plated via the copper plating was stopped by protruding state, a step of plating the bonding metal at the tip of the copper plated via subsequently, covers the formed sheet surfaces of the via by etching the protective film,
    裏面に形成されたエッチング保護フィルムを除去し、それにより露出した下部銅箔をフォトエッチング工程により加工して配線パターンを形成する工程とを有して成る内層回路ユニットの製造方法。 Removing the etching protective film that is formed on the rear surface, the manufacturing method of the inner layer circuit units comprising a step of forming a processed into wiring patterns by photoetching process the lower copper foil exposed by it.
  12. 【請求項12】有機樹脂絶縁膜の表面に上部金属箔としてアルミ箔を、裏面に下部金属箔として銅箔を張り合わせた有機樹脂シートを準備する工程と、フォトエッチング工程によりアルミ箔を加工してビア加工マスクパターンを形成する工程と、前記ビア加工マスクパターンを用いて有機樹脂層にビア穴を形成する工程と、ビア加工マスクパターンをウエットエッチングにより除去する工程と、下部金属箔として裏面に形成した銅箔を給電電極としてビア穴に銅めっきを施し、ビア穴を銅めっきで埋め込み、銅めっきビアの先端が有機樹脂シートの表面よりわずかに突出した状態で銅めっきを停止し、 12. On the surface of the organic resin insulating layer of aluminum foil as an upper metal foil, a step of preparing an organic resin sheet laminated with copper foil as a lower metal foil on the back, by processing the aluminum foil by a photo etch process forming a step of forming a via machining mask pattern, and forming a via hole in the organic resin layer using the via processing mask pattern, a via processing mask pattern and removing by wet etching, the back surface as a lower metal foil and copper plated with copper in the via hole as the power feeding electrodes, the via holes embedded in copper plating, the tip of the copper plated via stops copper plating in a state of slightly protruding from the surface of the organic resin sheet,
    引き続いて銅めっきビアの先端に接合金属をめっきする工程と、ビアの形成されたシート表面をエッチング保護フィルムで覆った状態で、裏面の銅箔をフォトエッチング工程により加工して配線パターンを形成する工程とを有して成る内層回路ユニットの製造方法。 A step of plating the bonding metal at the tip of the copper plated via Subsequently, the formed sheet surfaces of the via while covering the etching protective film, to form a processed wiring patterns backside of the copper foil by photolithography process manufacturing method of the inner layer circuit unit comprising and a step.
  13. 【請求項13】上記銅めっきビアの先端が有機樹脂シートの表面に突き出す突出し量を、1〜10μmとし、銅めっきビアの先端にめっきする上記接合金属の厚さを1 13. A projection amount of the tip of the copper plated via protrudes on the surface of the organic resin sheet, and 1 to 10 [mu] m, the thickness of the bonding metal to be plated on the tip of the copper plated via 1
    〜10μmとして成る請求項11もしくは12記載の内層回路ユニットの製造方法。 Manufacturing method of the inner layer circuit unit according to claim 11 or 12, wherein comprising a 10 .mu.m.
  14. 【請求項14】上記有機樹脂シートを、ポリイミド、ポリアミド、およびエポキシ樹脂の中から選ばれる少なくとも一種の有機樹脂絶縁膜で形成すると共に、上記接合金属膜を銅と250℃以下、有機樹脂シートのガラス転移温度以上の温度で拡散接合できる金属薄膜で形成して成る請求項11もしくは12記載の内層回路ユニットの製造方法。 14. The organic resin sheet, polyimide, polyamide, and thereby forming at least one organic resin insulating film selected from the group consisting of epoxy resin, the bonding metal layer of copper and 250 ° C. or less, the organic resin sheet manufacturing method of the inner layer circuit unit according to claim 11 or 12, wherein comprising forming a metal thin film that can be diffusion bonded at temperatures above the glass transition temperature.
  15. 【請求項15】上記接合金属膜を、SnおよびZnのいずれかの単体金属薄膜、もしくはSn−Zn、Sn−A 15. the bonding metal film, either a single metal thin film of Sn and Zn or Sn-Zn,, Sn-A
    gおよびSn−Pbのいずれか一種の合金薄膜で形成して成る請求項14記載の内層回路ユニットの製造方法。 Manufacturing method of the inner layer circuit unit of claim 14 comprising forming at any one of the alloy thin film of g and Sn-Pb.
  16. 【請求項16】ビア加工マスクパターンを用いて有機樹脂層にビア穴を形成する工程を、ドライエッチング工程、もしくはレーザビーム加工工程として成る請求項1 16. A process for forming a via hole in the organic resin layer using a via machining mask pattern, according to claim 1 comprising as a dry etching process or a laser beam machining process,
    1もしくは12記載の内層回路ユニットの製造方法。 Manufacturing method of the inner layer circuit unit 1 or 12, wherein.
JP6284705A 1994-11-18 1994-11-18 Thin film multilayered circuit board and its manufacture Pending JPH08148828A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6284705A JPH08148828A (en) 1994-11-18 1994-11-18 Thin film multilayered circuit board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6284705A JPH08148828A (en) 1994-11-18 1994-11-18 Thin film multilayered circuit board and its manufacture

Publications (1)

Publication Number Publication Date
JPH08148828A true JPH08148828A (en) 1996-06-07

Family

ID=17681914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6284705A Pending JPH08148828A (en) 1994-11-18 1994-11-18 Thin film multilayered circuit board and its manufacture

Country Status (1)

Country Link
JP (1) JPH08148828A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000505244A (en) * 1996-11-08 2000-04-25 ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティド Multi-frequency process for improving the electrical resistance of the blind micro-vias
US6768061B2 (en) 2001-07-06 2004-07-27 Denso Corporation Multilayer circuit board
US6818836B2 (en) 2001-06-13 2004-11-16 Denso Corporation Printed circuit board and its manufacturing method
JP2006521708A (en) * 2003-03-28 2006-09-21 ジョージア テック リサーチ コーポレーション The method for manufacturing a three-dimensional total organic interconnect structure
US7188412B2 (en) 2000-12-26 2007-03-13 Denso Corporation Method for manufacturing printed wiring board
JP2008078259A (en) * 2006-09-20 2008-04-03 Shindo Denshi Kogyo Kk Substrate for printed wiring board, printed wiring board, electronic component mounting package, and manufacturing method thereof
US7721427B2 (en) 1997-06-06 2010-05-25 Ibiden Co., Ltd. Method for manufacturing single sided substrate
JP2010278067A (en) * 2009-05-26 2010-12-09 Nippon Mektron Ltd Method of manufacturing multilayer flexible printed circuit board, and multilayer circuit base material
KR101053419B1 (en) * 2002-07-03 2011-08-01 소니 주식회사 Multi-layer wiring circuit module and a method of manufacturing the same
JP2014042080A (en) * 2009-11-10 2014-03-06 Fujikura Ltd Wiring board and manufacturing method of the same
JP2016225611A (en) * 2015-05-27 2016-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド. Chip inductor
US10147533B2 (en) 2015-05-27 2018-12-04 Samsung Electro-Mechanics Co., Ltd. Inductor

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000505244A (en) * 1996-11-08 2000-04-25 ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティド Multi-frequency process for improving the electrical resistance of the blind micro-vias
US7721427B2 (en) 1997-06-06 2010-05-25 Ibiden Co., Ltd. Method for manufacturing single sided substrate
US7188412B2 (en) 2000-12-26 2007-03-13 Denso Corporation Method for manufacturing printed wiring board
US7240429B2 (en) 2001-06-13 2007-07-10 Denso Corporation Manufacturing method for a printed circuit board
US6818836B2 (en) 2001-06-13 2004-11-16 Denso Corporation Printed circuit board and its manufacturing method
US7328505B2 (en) 2001-07-06 2008-02-12 Denso Corporation Method for manufacturing multilayer circuit board
US6768061B2 (en) 2001-07-06 2004-07-27 Denso Corporation Multilayer circuit board
KR101053419B1 (en) * 2002-07-03 2011-08-01 소니 주식회사 Multi-layer wiring circuit module and a method of manufacturing the same
JP2006521708A (en) * 2003-03-28 2006-09-21 ジョージア テック リサーチ コーポレーション The method for manufacturing a three-dimensional total organic interconnect structure
JP2008078259A (en) * 2006-09-20 2008-04-03 Shindo Denshi Kogyo Kk Substrate for printed wiring board, printed wiring board, electronic component mounting package, and manufacturing method thereof
CN101959376A (en) * 2009-05-26 2011-01-26 日本梅克特隆株式会社 Method for manufacturing multilayer flexible printed wiring board and multilayer circuit matrix material
JP2010278067A (en) * 2009-05-26 2010-12-09 Nippon Mektron Ltd Method of manufacturing multilayer flexible printed circuit board, and multilayer circuit base material
JP2014042080A (en) * 2009-11-10 2014-03-06 Fujikura Ltd Wiring board and manufacturing method of the same
JP2016225611A (en) * 2015-05-27 2016-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド. Chip inductor
US10147533B2 (en) 2015-05-27 2018-12-04 Samsung Electro-Mechanics Co., Ltd. Inductor

Similar Documents

Publication Publication Date Title
US5480503A (en) Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
CN1181716C (en) Multilayer ceramic supporting base with anchored welding pad and its mfg. method
JP3173410B2 (en) Package substrate and a manufacturing method thereof
CN100461989C (en) Wiring transfer sheet material and producing method thereof, wiring substrate and producing method thereof
US8320135B2 (en) Multilayer printed circuit board
KR101196529B1 (en) Rigid-flexible board and manufacturing method thereof
JP3961092B2 (en) Interconnect board, a flexible substrate, a semiconductor device, and a method for manufacturing a composite wiring board
US5374469A (en) Flexible printed substrate
JP3771867B2 (en) Structure and its manufacturing method have the same planar circuit features
US20030137057A1 (en) Flip chip type semiconductor device and method of manufacturing the same
US7805834B2 (en) Method for fabricating three-dimensional all organic interconnect structures
US6871396B2 (en) Transfer material for wiring substrate
US7253512B2 (en) Organic dielectric electronic interconnect structures and method for making
US6281448B1 (en) Printed circuit board and electronic components
US20020001937A1 (en) Semiconductor package board using a metal base
US20080060838A1 (en) Flip chip substrate structure and the method for manufacturing the same
CA2059020C (en) Polyimide multilayer wiring board and method of producing same
EP1009204B1 (en) Multilayer printed wiring board and method for manufacturing the same
US7755183B2 (en) Wiring board, method of manufacturing the same, and semiconductor device
US20090241332A1 (en) Circuitized substrate and method of making same
US5329695A (en) Method of manufacturing a multilayer circuit board
JP3910493B2 (en) Semiconductor device and manufacturing method thereof
JP5084509B2 (en) Integrated circuit chip method interconnection elements and for interconnecting with the exposed terminals on the outer surface of the fabrication, the multilayer interconnection board and a method of manufacturing the same includes a plurality of the interconnection elements, and a method for manufacturing a multilayer wiring board
US7595228B2 (en) Method for manufacturing electronic component-mounted board
JP2748768B2 (en) Thin-film multilayer wiring board and a manufacturing method thereof