JPH09283845A - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法

Info

Publication number
JPH09283845A
JPH09283845A JP8096495A JP9649596A JPH09283845A JP H09283845 A JPH09283845 A JP H09283845A JP 8096495 A JP8096495 A JP 8096495A JP 9649596 A JP9649596 A JP 9649596A JP H09283845 A JPH09283845 A JP H09283845A
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor
zno
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8096495A
Other languages
English (en)
Other versions
JP3708213B2 (ja
Inventor
Toshiya Yokogawa
俊哉 横川
Yasuhito Kumabuchi
康仁 熊渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9649596A priority Critical patent/JP3708213B2/ja
Publication of JPH09283845A publication Critical patent/JPH09283845A/ja
Application granted granted Critical
Publication of JP3708213B2 publication Critical patent/JP3708213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 低しきい値電流密度で発振する半導体レーザ
を提供する。 【解決手段】 n型GaAs基板11上に、n型ZnSeエピタキ
シャル層12、n型ZnMgSSeクラッド層13、n型ZnSSe光
導波層14、ZnCdSe活性層15、p型ZnSSe光導波層1
6、p型ZnMgSSeクラッド層17、p型ZnTeコンタクト層
18、多結晶ZnOとAlOとから成る埋込層19を形成す
る。さらにp型AuPd電極110とn型In電極111とを形
成する。ここでは、多結晶ZnOとAl2O3の積層構造の埋込
層19を電流狭窄層と光閉込め層に用いていることによ
り、熱放散が良いことから低しきい値電流密度と長寿命
が実現できる。また効果的な光閉込めにより単一横モー
ドレーザ発振が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光ディスクなどに
用いられる半導体レーザや発光ダイオードなどの半導体
発光素子に関する。
【0002】
【従来の技術】ZnSe系II-VI族化合物半導体は、直接遷
移型で広いバンドギャップをもつ半導体材料であること
から、近年、この材料を用いて、青色のレーザ光を発す
る半導体レーザ(以下、「青色半導体レーザ」と称す
る)の開発が活発に行われている。図13は、ZnSe系II
-VI族半導体材料を用いた従来の青色半導体レーザ13
00の構造の一例を示す断面図である。
【0003】具体的には、Siをドープしたn型GaAs基板
131の上に、Clをドープしたn型ZnSeエピタキシャル
層132、Clをドープしたn型ZnMgSSeクラッド層13
3、Clをドープしたn型ZnSSe光導波層134、ZnCdSe活
性層135、Nをドープしたp型ZnSSe光導波層136、
及び、Nをドープしたp型ZnMgSSeクラッド層137が、
順次積層されている。p型ZnMgSSeクラッド層137は、
その一部がストライプ状の形状を有するように形成され
ており、そのストライプ部分の上には、Nをドープしたp
型ZnTeコンタクト層138が形成されている。一方、ス
トライプ部分以外のp型ZnMgSSeクラッド層137の上に
は、ストライプ部分を両側から挟み込むように多結晶Si
O2埋込層139が設けられている。さらに、p型ZnTeコ
ンタクト層138及び多結晶SiO2埋込層139の上に
は、p型AuPd電極1310が設けられている。一方、n型
GaAs基板131の下には、n型In電極1311が設けら
れている。
【0004】
【発明が解決しようとする課題】上記のような構造を有
する従来の青色半導体レーザ1300には、以下のよう
な解決すべき課題が存在している。
【0005】第1に、従来の青色半導体レーザ1300
で用いられている多結晶SiO2埋込層139は、化学蒸着
法等によって形成される。しかし、一般にZnSe系II-VI
族化合物半導体材料の結晶成長温度は、約250℃と非
常に低い。そのために、ZnSe系II-VI族化合物半導体材
料からなる層の形成後に行われる多結晶SiO2埋込層13
9の形成工程において、先に形成されているZnSe系II-V
I族化合物半導体層の結晶劣化を生じさせないために
は、ZnSe系II-VI族化合物半導体層の成長温度よりも低
い温度で、多結晶SiO2埋込層139を形成しなければな
らない。
【0006】しかし、このような低温で形成されたSiO2
は、ポーラスな多結晶となる。その結果、ZnSe層などに
対する密着性がきわめて悪くなり、容易にはがれなどを
生じる。従って、絶縁埋込層としてSiO2を用いることに
は問題が多い。また、多結晶SiO2埋込層139をエッチ
ングにおけるマスクとして用いる場合も、密着性の悪さ
やそのポーラスな性質からサイドエッチなどを生じやす
く、マスク材としての利用価値も低い。
【0007】第2に、多結晶SiO2の熱伝導率は大変低い
ため、発生した熱の放散が効率的になされない。その結
果、レーザ発振のしきい値を増大させるとともに、発光
素子の寿命も短くなる。
【0008】本発明は、上記課題を鑑みて行われたもの
であり、その目的は、(1)II-VI族半導体レーザ構造
のエピタキシャル層の上で密着性良く形成され、熱伝導
率が高いとともに光閉じ込めに利用可能な低屈折率を有
する材料を用いて埋込層を形成する半導体発光素子、な
らびに(2)そのような半導体発光素子の製造方法、を
提供することである。
【0009】
【課題を解決するための手段】本発明の半導体発光素子
は、II-VI族半導体エピタキシャル層と、該II-VI族半導
体エピタキシャル層の上に設けられたZnO層と、該ZnO層
上にZnO以外の酸化物XO層(絶縁物層)または亜鉛化合
物ZnX層と、を備えており、そのことによって上記目的
が達成される。ある実施形態では、前記II-VI族半導体
エピタキシャル層がレーザ構造である。
【0010】本発明の他の局面によれば、半導体発光素
子が、II-VI族化合物半導体でできている活性層と、該
活性層を上下から挟み込むように設けられ、II-VI族化
合物半導体でできている第1のクラッド層及び第2のク
ラッド層と、該第1のクラッド層の上に形成されている
ZnO埋込層と、該ZnO層上にZnO以外の酸化物XO層(絶縁
物層)または亜鉛化合物ZnX層と、を備えており、その
ことによって上記目的が達成される。
【0011】本発明のさらに他の局面によれば、半導体
発光素子が、基板と、該基板の上に順次エピタキシャル
成長された、それぞれII-VI族化合物半導体からなるn型
クラッド層、活性層、p型クラッド層、及びp型コンタク
ト層と、を備え、該p型コンタクト層はストライプ状に
形成されており、該p型クラッド層のうちで該ストライ
プ状p型コンタクト層の両側に位置する部分の上には、Z
nOとZnO以外の酸化物XO層または亜鉛化合物ZnX層とから
なる埋込層がさらに形成されていて、そのことによって
上記目的が達成される。
【0012】本発明のさらに他の局面によれば、半導体
発光素子が、II-VI族半導体エピタキシャル層を備え、
該II-VI族半導体エピタキシャル層が酸素原子を1×1
014cm-3以上含有する埋込層をさらに含んでいて、該
埋込層上に酸化物XO層または亜鉛化合物ZnX層を備えて
おり、そのことによって上記目的が達成される。ある実
施形態では、前記II-VI族半導体エピタキシャル層がレ
ーザ構造である。
【0013】本発明の半導体発光素子の製造方法は、II
-VI族半導体エピタキシャル層の上にプラズマ化した酸
素を用いてZnO層を形成する工程を包含しており、その
ことによって上記目的が達成される。
【0014】本発明の他の局面によれば、半導体発光素
子の製造方法が、NO3化合物を含有する溶媒の中に金属
部材及びII-VI族半導体部材を浸し、該金属部材を正電
極ならびに該II-VI族半導体部材を負電極として両部材
の間に電圧を印加して、それによって該II-VI族半導体
部材の表面にZnO層を形成する工程を包含しており、そ
のことによって上記目的が達成される。
【0015】本発明のさらに他の局面によれば、半導体
発光素子の製造方法が、基板の上にそれぞれII-VI族化
合物半導体からなるn型クラッド層、活性層、p型クラッ
ド層、及びp型コンタクト層を、順次エピタキシャル成
長する工程と、該p型コンタクト層をストライプ状にエ
ッチングする工程と、該p型クラッド層のうちで該スト
ライプ状p型コンタクト層の両側に位置する領域の上
に、ZnOとZnO以外の酸化物XO層または亜鉛化合物ZnX層
とからなる埋込層を形成する工程と、を包含しており、
そのことによって上記目的が達成される。ある実施形態
では、前記埋込層の形成工程でプラズマ化した酸素を用
いる。他の実施形態では、前記埋込層の形成工程で、NO
3化合物を含有する溶媒の中に金属部材及びII-VI族半導
体部材を浸し、該金属部材を正電極ならびに該II-VI族
半導体部材を負電極として両部材の間に電圧を印加し
て、それによって該II-VI族半導体部材の表面にZnO層を
形成して、該ZnO層を該埋込層とする。
【0016】本発明のさらに他の局面によれば、半導体
発光素子が、II-VI族化合物半導体でできている活性層
と、該活性層を上下から挟み込むように設けられ、該II
-VI族化合物半導体でできている上部クラッド層及び下
部クラッド層と、該上部クラッド層の上に形成された酸
素イオンが注入されている埋込層と、該埋込層上に酸化
物XO層または亜鉛化合物ZnX層と、を備えており、その
ことによって上記目的が達成される。
【0017】本発明のさらに他の局面によれば、半導体
発光素子が、基板と、該基板の上に順次エピタキシャル
成長された、それぞれII-VI族化合物半導体からなるn型
クラッド層、活性層、p型クラッド層、及びp型コンタク
ト層と、を備え、該p型コンタクト層はストライプ状に
形成されており、該p型クラッド層のうちで該ストライ
プ状p型コンタクト層の両側に位置する部分の上には、
酸素イオンが注入されている埋込層がさらに形成されて
いて、該埋込層上に酸化物XO層または亜鉛化合物ZnX層
そのことによって上記目的が達成される。
【0018】本発明のさらに他の局面によれば、半導体
発光素子の製造方法が、II-VI族半導体エピタキシャル
層の所定の領域に酸素イオンを注入して埋込層を形成す
る工程を包含しており、そのことによって上記目的が達
成される。
【0019】本発明のさらに他の局面によれば、半導体
発光素子の製造方法が、基板の上にそれぞれII-VI族化
合物半導体からなるn型クラッド層、活性層、p型クラッ
ド層、及びp型コンタクト層を、順次エピタキシャル成
長する工程と、該p型コンタクト層をストライプ状にエ
ッチングする工程と、該p型クラッド層のうちで該スト
ライプ状p型コンタクト層の両側に位置する所定の領域
に酸素イオンを注入して埋込層を形成する工程と、該埋
込層上に酸化物XO層または亜鉛化合物ZnX層を形成する
工程と、を包含しており、そのことによって上記目的が
達成される。
【0020】具体的には、本発明では、青色半導体レー
ザ構造に含まれるII-VI族半導体エピタキシャル構造の
上にZnO層を形成し、その上にZnO以外の酸化物XO層また
は亜鉛化合物ZnX層を形成し、それを絶縁埋込層とす
る。このZnO層は、例えば、プラズマ化した酸素を用い
ることにより形成することができる。或いは、NO3化
合物を含有する溶媒の中に金属部材及びII-VI族半導体
部材を浸し、金属部材を正電極ならびにII-VI族半導体
部材を負電極として両部材の間に電圧を印加して、それ
によってII-VI族半導体部材の表面にZnO層を形成するこ
ともできる。
【0021】或いは、本発明によれば、青色半導体レー
ザ構造に含まれるII-VI族半導体エピタキシャル構造中
に酸素を1×1014cm-3以上含有した層を設けて、そ
の上に酸化物XO層または亜鉛化合物ZnX層を形成して、
それを絶縁埋込層とすることもできる。この場合には、
加速酸素イオンを用いて酸素を添加することができる。
【0022】以下、作用について説明する。本発明で絶
縁埋込層の材料として使用するZnO層は、II-VI族化合物
半導体材料の一つであって、ZnSe、ZnSSe、ZnMgSSeなど
の材料に対する密着性が極めて良い。また酸化物である
ためAl2O3やSiO2などの酸化物に対する密着性も良い。
また、耐酸性及び耐酸化性に優れている。さらに、吸水
性がほとんどなく、形状や寸法の安定性に優れている。
【0023】また、ZnOは、熱伝導性が極めて良く、そ
の熱伝導率の値はSiO2の値の約30倍近い。従って、ZnO
を絶縁埋込層として用いることにより、活性層で発生し
た熱が、ZnO絶縁埋込層を通して効率的に放散される。
【0024】さらに、ZnOは、ZnSe、ZnSSe、ZnMgSSeな
どに比べて屈折率が低いが、その差は適切な範囲であ
る。
【0025】具体的には、例えばクラッド層の屈折率が
典型的には約2.5〜2.6であるのに対して、絶縁埋
込層を構成するZnO層の屈折率は約2.2である。クラ
ッド層と絶縁埋込層との間に存在する屈折率差がこの程
度の値である場合には、クラッド層のストライプ部分の
幅を5〜10μm程度にまで大きくしても、単一横モー
ドレーザ発振が良好に実現される。これに対して、従来
のSiO2による絶縁埋込層では屈折率が約1.4であっ
て、クラッド層との間の屈折率差が大きい。そのため、
安定した単一横モードレーザ発振を実現するためには、
クラッド層に形成するストライプ幅を2μm程度にまで
小さくしなければならない。しかし、そのような小さい
幅のストライプの形成は、困難を伴う。
【0026】このように、ZnO層からなる絶縁埋込層
は、横方向の光閉込め層として有効に機能する。
【0027】
【発明の実施の形態】
(第1の実施の形態)本発明の第1の実施形態を、図面
に基づいて説明する。
【0028】図1は、本発明の第1の実施形態による、
ZnSe系II-VI族半導体を用いた青色半導体レーザ100
の構造を示す断面図である。
【0029】半導体レーザ100では、Siをドープした
n型GaAs基板11の上に、Clをドープしたn型ZnSeエピタ
キシャル層12(厚さ0.03μm)、Clをドープした
n型ZnMgSSeクラッド層13(Zn0.9Mg0.1S0.1Se0.9、厚
さ1.0μm)、Clをドープしたn型ZnSSe光導波層14
(ZnS0.06Se0.94、厚さ0.12μm)、ZnCdSe活性層
15(Zn0.8Cd0.2Se、厚さ0.006μm)、及び、N
をドープしたp型ZnSSe光導波層16(ZnS0.06Se0.94、
厚さ0.12μm)が、順次積層されている。
【0030】p型ZnSSe光導波層16の上には、p型ZnMgS
Seクラッド層17が、その一部がストライプ状の形状を
有するように形成されており、そのストライプ部分の上
には、Nをドープしたp型ZnTeコンタクト層18が形成さ
れている。一方、ストライプ部分以外のp型ZnMgSSeクラ
ッド層17の上には、ストライプ部分を両側から挟み込
むように多結晶ZnOとAl2O3との積層構造でなる埋込層1
9が設けられている。さらに、p型ZnTeコンタクト層1
8及び多結晶ZnO19z(2000A)とAl2O319a
(2000A)の積層構造の埋込層19の上には、p型A
uPd電極110が設けられている。一方、n型GaAs基板1
1の下には、n型In電極111が設けられている。
【0031】以上のように積層される各層のうちで、n
型ZnSeエピタキシャル層12は、GaAs基板11には格子
整合しないが、GaAs基板11とII-VI族半導体材料から
構成される上部構造との間のバッファ層として機能す
る。一方、n型ZnSeエピタキシャル層12の上に積層さ
れるn型ZnMgSSeクラッド層13及びn型ZnSSe光導波層1
4は、GaAs基板11と格子整合している。また、n型ZnS
Se光導波層14の上に積層されるZnCdSe活性層15は、
GaAs基板11に格子整合しないが、その厚さが0.00
6μmと薄く臨界膜厚以下であるので、格子不整合に起
因する転位は発生しない。
【0032】このように、本実施形態の半導体レーザ1
00では、多結晶ZnOとAl2O3とからなる積層構造でなる
埋込層19が設けられて、電流狭窄及び光閉込めの役割
を担っている。ZnOおよびAl2O3は熱放散が良いことか
ら、しきい値電流密度の低減と素子の長寿命化が実現で
きる。また、効果的な光閉込めにより、単一横モードレ
ーザ発振が得られる。
【0033】なお、本実施形態では埋込層19を多結晶
のZnOとAl2O3から構成しているが、単結晶のZnOとAl2O3
で構成しても同様の効果を得ることができる。またAl2O
3のかわりにSiO2、 ZnO、TiO2、ZrO2などの酸化物を用
いても同様の効果を得ることができる。要は、絶縁物層
であればよい。さらにAl2O3のかわりにZnS、ZnSe、ZnTe
などの亜鉛化合物を用いても同様の効果を得ることがで
きる。
【0034】さらに、以上の説明では埋込層19の材料
としてZnOを用いているが、或いは多結晶ZnSを埋込層1
9の材料として用いることもできる。但し、多結晶ZnS
は吸水性が強く、吸水による変質を起こしやすい。ま
た、材料強度的にもろいことから、ZnSeなどに対する密
着性が悪い。従って、絶縁埋込層やエッチングマスク材
料としての利用価値も、あまり高いとは言えない。それ
に対して、以上で説明した本実施形態のように埋込層1
9をZnOから構成することで、吸水性が低く、またII-VI
族化合物半導体材料に対する密着性がよい埋込層19を
得ることができて、しきい値が低い半導体レーザを実現
することができる。
【0035】次に、本実施形態における半導体レーザ1
00の製造工程の一例を、図2(a)〜図2(e)を参
照して説明する。以下に説明する本実施形態における製
造工程では、ZnSe系II-VI族半導体材料の成長方法とし
て、分子線エピタキシー法を用いている。
【0036】まず、図2(a)に示すようにn型GaAs基
板11を用意して、図2(b)に示すようにGaAs基板1
1の上に、Clをドープしたn型ZnSeエピタキシャル層1
2、Clをドープしたn型ZnMgSSeクラッド層13、Clをド
ープしたn型ZnSSe光導波層14、ZnCdSe活性層15、N
をドープしたp型ZnSSe光導波層16、Nをドープしたp型
ZnMgSSeクラッド層17、そしてNをドープしたp型ZnTe
コンタクト層18を、順次エピタキシャル成長する。
【0037】次に、フォトリソグラフ法によってストラ
イプ状のレジスト112のパターンを、エピタキシャル
成長で得られたエピタキシャル層の上、具体的には最上
層のp型ZnTeコンタクト層18の上に形成し、それをマ
スクとして用いて、エピタキシャル層をストライプ状に
エッチングする。具体的には、図2(c)に示すよう
に、レジストマスク112で覆われていない領域で、N
をドープしたp型ZnMgSSeクラッド層17とNをドープし
たp型ZnTeコンタクト層18とを飽和臭素水液を用いて
エッチングする。エッチャントは、飽和臭素水:燐酸:
水=1:2:3の混合溶液である。
【0038】その後、スパッタ法を用いて、室温でウエ
ハ全面にZnO層そして次にAl2O3層を蒸着して、埋込層1
9を形成する。多結晶ZnOとAl2O3との積層構造でなる埋
込層19を形成後に、アセトンによるリフトオフを用い
て、レジスト層112及びレジスト層112の上に堆積
したZnOとAl2O3層を除去する(図2(d)参照)。そし
て、その後に、ウエハの上面の全体に渡って、蒸着法を
用いて図2(e)に示すようにp型AuPd電極110を形
成する。さらに、その後、GaAs基板11の裏面側に、や
はり蒸着法によってn型In電極111を堆積する。これ
によって、半導体レーザ100が形成される。
【0039】以上の説明では、ZnOとAl2O3層の形成にス
パッタ法を用いているが、プロセス温度が十分に低い場
合でもZnOとAl2O3層の堆積速度を大きくするためには、
プラズマ化した酸素をスパッタ装置に導入することが効
果的である。図3は、プラズマ化した酸素を用いてZnO
とAl2O3層を形成する際に用いられる装置300の概略
図を示す。
【0040】図3の構成において、真空容器30の中に
設けられた電極36の上に、II-VI族半導体材料のウエ
ハ31を配置する。また、ウエハ31に相対するよう
に、他の電極37の上にZnOまたはAl2O3ターゲット32
を配置する。さらに、真空容器30には、アルゴンガス
導入管33、酸素ガス導入管34、及び排気系35が設
けられている。
【0041】具体的には、ZnOまたはAl2O3ターゲット3
2をウエハ31に対して負電位に保った状態で、真空容
器30の中に導入した放電ガス、例えばArガスを減圧し
て、放電を起こす。これによって、Arイオンを、負電位
に保ってあるZnOまたはAl2O3ターゲット32に向かって
加速衝突させる。この衝突で、ターゲット32から離脱
したZnOまたはAl2O3がその近くに位置するII-VI族半導
体ウエハ(基板)31の上に堆積する。
【0042】図3に示す装置300の構成では、アルゴ
ンガス導入管33からArガスを真空容器30の中に導入
すると同時に、酸素ガス導入管34より酸素を真空容器
30の中に導入する。放電によってプラズマ化した酸素
は、II-VI族半導体基板31の上に堆積するZnOまたはAl
2O3膜の中に取り込まれる。これによって、堆積されるZ
nOまたはAl2O3膜の中の酸素の抜けを防ぐことができ、
良質なZnOまたはAl2O3膜を得ることができる。さらに、
低いプロセス温度においても、従来技術の堆積方法に比
べて、ZnOまたはAl2O3膜の堆積速度は数倍程度増加す
る。
【0043】以上で説明した本発明の第1の実施形態の
製造方法においては、ZnO膜の形成にスパッタ法を用い
ているが、電気化学的にII-VI族半導体基板を酸化してZ
nO膜を得る方法も有効である。
【0044】図4は、ZnO膜の電気化学的な形成に用い
られる装置400の概略図である。電解液42の中に、
II-VI族半導体ウエハ(基板)41と電極43とを浸
す。電解液42としては、エチレングリコール或いはN-
メチルアセトアミドなどの溶媒に、KNO3或いはNH4NO3な
どの塩を加えたものを用いる。そして、II-VI族半導体
基板41を負電極とし、白金などの金属からなる電極4
3を正電極として、両電極41及び43の間に電圧を印
加し、半導体基板41の表面を酸化する。
【0045】その酸化の機構は、ZnSeとZnOとの界面を
離れたZnイオンがZnO膜中を電界で移動拡散し、酸化膜
の表面で酸素と反応するものである。酸化膜の成長速度
は回路を流れる電流密度にほぼ比例する。従って、一定
電流で酸化する場合には、両電極41及び43の間の電
圧が次第に上昇してZnO膜の絶縁破壊が起こるため、成
長できる膜厚に制限がある。典型的には、約200nm
程度が限界である。
【0046】この方法により、II-VI族半導体基板41
にダメージを与えることなく、室温で良質のZnO膜を形
成することができる。
【0047】(第2の実施の形態)以下に、本発明の第
2の実施形態を図面を参照して説明する。
【0048】図5は、ZnSe系II-VI族半導体を用いた本
実施形態の青色半導体レーザ500の構造を示す断面図
である。
【0049】半導体レーザ500では、Siをドープした
n型GaAs基板51の上に、Clをドープしたn型ZnSeエピタ
キシャル層52、Clをドープしたn型ZnMgSSeクラッド層
53、Clをドープしたn型ZnSSe光導波層54、ZnCdSe活
性層55、Nをドープしたp型ZnSSe光導波層56、及
び、Nをドープしたp型ZnMgSSeクラッド層57が、順に
積層されている。
【0050】p型ZnMgSSeクラッド層57は、その一部が
ストライプ状の形状を有するように形成されており、そ
のストライプ部分の上には、Nをドープしたp型ZnTeコン
タクト層58が形成されている。一方、ストライプ部分
以外のp型ZnMgSSeクラッド層57の上には、ストライプ
部分を両側から挟み込むように酸素をイオン注入した埋
込層59が設けられている。そして酸素をイオン注入し
た埋込層59上にAl2O3層514が形成されている。さ
らに、p型ZnTeコンタクト層58及び埋込層59および
514の上には、p型AuPd電極510が設けられてい
る。一方、n型GaAs基板51の下には、n型In電極511
が設けられている。
【0051】このように、本実施形態の半導体レーザ5
00では、酸素をイオン注入した層59とAl2O3層51
4とを埋込層として設けて、電流狭窄及び光閉込めの役
割を担っている。このような層は熱放散が良いことか
ら、しきい値電流密度の低減と素子の長寿命化が実現で
きる。
【0052】また、第1の実施形態におけるZnO層によ
る埋込層の場合と同様に、クラッド層に対して適切な範
囲の屈折率の差を確保することができる。これによっ
て、効果的な光閉込めが実現されて、良好な単一横モー
ドレーザ発振が得られる。
【0053】なお、本実施形態では埋込層514を多結
晶のAl2O3から構成しているが、単結晶のAl2O3で構成し
ても同様の効果を得ることができる。またAl2O3のかわ
りにSiO2、 ZnO、TiO2、ZrO2などの酸化物を用いても同
様の効果を得ることができる。さらにAl2O3のかわりにZ
nS、ZnSe、ZnTeなどの亜鉛化合物を用いても同様の効果
を得ることができる。
【0054】本構造の半導体レーザ500では、波長約
500nmにおいて、室温での連続発振が実現される。
図6は、クラッド層57のストライプ幅が5μmである
場合について、室温で連続発振した場合に得られる電流
−光出力特性のグラフの一例である。
【0055】次に、本実施形態における半導体レーザ5
00の製造工程の一例を、図7(a)〜図7(d)を参
照して説明する。以下に説明する本実施形態における製
造工程では、ZnSe系II-VI族半導体材料の成長方法とし
て、分子線エピタキシー法を用いている。
【0056】まず、図7(a)に示すようにn型GaAs基
板51を用意して、図7(b)に示すようにGaAs基板5
1の上に、Clをドープしたn型ZnSeエピタキシャル層5
2、Clをドープしたn型ZnMgSSeクラッド層53、Clをド
ープしたn型ZnSSe光導波層54、ZnCdSe活性層55、N
をドープしたp型ZnSSe光導波層56、Nをドープしたp型
ZnMgSSeクラッド層57、そしてNをドープしたp型ZnTe
コンタクト層58を、順次エピタキシャル成長する。
【0057】次に、フォトリソグラフ法によってストラ
イプ状のレジスト512のパターンを、エピタキシャル
成長で得られたエピタキシャル層の上、具体的には最上
層のp型ZnTeコンタクト層58の上に形成し、それをマ
スクとして用いて、図7(c)に示すように、エピタキ
シャル層に酸素イオン513を注入する。
【0058】その後、スパッタ法を用いて、室温でウエ
ハ全面にAl2O3層514を蒸着し形成する。多結晶Al2O3
層514を形成後に、アセトンによるリフトオフを用い
て、レジスト層512及びレジスト層512の上に堆積
したAl2O3層514を除去する(図7(d)参照)。そ
して、その後に、ウエハの上面の全体に渡って、蒸着法
を用いて図7(d)に示すようにp型AuPd電極510を
形成する。さらに、その後、GaAs基板51の裏面側に、
やはり蒸着法によってn型In電極511を堆積する。こ
れによって、半導体レーザ500が形成される。
【0059】イオン注入条件は、例えば、加速電圧90
V、ドーズ量1×1013cm-2に設定する。この場合
に、LSS理論から計算される飛程は、Rp=0.14
μmである。これによって、p型ZnMgSSeクラッド層57
及びp型ZnTeコンタクト層58のうちでレジスト512
で覆われていない部分に酸素イオン513が注入され
て、注入層59が形成される。
【0060】ZnSe系II-VI族半導体に酸素をイオン注入
する場合、ドーズ量は1×1014cm-2以下であり、か
つ5×1012cm-2以上であることが望ましい。この範
囲のドーズ量であれば、深さ2Rp(0.28μm)の
領域における酸素不純物濃度は1×1014cm-3以上と
なり、この領域は高抵抗になる。しかし、この範囲より
大きなドーズ量においては、II-VI族半導体材料に特有
の照射損傷欠陥による活性層への影響が大きくなり、レ
ーザ発振を得ることが困難である。また、この範囲より
小さなドーズ量においては、高抵抗化が困難となり、絶
縁埋込層として用いることができなくなる。
【0061】図8には、酸素をイオン注入した層59の
絶縁性を示す目的で、その層59における電流−電圧特
性を示している。これより、−20V〜+20Vの範囲
の電圧を層59に印加しても全く電流は流れず、有効な
絶縁性を有していることがわかる。なお、本実施形態で
は、イオン注入後に275℃で10分間の熱処理を行な
うが、これはドーズ量によっては省略可能である。
【0062】(第3の実施の形態)青緑色半導体レーザ
においては、高密度光ディスクメモリやレーザプリンタ
への適用のためには、非点隔差が小さく安定した基本横
モードレーザ発振の実現が要求される。埋め込みリッジ
構造におけるインデックスガイド効果は、そのような特
性を実現するために効果的である。以下では、本発明の
第3の実施形態として、ZnO埋込層を用いてビーム非点
隔差を小さくし、安定した横モードレーザ発振を実現し
た、実インデックスガイド型青緑色半導体レーザを説明
する。
【0063】図9(a)は、本実施形態のZnCdSe/ZnSSe
/ZnMgSSeSCHインデックスガイド型レーザ900の構
成を示す断面図である。
【0064】半導体レーザ900では、Siをドープした
n型GaAs基板91の上に、Clをドープしたn型ZnSeエピタ
キシャル層92(厚さ0.01μm)、Clをドープした
n型ZnMgSSeクラッド層93(Zn0.9Mg0.1S0.1Se0.9、厚
さ2.0μm)、Clをドープしたn型ZnSSe光導波層94
(ZnS0.06Se0.94、厚さ0.11μm)、ZnCdSe活性層
95(Zn0.8Cd0.2Se、厚さ0.006μm)、Nをドー
プしたp型ZnSSe光導波層96(ZnS0.06Se0.94、厚さ
0.12μm)、及びp型ZnMgSSeクラッド層97が、順
次積層されている。
【0065】p型ZnMgSSeクラッド層97は、その一部が
ストライプ状の形状を有するように形成されている。ス
トライプ部分の厚さは0.74μmであり、それ以外の
部分の厚さは0.23μmである。ストライプ部分の上
には、GaAs基板91に格子整合するp型ZnSSe層98(Zn
S0.06Se0.94、厚さ0.45μm)、p型ZnSe層99、及
びp型ZnTeとp型ZeSeとの多重量子井戸層911を介し
て、Nをドープしたp型ZnTeコンタクト層912が形成さ
れている。一方、ストライプ部分以外のp型ZnMgSSeクラ
ッド層97の上及びストライプ部分の側面には、ZnOと
Al2O3とかならる埋込層913が設けられている。さ
らに、p型ZnTeコンタクト層912及び多結晶ZnOとAl
2O3との埋込層913の上には、p型AuPd電極914が
設けられている。一方、n型GaAs基板91の下には、n型
In電極915が設けられている。
【0066】以上のように積層される各層のうちで、n
型ZnSeエピタキシャル層92は、GaAs基板91には格子
整合しないが、GaAs基板91とII-VI族半導体材料から
構成される上部構造との間のバッファ層として機能す
る。一方、n型ZnSeエピタキシャル層92の上に積層さ
れるn型ZnMgSSeクラッド層93及びn型ZnSSe光導波層9
4は、GaAs基板91と格子整合している。また、n型ZnS
Se光導波層94の上に積層されるZnCdSe活性層95は、
GaAs基板91に格子整合しないが、その厚さが0.00
6μmと薄く臨界膜厚以下であるので、格子不整合に起
因する転位は発生しない。
【0067】さらに、p型ZnMgSSeクラッド層97の上の
p型ZnSSe層98は、P型ZnMgSSe層97とP型ZnSe層99
との間の急激なバンドオフセットの変化を緩和するため
に挿入されている。また、多重量子井戸層911は、図
9(b)に示すようにZnSe層とZnTe層とが交互に積層さ
れて、結果として、下層のZnSe層99から上層のZeTe層
912への組成変化が徐々に起こるようになっている。
【0068】このように、本実施形態の半導体レーザ9
00では、屈折率が約2.2であるZnOとAl2O3から
なる埋込層913が設けられていて、電流狭窄及び光閉
込めの役割を担っている。ZnOは熱放散が良いことか
ら、しきい値電流密度の低減と素子の長寿命化が実現で
きる。また、効果的な光閉込めにより、単一横モードレ
ーザ発振が得られる。
【0069】上記各層のエピタキシャル成長は、約27
0℃の成長温度で行われる。また、リッジ型導波路構造
は、load-locked型電子サイクロトロン共鳴(ECR)
プラズマエッチングシステムを用いて、形成される。レ
ーザ構造は、Cl2ガスとH2ガスの放電を使用して形成さ
れる。ECRプラスマエッチングの異方性特性によっ
て、リッジ部分の側壁を垂直にするとともに表面を平滑
化することができ、高精度でリッジパターンを形成する
ことができる。
【0070】本実施形態の半導体レーザ900につい
て、室温でパルス駆動された場合の特性を以下に説明す
る。典型的には、光出力−電流特性は、200mA以上
の範囲までキンクフリーである。しきい電流値は、約2
00mAである。
【0071】さらに、レーザ発振モードにおける遠視野
パターンの検討結果を以下に述べる。図10は、幅5μ
mのリッジを設けた場合における横方向遠視野パターン
特性を示すグラフである。
【0072】これより、注入電流を広い範囲で変化させ
て出力を変化させても、出力ビームは非点隔差を有さ
ず、一定の遠視野全角を有していることがわかる。これ
より、横方向での実インデックスガイドモードが成立し
ていることがわかる。さらに、注入電流が変化しても横
方向の形状が一定であることは、出力18mWまでの範
囲で、単一横モードレーザ発振が成立していることを意
味している。横方向の遠視野放射角は、しきい値よりも
上の範囲で約7度と狭くなっている。
【0073】図11は、出力3mWの場合の、接合面に
平行な面内で測定された、レーザ出力端の近傍における
レーザスポットサイズを示している。
【0074】一般に、レーザビームのビームウエスト
(すなわち、レーザスポット径が最も小さくなっている
箇所)とレーザ出力端との間の距離を非点隔差と称す
る。図11に示すように、従来技術による構造を有する
半導体レーザでは非点隔差が約25μmであるのに対し
て、本実施形態では、その実インデックスガイド型構造
によって、非点隔差は0.5μm以下である。従って、
本実施形態によれば、図12(a)及び(b)に示すよ
うに、レーザビームを横からみても(図12(a))、
或いは上からみても(図12(b))、ビームウエスト
がレーザ出射端面に位置している。これによって、レー
ザをレンズによって絞る場合に、そのビームスポット径
を最小値にすることが可能になる。
【0075】以上に説明した各実施形態における半導体
レーザでは、クラッド層に設けられるストライプの幅
は、典型的には約5μmである。
【0076】なお、上記の本実施形態の説明では、ZnSe
系II-VI族半導体レーザを例に示しているが、ZnS系II-V
I族半導体レーザにおいても本発明が利用できるのは言
うまでもない。
【0077】また、各層の組成や厚さは、上記の説明の
中で言及した特定の値に限られるわけではない。
【0078】
【発明の効果】本発明では、ZnO層または酸素を添加し
たZnSe系半導体層を半導体レーザの埋込層に用いる。こ
れにより、埋込層のZnSe系半導体層への密着性が向上
し、熱放散が向上する。そのため、ZnSe系青色半導体レ
ーザにおいて、従来にない、低しきい値電流密度、長寿
命、高パワー、高温動作などが得られ、工業的価値は極
めて高い。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における青色半導体レ
ーザの断面図
【図2】(a)〜(e)は図1に示す青色半導体レーザ
の製造工程を示す断面図
【図3】本発明の実施形態にて使用される、プラズマ化
した酸素を用いたZnO膜の形成装置の構成を示す断面図
【図4】本発明の実施形態にて使用される電気化学的な
ZnO膜の形成装置の構成を示す断面図
【図5】本発明の第2の実施形態における青色半導体レ
ーザの構造を示す断面図
【図6】図5に示す青色半導体レーザの電流−光出力特
性を示すグラフ
【図7】(a)〜(d)は図5に示す青色半導体レーザ
の製造工程を示す断面図
【図8】図5に示す半導体レーザに含まれる酸素をイオ
ン注入した層(埋込層)における電流−電圧特性を示す
グラフ
【図9】(a)は本発明の第3の実施形態における青色
半導体レーザの断面図 (b)は(a)に示す半導体レーザに含まれる多重量子
井戸層の構成を示す拡大された断面図
【図10】図9(a)に示す半導体レーザにおける横方
向遠視野パターン特性を示す図
【図11】図9(a)に示す半導体レーザのレーザ端面
の近傍における接合面に平行な面で測定した出力3mW
の際のビームスポット径の変化を示すグラフ
【図12】図9(a)に示す本発明の半導体レーザにお
けるビームウエストの形状を模式的に示す図(a)はビ
ームを横からみた図 (b)はビームを上から見た図
【図13】従来の青色半導体レーザの構造を示す断面図
【符号の説明】
100 半導体レーザ 11 Siをドープしたn型GaAs基板 12 Clをドープしたn型ZnSeエピタキシャル層 13 Clをドープしたn型ZnMgSSeクラッド層 14 Clをドープしたn型ZnSSe光導波層 15 ZnCdSe活性層 16 Nをドープしたp型ZnSSe光導波層 17 Nをドープしたp型ZnMgSSeクラッド層 18 Nをドープしたp型ZnTeコンタクト層 19 多結晶ZnOとAl2O3との積層構造からなる埋込層 110 p型AuPd電極 111 n型In電極 112 レジスト 31 II-VI族半導体ウエハ(基板) 32 ZnOまたはAl2O3ターゲット 33 アルゴンガス導入管 34 酸素ガス導入管 35 排気系 36,37 電極 41 II-VI族半導体ウエハ(基板) 42 電解液 43 白金電極 500 半導体レーザ 51 Siをドープしたn型GaAs基板 52 Clをドープしたn型ZnSeエピタキシャル層 53 Clをドープしたn型ZnMgSSeクラッド層 54 Clをドープしたn型ZnSSe光導波層 55 ZnCdSe活性層 56 Nをドープしたp型ZnSSe光導波層 57 Nをドープしたp型ZnMgSSeクラッド層 58 Nをドープしたp型ZnTeコンタクト層 59 酸素をイオン注入した層 510 p型AuPd電極 511 n型In電極 512 レジスト 513 酸素イオン 514 Al2O3層 900 半導体レーザ 91 Siをドープしたn型GaAs基板 92 Clをドープしたn型ZnSeエピタキシャル層 93 Clをドープしたn型ZnMgSSeクラッド層 94 Clをドープしたn型ZnSSe光導波層 95 ZnCdSe活性層 96 Nをドープしたp型ZnSSe光導波層 97 Nをドープしたp型ZnMgSSeクラッド層 911 p型ZnTe/ZnSe多重量子井戸層 912 Nをドープしたp型ZnTeコンタクト層 913 ZnO埋込層 914 p型AuPd電極 915 n型In電極

Claims (27)

    【特許請求の範囲】
  1. 【請求項1】 II-VI族半導体エピタキシャル層と、 該II-VI族半導体エピタキシャル層の上に設けられたZnO
    層と、 該ZnO層の上に設けられたZnO以外の絶縁物層
    と、を備える、半導体発光素子。
  2. 【請求項2】 前記II-VI族半導体エピタキシャル層が
    レーザ構造である、請求項1に記載の半導体発光素子。
  3. 【請求項3】 II-VI族化合物半導体でできている活性
    層と、 該活性層を上下から挟み込むように設けられ、
    II-VI族化合物半導体でできている第1のクラッド層及
    び第2のクラッド層と、 該第1のクラッド層の上に形成されているZnO埋込層
    と、該ZnO埋込層の上に形成されているZnO以外の絶縁物
    層と、を備える、半導体発光素子。
  4. 【請求項4】 基板と、 該基板の上に順次エピタキシャル成長された、それぞれ
    II-VI族化合物半導体からなるn型クラッド層、活性層、
    p型クラッド層、及びp型コンタクト層と、を備え、 該p型コンタクト層はストライプ状に形成されており、 該p型クラッド層のうちで該ストライプ状p型コンタクト
    層の両側に位置する部分の上には、ZnOとZnO以外の絶縁
    物層からなる埋込層がさらに形成されている、半導体発
    光素子。
  5. 【請求項5】 前記絶縁物層がSi、Al、Ti、Zrの酸化物
    である、請求項1、3、4に記載の半導体発光素子。
  6. 【請求項6】 II-VI族半導体エピタキシャル層を備
    え、該II-VI族半導体エピタキシャル層が酸素原子を1
    ×1014cm-3以上含有する埋込層をさらに含んでお
    り、該埋込層上に絶縁物層を備えている、半導体発光素
    子。
  7. 【請求項7】 前記II-VI族半導体エピタキシャル層が
    レーザ構造である、請求項6に記載の半導体発光素子。
  8. 【請求項8】 前記絶縁物層がSi、Al、Zn、Ti、Zrの酸
    化物である、請求項6に記載の半導体発光素子。
  9. 【請求項9】 II-VI族半導体エピタキシャル層の上に
    プラズマ化した酸素を用いてZnO層とZnO以外の絶縁物層
    を形成する工程を包含する、半導体発光素子の製造方
    法。
  10. 【請求項10】 NO3化合物を含有する溶媒の中に金属
    部材及びII-VI族半導体部材を浸し、該金属部材を正電
    極ならびに該II-VI族半導体部材を負電極として両部材
    の間に電圧を印加して、それによって該II-VI族半導体
    部材の表面にZnO層を形成する工程を包含する、半導体
    発光素子の製造方法。
  11. 【請求項11】 基板の上に、それぞれII-VI族化合物
    半導体からなるn型クラッド層、活性層、p型クラッド
    層、及びp型コンタクト層を、順次エピタキシャル成長
    する工程と、 該p型コンタクト層をストライプ状にエッチングする工
    程と、 該p型クラッド層のうちで該ストライプ状p型コンタクト
    層の両側に位置する領域の上に、ZnOとZnO以外の絶縁物
    からなる埋込層を形成する工程と、を包含する、半導体
    発光素子の製造方法。
  12. 【請求項12】 前記埋込層の形成工程ではプラズマ化
    した酸素を用いる、請求項11に記載の半導体発光素子
    の製造方法。
  13. 【請求項13】 II-VI族半導体エピタキシャル層と、 該II-VI族半導体エピタキシャル層の上に設けられたZnO
    層と、該ZnO層の上に設けられたZnO以外の亜鉛化合物Zn
    X層と、を備える、半導体発光素子。
  14. 【請求項14】 前記II-VI族半導体エピタキシャル層
    がレーザ構造である、請求項13に記載の半導体発光素
    子。
  15. 【請求項15】 II-VI族化合物半導体でできている活
    性層と、 該活性層を上下から挟み込むように設けられ、II-VI族
    化合物半導体でできている第1のクラッド層及び第2の
    クラッド層と、 該第1のクラッド層の上に形成されているZnO埋込層
    と、該ZnO層の上に設けられたZnO以外の亜鉛化合物ZnX
    層と、を備える、半導体発光素子。
  16. 【請求項16】 基板と、 該基板の上に順次エピタキシャル成長された、それぞれ
    II-VI族化合物半導体からなるn型クラッド層、活性層、
    p型クラッド層、及びp型コンタクト層と、を備え、 該p型コンタクト層はストライプ状に形成されており、 該p型クラッド層のうちで該ストライプ状p型コンタクト
    層の両側に位置する部分の上には、ZnOとZnO以外の亜鉛
    化合物ZnX層とからなる埋込層がさらに形成されてい
    る、半導体発光素子。
  17. 【請求項17】 前記亜鉛化合物ZnX層がS、Se、Teの酸
    化物である、請求項13、15、16に記載の半導体発
    光素子。
  18. 【請求項18】 II-VI族半導体エピタキシャル層を備
    え、該II-VI族半導体エピタキシャル層が酸素原子を1
    ×1014cm-3以上含有する埋込層をさらに含んでお
    り、該埋込層上に亜鉛化合物ZnX層を備えている半導体
    発光素子。
  19. 【請求項19】 前記II-VI族半導体エピタキシャル層
    がレーザ構造である、請求項18に記載の半導体発光素
    子。
  20. 【請求項20】 前記亜鉛化合物ZnX層がO、S、Se、Te
    の化合物である、請求項18に記載の半導体発光素子。
  21. 【請求項21】 基板の上に、それぞれII-VI族化合物
    半導体からなるn型クラッド層、活性層、p型クラッド
    層、及びp型コンタクト層を、順次エピタキシャル成長
    する工程と、 該p型コンタクト層をストライプ状にエッチングする工
    程と、 該p型クラッド層のうちで該ストライプ状p型コンタクト
    層の両側に位置する領域の上に、ZnOとZnO以外の亜鉛化
    合物ZnXからなる埋込層を形成する工程と、を包含す
    る、半導体発光素子の製造方法。
  22. 【請求項22】 前記埋込層の形成工程ではプラズマ化
    した酸素を用いる、請求項21に記載の半導体発光素子
    の製造方法。
  23. 【請求項23】 前記埋込層の形成工程では、NO3化合
    物を含有する溶媒の中に金属部材及びII-VI族半導体部
    材を浸し、該金属部材を正電極ならびに該II-VI族半導
    体部材を負電極として両部材の間に電圧を印加して、そ
    れによって該II-VI族半導体部材の表面にZnO層を形成し
    て、該ZnO層とZnO以外の亜鉛化合物ZnX層を該埋込層と
    する、請求項21に記載の半導体発光素子の製造方法。
  24. 【請求項24】 II-VI族化合物半導体でできている活
    性層と、 該活性層を上下から挟み込むように設けられ、該II-VI
    族化合物半導体でできている上部クラッド層及び下部ク
    ラッド層と、 該上部クラッド層の上に形成された酸素イオンが注入さ
    れている埋込層と、該酸素イオンが注入されている埋込
    層上に酸化物XO層または亜鉛化合物ZnX層と、を備え
    る、半導体発光素子。
  25. 【請求項25】 基板と、 該基板の上に順次エピタキシャル成長された、それぞれ
    II-VI族化合物半導体からなるn型クラッド層、活性層、
    p型クラッド層、及びp型コンタクト層と、を備え、 該p型コンタクト層はストライプ状に形成されており、 該p型クラッド層のうちで該ストライプ状p型コンタクト
    層の両側に位置する部分の上には、酸素イオンが注入さ
    れている埋込層がさらに形成されおり、該埋込層上に酸
    化物XO層または亜鉛化合物ZnX層が形成されている、半
    導体発光素子。
  26. 【請求項26】 II-VI族半導体エピタキシャル層の所
    定の領域に酸素イオンを注入して埋込層を形成する工程
    を包含する、半導体発光素子の製造方法。
  27. 【請求項27】 基板の上に、それぞれII-VI族化合物
    半導体からなるn型クラッド層、活性層、p型クラッド
    層、及びp型コンタクト層を、順次エピタキシャル成長
    する工程と、 該p型コンタクト層をストライプ状にエッチングする工
    程と、 該p型クラッド層のうちで該ストライプ状p型コンタクト
    層の両側に位置する所定の領域に酸素イオンを注入して
    埋込層を形成する工程と、該埋込層上に酸化物XO層また
    は亜鉛化合物ZnX層を形成する工程、を包含する、半導
    体発光素子の製造方法。
JP9649596A 1996-04-18 1996-04-18 半導体発光素子及びその製造方法 Expired - Fee Related JP3708213B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9649596A JP3708213B2 (ja) 1996-04-18 1996-04-18 半導体発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9649596A JP3708213B2 (ja) 1996-04-18 1996-04-18 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09283845A true JPH09283845A (ja) 1997-10-31
JP3708213B2 JP3708213B2 (ja) 2005-10-19

Family

ID=14166680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9649596A Expired - Fee Related JP3708213B2 (ja) 1996-04-18 1996-04-18 半導体発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3708213B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511948A (ja) * 2002-12-20 2006-04-06 クリー インコーポレイテッド メサ構造および多重パッシベーション層を備える半導体デバイスならびに関連するデバイスの形成方法
US7773650B2 (en) 2006-12-28 2010-08-10 Nichia Corporation Nitride semiconductor laser element
EP2224559A2 (en) 2009-02-27 2010-09-01 Nichia Corporation Nitride semiconductor laser device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197870U (ja) * 1986-06-09 1987-12-16
JPH04199752A (ja) * 1990-11-29 1992-07-20 Sharp Corp 化合物半導体発光素子とその製造方法
JPH0621516A (ja) * 1992-07-03 1994-01-28 Nippon Sheet Glass Co Ltd 光集積デバイス
JPH06342960A (ja) * 1993-04-07 1994-12-13 Sony Corp 選択エッチング方法ならびに光電子素子およびその製造方法
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197870U (ja) * 1986-06-09 1987-12-16
JPH04199752A (ja) * 1990-11-29 1992-07-20 Sharp Corp 化合物半導体発光素子とその製造方法
JPH0621516A (ja) * 1992-07-03 1994-01-28 Nippon Sheet Glass Co Ltd 光集積デバイス
JPH06342960A (ja) * 1993-04-07 1994-12-13 Sony Corp 選択エッチング方法ならびに光電子素子およびその製造方法
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511948A (ja) * 2002-12-20 2006-04-06 クリー インコーポレイテッド メサ構造および多重パッシベーション層を備える半導体デバイスならびに関連するデバイスの形成方法
US7773650B2 (en) 2006-12-28 2010-08-10 Nichia Corporation Nitride semiconductor laser element
US8900901B2 (en) 2006-12-28 2014-12-02 Nichia Corporation Nitride semiconductor laser element
EP2224559A2 (en) 2009-02-27 2010-09-01 Nichia Corporation Nitride semiconductor laser device
US8139620B2 (en) 2009-02-27 2012-03-20 Nichia Corporation Nitride semiconductor laser device

Also Published As

Publication number Publication date
JP3708213B2 (ja) 2005-10-19

Similar Documents

Publication Publication Date Title
Haase et al. Low‐threshold buried‐ridge II‐VI laser diodes
EP1437809B1 (en) Compound semiconductor laser
US5822347A (en) Semiconductor light emitting device and method for fabricating the same
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
JPH09199803A (ja) 半導体レーザおよびその製造方法
JP3786907B2 (ja) 半導体発光素子及びその製造方法
WO2002023685A1 (fr) Laser a semi-conducteurs et son procede de fabrication
JP2005142463A (ja) 半導体発光素子およびその製造方法
WO2007135772A1 (ja) 発光素子
JP3708213B2 (ja) 半導体発光素子及びその製造方法
JP2828617B2 (ja) 半導体発光素子及びその製造方法
JPH0992924A (ja) 半導体レーザ
JP3460181B2 (ja) 垂直共振器型発光素子及びその製造方法
JP2947164B2 (ja) 半導体レーザ素子
JP2000036634A (ja) 半導体発光素子の製造方法
JP2000232253A (ja) 半導体発光素子
JPH1168226A (ja) 半導体レーザ素子およびその製造方法
JPH11112086A (ja) 埋め込み型面発光レーザ及びその作製方法
JP2000174379A (ja) 化合物半導体発光素子
RU2262171C2 (ru) Полупроводниковое лазерное устройство и способ его изготовления
JPH04186687A (ja) 半導体レーザ
JP2525618B2 (ja) 半導体レ−ザ
JP3722532B2 (ja) 半導体レーザ素子およびその製造方法
JPH0983086A (ja) 半導体発光素子およびその製造方法
JP2000323796A (ja) 化合物半導体発光素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050510

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees