JPH09283556A - Mounting substrate and mounting - Google Patents

Mounting substrate and mounting

Info

Publication number
JPH09283556A
JPH09283556A JP9534596A JP9534596A JPH09283556A JP H09283556 A JPH09283556 A JP H09283556A JP 9534596 A JP9534596 A JP 9534596A JP 9534596 A JP9534596 A JP 9534596A JP H09283556 A JPH09283556 A JP H09283556A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
resin
mounting
substrate region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9534596A
Other languages
Japanese (ja)
Inventor
Kazuhide Doi
一英 土井
Hidekazu Hosomi
英一 細美
Hiroshi Tazawa
浩 田沢
Naohiko Hirano
尚彦 平野
Tomoaki Takubo
知章 田窪
Takashi Okada
岡田　　隆
Yoichi Hiruta
陽一 蛭田
Yasushi Shibazaki
康司 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP9534596A priority Critical patent/JPH09283556A/en
Publication of JPH09283556A publication Critical patent/JPH09283556A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To equalize the area of a mounting substrate with that of a semiconductor element and to contrive the enhancement of the working efficiency for manufacturing a semiconductor device by a method wherein a substrate region is connected with the semiconductor element via bump electrodes and plurality of substrate regions are coupled and connected with a frame via suspension pins to form all the components integrally. SOLUTION: Bump electrodes 2 are respectively formed on electrode pads on a semiconductor element 1 and after these electrodes 2 are aligned with metal pads 8a on a substrate region 5, the electrodes 2 are bonded to the pads 8a on the region 5 by a heat treatment. Moreover, each substrate region 5, each suspension pin 6 and a frame 7 are integrally molded by a press processing or the like so that a plurality of the substrate regions 5 are coupled and connected with the frame 7 via the suspension pins 6, which respectively have a tabular surface. Thereby, the area of a mounting substrate is equalized with that of the element 1, the working efficiency for manufacturing a semiconductor device can be enhanced and the mass production of the semiconductor device becomes possible.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、フリップチップ法
を用いて半導体素子が実装される実装基板およびその実
装方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting substrate on which a semiconductor element is mounted by using a flip chip method and a mounting method thereof.

【０００２】[0002]

【従来の技術】電子機器の高速化、高密度化に対応する
ために、半導体素子をパッケージに収納せずに、実装基
板上の配線に直接接続する方法が、近年盛んに開発され
ている。このような技術の一つであるフリップチップ法
は、半導体素子上に形成された電極パッドと実装基板上
の金属パッドとをバンプ電極を介して接続する方法であ
る。2. Description of the Related Art In recent years, a method of directly connecting to a wiring on a mounting substrate without housing a semiconductor element has been actively developed in order to cope with higher speed and higher density of electronic equipment. The flip-chip method, which is one of such technologies, is a method of connecting electrode pads formed on a semiconductor element and metal pads on a mounting substrate via bump electrodes.

【０００３】このフリップチップ法は、半導体素子の全
面積を利用して電極パッドを形成することが可能であ
り、また、非常に微細なピッチでパッド間を接続するこ
とができるため、高密度実装が可能となり、電子機器の
小型化を図ることができる。In this flip chip method, the electrode pad can be formed by utilizing the entire area of the semiconductor element, and the pads can be connected at a very fine pitch, so that high density mounting is possible. Therefore, the electronic device can be downsized.

【０００４】また、半導体素子と実装基板とが、バンプ
電極を介して直接接続されており、金属細線等の配線が
不要となるため、信号伝達遅延が低減でき、電子機器の
高速化を図ることができる。Further, since the semiconductor element and the mounting substrate are directly connected via the bump electrode, and wiring such as a thin metal wire is not required, the signal transmission delay can be reduced and the speed of electronic equipment can be increased. You can

【０００５】図１１に、従来のフリップチップ接続を用
いた半導体装置の構造を示す。図１１の（ａ）は、従来
の半導体装置の上面図、図１１の（ｂ）はその断面図で
ある。FIG. 11 shows the structure of a conventional semiconductor device using flip-chip connection. 11A is a top view of a conventional semiconductor device, and FIG. 11B is a sectional view thereof.

【０００６】半導体素子１は、複数のバンプ電極２を介
して実装基板３に接続されている。バンプ電極２は、例
えばはんだ金属、Ａｕ、導電樹脂等により形成される。
また、半導体素子１と実装基板３との間には、バンプ電
極３を覆うように樹脂４が充填されている。この樹脂４
は、バンプ電極２の接着強度を保持し、半導体装置の長
期信頼性を確保するために形成されるものである。The semiconductor element 1 is connected to the mounting substrate 3 via a plurality of bump electrodes 2. The bump electrode 2 is formed of, for example, solder metal, Au, conductive resin, or the like.
A resin 4 is filled between the semiconductor element 1 and the mounting substrate 3 so as to cover the bump electrodes 3. This resin 4
Is formed in order to maintain the adhesive strength of the bump electrode 2 and ensure long-term reliability of the semiconductor device.

【０００７】また、このようなフリップチップ接続を用
いた従来の半導体素子の製造方法では、半導体素子１上
の電極パッド上にバンプ電極２を形成し、このバンプ電
極２と実装基板３上の金属パッドとの位置合わせをした
後に、例えば熱処理によりバンプ電極２と実装基板３上
の金属パッドとを接着する。この後、半導体素子１と実
装基板３との間に液状の樹脂４を充填し、さらに例えば
熱処理または紫外線照射等により樹脂４を硬化させる。Further, in the conventional method for manufacturing a semiconductor element using such flip-chip connection, the bump electrode 2 is formed on the electrode pad on the semiconductor element 1, and the bump electrode 2 and the metal on the mounting substrate 3 are formed. After alignment with the pads, the bump electrodes 2 and the metal pads on the mounting substrate 3 are bonded by, for example, heat treatment. After that, the liquid resin 4 is filled between the semiconductor element 1 and the mounting substrate 3, and the resin 4 is cured by, for example, heat treatment or ultraviolet irradiation.

【０００８】図１２の（ａ）は、従来の樹脂の充填方法
を示す上面図、図１２の（ｂ）は、その断面図である。
この図に示すように、従来の樹脂の充填方法では、実装
基板３上の半導体素子１の一側面に接するように、液状
の樹脂を塗布し、樹脂４の表面張力を利用して半導体素
子１と実装基板３との間に樹脂を充填する。このため、
半導体素子１と実装基板３との間を完全に充填するため
に必要とされる量の樹脂４を最初に塗布することによ
り、半導体素子１と実装基板３との間を確実に充填する
ことができる。また、複数箇所に樹脂４を塗布すること
は、樹脂４の表面張力を利用して半導体素子１と実装基
板３との間に樹脂を充填していく時に、周辺部分が先に
充填されて中心部分に空洞が生じる可能性があるため、
好ましくない。FIG. 12A is a top view showing a conventional resin filling method, and FIG. 12B is a sectional view thereof.
As shown in this figure, in the conventional resin filling method, a liquid resin is applied so as to contact one side surface of the semiconductor element 1 on the mounting substrate 3, and the surface tension of the resin 4 is utilized to apply the semiconductor element 1 to the semiconductor element 1. A resin is filled between the mounting board 3 and the mounting board 3. For this reason,
It is possible to reliably fill the space between the semiconductor element 1 and the mounting board 3 by first applying the resin 4 in an amount required to completely fill the space between the semiconductor element 1 and the mounting board 3. it can. In addition, applying the resin 4 to a plurality of locations means that when the resin is filled between the semiconductor element 1 and the mounting substrate 3 by utilizing the surface tension of the resin 4, the peripheral portion is filled first and the center is filled. Since there may be a cavity in the part,
Not preferred.

【０００９】ここで、電子機器を高密度化するために、
例えばＢＧＡ（Ball Grid Array ）パッケージまたはＣ
ＳＰ（Chip Size Package ）等、半導体素子１とほぼ面
積の等しい実装基板３が使用されつつある。特に、ＣＳ
Ｐでは、半導体素子１の端から実装基板３の端までの距
離が、約０．５〜２．０ｍｍ程度と非常に短い。Here, in order to increase the density of electronic equipment,
For example, BGA (Ball Grid Array) package or C
A mounting substrate 3 such as an SP (Chip Size Package) having an area substantially equal to that of the semiconductor element 1 is being used. Especially CS
In P, the distance from the end of the semiconductor element 1 to the end of the mounting substrate 3 is very short, about 0.5 to 2.0 mm.

【００１０】このため、実装基板３上において樹脂４を
塗布するための面積が非常に小さく、半導体素子１と実
装基板３との間を完全に充填するために必要な量の樹脂
４を１回で塗布することは困難である。この場合、少量
の樹脂４を塗布した後に、表面張力によりこの塗布され
た樹脂４が半導体素子１と実装基板３の間に侵入するま
での時間だけ待機し、再び少量の樹脂４を塗布するとい
う工程を数回繰り返す必要がある。このように、実装基
板３の面積縮小に伴い、樹脂４を充填する工程の作業効
率が悪化するという問題がある。Therefore, the area for applying the resin 4 on the mounting substrate 3 is very small, and the amount of the resin 4 required to completely fill the space between the semiconductor element 1 and the mounting substrate 3 is once. It is difficult to apply. In this case, after applying a small amount of the resin 4, waiting for the time until the applied resin 4 invades between the semiconductor element 1 and the mounting substrate 3 due to surface tension, and applying a small amount of the resin 4 again. The process needs to be repeated several times. As described above, there is a problem that the work efficiency of the step of filling the resin 4 is deteriorated as the area of the mounting substrate 3 is reduced.

【００１１】さらに、従来のフリップチップ接続を用い
た半導体装置を製造方法では、実装基板３が、１つずつ
個別に用意される。このため、例えばリードフレーム等
を使用する樹脂封止型の半導体装置に比べて、流れ作業
等の量産工程に適用することが困難であるという問題が
ある。Further, in the conventional method of manufacturing a semiconductor device using flip chip connection, the mounting substrates 3 are individually prepared. Therefore, there is a problem that it is more difficult to apply to a mass production process such as an assembly line work as compared with a resin-sealed semiconductor device using a lead frame or the like.

【００１２】[0012]

【発明が解決しようとする課題】このように、従来のフ
リップチップ接続を用いた半導体装置に使用される実装
基板および実装方法では、実装基板の面積の縮小に伴
い、半導体素子と実装基板との間に樹脂を充填する工程
における作業効率が悪化するという問題があった。ま
た、実装基板が個別に分離されて製造されるため、量産
に適さないという問題があった。As described above, in the mounting board and the mounting method used for the conventional semiconductor device using the flip chip connection, the semiconductor element and the mounting board are separated from each other as the area of the mounting board is reduced. There is a problem that work efficiency in the process of filling the resin is deteriorated. Further, since the mounting boards are manufactured separately, they are not suitable for mass production.

【００１３】本発明の目的は、フリップチップ接続を用
いた半導体装置において、半導体素子と同等の面積を有
し、量産が可能な実装基板および実装方法を提供するこ
とである。It is an object of the present invention to provide a mounting board and a mounting method which have the same area as a semiconductor element and can be mass-produced in a semiconductor device using flip chip connection.

【００１４】[0014]

【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明による実装基板は、半導体素子
とバンプ電極を介して接続される基板領域と、複数個の
前記基板領域を連結するフレームと、このフレームと各
前記基板領域とを接続するための板状表面を有する吊り
ピンとを具備し、前記基板領域と前記フレームと前記吊
りピンとは一体形成されていることを特徴とする。In order to solve the above problems and to achieve the object, a mounting substrate according to the present invention comprises a substrate region connected to a semiconductor element through a bump electrode, and a plurality of the substrate regions. It is characterized by comprising a frame to be connected and a hanging pin having a plate-like surface for connecting the frame and each of the substrate regions, and the substrate region, the frame and the hanging pin are integrally formed. .

【００１５】また、上記の実装基板において、前記吊り
ピンは、断面積が他の部分より小さくなるように形成さ
れている切断部を有することも可能である。さらに、上
記の実装基板において、前記切断部において前記吊りピ
ンの厚さが薄くなるように形成されていることも可能で
ある。Further, in the above-mentioned mounting board, the hanging pin may have a cut portion formed so as to have a smaller cross-sectional area than other portions. Further, in the above mounting board, the hanging pin may be formed to be thin at the cutting portion.

【００１６】また、前述の実装基板において、前記切断
部において前記吊りピンの幅が細くなるように形成され
ていることも可能である。さらに、前述の実装基板にお
いて、前記吊りピンは、各前記基板領域の片側に複数個
形成されていることも可能である。Further, in the above-mentioned mounting board, the hanging pin may be formed to have a narrow width at the cutting portion. Further, in the above-mentioned mounting board, it is possible that a plurality of the hanging pins are formed on one side of each of the board regions.

【００１７】また、本発明による実装方法は、板状表面
を有する吊りピンを介してフレームにより連結されてい
る基板領域上に半導体素子を搭載する工程と、前記半導
体素子と前記基板領域とをバンプ電極を介して接続する
工程と、前記半導体素子に隣接する前記吊りピン上に液
状の樹脂を塗布し表面張力により前記半導体素子と前記
基板領域との間に樹脂を充填する工程と、この樹脂を硬
化する工程と、前記吊りピンの前記基板領域に隣接する
部分を切断して前記半導体素子が実装された前記基板領
域を個別に分離する工程とを具備することを特徴とす
る。Further, the mounting method according to the present invention comprises a step of mounting a semiconductor element on a substrate area connected by a frame via a hanging pin having a plate-like surface, and bumping the semiconductor element and the substrate area. A step of connecting via an electrode, a step of applying a liquid resin on the hanging pin adjacent to the semiconductor element and filling a resin between the semiconductor element and the substrate region by surface tension, and this resin And a step of cutting the portion of the hanging pin adjacent to the substrate region to individually separate the substrate region on which the semiconductor element is mounted.

【００１８】このように、本発明による実装基板では、
半導体素子とバンプ電極を介して接続される基板領域
と、複数個の前記基板領域を連結するフレームと、この
フレームと各前記基板領域とを接続するための吊りピン
とを具備しているため、複数の基板領域を吊りピンを介
してフレームにより連結することができる。これによ
り、基板領域上に半導体素子を実装する工程を例えば流
れ作業等により行うことができるため、個別の基板上に
半導体素子を実装していた従来に比べて、生産効率を大
幅に向上し、量産を行うことが可能となる。As described above, in the mounting board according to the present invention,
Since the semiconductor device includes a substrate region connected to the semiconductor device via bump electrodes, a frame connecting the plurality of substrate regions, and a hanging pin for connecting the frame and each substrate region, The substrate regions can be connected by the frame via the hanging pins. As a result, the step of mounting the semiconductor element on the substrate area can be performed by, for example, a flow work, so that the production efficiency is significantly improved compared to the conventional method in which the semiconductor element is mounted on the individual substrate. It becomes possible to carry out mass production.

【００１９】また、半導体素子と基板領域との間に樹脂
を充填する時に、吊りピン上に樹脂を塗布することがで
きるため、基板領域の面積が縮小され基板領域上に樹脂
を塗布するための十分な面積を確保できない場合にも、
吊りピン上に樹脂を塗布することにより、半導体素子と
基板領域との間を完全に充填するために必要な量の樹脂
を１回で塗布することが可能となる。このため、基板領
域の面積の縮小に伴い、樹脂を数回に分けて塗布する必
要があった従来に比べて、作業効率を大幅に向上するこ
とができる。Further, when the resin is filled between the semiconductor element and the substrate region, the resin can be applied onto the hanging pins, so that the area of the substrate region is reduced and the resin is applied onto the substrate region. Even if you can not secure a sufficient area,
By applying the resin on the hanging pins, it is possible to apply the resin in an amount necessary for completely filling the space between the semiconductor element and the substrate region at one time. Therefore, as the area of the substrate region is reduced, the work efficiency can be significantly improved as compared with the conventional case where the resin needs to be applied several times.

【００２０】さらに、基板領域とフレームと吊りピンと
は一体形成されていることにより、このような実装基板
を容易で安価に製造することができる。また、吊りピン
が、断面積が他の部分より小さくなるように形成されて
いる切断部を有する本発明による実装基板では、切断部
の断面積が小さいため、この部分において容易に切断す
ることが可能となる。Further, since the board region, the frame and the hanging pins are integrally formed, such a mounting board can be easily manufactured at low cost. Further, in the mounting board according to the present invention, in which the hanging pin has the cut portion formed so that the cross-sectional area thereof is smaller than that of the other portion, since the cross-sectional area of the cut portion is small, it is possible to easily cut at this portion. It will be possible.

【００２１】また、切断部において吊りピンの厚さが薄
くなるように形成されている本発明による実装基板で
は、切断部の厚さを薄くすることにより切断部の断面積
を小さくすることができるため、この部分において容易
に切断することができる。また、切断部の厚さを薄くす
ることにより切断部の断面積を小さくするため、切断部
の幅を細くする必要はない。このため、吊りピンの上表
面の面積を縮小する必要がないため、樹脂を塗布するた
めの領域の面積を充分に確保することができる。このよ
うにして、半導体素子と基板領域との間を完全に充填す
るために必要な量の樹脂を１回で塗布することが可能と
なり、作業効率を向上することができる。Further, in the mounting board according to the present invention in which the hanging pins are formed to have a small thickness at the cutting portion, the cross-sectional area of the cutting portion can be reduced by reducing the thickness of the cutting portion. Therefore, it is possible to easily cut at this portion. Further, since the cross-sectional area of the cut portion is reduced by reducing the thickness of the cut portion, it is not necessary to reduce the width of the cut portion. Therefore, since it is not necessary to reduce the area of the upper surface of the hanging pin, it is possible to secure a sufficient area of the region for applying the resin. In this way, the amount of resin required to completely fill the space between the semiconductor element and the substrate region can be applied once, and the work efficiency can be improved.

【００２２】さらに、切断部において吊りピンの幅が細
くなるように形成されている本発明による実装基板で
は、切断部の幅を細くすることにより切断部の断面積を
小さくすることができるため、この部分において容易に
切断することができる。また、切断部の幅を細くするこ
とにより切断部の断面積を小さくするため、切断部の厚
さを薄くする必要はない。このため、実装基板を形成す
る製造工程を簡略化することができる。Further, in the mounting board according to the present invention in which the hanging pins are formed to have a narrow width in the cutting portion, the cross-sectional area of the cutting portion can be reduced by narrowing the width of the cutting portion. It can be easily cut at this portion. Further, since the cross-sectional area of the cut portion is reduced by narrowing the width of the cut portion, it is not necessary to reduce the thickness of the cut portion. Therefore, the manufacturing process for forming the mounting board can be simplified.

【００２３】また、吊りピンが、各基板領域の片側に複
数個形成されている本発明による実装基板では、この複
数個の吊りピン上に樹脂を塗布することができるため、
吊りピンが１つだけ形成されている場合に比べて、半導
体素子と基板領域との間に樹脂を効率よく充填すること
ができる。また、基板領域の両側に樹脂を塗布すること
は、樹脂が充填される領域の中心部分に空洞ができる可
能性が高いため、望ましくない。本発明の実装基板で
は、片側に複数個の吊りピンを形成することにより、こ
のような空洞が形成されることを防止し、効率良く樹脂
を充填することが可能となる。Further, in the mounting board according to the present invention in which a plurality of hanging pins are formed on one side of each substrate area, the resin can be applied onto the plurality of hanging pins.
Resin can be efficiently filled between the semiconductor element and the substrate region as compared to the case where only one hanging pin is formed. Further, it is not desirable to apply the resin to both sides of the substrate region because it is highly possible that a cavity is formed in the central portion of the region filled with the resin. In the mounting board of the present invention, by forming a plurality of hanging pins on one side, it is possible to prevent the formation of such a cavity and efficiently fill the resin.

【００２４】また、本発明による実装方法では、吊りピ
ンを介してフレームにより連結されている基板領域上に
半導体素子を搭載し、半導体素子と基板領域とをバンプ
電極を介して接続した後に、吊りピン上に半導体素子に
隣接するように液状の樹脂を塗布し表面張力により半導
体素子と基板領域との間に樹脂を充填するため、基板領
域上に樹脂を塗布するための充分な面積を確保できない
場合にも、吊りピン上に樹脂を塗布することにより、半
導体素子と基板領域との間を完全に充填するための量の
樹脂を１回で充填することができる。このため、基板領
域の面積の縮小に伴い数回に分けて樹脂を塗布する必要
のあった従来の実装方法に比べて、作業効率を大幅に向
上することができる。Further, in the mounting method according to the present invention, the semiconductor element is mounted on the substrate area connected by the frame via the hanging pin, the semiconductor element and the substrate area are connected via the bump electrode, and then the hanging method is performed. Liquid resin is applied on the pins so as to be adjacent to the semiconductor element, and the resin is filled between the semiconductor element and the substrate area by surface tension, so it is not possible to secure a sufficient area for applying the resin on the substrate area. Also in this case, by applying the resin on the hanging pins, the amount of the resin for completely filling the space between the semiconductor element and the substrate region can be filled once. Therefore, the work efficiency can be significantly improved as compared with the conventional mounting method in which the resin needs to be applied several times as the area of the substrate region is reduced.

【００２５】また、吊りピンを介してフレームにより連
結されている基板領域上に半導体素子を実装した後に、
吊りピンの基板領域に隣接する部分を切断して半導体素
子が実装された基板領域を個別に分離するため、半導体
素子を実装する工程においては、半導体素子が搭載され
た基板領域を連結した状態で取り扱うことができる。こ
のため、個別の実装基板上に半導体素子を実装していた
従来の実装方法二比べて、例えば流れ作業等、量産に適
した実装工程を用いて、半導体装置を製造することがで
きる。Further, after mounting the semiconductor element on the substrate region connected by the frame via the hanging pins,
In the process of mounting the semiconductor element, the board area on which the semiconductor element is mounted is connected in a state where the board area on which the semiconductor element is mounted is connected in order to separate the board area on which the semiconductor element is mounted by cutting the portion adjacent to the board area of the hanging pin. It can be handled. Therefore, the semiconductor device can be manufactured using a mounting process suitable for mass production, such as a flow process, as compared with the conventional mounting method 2 in which the semiconductor element is mounted on an individual mounting substrate.

【００２６】[0026]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１の（ａ）は、本発明に
よる実装基板の第１の実施の形態を示す上面図、図１の
（ｂ）はその断面図である。この図に示すように、実装
基板が１つずつ分離されていた従来と異なり、本実施の
形態では、配線８が形成されている複数の基板領域５が
吊りピン６およびフレーム７により連結されている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is a top view showing a first embodiment of a mounting board according to the present invention, and FIG. 1B is a sectional view thereof. As shown in this figure, unlike the conventional case in which the mounting boards are separated one by one, in the present embodiment, the plurality of board regions 5 in which the wirings 8 are formed are connected by the hanging pins 6 and the frame 7. There is.

【００２７】本実施の形態では、吊りピン６とフレーム
７は、各基板領域５の両側にそれぞれ１つずつ形成され
ている。各吊りピン６は、基板領域５をフレーム７から
切り離すための切断部６ｂを有している。この切断部６
ｂは、例えば図１の（ｂ）に示すように、吊りピン６の
この部分のみ厚さを薄くする等により、容易に切断でき
るように構成される。また、切断後の基板領域５の側面
に凹凸が生じることを防止するために、この切断部６ｂ
は、例えば基板領域５に隣接するように形成されること
が望ましい。In the present embodiment, one suspension pin 6 and one frame 7 are formed on each side of each substrate region 5. Each hanging pin 6 has a cutting portion 6b for separating the substrate region 5 from the frame 7. This cutting part 6
For example, as shown in FIG. 1B, b is configured so that it can be easily cut by reducing the thickness of only this portion of the hanging pin 6. Further, in order to prevent unevenness on the side surface of the substrate region 5 after cutting, the cutting portion 6b is formed.
Are preferably formed adjacent to the substrate region 5, for example.

【００２８】また、基板領域５と吊りピン６とフレーム
７とは、例えばＦＲ−４、Ａｌ3 Ｏ3 、ＡｌＮ、樹脂、
セラミック等により、一体形成される。基板領域５の端
とこの基板領域５上に搭載される半導体素子の端との間
の距離は、例えば０．５〜２．０ｍｍ程度の非常に短い
ものとする。The substrate region 5, the hanging pins 6 and the frame 7 are made of, for example, FR-4, Al 3 O 3 , AlN, resin,
It is integrally formed of ceramic or the like. The distance between the end of the substrate region 5 and the end of the semiconductor element mounted on the substrate region 5 is very short, for example, about 0.5 to 2.0 mm.

【００２９】このように、本実施の形態による実装基板
は、基板領域５が吊りピン６とフレーム７により連結さ
れていることが特徴である。このような構成とすること
により、実装基板が１つずつ個別に分離されていた従来
に比べて、例えば半導体素子を実装基板上に搭載してか
ら樹脂を充填するまでの工程等、半導体素子を実装基板
上に実装して半導体装置を製造する工程を、例えば流れ
作業等により効率的に行うことが可能となる。このた
め、従来に比べて大幅に量産することが可能となる。As described above, the mounting substrate according to this embodiment is characterized in that the substrate region 5 is connected to the hanging pins 6 and the frame 7. With such a configuration, compared to the conventional method in which the mounting boards are individually separated one by one, for example, the steps from mounting the semiconductor elements on the mounting board to filling the resin with the semiconductor elements are performed. It is possible to efficiently perform the process of manufacturing the semiconductor device by mounting it on the mounting board, for example, by a flow work. For this reason, it becomes possible to mass-produce significantly compared with the conventional one.

【００３０】また、実装工程が終了した半導体装置を、
フレーム７により連結した状態で出荷することも可能で
ある。このようにすれば、半導体装置の取扱いが容易に
なり、故障の発生を防止することができる。In addition, the semiconductor device after the mounting process is
It is also possible to ship in a state of being connected by the frame 7. With this configuration, the semiconductor device can be easily handled and a failure can be prevented.

【００３１】また、半導体素子１と基板領域５の間に樹
脂を充填する工程において、基板領域５上のみでなく吊
りピン６上にも樹脂を塗布することができる。従来は、
基板領域が１つずつ個別に分離され、この基板領域上だ
けにしか樹脂を塗布することができなかったため、基板
領域の面積が半導体素子１の面積と同程度まで縮小され
ると、樹脂を塗布する面積が縮小されるため、半導体素
子１と基板領域５との間を完全に充填するために必要な
量の樹脂を１回で塗布することができず、作業効率が悪
化するという問題があった。これに対して、本実施の形
態では、基板領域５上のみでなく吊りピン６上にも樹脂
を塗布することができるため、従来に比べて樹脂を塗布
する面積を拡大し、半導体素子１と基板領域５との間を
完全に充填するために必要な量の樹脂を１回で塗布する
ことが可能となる。これにより、作業効率を向上し、量
産することが可能となる。Further, in the step of filling the resin between the semiconductor element 1 and the substrate region 5, the resin can be applied not only on the substrate region 5 but also on the hanging pins 6. conventionally,
Since the substrate regions are individually separated and the resin can be applied only on this substrate region, when the area of the substrate region is reduced to the same level as the area of the semiconductor element 1, the resin is applied. Since the area to be filled is reduced, the amount of resin required to completely fill the space between the semiconductor element 1 and the substrate region 5 cannot be applied at one time, which causes a problem that work efficiency deteriorates. It was On the other hand, in the present embodiment, the resin can be applied not only on the substrate region 5 but also on the hanging pins 6, so that the area to be applied with the resin can be increased as compared with the conventional case, and the semiconductor element 1 can be formed. It is possible to apply the resin in an amount necessary to completely fill the space between the substrate region 5 and the substrate region 5 at one time. As a result, work efficiency can be improved and mass production can be performed.

【００３２】次に、上記の実施の形態による実装基板に
半導体素子を実装する実装方法について、図２乃至図６
を用いて説明する。それぞれの図において（ａ）は上面
図、（ｂ）は、その断面図を示している。Next, a mounting method for mounting a semiconductor element on the mounting substrate according to the above-described embodiment will be described with reference to FIGS.
This will be described with reference to FIG. In each drawing, (a) is a top view and (b) is a sectional view thereof.

【００３３】まず、図２に示すように、吊りピン６とフ
レーム７により連結された実装基板の基板領域５上に、
半導体素子１を搭載する。ここで、従来と同様に、半導
体素子１上の電極パッド上にはバンプ電極２が形成され
ており、このバンプ電極２と基板領域５上の金属パッド
８ａとの位置合わせをした後に、例えば熱処理によりバ
ンプ電極２と基板領域５上の金属パッド８ａとを接着す
る。First, as shown in FIG. 2, on the board region 5 of the mounting board connected by the hanging pins 6 and the frame 7,
The semiconductor element 1 is mounted. Here, as in the conventional case, the bump electrode 2 is formed on the electrode pad on the semiconductor element 1, and after the bump electrode 2 and the metal pad 8a on the substrate region 5 are aligned, for example, a heat treatment is performed. Thus, the bump electrode 2 and the metal pad 8a on the substrate region 5 are bonded together.

【００３４】この後、半導体素子１と実装基板３との間
に液状の樹脂を充填するが、基板領域５上にのみ樹脂を
塗布していた従来の方法と異なり、本実施の形態では、
図３に示すように、半導体素子１の一側面に接するよう
に、基板領域５および吊りピン６上に樹脂４を塗布す
る。この時、本実施の形態では、基板領域５のみでな
く、吊りピン６上にも樹脂を塗布するため、半導体素子
１と基板領域５との間を完全に充填するために必要な量
の樹脂４を１回で塗布することができる。After that, liquid resin is filled between the semiconductor element 1 and the mounting substrate 3, but unlike the conventional method in which the resin is applied only on the substrate region 5, in the present embodiment,
As shown in FIG. 3, the resin 4 is applied onto the substrate region 5 and the hanging pins 6 so as to contact one side surface of the semiconductor element 1. At this time, in the present embodiment, the resin is applied not only to the substrate region 5 but also to the hanging pins 6, so that the amount of resin required to completely fill the space between the semiconductor element 1 and the substrate region 5 is used. 4 can be applied once.

【００３５】次に、図４に示すように、従来と同様、表
面張力を利用して、半導体素子１と基板領域５との間に
樹脂を充填し、さらに、例えば熱処理または紫外線照射
等により樹脂４を硬化させる。Next, as shown in FIG. 4, the resin is filled between the semiconductor element 1 and the substrate region 5 by utilizing the surface tension as in the conventional case, and the resin is further treated by, for example, heat treatment or ultraviolet irradiation. 4 is cured.

【００３６】この後、図５に示すように、基板領域５の
裏面（半導体素子１が実装されていない面）に、ボール
を形成する。この後、従来と異なり、吊りピン６の切断
部６ｂを切断することにより、半導体素子１が実装され
た基板領域５をフレーム７から切り離して、半導体装置
が完成する。Thereafter, as shown in FIG. 5, balls are formed on the back surface of the substrate region 5 (the surface on which the semiconductor element 1 is not mounted). Then, unlike the conventional case, the cutting portion 6b of the hanging pin 6 is cut to separate the substrate region 5 on which the semiconductor element 1 is mounted from the frame 7 to complete the semiconductor device.

【００３７】このように、本実施の形態による実装方法
では、基板領域５上のみでなく吊りピン６上にも樹脂４
を塗布することが特徴である。このようにすることによ
り、基板領域５上のみに樹脂４を塗布していた従来の方
法に比べて、樹脂４を塗布する領域の面積を拡大するこ
とができるため、半導体素子１と基板領域５との間を完
全に充填するために必要な量の樹脂を１回で塗布するこ
とができる。このため、少量ずつ数回に分けて樹脂４を
塗布し、その度に塗布された樹脂４が半導体素子１と基
板領域５との間に侵入するまで待機する必要のあった従
来の方法に比べて、作業効率を大幅に向上することがで
きる。As described above, in the mounting method according to this embodiment, the resin 4 is applied not only on the substrate region 5 but also on the hanging pins 6.
The feature is to apply. By doing so, the area of the region to which the resin 4 is applied can be increased as compared with the conventional method in which the resin 4 is applied only on the substrate region 5, so that the semiconductor element 1 and the substrate region 5 can be expanded. The amount of resin required to completely fill the gap between the and can be applied at one time. Therefore, as compared with the conventional method in which it is necessary to apply the resin 4 in small portions several times and wait for the resin 4 applied each time to enter between the semiconductor element 1 and the substrate region 5. As a result, work efficiency can be significantly improved.

【００３８】また、本実施の形態では、基板領域５が連
結されている状態で、半導体素子１を基板領域５上に実
装するため、半導体素子１を基板領域５に搭載してから
各基板領域５を切断するまでの間の実装工程を、例えば
流れ作業等により効率的に行うことが可能となる。この
ようにして、半導体装置を量産することが可能となる。Further, in the present embodiment, since the semiconductor element 1 is mounted on the substrate area 5 in the state where the substrate areas 5 are connected to each other, the semiconductor element 1 is mounted on the substrate area 5 and then each substrate area is mounted. The mounting process up to the step of cutting 5 can be efficiently performed by, for example, a flow work. In this way, it becomes possible to mass-produce semiconductor devices.

【００３９】なお、上記の実施の形態では、半導体素子
１を基板領域５に実装した後に、基板領域５をフレーム
７から切断したが、例えばフレーム７から切断せずに、
半導体素子１が基板領域５上に実装されている半導体装
置を連結した状態で出荷することも可能である。Although the semiconductor element 1 is mounted on the substrate region 5 and then the substrate region 5 is cut from the frame 7 in the above embodiment, for example, without cutting from the frame 7,
It is also possible to ship the semiconductor device in which the semiconductor element 1 is mounted on the substrate region 5 in a connected state.

【００４０】次に、このような実装基板を製造する方法
について、図７を用いて説明する。まず、図７に示すよ
うに、ＦＲ−４、Ａｌ3 Ｏ3 、ＡｌＮ、樹脂、セラミッ
ク等の平板１０の、半導体素子１が搭載される領域に、
平板１０の表面から裏面に貫通するように、所望の配線
８を形成する。Next, a method of manufacturing such a mounting board will be described with reference to FIG. First, as shown in FIG. 7, in a region of the flat plate 10 made of FR-4, Al 3 O 3 , AlN, resin, ceramic, etc., where the semiconductor element 1 is mounted,
The desired wiring 8 is formed so as to penetrate from the front surface to the back surface of the flat plate 10.

【００４１】次に、基板領域５と吊りピン６とフレーム
７とを残存させるように、例えばプレス加工等により、
平板１の型抜きを行う。さらに、基板領域５と吊りピン
６との境界部分に、平板１０の裏面側から例えば切り欠
き部を形成することにより、切断部６ｂを形成する。こ
のようにして、図１に示すような実装基板を製造するこ
とができる。Next, the substrate area 5, the hanging pins 6 and the frame 7 are left so that they remain, for example, by press working or the like.
The flat plate 1 is die-cut. Further, a cut portion 6b is formed by forming, for example, a cutout portion from the back surface side of the flat plate 10 at the boundary portion between the substrate region 5 and the hanging pin 6. In this way, the mounting board as shown in FIG. 1 can be manufactured.

【００４２】なお、上記の実施の形態による実装基板
は、幅が均一で、切断部６ｂのみ厚さが薄い吊りピン６
を具備しているが、吊りピン６は、これに限らず様々な
形状を有することができる。本発明では、吊りピン６は
樹脂４を塗布するための領域として用いられる。このた
め、半導体素子１と基板領域５との間を完全に充填する
ために必要な量の樹脂４を塗布するために、吊りピン６
の面積、特に幅は広い方が望ましい。The mounting board according to the above-described embodiment has a uniform width and only the cut portion 6b is thin.
However, the hanging pin 6 can have various shapes without being limited to this. In the present invention, the hanging pin 6 is used as a region for applying the resin 4. Therefore, in order to apply the resin 4 in an amount necessary to completely fill the space between the semiconductor element 1 and the substrate region 5, the hanging pin 6 is applied.
It is desirable that the area, especially the width, be wide.

【００４３】一方、基板領域５をフレーム７から容易に
切断して、切断時に基板領域５に加わる応力を低減する
ために、切断部６ｂの断面積が小さいことが望ましい。
すなわち、切断部６ｂの幅が狭いか、もしくは厚さが薄
い方が望ましい。On the other hand, in order to easily cut the substrate region 5 from the frame 7 and reduce the stress applied to the substrate region 5 at the time of cutting, it is desirable that the cross section of the cutting portion 6b is small.
That is, it is desirable that the width of the cut portion 6b is narrow or the thickness is thin.

【００４４】これらを考慮して、吊りピン６の形状は、
適宜設計することが可能である。例えば、第２の実施の
形態として、図８に示すような形状の吊りピン６を形成
することが可能である。Taking these into consideration, the shape of the hanging pin 6 is
It can be designed appropriately. For example, as the second embodiment, it is possible to form the hanging pin 6 having a shape as shown in FIG.

【００４５】吊りピン６の幅が均一であった前述の実施
の形態に対して、本実施の形態では、基板領域５に隣接
する切断部６ｂの幅が狭く、フレーム７ヘ向かって吊り
ピン６の幅が順次広くなるような形状となっている。In contrast to the above-described embodiment in which the hanging pins 6 have a uniform width, in the present embodiment, the width of the cut portion 6b adjacent to the substrate region 5 is narrow, and the hanging pins 6 are directed toward the frame 7. The shape is such that the width of the is gradually increased.

【００４６】このような形状の吊りピン６では、吊りピ
ン６の幅の広い領域６ａに樹脂４を塗布することによ
り、十分な量の樹脂を塗布することができる。また、切
断部６ｂの幅を狭くすることにより、容易に切断するこ
とが可能となるため、作業効率をより向上させることが
可能となる。In the hanging pin 6 having such a shape, a sufficient amount of resin can be applied by applying the resin 4 to the wide region 6a of the hanging pin 6. Further, by narrowing the width of the cutting portion 6b, it becomes possible to easily cut the cutting portion 6b, so that the working efficiency can be further improved.

【００４７】また、前述の実施の形態では、切断部６ｂ
において吊りピン６の裏面側から切り欠き部を形成する
必要があったが、本実施の形態では、切断部６ｂの幅を
細くするため、吊りピン６が均一の厚さであっても容易
に切断することができる。このため、前述の実施の形態
にように、切り欠き部を形成する必要はない。これによ
り実装基板を製造する時の工程を簡略化することができ
る。Further, in the above-mentioned embodiment, the cutting portion 6b is used.
In the above, it was necessary to form the cutout portion from the back surface side of the hanging pin 6, but in the present embodiment, since the width of the cut portion 6b is narrowed, even if the hanging pin 6 has a uniform thickness, it is easy to do so. Can be cut. Therefore, it is not necessary to form the cutout portion as in the above-described embodiment. This can simplify the process of manufacturing the mounting board.

【００４８】さらに、第３の実施の形態として、図９に
示すように、各半導体素子１に対して、片側に複数箇所
ずつ吊りピン６を形成することも可能である。このよう
にすることにより、複数箇所から樹脂４を充填すること
ができるため、より効率的に樹脂４を充填することが可
能となる。ただし、前述のように、両側から樹脂４を充
填した場合には、中心部分に空洞が生じる可能性がある
ため、複数箇所から充填する場合にも、常に片側から行
う必要がある。Further, as a third embodiment, as shown in FIG. 9, it is possible to form the hanging pins 6 at each of a plurality of positions on one side of each semiconductor element 1. By doing so, it is possible to fill the resin 4 from a plurality of locations, so that the resin 4 can be filled more efficiently. However, as described above, when the resin 4 is filled from both sides, a cavity may occur in the central portion, and therefore, it is always necessary to perform the filling from one side even when filling from a plurality of locations.

【００４９】また、上記のように、樹脂４を充填するた
めには、吊りピン６は半導体素子１の片側にのみ形成さ
れていればよい。このため、前述の実施の形態では、半
導体素子１の両側に吊りピン６およびフレーム７が形成
されているが、半導体素子１の片側のみに吊りピン６お
よびフレーム７を具備した実装基板を使用することも可
能である。Further, as described above, in order to fill the resin 4, the hanging pins 6 need only be formed on one side of the semiconductor element 1. Therefore, although the hanging pins 6 and the frame 7 are formed on both sides of the semiconductor element 1 in the above-described embodiment, a mounting board having the hanging pins 6 and the frame 7 on only one side of the semiconductor element 1 is used. It is also possible.

【００５０】このような実装基板では、基板領域５をフ
レーム７から切断する時に、片側のみを切断すればよい
ため、工程をより簡略化して、作業効率を向上させるこ
とができる。In such a mounting substrate, when the substrate region 5 is cut from the frame 7, only one side needs to be cut, so that the process can be simplified and the working efficiency can be improved.

【００５１】前述の実施の形態では、フレーム７が基板
領域５の辺と平行になるように、実装基板が形成されて
いるが、第４の実施の形態として、図１０に示すよう
に、基板領域５の角がフレーム７と対向するように、実
装基板を形成することも可能である。In the above-described embodiment, the mounting board is formed so that the frame 7 is parallel to the side of the board region 5. However, as a fourth embodiment, as shown in FIG. It is also possible to form the mounting substrate so that the corners of the region 5 face the frame 7.

【００５２】このような実装基板は、半導体素子１と基
板領域５との間に樹脂４を充填する時に、基板領域５の
角から樹脂４を充填する場合の方が、基板領域５の辺部
分から樹脂４を充填する場合に比べて、中心部分に空洞
が形成されることをより確実に防止することができる場
合に、使用することができる。In such a mounting substrate, when the resin 4 is filled between the semiconductor element 1 and the substrate region 5, the side portion of the substrate region 5 is more filled when the resin 4 is filled from the corners of the substrate region 5. It can be used when it is possible to more reliably prevent the formation of a cavity in the central portion as compared with the case where the resin 4 is filled.

【００５３】また、前述の実施の形態では、基板領域５
が半導体素子１より広い場合について示したが、本発明
の実装基板によれば、基板領域５の面積を半導体素子１
と等しい面積まで縮小することができる。従来は、基板
領域上に樹脂４を塗布するための領域が必要であったた
め、基板領域は半導体素子１より大きくなるように形成
されていたが、本発明の実装基板は、基板領域５以外に
樹脂４を塗布するための吊りピン６を具備しているた
め、基板領域５上に樹脂４を塗布するための領域を必ず
しも必要としない。このため、基板領域５の面積と半導
体素子１の面積とを等しくすることが可能となり、半導
体装置を微細化して、実装密度をさらに向上することが
可能となる。In the above-described embodiment, the substrate area 5 is used.
However, according to the mounting board of the present invention, the area of the substrate region 5 is smaller than that of the semiconductor element 1.
Can be reduced to an area equal to. In the past, since the area for applying the resin 4 was required on the board area, the board area was formed to be larger than the semiconductor element 1. However, the mounting board of the present invention is not limited to the board area 5. Since the suspension pins 6 for applying the resin 4 are provided, the area for applying the resin 4 on the substrate area 5 is not necessarily required. Therefore, the area of the substrate region 5 and the area of the semiconductor element 1 can be equalized, and the semiconductor device can be miniaturized to further improve the packaging density.

【００５４】[0054]

【発明の効果】以上のように、本発明による実装基板お
よび実装方法では、フリップチップ接続を用いた半導体
装置において、実装基板の面積を半導体素子と同等に
し、作業効率を向上し、半導体装置の量産を可能とする
ことができる。As described above, in the mounting substrate and the mounting method according to the present invention, in the semiconductor device using the flip chip connection, the area of the mounting substrate is made equal to that of the semiconductor element, the working efficiency is improved, and the semiconductor device Mass production is possible.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施の形態による実装基板の上
面図および断面図。FIG. 1 is a top view and a cross-sectional view of a mounting board according to a first embodiment of the present invention.

【図２】本発明の実装方法を説明する上面図および断面
図。2A and 2B are a top view and a cross-sectional view illustrating a mounting method of the present invention.

【図３】本発明の実装方法を説明する上面図および断面
図。3A and 3B are a top view and a cross-sectional view illustrating a mounting method of the present invention.

【図４】本発明の実装方法を説明する上面図および断面
図。4A and 4B are a top view and a cross-sectional view illustrating a mounting method of the present invention.

【図５】本発明の実装方法を説明する上面図および断面
図。5A and 5B are a top view and a cross-sectional view illustrating a mounting method of the invention.

【図６】本発明の実装方法を説明する上面図および断面
図。6A and 6B are a top view and a cross-sectional view illustrating a mounting method of the invention.

【図７】本発明の実装基板の製造方法を示す上面図およ
び断面図。7A and 7B are a top view and a cross-sectional view showing a method of manufacturing a mounting board of the present invention.

【図８】本発明の第２の実施の形態による実装基板の上
面図および断面図。FIG. 8 is a top view and a cross-sectional view of a mounting board according to a second embodiment of the present invention.

【図９】本発明の第３の実施の形態による実装基板の上
面図および断面図。9A and 9B are a top view and a sectional view of a mounting board according to a third embodiment of the present invention.

【図１０】本発明の第４の実施の形態による実装基板の
上面図および断面図。FIG. 10 is a top view and a cross-sectional view of a mounting board according to a fourth embodiment of the present invention.

【図１１】従来の実装基板の上面図および断面図。11A and 11B are a top view and a cross-sectional view of a conventional mounting board.

【図１２】従来の実装方法を示す上面図および断面図。12A and 12B are a top view and a cross-sectional view showing a conventional mounting method.

【符号の説明】[Explanation of symbols]

１…半導体素子、 ２…バンプ、 ３…実装基板、 ４…樹脂、 ５…基板領域、 ６…吊りピン、 ７…フレーム、 ８…配線、 ９…ボール DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 2 ... Bump, 3 ... Mounting board, 4 ... Resin, 5 ... Board area, 6 ... Hanging pin, 7 ... Frame, 8 ... Wiring, 9 ... Ball

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田沢 浩 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 平野 尚彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 田窪 知章 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 岡田 隆 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 蛭田 陽一 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 柴崎 康司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hiroshi Tazawa, 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa, Ltd., within the Corporate Research and Development Center, Toshiba Corporation (72) Inventor, Naohiko Hirano, Komukai Toshiba, Kawasaki-shi, Kanagawa Town No. 1 Incorporated company Toshiba Research and Development Center (72) Inventor Tomoaki Takubo No. 1 Komukai Toshiba Town, Kouki-ku, Kawasaki-shi, Kanagawa Prefecture Incorporated Toshiba Research and Development Center (72) Inventor Taka Okada Kawasaki, Kanagawa Prefecture Komukai Toshiba Town, No. 1 Incorporated company Toshiba Research and Development Center (72) Inventor Yoichi Eda, 33, Shinisogo-cho, Isogo-ku, Yokohama, Kanagawa Prefecture Incorporated, Toshiba Production Engineering Laboratory (72) Inventor, Koji Shibazaki Kanagawa 25-1, Honmachi, Kawasaki-ku, Kawasaki-shi, Toshiba Microelectronics Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 半導体素子とバンプ電極を介して接続さ
れる基板領域と、複数個の前記基板領域を連結するフレ
ームと、このフレームと各前記基板領域とを接続するた
めの板状表面を有する吊りピンとを具備し、前記基板領
域と前記フレームと前記吊りピンとは一体形成されてい
ることを特徴とする実装基板。1. A substrate region connected to a semiconductor element via a bump electrode, a frame connecting a plurality of the substrate regions, and a plate-like surface for connecting the frame and each substrate region. A mounting board comprising: a hanging pin, wherein the board region, the frame, and the hanging pin are integrally formed. 【請求項２】 前記吊りピンは、断面積が他の部分より
小さくなるように形成されている切断部を有する請求項
１記載の実装基板。2. The mounting board according to claim 1, wherein the hanging pin has a cut portion formed so as to have a smaller cross-sectional area than other portions. 【請求項３】 前記切断部において前記吊りピンの厚さ
が薄くなるように形成されている請求項２記載の実装基
板。3. The mounting board according to claim 2, wherein the hanging pin is formed to have a thin thickness at the cutting portion. 【請求項４】 前記切断部において前記吊りピンの幅が
細くなるように形成されている請求項２記載の実装基
板。4. The mounting board according to claim 2, wherein the hanging pin is formed to have a narrow width at the cutting portion. 【請求項５】 前記吊りピンは、各前記基板領域の片側
に複数個形成されている請求項１乃至４記載の実装基
板。5. The mounting board according to claim 1, wherein a plurality of the hanging pins are formed on one side of each board area. 【請求項６】 板状表面を有する吊りピンを介してフレ
ームにより連結されている基板領域上に半導体素子を搭
載する工程と、前記半導体素子と前記基板領域とをバン
プ電極を介して接続する工程と、前記半導体素子に隣接
する前記吊りピン上に液状の樹脂を塗布し表面張力によ
り前記半導体素子と前記基板領域との間に樹脂を充填す
る工程と、この樹脂を硬化する工程と、前記吊りピンの
前記基板領域に隣接する部分を切断して前記半導体素子
が実装された前記基板領域を個別に分離する工程とを具
備することを特徴とする実装方法。6. A step of mounting a semiconductor element on a substrate region connected by a frame via a hanging pin having a plate-like surface, and a step of connecting the semiconductor element and the substrate region via a bump electrode. A step of applying a liquid resin on the suspension pins adjacent to the semiconductor element and filling the resin between the semiconductor element and the substrate region by surface tension, curing the resin, and the suspension step. And a step of cutting a portion of the pin adjacent to the substrate region to individually separate the substrate region on which the semiconductor element is mounted.
JP9534596A 1996-04-17 1996-04-17 Mounting substrate and mounting Withdrawn JPH09283556A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9534596A JPH09283556A (en) 1996-04-17 1996-04-17 Mounting substrate and mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9534596A JPH09283556A (en) 1996-04-17 1996-04-17 Mounting substrate and mounting

Publications (1)

Publication Number Publication Date
JPH09283556A true JPH09283556A (en) 1997-10-31

Family

ID=14135099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9534596A Withdrawn JPH09283556A (en) 1996-04-17 1996-04-17 Mounting substrate and mounting

Country Status (1)

Country Link
JP (1) JPH09283556A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100364042C (en) * 2004-03-18 2008-01-23 精工爱普生株式会社 Method of manufacturing substrate joint body, substrate joint body and electrooptical device
JP2018520515A (en) * 2015-07-28 2018-07-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Component comprising a metal carrier and method for manufacturing the component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100364042C (en) * 2004-03-18 2008-01-23 精工爱普生株式会社 Method of manufacturing substrate joint body, substrate joint body and electrooptical device
JP2018520515A (en) * 2015-07-28 2018-07-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ Component comprising a metal carrier and method for manufacturing the component
US10665758B2 (en) 2015-07-28 2020-05-26 Osram Oled Gmbh Component having a metal carrier and method for producing components

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
KR100757345B1 (en) Flip chip package and method of manufacturing the same
KR100207969B1 (en) Semiconductor package
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US6650020B2 (en) Resin-sealed semiconductor device
KR100594248B1 (en) Method of encapsulating semiconductor device on a print circuit board, and a print circuit board for use in the method
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
JPH08236584A (en) Semiconductor device
JP2005026564A (en) Chip laminated semiconductor device and its manufacturing method
US5708294A (en) Lead frame having oblique slits on a die pad
KR100541200B1 (en) Method of connecting an integrated circuit to a substrate and corresponding circuit arrangement
JPH11312711A (en) Method for connecting electronic component
US11183480B2 (en) Semiconductor device
KR20040037575A (en) Micro leadless package having oblique etching line
US11139177B2 (en) Method of fabricating semiconductor package structure
JP4976673B2 (en) Semiconductor device, substrate, and method for manufacturing semiconductor device
JPH09283556A (en) Mounting substrate and mounting
JPH06244304A (en) Leadless chip carrier package
US7005322B2 (en) Process for encapsulating semiconductor components using through-holes in the semiconductor components support substrates
JP2003068922A (en) Semiconductor chip mounting substrate and semiconductor device using the same
KR100507131B1 (en) Method of manufacturing MCM ball grid array package
KR20010017869A (en) Multi-chip semiconductor package
KR100800140B1 (en) Package stack
KR0169818B1 (en) Method for fabricating micropump of semiconductor device
JPH06232326A (en) Package for semiconductor device and its preparation

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030701